JP2002313721A - 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 - Google Patents

半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器

Info

Publication number
JP2002313721A
JP2002313721A JP2001376993A JP2001376993A JP2002313721A JP 2002313721 A JP2002313721 A JP 2002313721A JP 2001376993 A JP2001376993 A JP 2001376993A JP 2001376993 A JP2001376993 A JP 2001376993A JP 2002313721 A JP2002313721 A JP 2002313721A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor layer
manufacturing
laminate according
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001376993A
Other languages
English (en)
Other versions
JP4511092B2 (ja
JP2002313721A5 (ja
Inventor
Seiichiro Azuma
清一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to US10/011,292 priority Critical patent/US20020090772A1/en
Priority to JP2001376993A priority patent/JP4511092B2/ja
Publication of JP2002313721A publication Critical patent/JP2002313721A/ja
Publication of JP2002313721A5 publication Critical patent/JP2002313721A5/ja
Application granted granted Critical
Publication of JP4511092B2 publication Critical patent/JP4511092B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ひずみ半導体結晶を、大面積に、安価にしか
も簡単なプロセスで形成する。 【解決手段】 第１の半導体層の上に形成された第２の
半導体層に対してまたは第１の半導体層および第２の半
導体層に対して光照射を行うことにより、第２の半導体
層の少なくとも一部分の構造変化を誘起する工程を備え
る。このようにして形成された第２の半導体層には無欠
陥のひずみ半導体結晶が形成されている。このようにし
て製造した積層体は、移動度のエンハンスメントが起こ
るので、電流駆動能力が高く、例えば半導体素子に適用
した場合、極めて優れた性能を発揮する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は複数の物質層からな
る積層体の製造方法及び積層体を利用した電界効果トラ
ンジスタなどの素子およびその素子を備える電子機器に
関するものである。
【０００２】
【従来の技術】半導体などの物質の結晶成長を構成元素
の異なる下地層上で行うと、格子定数などの構造パラメ
ータの違いから固有の構造とは異なる半導体が得られる
ことが知られている。結晶成長の方法としてはこれまで
分子線エピタキシー法やＣＶＤ法などの手法が用いられ
てきた。これらの従来法は、図７に示したように、下地
層１０１上に精密に原子層１０２〜１０４を１層ごと
（レイヤー−バイ−レイヤー）に堆積させる方法であ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、これら
従来の結晶成長の手法では原子層を１層ごと堆積させる
ため、結晶成長に時間を要する。また、結晶成長面に不
純物が混入すると結晶成長が阻害されるため１０-9Ｔｏ
ｒｒという超高真空を必要とし、装置構成が複雑になる
という欠点がある。
【０００４】そこで、本発明の第１の目的は格子定数な
どの構造パラメータが異なる下地層上で複数の半導体を
含む積層体を容易に結晶化あるいは結晶成長をさせる方
法を提供することである。
【０００５】本発明の第２の目的はキャリア移動度など
の電子物性に優れた性能を有する電界効果型トランジス
タなどの半導体素子を提供することである。
【０００６】本発明の第３の目的は電子物性に優れた性
能を有する、本発明の製造方法で製造された半導体素子
を備える電子機器を提供することである。
【０００７】
【課題を解決するための手段】上記第１の目的を達成す
るために、第１の発明に係る半導体積層体の製造方法
は、第１の半導体層の上に形成された第２の半導体層に
対して光照射を行うことにより第２の半導体層の少なく
とも一部分の構造変化を誘起する工程を備える。すなわ
ち、第２の半導体層は第１の半導体層上に形成されてい
るので、第２の半導体層の構造変化が下地層である第１
の半導体層の影響を受けやすくなる。
【０００８】なお、第１の発明に係る半導体積層体の製
造方法には、厳密に第２の半導体層のみに光照射を行う
場合の他、第２の半導体層を通して第１の半導体層に対
して光照射を行う場合をも含む。
【０００９】ここで、本明細書全てを通して、上記の
「半導体積層体」とは少なくとも２つの半導体層を含む
積層体を意味し、第１の半導体層の下に他の物質層が存
在するものに関しても本発明の適用範囲である。また、
第２の半導体層上に他の物質層が存在しているものに関
しても、本発明の適用範囲である。
【００１０】また、「構造変化」とは微視的には反応や
格子欠陥生成など、巨視的には溶融、結晶化または再結
晶化などの、光照射により誘起される一般的な現象を意
味するものである。また、この「構造変化」は必ずしも
一つの現象のみからなるものではなく、複数の現象を含
むこともある。例えば、溶融の後に結晶化する一連の物
質の変化も、本明細書を通して、「構造変化」と定義す
る。
【００１１】また、第１の発明に係る半導体積層体の製
造方法は、上記の半導体積層体の製造方法において、構
造変化を第１の半導体層の影響を受けるように誘起す
る。第２の半導体層の光照射による構造変化は第１の半
導体層の影響を受けるため、対応する単層半導体に対す
る光照射により誘起される構造変化とは異なるものとな
りやすい。
【００１２】なお、ここで、第１の半導体層の構造変化
に対する影響とは、第１の半導体層の構造、格子定数、
比熱、キャリア移動度、電子供与能、電子受容能、また
は第１の半導体層を構成する元素の第２の半導体層を構
成する元素に対する化学的親和性などの影響により、第
２の半導体層の結晶化、溶融、格子欠陥生成または反応
などが、第２の半導体層固有あるいは対応する単層半導
体の構造変化とは異なることを意味している。さらに、
第１の半導体層の影響により構造変化により形成された
領域の物質構造も第１の半導体層の影響を受けたものと
なりやすい。このことは、はＸ線回折構造解析法、電子
線回折構造解析法、中性子線回折構造解析法、赤外振動
分光法、またはラマン振動分光法などの種々の構造解析
的手段で調べることができる。また、物質構造はキャリ
ア移動度または光電変換効率などの光電子物性にも反映
されるので、光電物性を調べることでも推定できる。
【００１３】第２の発明に係る半導体積層体の製造方法
は、第１の半導体層の上に形成された第２の半導体層に
対して光照射を行うことにより第２の半導体層の少なく
とも一部分を結晶化させる工程を備える。これにより、
結晶化の際に第１の半導体層の影響を受け、第２の半導
体層固有の結晶構造とは異なる結晶構造を有する領域を
第２の半導体層に形成することが可能となる。なお、こ
こで、本明細書を通して、「結晶化」とは、非晶質から
結晶化するのみを意味するのではなく、多結晶状態また
は単結晶状態から結晶化することをも含む。
【００１４】本発明の半導体積層体の製造方法は、第２
の発明の半導体積層体の製造方法において、結晶化を第
１の半導体層の影響を受けるように行う。これにより第
２の半導体層固有あるいは対応する単層半導体の結晶構
造とは異なる結晶構造を有する領域を第２の半導体層に
形成することができるようになる。
【００１５】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、結晶性領域を有する半導体層を、第１の半導体層と
して用いる。第１の半導体層に存在する結晶性領域の規
則的な物質構造は、第２の半導体層における構造変化、
特に結晶化の際に摂動を与えやすい。
【００１６】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、単結晶からなる半導体層を、第１の半導体層として
用いる。すなわち、第２の半導体層における結晶化など
の構造変化の際に、単結晶からなる第１の半導体層の規
則的な物質構造による摂動を受けやすくなる。
【００１７】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、非晶質領域を有するように形成された半導体層を、
第２の半導体層として用いる。非晶質領域を有するよう
な半導体層は、結晶性を有する半導体層に比べて、比較
的容易かつ短時間で形成することができるという利点を
有する。
【００１８】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、第１の半導体層の光照射による溶融挙動とは異なる
溶融挙動を示す半導体層を、第２の半導体層として用い
る。
【００１９】ここで、「溶融挙動が異なる」とは溶融す
る最低温度や溶融状態における粘性、溶融に要する光エ
ネルギーまたは熱エネルギーなどを意味するが、このた
め、第１の半導体層または第２の半導体層のいずれかの
みを選択的に溶融させることができる。
【００２０】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、第１の半導体層の最低溶融温度より低い最低溶融温
度を有する半導体層を、第２の半導体層として用いる。
これにより第２の半導体層のみを溶融させることができ
る。
【００２１】本発明に係る発明は、上記のいずれかに記
載の半導体積層体の製造方法において、第１の半導体層
の溶融に要する光エネルギーより低い光エネルギーで溶
融する半導体層を、第２の半導体層として用いる。これ
により、第２の半導体層のみを溶融させることができ
る。
【００２２】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、第１の半導体層の組成とは異なる組成を有する半導
体層を、第２の半導体層として用いる。このような例と
して第１の半導体層及び第２の半導体層が、それぞれゲ
ルマニウム及びシリコンからなる場合が挙げられる。こ
のような場合、結合長や格子定数などの物質パラメータ
ーが、第１の半導体層と第２の半導体層とでは異なるた
め、第２の半導体層の構造変化や結晶化の際、第２の半
導体層をなすシリコン固有の結晶構造が第１の半導体層
をなすゲルマニウムの影響を受けやすくなり、このこと
は物性面にも反映されることになる。
【００２３】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、シリコン、ゲルマニウム、及びシリコンとゲルマニ
ウムとを含む複合材料のうちから選ばれる２つの材料
を、第１の半導体層及び第２の半導体層の材料として用
いる。上記の３つの材料はいずれも、形成方法が確立し
ており、また、互いに類似の構造パラメータを有してい
るので、光照射前の積層体の形成が比較的容易であると
いう利点を有する。
【００２４】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、１００ｎｍ以下の膜厚を有する半導体層を第２の半
導体層として用いる。これにより第２の半導体層を深さ
方向に均一に光励起しやすくなる。
【００２５】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、５００ｎｓ以下のパルス幅を有する光を光照射に用
いる。この方法によれば、用いる光のパルス幅が十分に
短いため、光照射の際に発生する熱の第１の半導体層方
向への拡散が抑制され、第２の半導体層のみの構造変化
を誘起することが可能になるという利点を有する。
【００２６】本発明に係る半導体積層体の製造方法は、
上記のいずれかに記載の半導体積層体の製造方法におい
て、波長が６００ｎｍ以下である光を光照射に用いる。
これにより第２の半導体層を効率良く光励起することが
できる。
【００２７】第３の発明に係る半導体素子は、上記のい
ずれかに記載の半導体積層体の製造方法により製造され
る半導体積層体を用いて製造される。これらの半導体積
層体の製造方法は、第２の半導体層を構成する材料の固
有の構造的または電子的性質を変化させるものであるの
で、製造される半導体積層体も優れた物性を示すことに
なる。したがって、このような半導体積層体を用いて製
造される半導体素子は優れた素子性能を発現することに
なる。この半導体素子の例としてはトランジスタ、ダイ
オードなどが挙げられる。なお、半導体素子を製造する
際は上記のいずれかに記載の半導体積層体の製造方法に
より製造される半導体積層体をそのまま利用して半導体
素子を製造しても良いし、この半導体積層体に対してさ
らに加工を施して、半導体素子を製造しても良い。例え
ば下地層である第１の半導体層を除去して、第２の半導
体層のみを利用して半導体素子を製造しても良い。薄膜
プロセスで製造されるＴＦＴ（Thin Film Transistor）
も当該半導体素子の一例である。
【００２８】第３の発明に係る半導体素子は、第２の発
明の半導体積層体の製造方法により製造される半導体積
層体の第２の半導体層のうち少なくとも結晶化領域が半
導体素子の能動領域として用いられる。この結晶化領域
における物質構造は第１の半導体層の構造や物性による
摂動を受けやすく、第２の半導体層を構成する材料の固
有の構造や物性とは異なるものとなりやすい。したがっ
て、この半導体素子は優れた素子として機能することが
可能である。なお、本明細書を通して、能動領域とはキ
ャリアが流れる少なくとも１つの部位または１つの領域
を意味しており、例えば半導体素子がＭＯＳトランジス
タである場合は、能動領域とはソース領域、ドレイン領
域またはチャンネル領域のうち少なくとも１つの領域を
指している。
【００２９】本発明に係る半導体素子は、シリコンとゲ
ルマニウムとを含む複合半導体材料からなる第１の半導
体層上に第２の半導体層として形成されたシリコン層に
対する光照射により形成された結晶化領域が半導体素子
の能動領域として用いられる。シリコンとゲルマニウム
とを含む複合半導体の物質構造とシリコンの物質構造と
の適当な構造の不一致のため、積層体を形成しやすく、
かつまた、シリコン層に対する光照射による結晶化領域
の際に第１の半導体層の摂動も受けやすい。これによ
り、この半導体素子は通常のシリコンを能動領域に用い
た従来の半導体素子に比べて、優れた性能を発揮しやす
い。
【００３０】本発明に係る半導体素子は、上記の半導体
素子において、前記結晶化領域の物質構造がシリコン結
晶固有の物質構造とは異なっている。この半導体素子は
従来法で形成されたシリコンに比べてキャリア移動度な
どの点で優れた特性を発揮しやすい。
【００３１】本発明の半導体素子は、上記のいずれかに
記載の半導体素子において、半導体素子が電界効果型ト
ランジスタである。これによりキャリア移動度などの点
で優れた電界効果トランジスタが実現される。
【００３２】第４の発明の積層体の製造方法は、第１の
物質層の上に形成された第２の物質層に対する光照射に
より第２の物質層の構造変化を誘起する。第２の物質の
例としてはセレンやテルルなどに代表されるカルコゲン
類の酸化物が挙げられるが、これに限定されることな
く、結晶可能な物質であれば本発明を適用可能である。
【００３３】本発明の積層体の製造方法は、上記の積層
体の製造方法において、第１の物質層の影響を受けるよ
うに、構造変化をさせる。これにより物質固有の構造と
は異なった構造を有する領域を形成することができる。
この形成領域は様々な素子に用いることができる。
【００３４】第５の発明に係る半導体積層体の製造方法
は、基板上に、第１の半導体、または第１および第２の
半導体を含む第１の半導体層を形成する工程と、第１の
半導体層上に第２の半導体からなる第２の半導体層を形
成する工程と、第１の半導体層および第２の半導体層か
らなる積層体に光照射を行い、構造変化を誘起する工程
と、を備える。
【００３５】ここで「構造変化」とは、前述した定義に
加え、構成原子の結合状態が変化することを意味し、例
えば非晶質の結晶化や、多結晶質の再結晶化や結晶状態
の変化等をも指す。
【００３６】本発明の半導体積層体の製造方法は、上記
の半導体積層体の製造方法において、第１の半導体はゲ
ルマニウムである。
【００３７】本発明の半導体積層体の製造方法は、上記
の半導体積層体の製造方法において、第２の半導体はシ
リコンである。
【００３８】本発明の半導体積層体の製造方法は、上記
いずれかに記載の半導体積層体の製造方法において、第
１の半導体層の形成と第２の半導体層の形成は真空中で
連続して行う。
【００３９】本発明の半導体積層体の製造方法は、上記
いずれかに記載の半導体積層体の製造方法において、第
１の半導体層は結晶性領域を含む。
【００４０】本発明の半導体積層体の製造方法は、上記
いずれかに記載の半導体積層体の製造方法において、第
１の半導体層は光照射による結晶化により形成されたも
のである。
【００４１】本発明の半導体積層体の製造方法は、上記
の半導体積層体の製造方法において、第１の半導体層は
複数回の光照射による結晶化により形成されたものであ
る。
【００４２】本発明の半導体積層体の製造方法は、上記
の半導体積層体の製造方法において、第１の半導体層へ
の光照射は真空中で行われる。
【００４３】本発明の半導体積層体の製造方法は、請求
項１乃至８のいずれかに記載の半導体積層体の製造方法
において、積層体への光照射は少なくとも第２の半導体
層を完全溶融させるエネルギー密度以上の強度により行
われる。
【００４４】本発明の半導体積層体の製造方法は、上記
いずれかに記載の半導体積層体の製造方法において、第
２の半導体層の膜厚は５０ｎｍ以下である。
【００４５】本発明の半導体積層体の製造方法は、上記
いずれかに記載の半導体積層体の製造方法において、光
照射はパルス幅が５００ｎｓ以下のパルスレーザーを用
いて行う。
【００４６】本発明の半導体積層体の製造方法は、上記
いずれかに記載の半導体積層体の製造方法において、光
照射は波長が６００ｎｍ以下のパルスレーザーを用いて
行う。
【００４７】第６の発明は、上記いずれかに記載の半導
体積層体の製造方法により製造された半導体素子であ
る。これら半導体素子の結晶化領域における物質構造は
第１の半導体層の構造や物性による摂動を受けやすく、
第２の半導体層を構成する材料の固有の構造や物性とは
異なるものとなりやすい。したがって、この半導体素子
は優れた素子として機能することが可能である。
【００４８】第７の発明は、第６の発明の半導体素子を
備える電子機器である。
【００４９】ここで「電子機器」には限定が無いが、本
発明の半導体素子、例えばＴＦＴで構成された表示装置
等を備えるものが考えられる。このような電子機器とし
て、例えば、携帯電話、ビデオカメラ、パーソナルコン
ピュータ、ヘッドマウントディスプレイ、リア型または
フロント型のプロジェクター、さらに表示機能付きファ
ックス装置、デジタルカメラのファインダ、携帯型Ｔ
Ｖ、ＤＳＰ装置、ＰＤＡ、電子手帳等が挙げられる。
【００５０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳述する。 （実施形態１）本発明の実施形態は、第１の半導体層の
上に形成された第２の半導体層に対して光照射を行うこ
とにより第２の半導体層の少なくとも一部分に構造変化
を誘起させる積層体の製造方法に関する。
【００５１】図１に、本実施形態の積層体の製造方法に
おける製造工程断面図を示す。
【００５２】まず、図１（ＳＴ１）に示すように、第１
の半導体層２０１の上に第２の半導体層２０２を形成す
る。これら第１及び第２の半導体層に用いる半導体とし
てはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の１４
族のみからなる半導体結晶、シリコン・ゲルマニウム
（ＳｉｘＧｅ１−ｘ：０＜ｘ＜１）結晶やシリコン・カ
ーバイド（ＳｉｘＣ１−ｘ：０＜ｘ＜１）結晶やゲルマ
ニウム・カーバイド（ＧｅｘＣ１−ｘ：０＜ｘ＜１）な
どの１４族元素を含む複合半導体結晶、ガリウム・ヒ素
（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）な
どの１３族元素と１５族元素との化合物半導体、または
カドミウム・セレン（ＣｄＳｅ）等の１２族元素と１６
族元素との化合物半導体、あるいはシリコン・ゲルマニ
ウム・ガリウム・ヒ素（ＳｉｗＧｅｘＧａｙＡｓｚ：ｗ
＋ｘ＋ｙ＋ｚ＝１）などのさらなる多元系化合物半導体
やこれらの半導体にリン（Ｐ）、ヒ素（Ａｓ）、及びア
ンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導
体、もしくはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガ
リウム（Ｇａ）、及びインジウム（Ｉｎ）などのアクセ
プター元素を添加したＰ型半導体も挙げられる。また、
第１および第２の半導体層を構成する材料としては上記
の材料を任意に組み合わせることが可能である。
【００５３】第１の半導体層は単結晶構造をとっている
こと好ましい。こ単結晶の構造としては、単結晶基板そ
のものを用いるか、あるいは単結晶基板上にエピタキシ
ャル成長により形成した半導体単結晶を用いることがで
きる。実用上のコストを考慮すると、シリコン基板上に
固相エピタキシャル成長あるいは分子線エピタキシーに
より成長させたひずみ緩和シリコンゲルマニウムを第１
の半導体層として用いるのが好ましい。
【００５４】本発明では、第１の半導体層の最低溶融温
度は第２の半導体層の最低溶融温度より高いことが好ま
しい。このように溶融温度を設定するには、例えば第１
の半導体層としてはシリコンとゲルマニウムとの組成比
が０．５：０．５またはシリコンが０．５以上の割合で
含まれたもの、第２の半導体層としてはアモルファスシ
リコンという組み合わせが好ましい。
【００５５】第１の半導体層２０１上に第２の半導体層
２０２を形成する場合には界面状態が結晶成長に大きく
影響するため、第１の半導体層上にある金属、有機物な
どを酸、アルカリ溶液、または酸素プラズマによる前処
理を施すことが、デバイスの歩留まりの向上ためには好
ましい。更に第１の半導体層上の自然酸化膜を除去した
直後に第２の半導体層２０２を形成することが好まし
い。
【００５６】第１の半導体層２０１の上に第２の半導体
層２０２を形成する方法としては、例えばＡＰＣＶＤ
法、ＬＰＣＶＤ法及びＰＥＣＶＤ法などのＣＶＤ法、あ
るいはスパッタ法や蒸着法などのＰＶＤ法で形成するこ
とができる。
【００５７】第２の半導体層２０２としてシリコン膜を
用いる場合、ＬＰＣＶＤ法では例えば基板温度を４００
℃程度から７００℃程度として、ジシラン（Ｓｉ2Ｈ6）
などを原料に用い、堆積し得る。ＰＥＣＶＤ法では例え
ば基板温度が１００℃程度から５００℃程度として、モ
ノシラン（ＳｉＨ4）などを原料に用い、堆積可能であ
る。
【００５８】スパッタ法を用いる場合には例えば基板温
度は室温から４００℃程度である。スパッタ法により２
種類以上の元素を含む半導体層（例えばシリコンゲルマ
ニウムＳｉｘＧｅ１−ｘ ：０＜ｘ＜１など）を堆積さ
せる場合、ターゲットとして所望の組成を有する原料を
用いることによって、形成される半導体層の組成もほぼ
同じになり、且つ有毒なガスを用いる必要が無い点にお
いて優れている。
【００５９】本発明にあっては第１の半導体層２０１の
上に形成された第２の半導体層２０２の初期状態（ａｓ
−ｄｅｐｏｓｉｔｅｄ状態）は非晶質、混晶質、微結晶
質、または多結晶質等のいずれの状態であっても構わな
いが、特に先に述べたように第２の半導体層の方が融点
が低くなる条件を満たすために、非晶質であることが好
ましい。
【００６０】なお、本明細書中では非晶質の結晶化のみ
ならず、多結晶質や微結晶質の再結晶化をも含めてすべ
て結晶成長、結晶化と呼ぶ。第２の半導体層の厚さは、
特に限定されないが、後述するように光照射により全体
を溶融させることができること、及びひずみ結晶成長が
維持できることの両方を満たす膜厚１００ｎｍ以下が好
ましい。通常、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ
法およびスパッタリングで堆積させた半導体表面は自然
酸化膜で覆われていることが多い。このため、光を照射
する前にこの自然酸化膜を除去することが好ましい。こ
のためには例えばフッ酸溶液に浸してウエットエッチン
グする方法や、フッ素ガスを含んだプラズマ中における
ドライエッチングを採用することができる。
【００６１】次に、図１（ＳＴ２）に示すように、第２
の半導体層２０２を形成した基板を石英の窓２０４を有
する光照射用真空チャンバー２０３内に設置する。光照
射用真空チャンバー２０３を真空に排気した後この石英
窓２０４を通して光２０５を照射し、第２の半導体層２
０２の光結晶化を行う。光結晶化の際に半導体層に雰囲
気中から混入する不純物量を真空排気することによって
低減させることができる。光照射により不純物が混入し
やすい第２の半導体層２０２の表面は、特に電界効果ト
ランジスタの形成を意図した場合、最も重要なＭＯＳ界
面を形成するため、不純物の混入を抑えることが素子性
能およびそのばらつきを良好に制御する点で好ましい。
【００６２】ここで光照射に用いる光源について説明す
る。光源としては、例えば、低圧水銀ランプ、高圧水銀
ランプ、超高圧水銀ランプ、亜鉛ランプ、ハロゲンラン
プ、エキシマランプ及びキセノンランプが挙げられる。
また、エキシマレーザー、アルゴンイオンレーザー、ク
リプトンイオンレーザー、Ｎｄ：ＹＶＯ４レーザー、Ｎ
ｄ：ＹＡＧレーザー、Ｎｄ：ＹＬＦレーザー、Ｔｉ:サ
ファイアレーザー、半導体レーザー、色素レーザーなど
のレーザーの基本波及び上記のレーザーの基本波の非線
型光学効果により得られる光を用いることもできる。
【００６３】本発明においては、照射光が半導体層（特
に第２の半導体層２０２）において強く吸収されること
が好ましい。このため、この照射光としては紫外域また
はその近傍の波長を持つエキシマレーザー、アルゴンイ
オンレーザー、Ｎｄ：ＹＡＧレーザーの高調波などの光
を用いることが特に好ましい。特に第２の半導体層の膜
厚が小さい場合、波長の短いエキシマレーザーが光源と
して適しており、逆に膜厚が大さい場合は波長の長いＮ
ｄ：ＹＡＧレーザーの第２高調波が光源として適してい
るが、おおむね波長が６００ｎｍ以下のレーザー光が上
記の条件を満たしている。
【００６４】次にこれらのレーザー光の照射方法につい
て述べる。レーザー光照射は半導体層（２０１、２０
２）の温度を例えば室温（２５℃）程度から４００℃程
度の間として、背景真空度が例えば１０-4Ｔｏｒｒ程度
から１０-9Ｔｏｒｒ程度の真空中にて行う。レーザー照
射の一回の照射面積は例えば対角５ｍｍ程度から１００
ｍｍ程度の正方形または長方形状とする。なお、照射面
積はフライアイレンズなどを用いた光学系により、レー
ザー照射領域の大きさは適宜制御することができる。
【００６５】第２の半導体層に対してパルスレーザーを
用いて光照射を行うと、第２の半導体層２０２の光照射
された領域に対応して吸収された光エネルギーにより熱
が発生し、ごく短時間に温度上昇が起こる。レーザーの
パルス幅は５００ｎｓ以下が好ましい。その際発生した
熱が拡散するため、第２の半導体層は短時間で冷却され
る。光２０５の照射エネルギーが第２の半導体層を溶融
するのに十分な場合には、第２の半導体層は溶融領域２
０６し、冷却過程において結晶化する。照射エネルギー
密度を増加させると、第２の半導体層の深い部分まで溶
融領域２０６となり、あるエネルギー以上では完全溶融
する。さらにレーザー光のエネルギー密度を増加させる
と第１の半導体層も溶融することになる。
【００６６】すなわち、第２の半導体層が部分的にしか
溶融しないようなエネルギー密度での光照射の場合、第
２の半導体層は任意の場所での結晶核発生およびこれを
核とした結晶化が起こるため、多結晶となりやすい。一
方、第２の半導体層が完全に溶融し、且つ、第１の半導
体層が溶融しないような光照射の条件下では、溶融状態
にある第２の半導体層は第１の半導体層の結晶を種とし
たエピタキシャル成長をする。このとき結晶化の結晶化
速度が毎秒１〜１０ｍに達する超高速結晶成長となる。
特に本発明の結晶化法の優れているところは、従来のレ
イヤー・バイ・レイヤーの結晶化に比べて、高速で欠陥
の少ないひずみ結晶が得られることである。
【００６７】基板を相対的に移動させながら、このよう
な光照射を繰り返すことによって、８インチ以上の大面
積基板領域全体に、短時間でひずみ結晶を形成すること
ができるのである。また、第２の半導体層の表面への最
低限の不純物混入を回避すればよいだけなので、結晶成
長に必要な真空度はたかだか１０-6Ｔｏｒｒ程度であ
り、従来の結晶化法のような超高真空装置は必要とせ
ず、製造コストも低くおさえることができるのである。
さらに本発明に係る結晶化法では、臨界膜厚を飛躍的に
増大させることができるという特徴がある。例えば混合
比が０．５：０．５のひずみ緩和シリコンゲルマニウム
結晶上にシリコン１００％の第２の半導体を形成してパ
ルスレーザーを用いて光照射を行うと、従来の方法では
不可能であった１０ｎｍ以上のエピタキシャル成長した
ひずみシリコン結晶を実現することができる。第２の半
導体層の下地層である第１の半導体層との大きな格子ミ
スマッチために、光照射により形成されたシリコン結晶
は強烈な格子ひずみを有することになり、これによっ
て、従来法では実現不可能であった強い移動度エンハン
スメントを有する半導体を得ることが可能となる。
【００６８】照射光のエネルギー密度が第２の半導体層
を完全溶融させ、かつ、第１の半導体層を溶融させない
ような条件に設定すると、上述のようにひずみ結晶のエ
ピタキシャル結晶化が可能となる。第１の半導体層は固
体、第２の半導体層は液体の状態から結晶成長が開始
し、しかもこれが１０-9秒のオーダーのごく短時間に終
了するため、結晶化中に原子同士の交換がほとんど起こ
らない。すなわち従来技術で問題であると指摘した第１
の半導体層と第２の半導体層との境界でのミキシングが
ほとんど起こらないのである。このような条件を実現す
るためには、第２の半導体層の融点は第１の半導体層の
融点より低いことが望ましい。一般的には同じ材料でも
非晶質は結晶より融点が低くなるので、第１の半導体層
は結晶、第２の半導体層を非晶質とし、これに光照射を
行うことにより、ひずみ結晶化が実現しやすい。
【００６９】一方、第２の半導体層のみでなく、第１の
半導体層も一部溶融させるようなエネルギー密度の光を
照射した場合、第２の半導体層に加えて、第１の半導体
層には第２の半導体層側に溶融領域が形成され、第２の
半導体層と第１の半導体層との境界が溶融状態になるた
め、相互拡散が起こる。結晶化は第１の半導体層の溶融
領域から始まり、これに第２の半導体層の結晶化が追従
するが、この第２の半導体層の結晶化は第１の半導体層
の影響を受けやすく、ひずみ結晶が得られることにな
る。
【００７０】以上のように、少なくとも第２の半導体層
を完全溶融させるのに十分なエネルギー密度をもった光
照射を行うことにより、良質なひずみ結晶がかつ大面積
に形成することが可能となる。
【００７１】本実施形態の方法で形成したひずみ半導体
は、移動度のエンハンスメントが起こるので、電流駆動
能力が高く、半導体素子として極めて優れた性能を発揮
する。特にひずみシリコンを能動層あるいは能動領域と
して用いる電界効果トランジスタが実用上重要である。
特に第１の半導体にひずみ緩和シリコンゲルマニウム結
晶を、第２の半導体にシリコンを用い、前述の結晶化方
法により製造したひずみシリコン結晶を、従来用いられ
ている熱酸化法により酸化することで、界面準位の少な
い良好なゲート絶縁膜を形成することができるからであ
る。これにゲート電極、ソース、及びドレイン電極など
を形成して電界効果トランジスタを製造すると、移動度
が２倍も高いトランジスタが実現できるのである。現在
の半導体産業では、素子サイズが１μｍ以下となり、配
線容量が回路のスピードを律速している。このような状
況下でデザインルールを変えなくとも電流駆動能力の高
い本発明が開示するひずみシリコンを用いることによ
り、２世代分の微細化技術開発に相当するような高性能
化を容易に実現することができる。
【００７２】
【第１実施例】本実施形態１に沿った第１実施例を、図
２を参照して説明する。
【００７３】まず、図２（ＳＴ１）に示すように、ここ
では基板の一例として直径８インチの丸型、Ｐ型で１０
０面方位、比抵抗３〜５Ωｃｍのシリコン基板３０１を
用いた。このシリコン基板をＲＣＡ洗浄によりクリーニ
ングし、水素終端により安定した基板表面を調整した。
しかる後、この基板を真空容器内に保持し、基板温度１
００℃で第１の半導体層となるシリコンゲルマニウム膜
３０２（Ｓｉ0.7Ｇｅ0 .3、膜厚：２５０ｎｍ）を分子線
エピタキシーにより形成した。この膜厚は臨界膜厚以上
のため基板近くで応力緩和がおこり、ひずみ緩和シリコ
ンゲルマニウム結晶が形成された。しかる後、この第１
の半導体層上に減圧ＣＶＤ（ＬＰＣＶＤ）によりアモル
ファスシリコン膜３０３を５０ｎｍの厚さに形成した。
本実施例では高真空型ＬＰＣＶＤ装置を用いて、原料ガ
スのジシラン（Ｓｉ2Ｈ6）を２００ＳＣＣＭ流し、４２
５℃の堆積温度で非晶質シリコン膜３０３を堆積した。
まず高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした
状態で反応室の内部に複数枚（例えば１７枚）の基板の
表側を下向きとして配置した。次にターボ分子ポンプの
運転を開始し、ターボ分子ポンプが定常回転に達した
後、反応室内の温度を約１時間掛けて２５０℃から４２
５℃の堆積温度まで上昇させた。昇温開始後の最初の１
０分間は反応室にガスを全く導入せず真空中で昇温を行
ない、しかる後９９．９９９９％以上の純度の窒素ガス
を３００ＳＣＣＭ流し続けた。この時の反応室内におけ
る平衡圧力は、３．０×１０-3Ｔｏｒｒであった。堆積
温度に到達した後、原料ガスであるジシラン（Ｓｉ
2Ｈ6）を２００ＳＣＣＭ流すと共に、純度が９９．９９
９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣ
Ｍ流した。堆積開始直後の反応室内圧力はおよそ０．８
５Ｔｏｒｒであった。堆積の進行と共に反応室内の圧力
は徐々に上昇し、堆積終了直前の圧力は凡そ１．２５Ｔ
ｏｒｒとなった。堆積したシリコン膜３０３は基板の周
辺部約７ｍｍを除いた８インチ基板の領域内において、
その膜厚変動は±５％以内であった。
【００７４】次に、図２（ＳＴ２）に示すように、この
基板を光照射用真空チャンバ３０４にセットし１０-7Ｔ
ｏｒｒ程度まで真空排気し、石英窓３０５を通して波長
３０８ｎｍのＸｅＣｌエキシマレーザーを用いて光３０
６の照射を行った。もちいたレーザーの光はパルス幅が
２５ｎｓで、フライアイレンズを用いた光学系を通して
試料面でのビームサイズが１０ｍｍ×１０ｍｍの正方形
で強度分布が５％以内のトップフラットビームに整形し
て照射した。エネルギー密度は４５０ｍＪ／ｃｍ2とし
て、一ヶ所あたり１パルスの光を照射した。照射領域は
デバイスの１チップと同等サイズとなっており、それぞ
れのチップ位置に相当する場所を同様に１０ｍｍ×１０
ｍｍのビームで１パルスの光を照射し、基板を動かしな
がら８インチ基板全面に光照射を行った。これにより、
光照射を行った各１０ｍｍ×１０ｍｍのエリアに溶融領
域３０７が形成された。その後、図２（ＳＴ３）に示す
ように、ひずみ緩和シリコンゲルマニウム結晶上にひず
みシリコン結晶領域３０８を形成することができた。
【００７５】その後、毎分１０℃のレートで炉内温度を
上昇させ、１１６０℃に達した後、この温度で１０分間
熱酸化を行った。その後炉内温度は１１６０℃に維持し
たままでガスを窒素に切り替え、更に１５分の熱処理を
行った。この後毎分５℃の降温レートで冷却し、８００
℃になったら基板を取り出した。このようにして形成し
たゲート酸化膜３０９は膜厚が６０ｎｍで、界面順位密
度が１０10ｃｍ−2の極めて良好な界面特性を示した。
【００７６】次に、図２（ＳＴ４）に示すように、ゲー
ト電極３１０を、多結晶シリコンを用いて形成し、層間
絶縁膜３１１をＴＥＯＳと酸素混合によるプラズマＣＶ
Ｄにて形成し、コンタクトホールを開けた後、ソース及
びドレイン電極３１２を形成して、電界効果トランジス
タを完成させた。
【００７７】このような方法により製造した電界効果型
トランジスタは、従来のひずみシリコンを用いない場合
より２倍も高い電界効果移動度を示した。これは本発明
が開示するレーザー光照射を用いた超高速結晶成長によ
り製造したひずみシリコンを用いたことにより初めて実
現できたものである。 （実施形態２）本発明の実施形態２は、実施形態１のよ
うに積層体の上層である第２の半導体層のみでなく、第
１の半導体層および第２の半導体層からなる積層体に光
照射を行う積層体の製造方法に関する。
【００７８】図１に、本実施形態の積層体の製造方法の
製造工程断面図を示す。
【００７９】本願発明の実施のためには、図３（ＳＴ
１）に示すように、基板４００上に第１の半導体層４０
１、更にその上に第２の半導体層４０２を形成する。本
発明を適応し得る基板４００としては金属等の導電性物
質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ
２Ｏ３）や窒化アルミニウム（ＡｌＮ）等のセラミック
材料、溶融石英やガラス等の透明または非透明絶縁性物
質、シリコンウェーハー等の半導体物質、並びにそれを
加工したＬＳＩ基板等が可能である。更にはＰＥＳやＰ
ＥＴ等のポリマーも基板として用いることが可能であ
る。
【００８０】なお、図３（ＳＴ１）では基板上に直接半
導体層４０１、４０２を形成する場合を示しているが、
半導体層４０１、４０２は基板上に直接又は下地保護膜
や下部電極等を介して堆積するが、ガラスやポリマー基
板上に半導体層を形成する場合には下地保護膜が必要と
なる。下地保護膜を形成する場合は酸化硅素膜（ＳｉＯ
Ｘ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ３Ｎｘ：０＜ｘ≦
４）等の絶縁性物質が用いられる。薄膜トランジスタ
（ＴＦＴ）などの薄膜半導体装置を通常のガラス基板や
ポリマー上に作成する場合、半導体膜への不純物制御が
重要である。この場合、ガラス基板やポリマー基板中に
含まれているナトリウム（Ｎａ）等の可動イオンが半導
体膜中に混入しない様に下地保護膜を形成した後に半導
体膜を堆積する事が好ましい。同じ事情は各種セラミッ
ク材料を基板として用いる場合にも通ずる。下地保護膜
はセラミック中に添加されている焼結助材原料などの不
純物が半導体部に拡散及び混入するのを防止するのであ
る。金属材料などの導電性材料を基板として用い、且つ
半導体膜が金属基板と電気的に絶縁されていなければな
らない場合には、絶縁性を確保する為に当然下地保護膜
は必要不可欠である。更に半導体基板やＬＳＩ素子上に
半導体膜を形成する時にはトランジスタ間や配線間の層
間絶縁膜が同時に下地保護膜でもある。
【００８１】下地保護膜は、まず基板を純水あるいはア
ルコールなどの有機溶剤で洗浄した後、常圧化学気相堆
積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶ
Ｄ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等の
ＣＶＤ法或いはスパッター法等で形成する。 下地保護膜として酸化硅素膜を用いる場合、常圧化学気
相堆積法では基板温度を２５０℃程度から４５０℃程度
としてモノシラン（ＳｉＨ４）や酸素を原料として堆積
し得る。
【００８２】プラズマ化学気相堆積法やスパッター法で
は基板温度は室温から４００℃程度である。下地保護膜
の膜厚は基板からの不純物元素の拡散と混入を防ぐのに
十分な厚さが必要で、その値は最小で１００ｎｍ程度以
上である。ロット間や基板間のばらつきを考慮すると２
００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保
護膜としての機能を十分に果たし得る。下地保護膜がＩ
Ｃ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場
合には、通常４００ｎｍから６００ｎｍ程度の膜厚とな
る。絶縁膜が余りにも厚くなると絶縁膜のストレスに起
因するクラックが生ずる。その為最大膜厚は２μｍ程度
が好ましい。生産性を考慮する必要が強い場合、絶縁膜
厚は１μｍ程度以下であることが好ましい。
【００８３】次に上記基板４００上に第１の半導体層４
０１を形成する。この半導体層は第１の半導体、または
第１および第２の半導体から構成される。本発明を適応
し得る第１および第２の半導体としてはシリコン（Ｓ
ｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体の他
に、シリコン・ゲルマニウム混合物（ＳｉｘＧ
ｅ１−ｘ：０＜ｘ＜１）やシリコン・カーバイド（Ｓｉ
ｘＣ１−ｘ：０＜ｘ＜１）やゲルマニウム・カーバイド
（ＧｅｘＣ１−ｘ：０＜ｘ＜１）等の四族元素複合体の
半導体、ガリウム・ヒ素（ＧａＡｓ）やインジウム・ア
ンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合
体化合物半導体、またはカドミウム・セレン（ＣｄＳ
ｅ）等の二族元素と六族元素との複合体化合物半導体等
がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ
素（ＳｉｘＧｅｙＧａｚＡｓｚ：ｘ＋ｙ＋ｚ＝１）と云
った更なる複合化合物半導体やこれらの半導体にリン
（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナ
ー元素を添加したＮ型半導体、或いはホウ素（Ｂ）、ア
ルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム
（Ｉｎ）等のアクセプター元素を添加したＰ型半導体に
対しても本発明は適応可能であり、第１および第２の半
導体は上記材料を任意に組み合わせることが可能であ
る。
【００８４】しかしながら、材料の扱いやすさ、格子マ
ッチングを考えると、シリコンおよびゲルマニウムが最
も適している。純粋なシリコンとゲルマニウムの結晶は
共にダイヤモンド構造で４．２％の格子ミスマッチがあ
る。互いの混合比を変えてシリコンとゲルマニウム混合
物の結晶を形成することにより、この混合物の格子定数
を制御できることがこれら材料の利点の一つである。す
なわち、第１の半導体としてゲルマニウムを、第２の半
導体としてシリコンを用いた場合、例えばそれぞれ５０
％の割合で混合すると純粋なシリコンとゲルマニウムの
丁度中間の格子定数を持つ結晶が作製できるのである。
また、お互い全率固溶であるため後述する光照射を利用
した熱作用による結晶化に際して偏析がおこらないとい
う利点を有する。以上の理由により、第１および第２の
半導体としてはシリコンとゲルマニウムが適している。
もちろん、ここで第１の半導体層としてゲルマニウム単
体を用いることも可能である。
【００８５】本実施形態２の第１の半導体層形成に適用
しうる成膜方法としては、常圧化学気相堆積法（ＡＰＣ
ＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラ
ズマ化学気相堆積法（ＰＥＣＶＤ法）超高真空ＣＶＤ法
等のＣＶＤ法或いはスパッター法、または電子ビーム蒸
着などの真空蒸着法等がある。
【００８６】ＣＶＤ法ではＳｉＨ４やＧｅＨ４のガスを
原料として成膜が可能であり、スパッター法や蒸着法で
はＳｉやＧｅの固体ターゲットを原料として用いること
ができる。スパッター法は堆積させる半導体が２種類以
上の材料の混合物（例えばシリコンゲルマニウムＳｉｘ
Ｇｅ１−ｘ：０＜ｘ＜１等）の場合、ターゲットにその
ような組成のものを用いれば、形成された半導体の組成
もほぼ同じになり、且つ有毒なガスを用いる必要が無い
点において優れている。
【００８７】本発明の第１の半導体層は結晶領域を有す
ることが好ましい。これは後述する第２の半導体層に格
子ミスマッチによるひずみを持たせる必要があるからで
ある。従って、上述した半導体層形成方法を用いた場
合、成膜時の基板温度を少なくとも６００℃以上に上げ
る必要が生じる。このため安価なガラスやポリマーなど
の基板には適さない。さらに有効な方法は、基板上に第
１の半導体層を低温で形成し、しかる後に第１の半導体
層を光照射によって多結晶化させることである。低温で
形成した第１の半導体層はほとんどの場合非晶質とな
る。これに例えばパルスレーザーなどを照射することに
よってごく短時間で多結晶化を行うことができ、この方
法ならば下地保護膜を用いることでガラスやポリマー基
板にも本発明の薄膜半導体の製造方法を適用しうる。
【００８８】第１の半導体層への不純物の混入を避ける
目的と、引き続いて形成される第２の半導体層との界面
を清浄に保つ目的で、この光照射は真空中で行うのが望
ましい。特に第２の半導体層と第１の半導体層との界面
に不純物が存在すると、第２の半導体層のひずみ結晶成
長を行う際に結晶欠陥（積層欠陥、転移）の発生原因と
なり第２の半導体層の結晶性を著しく損なう場合があ
る。
【００８９】次に、第１の半導体層４０１上に第２の半
導体層４０２を形成する。第１の半導体層を形成した
後、これを大気にさらした場合には第１の半導体層４０
１上にある金属、有機物などを酸、アルカリ溶液により
除去するか、あるいは酸素プラズマによりアッシングす
ることが重要である。更に第１の半導体層４０１上の自
然酸化膜を除去し、直後に第２の半導体層４０２を形成
する必要がある。更に望ましくは、先に述べたように第
１の半導体層を形成した後、真空中連続で第２の半導体
層を形成する。第２の半導体層の材料としては、第１の
半導体層を構成する半導体としては、異なる格子定数を
持つ材料であれば適用可能である。しかし、第１の半導
体層にゲルマニウム単体もしくはゲルマニウムとシリコ
ンの混合物を用いた場合、第２の半導体層としてはシリ
コンが適している。これは後の光照射による結晶成長工
程において、第１の半導体層のひずみを引きずって結晶
成長させるのに適していることと、本発明の薄膜半導体
を電界効果トランジスタに適用しようとした場合に、ゲ
ート絶縁膜にＳｉＯ２を用いることによってトラップ準
位の少ない良好な界面を形成しうるからである。
【００９０】第２の半導体層４０２はＡＰＣＶＤ法やＬ
ＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッ
ター法等や蒸着法等で形成することができる。第２の半
導体層４０２として例えばシリコン膜を用いる場合、Ｌ
ＰＣＶＤ法では基板温度を４００℃程度から７００℃程
度としてジシラン（Ｓｉ２Ｈ６）などを原料として堆積
し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ４）など
を原料として基板温度が１００℃程度から５００℃程度
で堆積可能である。スパッター法を用いる時には基板温
度は室温から４００℃程度である。
【００９１】この様に堆積された半導体の初期状態（ａ
ｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結
晶質、或いは多結晶質等様々な状態があり、本願発明に
あっては初期状態はいずれの状態であっても構わない。
尚本願明細書中では非晶質の結晶化のみならず、多結晶
質や微結晶質の再結晶化をも含めて総て結晶成長、結晶
化と呼ぶ。
【００９２】第２の半導体の膜厚は、次の光照射により
全体が溶融しうる膜厚であることと、ひずみ結晶成長が
維持できる膜厚の両方の条件を満たすことにより決ま
り、少なくとも１００ｎｍよりも薄い膜が適している。
膜厚が５０ｎｍ以下ならなお好ましい。
【００９３】例えば第１の半導体層としてシリコンゲル
マニウムを、第２の半導体層としてシリコンを用いた場
合、第２の半導体層の方が融点が高くなる。しかし第２
の半導体層にひずみ結晶成長をさせるためには第１の半
導体層からエピタキシャル的に結晶成長させる必要があ
る。このために、パルスレーザーを用いた光照射による
極短時間の加熱結晶化処理と、比較的薄い第２の半導体
層４０２の膜厚が必要となる。すなわち、光照射により
第１の半導体層４０１および第２の半導体層４０２の温
度が上昇し溶融する。パルスレーザーの発振が終了する
と、基板への熱拡散により半導体層の温度が１０１０Ｋ
／ｓ程度の高い冷却レートで急激に低下し、場合によっ
ては過冷却状態におちいるが、結晶成長が始まると潜熱
が発生し、第２の半導体層４０２の温度は融点近くまで
上昇しようとする。
【００９４】このとき第２の半導体層４０２の膜厚が十
分薄ければ発生する潜熱の総量がちいさく、第１の半導
体層４０１から（すなわち半導体層の下部から）結晶成
長が順次半導体表面方向にすすみ、第２の半導体層４０
２は、結果として第１の半導体層４０１の格子定数をひ
きずった結晶となるのである。これによって、第２の半
導体層４０２に強いひずみを発生させることができる。
【００９５】逆に第２の半導体層４０２の膜厚が厚い
と、発生した潜熱により第１の半導体層４０１が再溶融
してしまい、結果的に液体状態の第２の半導体層４０２
内でランダムな結晶核発生がおこり、これを起点として
結晶成長が起こってしまう。結果的に第１の半導体層４
０１からのエピタキシャルなひずみ結晶成長が妨げられ
てしまう。
【００９６】以上のようにひずみ結晶成長には半導体層
の急激な冷却と基板への熱拡散が重要であることから、
第２の半導体層４０２の膜厚はおおむね５０ｎｍ以下、
照射するパルスレーザーは発振時間がおおむね５００ｎ
ｓ以下が望ましい。
【００９７】この様にして第１の半導体層４０１の上に
第２の半導体層４０２を形成した後、図３（ＳＴ２）に
示すように、この積層体に光照射をおこない結晶化を行
う。具体的には、第１の半導体層４０１および第２の半
導体層４０２の配置された基板をレーザー照射チャンバ
４０３にセットする。レーザー照射チャンバは一部分が
石英の窓４０４によってできており、チャンバを真空に
排気した後この石英窓からレーザー光４０５を照射す
る。真空排気することによって、レーザー照射により結
晶成長させた半導体に雰囲気中から混入する不純物量を
劇的に低減することができる。レーザー照射により不純
物が混入しやすい第２の半導体層４０２表面は、特に電
界効果トランジスタ形成を考慮した場合、重要なＭＯＳ
界面を形成するため、不純物の混入を抑えることが素子
性能およびばらつきを制御する上で重要である。
【００９８】ここでレーザー光について説明する。レー
ザー光は半導体層４０１、４０２で強く吸収されること
が望まれる。従ってこのレーザー光としては紫外域また
はその近傍の波長を持つエキシマレーザー、アルゴンイ
オンレーザー、ＹＡＧレーザー高調波等が好ましい。と
くに第２の半導体層の膜厚が小である場合、波長の短い
エキシマレーザーが好ましく、逆に比較的厚い場合は波
長の長いＹＡＧレーザー高調波が適しているが、おおむ
ね波長が６００ｎｍ以下のレーザーが上記の条件を比較
的容易に満たすことができ適している。照射レーザーの
選択は第２の半導体層４０２をどの程度の深さまで溶融
させるかを精密に制御する上で極めて重要である。ま
た、第２の半導体層４０２あるいは第１の半導体層４０
１を高温に加熱すると同時に溶融深さを精密に制御する
ためには大出力でしかも極短時間のパルス発振であるこ
とが必要となる。従って、上記レーザー光の中でも特に
キセノン・クロライド（ＸｅＣｌ）レーザー（波長３０
８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザー
（波長２４８ｎｍ）等のエキシマ・レーザーおよびＹＡ
Ｇレーザー高調波のパルス発振が最も適している。
【００９９】次にこれらのレーザー光の照射方法につい
て述べる。レーザーパルスの強度半値幅は先に述べたよ
うに５００ｎｓ以下の時間が適当である。レーザー照射
は半導体４０１、４０２を室温（２５℃）程度から４０
０℃程度の間とし、背景真空度が１０−４Ｔｏｒｒ程度
から１０−９Ｔｏｒｒ程度の真空中にて行う。レーザー
照射の一回の照射面積は対角５ｍｍ程度から１００ｍｍ
程度の正方形または長方形状である。これは半導体素子
およびこれを用いて形成した回路の形成領域に合わせて
決定することができる。フライアイレンズなどを用いた
光学系により、レーザー照射領域の大きさは適当に形成
することができる。
【０１００】前記のような条件により半導体にパルスレ
ーザー照射を行うと、第２の半導体層４０２表面付近は
吸収された光エネルギーが熱エネルギーに変換されるこ
とにより、ごく短時間に温度上昇する。その後熱が第１
の半導体層４０１および基板に拡散するため、第２の半
導体層４０２は急激に冷却される。照射するパルスレー
ザー４０５のエネルギー密度が第２の半導体層４０２を
溶融するのに十分な値となると、第２の半導体層は溶融
４０６し、冷却過程において結晶化する。更に照射エネ
ルギー密度を増加させると、第２の半導体は更に深い部
分まで溶融し、あるエネルギー以上では完全溶融する。
さらにエネルギー密度を増加させると第１の半導体層も
溶融を開始するようになる。
【０１０１】このようなパルスレーザー照射により実現
される結晶成長において、第２の半導体層４０２の結晶
状態はどの深さまで溶融したかにより大きく異なる。す
なわち、第２の半導体層４０２が部分的にしか溶融しな
いようなエネルギー密度でのレーザー照射の場合、第２
の半導体層４０２は任意の場所での結晶核発生およびこ
れを核とした結晶成長が起こるため、微結晶となる。し
かし、第２の半導体層４０２が完全に溶融し、且つ、第
１の半導体層４０１がわずかしか溶けないようなレーザ
ー照射条件下では、第２の半導体層４０２は第１の半導
体層４０１の多結晶の結晶粒を種としたエピタキシャル
的な成長をする。このときの結晶成長速度は毎秒１〜１
０ｍに達する、超高速結晶成長である。
【０１０２】特に本発明の結晶成長法の優れているとこ
ろは、前述のような条件下において結晶粒内はほとんど
無欠陥のひずみ結晶成長が実現することである。従来の
レイヤー・バイ・レイヤーの結晶成長は極めて低速の結
晶成長により結晶欠陥を発生させずにひずみ結晶成長を
実現させた。しかし、結晶成長中に結晶欠陥が発生する
には一定以上の時間が必要であることがわかった。
【０１０３】これに対し、パルスレーザー照射により誘
起される結晶成長のような毎秒１ｍを超えるような超高
速結晶成長では、結晶欠陥が成長するのに必要とする時
間を結晶成長速度がはるかに上回っているのである。図
３（ＳＴ３）に示すように、エピタキシャル成長した第
２の半導体多結晶４０７の結晶粒内には結晶欠陥が極め
て少ない、優れたひずみ結晶を実現することができる。
しかも本発明の結晶成長方法はレーザー照射１発で実現
するため、１０ｍｍ以上の領域を１秒以下という驚異的
短時間でひずみ多結晶を形成することができるのであ
る。
【０１０４】基板をレーザー光に対して相対的に移動さ
せながらレーザー照射を繰り返すことによって、５０ｃ
ｍ以上の大面積基板領域全体に、短時間でひずみ多結晶
を形成することができるのである。
【０１０５】また、第２の半導体層４０２表面への最低
限の不純物混入を回避すればよいだけなので、結晶成長
に必要な真空度はたかだか１０−６Ｔｏｒｒ程度であ
り、従来のような超高真空装置は必要とせず、製造装置
のコストも極めて低くおさえることができるのである。
【０１０６】さらに本発明が開示するひずみ多結晶成長
法ではプロセス温度を２００℃以下でおこなうことがで
きるため、従来実現不可能であった強い移動度エンハン
スメントを示す高品質多結晶半導体膜をガラスやポリマ
ー基板上に実現することができるのである。
【０１０７】
【第２実施例】本発明の実施形態２に沿った第２実施例
を、図４を参照して説明する。ここでは基板の一例とし
て３０ｃｍ×３０ｃｍの無アルカリガラス５００を用い
た。
【０１０８】まず、図４（ＳＴ１）に示すように、この
基板を真空容器内に配置し、基板温度１００℃でプラズ
マＣＶＤにより下地保護膜となるＳｉＯ２膜５１０を２
００ｎｍの膜厚で形成した。次に第１の半導体層となる
シリコンゲルマニウム５０１（Ｓｉ０．７Ｇｅ０．３）
１００ｎｍをスパッタリング法により形成した。ターゲ
ットにはあらかじめ上記組成のシリコンゲルマニウム混
合物を用い、スパッタガスとしてはアルゴンを用いた。
成膜時の基板温度は１００℃で、形成された膜は非晶質
である。
【０１０９】次に、図４（ＳＴ２）に示すように、第１
の半導体層５０１を形成した後、基板を真空搬送でレー
ザー照射チャンバ５０３へと移動させ、１０−７Ｔｏｒ
ｒ台まで真空排気し、石英窓５０４を通して波長３０８
ｎｍのＸｅＣｌエキシマレーザー光５０５照射を行っ
た。もちいたレーザーはパルス幅が５０ｎｓで、フライ
アイレンズを用いた光学系を通して試料面でのビームサ
イズが１０ｍｍ×１０ｍｍの正方形で強度分布が５％以
内のトップフラットビームに整形して照射した。エキシ
マレーザー照射時に基板加熱をする必要はないが、真空
中連続プロセスのスループットを高めるため、基板温度
１００℃にて処理を行った。エキシマレーザー照射は１
６０ｍＪ/ｃｍ２のエネルギー密度から開始し、徐々に
エネルギーを上げながら４００ｍＪ/ｃｍ２のエネルギ
ーまで約２０ショットの照射を行った。基板全面の第１
の半導体層を多結晶化させるため、基板をスキャンしな
がらレーザー照射を行った。各ショットのレーザービー
ムは互いに７５％オーバーラップするようにＸおよびＹ
方向に基板のスキャニングを行った。これにより多結晶
化した第1の半導体層５０６が形成された。
【０１１０】次に、図４（ＳＴ３）に示すように、真空
中で多結晶質のシリコンゲルマニウム半導体層を形成し
た後、基板を真空搬送し第２の半導体層５０２の形成を
行った。第１の半導体層５０１上にスパッタリングによ
りアモルファスシリコン膜５０２を５０ｎｍの厚さ形成
した。成膜条件は結晶前の第１の半導体層５０１を形成
するときとまったく同じで、単にターゲットとしてシリ
コンを用いた点が異なるだけである。
【０１１１】次に、図４（ＳＴ４）に示すように、第１
の半導体層５０１および第２の半導体層５０２を形成し
た後、これを真空搬送し、再度エキシマレーザー照射５
０５を行った。エキシマレーザー照射は前述の第１の半
導体層へのレーザー照射とほぼ同条件で行った。ただ
し、半導体層の溶融深さを精密に制御するために、２４
０ｍＪ/ｃｍ２のエネルギー密度で１発のみ照射を行っ
た。
【０１１２】これにより、図４（ＳＴ５）に示すよう
に、第２の半導体層として第１の多結晶シリコンゲルマ
ニウムの格子定数を引きずったひずみ多結晶シリコン膜
５０７を形成することができた。このひずみ多結晶シリ
コン膜も、レーザー光を基板に対してスキャンすること
によって大面積に形成することができる。 （実施形態３）本実施形態は、上記実施形態で説明した
製造方法で製造した半導体素子、特にＴＦＴを利用した
表示装置およびその表示装置を備える電子機器に関す
る。
【０１１３】図５に、本実施形態の表示パネル１の接続
図を示す。表示パネル１は、表示領域内に画素領域１０
をマトリックス状に配置して構成される。各画素領域１
０には、発光要素となる発光部ＯＬＥＤを駆動する周辺
回路が形成されている。この周辺回路を構成する能動素
子（ＴＦＴ）Ｔ１〜Ｔ４は、本発明の製造方法で製造さ
れる半導体素子である。
【０１１４】ドライバ領域１１および１２は各画素領域
１０のＴＦＴを駆動する。ドライバ領域１１からは、発
光制御線Vgpおよび書き込み制御線Ｖselが各画素領域に
供給されている。ドライバ領域１２からは、電流線Ｉda
taおよび電源線Ｖddが各画素領域に供給されている。書
き込み制御線Ｖselと定電流線Ｉdataを制御することに
より、各画素領域１０に対する電流プログラムが行わ
れ、発光制御線Ｖgpを制御することにより各画素領域に
おける発光部ＯＬＥＤの発光が制御される。
【０１１５】なお、本実施形態の表示パネルの回路構成
は一例であり、本発明の製造方法で製造される半導体素
子は、種々の回路に適用することが可能である。
【０１１６】次に、このようにして製造される表示パネ
ルを適用可能な電子機器の例を挙げる。
【０１１７】図６（ａ）は携帯電話への適用例であり、
当該携帯電話３０は、アンテナ部３１、音声出力部３
２、音声入力部３３、操作部３４、および本発明の表示
パネル１を備えている。このように本発明の表示パネル
は表示部として利用可能である。
【０１１８】図６（ｂ）はビデオカメラへの適用例であ
り、当該ビデオカメラ４０は、受像部４１、操作部４
２、音声入力部４３、および本発明の表示パネル１を備
えている。このように本発明の表示パネルは、ファイン
ダーや表示部として利用可能である。
【０１１９】図６（ｃ）は携帯型パーソナルコンピュー
タへの適用例であり、当該コンピュータ５０は、カメラ
部５１、操作部５２、および本発明の表示パネル１を備
えている。このように本発明の表示パネルは、表示部と
して利用可能である。
【０１２０】図６（ｄ）はヘッドマウントディスプレイ
への適用例であり、当該ヘッドマウントディスプレイ６
０は、バンド６１、光学系収納部６２および本発明の表
示パネル１を備えている。このように本発明の表示パネ
ルは画像表示源として利用可能である。
【０１２１】図６（ｅ）はリア型プロジェクターへの適
用例であり、当該プロジェクター７０は、筐体７１に、
光源７２、合成光学系７３、ミラー７４・７５ミラー、
スクリーン７６、および本発明の表示パネル１を備えて
いる。このように本発明の表示パネルは画像表示源とし
て利用可能である。
【０１２２】図６（ｆ）はフロント型プロジェクターへ
の適用例であり、当該プロジェクター８０は、筐体８２
に光学系８１および本発明の表示パネル１を備え、画像
をスクリーン８３に表示可能になっている。このように
本発明の表示パネルは画像表示源として利用可能であ
る。
【０１２３】上記例に限らず本発明の半導体素子は、能
動素子を利用する電子機器に適用可能である。例えば、
この他にファックス装置、デジタルカメラのファイン
ダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光
掲示盤、宣伝公告用ディスプレイなどにも活用すること
ができる。
【０１２４】
【発明の効果】本発明によれば、第１の半導体層の上に
形成された第２の半導体層、または第１の半導体層およ
び第２の半導体層双方に対して光照射を行うことにより
第２の半導体層の少なくとも一部分の構造変化を誘起す
るので、第２の半導体層の光照射による構造変化が第１
の半導体層の影響を受ける。このようにして製造した積
層体は、移動度のエンハンスメントが起こるので、電流
駆動能力が高く、例えば半導体素子に適用した場合、極
めて優れた性能を発揮する。
【０１２５】本発明の製造方法で製造した素子は、この
ような理由により、キャリア移動度などの電子物性に優
れた性能を有する。
【０１２６】本発明の製造方法で製造した素子を利用す
る電子機器は、電子物性に優れた素子により構成される
ので、高い性能を発揮することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１における半導体製造方法を
示した図。
【図２】実施形態１を適用した第１実施例における電界
効果トランジスタ製造方法を示した図。
【図３】本発明の実施形態２における半導体製造方法を
示した図。
【図４】実施形態２を適用した第２実施例における電界
効果トランジスタ製造方法を示した図。
【図５】実施形態３における表示パネルの接続図であ
る。
【図６】実施形態３における電子機器の例であり、
（ａ）は携帯電話、（ｂ）はビデオカメラ、（ｃ）は携
帯型パーソナルコンピュータ、（ｄ）はヘッドマウント
ディスプレイ、（ｅ）はリア型プロジェクター、（ｆ）
はフロント型プロジェクターへの本発明の表示パネルの
適用例である。
【図７】従来の結晶成長法を示した図。
【符号の説明】
１０１…第１の半導体層 １０２、１０３、１０４…第２の半導体層の原子層 ２０１…第１の半導体層 ２０２…第２の半導体層 ２０３…光照射用真空チャンバ ２０４…石英窓 ２０５…光 ２０６…溶融領域 ２０７…光照射により得られた半導体領域 ３０１…基板 ３０２…第１の半導体層 ３０３…第２の半導体層 ３０８…ひずみ結晶シリコン領域 ３０９…ゲート絶縁膜 ３１２…ソース、ドレイン電極 ４００…基板 ４０１…第１の半導体層 ４０２…第２の半導体層 ４０３…真空チャンバ ４０４…石英窓 ４０５…レーザー光 ４０６…溶融半導体 ４０７…ひずみ半導体 ５００…基板 ５１０…下地保護膜 ５０１…第１の半導体層 ５０２…第２の半導体層 ５０７…ひずみ多結晶半導体層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA02 AA24 BA02 BA04 BB01 BB02 BB07 DA01 DA02 DA03 DA04 DA05 DA06 DB01 DB02 DB03 DB04 DB07 GC02 GC03 GC04 JA01 5F110 AA05 CC02 DD01 DD02 DD03 DD13 DD14 EE09 FF02 GG01 GG02 GG03 GG04 GG13 GG19 GG25 GG42 GG43 GG45 GG47 GG48 PP03 PP04 PP06 5F140 AA05 AC28 AC36 BA01 BA02 BA05 BA06 BA07 BA10 BA16 BA20 BC11 BC12 BE07 BF01 BF04 BK25 CC03 CC13 CC15 CE18

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体層の上に形成された第２の
    半導体層に対して光照射を行うことにより前記第２の半
    導体層の少なくとも一部分の構造変化を誘起する工程を
    含む半導体積層体の製造方法。
  2. 【請求項２】 請求項１に記載の半導体積層体の製造方
    法において、 前記構造変化を前記第１の半導体層の影響を受けるよう
    に誘起する半導体積層体の製造方法。
  3. 【請求項３】 第１の半導体層の上に形成された第２の
    半導体層に対して光照射を行うことにより前記第２の半
    導体層の少なくとも一部分を結晶化させる工程を含む半
    導体積層体の製造方法。
  4. 【請求項４】 請求項３に記載の半導体積層体の製造方
    法において、 前記結晶化を前記第１の半導体層の影響を受けるように
    行う半導体積層体の製造方法。
  5. 【請求項５】 請求項１乃至４のいずれか一項に記載の
    半導体積層体の製造方法において、 結晶性領域を有する半導体層を、前記第１の半導体層と
    して用いる半導体積層体の製造方法。
  6. 【請求項６】 請求項１乃至５のいずれか一項に記載の
    半導体積層体の製造方法において、 単結晶からなる半導体層を、前記第１の半導体層として
    用いる半導体積層体の製造方法。
  7. 【請求項７】 請求項１乃至６のいずれか一項に記載の
    半導体積層体の製造方法において、 非晶質領域を有するように形成された半導体層を、前記
    第２の半導体層として用いる半導体積層体の製造方法。
  8. 【請求項８】 請求項１乃至７のいずれか一項に記載の
    半導体積層体の製造方法において、 前記第１の半導体層の光照射による溶融挙動とは異なる
    溶融挙動を示す半導体層を、前記第２の半導体層として
    用いる半導体積層体の製造方法。
  9. 【請求項９】 請求項１乃至８のいずれか一項に記載の
    半導体積層体の製造方法において、 前記第１の半導体層の最低溶融温度より低い最低溶融温
    度を有する半導体層を、前記第２の半導体層として用い
    る半導体積層体の製造方法。
  10. 【請求項１０】 請求項１乃至９のいずれか一項に記載
    の半導体積層体の製造方法において、 前記第１の半導体層の溶融に要する光エネルギーより低
    い光エネルギーで溶融する半導体層を、前記第２の半導
    体層として用いる半導体積層体の製造方法。
  11. 【請求項１１】 請求項１乃至１０のいずれか一項に記
    載の半導体積層体の製造方法において、 前記第１の半導体層の組成とは異なる組成を有する半導
    体層を、前記第２の半導体層として用いる半導体積層体
    の製造方法。
  12. 【請求項１２】 請求項１乃至１１のいずれか一項に記
    載の半導体積層体の製造方法において、 シリコン、ゲルマニウム、及びシリコンとゲルマニウム
    とを含む複合材料のうちから選ばれる２つの材料を、前
    記第１の半導体層及び前記第２の半導体層の材料として
    用いる半導体積層体の製造方法。
  13. 【請求項１３】 請求項１乃至１２のいずれか一項に記
    載の半導体積層体の製造方法において、 １００ｎｍ以下の膜厚を有する半導体層を前記第２の半
    導体層として用いる半導体積層体の製造方法。
  14. 【請求項１４】 請求項１乃至１３のいずれか一項に記
    載の半導体積層体の製造方法において、 ５００ｎｓ以下の光のパルス幅を有する光を前記光照射
    に用いる半導体積層体の製造方法。
  15. 【請求項１５】 請求項１乃至１４のいずれか一項に記
    載の半導体積層体の製造方法において、 波長が６００ｎｍ以下である光を前記光照射に用いる半
    導体積層体の製造方法。
  16. 【請求項１６】 請求項１乃至１５のいずれか一項に記
    載の半導体積層体の製造方法により製造される半導体積
    層体を用いて製造される半導体素子。
  17. 【請求項１７】 請求項３または４に記載の半導体積層
    体の製造方法により製造される半導体積層体において、 前記第２の半導体層のうち少なくとも結晶化領域が半導
    体素子の能動領域として用られる半導体素子。
  18. 【請求項１８】 請求項１７に記載の半導体素子におい
    て、 シリコンとゲルマニウムとを含む複合半導体材料からな
    る半導体層上に形成されたシリコン層に対する光照射に
    より形成された結晶化領域が前記半導体素子の能動領域
    として用いられる半導体素子。
  19. 【請求項１９】 請求項１８に記載の半導体素子におい
    て、 前記結晶化領域の物質構造がシリコン結晶固有の物質構
    造とは異なっている半導体素子。
  20. 【請求項２０】 請求項１６乃至１８のいずれか一項に
    記載の半導体素子において、 前記半導体素子が電界効果型トランジスタである半導体
    素子。
  21. 【請求項２１】 第１の物質層の上に形成された第２の
    物質層に対する光照射により前記第２の物質層の構造変
    化を誘起する工程を備える積層体の製造方法。
  22. 【請求項２２】 請求項２１に記載の積層体の製造方法
    において、 前記第１の物質層の影響を受けるように、前記構造変化
    をさせる積層体の製造方法。
  23. 【請求項２３】 基板上に、第１の半導体、または、該
    第１および第２の半導体を含む第１の半導体層を形成す
    る工程と、 該第１の半導体層上に該第２の半導体からなる第２の半
    導体層を形成する工程と、 該第１の半導体層および該第２の半導体層からなる積層
    体に光照射を行い、構造変化を誘起する工程と、を備え
    る半導体積層体の製造方法。
  24. 【請求項２４】 請求項２３に記載の半導体積層体の製
    造方法において、前記第１の半導体はゲルマニウムであ
    る半導体積層体の製造方法。
  25. 【請求項２５】 請求項２３または２４のいずれかに記
    載の半導体積層体の製造方法において、 前記第２の半導体はシリコンである半導体積層体の製造
    方法。
  26. 【請求項２６】 請求項２３乃至２５のいずれか一項に
    記載の半導体積層体の製造方法において、 前記第１の半導体層の形成と前記第２の半導体層の形成
    とを真空中で連続して行う半導体積層体の製造方法。
  27. 【請求項２７】 請求項２３乃至２６のいずれか一項に
    記載の半導体積層体の製造方法において、 前記第１の半導体層は結晶性領域を含む半導体積層体の
    製造方法。
  28. 【請求項２８】 請求項２３乃至２７のいずれか一項に
    記載の半導体積層体の製造方法において、 前記第１の半導体層は光照射による結晶化により形成さ
    れたものである半導体積層体の製造方法。
  29. 【請求項２９】 請求項２８に記載の半導体積層体の製
    造方法において、 前記第１の半導体層は複数回の光照射による結晶化によ
    り形成されたものである半導体積層体の製造方法。
  30. 【請求項３０】 請求項２８または２９のいずれかに記
    載の半導体積層体の製造方法において、 前記第１の半導体層への光照射は真空中で行われる半導
    体積層体の製造方法。
  31. 【請求項３１】 請求項２３乃至３０のいずれか一項に
    記載の半導体積層体の製造方法において、 前記積層体への光照射は少なくとも前記第２の半導体層
    を完全溶融させるエネルギー密度以上の強度により行わ
    れる半導体積層体の製造方法。
  32. 【請求項３２】 請求項２３乃至３１のいずれか一項に
    記載の半導体積層体の製造方法において、 前記第２の半導体層の膜厚は５０ｎｍ以下である薄膜半
    導体の製造方法。
  33. 【請求項３３】 請求項２３乃至３２のいずれか一項に
    記載の半導体積層体の製造方法において、 前記光照射はパルス幅が５００ｎｓ以下のパルスレーザ
    ーを用いて行う半導体積層体の製造方法。
  34. 【請求項３４】 請求項２３乃至３３のいずれか一項に
    記載の半導体積層体の製造方法において、 前記光照射は波長が６００ｎｍ以下のパルスレーザーを
    用いて行う半導体積層体の製造方法。
  35. 【請求項３５】 請求項２３乃至３４のいずれか一項に
    記載の半導体積層体の製造方法により製造された半導体
    素子。
  36. 【請求項３６】 請求項１６乃至２０または請求項３５
    のいずれか一項に記載の半導体素子を備える電子機器。
JP2001376993A 2000-12-11 2001-12-11 半導体素子の製造方法 Expired - Fee Related JP4511092B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/011,292 US20020090772A1 (en) 2000-12-11 2001-12-11 Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
JP2001376993A JP4511092B2 (ja) 2000-12-11 2001-12-11 半導体素子の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000-376293 2000-12-11
JP2000376293 2000-12-11
JP2001-32513 2001-02-08
JP2001032513 2001-02-08
JP2001376993A JP4511092B2 (ja) 2000-12-11 2001-12-11 半導体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2002313721A true JP2002313721A (ja) 2002-10-25
JP2002313721A5 JP2002313721A5 (ja) 2005-07-14
JP4511092B2 JP4511092B2 (ja) 2010-07-28

Family

ID=27345407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001376993A Expired - Fee Related JP4511092B2 (ja) 2000-12-11 2001-12-11 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US20020090772A1 (ja)
JP (1) JP4511092B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012504857A (ja) * 2008-10-01 2012-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体ボディの能動領域の転位を除去する方法及びシステム
WO2014192870A1 (ja) * 2013-05-31 2014-12-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR20190015262A (ko) * 2016-05-31 2019-02-13 레이저 시스템즈 앤드 솔루션즈 오브 유럽 디이프 접합 전자 소자 및 그의 제조 공정

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096877B2 (ja) * 2003-02-07 2008-06-04 松下電器産業株式会社 情報読み取り素子及びそれを用いた情報読み取り装置
US20050195318A1 (en) * 2003-02-07 2005-09-08 Takahiro Komatsu Organic information reading unit and information reading device using the same
US20040262683A1 (en) * 2003-06-27 2004-12-30 Bohr Mark T. PMOS transistor strain optimization with raised junction regions
JP2005032793A (ja) * 2003-07-08 2005-02-03 Matsushita Electric Ind Co Ltd 有機光電変換素子
JP2005032852A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 有機光電変換素子
US7045836B2 (en) * 2003-07-31 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
US7495267B2 (en) * 2003-09-08 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a strained region and a method of fabricating same
WO2005096403A2 (en) * 2004-03-31 2005-10-13 Matsushita Electric Industrial Co., Ltd. Organic photoelectric conversion element utilizing an inorganic buffer layer placed between an electrode and the active material
US7202145B2 (en) * 2004-06-03 2007-04-10 Taiwan Semiconductor Manufacturing Company Strained Si formed by anneal
WO2006034672A2 (de) * 2004-09-30 2006-04-06 Forschungszentrun Rossendorf E.V. Verfahren zur behandlung von halbleitersubstraten, die mittels intensiven lichtimpulsen ausgeheilt werden
DE102005036669A1 (de) * 2005-08-04 2007-02-08 Forschungszentrum Rossendorf E.V. Verfahren zur Behandlung von Halbleitersubstratoberflächen, die mittels intensiven Lichtimpulsen kurzzeitig aufgeschmolzen werden
WO2012079113A1 (en) * 2010-12-15 2012-06-21 Newsouth Innovations Pty Limited A method of forming a germanium layer on a silicon substrate and a photovoltaic device including a germanium layer
JP6486735B2 (ja) * 2015-03-17 2019-03-20 東芝メモリ株式会社 半導体製造方法および半導体製造装置
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868614A (en) * 1981-02-09 1989-09-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting semiconductor device matrix with non-single-crystalline semiconductor
JPH0656887B2 (ja) * 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
US4914053A (en) * 1987-09-08 1990-04-03 Texas Instruments Incorporated Heteroepitaxial selective-area growth through insulator windows
US5063166A (en) * 1988-04-29 1991-11-05 Sri International Method of forming a low dislocation density semiconductor device
US4962051A (en) * 1988-11-18 1990-10-09 Motorola, Inc. Method of forming a defect-free semiconductor layer on insulator
JPH0828520B2 (ja) * 1991-02-22 1996-03-21 株式会社半導体エネルギー研究所 薄膜半導体装置およびその製法
TW211621B (ja) * 1991-07-31 1993-08-21 Canon Kk
JP3250673B2 (ja) * 1992-01-31 2002-01-28 キヤノン株式会社 半導体素子基体とその作製方法
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
JP2775563B2 (ja) * 1992-03-23 1998-07-16 三菱電機株式会社 半導体装置およびその製造方法
US5399231A (en) * 1993-10-18 1995-03-21 Regents Of The University Of California Method of forming crystalline silicon devices on glass
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US5686744A (en) * 1996-06-17 1997-11-11 Northern Telecom Limited Complementary modulation-doped field-effect transistors
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
EP0838858B1 (de) * 1996-09-27 2002-05-15 Infineon Technologies AG Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
US6329270B1 (en) * 1997-03-07 2001-12-11 Sharp Laboratories Of America, Inc. Laser annealed microcrystalline film and method for same
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
FR2773177B1 (fr) * 1997-12-29 2000-03-17 France Telecom Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus
US6492694B2 (en) * 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6331476B1 (en) * 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
JP3403076B2 (ja) * 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
US6475815B1 (en) * 1998-12-09 2002-11-05 Matsushita Electric Industrial Co., Ltd. Method of measuring temperature, method of taking samples for temperature measurement and method for fabricating semiconductor device
US6369438B1 (en) * 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US6461945B1 (en) * 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6403981B1 (en) * 2000-08-07 2002-06-11 Advanced Micro Devices, Inc. Double gate transistor having a silicon/germanium channel region
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
US7112844B2 (en) * 2001-04-19 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012504857A (ja) * 2008-10-01 2012-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体ボディの能動領域の転位を除去する方法及びシステム
US8865571B2 (en) 2008-10-01 2014-10-21 International Business Machines Corporation Dislocation engineering using a scanned laser
US8865572B2 (en) 2008-10-01 2014-10-21 International Business Machines Corporation Dislocation engineering using a scanned laser
KR101475992B1 (ko) * 2008-10-01 2014-12-30 인터내셔널 비지네스 머신즈 코포레이션 반도체 바디의 활성 영역의 전위를 제거하는 방법 및 시스템
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2014192870A1 (ja) * 2013-05-31 2014-12-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
JPWO2014192870A1 (ja) * 2013-05-31 2017-02-23 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および基板処理方法
KR20190015262A (ko) * 2016-05-31 2019-02-13 레이저 시스템즈 앤드 솔루션즈 오브 유럽 디이프 접합 전자 소자 및 그의 제조 공정
JP2019523986A (ja) * 2016-05-31 2019-08-29 レーザー システムズ アンド ソリューションズ オブ ヨーロッパ 深い接合の電子装置及びその製造方法
KR102478873B1 (ko) 2016-05-31 2022-12-19 레이저 시스템즈 앤드 솔루션즈 오브 유럽 디이프 접합 전자 소자 및 그의 제조 공정

Also Published As

Publication number Publication date
US20020090772A1 (en) 2002-07-11
JP4511092B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4511092B2 (ja) 半導体素子の製造方法
JP4323724B2 (ja) 半導体装置の製造方法
KR100306527B1 (ko) 박막반도체장치의제조방법,박막반도체장치
TW579602B (en) Semiconductor device and method for manufacturing same
JP2002246310A (ja) 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
JP2917392B2 (ja) 半導体装置の製造方法
JP4258476B2 (ja) 薄膜半導体装置の製造方法
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
JP4290349B2 (ja) 半導体装置の製造方法
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2004134577A (ja) 半導体薄膜の製造方法、薄膜トランジスタ、半導体装置、薄膜太陽電池、複合半導体装置の製造方法、電気光学装置及び電子機器
JP2003197526A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器
JP2000269133A (ja) 薄膜半導体装置の製造方法
JP2917388B2 (ja) 半導体装置の製造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4123410B2 (ja) 半導体素子の製造方法
JP2003174036A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2003100637A (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
JP2006324564A (ja) 半導体装置の製造方法
JP2005167280A (ja) 半導体装置、アクティブマトリクス基板、及び電子機器
JP2003100638A (ja) 半導体薄膜及び薄膜トランジスタの製造方法、電気光学装置及び電子機器
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070313

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees