JP2003174036A

JP2003174036A - 薄膜トランジスタの製造方法及び薄膜トランジスタ

Info

Publication number: JP2003174036A
Application number: JP2001374019A
Authority: JP
Inventors: Daisuke Abe; 大介安部
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-12-07
Filing date: 2001-12-07
Publication date: 2003-06-20

Abstract

(57)【要約】【課題】低温プロセスによってゲート絶縁膜のバルク
の特性と界面の特性を両立させ得る半導体装置の製造方
法を提供する。【解決手段】薄膜トランジスタの製造方法において、
基板に半導体膜を形成する過程（図１（ｂ））と、半導
体膜をテーパを付けてパターニングする過程（図１
（ｅ））と、半導体膜上に少なくともＴＥＯＳ及び酸素
を原材料とする酸化シリコンを平行平板プラズマ法にて
堆積してゲート絶縁膜を形成する過程（図１（ｆ））
と、ゲート絶縁膜上に該ゲート絶縁膜中に浸透したガス
の分解を促す活性金属膜を形成する過程（図１（ｇ））
と、ゲート絶縁膜に低温熱処理を行う過程（図１
（ｇ））と、を含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、液晶表示装置や有機ＥＬ表示装置（電気
光学装置）などの低温プロセスによって製造されること
が望まれる装置に用いて好適な薄膜トランジスタ（ＴＦ
Ｔ）の高品質なゲート絶縁膜の形成方法に関する。

【０００２】

【従来の技術】液晶表示装置や有機ＥＬ表示装置などの
電気光学装置の基板に、ガラスや樹脂等の比較的に大型
の透明基板を用いることが検討されている。これ等の基
板は耐熱温度が相対的に低い。このため、この基板に集
積されるＴＦＴトランジスタなどの半導体装置や各種の
デバイスを低温プロセスによって製造する技術の開発が
なされている。また、有機ＥＬ表示素子は電流駆動によ
って動作するため、より駆動性能の良いＴＦＴトランジ
スタが必要であり、低温ポリシリコンＴＦＴトランジス
タの製造技術が重要である。

【０００３】低温ポリシリコンＴＦＴの製造には、ＭＯ
Ｓトランジスタのゲート絶縁膜を形成する工程が不可欠
である。ゲート絶縁膜の良否がトランジスタ性能に大き
な影響を与える。ゲート絶縁膜の形成には、ＥＣＲ−Ｐ
ＥＣＶＤ法（ＥＣＲプラズマ化学気相堆積法）、平行平
板型ＲＦプラズマＣＶＤ法が使用される。ＥＣＲ−ＰＥ
ＣＶＤ法を使用すると、ゲート絶縁膜を堆積後に熱処理
を加えることによってＭＯＳ界面の特性を熱酸化膜並に
向上させることができる。また、平行平板型ＲＦプラズ
マＣＶＤを用いた場合、ゲート絶縁膜のバルクの特性は
良好である。

【０００４】

【発明が解決しようとする課題】しかしながら、ＥＣＲ
−ＰＥＣＶＤ法を使用して形成したゲート絶縁膜には、
フラットバンド電圧のシフトが大きい、絶縁耐圧が低い
等の、好ましくない傾向もあり、バルク特性の更なる改
善が望まれる。一方、平行平板型ＲＦプラズマＣＶＤを
使用して形成したゲート絶縁膜は、ＭＯＳ界面に多くの
欠陥を含んでいる。いずれの方法によっても、ゲート絶
縁膜のバルクの特性とＭＯＳ界面の特性の両方が共に良
好であるゲート絶縁膜を得ることは難しい。

【０００５】よって、本発明は、低温プロセスによって
ゲート絶縁膜のバルクの特性と界面の特性を両立させ得
る半導体装置の製造方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するため
本発明の薄膜トランジスタの製造方法は、薄膜トランジ
スタの製造方法において、基板に半導体膜を形成する半
導体膜形成過程と、上記半導体膜の端部がテーパ面とな
るようにパターニングを行って、トランジスタ領域を画
定する素子分離過程と、パターニングされた前記半導体
膜上に少なくともＴＥＯＳ（テトラエトキシシラン）及
び酸素を原材料とする酸化シリコンを平行平板プラズマ
法にて堆積してゲート絶縁膜を形成するゲート絶縁膜形
成過程と、上記ゲート絶縁膜上に該ゲート絶縁膜中に浸
透したガスの分解又はゲート絶縁膜の再結晶化を促す活
性金属膜を形成する金属膜形成過程と、上記ゲート絶縁
膜に低温熱処理を行う熱処理過程と、を含む。

【０００７】かかる構成とすることによって、ゲート絶
縁膜を堆積した後に活性金属膜を堆積して熱処理を行う
ことによって、ゲート絶縁膜と半導体膜との界面（ＭＯ
Ｓ界面）の欠陥密度の低減、ゲート絶縁膜の電荷密度の
低減、絶縁耐圧の高耐圧化等を実現可能となり、高品質
なゲート絶縁膜を有するトランジスタを低温プロセスで
製造することが可能となる。また、半導体膜端部の傾斜
形状によってゲート絶縁膜が半導体膜端部でも均一な膜
厚に堆積され、この上に堆積される活性金属膜が、ゲー
ト絶縁膜の薄くなった部分やボイドができた部分を通っ
て半導体膜に入り込むことを防止することが可能とな
る。それにより、活性金属と半導体膜との合金化（半導
体膜の浸食）やピットの形成を回避可能となる。

【０００８】好ましくは、上記半導体膜の端部のテーパ
面は、上記基板に対して８０度以下の傾斜となるように
形成される。それにより、良好なステップ・カバレッジ
を得る。

【０００９】好ましくは、上記半導体膜のパターニング
は、上記半導体膜の端部にテーパ面を形成する、ケミカ
ルドライエッチングやウェットエッチング等の等方性エ
ッチング過程を含む。適当なエッチング条件を設定する
ことによって半導体膜端部が斜めに形成される。例え
ば、ケミカルドライエッチングは、４フッ化炭素Ｃ
Ｆ_４、酸素ガスＯ_２を含む混合ガスを使用するリモート
プラズマ方式を採用することが可能である。例えば、ウ
ェットエッチングは、フッ化水素（ＨＦ）と硝酸（ＨＮ
Ｏ_３）との混合溶液、又は、フッ化水素（ＨＦ）、硝酸
（ＨＮＯ_３）及び酢酸（ＣＨ_３ＣＯＯＨ）の混合溶液を
含む。

【００１０】好ましくは、端部が傾斜したマスクを使用
して異方性エッチングを行うことで上記半導体膜のの端
部にテーパ面を形成する。例えば、端部を傾斜したマス
クは、パターニングされたフォトレジスト膜をリフロー
することによって得ることが可能である。また、フォト
レジストにパターン露光を行う際のデフォーカス、中間
階調のマスクの採用などによっても端部を傾斜したマス
クを得ることが可能である。

【００１１】好ましくは、上記活性金属膜をパターニン
グして前記トランジスタのゲート配線膜として利用す
る。それにより、用済みの活性金属膜をゲート配線とし
て活用する。

【００１２】好ましくは、更に、上記活性金属膜を除去
し、上記ゲート絶縁膜上に上記トランジスタのゲートと
なるべき配線膜を堆積する過程を含む。それにより、よ
り適切なゲート絶縁膜を形成し、より適切なゲート配線
膜を使用することが可能となる。

【００１３】好ましくは、上記ゲート絶縁膜への低温熱
処理は３００℃以上であって、かつ上記半導体膜又は上
記基板に影響を与えない温度の範囲内で行われる。それ
により、低温プロセスでトランジスタの製作が可能とな
る。樹脂基板などの使用も可能となる。

【００１４】好ましくは、上記ゲート絶縁膜を堆積する
過程を、上記基板の温度が５００℃を越えないようにし
て行う。それにより、基板の軟化を防止する。樹脂基板
などの使用も可能となる。

【００１５】好ましくは、上記活性金属は、上記熱処理
を行う過程において上記ゲート絶縁膜中の酸素ガス（Ｏ
_２）及び水蒸気ガス（Ｈ_２Ｏ）の分解を促す。例えば、
活性金属は、アルミニウム、マグネシウム等を含む。そ
れにより、酸化シリコン膜中の欠陥を減少する。また、
ＭＯＳ界面の未結合端が活性金属による酸素ガス
（Ｏ _２）または水蒸気ガス（Ｈ_２Ｏ）の分解によって生
成したイオンやラジカルなどで終端されるので欠陥が減
少する。

【００１６】好ましくは、上記半導体薄膜トランジスタ
は低温プロセスによって製造される。それにより、高温
に弱い要素を含む半導体装置を製造することが可能とな
る。

【００１７】好ましくは、上記半導体膜の形成後、該半
導体膜をレーザ照射によって結晶化させる過程を更に含
む。それにより、他の膜へ温度の影響を及ぼすことな
く、堆積した半導体膜の結晶化を行うことが可能とな
る。

【００１８】また、本発明の薄膜トランジスタは、基板
上にトランジスタ領域としてパターニングされた半導体
膜と、上記半導体膜上に形成されるゲート絶縁膜と、上
記ゲート絶縁膜上に形成されたゲート電極と、上記半導
体膜に接続されるソース電極及びドレイン電極と、を備
える薄膜トランジスタにおいて、上記半導体膜は該領域
の端部にテーパ面を有し、上記ゲート絶縁膜はゲート絶
縁膜中に浸透したガスの分解又は該絶縁膜の再結晶化を
促す活性金属膜を該ゲート絶縁膜上に形成した状態で低
温熱処理を受けている。

【００１９】かかる構成とすることによって、半導体膜
端部の傾斜によって上にゲート絶縁膜が半導体膜端部で
も均一な膜厚に形成されてステップ・カバレッジが向上
する。それにより、半導体膜端部でのゲート絶縁膜のス
テップ・カバレッジの不良によって、ゲート絶縁膜上に
堆積された活性金属膜が、薄くなったり、ボイドができ
たゲート絶縁膜を通って半導体膜に入り込むのを防止す
ることが可能となる。また、ＭＯＳ界面の欠陥密度の低
減、ゲート絶縁膜の電荷密度の低減、絶縁耐圧の高耐圧
化等を実現可能となり、高品質なゲート絶縁膜を有する
トランジスタを低温プロセスで製造することが可能とな
る。

【００２０】好ましくは、上記ゲート絶縁膜は少なくと
もテトラエトキシシラン（ＴＥＯＳ）及び酸素を原材料
とする酸化シリコンを平行平板プラズマ法にて成膜して
なる。それにより、絶縁性の高い、結晶欠陥の少ない絶
縁膜を形成することが可能となる。

【００２１】また、本発明の薄膜トランジスタは、液晶
表示装置や有機ＥＬ表示装置などの電気光学装置に使用
して好適である。

【００２２】また、本発明の表示装置は、上述した薄膜
トランジスタを含むことを特徴とする。

【００２３】また、本発明の携帯電話装置、デジタルカ
メラ、情報処理装置は上述した表示装置を含む。低温プ
ロセスでも特性の良いトランジスタを用いることによっ
てこれ等電子機器の特性の改善が可能となる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２５】本発明の実施の形態では、以下に詳述する
ように、ＴＦＴトランジスタのゲート絶縁膜を堆積した
後に、このゲート絶縁膜中に浸透したガスの分解又はゲ
ート絶縁膜の再結晶化を促す活性金属膜を被着し、この
活性金属膜を被着した状態で熱処理を施すことによっ
て、ゲート絶縁膜中の結晶欠陥を減らし、結晶性を改善
している。ゲート絶縁膜としては、例えば、テトラエト
キシシランを原料とする酸化シリコン膜をＣＶＤ法によ
って堆積すると、より良い特性のＭＯＳ絶縁膜を得るこ
とができる。

【００２６】上記活性金属膜としてアルミニウムなどが
使用可能であるが、半導体膜を覆うゲート絶縁膜のカバ
レッジが悪いと、ゲート絶縁膜上に堆積された活性金属
膜としてのアルミニウムがゲート絶縁膜を突き抜けて半
導体膜内に侵入し、合金化（シリサイド）してトランジ
スタとしての機能を低下させる。

【００２７】すなわち、図９に示すように、基板１１に
保護膜１２を形成し、この上に半導体膜１３を堆積し
て、トランジスタ領域に対応してパターニング（素子分
離）し、ゲート絶縁膜１５を堆積し、活性化金属として
アルミニウム１６を堆積し、この後に熱処理を加え、ゲ
ート絶縁膜１５を再結晶化する。この方法では、ゲート
絶縁膜１５を基板１１上の凹凸部分においても均一に堆
積することが重要である。特に、半導体層１３を素子分
離のためにエッチングした端部の角などでは、絶縁膜１
５が薄くなったり、絶縁膜１５による半導体膜１３の被
覆（ステップ・カバレッジ）が完全でなくなったりし易
い。このために、被覆が不完全な部分からアルミニウム
１６が半導体層１３にまで侵入し、シリコンとの合金１
３ａを形成したり、いわゆるピットを形成するなどし
て、半導体膜１３にダメージを与えることが考えられ
る。

【００２８】そこで、本発明の実施の形態では、図１０
に示すように、半導体膜１３の端部をテーパ面（傾斜
面）に形成し、ゲート絶縁膜１５によるステップカバレ
ッジを特に改善するようにしている。それにより、活性
金属（アルミニウムなど）１６の半導体膜１３への侵入
が防止される。テーパ面の立ち上がり角度θは、好まし
くは、基板に対して８０度以下となるようにする。

【００２９】図１及び図２は、本発明の薄膜トランジス
タ（ＴＦＴ）の製造方法の実施例を説明する工程図であ
る。

【００３０】（半導体薄膜の形成）図１（ａ）に示すよ
うに、基板１１の上に下地保護膜１２を形成する。基板
１１としては、石英基板、ガラス基板、耐熱プラスチッ
ク等の透明な絶縁基板を使用可能である。下地保護膜１
２は、ガラス基板等の中に含まれるナトリウム等の可動
のイオンが半導体膜１３中に混入しないようにする。下
地保護膜２２は酸化シリコン膜（ＳｉＯ_ｘ：０＜ｘ≦
２）や窒化シリコン膜（Ｓｉ_３Ｎ_ｘ：０＜ｘ≦２）等の
絶縁性物質である。

【００３１】下地保護膜１２は、基板１１を純水やアル
コールなどの有機溶剤、硫酸、硝酸などの酸で洗浄した
後、基板１１上に常圧気層成長法（ＡＰＣＶＤ法）、低
圧化学気層堆積法（ＬＰＣＶＤ法）、プラズマ化学気相
堆積法（ＰＥＣＶＤ法）等のＣＶＤ法あるいはスパッタ
法などによって形成する。下地保護膜１２として酸化シ
リコン膜を使用する場合、ＡＰＣＶＤ法では基板温度を
２５０℃程度から４５０℃程度とし、モノシラン（Ｓｉ
Ｈ_４）や酸素を原料として形成することができる。ＰＥ
ＣＶＤ法やスパッタ法では基板温度は室温から４００℃
程度である。下地保護膜１２の膜厚は基板からの不純物
元素の拡散と混入を防ぐのに十分な膜厚とする。例え
ば、１００ｎｍ程度以上である。ロット間や基板間のば
らつきを考慮すると、２００ｎｍ程度以上が好ましく、
３００ｎｍ程度あれば保護膜としての機能を十分に果た
し得る。下地保護膜（絶縁膜）１２があまりにも厚くな
ると膜のストレスに起因するクラックが生じ易くなる。
この点からすれば、最大膜厚は２μｍ程度が好ましい
が、生産性を重視した場合、下地保護膜の膜厚は１μｍ
程度が好ましい。

【００３２】次に、図１（ｂ）に示すように、下地保護
膜１２の上に半導体膜１３を形成する。上述した下地保
護膜１２は必須のものではないが、半導体薄膜トランジ
スタをガラス基板上に作製する場合、半導体膜１３への
不純物制御が重要であるため、ガラス基板１１中のナト
リウムなどの可動イオンが半導体膜１３中に混入しない
ように下地保護膜１２を形成した後に半導体膜１３を堆
積することが好ましい。

【００３３】半導体膜１３として、シリコン（Ｓｉ）、
ゲルマニウム（Ｇｅ）等の４族の単体の半導体膜の他
に、シリコン・ゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ：０＜
ｘ＜１）やシリコン・カーバイド（Ｓｉ_ｘＣ_１−ｘ：０
＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅ_ｘＣ
_１−ｘ：０＜ｘ＜１）等の４族の元素複合体の半導体
膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチ
モン（ＩｎＳｂ）等の３族元素と５族元素との複合化合
物半導体膜、又は、カドミウム・セレン（ＣｄＳｅ）等
の２族元素と６族元素との複合体化合物半導体膜等があ
る。

【００３４】また、シリコン・ゲルマニウム・ガリウム
・ヒ素（Ｓｉ_ｘＧｅ_ｙＧａ_ｚＡｓ_ｚ：ｘ＋ｙ＋ｚ＝１）
等のように更に複合化合物半導体膜やこれ等の半導体膜
にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等の
ドナー元素を添加したＮ型半導体膜、あるいはホウ素、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム
（Ｉｎ）等のアクセプタ元素を添加したＰ型半導体膜に
対しても適用可能である。

【００３５】これ等半導体膜１３は、ＡＰＣＶＤ法、Ｌ
ＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパ
ッタ法や蒸着法などのＰＶＤ法で形成する。

【００３６】半導体膜１３としてシリコン膜を用いる場
合、ＬＰＣＶＤ法では、基板温度を４００℃程度から７
００℃程度としてジシラン（Ｓｉ_２Ｈ_６）等を原料とし
てシリコンを堆積する。ＰＥＣＶＤ法ではモノシラン
（ＳｉＨ_４）等を原料として基板温度が１００℃程度か
ら５００℃程度でシリコンを堆積可能である。

【００３７】スパッタ法を用いるときには、基板温度は
室温から４００℃程度である。このように、堆積した半
導体膜１３の初期状態は非晶質や混晶質、微結晶質、あ
るいは多結晶質など様々な状態があるが、初期状態はい
ずれの状態であっても良い。半導体膜１３の膜厚は、そ
れを半導体薄膜トランジスタに用いるときには２０ｎｍ
から１００ｎｍ程度が適当である。

【００３８】（半導体薄膜の結晶化）次に、堆積した半
導体膜１３の結晶化を行う。ここで、「結晶化」という
言葉は、非晶質の半導体膜に対して熱エネルギを与え、
多結晶あるいは単結晶の半導体膜に変質させること、更
に、微結晶膜や多結晶膜の半導体膜に対して熱エネルギ
を与えて、結晶膜の膜質の改善や溶融固化による再結晶
化を行うことについても用いられる。本説明では、非晶
質の結晶化のみならず、多結晶質や微結晶質の結晶化を
も含めて総て結晶化と称する。

【００３９】半導体膜１３の結晶化の工程は、いわゆる
レーザ照射による方法や固相成長による方法によって実
現することができるが、これに限定されない。

【００４０】一例として、ポリシリコンＴＦＴ製造方法
のうち低温プロセスで行えるレーザ照射による結晶化方
法について説明する。

【００４１】半導体膜１３が形成された基板を図示しな
いレーザ照射チャンバにセットする。レーザ照射チャン
バは一部分が石英の窓によってできており、真空中若し
くは非酸化性ガスによってチャンバ内の雰囲気を置換し
た後にこの石英窓からレーザ光を照射する。このレーザ
光は半導体膜１３の膜表面で強く吸収され、下地絶縁膜
１２や基板１１に殆ど吸収されないことが望ましい。こ
のレーザ光として紫外線域あるいはその近傍の波長を持
つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレー
ザ高調波等が好ましい。また、半導体膜１３を高温に加
熱すると同時に基板１１へのダメージを防ぐためには大
出力で極短時間のパルス発振であることが必要となる。
上記レーザ光の中でも、特に、キセノン・クロライド
（ＸｅＣｌ）レーザ（波長３０８ｎｍ）やクリプトンフ
ロライド（ＫｒＦ）レーザ（波長２４８ｎｍ）等のエキ
シマレーザが最も適している。

【００４２】これ等のレーザ光の照射方法について説明
する。レーザパルスの強度半値幅は１０ｎｓ程度から５
００ｎｓ程度の極短時間である。レーザ照射は基板１１
を室温（２５℃）程度から４００℃の間で行う。レーザ
照射の一回の照射面積は対角５ｍｍ□程度から６０ｍｍ
□程度の正方形状又は長方形状である。

【００４３】例えば、一回のレーザ照射で８ｍｍ□程度
の正方形の面積が結晶化できるビームを用いた場合につ
いて説明する。一箇所に一発のレーザ照射を行った後、
基板とレーザとの位置を相対的に水平方向に僅かにずら
す。この後、再び一発のレーザ照射を行う。このショッ
トアンドスキャンを連続的に繰り返すことによって大面
積の基板にも対応できる。より具体的には、各照射毎に
照射領域を１％程度から９９％程度ずらしてショットを
繰り返す。

【００４４】最初に水平方向（Ｘ方向）に走査した後、
次に、垂直方向（Ｙ方向）に適当な量だけずらし、再
び、水平方向に所定量ずらしつつショットアンドスキャ
ンを連続的に行う。以後、これを繰り返して基板全面に
第１回のレーザ照射を行う。

【００４５】この第１回目のレーザ照射エネルギ密度は
キセノン・クロライドレーザの場合、５０ｍＪ／ｃｍ^２
程度から６００ｍＪ／ｃｍ^２程度の間が好ましい。第１
回目のレーザ照射が終了した後、必要に応じて第２回目
のレーザ照射を全面に施す。

【００４６】第２回目のレーザ照射を行う場合、そのエ
ネルギ密度は第１回目よりも高い値が好ましく、１００
ｍＪ／ｃｍ^２程度から１０００ｍＪ／ｃｍ^２程度の間と
しても良い。走査方法は第１回目のレーザ照射と同じで
正方向形状の照射領域をＹ方向とＸ方向に適当量ずらせ
て走査する。

【００４７】更に、必要に応じてエネルギ密度をより高
くした第３回目或いは第４回目のレーザ照射を行うこと
も可能である。こうした多段階レーザ照射法を用いると
レーザ照射領域端部に起因するばらつきを完全に消失さ
せることが可能になる。

【００４８】多段階レーザ照射の各回目の照射に限らず
通常の一段階照射でも、レーザ照射は総て半導体膜１３
が完全溶融するエネルギ密度より５％程度低いエネルギ
で行う。シリコン膜を一旦完全溶融させてしまうと、液
体シリコン膜が過冷却状態に陥り、結果として高い密度
の結晶核発生が起こる。

【００４９】このような現象により形成されるｐｏｌｙ
−Ｓｉ膜は極めて小さな結晶粒が高密度で存在する、い
わゆる微結晶という形態になる。このようなｐｏｌｙ−
Ｓｉ膜は結晶粒界が多いため膜中欠陥(主にはダングリ
ングボンド)が大量に存在し、ＴＦＴとしては使用に耐
えない膜となってしまう。

【００５０】以上は正方形状のレーザビームを用いたレ
ーザ結晶化法を述べたが、照射領域形状を幅１００μｍ
程度以上で長さが数１０ｃｍ以上のライン状とし、この
ライン状レーザ光を走査して結晶化を進めても良い。こ
の場合、各照射葎のビームの幅方向の重なりはビーム幅
の５％程度から９５％程度とする。ビーム幅が１００μ
ｍでビーム毎の重なり量が９０％で有れぱ、一回の照射
毎にビームは１０μｍ進むので同一点は１０回のレーザ
照射を受けることとなる。

【００５１】一般的に半導体膜を基板全体で均一に結晶
化させるには少なくとも５回程度以上のレーザ照射が望
ましいので、照射毎のビームの重なり量は８０％程度以
上が求められる。高い結晶性の多結晶膜を確実に得るに
は同一点が１０回程度から３０回程度の照射が行われる
様に重なり量を９０％程度から９７％程度へと調整する
のが好ましい。ラインビームを用いることによって1方
向のスキャニングで広い面積の結晶化ができるので、前
述の正方形ビームに比べてスループットを高められると
いうメリットが得られる。

【００５２】また、このように多数回の照射を繰り返す
ことによって、半導体膜中に注入された不純物の活性化
率も高めることができる。このときの最大照射ニネルギ
密度は前述の条件を踏襲する。

【００５３】(素子分離工程)次に、ＴＦＴの領域を画定
する素子分離を行う。素子分離技術としてはＬＯＣＯＳ
法、フィールドシールド法、ＳＴＩ法などを使用するこ
ともできるが、ここでは、ＴＦＴ製造工程で一般的なフ
ォトリソグラフィおよびエッチングにより素子分離を行
う方法について説明する。

【００５４】図１（ｃ）に示すように、フォトリソグラ
フィによりトランジスタの能動層となる領域部分だけが
残るように、フォトレジスト１４によるマスクパターン
を形成する。

【００５５】次に、図１（ｄ）に示すように、このレジ
スト１４をマスクとして半導体膜１３をエッチングす
る。この際、半導体膜１３の端部が傾斜したテーパ面と
なるようにエッチングを行う。例えば、ウェットエッチ
ングまたはドライエッチング等の等方性エッチングによ
りエッチングを行うことにより、半導体膜１３の端部を
斜めに形成する。例えば、ウェットエッチングは、フッ
化水素（ＨＦ）と硝酸（ＨＮＯ_３）との混合溶液を使用
することが可能である。ケミカルドライエッチングは、
４フッ化炭素ＣＦ_４、酸素ガスＯ_２を含む混合ガスを使
用するリモートプラズマ方式を採用することが可能であ
る。

【００５６】また、図１１に示すように、フォトレジス
トのマスク１４の端部をテーパ面とし、反応性イオンエ
ッチング（ＲＩＥ）等の異方性エッチングによって半導
体膜１３をエッチングすることとしても良い。この場合
には、マスクのテーパ面形状が半導体膜に転写されるよ
うに、半導体膜１３のエッチング速度とフォトレジスト
マスク１４のエッチング速度との速度比を考慮してマス
ク１４の膜厚やテーパ角度などが選定される。

【００５７】マスク１４の端部をテーパ面とする方法と
しては、フォトレジストのメルト（溶融）によってマス
ク１４の端部を傾斜させる手法や、フォトレジストへの
パターン露光の際にデフォーカスする手法、中間階調マ
スクを使用してフォトレジストへのパターン露光を行う
手法などを適宜に選択してマスク１４に適当なテーパ面
を形成する。テーパ面の傾斜角度θとしては、ステップ
・カバレッジ性の点から８０度以下となるようにするこ
とが好ましい。

【００５８】このようにして半導体膜１３にテーパ面を
形成した後、図1（ｅ）に示すように、フォトレジスト
（マスク）１４を剥離する。

【００５９】(ゲート絶縁膜形成)次に、図１（ｆ）に示
すように、半導体膜１３の形成後に、この上にＴＦＴの
ゲート絶縁層として絶縁膜１５を形成する。

【００６０】絶縁膜１５の形成方法としては基板１１上
に常圧化学気相堆積法(ＡＰＣＶＤ法〉や低圧化学気相
堆積法(ＬＰＣＶＤ法)、プラズマ化学気相堆積法(ＰＥ
ＣＶＤ法)等のＣＶＤ法或いはスパッタ法等により、絶
縁材料を堆積する。いずれの方法を用いても絶縁膜の形
成は可能である。

【００６１】本発明では、特に、ＴＥＯＳを用いた平行
平板型ＲＦプラズマＣＶＤを用いて酸化シリコン膜（Ｓ
ｉＯ_２）を絶縁膜１５として形成する。後述するよう
に、このプロセスと、この後の工程で行う金属層堆積及
び熱処理とを組み合わせることによって、ＭＯＳ界面の
改善を図ることができる。

【００６２】この場合、真空プラズマ室で使用するガス
はＴＥＯＳ（テトラエトキシシラン；Ｓｉ（ＯＣ
_２Ｈ_５)_４）、酸素ガスＯ_２であり、ヘリウムＨｅ、ア
ルゴンＡｒなどの希釈ガスを混入させても構わない。成
膜時の真空度は１００から２００Ｐａ程度とし、成膜時
の基板温度は３００℃から４００℃程度が望ましい。こ
のような条件で成膜することにより、高絶縁耐圧、低電
荷密度の高品質な酸化シリコン膜（ゲート絶縁膜）１５
を得ることが可能となる。

【００６３】(金属層堆積、熱処理)次に、図１（ｇ）に
示すように、ゲート絶縁膜１５上に活性金属膜１６を堆
積する。ここで、活性金属とは、ゲート絶縁膜（酸化シ
リコン膜）１５中のガス、例えば、水蒸気ガスＨ_２Ｏや
酸素ガスＯ_２が熱処理過程において分解することを促進
し、酸化シリコン膜中及びＭＯＳ界面における欠陥を減
らす機能を備える膜である。このような機能を備える膜
（結晶化促進膜）であれば金属膜である必要はない。

【００６４】なお、このような活性金属の機能は実験結
果からの推定であって、上述の原理（機能）と異なって
いても同様の結果（作用効果）をもたらす膜であれば、
本説明にいう活性金属に該当するものである。

【００６５】活性金属膜１６の堆積方法はスパッタ法、
蒸着法、ＣＶＤ法等、どのような方法を用いてもよい
が、金属を広い面積に堆積する方法としてはスパッタ法
が有効である。金属種はアルミニウムＡｌやマグネシウ
ムＭｇなどの比較的活性な金属を用いるのがよい。金や
白金のような化学的に安定な金属を堆積した場合より
も、後述のようにゲート絶縁膜１５の改善により顕著な
効果が認められる。

【００６６】なお、アルカリ金属のような酸化シリコン
膜１５中を移動していわゆる可動イオンとなるような金
属は絶縁膜としての膜質を劣化させる。そのままの使用
には不向きである。

【００６７】これ等の適当な金属膜１６を堆積した後３
００℃以上の温度で１０分以上熱処理を行う。熱処理時
の雰囲気はどのような雰囲気であっても構わない。この
熱処理を行うことにより、酸化シリコン膜１５の絶縁耐
圧、電荷密度の良好な特性を保ったまま、半導体膜１３
と酸化シリコン膜１５との界面の準位密度を低減させる
ことができる。後述するが、実験により、アルミニウム
Ａｌ堆積後、４００℃で１時間熱処理を行うことによっ
て、界面準位密度が３×１０^１０（ｃｍ^−２ｅ
Ｖ^−１）以下にまで低減することを確認した。この界面
準位密度は熱酸化膜の界面準位密度にも匹敵する極めて
低い値であり、良好な界面が形成されているといえる。

【００６８】この理由は、酸化シリコン膜１５中の酸素
Ｏ_２や水蒸気Ｈ_２Ｏが活性金属膜１６によって分解され
酸化シリコン膜１５中の（特に界面の）欠陥が減るこ
と、酸化シリコンの未結合端が水蒸気Ｈ_２Ｏなどの分解
によって生じた原子状水素、原子状酸素、水素イオン、
ヒドロキシイオン、酸素イオン等によって終端されるこ
とによるものと推定される。

【００６９】（活性金属膜除去）次に、図１（ｈ）に示
すように、エッチングによって活性金属膜１６を除去す
る。この後の工程との相性を考慮し、あるいは、よりゲ
ート配線膜として好ましい材料を使用したい場合に、前
工程の活性金属膜１６を全面エッチングにより除去す
る。別言すれば、最適な活性金属膜１６と最適なゲート
配線膜とが異なる材質の場合には、活性金属膜１６を除
去して、次に述べるゲート配線膜１７を再形成する。

【００７０】(ゲート配線形成)図２（ｉ）に示すよう
に、酸化シリコン膜（ゲート絶縁膜）１５の上にゲート
配線膜１７を形成する。このとき、前工程で使用した活
性金属層１６をそのままゲート配線膜１７の全部もしく
は一部として使用することもできる。

【００７１】また、新たにゲート配線膜１７を堆積して
もよい。ゲート配線膜１７の堆積はスパッタ法、ＣＶＤ
法、蒸着法など、適当な堆積方法を選択して、タンタ
ル、アルミニウムなどの適当な金属、ポリシリコンなど
を堆積することができる。

【００７２】図２（ｊ）に示すように、次に、ゲート配
線膜１７をパターニングしてゲート配線１７を形成す
る。このときのパターニングはフォトリソグラフィとエ
ッチングにより行う。

【００７３】(不純物注入、活性化工程)引き続いて半導
体膜１５に不純物イオン注入を行ってソース・ドレイン
領域を形成する。このとき、ゲート電極１７がイオン注
入のマスクとなっているので、チャンネルはゲート電極
下のみに形成される自己整合構造となる。不純物イオン
注入は質量非分離型イオン注入装置を用いて注入不純物
元素の水素化物と水素を注入するイオン・ドーピング法
と、質量分離型イオン注入装置を用いて所望の不純物元
素のみを注入するイオン打ち込み法の二種類が適応され
得る。イオン・ドーピング法の原料ガスとしては水素中
に希釈された濃度０．１％程度から１０％程度のホスフ
ィン(ＰＨ_３)やジボラン(Ｂ_２Ｈ_６)等の注入不純物元素
の水素化物を用いる。ゲート絶緑膜を安定に保つ為に
は、イオン・ドーピング法及びイオン打ち込み法のいず
れにおいても、イオン注入時の基板温度は３５０℃以下
であることが好ましい。ＣＭＯＳＴＦＴを作成するとき
はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ
又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法
にてそれぞれのイオン注入を行う。

【００７４】次に、不純物の活性化を行う。活性化の方
法としてはレーザ照射による方法や３００℃以上の炉で
加熱する（低温熱処理）方法、ランプによる高速熱処理
法などがあるが、適当な方法を選択することができる。

【００７５】(以降の工程)ここまでの工程で半導体膜１
３の素子分離が完了し、ゲート配線膜１６の形成も完了
している。

【００７６】次に、図２（ｋ）に示すように、基板１１
上にＣＶＤ法などによって酸化シリコンを堆積し、層間
絶縁膜１８を形成する。

【００７７】図２（ｌ）に示すように、層間絶縁膜１８
およびゲート絶縁膜１５のソース、ドレイン部分にコン
タクトホールを開孔し、アルミニウム等の金属をスパッ
タ法やＰＶＤ法等によって堆積して配線膜１９を形成す
る。

【００７８】次に、図２（ｍ）に示すように、配線膜１
９をパターニングし、ソース・ドレイン電極及び配線１
９を形成する。この上に、酸化シリコン、窒化シリコ
ン、ＰＳＧ等の保護膜２０を堆積することにより薄膜ト
ランジスタが完成する。

【００７９】なお、本実施の形態の説明では上記のよう
な工程順としたが、例えば、ゲート絶縁膜１５の形成後
に素子分離を行う、あるいは、ゲート配線膜１５の形成
前に、レジストマスクあるいはその他メタルマスクなど
を利用して不純物注入を行うなど、工程順を適宜に入れ
変えてもよい。

【００８０】また、結晶化直後あるいはゲート絶縁膜１
５の形成直後などにプラズマ処理などによって膜質を改
善する工程を含んでもよい。

【００８１】更に、ゲート絶緑膜１５の形成直後の金属
膜１６をそのままゲート配線１７の全部もしくは、一部
として使用する場合で、その後の工程において３００℃
以上、１０分以上の熱処理を行う工程がある揚合には上
述した金属層１６形成直後の熱処理工程は省略すること
ができる。

【００８２】次に、上記実施の形態によって得られるゲ
ート絶縁膜の特性について図３乃至図８を参照して説明
する。

【００８３】図３及び図４は、本発明に係る製造工程、
すなわち、ＴＥＯＳと平行平板プラズマＣＶＤ法によっ
て絶縁膜（酸化シリコン膜）を形成し、次にアルミニウ
ムを堆積して低温熱処理（窒素雰囲気、４００℃、１時
間）を行った場合のＴＦＴのゲート絶縁膜の特性を説明
するグラフである。

【００８４】図３は、本発明に係るＴＦＴ製造工程によ
るゲート絶縁膜の容量（Ｃ）対ゲート電圧（Ｖ）特性を
示している。図中の低周波（Ｌｏｗ）特性曲線はゲート
電圧の周波数を５〜１０Ｈｚとした場合の特性を示して
おり、−１ボルト付近で凹部が生じている。高周波（Ｈ
ｉｇｈ）特性曲線はゲート電圧の印加周波数を１００ｋ
Ｈｚとした場合の特性を示しており、−１ボルト付近で
曲線が立ち上がっている。この部分の両曲線のギャップ
を測定することによって界面の格子欠陥密度を測定する
ことが可能である（ＱｕａｓｉｓｔａｔｉｃＭｅｔｈ
ｏｄ法）。これによれば、界面準位密度Ｄｉｔ（Densit
y of interface trapstate）は、２．７×１０^１０／ｃ
ｍ^２ｅＶであり、低い値である。フラットバンドシフト
は０ボルトである。よって、良好な界面が形成されてい
る。

【００８５】図４は、本発明に係るＴＦＴ製造工程によ
るゲート絶縁膜のＩ−Ｖ特性（耐圧特性）を示してい
る。印加電圧（横軸）に対して急に電流が増加した部分
で絶縁破壊が生じている。絶縁耐圧は平均８ＭＶ／ｃｍ
であり、高い絶縁性を示す。

【００８６】よって、本発明の製造工程によれば、結晶
欠陥の少ない界面を形成しており、絶縁耐圧も高い、良
好なゲート絶縁膜が得られている。

【００８７】図５及び図６は、従来のＴＦＴ製造工程に
よるゲート絶縁膜の特性例（比較例）を説明するグラフ
である。ＥＣＲ−プラズマＣＶＤ法によってシランＳｉ
Ｈ_４と酸素Ｏ_２を材料とする酸化シリコンを堆積し、ア
ルミニウムを堆積せずに、窒素雰囲気中で、４００℃、
１時間の熱処理を行っている。

【００８８】図５は、比較例のゲート絶縁膜のＣ−Ｖ特
性例を示している。この条件下では、界面準位密度Ｄｉ
ｔは、８．５×１０^１１／ｃｍ^２ｅＶである。

【００８９】図６は、比較例のゲート絶縁膜のＩ−Ｖ特
性例を示している。絶縁耐圧は平均２．５ＭＶ／ｃｍで
ある。

【００９０】従って、ＴＥＯＳと平行平板プラズマＣＶ
Ｄ法によって絶縁膜を形成し、この絶縁膜にアルミニウ
ムを堆積して低温熱処理を行う本願発明のプロセスの方
が良好な特性（界面欠陥、耐圧等）のゲート絶縁膜を提
供する。

【００９１】図７及び図８は、ＥＣＲ−プラズマＣＶＤ
法とアルミニウムを堆積した熱処理（４００℃、窒素雰
囲気、１時間）とを組み合わせた場合（比較例２）のゲ
ート絶縁膜の改善程度を説明するグラフである。

【００９２】図７は、ＥＣＲ−プラズマＣＶＤ法によっ
てシラン、酸素を材料として酸化シリコン膜を堆積し、
窒素雰囲気下で、４００℃、１時間の熱処理を行った場
合のＣ−Ｖ特性を示している。この例では、界面準位密
度Ｄｉｔは、５．５×１０^１ ^１／ｃｍ^２ｅＶである。

【００９３】図８は、ＥＣＲ−プラズマＣＶＤ法によっ
てシラン、酸素を材料として酸化シリコン膜を堆積し、
この上にアルミニウムを堆積した後に、窒素雰囲気下
で、４００℃、１時間の熱処理を行った場合のＣ−Ｖ特
性を示している。この例では、界面準位密度Ｄｉｔは、
３．５×１０^１１／ｃｍ^２ｅＶである。

【００９４】界面準位密度Ｄｉｔは、アルミニウム堆積
による改善の効果はあるが、その差異は少ない。

【００９５】また、本願発明のように、平行平板プラズ
マＣＶＤ法によってＴＥＯＳ、酸素で絶縁膜を形成し、
アルミニウムを堆積して熱処理を行うものに比べて改善
効果は少ない。

【００９６】

【実施例】次に、本発明のより好適な実施例を図1及び
図２を参照して説明する。

【００９７】本発明で用いられる基板１１及び下地保護
膜１２に関しては上述の説明に準ずるが、ここでは、基
板１１の一例として３００ｍｍ×３００ｍｍの正方形状
の汎用無アルカリガラスを用いた。まず、基板１１上に
絶縁性物質である下地保護膜１２を形成した。実施例で
は、平行平板型ＰＥＣＶＤ装置にて５００ｎｍ程度の膜
厚を有する酸化シリコン膜１２を堆積した（図１
（ａ））。

【００９８】次に、後に薄膜トランジスタの能動層とな
る真性シリコン膜等の半導体膜１３を形成した。半導体
膜１３の厚みは５０ｎｍ程度であった。本例では高真空
型ＬＰＣＶＤ装置を用いて、原料ガスであるジシラン
(Ｓｉ_２Ｈ_６)を２００ＳＣＣＭ程度流し、４２５℃の堆
積温度で非晶質シリコン膜を堆積した。

【００９９】まず、高真空型ＬＰＣＶＤ装置の反応室を
２５０℃とした状態で反応室の内部に複数枚(例えぱ１
７枚)の基板を表側を下向きとして配置した。こうした
後に、ターボ分子ポンプの運転を開始した。ターボ分子
ポンプが定常回転に達した後、反応室内の温度を約１時
間掛けて２５０℃から４２５℃の堆積温度に迄上昇させ
た。昇温開始後の最初の１０分間は反応室にガスを全く
導入せず真空中で昇温を行い、しかる後、純度が９９．
９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続け
た。この時の反応室内における平衡圧力は、３．０×１
０^−３Ｔｏｒｒであった。堆積温度に到達した後、原料
ガスであるジシラン(Ｓｉ_２Ｈ_６)を２００ＳＣＣＭ流す
と共に、純度が９９．９９９９％以上の希釈用ヘリウム
(Ｈｅ)を１０００ＳＣＣＭ流した。堆積開始直後の反応
室内圧力は凡そ０．８５Ｔｏｒｒであった。堆積の進行
と共に反応室内の圧力は徐々に上昇し、堆積終了直前の
圧力は凡そ１．２５Ｔｏｒｒとなった。このように堆積
したシリコン膜１３は基板１１の周辺部約７ｍｍを除い
た２８６ｍｍ角の領域内において、その膜厚変動は±５
％以内であった。

【０１００】次に、レーザ一光の照射を行った。本例で
はキセノン・クロライド(ＸｅＣｌ)のエキシマレーザ
(波長:３０８ｎｍ)を照射した。レーザパルスの強度半
値幅(時間に対する半値幅)は２５ｎＳであった。

【０１０１】チャンバに裏面からレーザ光があたるよう
に基板をセットし、基板温度を３００℃まで上昇させ
た。一回のレーザ照射面積は長さ１５０ｍｍ×幅４００
μｍのライン状で、照射面でのエネルギ密度は４００ｍ
Ｊ／ｃｍ^２であった。このレーザ光を幅方向に９５％ず
つ重ねつつ(つまり照射するごとに２０μｍずつ)相対的
にずらしながら照射を繰り返した。こうして一辺３００
ｍｍの基板全体のアモルファスシリコンを結晶化した。
結晶化による半導体層の結晶粒界におけるラフネスの発
生を最小限に抑えるために、ラインビームの幅方向には
エッジ領域が前後にそれぞれ２００μｍ(すなわち、弱
いエネルギ密度の領域)があり、アモルファスシリコン
膜（ａ−Ｓｉ）には４００ｍＪ／ｃｍ^２のエネルギ密度
のレーザ照射が施される前に、これより低いエネルギで
のレーザ照射が行われた。このように段階的に照射エネ
ルギを増加させることによって、表面ラフネスを抑制し
ながら結晶化を行った。また、このような多数回のレー
ザ照射によって不純物の活性化率を高めた（図１
（ｂ））。

【０１０２】次に、フォトリソグラフィーを行うべく、
フォトレジスト１４を塗布し、トランジスタの能動層と
なる部分をパターニングした（図１（ｃ））。これをマ
スクとして、半導体膜１３のエッチングを行った。半導
体膜１３のエッチングの方法としては、ＣＦ_４ガス及び
酸素ガスＯ_２の混合ガスを使用して、リモートプラズマ
方式の化学的ドライエッチングを行った（図１
（ｄ））。これにより、半導体層１３の端部はテーパ面
となり、例えば、傾斜角度が６０度程度のテーパ面を得
ることができた。半導体膜１３のエッチング後、フォト
レジスト１４を除去した（図１（ｅ））。

【０１０３】次に、基板１１を絶縁膜形成チャンバヘと
搬送した。チャンバ内にＴＥＯＳガス、酸素Ｏ_２ガス、
ヘリウムＨｅガスを導入し、チャンバ圧力を１(Ｔｏｒ
ｒ)に調節した。チャンバ内のガス圧力が安定したらＲ
Ｆ（高周波）放電を開始し、絶縁膜の成膜を開始した。
投入したマイクロ波パワーは１ｋＷであった。成膜は１
００ｎｍ／ｍｉｎの成膜速度で行った。これにより、ゲ
ート絶縁膜１５を１００ｎｍ形成した（図１（ｆ））。

【０１０４】次に、基板１１をスパッタチャンバヘと移
し、金属層１６としてアルミニウムＡｌを室温で３００
ｎｍスパッタにより堆積した。条件はアルゴンＡｒガス
を用いて圧力を０．２Ｐａとし、直流１ｋＷを投入して
行った（図１（ｇ））。

【０１０５】次に、基板１１を炉の中に入れ、４００℃
まで昇温し、窒素雰囲気下において３０分間熱処理を行
った後、基板１１を取り出し、酸によりアルミニウムＡ
ｌを全面ウェットエッチングにより剥離した（図１
（ｈ））。

【０１０６】次に、ゲート電極１６となる膜厚が６００
ｎｍのタンタル薄膜１７をスパッタ法により形成した。
タンタル薄膜を形成する際の基板温度は１８０℃であっ
た（図２（ｉ））。

【０１０７】ゲート電極となる薄膜１７を堆積後パター
ニングを行い、引き続いて半導体膜に不純物イオン注入
を行ってソース・ドレイン領域及びチャンネル領域を形
成した。このとき、ゲート電極１７がイオン注入のマス
クとなっているため、チャンネルはゲート電極下のみに
形成される自己整合構造となった。本例では、ＮＭＯＳ
形成を目指し、イオン注入装置を用いて、原料ガスとし
てホスフィン(ＰＨ_３)を用い、加速電圧１００ｋｅＶで
注入した。イオン注入量は１×１０^１６ｃｍ⁻ ^２であっ
た。

【０１０８】次に、注入された不純物リンを活性化する
ために窒素雰囲気下において３００℃で４時間の熱処理
を加えた。

【０１０９】次に、層間絶縁膜１８として平行平板型Ｐ
ＥＣＶＤにより、ＴＥＯＳガスおよび酸素ガスの混合ガ
スを用いて酸化シリコン膜を５００ｎｍ堆積した（図２
（ｋ））。次に、ソース・ドレイン上にコンタクトホー
ルを開孔し、ソース・ドレイン取り出し電極と配線膜１
９をＰＶＤ法やＣＶＤ法などで堆積し（図２（ｌ））、
この膜１９をパターニングして保護膜を堆積して薄膜ト
ランジスタが完成した（図２（ｍ））。

【０１１０】本発明の低温製造プロセスによって製造さ
れたＴＦＴトランジスタは、特に、低温製造プロセスが
望まれる液晶表示装置や有機ＥＬ表示装置などの電気光
学装置に使用して好都合である。このような表示装置を
備えた電子機器の例について以下に説明するが、本発明
の応用は例示のものに限定されるものではない。

【０１１１】〈モバイル型コンピュータ〉まず、上述し
た実施形態に係るトランジスタを含む表示装置をモバイ
ル型のパーソナルコンピュータ（情報処理装置）に適用
した例について説明する。図１２は、このパーソナルコ
ンピュータの構成を示す斜視図である。同図において、
パーソナルコンピュータ１１００は、キーボード１１０
２を備えた本体部１１０４と、上述した表示装置１１０
６を備えた表示装置ユニットとから構成されている。

【０１１２】〈携帯電話〉次に、上述した実施形態に係
る表示装置を、携帯電話の表示部に適用した例について
説明する。図１３は、この携帯電話の構成を示す斜視図
である。同図において、携帯電話１２００は、複数の操
作ボタン１２０２の他、受話口１０２４、送話口１２０
６と共に上述した表示装置１２０８を備えるものであ
る。

【０１１３】〈ディジタルスチルカメラ〉上述した実施
形態に係る表示装置をファインダに用いたディジタルス
チルカメラについて説明する。図１４は、このディジタ
ルスチルカメラの構成を示す斜視図であるが、外部機器
との接続についても簡易に示すものである。

【０１１４】通常のカメラは、被写体の光像によってフ
ィルムを感光するのに対し、ディジタルスチルカメラ１
３００は、被写体の光像をＣＣＤ(Charge Coupled Devi
ce)等の撮像素子により光電変換して撮像信号を生成す
る。ディジタルスチルカメラ１３００のケース１３０２
の背面には、上述した表示装置１３０４が設けられ、Ｃ
ＣＤによる撮像信号に基づいて表示を行う構成となって
いる。このため、表示装置１３０４は、被写体を表示す
るファインダとして機能する。また、ケース１３０２の
観察側（図においては裏面側）には、光学レンズやＣＣ
Ｄ等を含んだ受光ユニットが設けられている。

【０１１５】撮影者が表示装置１３０４に表示された被
写体を像を確認して、シャッタボタン１３０８を押す
と、その時点におけるＣＣＤの撮像信号が、回路基板１
３１０のメモリに転送・格納される。また、このディジ
タルスチルカメラ１３００は、ケース１３０２の側面
に、ビデオ信号出力端子１３１２と、データ通信用の入
出力端子１３１４とを備えている。そして、同図に示さ
れるように、ビデオ信号出力端子１３１２にはテレビモ
ニタ１４３０が、また、データ通信用の入出力端子１３
１４にはパーソナルコンピュータ１４３０が、それぞれ
必要に応じて接続され、更に、所定の操作によって、回
路基板１３０８のメモリに格納された撮像信号が、テレ
ビモニタ１３３０や、コンピュータ１３４０に出力され
る構成となっている。

【０１１６】〈電子ブック〉図１５は、本発明の電子機
器の一例としての電子ブックの構成を示す斜視図であ
る。同図において、符号１４００は、電子ブックを示し
ている。電子ブック１４００は、ブック型のフレーム１
４０２と、このフレーム１４０２に開閉可能なカバー１
４０３とを有する。フレーム１４０２には、その表面に
表示面を露出させた状態で表示装置１４０４が設けら
れ、更に、操作部１４０５が設けられている。フレーム
１４０２の内部には、コントローラ、カウンタ、メモリ
などが内蔵されている。表示装置１４０４は、本実施形
態では、電子インクを薄膜素子に充填して形成した画素
部と、この画素部と一体に備えられ且つ集積化された周
辺回路とを備える。周辺回路には、デコーダ方式のスキ
ャンドライバ及びデータドライバを備える。

【０１１７】なお、電子機器や情報処理装置としては、
図１２に示すパーソナルコンピュータ、図１４に示すデ
ィジタルスチルカメラ、図１５に示す電子ブックの他に
も、電子ペーパ、液晶テレビや、ビューファインダ型、
モニタ直視型のビデオテープレコーダ、カーナビゲーシ
ョン装置、ページャ、電子手帳、電卓、ワードプロセッ
サ、ワークステーション、テレビ電話、ＰＯＳ端末、タ
ッチパネルを備えた機器などが挙げられる。そして、こ
れ等の各種電子機器の表示部には、上述した表示装置が
適用可能である。

【０１１８】以上説明したように、従来のＴＦＴ製造技
術ではＭＯＳ界面の欠陥密度の低減と、ゲート絶縁膜の
電荷密度の低減、絶縁耐圧の高耐圧化を同時に実現する
ことが困難であり、トランジスタの高性能化には限界が
あった。本発明により、極めて高品質なゲート絶縁膜を
低温で形成することが可能となり、高性能なトランジス
クを低温プロセスで製作することが可能となった。

【０１１９】また、半導体膜（トランジスタとして使用
する活性領域）の端部をテーパ面とすることによってゲ
ート絶縁膜による半導体膜の被覆性（ステップ・カバレ
ッジ）を改善しているので、活性金属によって半導体膜
が浸食されることを防止することが可能となる。

【０１２０】なお、本発明はＴＦＴのみならず、高品質
な酸化シリコン／シリコン界面、酸化シリコン膜のバル
ク特性が必要とされる全ての半導体素子に適用可能であ
る。特に、低温での形成が必須の場合には極めて有効な
手段である。

【０１２１】

【発明の効果】本発明によれば、ゲート絶縁膜を堆積し
た後に活性金属を堆積して熱処理を行って半導体膜とゲ
ート絶縁膜との界面の欠陥密度を低減した質の良いゲー
ト絶縁膜を得ると共に、上記活性金属がゲート絶縁膜を
突き抜けて半導体膜を浸食しないようにしてトランジス
タを製造することが可能となる。また、このような特性
の良いトランジスタを提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態（ＴＦＴトランジスタの製
造過程）を説明する工程図である。

【図２】本発明の実施の形態を説明する工程図である。

【図３】本発明によるゲート絶縁膜のＣ−Ｖ特性を説明
するグラフである。

【図４】本発明によるゲート絶縁膜の絶縁耐圧特性を説
明するグラフである。

【図５】参考例のゲート絶縁膜のＣ−Ｖ特性を説明する
グラフである。

【図６】参考例のゲート絶縁膜の絶縁耐圧特性を説明す
るグラフである。

【図７】参考例のアルミニウム膜堆積のない熱処理を行
った場合のゲート絶縁膜のＣ−Ｖ特性を説明するグラフ
である。

【図８】参考例のアルミニウム膜堆積のある熱処理を行
った場合のゲート絶縁膜のＣ−Ｖ特性を説明するグラフ
である。

【図９】図９は、活性金属膜が半導体膜を浸食してダメ
ージを与える例を説明する説明図である。

【図１０】図１０は、半導体膜の端部にテーパ面を形成
してステップ・カバレッジを改善するようにした例を説
明する説明図である。

【図１１】図１１は、異方性エッチング（ＲＩＥ）によ
って半導体膜にテーパ面を形成する例を説明する説明図
である。

【図１２】本発明の係るＴＦＴを携帯型パーソナルコン
ピュータに用いた例を説明する説明図である。

【図１３】本発明の係るＴＦＴを携帯電話機に用いた例
を説明する説明図である。

【図１４】本発明の係るＴＦＴをデジタルカメラに用い
た例を説明する説明図である。

【図１５】本発明の係るＴＦＴを電子ブックに用いた例
を説明する説明図である。

【符号の説明】

１１基板１２保護膜１３半導体膜１４フォトレジスト１５ゲート絶縁膜１６活性金属膜１７ゲート電極膜１８層間絶縁膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H092 JA24 JA28 JA34 KA07 KA12 MA08 MA14 MA17 MA18 MA29 MA30 5F058 BA01 BB04 BB07 BC02 BF07 BF25 BF29 BH01 BJ10 5F110 AA12 AA17 AA30 BB01 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD25 EE03 EE04 EE09 EE43 EE44 EE45 FF02 FF07 FF28 FF29 FF30 FF31 FF32 FF36 GG01 GG02 GG03 GG04 GG13 GG22 GG25 GG32 GG42 GG43 GG45 GG47 HJ01 HJ12 HJ13 HJ23 HL03 HL23 NN03 NN23 NN24 NN25 NN35 NN62 NN63 NN65 NN66 PP01 PP03 PP04 PP05 PP06 PP13 PP29 QQ04 QQ05 QQ11

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタの製造方法であって、基板に半導体膜を形成する半導体膜形成過程と、前記半導体膜の端部がテーパ面となるようにパターニン
グを行って、トランジスタ領域を画定する素子分離過程
と、パターニングされた前記半導体膜上に少なくともテトラ
エトキシシラン及び酸素を原材料とする酸化シリコンを
平行平板プラズマ法にて堆積してゲート絶縁膜を形成す
るゲート絶縁膜形成過程と、前記ゲート絶縁膜上に該ゲート絶縁膜中に浸透したガス
の分解又はゲート絶縁膜の低欠陥化を促す活性金属膜を
形成する金属膜形成過程と、前記ゲート絶縁膜に低温熱処理を行う熱処理過程と、を含む、薄膜トランジスタの製造方法。
【請求項２】前記半導体膜の端部のテーパ面は、前記基
板に対して８０度以下の傾斜となるように形成される、
請求項１記載の薄膜トランジスタの製造方法。
【請求項３】前記半導体膜のパターニングは、前記半導
体膜の端部にテーパ面を形成する等方性エッチング過程
を含む、請求項１記載の薄膜トランジスタの製造方法。
【請求項４】前記等方性エッチング過程は、ケミカルド
ライエッチング又はウェットエッチングを含む、請求項
３記載の薄膜トランジスタの製造方法。
【請求項５】前記ケミカルドライエッチングは、４フッ
化炭素、酸素ガスを含む混合ガスを用いたリモートプラ
ズマ方式を含む、請求項４記載の薄膜トランジスタの製
造方法。
【請求項６】前記ウェットエッチングは、フッ化水素と
硝酸との混合溶液、又は、フッ化水素、硝酸及び酢酸の
混合溶液を含む、請求項４記載の薄膜トランジスタの製
造方法。
【請求項７】前記半導体膜のパターニングは、前記半導
体膜の端部にテーパ面を形成する異方性エッチング過程
を含む、請求項１記載の薄膜トランジスタの製造方法。
【請求項８】前記異方性エッチング過程は、端部が傾斜
したマスクを使用して行われる、請求項７記載の薄膜ト
ランジスタの製造方法。
【請求項９】前記マスクは、パターニングされたフォト
レジスト膜をリフローすることによって端部に傾斜した
面を形成したものである、請求項８記載の薄膜トランジ
スタの製造方法。
【請求項１０】更に、前記活性金属膜をパターニングし
て前記トランジスタのゲート配線膜として利用する過程
を含む、請求項１乃至９のいずれかに記載の薄膜トラン
ジスタの製造方法。
【請求項１１】更に、前記活性金属膜を除去し、前記ゲ
ート絶縁膜上に前記トランジスタのゲートとなるべき配
線膜を堆積する過程を含む、請求項１乃至１０のいずれ
かに記載の薄膜トランジスタの製造方法。
【請求項１２】前記ゲート絶縁膜への低温熱処理は３０
０℃以上であって、かつ半導体膜又は前記基板に影響を
与えない温度の範囲内で行われる、請求項１乃至１１の
いずれかに記載の薄膜トランジスタの製造方法。
【請求項１３】前記ゲート絶縁膜を堆積する過程を、前
記基板の温度が５００℃を越えないようにして行う、請
求項１乃至１２のいずれかに記載の薄膜トランジスタの
製造方法。
【請求項１４】前記活性金属は、前記熱処理を行う過程
において前記ゲート絶縁膜中の酸素ガス及び水蒸気ガス
の分解を促す、請求項１乃至１３のいずれかに記載の薄
膜トランジスタの製造方法。
【請求項１５】前記活性金属は、アルミニウム及びマグ
ネシウムのうち少なくともいずれかを含む、請求項１乃
至１４のいずれかに記載の薄膜トランジスタの製造方
法。
【請求項１６】前記薄膜トランジスタは低温プロセスに
よって製造される、請求項１乃至１５のいずれかに記載
の薄膜トランジスタの製造方法。
【請求項１７】前記半導体膜の形成後、該半導体膜をレ
ーザアニールによって結晶化させる過程を更に含む、請
求項１乃至１６のいずれかに記載の薄膜トランジスタの
製造方法。
【請求項１８】前記半導体装置は、前記基板として、半
導体基板、半絶縁性基板及び絶縁基板のうちのいずれか
を使用する、請求項１０乃至１６のいずれかに記載の半
導体装置の製造方法。
【請求項１９】基板上にトランジスタ領域としてパター
ニングされた半導体膜と、前記半導体膜上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記半導体膜に接続されるソース電極及びドレイン電極
と、を備える薄膜トランジスタであって、前記半導体膜は該領域の端部にテーパ面を有し、前記ゲート絶縁膜はゲート絶縁膜中に浸透したガスの分
解又は該絶縁膜の低欠陥化を促す活性金属膜を該ゲート
絶縁膜上に形成した状態で低温熱処理を受けている、薄
膜トランジスタ。
【請求項２０】前記ゲート絶縁膜は少なくともテトラエ
トキシシラン及び酸素を原材料とする酸化シリコンを平
行平板プラズマ法にて成膜してなる、請求項１９記載の
薄膜トランジスタ。
【請求項２１】請求項１９に記載の薄膜トランジスタを
含む電気光学装置。
【請求項２２】請求項１９記載の薄膜トランジスタを含
む表示装置。
【請求項２３】請求項２２記載の表示装置を含む携帯電
話機。
【請求項２４】請求項２２記載の表示装置を含むデジタ
ルカメラ。
【請求項２５】請求項２２記載の表示装置を含む情報処
理装置。