JPH0572556A - アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法 - Google Patents
アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法Info
- Publication number
- JPH0572556A JPH0572556A JP23510091A JP23510091A JPH0572556A JP H0572556 A JPH0572556 A JP H0572556A JP 23510091 A JP23510091 A JP 23510091A JP 23510091 A JP23510091 A JP 23510091A JP H0572556 A JPH0572556 A JP H0572556A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- active matrix
- matrix substrate
- insulating
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 画素トランジスタと異なるシリコン薄膜を、
レーザ照射により結晶化することにより電気的特性の優
れた薄膜トランジスタによる駆動回路を絶縁基板上に形
成したアクティブマトリクスの製造方法を提供する。 【構成】 アクティブマトリクス基板を構成する画素用
と駆動回路用の薄膜トランジスタの活性シリコン層を異
なる工程により、異なる膜厚と膜質のシリコン層をそれ
ぞれ形成する。駆動回路用のシリコン層をレーザ照射に
より結晶化して電気的に優れた駆動回路を構成する。
レーザ照射により結晶化することにより電気的特性の優
れた薄膜トランジスタによる駆動回路を絶縁基板上に形
成したアクティブマトリクスの製造方法を提供する。 【構成】 アクティブマトリクス基板を構成する画素用
と駆動回路用の薄膜トランジスタの活性シリコン層を異
なる工程により、異なる膜厚と膜質のシリコン層をそれ
ぞれ形成する。駆動回路用のシリコン層をレーザ照射に
より結晶化して電気的に優れた駆動回路を構成する。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス基
板を用いる液晶表示装置のなどに関するものである。な
お、本発明の構成及び製造方法はアクティブマトリクス
型液晶表示装置に限らず、駆動回路を絶縁基板上に構成
するラインセンサや平面センサ、あるいは液晶シャッタ
ーなどの分野でも本発明を適用することが可能である。
板を用いる液晶表示装置のなどに関するものである。な
お、本発明の構成及び製造方法はアクティブマトリクス
型液晶表示装置に限らず、駆動回路を絶縁基板上に構成
するラインセンサや平面センサ、あるいは液晶シャッタ
ーなどの分野でも本発明を適用することが可能である。
【０００２】
【従来の技術】近年、平面画像表示装置の中で特にアク
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、画素の薄膜トランジスタの駆動回路を画素と同一の
絶縁基板上に構成する研究が盛んに行われている。Ｃ−
ＭＯＳの駆動回路を構成するためには移動度の高い薄膜
トランジスタを絶縁基板上に製造する必要がある。特開
昭５８−４１８０号に示すように薄膜トランジスタの活
性シリコン層を固相成長法あるいはレーザ照射法によっ
て結晶化することにより移動度の高い薄膜トランジスタ
を製造することが可能である。特に、レーザ照射によっ
てシリコン層を結晶化する方法は、基板を室温に保った
まま優れた薄膜トランジスタを製造することが可能なた
め、歪点の低い安価なガラス基板上に駆動回路を構成で
きる。
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、画素の薄膜トランジスタの駆動回路を画素と同一の
絶縁基板上に構成する研究が盛んに行われている。Ｃ−
ＭＯＳの駆動回路を構成するためには移動度の高い薄膜
トランジスタを絶縁基板上に製造する必要がある。特開
昭５８−４１８０号に示すように薄膜トランジスタの活
性シリコン層を固相成長法あるいはレーザ照射法によっ
て結晶化することにより移動度の高い薄膜トランジスタ
を製造することが可能である。特に、レーザ照射によっ
てシリコン層を結晶化する方法は、基板を室温に保った
まま優れた薄膜トランジスタを製造することが可能なた
め、歪点の低い安価なガラス基板上に駆動回路を構成で
きる。
【０００３】シリコン薄膜をレーザビームの照射によ
り、結晶粒のグレンサイズの大きな、あるいはダングリ
ングボンドの少ないシリコン薄膜を製造する方法とし
て、特開昭６１−７８１１９号に示すように短波長レー
ザにより表面部だけをいったん再結晶化し、その後熱処
理によって固相成長を行わせることで結晶粒径を大きく
し、粒径を揃えて特性を向上させる方法や、特開昭６３
−３１１０８号に示すように、結晶化する半導体薄膜の
下に熱伝導率の小さい枠型絶縁膜を形成し、レーザ光を
照射することで枠型内部の多結晶シリコン膜の結晶化を
中心部から枠型方向に進め、結晶性を向上させ、その部
分に素子を形成することで特性を向上させる方法を検討
している。あるいは特開平３−３０４３３号に示すよう
に、レーザ光のエッジ部に起因する結晶性の不均一性
を、レーザ光の照射で、最初に結晶化させる部分と未結
晶部分のエッジ部となる半導体膜の基板側に、紫外光を
透過する絶縁膜を介して、この絶縁膜より融点が低く、
紫外光に対する吸収係数が結晶化した半導体薄膜より大
きい材質の膜を形成する方法を用いることにより、レー
ザ光の照射によって、結晶性の向上した均一な半導体薄
膜を得る試みが行われてきた。
り、結晶粒のグレンサイズの大きな、あるいはダングリ
ングボンドの少ないシリコン薄膜を製造する方法とし
て、特開昭６１−７８１１９号に示すように短波長レー
ザにより表面部だけをいったん再結晶化し、その後熱処
理によって固相成長を行わせることで結晶粒径を大きく
し、粒径を揃えて特性を向上させる方法や、特開昭６３
−３１１０８号に示すように、結晶化する半導体薄膜の
下に熱伝導率の小さい枠型絶縁膜を形成し、レーザ光を
照射することで枠型内部の多結晶シリコン膜の結晶化を
中心部から枠型方向に進め、結晶性を向上させ、その部
分に素子を形成することで特性を向上させる方法を検討
している。あるいは特開平３−３０４３３号に示すよう
に、レーザ光のエッジ部に起因する結晶性の不均一性
を、レーザ光の照射で、最初に結晶化させる部分と未結
晶部分のエッジ部となる半導体膜の基板側に、紫外光を
透過する絶縁膜を介して、この絶縁膜より融点が低く、
紫外光に対する吸収係数が結晶化した半導体薄膜より大
きい材質の膜を形成する方法を用いることにより、レー
ザ光の照射によって、結晶性の向上した均一な半導体薄
膜を得る試みが行われてきた。
【０００４】また、図１０に示す特開昭６４−４５１６
２号の方法では、レーザ照射する部分とレーザ照射しな
い部分の間のシリコン薄膜を除いて、これを分離帯とし
て、レーザ照射する部分からの熱伝導の影響を除いて、
レーザ照射して再結晶化した多結晶シリコン薄膜に駆動
回路を形成する試みがなされた。
２号の方法では、レーザ照射する部分とレーザ照射しな
い部分の間のシリコン薄膜を除いて、これを分離帯とし
て、レーザ照射する部分からの熱伝導の影響を除いて、
レーザ照射して再結晶化した多結晶シリコン薄膜に駆動
回路を形成する試みがなされた。
【０００５】
【発明が解決しようとする課題】しかしながら、駆動回
路の薄膜トランジスタと画素用の薄膜トランジスタの活
性シリコン層が同じ工程で被着形成し、駆動回路の領域
のシリコン薄膜をレーザビームの照射によってシリコン
薄膜を結晶化しているため、駆動回路に必要な特性の薄
膜トランジスタを自在に形成することは困難である欠点
があった。なぜならば、シリコン薄膜の電気的性質が画
素用の薄膜トランジスタの特性に十分であっても、この
シリコン薄膜のレーザ照射による結晶化で、駆動回路に
必要な特性の薄膜トランジスタが形成されるとは限らな
いからである。
路の薄膜トランジスタと画素用の薄膜トランジスタの活
性シリコン層が同じ工程で被着形成し、駆動回路の領域
のシリコン薄膜をレーザビームの照射によってシリコン
薄膜を結晶化しているため、駆動回路に必要な特性の薄
膜トランジスタを自在に形成することは困難である欠点
があった。なぜならば、シリコン薄膜の電気的性質が画
素用の薄膜トランジスタの特性に十分であっても、この
シリコン薄膜のレーザ照射による結晶化で、駆動回路に
必要な特性の薄膜トランジスタが形成されるとは限らな
いからである。
【０００６】特開昭６４−４５１６２では、図１０
（Ａ）に示すように絶縁基板に一度の工程で形成したシ
リコン薄膜を、図１０（Ｂ）に示すように必要に応じて
選択的にレーザ照射することによりレーザ結晶化シリコ
ン薄膜を形成しているが、この方法をアクティブマトリ
クス型基板に応用した場合次のような欠点がある。
（Ａ）に示すように絶縁基板に一度の工程で形成したシ
リコン薄膜を、図１０（Ｂ）に示すように必要に応じて
選択的にレーザ照射することによりレーザ結晶化シリコ
ン薄膜を形成しているが、この方法をアクティブマトリ
クス型基板に応用した場合次のような欠点がある。
【０００７】多結晶シリコン膜が１００〜３００ｎｍの
厚みであるため、このシリコン層をレーザ照射により結
晶化すると粒径の大きなシリコン層が得られるものの、
レーザを照射しない画素領域の薄膜トランジスタはオン
電流が小さく、オフ電流が大きくなってしまい画素トラ
ンジスタには不適当である。
厚みであるため、このシリコン層をレーザ照射により結
晶化すると粒径の大きなシリコン層が得られるものの、
レーザを照射しない画素領域の薄膜トランジスタはオン
電流が小さく、オフ電流が大きくなってしまい画素トラ
ンジスタには不適当である。
【０００８】また、画素トランジスタの性能を向上させ
るため、多結晶シリコン薄膜を２５ｎｍ程度の超薄膜に
した場合、オン電流が大きくオフ電流の小さな画素の駆
動にとって十分な特性薄膜トランジスタが得られる。と
ころが、この２５ｎｍの多結晶シリコン薄膜をレーザ照
射すると薄膜トランジスタの移動度はレーザ照射しない
ものに比べて数十倍の特性の向上が認められるものの、
シリコン薄膜が２５ｎｍしかないため大粒径の多結晶シ
リコン薄膜を得ることは極めて困難である。よって、画
素トランジスタと、レーザ照射する前の駆動回路用薄膜
トランジスタのシリコン薄膜が同じであると、レーザ照
射による薄膜トランジスタの特性の向上には限界があ
る。
るため、多結晶シリコン薄膜を２５ｎｍ程度の超薄膜に
した場合、オン電流が大きくオフ電流の小さな画素の駆
動にとって十分な特性薄膜トランジスタが得られる。と
ころが、この２５ｎｍの多結晶シリコン薄膜をレーザ照
射すると薄膜トランジスタの移動度はレーザ照射しない
ものに比べて数十倍の特性の向上が認められるものの、
シリコン薄膜が２５ｎｍしかないため大粒径の多結晶シ
リコン薄膜を得ることは極めて困難である。よって、画
素トランジスタと、レーザ照射する前の駆動回路用薄膜
トランジスタのシリコン薄膜が同じであると、レーザ照
射による薄膜トランジスタの特性の向上には限界があ
る。
【０００９】
【課題を解決するための手段】本発明は、上記の問題を
鑑み、安価なガラス基板上にアクティブマトリクス型の
液晶表示装置の電気的に優れた駆動回路をパルスレーザ
の照射によって構成することのできる構造と製造方法を
提供するものである。
鑑み、安価なガラス基板上にアクティブマトリクス型の
液晶表示装置の電気的に優れた駆動回路をパルスレーザ
の照射によって構成することのできる構造と製造方法を
提供するものである。
【００１０】
【実施例】以下図面を参照して本発明の駆動回路内蔵の
アクティブマトリックス基板の製造方法の第一の実施例
を図１〜図９に説明する。
アクティブマトリックス基板の製造方法の第一の実施例
を図１〜図９に説明する。
【００１１】図１に示すように歪温度の低いガラス基板
などの絶縁基板上ＧＬに絶縁薄膜ＳＮを被着形成する。
この絶縁薄膜ＳＮはプラズマＣＶＤ法などにより形成さ
れた窒化珪素膜の材質であり膜厚は１５０ｎｍである。
次に、減圧ＣＶＤ法で厚みが１５０ｎｍのリンを含んだ
シリコン薄膜ＰＡを被着形成し、リソグラフィー法によ
り島状にパターニングする。次に、減圧ＣＶＤ法により
多結晶シリコン薄膜ＰＳを上記島状のリンを含んだシリ
コン薄膜を覆うように被着形成する。上記多結晶シリコ
ン薄膜ＰＳの厚みは２５ｎｍである。次に、上記多結晶
シリコン薄膜を覆うように絶縁薄膜ＮＫを被着形成す
る。この絶縁薄膜ＮＫは、上記絶縁薄膜ＳＮと異なる材
料である。絶縁薄膜ＳＮが窒化薄膜であれば絶縁薄膜Ｎ
Ｋは酸化シリコン薄膜がよい。あるいは絶縁薄膜ＳＮが
酸化薄膜であれば絶縁薄膜ＮＫは窒素化薄膜である。絶
縁薄膜ＮＫの厚みは１５０ｎｍ程度でよい。
などの絶縁基板上ＧＬに絶縁薄膜ＳＮを被着形成する。
この絶縁薄膜ＳＮはプラズマＣＶＤ法などにより形成さ
れた窒化珪素膜の材質であり膜厚は１５０ｎｍである。
次に、減圧ＣＶＤ法で厚みが１５０ｎｍのリンを含んだ
シリコン薄膜ＰＡを被着形成し、リソグラフィー法によ
り島状にパターニングする。次に、減圧ＣＶＤ法により
多結晶シリコン薄膜ＰＳを上記島状のリンを含んだシリ
コン薄膜を覆うように被着形成する。上記多結晶シリコ
ン薄膜ＰＳの厚みは２５ｎｍである。次に、上記多結晶
シリコン薄膜を覆うように絶縁薄膜ＮＫを被着形成す
る。この絶縁薄膜ＮＫは、上記絶縁薄膜ＳＮと異なる材
料である。絶縁薄膜ＳＮが窒化薄膜であれば絶縁薄膜Ｎ
Ｋは酸化シリコン薄膜がよい。あるいは絶縁薄膜ＳＮが
酸化薄膜であれば絶縁薄膜ＮＫは窒素化薄膜である。絶
縁薄膜ＮＫの厚みは１５０ｎｍ程度でよい。
【００１２】次に、図２に示すように画素トランジスタ
を構成する領域をレジストで覆い、駆動回路を構成する
領域の上記絶縁薄膜ＮＫと多結晶シリコン薄膜ＰＳを剥
離し、更に上記レジストを除去する。
を構成する領域をレジストで覆い、駆動回路を構成する
領域の上記絶縁薄膜ＮＫと多結晶シリコン薄膜ＰＳを剥
離し、更に上記レジストを除去する。
【００１３】次に、図３に示すように、上記絶縁薄膜Ｎ
Ｋおよびシリコン薄膜ＰＡおよび絶縁薄膜ＳＮを覆うよ
うにシリコン薄膜ＡＳを被着形成する。上記シリコン薄
膜は、減圧ＣＶＤ法により温度５５０℃でＳｉＨ4ガス
を原料に形成し、膜厚は２５〜１００ｎｍである。上記
シリコン薄膜ＡＳの形成方法は減圧ＣＶＤ法に限られる
ことはなく、プラズマＣＶＤ法あるいはスパッタ法など
により形成することができる。
Ｋおよびシリコン薄膜ＰＡおよび絶縁薄膜ＳＮを覆うよ
うにシリコン薄膜ＡＳを被着形成する。上記シリコン薄
膜は、減圧ＣＶＤ法により温度５５０℃でＳｉＨ4ガス
を原料に形成し、膜厚は２５〜１００ｎｍである。上記
シリコン薄膜ＡＳの形成方法は減圧ＣＶＤ法に限られる
ことはなく、プラズマＣＶＤ法あるいはスパッタ法など
により形成することができる。
【００１４】次に、上記シリコン薄膜ＡＳを駆動回路の
薄膜トランジスタの活性シリコン層を形成することがで
きるように上記シリコン薄膜ＡＳをリソグラフィー法に
よりパターニングし、同時に画素領域の薄膜トランジス
タを覆っているシリコン薄膜ＡＳを剥離除去する。さら
に、画素領域の薄膜トランジスタを覆っている上記絶縁
薄膜ＮＫを剥離除去する。この絶縁薄膜ＮＫは絶縁薄膜
ＳＮと材質が異なっているので、絶縁基板ＧＬが侵食さ
れることはない。さらに、露出した多結晶シリコン薄膜
ＰＳをリソグラフィー法により画素トランジスタの活性
シリコン層を形成するようにパターニングする。この工
程により図４に示すように、画素領域の薄膜トランジス
タの活性シリコン層と駆動回路の薄膜トランジスタの活
性シリコン層を異なる工程により形成することができ
る。この結果、駆動回路と画素の薄膜トランジスタの活
性シリコン層が異なる性質のシリコン薄膜となる。
薄膜トランジスタの活性シリコン層を形成することがで
きるように上記シリコン薄膜ＡＳをリソグラフィー法に
よりパターニングし、同時に画素領域の薄膜トランジス
タを覆っているシリコン薄膜ＡＳを剥離除去する。さら
に、画素領域の薄膜トランジスタを覆っている上記絶縁
薄膜ＮＫを剥離除去する。この絶縁薄膜ＮＫは絶縁薄膜
ＳＮと材質が異なっているので、絶縁基板ＧＬが侵食さ
れることはない。さらに、露出した多結晶シリコン薄膜
ＰＳをリソグラフィー法により画素トランジスタの活性
シリコン層を形成するようにパターニングする。この工
程により図４に示すように、画素領域の薄膜トランジス
タの活性シリコン層と駆動回路の薄膜トランジスタの活
性シリコン層を異なる工程により形成することができ
る。この結果、駆動回路と画素の薄膜トランジスタの活
性シリコン層が異なる性質のシリコン薄膜となる。
【００１５】次に、図５に示すように、駆動回路を構成
する薄膜トランジスタのシリコン薄膜ＡＳを選択的にレ
ーザ照射することにより結晶化する。シリコン薄膜の厚
みが５０ｎｍであるときのレーザ照射条件は、波長３０
８ｎｍ、ＦＭＷＨ５０ｎｓのＸｅＣｌエキシマレーザ
で、シリコン薄膜直前のエネルギー密度が５００ｍＪ／
ｃｍ2である。レーザ照射中の雰囲気は真空中、あるい
は不活性ガス雰囲気である。このレーザ照射の工程によ
り駆動回路領域のシリコン薄膜ＡＳは図５に示すように
結晶化多結晶シリコン薄膜ＣＰＳになる。
する薄膜トランジスタのシリコン薄膜ＡＳを選択的にレ
ーザ照射することにより結晶化する。シリコン薄膜の厚
みが５０ｎｍであるときのレーザ照射条件は、波長３０
８ｎｍ、ＦＭＷＨ５０ｎｓのＸｅＣｌエキシマレーザ
で、シリコン薄膜直前のエネルギー密度が５００ｍＪ／
ｃｍ2である。レーザ照射中の雰囲気は真空中、あるい
は不活性ガス雰囲気である。このレーザ照射の工程によ
り駆動回路領域のシリコン薄膜ＡＳは図５に示すように
結晶化多結晶シリコン薄膜ＣＰＳになる。
【００１６】画素トランジスタの活性シリコン層となる
多結晶シリコン薄膜と、駆動回路を構成する薄膜トラン
ジスタの活性シリコン層となるレーザビームの照射によ
り結晶化多結晶シリコン薄膜ＣＰＳの結晶粒子の大きさ
を次の方法により評価した。本発明のアクティブマトリ
クス基板の製造と同様な方法で、絶縁基板ＧＬに絶縁薄
膜ＳＮを被着形成し、さらに多結晶シリコン薄膜ＰＳを
２５ｎｍの厚みで被着形成する。また、絶縁基板ＧＬに
絶縁薄膜ＳＮを被着形成してシリコン薄膜ＡＳを５０ｎ
ｍの厚みで被着形成する。これに上記と同じ条件でレー
ザ照射してシリコン薄膜ＡＳを結晶化し、結晶化多結晶
シリコン薄膜ＣＰＳを得る。この多結晶シリコン薄膜Ｐ
Ｓが形成された基板と、結晶化多結晶シリコン薄膜ＣＰ
Ｓが形成された基板を、それぞれ別の容器の５０％重量
濃度のＨＦ溶液に１時間浸して、多結晶シリコン薄膜Ｐ
Ｓと結晶化多結晶シリコン薄膜ＣＰＳを剥離する。剥離
したそれぞれのシリコン薄膜は溶液の表面に断片となっ
て浮遊する。この断片の浮かんだ溶液を１０倍以上に希
釈し、溶液表面のシリコン薄膜の断片をメッシュですく
い採り、ＴＥＭ観察する。ＴＥＭの電子の加速条件は１
００ｋｅＶである。この方法により観測された上記多結
晶シリコン薄膜ＰＳの結晶粒子の大きさは５〜１０ｎｍ
の大きさであり、一方レーザ照射により得られた結晶化
多結晶シリコン薄膜ＣＰＳの結晶粒子の大きさは１００
〜３００ｎｍの大きさであった。
多結晶シリコン薄膜と、駆動回路を構成する薄膜トラン
ジスタの活性シリコン層となるレーザビームの照射によ
り結晶化多結晶シリコン薄膜ＣＰＳの結晶粒子の大きさ
を次の方法により評価した。本発明のアクティブマトリ
クス基板の製造と同様な方法で、絶縁基板ＧＬに絶縁薄
膜ＳＮを被着形成し、さらに多結晶シリコン薄膜ＰＳを
２５ｎｍの厚みで被着形成する。また、絶縁基板ＧＬに
絶縁薄膜ＳＮを被着形成してシリコン薄膜ＡＳを５０ｎ
ｍの厚みで被着形成する。これに上記と同じ条件でレー
ザ照射してシリコン薄膜ＡＳを結晶化し、結晶化多結晶
シリコン薄膜ＣＰＳを得る。この多結晶シリコン薄膜Ｐ
Ｓが形成された基板と、結晶化多結晶シリコン薄膜ＣＰ
Ｓが形成された基板を、それぞれ別の容器の５０％重量
濃度のＨＦ溶液に１時間浸して、多結晶シリコン薄膜Ｐ
Ｓと結晶化多結晶シリコン薄膜ＣＰＳを剥離する。剥離
したそれぞれのシリコン薄膜は溶液の表面に断片となっ
て浮遊する。この断片の浮かんだ溶液を１０倍以上に希
釈し、溶液表面のシリコン薄膜の断片をメッシュですく
い採り、ＴＥＭ観察する。ＴＥＭの電子の加速条件は１
００ｋｅＶである。この方法により観測された上記多結
晶シリコン薄膜ＰＳの結晶粒子の大きさは５〜１０ｎｍ
の大きさであり、一方レーザ照射により得られた結晶化
多結晶シリコン薄膜ＣＰＳの結晶粒子の大きさは１００
〜３００ｎｍの大きさであった。
【００１７】上記のように画素トランジスタの活性シリ
コン層に多結晶シリコン層ＰＳを選ぶことにより、画素
電極を十分に駆動することができる自己整合型の薄膜ト
ランジスタを形成することができる。また、駆動回路の
領域の薄膜トランジスタの活性シリコン層をレーザ照射
により得られる結晶化多結晶シリコン薄膜ＣＰＳにする
と、粒径の大きな優れた多結晶シリコン薄膜であるた
め、高速動作の駆動回路を形成することができる。さら
に、駆動回路のみをレーザ照射するため、レーザ照射す
る時間が極めて短く、レーザ照射のスループットが大き
い利点があり、アクティブマトリックス基板の製造コス
トを減少することが可能になる。
コン層に多結晶シリコン層ＰＳを選ぶことにより、画素
電極を十分に駆動することができる自己整合型の薄膜ト
ランジスタを形成することができる。また、駆動回路の
領域の薄膜トランジスタの活性シリコン層をレーザ照射
により得られる結晶化多結晶シリコン薄膜ＣＰＳにする
と、粒径の大きな優れた多結晶シリコン薄膜であるた
め、高速動作の駆動回路を形成することができる。さら
に、駆動回路のみをレーザ照射するため、レーザ照射す
る時間が極めて短く、レーザ照射のスループットが大き
い利点があり、アクティブマトリックス基板の製造コス
トを減少することが可能になる。
【００１８】加えて、画素のトップゲート型の薄膜トラ
ンジスタは、アクティブマトリクス基板の背後から入射
する光による光電流によるオフ電流の増加の問題がある
が、薄い膜厚の活性層シリコン層を用いることにより、
この光電流を減少することができる。この理由のために
画素を駆動するための薄膜トランジスタの活性シリコン
層はできるだけ薄く例えば２５ｎｍ以下で構成する。駆
動回路の薄膜トランジスタの性能を向上させるためレー
ザ照射すると、確かに薄膜トランジスタの性能は向上す
る。しかし、駆動回路の薄膜トランジスタの活性シリコ
ン層を画素トランジスタと同じ工程で形成した減圧ＣＶ
Ｄによる多結晶シリコン薄膜であると、レーザ照射によ
る駆動回路の薄膜トランジスタの性能の向上は、多結晶
シリコン薄膜の膜厚と性質に制約される。そこで、レー
ザ照射法による駆動回路の薄膜トランジスタの特性を効
果的に向上させるために、画素領域の活性層シリコン層
のシリコン薄膜と、駆動領域の活性シリコン薄膜を異な
る工程により形成することがよい。
ンジスタは、アクティブマトリクス基板の背後から入射
する光による光電流によるオフ電流の増加の問題がある
が、薄い膜厚の活性層シリコン層を用いることにより、
この光電流を減少することができる。この理由のために
画素を駆動するための薄膜トランジスタの活性シリコン
層はできるだけ薄く例えば２５ｎｍ以下で構成する。駆
動回路の薄膜トランジスタの性能を向上させるためレー
ザ照射すると、確かに薄膜トランジスタの性能は向上す
る。しかし、駆動回路の薄膜トランジスタの活性シリコ
ン層を画素トランジスタと同じ工程で形成した減圧ＣＶ
Ｄによる多結晶シリコン薄膜であると、レーザ照射によ
る駆動回路の薄膜トランジスタの性能の向上は、多結晶
シリコン薄膜の膜厚と性質に制約される。そこで、レー
ザ照射法による駆動回路の薄膜トランジスタの特性を効
果的に向上させるために、画素領域の活性層シリコン層
のシリコン薄膜と、駆動領域の活性シリコン薄膜を異な
る工程により形成することがよい。
【００１９】さらに、図７に示すように、ソースガスに
ＳｉＨ4とＯ2を用いたＥＣＲ−ＣＶＤ法によって、厚さ
１５０ｎｍの酸化シリコン薄膜によるゲート絶縁膜ＧＩ
を、上記島状のシリコン薄膜を覆うように被着形成す
る。さらに、上記ゲート絶縁膜上にゲート電極ＧＥを形
成する。ゲート電極の材料は、金属薄膜、不純物が注入
されたシリコン薄膜などの電気抵抗の低い材質がよい。
たとえば減圧ＣＶＤ法で形成された厚さ３００ｎｍのリ
ン原子を含んだ多結晶シリコン薄膜を基板上に被着形成
して、リソグラフィー法によりパターニングしてゲート
電極を形成する。次に、上記島状のシリコン薄膜中に、
ソース領域とドレイン領域を形成するため上記ゲート電
極ＧＥに対して自己整合的に不純物をイオン注入ＩＰす
る。駆動回路をＣ−ＭＯＳ回路で構成するため、適宜イ
オン注入に対して阻止能力のある材料をマスクに用いて
不純物を注入する。たとえば、適宜にレジストをマスク
にして、ｐ型の薄膜トランジスタの構成のためにはホウ
素イオンを、ｎ型の薄膜トランジスタの構成のためには
リンイオンを注入する。あるいは、駆動回路をｎ型のみ
の薄膜トランジスタによって、あるいは、ｐ型のみの薄
膜トランジスタによって構成しても構わない。
ＳｉＨ4とＯ2を用いたＥＣＲ−ＣＶＤ法によって、厚さ
１５０ｎｍの酸化シリコン薄膜によるゲート絶縁膜ＧＩ
を、上記島状のシリコン薄膜を覆うように被着形成す
る。さらに、上記ゲート絶縁膜上にゲート電極ＧＥを形
成する。ゲート電極の材料は、金属薄膜、不純物が注入
されたシリコン薄膜などの電気抵抗の低い材質がよい。
たとえば減圧ＣＶＤ法で形成された厚さ３００ｎｍのリ
ン原子を含んだ多結晶シリコン薄膜を基板上に被着形成
して、リソグラフィー法によりパターニングしてゲート
電極を形成する。次に、上記島状のシリコン薄膜中に、
ソース領域とドレイン領域を形成するため上記ゲート電
極ＧＥに対して自己整合的に不純物をイオン注入ＩＰす
る。駆動回路をＣ−ＭＯＳ回路で構成するため、適宜イ
オン注入に対して阻止能力のある材料をマスクに用いて
不純物を注入する。たとえば、適宜にレジストをマスク
にして、ｐ型の薄膜トランジスタの構成のためにはホウ
素イオンを、ｎ型の薄膜トランジスタの構成のためには
リンイオンを注入する。あるいは、駆動回路をｎ型のみ
の薄膜トランジスタによって、あるいは、ｐ型のみの薄
膜トランジスタによって構成しても構わない。
【００２０】次に、熱アニールあるいはレーザ照射する
ことによりソース領域とドレイン領域中の不純物を活性
化することにより、駆動回路の薄膜トランジスタのソー
ス・ドレイン領域ＤＳＤと画素トランジスタのソース・
ドレイン領域ＰＳＤが図８に示されるように構成され
る。次に、薄膜トランジスタの活性領域に存在するダン
グリングボンド減少させるためにＥＣＲ−ＣＶＤ法によ
り必要な量の水素粒子を注入する。次に、図９で示すよ
うに、酸化シリコン膜による層間絶縁膜ＳＺを被着形成
し、ソース領域、ドレイン領域およびゲート電極に到達
するスルーホールを形成する。次に、ＩＴＯ薄膜をスパ
ッタ法により被着形成して、リソグラフィー法により画
素電極ＰＥを被着形成する。さらに、スパッタ法により
シリコン原子と銅原子を含んだＡｌ薄膜をスパッタ法に
より形成して、パターニングにより信号線と駆動回路に
必要な配線ＥＳＤを形成する。さらに、薄膜トランジス
タを外部環境から保護するため窒化珪素膜によってパッ
シベーション膜ＰＳＢを形成する。
ことによりソース領域とドレイン領域中の不純物を活性
化することにより、駆動回路の薄膜トランジスタのソー
ス・ドレイン領域ＤＳＤと画素トランジスタのソース・
ドレイン領域ＰＳＤが図８に示されるように構成され
る。次に、薄膜トランジスタの活性領域に存在するダン
グリングボンド減少させるためにＥＣＲ−ＣＶＤ法によ
り必要な量の水素粒子を注入する。次に、図９で示すよ
うに、酸化シリコン膜による層間絶縁膜ＳＺを被着形成
し、ソース領域、ドレイン領域およびゲート電極に到達
するスルーホールを形成する。次に、ＩＴＯ薄膜をスパ
ッタ法により被着形成して、リソグラフィー法により画
素電極ＰＥを被着形成する。さらに、スパッタ法により
シリコン原子と銅原子を含んだＡｌ薄膜をスパッタ法に
より形成して、パターニングにより信号線と駆動回路に
必要な配線ＥＳＤを形成する。さらに、薄膜トランジス
タを外部環境から保護するため窒化珪素膜によってパッ
シベーション膜ＰＳＢを形成する。
【００２１】上記の実施例では、自己整合型の例を示し
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。
【００２２】
【発明の効果】画素トランジスタは、活性シリコン層が
超薄膜の厚さ２５ｎｍの多結晶シリコン薄膜で構成され
ているため、画素の駆動とって充分なオン電流と、微少
なオフ電流がえられ、駆動回路の薄膜トランジスタは、
膜厚が５０ｎｍ以上のアモルファスシリコン薄膜をレー
ザ照射により、粒径が１００ｎｍ以上の多結晶からなる
活性シリコン層を得られるため、移動度が１００以上の
優れた電気的特性である。
超薄膜の厚さ２５ｎｍの多結晶シリコン薄膜で構成され
ているため、画素の駆動とって充分なオン電流と、微少
なオフ電流がえられ、駆動回路の薄膜トランジスタは、
膜厚が５０ｎｍ以上のアモルファスシリコン薄膜をレー
ザ照射により、粒径が１００ｎｍ以上の多結晶からなる
活性シリコン層を得られるため、移動度が１００以上の
優れた電気的特性である。
【００２３】よって、本発明の方法によって、画素トラ
ンジスタはオフ電流が小さく、駆動回路は周波数特性の
極めて高い優れた電気的特性を持つ。
ンジスタはオフ電流が小さく、駆動回路は周波数特性の
極めて高い優れた電気的特性を持つ。
【００２４】このように駆動回路の薄膜トランジスタの
活性シリコン層は、画素トランジスタの活性シリコン層
と異なる工程により形成されたシリコン薄膜をレーザ照
射により結晶化するため、画素トランジスタとは独立に
電気的に優れた性質の駆動回路を自在に構成することが
できる。
活性シリコン層は、画素トランジスタの活性シリコン層
と異なる工程により形成されたシリコン薄膜をレーザ照
射により結晶化するため、画素トランジスタとは独立に
電気的に優れた性質の駆動回路を自在に構成することが
できる。
【００２５】さらに、駆動回路の領域だけにレーザ照射
しているために、表示領域の画素トランジスタは極めて
均一な特性である。
しているために、表示領域の画素トランジスタは極めて
均一な特性である。
【００２６】本発明により、高精細で均一な表示領域を
持ち、この表示領域の薄膜トランジスタを駆動するため
の電気的特性の優れた駆動回路を内蔵したアクティブマ
トリクス基板を製造することができる。
持ち、この表示領域の薄膜トランジスタを駆動するため
の電気的特性の優れた駆動回路を内蔵したアクティブマ
トリクス基板を製造することができる。
【図１】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図２】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図３】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図４】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図５】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図６】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図７】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図８】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図９】 本発明のアクティブマトリクス基板の製造方
法の工程図。
法の工程図。
【図１０】 従来例の図。
【符号の説明】 ＧＬ …絶縁基板 ＳＮ …絶縁薄膜 ＰＡ …シリコン薄膜 ＰＳ …多結晶シリコ
ン薄膜 ＮＫ …絶縁薄膜 ＡＳ …シリコン薄膜 ＬＡ …レーザ照射 ＣＰＳ …再結晶化多結
晶シリコン ＧＩ …ゲート絶縁膜 ＧＥ …ゲート電極 ＩＰ …イオン注入 ＤＳＤ …ソース・ドレ
イン領域 ＰＳＤ …ソース・ドレ
イン領域 ＳＺ …層間絶縁膜 ＰＥ …画素電極 ＥＳＤ …金属配線 ＰＳＢ …パッシベーシ
ョン膜 １ …絶縁基板 ２ …再結晶した半
導体膜 ３ …再結晶しない
半導体膜 ６ …多結晶Ｓｉ膜 ７ …ＳｉＯ2膜 ８ …レーザ光
ン薄膜 ＮＫ …絶縁薄膜 ＡＳ …シリコン薄膜 ＬＡ …レーザ照射 ＣＰＳ …再結晶化多結
晶シリコン ＧＩ …ゲート絶縁膜 ＧＥ …ゲート電極 ＩＰ …イオン注入 ＤＳＤ …ソース・ドレ
イン領域 ＰＳＤ …ソース・ドレ
イン領域 ＳＺ …層間絶縁膜 ＰＥ …画素電極 ＥＳＤ …金属配線 ＰＳＢ …パッシベーシ
ョン膜 １ …絶縁基板 ２ …再結晶した半
導体膜 ３ …再結晶しない
半導体膜 ６ …多結晶Ｓｉ膜 ７ …ＳｉＯ2膜 ８ …レーザ光
Claims (6)
- 【請求項１】画素トランジスタと駆動回路が同一基板上
に形成されるアクティブマトリクス基板において、画素
を駆動する薄膜トランジスタの半導体薄膜と、駆動回路
を構成する薄膜トランジスタの半導体薄膜の膜厚が異な
ることを特徴とするアクティブマトリクス基板。 - 【請求項２】画素トランジスタと駆動回路が同一基板上
に形成されるアクティブマトリクス基板において、画素
を駆動する薄膜トランジスタの半導体薄膜の結晶粒子の
大きさと、駆動回路を構成する薄膜トランジスタの半導
体薄膜の結晶粒子の大きさが異なることを特徴とするア
クティブマトリクス基板。 - 【請求項３】請求項１および請求項２のアクティブマト
リクス基板において、画素を駆動する薄膜トランジスタ
の半導体薄膜を絶縁基板に被着形成する工程と、上記半
導体薄膜の上に絶縁薄膜を被着形成する工程と、上記絶
縁薄膜を覆うように駆動回路を構成する薄膜トランジス
タの半導体薄膜を被着形成しパターニングする工程とを
特徴とするアクティブマトリクス基板の製造方法。 - 【請求項４】請求項１および請求項２のアクティブマト
リクス基板において、駆動回路を構成する薄膜トランジ
スタの半導体薄膜を絶縁基板に被着形成する工程と、上
記半導体薄膜の上に絶縁薄膜を被着形成する工程と、上
記絶縁薄膜を覆うように画素を構成する薄膜トランジス
タの半導体薄膜を被着形成しパターニングする工程を含
むことを特徴とするアクティブマトリクス基板の製造方
法。 - 【請求項５】請求項３および請求項４のアクティブマト
リクス基板の製造方法において、駆動回路を構成する薄
膜トランジスタの半導体薄膜をエネルギービームにより
結晶化することを特徴とするアクティブマトリクス基板
の製造方法。 - 【請求項６】請求項１および請求項２のアクティブマト
リクス基板において、半導体薄膜がシリコン薄膜である
ことを特徴とするアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23510091A JP3094542B2 (ja) | 1991-09-13 | 1991-09-13 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23510091A JP3094542B2 (ja) | 1991-09-13 | 1991-09-13 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0572556A true JPH0572556A (ja) | 1993-03-26 |
| JP3094542B2 JP3094542B2 (ja) | 2000-10-03 |
Family
ID=16981060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23510091A Expired - Lifetime JP3094542B2 (ja) | 1991-09-13 | 1991-09-13 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094542B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190853A (ja) * | 1992-01-14 | 1993-07-30 | Sharp Corp | 表示装置 |
| US7561660B2 (en) | 2005-04-14 | 2009-07-14 | Ge Medical Systems Global Technology Company, Llc | Radiation CT system and data acquisition system |
| US8389984B2 (en) | 2010-01-08 | 2013-03-05 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
-
1991
- 1991-09-13 JP JP23510091A patent/JP3094542B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05190853A (ja) * | 1992-01-14 | 1993-07-30 | Sharp Corp | 表示装置 |
| US7561660B2 (en) | 2005-04-14 | 2009-07-14 | Ge Medical Systems Global Technology Company, Llc | Radiation CT system and data acquisition system |
| US8389984B2 (en) | 2010-01-08 | 2013-03-05 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8551827B2 (en) | 2010-01-08 | 2013-10-08 | Samsung Display Co., Ltd. | Method of fabricating organic light emitting diode display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3094542B2 (ja) | 2000-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| JPH0541354A (ja) | 半導体装置およびその作製方法 | |
| EP0459836B1 (en) | Method for fabricating thin-film transistors | |
| US20080233718A1 (en) | Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication | |
| JP2003158137A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| US20060049428A1 (en) | Tft electronic devices and their manufacture | |
| JP3319963B2 (ja) | 半導体装置の製造方法 | |
| JPH10173196A (ja) | 半導体装置およびその製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3107345B2 (ja) | 半導体装置の製造方法 | |
| JP3094542B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JP3460962B2 (ja) | 半導体装置の製造方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04305939A (ja) | 薄膜トランジスタの製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |