JPH04305940A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH04305940A
JPH04305940A JP6997091A JP6997091A JPH04305940A JP H04305940 A JPH04305940 A JP H04305940A JP 6997091 A JP6997091 A JP 6997091A JP 6997091 A JP6997091 A JP 6997091A JP H04305940 A JPH04305940 A JP H04305940A
Authority
JP
Japan
Prior art keywords
silicon layer
thin film
film
film transistor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6997091A
Other languages
English (en)
Inventor
Tsutomu Hashizume
勉 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP6997091A priority Critical patent/JPH04305940A/ja
Publication of JPH04305940A publication Critical patent/JPH04305940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、アクティブマトリック
ス方式の液晶ディスプレイや、イメージセンサや液晶シ
ャッターアレイや、三次元集積素子などに応用される薄
膜トランジスタの製造方法に関する。
【0002】
【従来の技術】従来、単結晶絶縁基板上の半導体薄膜は
、SOS(サファイア上のシリコン)にみられるように
バルク半導体に比べ、次のような利点を有することが知
られている。■島上に切断あるいは誘電体分離をすると
き、素子間の分離を容易かつ確実にできる。■P−N接
合面積を小さくすることにより、浮遊容量を小さくでき
る。
【0003】また、サファイア等の単結晶絶縁基板が高
価であることから、これに代わるものとして、溶融水晶
板や、Si基板を1000℃以上温度で酸化して形成し
た非晶質SiO2 膜やSi基板上に堆積した非晶質S
iO2 膜あるいは非晶質SiN膜を用い、これらの上
に半導体薄体を形成する方法が提案されている。ところ
が、これらSiO2 膜やSiN膜は単結晶でないため
、その上シリコン層を被着形成し1000℃以上の温度
のプロセスで結晶化すると基板上には多結晶が成長する
。この多結晶の粒径は数10nmであり、このうえにM
OSトランジスタを形成しても、そのキャリア移動度は
バルクシリコン上のMOSトランジスタの数分の1程度
である。
【0004】また、液晶表示体のアクティブマトリック
ス基板用に、歪点が850℃以下の安価なガラス基板上
のMOSトランジスタでは、1000℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数nmで
あるため、この上にMOSトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のMOSトラ
ンジスタの数十分の1程度である。
【0005】そこで最近、レーザービームや電子ビーム
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成でき
、それを用いて作成した素子の特性も向上し、バルグシ
リコンに作成した素子の特性と同程度まで改善される。 さらにこの方法では、素子を積層化することが可能とな
りいわゆる三次元ICの実現が可能となる。そして高密
度、高速、多機能などの特徴を持つ回路が得られるよう
になる。
【0006】レーザービームをMOSトランジスタの能
動領域のシリコン層の結晶化に応用し、MOSトランジ
スタの高性能化を試みた従来例の第1の例としてJAP
ANESE  JOURNAL  OF  APPLI
ED  PHYSICS  VOL.28,NO.10
,OCTOBER,1989,PP.1789−179
3「XeCl  Excimer  Laser  A
nnealing  Usedto  Fabrica
ted  Poly−Si  TFT′s」が挙げられ
る。
【0007】
【発明が解決しようとする課題】上記に挙げた論文の方
法にあっては次のような問題点があった。すなわち、薄
膜トランジスタの活性領域となるシリコン層を308n
mの波長のXeClエキシマレーザーで結晶化している
。該シリコン層がモノシランを高周波によるグロー放電
による方法で形成しているため、シリコン層中の水素の
含有量が1%以上と多い。レーザービームを照射すると
きに水素の爆発的な気化によるシリコン層の表面の凹凸
の発生を防止するため、予め水素が爆発的な気化が生じ
ない程度のエネルギーを有するレーザービームを照射し
て、シリコン薄膜中から水素を離脱させ、ついで適度な
エネルギーのレーザービームを照射する方法によって該
シリコン層の結晶化を試みている。しかしながらこの方
法では、複数の異なるエネルギーのレーザービームを照
射しなければならず、薄膜トランジスタの製作工程の増
加をもたらす欠点があった。。
【0008】また、ゲート絶縁膜をレーザービームによ
るシリコン層の結晶化の後に形成しているため、ゲート
絶縁膜と活性層シリコン膜が構成する界面の界面準位が
大きくなり、薄膜トランジスタの特性を悪化させる欠点
があった。
【0009】また、該シリコン層表面が真空である状態
、あるいは該シリコン層の表面が気体に接触している状
態、すなわちシリコン層表面に接触している空間領域が
、シリコン層よりも屈折率が小さい物理的状態でレーザ
ービームを該シリコン層に照射しているため、レーザー
ビームの一部が、シリコン層表面で反射してしまい、レ
ーザービームのエネルギーが有効に利用されない欠点が
あった。
【0010】本発明は、上記の点に鑑み、薄膜トランジ
スタの製造工程をやみくもに増やさないで、レーザービ
ームの照射によって結晶化したシリコン層で構成された
薄膜トランジスタの製造方法を提供するものである。ま
た、本発明は、活性層シリコン層とゲート絶縁膜が構成
する界面に存在する界面準位を減少させ、薄膜トランジ
スタの特性を向上させる薄膜トランジスタの製造方法を
提供するものである。また、本発明は、該活性層を構成
するシリコン層よりも屈折率の高い絶縁膜を該活性シリ
コン層に被着形成することによって、レーザービームの
エネルギーを有効に利用する薄膜トランジスタの製造方
法を提供するものである。
【0011】
【課題を解決するための手段】本発明は、絶縁基板上に
減圧化学気相成長法によりシリコン層を被着形成する工
程と、該シリコン層上に該シリコン層より屈折率が小さ
い絶縁薄膜を被膜形成する工程と、該絶縁薄膜にレーザ
ービームを照射して、該シリコン層を結晶化する工程と
を含むことを特徴とする薄膜トランジスタの製造を提供
するものである。
【0012】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。実施例1を図1に、実施例2を図2に、実施
例3を図3にそれぞれ記載した。
【0013】図1a〜hは本発明に関わる薄膜トランジ
スタの製造工程を示す断面図である。図1aに示すが如
くあらかじめ洗浄した絶縁性基板上101に例えば透明
なガラス基板上に常圧化学気相成長法によって二酸化珪
素膜102を基板温度200〜350℃の温度で200
nmの厚さで被着形成する。
【0014】次に、例えば減圧化学気相成長法によって
基板温度600℃で膜厚150nmのn型の多結晶シリ
コン層を被着形成する。該n型の多結晶シリコン層に含
まれる不純物としては、リン、ヒ素、アンチモンが挙げ
られる。ついで該n型の多結晶シリコン層をパターニン
グして、薄膜トランジスタのソース領域及びドレイン領
域となる島状の領域103及び104を形成する。
【0015】上記ソース領域103及びドレイン領域1
04の形成法は上記に限られるものでなく、例えば、該
二酸化珪素膜102上にi型のシリコン層を減圧化学気
相成長法で基板温度550〜650℃で、膜厚150n
mの厚さで被着形成する。上記i型のシリコン層を形成
する原料ガスとして、SiH4 もしくはSi2 H4
 もしくは、SiH4 とSi2 H4 の混合ガスが
使用できる。 ついで該i型のシリコン層中に、イオン注入法によって
例えば、加速電圧120KeVで、1015〜1016
cm−2の濃度で不純物を導入する。ついで、上記シリ
コン中にイオン注入された不純物を活性化するために、
例えば基板温度600℃で窒素雰囲気中で2時間の熱ア
ニールをする。ついで、該シリコン層をパターニングし
てソース領域103及びドレイン領域を形成する。p型
の薄膜トランジスタを形成する場合には、前記のイオン
注入の工程に於いて、n型の不純物の代わりにp型の不
純物例えばホウ素をイオン注入してソース領域103及
びドレイン領域104を形成すればよい。
【0016】次に、純水で希釈された例えば重量濃度3
%のHF溶液で該ソース領域及びドレイン領域の表面に
形成された自然酸化膜を除去する。
【0017】次に、図1aのように薄膜トランジスタの
能動領域となるシリコン層を例えば減圧化学気相成長法
でば基板温度550〜650℃で膜厚15nm〜70n
mで前記ソース領域103及びドレイン領域104が形
成された基板を覆うように被着形成する。該シリコン層
を形成するための原料ガスとして、SiH4 、もしく
はSi2 H4 、もしくはSiH4 とSi2 H4
 の混合ガスが使用できる。
【0018】該シリコン層を減圧化学気相成長法で形成
するときの基板温度は550℃以上であるため、形成さ
れた該シリコン層に含まれる水素は1%以下であり、グ
ロー放電によりSiH4 を分解して堆積して形成され
たシリコン層よりも遥かに水素原子の含有量が少ない。
【0019】本実施例で製作する薄膜トランジスタの闘
値を制御するために、該シリコン層を形成後、例えばイ
オン打ち込み法により必要量の不純物を注入する。
【0020】次に、該シリコン層を、該ソース領域10
3と該ドレイン領域104の架け橋となるように図1d
の如く島上にパターニングし、シリコン層105を形成
する。
【0021】次に、図1cに示すように、該シリコン層
105上に、ゲート絶縁膜106を被着形成する。ゲー
ト絶縁膜106として、例えば二酸化珪素膜を常圧化学
気相成長法、あるいはスパッタ法、減圧化学気相成長法
、電子サイクロトロン共鳴法(ECR法)によって被着
形成する。該二酸化珪素膜の屈折率は1.2〜1.54
であり、該i型シリコン層よりも小さい。該二酸化珪素
膜の厚さは、100nm〜250nmである。該二酸化
珪素膜の厚さにより、該シリコン層105が受けるレー
ザービームエネルギーが変化する。
【0022】次に、図1dに示すように、該シリコン層
105にレーザービーム107を照射して結晶化する。 該レーザービーム107には、波長308nmのXeC
lエキシマパルスレーザーを用いる。この時のアニール
条件は、パルスレーザーのパルス幅は50nsecであ
り、該二酸化珪素膜の直前のパルスレーザーの個々のパ
ルスのエネルギー強度は250〜450mJcm−2で
ある。該i型シリコン層105の同一箇所に照射される
パルスの回数は複数回であっても構わない。ビームアニ
ールしているとき、該ゲート絶縁膜106上の雰囲気は
大気である。
【0023】減圧化学気相成長法によって形成された該
シリコン層が含有する水素は1%未満であるため、該レ
ーザービーム107の照射による水素の爆発的な気化に
よる該シリコン層105の表面には、凹凸が生じない。
【0024】また、レーザービームのエネルギーを有効
に利用するため、該ゲート絶縁膜106の厚さを該レー
ザービーム107の半波長の正数倍にする。図4に、6
00℃の基板温度で形成した25nmの厚みの多結晶シ
リコン層に、基板温度180℃の電子サイクロトロン共
鳴CVD法(ECRCVD法)で、厚さ154nmある
いは205nmの二酸化珪素膜を被着形成した場合の可
視紫外光の吸光度を示す。該レーザービーム107の波
長が308nmであれば、該ゲート絶縁膜の厚さが15
4nmの正数倍の厚さである場合、該シリコン層105
が効率よく該エネルギービームを吸収することが分かる
。必要に応じて適宜ゲート絶縁膜の厚さを変更できるこ
とは言うまでもない。
【0025】該レーザービームはXeClエキシマパル
スレーザーに限ることはなく、ArFエキシマレーザー
、KrFエキシマレーザー、YAGレーザー、ルビーレ
ーザーなどを該シリコン層105の結晶化に使用するこ
とができる。前記のように、レーザービームのエネルギ
ーを有効に利用するには、前記と同様にそれぞれのレー
ザービームの波長の半分の長さの正数倍の厚さの二酸化
珪素膜を該シリコン層105上に被着形成すれば良い。
【0026】また、ゲート絶縁膜は上記の二酸化珪素に
限ることなく、該シリコン層105よりも小さな屈折率
を有する絶縁膜例えばSiNx 、SiONなどを使用
することができる。
【0027】またシリコン層105が大気に接触しない
ため、レーザービームが照射されて加熱しているシリコ
ン層と大気中の酸素あるいは窒素などの気体分子と反応
しないため、良質な結晶を形成することができる。さら
に、該ゲート絶縁膜106と該シリコン層105が形成
する界面がレーザービームの照射によって良質化する。
【0028】該ビームアニールにより、図1eに示すよ
うに該シリコン層105は大粒径化した多結晶シリコン
層108になる。
【0029】次に、図1fに示すようにゲート電極10
9を形成する。例えばクロム薄膜をスパッタ法で例えば
150nmの膜厚で、該ゲート絶縁膜108を覆うよう
に被着形成し、ついでパターニングする。図1fではソ
ース領域103とゲート電極109の一部が重なり、ド
レイン領域104の一部とゲート電極109の一部が重
なる非自己整合型の例を示している。
【0030】次に、層間絶縁膜110をゲート電極10
9が形成された基板上に被着形成する。層間絶縁膜の材
料として、例えば、常圧化学気相成長法で形成された膜
厚500nmの二酸化珪素膜がある。さらに、電子サイ
クロトロン共鳴法、スパッタ法、減圧化学気相成長法な
どにより形成された二酸化珪素膜や、PSG、SiNx
 、SiON、耐熱性高分子膜などを層間絶縁膜110
としても良い。
【0031】次に、図1fに示すように該ソース領域1
03および該ドレイン領域104に該層間絶縁膜110
と該ゲート絶縁膜108を貫くようにコンタクト用の窓
部を設けた後、電極となる金属薄膜例えばアルミニウム
薄膜を被着形成し、パターニングしてソース電極111
およびドレイン電極112をそれぞれ形成する。薄膜ト
ランジスタを、アクティブマトリックス方式の液晶表示
体の絵素に用いる場合には、該ドレイン電極112の構
成材料として例えば、インジウム−スズの酸化物(IT
O)を材料にした透明電極を用いることができる。該I
TO薄膜をスパッタ法により被着形成し、パターンエッ
チングし、ついでソース電極材料であるアルミニウム薄
膜をスパッタ法により被着形成しパターンエッチングに
よりソース電極を形成する。
【0032】次に、図1hに示すように、該ソース電極
111および該ドレイン電極112が形成された基板を
覆うように、パッシベーション膜113を例えば窒化膜
を50nmを被着形成する。該パッシベーション膜は一
層に限ることはなく材料が異なった薄膜を重ねた複数の
層が積み重なったものでも良い。たとえば、まずスパッ
タ法によって厚さ200nmの二酸化珪素膜を該ソース
電極111及びドレイン電極112を覆うように被着形
成し、続いて有機高分子膜を被着形成してパッシベーシ
ョン膜として用いることもできる。該パッシベーション
膜113は薄膜トランジスタの外界からの汚染を防止す
るために、さらにこの薄膜トランジスタがアクティブマ
トリックス方式の液晶表示体の絵素に用いられる場合に
は、液晶分子に薄膜トランジスタが発生する直流電圧の
印加を低減する目的がある。
【0033】さらにこの次に、水素を含んだ気体中で例
えば300℃で1時間の熱処理を施して図1gのように
目的とする薄膜トランジスタを得る。ただし、パッシベ
ーション膜に300℃で分解する有機高分子膜を使用す
る場合には、該有機高分子膜を形成する前に上記の水素
処理をすることが必要である。
【0034】なお上例では非自己整合型の実施例を示し
たが、次の図2及び図3に示した実施例のようにソース
領域とドレイン領域がゲート電極に対して自己整合的に
構成される場合でも本発明は適用できる。
【0035】図2a〜iは本発明に関わる薄膜トランジ
スタの製造工程を示す断面図である。図2aに示すが如
くあらかじめ洗浄した絶縁性基板上201に例えば透明
なガラス基板上に常圧化学気相成長法によって二酸化珪
素膜202を基板温度200〜350℃の温度で200
nmの厚さで被着形成する。
【0036】次に、例えば減圧化学気相成長法によって
基板温度600℃で膜厚150nmのn型の多結晶シリ
コン層を被着形成する。該n型の多結晶シリコン層に含
まれる不純物としては、リン、ヒ素、アンチモンが挙げ
られる。ついで該n型のシリコン層をパターニングして
、図2aに示すように薄膜トランジスタのソース領域2
03及びドレイン領域204を形成する。上記ソース領
域203及びドレイン領域204の形成法は上記に限ら
れるものでなく、例えば、該二酸化珪素膜202上に、
i型の多結晶シリコン層を例えば減圧化学気相成長法で
基板温度550〜650℃で、例えば膜厚150nmの
厚さで被着形成する。上記i型多結晶シリコン層を形成
する原料ガスとして、SiH4 もしくはSi2 H4
 もしくは、SiH4 とSi2 H4 の混合ガスが
使用できる。ついで該i型のシリコン層中に、イオン注
入法によって例えば、加速電圧120KeVで、101
5〜1016cm−2の濃度で不純物を導入する。つい
で、上記シリコン中にイオン注入された不純物を活性化
するために、例えば基板温度600℃で2時間の熱アニ
ールをする。ついで、該シリコン層をパターニングして
ソース領域203及びドレイン領域204を形成する。 p型の薄膜トランジスタを形成する場合には、前記のイ
オン注入の工程に於いて、n型の不純物の代わりにp型
の不純物を、例えばホウ素をイオン注入してソース領域
203及びドレイン領域204を形成すればよい。  
次に、純水で希釈された例えば重量濃度3%のHF溶液
で該ソース領域203及びドレイン領域の表面に形成さ
れた自然酸化物を除去する。次に、図2bに示すように
、薄膜トランジスタの能動領域となるシリコン層を例え
ば減圧化学気相成長法で例えば基板温度550〜650
℃で膜厚15nm〜70nmで前記ソース領域203及
びドレイン領域204が形成された基板を覆うように被
着形成する。該シリコン層を形成するための原料ガスと
して、SiH4 、もしくはSi2 H4 、もしくは
SiH4 とSi2 H4 の混合ガスが使用できる。
【0037】該シリコン層を減圧化学気相成長法で形成
するときの基板温度は550℃以上であるため、形成さ
れた該i型多結晶シリコン層に含まれる水素は1%以下
であり、グロー放電によりSiH4 を分解して堆積し
て形成されたシリコン層よりも遥かに水素原子の含有量
が少ない。
【0038】本実施例で製作する薄膜トランジスタの闘
値を制御するために、該シリコン層を形成後、例えばイ
オン打ち込み法により必要量の不純物を注入する。
【0039】次に、該シリコン層を、該ソース領域20
3と該ドレイン領域204の架け橋となるように図2b
の如く島上にパターニングし、シリコン層205を形成
する。
【0040】次に、図2cに示すように、該シリコン層
205上に、ゲート絶縁膜206を被着形成する。ゲー
ト絶縁膜206として、例えば二酸化珪素膜を常圧化学
気相成長法、あるいはスパッタ法、減圧化学気相成長法
、電子サイクロトロン共鳴法(ECR法)によって被着
形成する。該二酸化珪素膜の屈折率は1.2〜1.54
であり、該シリコン層105よりも小さい。該二酸化珪
素膜の厚さは、100nm〜250nmである。該ゲー
ト絶縁膜206の厚さにより、次に説明するように該シ
リコン層205が受けるレーザービームエネルギーが変
化する。
【0041】次に、図2dに示すように、該シリコン層
205にレーザービーム207を照射して結晶化する。 該レーザービーム207には、波長308nmのXeC
lエキシマパルスレーザーを用いる。この時のアニール
条件は、パルスレーザーのパルス幅は50nsecであ
り、該ゲート絶縁膜206の直前のパルスレーザーの個
々のパルスのエネルギー強度は250〜450mJcm
−2である。該シリコン層205の同一箇所に照射され
るパルスの回数は複数回であっても構わない。ビームア
ニールしているとき、該ゲート絶縁膜206上の雰囲気
は大気である。減圧化学気相成長法によって形成された
該シリコン層205が含有する水素は1%未満であるた
め、該レーザービーム207の照射による水素の爆発的
な気化による該シリコン層205の表面には、凹凸が生
じない。
【0042】また、該ゲート絶縁膜の厚さを、図1に示
した実施例と同様な理由で該レーザービーム207の波
長の正数倍にすると、該レーザービーム207のエネル
ギーを有効に使用することができる。
【0043】また、図1の実施例と同様な理由で該シリ
コン層205は良質な結晶状態にある。該ビームアニー
ルにより、図2eに示すように該シリコン層205は大
粒径化した多結晶シリコン層208層になる。
【0044】次に、図2fのように、金属薄膜または半
導体でゲート電極209を形成する。該ゲート電極20
9と該ソース領域203、さらに該ゲート電極209と
該ドレイン領域204は、薄膜の積み重ね方向について
重なる領域を形成しない、いわゆるオフセット構造とす
る。ゲート電極の材料には、例えばリンを含むシリコン
層を使用することができ、膜厚は350nmである。
【0045】次に、図2gのように、該ゲート電極20
8を貫いて、該多結晶シリコン層のオフセット構造部分
に、該ゲート電極209に対して自己整合的にイオン注
入210する。製作する薄膜トランジスタがn型の場合
には、イオン注入するイオンは、リン、ヒ素、アンチモ
ンである。例えばリンの場合、該ゲート絶縁膜206の
厚さが150nmであれば、イオン注入する条件は加速
電圧120KeVでイオン注入量が1×1015〜1×
1016cm−3 である。また、製作する薄膜トラン
ジスタがp型の場合には、イオン注入するイオン種は、
ホウ素などである。例えばホウ素の場合には、該ゲート
絶縁膜206の厚さが150nmであれば、イオン注入
する条件は加速電圧40KeVで、イオン注入量が1×
1015〜1×1016cm−3である。図2gに示す
ように、ゲート電極209に対して自己整合的に不純物
が注入された領域211および212が形成される。
【0046】次に、該領域211及び212に含まれて
いる不純物を活性化する。イオン注入した不純物がリン
の場合、該領域211及び212の膜厚が25nmの場
合では、窒素雰囲気中で600℃で65時間の熱アニー
ルを行う。もしくは700℃で2時間のアニールを行う
。リンを注入したシリコン層の膜厚が25nmよりも厚
い場合には、リンの活性化に必要とする時間は短くなる
。イオン注入した不純物がホウ素の場合、ホウ素を注入
したシリコンの膜厚が25nmの場合では、窒素雰囲気
中で600℃で60分の熱アニールで十分活性化する。 上記の条件で、n型の薄膜トランジスタとp型の薄膜ト
ランジスタを同一基板上に製作する場合には、600℃
で65時間の熱アニールによって活性化すれば良い。
【0047】次に、層間絶縁膜213を例えば常圧化学
気相成長法によって二酸化珪素膜を500nmの厚さで
、該ゲート電極209を覆うように被着形成する。
【0048】次に、該層間絶縁膜213と該ゲート絶縁
膜208を貫いて、該ソース領域203に達するように
、および、該ドレイン領域204に達するようにソース
電極及びドレイン電極の配線のための窓部を、パターン
エッチングによって開ける。
【0049】次に、例えばスパッタ法によって例えば銅
及びシリコンを含むアルミニウム薄膜を800nmの厚
さで上記配線のための窓部を埋めるように被着形成し、
パターンエッチングしてドレイン電極215及びソース
電極214を形成する。
【0050】薄膜トランジスタを、アクティブマトリッ
クス方式の液晶表示体の絵素の駆動素子として用いる場
合には、該ドレイン電極215を例えばITOのような
透明電極で構成することができる。
【0051】次に図2iに示すように、該ソース電極2
14および該ドレイン電極215が形成された基板を覆
うように、パッシベーション膜216を例えば窒化膜を
50nmを被着形成する。該パッシベーション膜216
は一層に限ることはなく材料が異なった薄膜を重ねた複
数の層が積み重なったものでも良い。たとえば、まずス
パッタ法によって厚さ200nmの二酸化珪素膜を該ソ
ース電極214及びドレイン電極215を覆うように被
着形成し、続いて有機高分子膜を被着形成してパッシベ
ーション膜として用いることもできる。該パッシベーシ
ョン膜216は薄膜トランジスタの外界からの汚染を防
止するために、さらにこの薄膜トランジスタがアクティ
ブマトリックス方式の液晶表示体の絵素に用いられる場
合には、液晶分子に薄膜トランジスタが発生する直流電
圧の印加を低減する目的がある。
【0052】さらにこの次に、水素を含んだ気体中で例
えば300℃で1時間の熱処理を施して図2iのように
目的とする薄膜トランジスタを得る。ただし、パッシベ
ーション膜に有機高分子膜を使用する場合には、該有機
高分子膜を形成する前に上記の水素処理をすることが必
要である。
【0053】上記第2の実施例では自己整合型の薄膜ト
ランジスタの製造例であるが、該ドレイン電極215を
該ソース電極と同じ配線材料にして、n型の薄膜トラン
ジスタとp型の薄膜トランジスタを同一基板上に形成し
、適当に各々の薄膜トランジスタのゲート電極とソース
電極あるいはドレイン電極を接続することによって、C
−MOS回路を構成することができる。
【0054】図3a〜hは本発明に関わる薄膜トランジ
スタの製造工程を示す断面図である。図3aに示すが如
くあらかじめ洗浄した絶縁性基板上301に例えば透明
なガラス基板上に常圧化学気相成長法によって二酸化珪
素膜302を基板温度200〜350℃の温度で200
nmの厚さで被着形成する。
【0055】次に、薄膜トランジスタの能動領域となる
シリコン層を例えば減圧化学気相成長法で例えば基板温
度550〜650℃で例えば膜厚15nm〜70nmで
該二酸化珪素膜302を覆うように被着形成する。該i
型多結晶シリコン層を形成するための原料ガスとして、
SiH4 もしくはSi2H4 もしくは、SiH4 
とSi2 H4 の混合ガスが使用できる。
【0056】該シリコン層を減圧化学気相成長法で形成
するときの基板温度は550℃以上であるため、形成さ
れた該i型多結晶シリコン層に含まれる水素は1%以下
であり、グロー放電によりSiH4 を分解して堆積し
て形成されたシリコン層よりも遥かに水素原子の含有量
が少ない。
【0057】本実施例で製作する薄膜トランジスタの闘
値を制御するために、該シリコン層を形成後、例えばイ
オン打ち込み法により必要量の不純物を注入する。次に
、該シリコン層を、図3aの如く島上にパターニングし
、シリコン層303を形成する。
【0058】次に、図3bに示すように、該シリコン層
303上に、ゲート絶縁膜304を被着形成する。該ゲ
ート絶縁膜304として、例えば二酸化珪素膜を常圧化
学気相成長法、あるいはスパッタ法、減圧化学気相成長
法、電子サイクロトロン共鳴法(ECR法)によって被
着形成する。該二酸化珪素膜の屈折率は1.2〜1.5
4であり、該シリコン層303よりも小さい。該ゲート
絶縁膜304の厚さは、100nm〜250nmである
。該ゲート絶縁膜304の厚さにより、該シリコン層3
03が受けるレーザービームのエネルギーが変化する。
【0059】次に、図3bに示すように、該シリコン層
303にレーザービーム305を照射して結晶化する。 該レーザービーム305には、波長308nmのXeC
lエキシマパルスレーザーを用いる。この時のアニール
条件は、パルスレーザーのパルス幅は50nsecであ
り、該ゲート絶縁膜304の直前のパルスレーザーの個
々のパルスのエネルギー強度は250〜450mJcm
−2である。該シリコン層303の同一箇所に照射され
るパルスの回数は複数回であっても構わない。ビームア
ニールしているとき、該二酸化珪素膜上の雰囲気は大気
である。
【0060】減圧化学気相成長法によって形成された該
シリコン層が含有する水素は1%未満であるため、該レ
ーザービーム305の照射による水素の爆発的な気化に
よる該シリコン303の表面には、凸凹が生じない。
【0061】また、該ゲート絶縁膜の厚さを、図1に示
した実施例と同様な理由で該レーザービーム307の波
長の正数倍すると、該レーザービーム307のエネルギ
ーを有効に使用することができる。
【0062】また、図1の実施例と同様な理由でシリコ
ン層303は良質な結晶を有するシリコン層に変化する
。該ビームアニールにより、図3dに示すように該シリ
コン層303は大粒径化した多結晶シリコン層306に
なる。
【0063】次に、図3eのように、金属薄膜または半
導体でゲート電極307を形成する。ゲート電極の材料
には、例えばリンを含むシリコン層を使用することがで
き、膜厚は350nmである。
【0064】次に、図3gのように、該ゲート電極30
4を貫いて、該ゲート電極307に対して、自己整合的
にイオン注入308する。製作する薄膜トランジスタが
n型の場合には、イオン注入するイオン種として、リン
、ヒ素、アンチモンである。例えばリンの場合、該ゲー
ト絶縁膜304の厚みが150nmならば、イオン注入
する条件は加速電圧120KeVでイオン注入量が1×
1015〜1×1016cm−3 である。また、製作
する薄膜トランジスタがp型の場合には、イオン注入す
るイオン種として、ホウ素などである。例えばホウ素の
場合には、該ゲート絶縁膜304の厚みが150nmな
らば、イオン注入する条件は加速電圧40KeVで、イ
オン注入量が1×1015〜1×1016cm−3であ
る。
【0065】次に、該シリコン層303にイオン注入さ
れた不純物を活性化する。イオン注入した不純物がリン
の場合、該シリコン層303領域の膜厚が25nmの場
合では、窒素雰囲気中で600℃で65時間の熱アニー
ルを行う。もしくは700℃で2時間のアニールを行う
。リンを注入したシリコン層の膜厚が25nmよりも厚
い場合には、リンの活性化に必要とする時間は短くなる
。イオン注入した不純物がホウ素の場合、ホウ素を注入
したシリコン層の膜厚が25nmの場合では、窒素雰囲
気中で600℃で60分の熱アニールで十分活性化する
。上記の条件で、n型の薄膜トランジスタとp型の薄膜
トランジスタを同一基板上に製作する場合には、600
℃で65時間の熱アニールによって活性化すれば良い。 上記不純物の活性化により、図3fに示すようにソース
領域309及びドレイン領域310が形成される。
【0066】次に、層間絶縁膜311を例えば常圧化学
気相成長法によって例えば二酸化珪素膜を500nmの
厚さで、該ゲート電極307を覆うように被着形成する
。次に、該層間絶縁膜311と該ゲート絶縁膜304を
貫いて、該ソース領域312に達するように、および、
該ドレイン領域313に達するようにソース電極及びド
レイン電極の配線のための窓部をパターンエッチングに
よって開ける。
【0067】次に、例えばスパッタ法によって例えば銅
およびシリコンを含むアルミニウム薄膜を800nmの
厚さで上記配線のための窓部を埋めるように被着形成し
、パータンエッチングしてドレイン電極312およびソ
ース電極313を形成する。
【0068】薄膜トランジスタを、アクティブマトリッ
クス方式の液晶表示体の絵素の駆動素子として用いる場
合には、該ドレイン電極313を例えばITOのような
透明電極で構成することができる。
【0069】次に、図3hに示すように該ソース電極3
12および該ドレイン電極313がが形成された基板を
覆うように、パッシベーション膜314を例えば窒化膜
を50nmを被着形成する。該パッシベーション膜31
4は一層に限ることはなく材料が異なった薄膜を重ねた
複数の層が積み重なったものでも良い。例えば、まずス
パッタ法によって厚さ200nmの二酸化珪素膜を該ソ
ース電極312およびドレイン電極313を覆うように
被着形成し、続いて有機高分子膜を被着形成してパッシ
ベーション膜として用いることもできる。該パッシベー
ション膜216は薄膜トランジスタの外界からの汚染を
防止するために、さらにこの薄膜トランジスタがアクテ
ィブマトリックス方式の液晶表示体の絵素に用いられる
場合には、液晶分子に薄膜トランジスタが発生する直流
電圧の印加を低減する目的がある。
【0070】さらにこの次に、水素を含んだ気体中で例
えば300℃で1時間の熱処理を施して図3hのように
目的とする薄膜トランジスタを得る。ただし、パッシベ
ーション膜に有機高分子膜を使用する場合には、該有機
高分子膜を形成する前に上記の水素処理をする必要があ
る。
【0071】上記第3の実施例では自己整合型の薄膜ト
ランジスタの製造例であるが、該ドレイン電極313を
該ソース電極と同じ配線材料にして、n型の薄膜トラン
ジスタとp型の薄膜トランジスタを同一基板上に形成し
、適当に各々の薄膜トランジスタのゲート電極とソース
電極あるいはドレイン電極を接続することによって、C
−MOS回路を構成することができる。
【0072】
【発明の効果】以上説明したように、本発明薄膜トラン
ジスタの製造方法は、活性層シリコン層に減圧化学気相
成長法による水素含有量の少ないシリコン層を使用して
いるため、エネルギー密度の異なるレーザービームを照
射しなくても、凸凹のない良好な表面を有する活性シリ
コン層を得ることができる。
【0073】また、ゲート絶縁膜を形成してから、レー
ザービームを活性シリコン層に照射しているため、レー
ザービームのエネルギーを有効にシリコン層の結晶化に
利用することができるため、ゲート絶縁膜を透過しない
で直接シリコン層をレーザービームを照射することに比
べ、より小さなエネルギー密度でシリコン層を結晶化す
ることができる。
【0074】また、レーザービームがゲート絶縁膜を透
過して活性層シリコン層を結晶化しているため、ゲート
絶縁膜と活性シリコン層の界面の状態が良好なため、移
動度が大きくリーク電流の少ない薄膜トランジスタを製
造することができる。
【0075】さらに、レーザービームによる移動度の大
きな自己整合型の薄膜トランジスタによってC−MOS
回路をガラス基板上に形成できる。よって、本発明によ
りアクティブマトリックス法の液晶表示体の駆動回路を
、絵素トランジスタが形成されている同一基板上に被着
形成できるので、アクティブマトリックス方式の安価な
液晶表示体を製造することができる。
【0076】さらに、本発明は高性能の三次元素子の製
造にも適用可能である。
【図面の簡単な説明】
【図1】本発明の薄膜トランジスタの製造方法を実現す
る第1の実施例の工程図である。
【図2】本発明の薄膜トランジスタの製造方法を実現す
る第2の実施例の工程図である。
【図3】本発明の薄膜トランジスタの製造方法を実現す
る第3の実施例での工程図である。
【図4】シリコン層上に形成した二酸化珪素膜の厚みに
対する、308nmの波長の光に関するシリコン層の吸
光度を表わした図である。
【符号の説明】
101、201、301  絶縁基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に減圧化学気相成長法によりシ
    リコン層を被着形成する工程と、該シリコン層上に絶縁
    薄膜を被着形成する工程と、該絶縁薄膜にレーザービー
    ムを照射して、該不純物を含まない多結晶シリコン層を
    結晶化する工程とを含むことを特徴とする薄膜トランジ
    スタの製造方法。
  2. 【請求項2】前記絶縁薄膜の屈折率が前記シリコン層の
    屈折率より小さいことを特徴とする請求項第1記載の薄
    膜トランジスタの製造方法。
JP6997091A 1991-04-02 1991-04-02 薄膜トランジスタの製造方法 Pending JPH04305940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6997091A JPH04305940A (ja) 1991-04-02 1991-04-02 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6997091A JPH04305940A (ja) 1991-04-02 1991-04-02 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH04305940A true JPH04305940A (ja) 1992-10-28

Family

ID=13418024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6997091A Pending JPH04305940A (ja) 1991-04-02 1991-04-02 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH04305940A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337231B1 (en) * 1993-05-26 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6677191B1 (en) 1999-11-19 2004-01-13 Koninklijke Philips Electronics N.V. Method of producing a top-gate thin film transistor
KR100700501B1 (ko) * 2006-01-19 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
JP2011103370A (ja) * 2009-11-11 2011-05-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2014033231A (ja) * 2007-02-22 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337231B1 (en) * 1993-05-26 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6677191B1 (en) 1999-11-19 2004-01-13 Koninklijke Philips Electronics N.V. Method of producing a top-gate thin film transistor
KR100700501B1 (ko) * 2006-01-19 2007-03-28 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
JP2014033231A (ja) * 2007-02-22 2014-02-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011103370A (ja) * 2009-11-11 2011-05-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法

Similar Documents

Publication Publication Date Title
US7368367B2 (en) Method for forming a semiconductor
US6066516A (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
KR100302378B1 (ko) 반도체장치 및 액정 표시장치
KR100191091B1 (ko) 박막 반도체 장치와 그 제조방법
TW515101B (en) Method for fabrication of field-effect transistor
JPH0541354A (ja) 半導体装置およびその作製方法
US5183780A (en) Method of fabricating semiconductor device
US20020034845A1 (en) Method of forming polycrystalline semiconductor film
JPH02148831A (ja) レーザアニール方法及び薄膜半導体装置
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JPH04305940A (ja) 薄膜トランジスタの製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP2003168690A (ja) トランジスタ及びトランジスタの製造方法
JP3361670B2 (ja) 半導体装置およびその製造方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JPH04305939A (ja) 薄膜トランジスタの製造方法
JPH0574704A (ja) 半導体層の形成方法
JP4547857B2 (ja) トランジスタの製造方法
JP3094542B2 (ja) アクティブマトリクス基板の製造方法
JPH0582552A (ja) 薄膜トランジスタの製造方法
JP3467571B2 (ja) 薄膜トランジスタの製造方法
JPH11186552A (ja) 薄膜トランジスタの製造方法
JPH0831737A (ja) 半導体装置およびその製造方法
JPH0982639A (ja) 半導体装置およびその製造方法