JP3467571B2 - 薄膜トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックス方式の液晶ディスプレイや、イメージセンサや、
液晶シャッターアレイや、３次元集積素子などに応用さ
れる薄膜トランジスタの製造方法に関する。

【０００２】

【従来の技術】従来、絶縁基板上の半導体薄膜は、アク
ティブマトリクス型の液晶表示体の絵素に応用されてい
るように、次のような利点を有することが知られてい
る。

【０００３】シリコン基板では実現が困難な可視光線
を透過するような透明の基板上に均一な特性のトランジ
スタを形成できる。Ｐ−Ｎ接合面積を小さくすること
により、浮遊容量を小さくできる。

【０００４】また、バルク半導体の技術を応用して石英
基板上に薄膜トランジスタを形成して、同じ基板上に絵
素トランジスタや、同じ基板上にこの絵素を駆動するた
めの薄膜トランジスタによるＣ−ＭＯＳ回路を構成して
いる例もある。ところが、このＣ−ＭＯＳ回路は１００
０℃以上の温度で形成したゲート絶縁膜や、イオン注入
後の不純物の活性化を行っているため、歪点が８００℃
以下の安価な大面積のガラス基板が使えない欠点があっ
た。

【０００５】また、サファイア等の単結晶絶縁基板が高
価であることから、これに代わるものとして、溶融水晶
板や、Ｓｉ基板を１０００℃以上温度で酸化して形成し
た非晶質ＳｉＯ₂膜やＳｉ基板上に堆積した非晶質Ｓｉ
Ｏ₂膜あるいは非晶質ＳｉＮ膜を用い、これらの上に半
導体薄体を形成する方法が提案されている。ところが、
これらＳｉＯ₂膜やＳｉＮ膜は単結晶でないため、その
上にシリコン層を被着形成し１０００℃以上の温度のプ
ロセスで結晶化すると基板上には多結晶が成長する。こ
の多結晶の粒径は数１０ｎｍであり、このうえにＭＯＳ
トランジスタを形成しても、そのキャリア移動度はバル
クシリコン上のＭＯＳトランジスタの数分の１程度であ
る。

【０００６】また、液晶表示体のアクティブマトリック
ス基板用に、歪点が８５０℃以下の安価なガラス基板上
のＭＯＳトランジスタでは、１０００℃以上のプロセス
を利用することが出来ないので、減圧化学気相成長法で
シリコン層を堆積しても、多結晶の粒径は高々数ｎｍで
あるため、この上にＭＯＳトランジスタを形成しても、
そのキャリア移動度は、バルクシリコン上のＭＯＳトラ
ンジスタの数十分の１程度である。

【０００７】そこで最近、レーザービームや電子ビーム
等をシリコン薄膜上を走査し、該薄膜の溶融再固化を行
うことにより、結晶粒径を増大させ単結晶化する方法が
検討されている。この方法によれば、絶縁基板上に高品
質シリコン単結晶相を、または高品質多結晶を形成で
き、それを用いて作成した素子の特性も向上し、バルク
シリコンに作成した素子の特性と同程度まで改善され
る。さらにこの方法では、素子を積層化することが可能
となりいわゆる３次元ＩＣの実現が可能となる。そして
高密度、高速、多機能などの特徴を持つ回路が得られる
ようになる。

【０００８】レーザービームをＭＯＳトランジスタの能
動領域のシリコン層の結晶化に応用し、ＭＯＳトランジ
スタの高性能化を試みた第１の従来例として公開特許公
報昭６１−７８１１９、「半導体の製造方法」が挙げら
れる。

【０００９】また、３次元素子や液晶表示体の薄膜トラ
ンジスタの形成のために、自己整合型の構造を得るため
に、イオン注入法により不純物を注入し、レーザービー
ムの照射によって薄膜トランジスタのソース領域および
ドレイン領域を形成する試みがなされている。この方法
によれば、６００℃以下の低温プロセスにより、自己整
合型の薄膜トランジスタを形成できる。

【００１０】レーザービームをＭＯＳトランジスタのソ
ース・ドレイン領域に注入された不純物の活性化に応用
した第２の従来例として、Extended Abstracts of the
22nd(1990 International) Conference on Solid State
Devices and Materials,Sendai,1990,pp.971-974 「La
rge Area Doping Process for Fabricating of p-SiTF
T's Using Bucket Ion Source and XeCl Excimer Laser
Annealing」が挙げられる。

【００１１】上記に挙げた第１の従来例を図６に示しな
がら説明する。ＣＶＤ法により多結晶シリコン層を石英
よりも低融点の耐熱性ガラス６０１に形成し、図６ａの
ように短波長のレーザー６０４を照射して多結晶シリコ
ン層の表面部を結晶化し、次に、図６ｂのようにシリコ
ンイオン注入６０５して上記レーザー照射したシリコン
層の下部領域６０７を非晶質化し、次にこのシリコン層
を６００℃で１５時間程度の熱処理を施して非晶質部を
固相成長させて結晶粒子の粒径の増大６０８を試みてい
る。薄膜トランジスタの能動領域の膜厚が１００ｎｍ以
下、特に２０〜５０ｎｍの膜厚であるときに実行移動度
が大きな良好な電気的特性が得られることは周知の事実
である。従来例では膜厚が数十ｎｍ程度の薄膜シリコン
層を得るために、図６ｅのように上記に示した固相成長
工程が終了した多結晶シリコン層に対し、表面を燐酸に
てエッチング処理を施している。一般に、固相成長を施
した多結晶シリコン層は、ＴＥＭ（電子透過顕微鏡）に
よる観察では粒径数μｍ程度の大きな結晶粒が得られる
ことは知られているが、結晶粒界（グレンバウンダリ）
ばかりでなく結晶粒内部には極めて多数の微細な欠陥が
存在している。このため、薄膜トランジスタの電気的特
性、例えば実行移動度の増加のために従来例では上記の
固相成長後の多結晶シリコン層を水素化処理を試みてい
る。従来例ではこの水素化処理を図６ｄあるいは図６ｅ
の工程が終了した段階で施し、上記多結晶シリコン層の
良質化を実現する試みをしている。

【００１２】さらに、従来例では上記のように製造され
た多結晶シリコン層を薄膜トランジスタの形成に応用し
ているが、不純物ドープ多結晶シリコン層により形成さ
れたゲート電極をマスクとしたセルフアライン法により
ソース領域とドレイン領域を形成して図６ｇのように薄
膜トランジスタを形成している。

【００１３】しかしながら、上記の従来例では次のよう
な問題点があった。すなわち、ＣＶＤ法により形成した
多結晶シリコン層に短波長のレーザー光を照射して表面
部のみを結晶化させ、シリコンイオンの注入により、上
記シリコン層の下部領域を非晶質化した後に固相成長処
理して大粒径の結晶粒を得ようと試みている。しかしな
がら、エキシマレーザーのビームアニールによるアニー
ルされたシリコン層６０６の結晶粒の大きさは１００ｎ
ｍ程度であり、イオン注入後の固相成長の工程では、シ
リコン層６０６の一つ一つの結晶が核となって非晶質層
６０７が結晶化するため、従来例の固相成長により得ら
れる結晶の粒径は、シリコン層６０６の大きさに制限さ
れて、結局固相成長により得られる結晶の粒径は高々１
００ｎｍとなり、従来例が目的とする大粒径の結晶は得
られない。また、固相成長による結晶は、その内部に微
細な欠陥が多数発生するので、従来例による方法では内
部に結晶欠陥を多数存在する、粒径が１００ｎｍの結晶
が得られるに過ぎない。

【００１４】また、薄膜トランジスタの電気的特性の向
上を図るために、上記の方法で結晶化されたシリコン層
を燐酸でエッチングして薄膜化しているが、燐酸による
エッチング速度がわずか０．２〜０．３Å／分であるた
め、１００ｎｍの初期の膜厚を２０ｎｍ〜５０ｎｍにす
るためには１６０分から４００分も時間がかかる。１７
０℃の燐酸溶液の状態の時経変化に対する管理が困難な
ばかりでなく、いわゆるスループットが極めて低くなる
欠点がある。

【００１５】また、１７０℃の燐酸液にガラス基板をさ
らすため、多結晶シリコン膜が形成されていない裏面か
ら、ガラスの構成成分、例えばアルミニウムイオン、カ
ルシウムイオン、ナトリウムイオンなどが燐酸液中に溶
解し、上記燐酸でエッチングされた多結晶シリコン膜表
面に上記のイオンが付着し、多結晶シリコン層の品質を
著しく低下させる問題点がある。よって、この方法を応
用して作製された薄膜トランジスタのサブスレッショル
ド特性は低下してしまう。

【００１６】また、図６ｄの固相成長工程終了後、ある
いは図６ｅの燐酸による多結晶シリコン層の薄膜工程終
了後に、結晶粒界に生じている結晶欠陥、シリコン原子
の未結合手、いわゆるトラップを減少させるため水素化
処理を施し、この工程の終了の後、不純物ドーピング多
結晶によりゲート電極を形成している。不純物ドーピン
グ多結晶シリコンの形成には６００℃程度の温度が必要
であるが、４５０℃以上の温度の熱処理で水素原子はシ
リコン原子から解離してしまう。よって、従来例の方法
による薄膜トランジスタの形成方法では、多結晶シリコ
ン膜中の水素原子が抜けるため、固相成長によって結晶
の粒径の増大を試みているのにもかかわらず、電気的特
性が極めて低い薄膜トランジスタとなる問題があった。

【００１７】上記第２の従来例では、絶縁膜を剥離して
露出したソース・ドレイン領域のシリコン薄膜にバケッ
トイオンソース装置を用いて不純物をイオン注入し、ア
ルゴンレーザーのビームアニールによりこの不純物を活
性化して、ゲート電極に対して自己整合的にソース・ド
レイン領域を形成している。イオン注入法ではシリコン
薄膜の深さｙ方向に注入されたイオンが、ｙ軸とは傾い
た方向にチャネリングするいわゆる２次元的なチャネリ
ングをするために、図７ａに示すようにゲート電極下
の、ソース領域とチャンネル領域の境界部、およびドレ
イン領域とチャンネル領域の境界部にも不純物が注入さ
れるが、第２の実施例のようにレーザービームを照射す
ることによりシリコン層に注入された不純物を活性化す
ると、上記に述べた境界領域の不純物が活性化されず、
図７ｂに示すように不純物が活性化されず欠陥が存在す
る領域７１０が残ることになる。よって、第２の従来例
により製作された薄膜トランジスタは、ゲート電極下の
ドレイン領域とチャンネル領域の境界部分の欠陥のため
に、ゲート電圧がオフ状態において、ソース・ドレイン
間のリーク電流が大きくなる問題点があった。

【００１８】

【発明が解決しようとする課題】本発明は、上記の点に
鑑み安価なガラス基板が使用できるプロセス温度で、ゲ
ート電極に対して、ソース領域およびドレイン領域を自
己整合的に形成する薄膜トランジスタの製造方法を提供
するものである。また、本発明は、基板全面に渡って均
一に、ソース領域およびドレイン領域を自己整合的に形
成する薄膜トランジスタの製造方法を提供するものであ
る。また、本発明は、欠陥を有しない良質な多結晶シリ
コン薄膜により、移動度の大きい電気的特性の優れた薄
膜トランジスタの製造方法を提供するものである。ま
た、本発明は、安価なガラス基板が使用できるプロセス
温度で、ソース・ドレイン間のリーク電流の発生が少な
い自己整合型の薄膜トランジスタの製造方法を提供する
ものである。

【００１９】

【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、基板上にシリコン層を形成する工程
と、 前記シリコン層にエネルギービームを照射して結
晶化させる工程と、前記シリコン層上にゲート絶縁膜を
介してゲート電極を形成する工程と、前記シリコン層に
不純物をイオン注入する工程と、前記イオン注入された
シリコン層にエネルギービームを照射し不純物を活性化
させソース領域及びドレイン領域を形成する工程と、前
記エネルギービームが照射されたイオン注入シリコン層
を７００〜８００℃の温度で、５分〜１０分のラピッド
サーマルアニーリング法で熱処理し、エネルギービーム
非照射領域の不純物を活性化させる工程と、を具備した
ことを特徴とする。また、前記シリコン層にエネルギー
ビームを照射して結晶化させる工程の後工程として、熱
処理を行う工程を更に設けるとよい。

【００２０】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。図１および図２は本発明の実施例の中核とな
る部分の説明を、図３、図４および図５は、図１および
図２の方法を応用した第１、第２および第３の薄膜トラ
ンジスタの製造方法の実施例をそれぞれ示す。

【００２１】図１は本発明に関わる薄膜トランジスタの
多結晶シリコン層の製造工程を示す断面図である。図１
ａに示すが如くあらかじめ洗浄した絶縁性基板、例えば
透明なガラス基板１０１上に常圧化学気層成長法によっ
て二酸化珪素膜１０２を基板温度２００〜３５０℃の温
度で２００ｎｍの厚さで被着形成する。

【００２２】次に、例えば減圧化学気層成長法によって
基板温度５５０〜６５０℃で膜厚１０ｎｍ〜５０ｎｍの
シリコン層１０３を被着形成する。薄膜トランジスタの
閾値を制御するために、不純物をイオン注入法などで該
シリコン層１０３中に導入してもよい。

【００２３】次に図１ｂに示すようにエネルギービーム
を該シリコン層に照射する。エネルギービームとして
は、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザー
が挙げられる。減圧化学気相成長法により形成されたシ
リコン層の場合のビームアニール条件は、パルスレーザ
ーのパルス幅は５０ｎｓｅｃであり、該シリコン層１０
３の直前のパルスレーザーの個々のパルスのエネルギー
強度は２００〜７００ｍＪｃｍ^-2であり、より適当な強
度としては３００〜６００ｍＪｃｍ^-2である。該シリコ
ン層１０３の同一箇所に照射されるパルスの回数は複数
回であっても構わない。ビームアニールしているとき、
該シリコン層１０３の周辺の酸素の分圧は１０^ー5ｍｍＨ
ｇ以下である。あるいは、ビームアニールしていると
き、該シリコン層１０３の周辺は、Ｈｅ、Ｎｅ、Ａｒ、
Ｋｒ、Ｘｅあるいはこれらの混合ガスである不活性ガス
雰囲気である。

【００２４】なぜなら、該シリコン層１０３の表面ある
いはその近傍に酸素が存在すると、ビームアニールによ
って該シリコン層１０３の温度が上昇したとき、酸素あ
るいは窒素が反応し不純物として該シリコン層中に取り
込まれ良好なシリコン層が得られない。よって、シリコ
ン層をアニールするときには、できる限り真空中あるい
は不活性ガス雰囲気でアニールするとよい。ただし、レ
ーザーアニール後フッ酸などで結晶化したシリコン層の
表面を除去する場合には、酸素雰囲気あるいは窒素雰囲
気あるいは大気中でもビームアニール可能である。

【００２５】該レーザービーム１０４はＸｅＣｌエキシ
マレーザーに限ることはなく、ＡｒＦエキシマレーザ
ー、ＫｒＦエキシマレーザー、ＹＡＧレーザーなども利
用することができる。

【００２６】該ビームアニールにより、図１ｃに示す様
にシリコン層は、結晶形態がシェブロン構造の多結晶シ
リコン層１０５になる。

【００２７】シリコン層と二酸化珪素の界面における電
位障壁は約３．１ｅＶであるので,ビームアニールする
ときのエネルギービームが例えば波長が３０８ｎｍのエ
キシマレーザーのような紫外光の場合、シリコン層の電
子が二酸化珪素膜１０２に注入されて、シリコン層の二
酸化珪素の界面と反対側の界面には正の電荷を保持する
ようになる。このため、この正電荷を消滅させない限
り、できあがった薄膜トランジスタのゲート電圧に対す
るドレイン電流の特性はデプレションの傾向を示してし
まう。よって、エネルギービームとして特に紫外光を用
いる場合には、このシリコン中の正孔を消滅させること
が必要になる。二酸化珪素ではなく窒化珪素や窒化酸化
珪素に被着形成されたシリコン層に、あるいはガラス基
板上に直接被着形成されたシリコン層に紫外光を照射し
ても同様な現象が生じるので、上記の理由でシリコン中
に発生した正孔を消滅することが必要になる。

【００２８】次に、多結晶シリコン層中に残存する応
力、および多結晶シリコン層１０５と二酸化珪素膜１０
２の間に存在する多数の不整合、および多結晶シリコン
層を構成する結晶粒子の粒界に存在する不整合、および
多結晶シリコン粒子中に存在する点欠陥および正孔を減
少または消滅させるため、熱処理を施す。該熱処理の条
件としては、例えば３００〜６５０℃の温度で、時間は
１０分から２０時間、試料周囲の雰囲気は窒素ガス中あ
るいは不活性ガス中あるいは水素を含んだ不活性ガス中
である。基板に伸縮や反りなどの問題がなければ２０時
間を超える時間でも構わない。または、７００〜８００
℃の温度で５〜１０分のラピッドサーマルアニーリング
法でも十分な効果があり、しかも、前記の条件では安価
なガラス基板を使用できる。この熱処理により、多結晶
シリコン層１０５は、結晶欠陥がほとんどなく、結晶粒
界や、シリコン層と二酸化珪素の不整合性が少ない電気
的特性に優れた良質な多結晶シリコン層１０６を得るこ
とができる。

【００２９】つぎに、ゲート電極に対して自己整合的に
不純物をシリコン層中にイオン注入する工程が終了した
後にレーザービームによりシリコン層中の不純物を活性
化し、２次元にチャネルした不純物を熱処理により活性
化する工程を、図２によって説明する。

【００３０】図２ａに示すように、シリコン層２０３中
に絶縁膜２０４を通してゲート電極２０５に対して自己
整合的に不純物をイオン注入する。例えばシリコン層２
０３の膜厚が５０ｎｍであり絶縁膜２０４の膜厚１５０
ｎｍであり不純物がリンである場合のイオン注入する条
件は、イオン打ち込み量が３×１０¹⁵ｃｍ^-2であり、加
速電圧は１２０ＫｅＶである。

【００３１】上記イオン注入により、図２ｂに示すよう
に不純物が注入された領域２０７および２０８が形成さ
れる。領域２０８は不純物が斜め方向にチャネルを起こ
してゲート電極下部にイオン注入された領域である。

【００３２】次に、イオン注入された不純物を活性化す
るためにレーザービーム２０９を図５ｃのように基板の
ゲート電極が形成されている側から照射する。レーザー
ビームの照射により領域２０７の不純物は活性化され不
純物ドーピング多結晶シリコン２１０が形成されるが、
ゲート電極下の領域２０８の不純物はレーザービームが
照射されず、また領域２０７で発生した熱の領域２０８
への熱伝導も不十分なので領域２０８の不純物は活性化
されないか不十分な活性化状態である。不純物が活性化
されない領域２０８が存在すると、この領域２０８が抵
抗となるため薄膜トランジスタのオン電流が減少し、ま
た、ドレイン領域をチャンネル領域の境界部に多数の欠
陥が存在することになるので、ゲート電圧のオフ領域で
ソース・ドレインのリーク電流が極めて大きくなる問題
が生じてしまう。

【００３３】そこで、次に該領域２０８の不純物を活性
化するために、熱処理工程を施す。熱処理工程の条件と
しては、３００〜６５０℃の温度で、時間は１０分から
２０時間、試料周囲の雰囲気は窒素ガス中あるいは不活
性ガス中あるいは水素を含んだ不活性ガス中である。基
板に伸縮や反りなどの問題がなければ２０時間を超える
時間で熱処理しても構わない。または、７００〜８００
℃の温度で５〜１０分のラピッドサーマルアニーリング
法でも十分な効果があり、しかも、前記の条件では安価
なガラス基板を使用できる。この熱処理により、該領域
２０８の不純物は活性化され結晶欠陥の極めて少ない良
質なシリコン層が得られる。この結果本発明によってオ
ン電流が大きく、ゲート電圧のオフ領域でソース・ドレ
インのリーク電流が少ない電気的特性に優れた薄膜トラ
ンジスタを製造することができる。

【００３４】レーザービームによって結晶化された領域
２１０の結晶が結晶化の成長核となるので、事実上３０
０〜６５０℃の温度で、時間は１０分から数時間の熱処
理でも十分である。

【００３５】次に、上記に述べた工程を応用した薄膜ト
ランジスタの製造方法について述べる。

【００３６】図３は薄膜トランジスタの第１の製造方法
の実施例である。図４は薄膜トランジスタの第２の製造
方法の実施例である。図５は薄膜トランジスタの第３の
製造方法の実施例である。

【００３７】図３ａ〜ｉは本発明に関わる薄膜トランジ
スタの製造工程を示す断面図である。図３ａに示すが如
くあらかじめ洗浄した絶縁性基板、例えば透明なガラス
基板３０１上に常圧化学気相成長法によって二酸化珪素
膜３０２を基板温度２００〜３５０℃の温度で２００ｎ
ｍの厚さで被着形成する。

【００３８】次に、例えば減圧化学気層成長法によって
基板温度５５０〜６５０℃で膜厚１５０ｎｍのｎ型のシ
リコン層を被着形成する。該ｎ型のシリコン層に含まれ
る不純物としては、リン、ヒ素、アンチモンが挙げられ
る。ついで該ｎ型のシリコン層をパターニングして、薄
膜トランジスタのソース領域及びドレイン領域となる島
上の領域３０３及び３０４を形成する。

【００３９】上記ソース領域３０３及びドレイン領域３
０４の形成法は上記に限られるものでなく、例えば、該
二酸化珪素膜３０２上に、ｉ型のシリコン層を減圧化学
気層成長法で例えば基板温度４５０〜６５０℃で、膜厚
１５０ｎｍの厚さで被着形成する。上記ｉ−型のシリコ
ン層を形成する原料ガスとして、ＳｉＨ₄もしくはＳｉ₂
Ｈ₄もしくは、ＳｉＨ₄とＳｉ₂Ｈ₄の混合ガスが使用でき
る。ついで該ｉ型のシリコン層中に、イオン注入法によ
って例えば、加速電圧１２０ｋｅＶで、１０ ¹⁵〜１０¹⁶
ｃｍ^-2の濃度で不純物を導入する。ついで、上記シリコ
ン中にイオン注入された不純物を活性化するために、基
板温度６００℃で窒素雰囲気中で２時間の熱アニールを
する。前記ｉ型シリコン中に注入された不純物を、レー
ザービームなどのエネルギービームによって活性化する
こともできる。ついで、該シリコン層をパターニングし
てソース領域３０３及びドレイン領域３０４を形成す
る。ｐ型の薄膜トランジスタを形成する場合には、前記
のイオン注入の工程に於いて、ｎ型の不純物の代わりに
ｐ型の不純物例えばホウ素をイオン注入してソース領域
３０３及びドレイン領域３０４を形成すればよい。

【００４０】次に、純水で希釈された例えば重量濃度３
％のＨＦ溶液で該ソース領域及びドレイン領域の表面に
形成された自然酸化膜を除去する。

【００４１】つぎに、薄膜トランジスタの能動領域とな
るシリコン層を例えば減圧化学気層成長法で例えば基板
温度６００℃で例えば膜厚１５ｎｍ〜７０ｎｍで前記ソ
ース領域３０３及びドレイン領域３０４が形成された基
板を覆うように被着形成する。該シリコン層を形成する
ための原料ガスとして、ＳｉＨ₄、もしくはＳｉ₂Ｈ₄、
もしくはＳｉＨ₄とＳｉ₂Ｈ₄の混合ガスが使用できる。

【００４２】該シリコン層３０５の形成方法は上記の減
圧化学気相成長法に限られることなく、グロー放電によ
るモノシランの分解により形成された水素を含有する非
晶質のシリコン層や、スパッタ法によるシリコン層でも
本発明は適用できる。

【００４３】本実施例で製作する薄膜トランジスタの閾
値を制御するために、該シリコン層を形成後、例えばイ
オン打ち込み法により必要量の不純物を注入する。

【００４４】次に該シリコン層を、該ソース領域３０３
と該ドレイン領域３０４の架け橋となるように図３ｂの
如く島上にパターニングし、シリコン層３０５を形成す
る。次に、図３ｃに示すように、該シリコン層３０５に
レーザービーム３０６を照射して結晶化する。該レーザ
ービーム３０６には、波長３０８ｎｍのＸｅＣｌエキシ
マパルスレーザーを用いる。減圧化学気相成長法により
形成されたシリコン層の場合のビームアニール条件は、
パルスレーザーのパルス幅は５０ｎｓｅｃであり、該シ
リコン層３０５の直前のパルスレーザーの個々のパルス
のエネルギー強度は２００〜６００ｍＪｃｍ^-2であり、
より適当な強度としては３００〜５００ｍＪｃｍ^-2であ
る。該シリコン層３０５の同一箇所に照射されるパルス
の回数は複数回であっても構わない。ビームアニールし
ているとき、該シリコン層３０５の周辺の酸素の分圧は
１０^ー5ｍｍＨｇ以下である。あるいは、ビームアニール
しているとき、該シリコン層３０５の周辺は、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｋｒ、Ｘｅあるいはこれらの混合ガスである
不活性ガス雰囲気である。

【００４５】なぜなら、該シリコン層３０５の表面ある
いはその近傍に酸素が存在すると、ビームアニールによ
って該シリコン層３０５の温度が上昇したとき、酸素あ
るいは窒素が反応し不純物として該シリコン層３０５中
に取り込まれ良好なシリコン層が得られない。よって、
シリコン層をアニールするときには、できる限り真空中
あるいは不活性ガス雰囲気でアニールするとよい。ただ
し、レーザーアニール後フッ酸などで結晶化したシリコ
ン層３０５の表面を除去する場合には、酸素雰囲気、窒
素雰囲気あるいは大気中でもビームアニール可能であ
る。

【００４６】該レーザービーム３０６はＸｅＣｌエキシ
マレーザーに限ることはなく、ＡｒＦエキシマレーザ
ー、ＫｒＦエキシマレーザー、ＹＡＧレーザーなども利
用することができる。

【００４７】該ビームアニールにより、図３ｄに示す様
にシリコン層３０５は多結晶シリコン層３０６になる。

【００４８】次に、多結晶シリコン層３０６中に残存す
る応力と、および多結晶シリコン層３０６と二酸化珪素
膜３０２の間に存在する多数の不整合、および多結晶シ
リコン層を構成する結晶粒子の粒界に存在する不整合、
および多結晶シリコン粒子中に存在する点欠陥および正
孔を減少または消滅させるため、熱処理を施す。該熱処
理の条件としては、実施例図１で示しながら説明した条
件で行えばよい。

【００４９】次に、図３ｅに示すように、該ソース領域
３０３および該ドレイン領域３０４および該多結晶シリ
コン層３０７を覆うようにゲート絶縁膜３０８を、例え
ば常圧化学気相成長法によって、例えば基板温度３００
℃で例えば膜厚１５０ｎｍの二酸化珪素膜を被着形成す
る。該ゲート絶縁膜３０８の形成方法および形成材料は
上記に限られるものではない。たとえば、電子サイクロ
トロン共鳴ＣＶＤ法によってＳｉＯ₂を被着形成しても
ゲート絶縁膜３０８として使用可能である。さらに、ま
ず電子サイクロトロン共鳴法（ＥＣＲ法）によるＳｉＯ
₂を該ソース領域３０３および該ドレイン領域３０４お
よび該多結晶シリコン膜３０７を覆うように被着形成
し、さらに常圧化学気相成長法によってＳｉＯ₂を被着
形成した、２層構造のゲート絶縁膜でも良い。また、Ｅ
ＣＲ法によるＳｉＯ₂の１層をゲート絶縁膜３０８とし
てもよい。次に、図３ｆに示すようにゲート電極３０９
を形成する。例えば不純物を導入したシリコン薄膜を該
ゲート絶縁膜３０８を覆うように被着形成し、続いてパ
ターニングする。該不純物が導入されたシリコン層とし
ては、リンを不純物として減圧化学気相成長法により形
成されたシリコン層や、ＰＥＣＶＤ法により形成された
リンを含む非晶質のシリコン層あるいは微結晶シリコン
層などがある。該ゲート電極の厚みは３００〜４００ｎ
ｍである。図３ｆに示すように、該ゲート電極３０９と
該ソース領域３０３が、薄膜の積層方向について重なり
がないいわゆるオフセット構造にする。同様に該ゲート
電極とドレイン領域３０４についてもオフセット構造と
する。

【００５０】次に、図３ｇの様に、該多結晶シリコン層
３０７のオフセット構造部分に、該ゲート電極３０９に
対して自己整合的に該ゲート絶縁膜３０８を貫いてイオ
ン注入３３０する。製作する薄膜トランジスタがｎ型の
場合には、イオン種としてリンなどがある。例えば、リ
ンの場合、該ゲート絶縁膜３０６の厚さが１５０ｎｍの
場合、イオン注入する条件は加速電圧１２０ｋｅＶでイ
オン注入量が１×１０ ¹⁵〜１×１０¹⁶ｃｍ^-3である。
また、製作する薄膜トランジスタがｐ型の場合には、イ
オン注入するイオン種として、ホウ素などがある。例え
ばホウ素の場合には、イオン注入する条件は加速電圧４
０ｋｅＶで、イオン注入量が１×１０¹⁵〜１×１０¹⁶ｃ
ｍ^-3である。図３ｇに示すように、ゲート電極３０９に
対して自己整合的に不純物が注入された領域３１１及び
３１２が形成される。

【００５１】次に、該領域３１１及び３１２に含まれて
いる不純物を活性化する。

【００５２】該オフセットの領域である３１１および３
１２シリコン層の厚みが２５ｎｍ程度であると、イオン
注入された不純物の熱アニールによる活性化は、例えば
前記の様なイオン注入条件で、窒素雰囲気中で６００℃
で６０時間以上もしくは７００℃で２時間のアニール条
件が必要である。このアニール条件では、不純物をゲー
ト電極に対して自己整合的に注入したとしても不純物の
チャンネルの横方向の拡散が大きくなり、結局ゲート電
極とソース電極の間、およびゲート電極とドレイン電極
の間で寄生容量が発生してしまう。歪点が６００℃前後
の安価なガラス基板上に薄膜トランジスタを製作するに
は、前記熱アニールによる活性化条件は適当ではない。

【００５３】図３ｈに示すように、レーザービームによ
り該領域３１１および３１２に注入された不純物を活性
化する。レーザービーム条件は、波長３０８ｎｍ、半値
幅５０ｎｓのＸｅＣｌエキシマレーザーを、３００〜６
００ｍＪｃｍ^-2のビームエネルギー強度で、大気中で基
板上に照射する。薄膜トランジスタに照射されるレーザ
ービームのパルスの数は適当に複数回であってもよい。
レーザービームによって活性化された該３０９および３
１０のシート抵抗は0.01〜0.05Ωｃｍ^-1であり、薄膜ト
ランジスタとして十分使用可能な抵抗値である。レーザ
ービームには前記のＸｅＣｌエキシマレーザーに限るこ
となく、ＡｒＦエキシマレーザー、ＫｒＦエキシマレー
ザー、紫外線と同じ領域に波長を持つＹＡＧレーザーの
高調波などを不純物の活性化に用いることができる。前
記レーザービームの照射により、領域３１１および３１
２は不純物を含む多結晶シリコン膜３１４および３１５
になる。

【００５４】また、前記不純物の活性化のためのレーザ
ービームの照射により、不純物を含んだシリコン層によ
って形成されたゲート電極も同時にアニールされ、抵抗
が減少する。シリコン層で形成されたゲート電極の厚み
は３００ｎｍ程度なのでレーザービームエネルギーは活
性領域のシリコン層には到達しない。

【００５５】次に、図２に示した方法により、熱処理を
施す。この熱処理により、ゲート電極下の斜め方向にチ
ャネルした不純物も活性化され結晶欠陥の極めて少ない
良質なシリコン層が得られる。この結果本発明によって
オン電流が大きく、ゲート電圧のオフ領域でソース・ド
レインのリーク電流が少ない電気的特性に優れた薄膜ト
ランジスタを製造することができる。

【００５６】レーザービームによってソース・ドレイン
領域が既に結晶化されているのでこれが結晶の成長核と
なるので、事実上３００〜６５０℃の温度で、時間は１
０分から数時間の熱処理でも十分である。

【００５７】次に、層間絶縁膜３１６をゲート電極３０
９が形成された基板上に被着形成する。層間絶縁膜の材
料として、例えば、常圧化学気相成長法で形成された例
えば膜厚５００ｎｍのＳｉＯ₂がある。さらに、電子サ
イクロトロン共鳴法、スパッタ法、減圧化学気相成長法
などにより形成されたＳｉＯ₂や、ＰＳＧ、ＳｉＮ_xを層
間絶縁膜３１６としても良い。

【００５８】次に、図３ｉに示すように該ソース領域３
０３および該ドレイン領域３０４に該層間絶縁膜３１６
と該ゲート絶縁膜３０８を貫くようにコンタクト用の窓
部を設けた後、電極となる金属薄膜例えばアルミニウム
薄膜を被着形成し、パターニングしてソース電極３１７
およびドレイン電極３１８をそれぞれ形成する。薄膜ト
ランジスタを、アクティブマトリックス方式の液晶表示
体の絵素に用いる場合には、該ドレイン電極３１８の構
成材料として例えば、インジウム−スズの酸化物（ＩＴ
Ｏ）を材料にした透明電極を用いることができる。該Ｉ
ＴＯ薄膜をスパッタ法により被着形成し、パターンエッ
チングし、ついでソース電極材料であるアルミニウム薄
膜をスパッタ法により被着形成しパターンエッチングに
よりソース電極を形成する。

【００５９】次に、該ソース電極３１７および該ドレイ
ン電極３１８が形成された基板を覆うように、パッシベ
ーション膜、例えば窒化膜３１９を５０ｎｍ被着形成す
る。該パッシベーション膜は一層に限ることはなく材料
が異なった薄膜を重ねた複数の層が積み重なったもので
も良い。たとえば、まずスパッタ法によって厚さ２００
ｎｍのＳｉＯ₂を該ソース電極３１７及びドレイン電極
３１２を覆うように被着形成し、続いて有機高分子膜を
被着形成してパッシベーション膜として用いることもで
きる。該パッシベーション膜３１９は薄膜トランジスタ
の外界からの汚染を防止するために、さらにこの薄膜ト
ランジスタがアクティブマトリックス方式の液晶表示体
の絵素に用いられる場合には、液晶分子に薄膜トランジ
スタが発生する直流電圧の印加を低減する目的がある。

【００６０】さらにこの次に、水素を含んだ気体中で例
えば３００℃で１時間の熱処理を施して図３ｉの様に目
的とする薄膜トランジスタを得る。ただし、パッシベー
ション膜に３００℃で分解する有機高分子膜を使用する
場合には、該有機高分子膜を形成する前に上記の水素処
理をすることが必要である。

【００６１】上記の実施例では自己整合型の薄膜トラン
ジスタの製造例であるが、ｎ型の薄膜トランジスタとｐ
型の薄膜トランジスタを同一基板上に形成し、各々の薄
膜トランジスタのゲート電極とソース電極あるいはドレ
イン電極を適当な配線材料で配線および接続することに
よって、Ｃ−ＭＯＳ回路を構成することができる。

【００６２】図４ａ〜ｉは本発明に関わる薄膜トランジ
スタの第２の製造方法の工程を示す断面図である。図４
ａに示すが如くあらかじめ洗浄した絶縁性基板、例えば
透明なガラス基板４０１上に例えば常圧化学気相成長法
によって二酸化珪素膜４０２を例えば基板温度２００〜
３５０℃の温度で例えば２００ｎｍの厚さで被着形成す
る。

【００６３】つぎに、シリコン層４０３を例えば減圧化
学気相成長法で例えば基板温度４５０〜６５０℃で例え
ば膜厚１５ｎｍ〜７０ｎｍで該二酸化珪素膜４０２を覆
うように被着形成する。該シリコン層４０３を形成する
ための原料ガスとして、ＳｉＨ₄、もしくはＳｉ₂Ｈ₄、
もしくはＳｉＨ₄とＳｉ₂Ｈ₄の混合ガスが使用できる。

【００６４】該シリコン層４０３の形成方法は上記の減
圧化学気相成長法に限られることなく、グロー放電によ
るモノシランの分解により形成された水素を含有する非
晶質のシリコン層や、スパッタ法によるシリコン層でも
本発明は適用できる。

【００６５】次に、該シリコン層４０３に、図４ｂに示
すようにレーザービーム４０４を照射して結晶化する。
該レーザービーム４０４には、波長３０８ｎｍのＸｅ−
Ｃｌエキシマパルスレーザーを用いる。減圧化学気相成
長法により形成されたシリコン層の場合のビームアニー
ル条件は、パルスレーザーのパルス幅は５０ｎｓｅｃで
あり、該シリコン層４０３の直前のパルスレーザーの個
々のパルスのエネルギー強度は２００〜６００ｍＪｃｍ
^-2であり、より適当な強度としては３００〜５００ｍＪ
ｃｍ^-2である。該シリコン層４０３の同一箇所に照射さ
れるパルスの回数は複数回であっても構わない。実施例
１と同じ理由で、ビームアニールしているとき、該シリ
コン層４０３の周辺の酸素の分圧は１０^ー5ｍｍＨｇ以下
である。ビームアニールしているとき該シリコン層４０
３の表面及びその周辺の酸素の分圧は１０^ー5ｍｍＨｇ以
下である。あるいは、ビームアニールしているとき、該
シリコン層４０３の周辺は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、
Ｘｅあるいはこれらの混合ガスである不活性ガス雰囲気
である。

【００６６】該レーザービーム４０４はＸｅＣｌエキシ
マレーザーに限ることはなく、ＡｒＦエキシマレーザ
ー、ＫｒＦエキシマレーザー、ＹＡＧレーザーなども利
用することができる。

【００６７】ビームアニール後島状にパターニングして
図４ｃに示すような多結晶シリコン層４０５となる。本
実施例では、該シリコン層４０３をビームアニールした
後にパターニングしているが、あらかじめ該シリコン層
を島状にパターニングしたのちに、前記のようにビーム
アニールして多結晶シリコン層４０５を形成することも
できる。

【００６８】次に、図１で示した方法により、熱処理を
施して該シリコン層４０５を良質化する。

【００６９】つぎに、図４ｄに示すように、該多結晶シ
リコン層４０５を覆うようにゲート絶縁膜４０６を、例
えば常圧化学気相成長法によって、例えば基板温度３０
０℃で例えば膜厚１５０ｎｍの二酸化珪素膜を被着形成
する。該ゲート絶縁膜４０６の形成方法および形成材料
は上記に限られるものではない。たとえば、電子サイク
ロトロン共鳴ＣＶＤ法によってＳｉＯ₂を被着形成して
もゲート絶縁膜４０８として使用可能である。ＥＣＲ法
により形成された二酸化珪素膜１層でゲート絶縁膜４０
８を形成してもよい。

【００７０】次に、図４ｅに示すようにゲート電極４０
７を形成する。例えば不純物を導入したシリコン薄膜を
該ゲート絶縁膜４０８を覆うように被着形成し、続いて
パターニングする。該不純物が導入されたシリコン層と
しては、リンを不純物として減圧化学気相成長法により
形成されたシリコン層や、ＰＥＣＶＤ法により形成され
たリンを含む非晶質のシリコン層などがある。該ゲート
電極の厚みは３００〜４００ｎｍである。

【００７１】次に、図４ｆの様に、該ゲート電極４０７
に対して自己整合的に該ゲート絶縁膜４０６を貫いてイ
オン注入４０８する。製作する薄膜トランジスタがｎ型
の場合には、イオン種としてリンなどがある。例えば、
リンの場合、該ゲート絶縁膜４０６の厚さが１５０ｎｍ
の場合、イオン注入する条件は加速電圧１２０ｋｅＶで
イオン注入量が１×１０¹⁵〜１×１０¹⁶ｃｍ^-3である。
また、製作する薄膜トランジスタがｐ型の場合には、
イオン注入するイオン種として、ホウ素などがある。例
えばホウ素の場合には、イオン注入する条件は加速電圧
４０ｋｅＶで、イオン注入量が１×１０¹⁵〜１×１０¹⁶
ｃｍ^-3である。図４ｆに示すように、ゲート電極４０７
に対して自己整合的に不純物が注入された領域４０９及
び４１０が形成される。

【００７２】次に、該領域４０９及び４１０に含まれて
いる不純物を活性化する。

【００７３】該オフセットの領域である４０９および４
１０のシリコン層の厚みが２５ｎｍ程度であると、イオ
ン注入にされた不純物を熱アニールによって活性化する
には、例えば前記の様なイオン注入条件で、窒素雰囲気
中で６００℃で６０時間以上、もしくは７００℃で２時
間のアニールが必要である。歪点が６００℃前後の安価
なガラス基板上に薄膜トランジスタを製作するには、こ
の熱アニールによる活性化は適当ではない。

【００７４】図４ｇに示すように、レーザービームによ
り該領域４０９および４１０に注入された不純物を活性
化する。レーザービーム条件は、波長３０８ｎｍ、半値
幅５０ｎｓのＸｅＣｌエキシマレーザーを、３００〜６
００ｍＪｃｍ^-2のビームエネルギー強度で、大気中で基
板上に照射する。薄膜トランジスタに照射されるレーザ
ービームのパルスの数は適当に複数回であってもよい。
レーザービームによって活性化された該４０９および４
１０のシート抵抗は0.01〜0.05Ωｃｍ^-1であり、薄膜ト
ランジスタとして十分使用可能な抵抗値である。レーザ
ービームには前記のＸｅＣｌエキシマレーザーに限るこ
となく、ＡｒＦエキシマレーザー、ＫｒＦエキシマレー
ザー、紫外線と同じ領域に波長を持つＹＡＧレーザーの
高調波などを不純物の活性化に用いることができる。前
記レーザービームの照射により、領域４０９および４１
０は、不純物を含む多結晶シリコン膜で構成されたソー
ス領域４１２およびドレイン領域４１３となる。

【００７５】次に、該ゲート電極下の活性領域のシリコ
ン層中に、斜め方向にチャネルして注入された不純物を
活性化するために、図２で示しながら説明した方法で熱
処理を施す。

【００７６】また、前記不純物の活性化のためのレーザ
ービームの照射により、不純物を含んだシリコン層によ
って形成されたゲート電極も同時にアニールされ、抵抗
が減少する。シリコン層で形成されたゲート電極の厚み
は３００ｎｍ程度なのでレーザービームエネルギーは活
性シリコン層には到達しない。

【００７７】次に、層間絶縁膜４１４をゲート電極４０
７が形成された基板上に被着形成する。層間絶縁膜の材
料として、例えば、常圧化学気相成長法で形成された例
えば膜厚５００ｎｍのＳｉＯ₂がある。さらに、電子サ
イクロトロン共鳴法、スパッタ法、減圧化学気相成長法
などにより形成されたＳｉＯ₂や、ＰＳＧ、ＳｉＮ_xを層
間絶縁膜４１４としても良い。

【００７８】次に、図４ｈに示すように該ソース領域４
１２および該ドレイン領域４１３に該層間絶縁膜４１４
と該ゲート絶縁膜４０５を貫くようにコンタクト用の窓
部を設けた後、電極となる金属薄膜例えばアルミニウム
薄膜を被着形成し、パターニングしてソース電極４１５
およびドレイン電極４１６をそれぞれ形成する。薄膜ト
ランジスタを、アクティブマトリックス方式の液晶表示
体の絵素に用いる場合には、該ドレイン電極４１６の構
成材料として例えば、インジウム−スズの酸化物（ＩＴ
Ｏ）を材料にした透明電極を用いることができる。該Ｉ
ＴＯ薄膜をスパッタ法により被着形成し、パターンエッ
チングし、ついでソース電極材料であるアルミニウム薄
膜をスパッタ法により被着形成しパターンエッチングに
よりソース電極を形成する。

【００７９】次に、該ソース電極４１５および該ドレイ
ン電極４１６が形成された基板を覆うように、パッシベ
ーション膜４１７を例えば窒化膜を５０ｎｍを被着形成
する。該パッシベーション膜は一層に限ることはなく材
料が異なった薄膜を重ねた複数の層が積み重なったもの
でも良い。たとえば、まずスパッタ法によって厚さ２０
０ｎｍのＳｉＯ₂を該ソース電極４１５及びドレイン電
極４１６を覆うように被着形成し、続いて有機高分子膜
を被着形成してパッシベーション膜として用いることも
できる。該パッシベーション膜４１７は薄膜トランジス
タの外界からの汚染を防止するために、さらにこの薄膜
トランジスタがアクティブマトリックス方式の液晶表示
体の絵素に用いられる場合には、液晶分子に薄膜トラン
ジスタが発生する直流電圧の印加を低減する目的があ
る。

【００８０】さらにこの次に、水素を含んだ気体中で例
えば３００℃で１時間の熱処理を施して図４ｈの様に目
的とする薄膜トランジスタを得る。ただし、パッシベー
ション膜に３００℃で分解する有機高分子膜を使用する
場合には、該有機高分子膜を形成する前に上記の水素処
理をすることが必要である。

【００８１】上記の実施例では自己整合型の薄膜トラン
ジスタの製造例であるが、ｎ型の薄膜トランジスタとｐ
型の薄膜トランジスタを同一基板上に形成し、各々の薄
膜トランジスタのゲート電極とソース電極あるいはドレ
イン電極を適当な配線材料で配線および接続することに
よって、Ｃ−ＭＯＳ回路を構成することができる。

【００８２】図５ａ〜ｈは本発明に関わる薄膜トランジ
スタの第３の製造方法の工程を示す断面図である。

【００８３】本発明の薄膜トランジスタの製造工程の第
３の実施例の図５ａから図５ｄまでは薄膜トランジスタ
の製造工程の第１の実施例の図３ａから図３ｄまでと同
じである。

【００８４】以下に本発明の第３の実施例の図５ｅから
説明する。

【００８５】図５ｅに示すようにゲート電極５０７を形
成する。例えばＣｒの様な金属薄膜をスパッタ法あるい
は蒸着法により該ゲート絶縁膜を覆うように被着形成
し、続いてパターニングする。金属薄膜の引っ張り内部
応力が大きいとき、例えばＣｒの場合には厚みが３００
ｎｍの薄膜では引っ張り応力が大きいため、段差部での
断線などの問題を生じる。そこでこのようなゲート電極
の場合は適宜厚みを薄くする必要がある。例えばＣｒに
よるゲート電極では厚みを１５０ｎｍ程度にするとよ
い。しかしながら次の図５ｆのイオン打ち込みの工程で
十分イオンを阻止できなくなる。この理由で、該ゲート
電極上のレジスト５０８をパターニングの後に残してお
く。残ったレジストの厚みは５００ｎｍ以上でありイオ
ン注入の十分なマスクとなる。

【００８６】次に、図５ｆの様に、該ゲート電極５０７
に対して自己整合的に該ゲート絶縁膜５０６を貫いてイ
オン注入５０９する。製作する薄膜トランジスタがｎ型
の場合には、イオン種としてリンなどがある。例えば、
リンの場合、該ゲート絶縁膜５０６の厚さが１５０ｎｍ
の場合、イオン注入する条件は加速電圧１２０ｋｅＶで
イオン注入量が１×１０¹⁵〜１×１０¹⁶ｃｍ^-3である。
また、製作する薄膜トランジスタがｐ型の場合には、
イオン注入するイオン種として、ホウ素などがある。例
えばホウ素の場合には、イオン注入する条件は加速電圧
４０ｋｅＶで、イオン注入量が１×１０¹⁵〜１×１０¹⁶
ｃｍ^-3である。図５ｆに示すように、ゲート電極５０７
に対して自己整合的に不純物が注入された領域５１０及
び５１１が形成される。

【００８７】次に、該ゲート電極５０７上のレジスト５
０８を剥離する。次に、該領域５１０および５１１に注
入された不純物を活性化する。

【００８８】該オフセットの領域である５１０および５
１１のシリコン層の厚みが２５ｎｍ程度であると、イオ
ン注入にされた不純物を熱アニールによって活性化する
には、例えば前記の様なイオン注入条件で、窒素雰囲気
中で６００℃で６０時間以上、もしくは７００℃で２時
間のアニールが必要である。歪点が６００℃前後の安価
なガラス基板上に薄膜トランジスタを製作するには、前
記熱アニールによる活性化は適当ではない。

【００８９】図５ｇに示すように、レーザービーム５１
２により該領域５１０および５１１に注入された不純物
を活性化する。ビームアニール条件は、波長３０８ｎ
ｍ、半値幅５０ｎｓのＸｅＣｌエキシマレーザーを、３
００〜６００ｍＪｃｍ^-2のビームエネルギー強度で、基
板上に照射する。該レーザービーム５１２の照射によっ
て大気中の気体分子と反応する材料で、ゲート電極が構
成されている場合には、真空中あるいは不活性ガス中で
レーザービームを基板に照射する。薄膜トランジスタに
照射される該レーザービーム５１２のパルスの数は適当
に複数回であってもよい。該レーザービーム５１２によ
って活性化された該５１０および５１１のシート抵抗は
0.01〜0.05Ωｃｍ^-1であり、薄膜トランジスタとして十
分使用可能な抵抗値である。レーザービームには前記の
ＸｅＣｌエキシマレーザーに限ることなく、ＡｒＦエキ
シマレーザー、ＫｒＦエキシマレーザー、紫外線と同じ
領域に波長を持つＹＡＧレーザーなどを不純物の活性化
に用いることができる。前記レーザービームの照射によ
り、領域５１０および５１１は、不純物を含む多結晶シ
リコン膜で構成されたソース領域３１３およびドレイン
領域５１４となる。

【００９０】次に、図２に示した熱処理の方法でゲート
電極下のシリコン層に斜め方向にチャネルした不純物を
活性化し、ゲート電極下のシリコン層中の結晶欠陥を消
滅させる。。

【００９１】次に、層間絶縁膜５１５をゲート電極５０
７が形成された基板上に被着形成する。層間絶縁膜の材
料として、例えば、常圧化学気相成長法で形成された例
えば膜厚５００ｎｍのＳｉＯ₂がある。さらに、電子サ
イクロトロン共鳴法、スパッタ法、減圧化学気相成長法
などにより形成されたＳｉＯ₂や、ＰＳＧ、ＳｉＮ_xを層
間絶縁膜５１５としても良い。

【００９２】次に、図５ｈに示すように該ソース領域５
１３および該ドレイン領域５１４に該層間絶縁膜５１５
と該ゲート絶縁膜５０７を貫くようにコンタクト用の窓
部を設けた後、電極となる金属薄膜例えばアルミニウム
薄膜を被着形成し、パターニングしてソース電極５１５
およびドレイン電極５１６をそれぞれ形成する。薄膜ト
ランジスタを、アクティブマトリックス方式の液晶表示
体の絵素に用いる場合には、該ドレイン電極５１７の構
成材料として例えば、インジウム−スズの酸化物（ＩＴ
Ｏ）を材料にした透明電極を用いることができる。該Ｉ
ＴＯ薄膜をスパッタ法により被着形成し、パターンエッ
チングし、ついでソース電極材料であるアルミニウム薄
膜をスパッタ法により被着形成しパターンエッチングに
よりソース電極を形成する。

【００９３】次に、該ソース電極５１６および該ドレイ
ン電極５１７が形成された基板を覆うように、パッシベ
ーション膜、例えば窒化膜５１８を５０ｎｍ被着形成す
る。該パッシベーション膜は一層に限ることはなく材料
が異なった薄膜を重ねた複数の層が積み重なったもので
も良い。たとえば、まずスパッタ法によって厚さ２００
ｎｍのＳｉＯ₂を該ソース電極５１６及びドレイン電極
５１７を覆うように被着形成し、続いて有機高分子膜を
被着形成してパッシベーション膜として用いることもで
きる。該パッシベーション膜５１８は薄膜トランジスタ
の外界からの汚染を防止するために、さらにこの薄膜ト
ランジスタがアクティブマトリックス方式の液晶表示体
の絵素に用いられる場合には、液晶分子に薄膜トランジ
スタが発生する直流電圧の印加を低減する目的がある。

【００９４】さらに、この次に水素を含んだ気体中で例
えば３００℃で１時間の熱処理を施して図５ｈの様に目
的とする薄膜トランジスタを得る。ただし、パッシベー
ション膜に３００℃で分解する有機高分子膜を使用する
場合には、該有機高分子膜を形成する前に水素処理をす
る必要がある。

【００９５】上記第３の実施例では自己整合型の薄膜ト
ランジスタの製造例であるが、ｎ型の薄膜トランジスタ
とｐ型の薄膜トランジスタを同一基板上に形成し、各々
の薄膜トランジスタのゲート電極とソース電極あるいは
ドレイン電極を適当な配線材料で配線および接続するこ
とによって、Ｃ−ＭＯＳ回路を構成することができる。

【００９６】

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタの製造方法は、エネルギービームの照射により
シリコン層を結晶化した後に熱処理工程を施すことによ
り、シリコン層中の欠陥を消滅することができるため、
サブスレッショルド特性が優れた薄膜トランジスタが製
造することができるので、この薄膜トランジスタにより
高速動作のＣ−ＭＯＳ回路を構成することができる。こ
の結果、アクティブマトリクス型の液晶表示体の駆動回
路を絵素と同じ安価なガラス基板に形成することができ
るので、高精細の液晶表示体を安価に製造することがで
きる。

【００９７】また、ゲート絶縁膜を貫いてゲート電極に
対して自己整合的にイオン注入された不純物をレーザー
ビームにより活性化した後に、シリコン層中にイオン注
入による欠陥を消滅させるための熱処理工程により、ゲ
ート電圧がオフ領域でソース・ドレイン間のリーク電流
がなくなるため、液晶表示体の絵素電極の電化の保持が
高まるため、フリッカーがなくコントラストが高い優れ
た液晶表示体を製造することができる。

【００９８】６００℃以下のプロセスで、ソース電極と
ゲート電極、およびゲート電極とドレイン電極の間の絶
縁耐圧の高い、ゲート電極に対して自己整合的な薄膜ト
ランジスタを形成することができる。

【００９９】さらに、レーザーによる不純物の活性化は
チャンネルの横方向の拡散距離が短いために、ゲート電
極のソース電極の間に生じる寄生容量と、ゲート電極と
ドレイン電極の間で生じる寄生容量が極めて小さいため
に、高速動作が可能な薄膜トランジスタを形成すること
ができる。

【０１００】また、本発明による薄膜トランジスタをア
クティブマトリックス型の液晶表示帯の絵素に用いる場
合には、前記寄生容量の少ない自己整合的な薄膜トラン
ジスタであるために、前記画面全体に渡って、色ムラ、
フリッカー、ゲート信号の遅延などのない良質な画像を
得ることができる。

【０１０１】また、本発明の薄膜トランジスタの製造方
法では、絶縁基板に安価なガラスを用いることができる
ため、大面積の液晶表示体を製造することができる。

【０１０２】さらに、本発明は高性能の三次元素子の製
造にも適用可能である。

【図面の簡単な説明】

【図１】本発明のエネルギービームの照射によりシリコ
ン層を結晶化した後に熱処理工程によってシリコン層の
良質化に関する発明を示す図。

【図２】本発明のレーザービームの照射によりシリコン
層中の不純物を活性化した後に熱処理工程によって斜め
方向にチャネルした不純物の活性化に関する発明を示す
図。

【図３】本発明の薄膜トランジスタの製造方法を実現す
る第１の実施例の工程図。

【図４】本発明の薄膜トランジスタの製造方法を実現す
る第２の実施例の工程図。

【図５】本発明の薄膜トランジスタの製造方法を実現す
る第３の実施例の工程図。

【図６】従来例の薄膜トランジスタの製造方法を示す断
面図。

【図７】従来例のイオン注入後のレーザービームによる
不純物の活性化の問題点を示す図。

【符号の説明】

101、201、301、401、501 絶縁基板 102、202、302、402、502 二酸化珪素膜 103、305、403、503 シリコン層 104、206、209、306、313、404、411、504、512 レーザービー
ム 105、203、307、405、505 多結晶シリコ
ン層 106 良質化した多
結晶シリコン層 204、308、406、506 ゲート絶縁膜 205、309、407、507 ゲート電極 207、311、312、409、410、510、511 不純物が注入
された領域 208 不純物が斜め方向に
チャネル注入した領域 210 不純物が活性
化した領域 211 不純物が活性
化した領域 303、412、513 ソース領域 304、413、514 ドレイン領域 314、315 不純物を含む
多結晶シリコン膜 316、414、518 層間絶縁膜 317、415、516 ソース電極 318、416、516 ドレイン電極 319、417、518 パッシベーシ
ョン膜

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/265 602 H01L 21/336

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 基板上にシリコン層を形成する工程と、 前記シリコン層にエネルギービームを照射して結晶化さ
   せる工程と、 前記シリコン層上にゲート絶縁膜を介してゲート電極を
   形成する工程と、 前記シリコン層に不純物をイオン注入する工程と、 前記イオン注入されたシリコン層にエネルギービームを
   照射し不純物を活性化させソース領域及びドレイン領域
   を形成する工程と、 前記エネルギービームが照射されたイオン注入シリコン
   層を７００〜８００℃の温度で、５分〜１０分のラピッ
   ドサーマルアニーリング法で熱処理し、エネルギービー
   ム非照射領域の不純物を活性化させる工程と、 を具備したことを特徴とする薄膜トランジスタの製造方
   法。
2. 【請求項２】 前記シリコン層にエネルギービームを照
   射して結晶化させる工程の後工程として、熱処理を行う
   工程を更に設けたことを特徴とする請求項１記載の薄膜
   トランジスタの製造方法。