JP3210568B2 - 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法Info
- Publication number
- JP3210568B2 JP3210568B2 JP5891796A JP5891796A JP3210568B2 JP 3210568 B2 JP3210568 B2 JP 3210568B2 JP 5891796 A JP5891796 A JP 5891796A JP 5891796 A JP5891796 A JP 5891796A JP 3210568 B2 JP3210568 B2 JP 3210568B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- hydrogen
- film transistor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リックス型液晶表示装置等に用いられ、多結晶シリコン
薄膜を活性層に用いた薄膜トランジスタの製造方法と薄
膜トランジスタアレイの製造方法に関するものである。
リックス型液晶表示装置等に用いられ、多結晶シリコン
薄膜を活性層に用いた薄膜トランジスタの製造方法と薄
膜トランジスタアレイの製造方法に関するものである。
【０００２】
【従来の技術】近年、薄膜トランジスタを集積化した液
晶表示装置やイメージセンサでは、高密度化の技術トレ
ンドとともに低コスト化への要望が強く、従来の非晶質
シリコン薄膜を活性層に用いた薄膜トランジスタから、
多結晶シリコン薄膜を活性層に用いた薄膜トランジスタ
の開発が活発化している。多結晶シリコン薄膜トランジ
スタは、非晶質シリコン薄膜トランジスタに比べて電子
移動度が２桁以上大きく、素子の微細化や駆動回路を同
一基板上に集積可能である等の利点を有している。
晶表示装置やイメージセンサでは、高密度化の技術トレ
ンドとともに低コスト化への要望が強く、従来の非晶質
シリコン薄膜を活性層に用いた薄膜トランジスタから、
多結晶シリコン薄膜を活性層に用いた薄膜トランジスタ
の開発が活発化している。多結晶シリコン薄膜トランジ
スタは、非晶質シリコン薄膜トランジスタに比べて電子
移動度が２桁以上大きく、素子の微細化や駆動回路を同
一基板上に集積可能である等の利点を有している。
【０００３】以下、図４を参照しながら従来の薄膜トラ
ンジスタの製造方法について説明する。図４は従来の薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こではアクティブマトリックス型液晶表示装置に用いら
れているトップゲート型多結晶シリコン薄膜トランジス
タアレイの１画素部の工程断面図を示す。
ンジスタの製造方法について説明する。図４は従来の薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こではアクティブマトリックス型液晶表示装置に用いら
れているトップゲート型多結晶シリコン薄膜トランジス
タアレイの１画素部の工程断面図を示す。
【０００４】まず、図４（ａ）に示すように、ガラス基
板等の透光性基板１１上に多結晶シリコン薄膜１３を形
成し、多結晶シリコン薄膜１３を島状に加工した後、酸
化シリコン膜からなるゲート絶縁膜１４を形成する。つ
ぎに、ゲート絶縁膜１４上にゲート電極１５を形成す
る。その後、ソース・ドレイン領域形成のため不純物の
イオン注入を行い、導入した不純物の活性化処理を行
う。
板等の透光性基板１１上に多結晶シリコン薄膜１３を形
成し、多結晶シリコン薄膜１３を島状に加工した後、酸
化シリコン膜からなるゲート絶縁膜１４を形成する。つ
ぎに、ゲート絶縁膜１４上にゲート電極１５を形成す
る。その後、ソース・ドレイン領域形成のため不純物の
イオン注入を行い、導入した不純物の活性化処理を行
う。
【０００５】つぎに、図４（ｂ）に示すように、酸化シ
リコン膜からなる層間絶縁膜１８を形成し、ソース・ド
レイン領域上の層間絶縁膜１８を部分的に除去してコン
タクトホール１９を開口する。その後、活性層の多結晶
シリコン薄膜１３中の未結合手（ダングリングボンド）
を補償して薄膜トランジスタの特性を向上するための水
素プラズマ処理を行う。
リコン膜からなる層間絶縁膜１８を形成し、ソース・ド
レイン領域上の層間絶縁膜１８を部分的に除去してコン
タクトホール１９を開口する。その後、活性層の多結晶
シリコン薄膜１３中の未結合手（ダングリングボンド）
を補償して薄膜トランジスタの特性を向上するための水
素プラズマ処理を行う。
【０００６】水素プラズマ処理後、図４（ｃ）に示すよ
うに、ＩＴＯ(Indium Tin oxide)膜からなる表示電極２
０ａおよびドレイン電極２０ｂを形成する。その後、Ｔ
ｉ膜とＡｌ膜の積層膜からなるソース電極配線２１を形
成する。つぎに、図４（ｄ）に示すように、窒化シリコ
ン膜からなる保護絶縁膜２２を形成して薄膜トランジス
タが完成する。なお、この後、図示しないが、画素電極
２０ａ上を開口するように保護絶縁膜２２の一部を除去
して、液晶表示装置の薄膜トランジスタアレイが完成す
る。
うに、ＩＴＯ(Indium Tin oxide)膜からなる表示電極２
０ａおよびドレイン電極２０ｂを形成する。その後、Ｔ
ｉ膜とＡｌ膜の積層膜からなるソース電極配線２１を形
成する。つぎに、図４（ｄ）に示すように、窒化シリコ
ン膜からなる保護絶縁膜２２を形成して薄膜トランジス
タが完成する。なお、この後、図示しないが、画素電極
２０ａ上を開口するように保護絶縁膜２２の一部を除去
して、液晶表示装置の薄膜トランジスタアレイが完成す
る。
【０００７】この従来の製造方法では、活性層の多結晶
シリコン薄膜１３中に多数の未結合手を有すると、その
未結合手がシリコンの価電子帯と伝導帯との間に準位を
生成し、薄膜トランジスタの特性を劣化させるため、多
結晶シリコン薄膜１３中の未結合手を補償する手法とし
て、一般的な水素プラズマ処理を行っている。この水素
プラズマ処理により多結晶シリコン薄膜１３の未結合手
を補償した水素は、４００℃以上の熱処理により再脱離
するため、水素プラズマ処理工程は、不純物注入後の活
性化処理等の高温プロセスの後に実施しなければならな
い。
シリコン薄膜１３中に多数の未結合手を有すると、その
未結合手がシリコンの価電子帯と伝導帯との間に準位を
生成し、薄膜トランジスタの特性を劣化させるため、多
結晶シリコン薄膜１３中の未結合手を補償する手法とし
て、一般的な水素プラズマ処理を行っている。この水素
プラズマ処理により多結晶シリコン薄膜１３の未結合手
を補償した水素は、４００℃以上の熱処理により再脱離
するため、水素プラズマ処理工程は、不純物注入後の活
性化処理等の高温プロセスの後に実施しなければならな
い。
【０００８】さらに、保護絶縁膜２２である窒化シリコ
ン膜は、水素の拡散防止膜すなわち水素の透過率が小さ
いため、保護絶縁膜２２の形成後に水素プラズマ処理を
行うと、プラズマ中の水素ラジカルの窒化シリコン中で
の拡散係数が小さく、水素プラズマ処理工程に多大な時
間がかかるため、保護絶縁膜２２の形成前に水素プラズ
マ処理を行わなければならない。
ン膜は、水素の拡散防止膜すなわち水素の透過率が小さ
いため、保護絶縁膜２２の形成後に水素プラズマ処理を
行うと、プラズマ中の水素ラジカルの窒化シリコン中で
の拡散係数が小さく、水素プラズマ処理工程に多大な時
間がかかるため、保護絶縁膜２２の形成前に水素プラズ
マ処理を行わなければならない。
【０００９】さらに、この図４のように液晶表示装置の
薄膜トランジスタアレイに用いた場合、表示電極２０ａ
となるＩＴＯ膜が露出した状態で水素プラズマ処理を行
うと、ＩＴＯ膜表面が還元・黒化されるため、水素プラ
ズマ処理工程はＩＴＯ膜の形成前に実施しなければなら
ない。
薄膜トランジスタアレイに用いた場合、表示電極２０ａ
となるＩＴＯ膜が露出した状態で水素プラズマ処理を行
うと、ＩＴＯ膜表面が還元・黒化されるため、水素プラ
ズマ処理工程はＩＴＯ膜の形成前に実施しなければなら
ない。
【００１０】
【発明が解決しようとする課題】上記従来の製造方法で
は、水素プラズマ処理により、多結晶シリコン薄膜１３
中の未結合手を補償して、薄膜トランジスタの特性を向
上させているが、水素プラズマ処理は、薄膜トランジス
タ特性が安定化するまでには数時間〜数十時間を要し、
薄膜トランジスタの製造工程の中では極めて処理時間が
長く、スループットを低下させる最大要因となってい
る。
は、水素プラズマ処理により、多結晶シリコン薄膜１３
中の未結合手を補償して、薄膜トランジスタの特性を向
上させているが、水素プラズマ処理は、薄膜トランジス
タ特性が安定化するまでには数時間〜数十時間を要し、
薄膜トランジスタの製造工程の中では極めて処理時間が
長く、スループットを低下させる最大要因となってい
る。
【００１１】さらに、一般的に水素プラズマ処理には平
行平板型プラズマ装置が用いられることが多いが、平行
平板型プラズマ装置ではバッチ方式への対応が困難であ
り、１枚当たりの処理時間の短縮が困難である。このよ
うに水素プラズマ処理を用いて薄膜トランジスタの特性
の向上を図る従来の製造方法では、製造時間が長くな
り、生産性が悪いという問題があった。
行平板型プラズマ装置が用いられることが多いが、平行
平板型プラズマ装置ではバッチ方式への対応が困難であ
り、１枚当たりの処理時間の短縮が困難である。このよ
うに水素プラズマ処理を用いて薄膜トランジスタの特性
の向上を図る従来の製造方法では、製造時間が長くな
り、生産性が悪いという問題があった。
【００１２】この発明の目的は、多結晶シリコン薄膜の
未結合手を補償して特性の向上を図るとともに、製造時
間を短縮し生産性を向上することのできる薄膜トランジ
スタの製造方法を提供することである。また、この発明
の他の目的は、薄膜トランジスタの多結晶シリコン薄膜
の未結合手を補償して特性の向上を図るとともに、製造
時間を短縮し生産性を向上することのできる薄膜トラン
ジスタアレイの製造方法を提供することである。
未結合手を補償して特性の向上を図るとともに、製造時
間を短縮し生産性を向上することのできる薄膜トランジ
スタの製造方法を提供することである。また、この発明
の他の目的は、薄膜トランジスタの多結晶シリコン薄膜
の未結合手を補償して特性の向上を図るとともに、製造
時間を短縮し生産性を向上することのできる薄膜トラン
ジスタアレイの製造方法を提供することである。
【００１３】
【課題を解決するための手段】
【００１４】
【００１５】請求項１記載の薄膜トランジスタの製造方
法は、チャネル領域およびソース・ドレイン領域となる
多結晶シリコン薄膜と、この多結晶シリコン薄膜上に形
成されたゲート絶縁膜と、このゲート絶縁膜上に形成さ
れたゲート電極と、を有する薄膜トランジスタの製造方
法であって、ゲート絶縁膜およびゲート電極に水素を導
入する工程と、窒化シリコン膜からなる保護絶縁膜を形
成する工程と、保護絶縁膜を形成した後、ゲート絶縁膜
およびゲート電極中の水素を多結晶シリコン薄膜のチャ
ネル領域に拡散させるための熱処理を行う工程と、を含
むものである。
法は、チャネル領域およびソース・ドレイン領域となる
多結晶シリコン薄膜と、この多結晶シリコン薄膜上に形
成されたゲート絶縁膜と、このゲート絶縁膜上に形成さ
れたゲート電極と、を有する薄膜トランジスタの製造方
法であって、ゲート絶縁膜およびゲート電極に水素を導
入する工程と、窒化シリコン膜からなる保護絶縁膜を形
成する工程と、保護絶縁膜を形成した後、ゲート絶縁膜
およびゲート電極中の水素を多結晶シリコン薄膜のチャ
ネル領域に拡散させるための熱処理を行う工程と、を含
むものである。
【００１６】この製造方法によれば、ゲート絶縁膜およ
びゲート電極に水素を導入し、熱処理で多結晶シリコン
薄膜のチャネル領域に拡散させることにより、チャネル
領域の未結合手を補償するのに必要な水素の拡散距離を
短くし、また、保護絶縁膜の窒化シリコン膜は水素の透
過率が小さいため、水素が保護絶縁膜の方へは拡散しに
くく多結晶シリコン薄膜の方へ拡散し、水素化の効率を
向上することができる。また、従来の数時間〜十数時間
を要した水素プラズマ処理に比べ、水素を拡散させるた
めの熱処理は２時間程度ですみ、製造時間を短縮し、生
産性を向上することができる。
びゲート電極に水素を導入し、熱処理で多結晶シリコン
薄膜のチャネル領域に拡散させることにより、チャネル
領域の未結合手を補償するのに必要な水素の拡散距離を
短くし、また、保護絶縁膜の窒化シリコン膜は水素の透
過率が小さいため、水素が保護絶縁膜の方へは拡散しに
くく多結晶シリコン薄膜の方へ拡散し、水素化の効率を
向上することができる。また、従来の数時間〜十数時間
を要した水素プラズマ処理に比べ、水素を拡散させるた
めの熱処理は２時間程度ですみ、製造時間を短縮し、生
産性を向上することができる。
【００１７】
【００１８】請求項２記載の薄膜トランジスタの製造方
法は、請求項１記載の薄膜トランジスタの製造方法にお
いて、熱処理を、水素および窒素のうち少なくとも一方
を含む雰囲気で行う。
法は、請求項１記載の薄膜トランジスタの製造方法にお
いて、熱処理を、水素および窒素のうち少なくとも一方
を含む雰囲気で行う。
【００１９】請求項３記載の薄膜トランジスタの製造方
法は、請求項１または２に記載の薄膜トランジスタの製
造方法において、多結晶シリコン薄膜のソース・ドレイ
ン領域の形成のために不純物を導入する際に、不純物の
水素希釈ガスをプラズマ分解したイオンを質量分離せず
加速して注入することにより、ゲート絶縁膜およびゲー
ト電極への水素の導入と、ソース・ドレイン領域への不
純物の導入とを同時に行うことを特徴とする。
法は、請求項１または２に記載の薄膜トランジスタの製
造方法において、多結晶シリコン薄膜のソース・ドレイ
ン領域の形成のために不純物を導入する際に、不純物の
水素希釈ガスをプラズマ分解したイオンを質量分離せず
加速して注入することにより、ゲート絶縁膜およびゲー
ト電極への水素の導入と、ソース・ドレイン領域への不
純物の導入とを同時に行うことを特徴とする。
【００２０】このように、ゲート絶縁膜およびゲート電
極への水素の導入を、ソース・ドレイン領域への不純物
の導入と同時に行うことにより、製造時間をより短縮す
ることができる。請求項４記載の薄膜トランジスタの製
造方法は、請求項１〜３のいずれかに記載の薄膜トラン
ジスタの製造方法において、ゲート絶縁膜およびゲート
電極のうち少なくとも一方の水素濃度が１０19ｃｍ-3以
上となるように水素を導入することを特徴とする。
極への水素の導入を、ソース・ドレイン領域への不純物
の導入と同時に行うことにより、製造時間をより短縮す
ることができる。請求項４記載の薄膜トランジスタの製
造方法は、請求項１〜３のいずれかに記載の薄膜トラン
ジスタの製造方法において、ゲート絶縁膜およびゲート
電極のうち少なくとも一方の水素濃度が１０19ｃｍ-3以
上となるように水素を導入することを特徴とする。
【００２１】これにより、多結晶シリコン薄膜の未結合
手を補償するのに十分な水素がゲート絶縁膜およびゲー
ト電極へ導入される。請求項５記載の薄膜トランジスタ
の製造方法は、請求項１〜４のいずれかに記載の薄膜ト
ランジスタの製造方法において、ゲート絶縁膜は、常圧
ＣＶＤ法またはプラズマＣＶＤ法にて形成した酸化シリ
コン膜と、プラズマＣＶＤ法にて形成した窒化シリコン
膜またはスパッタ法にて形成した酸化タンタル膜とを積
層した積層膜であり、酸化シリコン膜を多結晶シリコン
薄膜と接して配置することを特徴とする。
手を補償するのに十分な水素がゲート絶縁膜およびゲー
ト電極へ導入される。請求項５記載の薄膜トランジスタ
の製造方法は、請求項１〜４のいずれかに記載の薄膜ト
ランジスタの製造方法において、ゲート絶縁膜は、常圧
ＣＶＤ法またはプラズマＣＶＤ法にて形成した酸化シリ
コン膜と、プラズマＣＶＤ法にて形成した窒化シリコン
膜またはスパッタ法にて形成した酸化タンタル膜とを積
層した積層膜であり、酸化シリコン膜を多結晶シリコン
薄膜と接して配置することを特徴とする。
【００２２】このようにプラズマＣＶＤ法にて形成した
酸化シリコン膜，窒化シリコン膜は膜中に多くの水素を
含むため、より効果的に多結晶シリコン薄膜の未結合手
を補償し、水素化の効率を向上することができる。請求
項６記載の薄膜トランジスタアレイの製造方法は、チャ
ネル領域およびソース・ドレイン領域となる多結晶シリ
コン薄膜と、この多結晶シリコン薄膜上に形成されたゲ
ート絶縁膜と、このゲート絶縁膜上に形成されたゲート
電極と、を有する薄膜トランジスタと、この薄膜トラン
ジスタに接続された画素電極と、を備える薄膜トランジ
スタアレイの製造方法であって、ゲート絶縁膜およびゲ
ート電極に水素を導入する工程と、窒化シリコン膜から
なる保護絶縁膜を薄膜トランジスタおよび画素電極を覆
うように全面に形成する工程と、保護絶縁膜を形成した
後、ゲート絶縁膜およびゲート電極中の水素を多結晶シ
リコン薄膜のチャネル領域に拡散させるための熱処理を
行う工程と、熱処理後に、画素電極上を開口するように
保護絶縁膜の一部を除去する工程と、を含むものであ
る。
酸化シリコン膜，窒化シリコン膜は膜中に多くの水素を
含むため、より効果的に多結晶シリコン薄膜の未結合手
を補償し、水素化の効率を向上することができる。請求
項６記載の薄膜トランジスタアレイの製造方法は、チャ
ネル領域およびソース・ドレイン領域となる多結晶シリ
コン薄膜と、この多結晶シリコン薄膜上に形成されたゲ
ート絶縁膜と、このゲート絶縁膜上に形成されたゲート
電極と、を有する薄膜トランジスタと、この薄膜トラン
ジスタに接続された画素電極と、を備える薄膜トランジ
スタアレイの製造方法であって、ゲート絶縁膜およびゲ
ート電極に水素を導入する工程と、窒化シリコン膜から
なる保護絶縁膜を薄膜トランジスタおよび画素電極を覆
うように全面に形成する工程と、保護絶縁膜を形成した
後、ゲート絶縁膜およびゲート電極中の水素を多結晶シ
リコン薄膜のチャネル領域に拡散させるための熱処理を
行う工程と、熱処理後に、画素電極上を開口するように
保護絶縁膜の一部を除去する工程と、を含むものであ
る。
【００２３】この製造方法により、薄膜トランジスタの
多結晶シリコン薄膜の未結合手を補償して特性の向上を
図るとともに、製造時間を短縮し生産性を向上すること
ができる。請求項７記載の液晶表示装置の製造方法は、
請求項６記載の薄膜トランジスタアレイの製造方法を備
えるものである。
多結晶シリコン薄膜の未結合手を補償して特性の向上を
図るとともに、製造時間を短縮し生産性を向上すること
ができる。請求項７記載の液晶表示装置の製造方法は、
請求項６記載の薄膜トランジスタアレイの製造方法を備
えるものである。
【００２４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。図１はこの発明の実施の形態における薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こでは、従来例同様、アクティブマトリックス型液晶表
示装置に用いられているトップゲート型多結晶シリコン
薄膜トランジスタアレイの１画素部の工程断面図を示
す。
いて説明する。図１はこの発明の実施の形態における薄
膜トランジスタの製造方法を示す工程断面図であり、こ
こでは、従来例同様、アクティブマトリックス型液晶表
示装置に用いられているトップゲート型多結晶シリコン
薄膜トランジスタアレイの１画素部の工程断面図を示
す。
【００２５】まず、図１（ａ）に示すように、ガラス基
板１１上にバッファ層１２となる酸化シリコン膜を３０
００Å形成する。このバッファ層１２上にプラズマＣＶ
Ｄ法を用いて非晶質シリコン（ａ−Ｓｉ）薄膜を８５０
Å堆積する。この後、ａ−Ｓｉ薄膜中の水素を低減する
ため、１Torrの減圧窒素雰囲気下で４５０℃，９０分の
熱処理を行う。この熱処理の後、エキシマレーザアニー
ルにてａ−Ｓｉ薄膜を結晶化して多結晶シリコン薄膜１
３を形成する。エキシマレーザアニールは、波長３０８
ｎｍのＸｅＣｌエキシマレーザを用い、照射は真空中で
行い、エネルギー密度は第１ステップ２６０mJ/cm2、第
２ステップ３９０mJ/cm2の２ステップ照射にて結晶化を
行った。平均照射数は第１，第２ステップとも１６shot
/pointである。
板１１上にバッファ層１２となる酸化シリコン膜を３０
００Å形成する。このバッファ層１２上にプラズマＣＶ
Ｄ法を用いて非晶質シリコン（ａ−Ｓｉ）薄膜を８５０
Å堆積する。この後、ａ−Ｓｉ薄膜中の水素を低減する
ため、１Torrの減圧窒素雰囲気下で４５０℃，９０分の
熱処理を行う。この熱処理の後、エキシマレーザアニー
ルにてａ−Ｓｉ薄膜を結晶化して多結晶シリコン薄膜１
３を形成する。エキシマレーザアニールは、波長３０８
ｎｍのＸｅＣｌエキシマレーザを用い、照射は真空中で
行い、エネルギー密度は第１ステップ２６０mJ/cm2、第
２ステップ３９０mJ/cm2の２ステップ照射にて結晶化を
行った。平均照射数は第１，第２ステップとも１６shot
/pointである。
【００２６】このようにａ−Ｓｉ薄膜を結晶化して多結
晶シリコン薄膜１３を形成した後、多結晶シリコン薄膜
１３を島状に加工し、つぎに、ゲート絶縁膜１４となる
酸化シリコン膜を８５０Å形成する。この酸化シリコン
膜（ゲート絶縁膜１４）は、シラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤ法により基板温度４
５０℃にて形成した。このゲート絶縁膜１４の形成温度
が本プロセス中での最高温度である。ゲート絶縁膜１４
の形成後、Ａｌ−Ｚｒ合金（Ｚｒ濃度１０％）を３００
０Å堆積してゲート電極１５の形状に加工する。
晶シリコン薄膜１３を形成した後、多結晶シリコン薄膜
１３を島状に加工し、つぎに、ゲート絶縁膜１４となる
酸化シリコン膜を８５０Å形成する。この酸化シリコン
膜（ゲート絶縁膜１４）は、シラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤ法により基板温度４
５０℃にて形成した。このゲート絶縁膜１４の形成温度
が本プロセス中での最高温度である。ゲート絶縁膜１４
の形成後、Ａｌ−Ｚｒ合金（Ｚｒ濃度１０％）を３００
０Å堆積してゲート電極１５の形状に加工する。
【００２７】Ａｌ−Ｚｒ合金にてゲート電極１５を形成
後、多結晶シリコン薄膜１３にソース・ドレイン領域を
形成するためにゲート電極１５をマスクとして燐イオン
を注入する。この燐イオンの注入には、イオンドーピン
グ法を用い、水素ベース１０％のホスフィン（ＰＨ3 ）
を高周波プラズマにより分解・イオン化したものを加速
電圧８０ｋＶ，ドーズ量１×１０15ｃｍ-2にて注入し
た。イオンドーピング法は、水素ベース１０％のホスフ
ィン（ＰＨ3 ）を高周波プラズマにより分解したイオン
を、質量分離を行わずに加速して注入するため、燐
（Ｐ）イオン以外に、水素（ＨX ；ｘ＝１，２）イオン
と燐の水素化（ＰＨX ；ｘ＝１〜３）イオンとが同時に
生成され注入される。また、薄膜トランジスタのソース
・ドレイン領域以外にもマスクとなるゲート電極１５お
よびゲート絶縁膜１４中にも同様にＨX（ｘ＝１，２）
イオンとＰＨX （ｘ＝０〜３）イオンとが注入される
が、水素イオンは燐イオンに比較して質量数が小さいた
め、同一の加速電圧にて注入した場合にはより深い領域
まで注入され、ゲート電極１５の下部およびゲート絶縁
膜１４中に多量の水素イオンが注入される。
後、多結晶シリコン薄膜１３にソース・ドレイン領域を
形成するためにゲート電極１５をマスクとして燐イオン
を注入する。この燐イオンの注入には、イオンドーピン
グ法を用い、水素ベース１０％のホスフィン（ＰＨ3 ）
を高周波プラズマにより分解・イオン化したものを加速
電圧８０ｋＶ，ドーズ量１×１０15ｃｍ-2にて注入し
た。イオンドーピング法は、水素ベース１０％のホスフ
ィン（ＰＨ3 ）を高周波プラズマにより分解したイオン
を、質量分離を行わずに加速して注入するため、燐
（Ｐ）イオン以外に、水素（ＨX ；ｘ＝１，２）イオン
と燐の水素化（ＰＨX ；ｘ＝１〜３）イオンとが同時に
生成され注入される。また、薄膜トランジスタのソース
・ドレイン領域以外にもマスクとなるゲート電極１５お
よびゲート絶縁膜１４中にも同様にＨX（ｘ＝１，２）
イオンとＰＨX （ｘ＝０〜３）イオンとが注入される
が、水素イオンは燐イオンに比較して質量数が小さいた
め、同一の加速電圧にて注入した場合にはより深い領域
まで注入され、ゲート電極１５の下部およびゲート絶縁
膜１４中に多量の水素イオンが注入される。
【００２８】不純物注入後、図１（ｂ）に示すように、
４０００Åの酸化シリコン膜からなる層間絶縁膜１８を
形成する。層間絶縁膜１８はシラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤにより基板温度４０
０℃にて形成した。この層間絶縁膜１８の形成時に、４
００℃，３０分程度の熱履歴が加わるため、この熱工程
により先に注入した燐イオンの活性化処理を同時に行っ
ている。層間絶縁膜１８の形成後、ソース・ドレイン領
域上の層間絶縁膜１８を部分的に除去してコンタクトホ
ール１９を開口する。
４０００Åの酸化シリコン膜からなる層間絶縁膜１８を
形成する。層間絶縁膜１８はシラン（ＳｉＨ4 ）および
酸素の混合ガスを用いた常圧ＣＶＤにより基板温度４０
０℃にて形成した。この層間絶縁膜１８の形成時に、４
００℃，３０分程度の熱履歴が加わるため、この熱工程
により先に注入した燐イオンの活性化処理を同時に行っ
ている。層間絶縁膜１８の形成後、ソース・ドレイン領
域上の層間絶縁膜１８を部分的に除去してコンタクトホ
ール１９を開口する。
【００２９】つぎに、図１（ｃ）に示すように、ＩＴＯ
膜からなる表示電極２０ａおよびドレイン電極２０ｂを
形成し、その後、１０００ÅのＴｉ膜および７０００Å
のＡｌ膜の積層膜からなるソース電極配線２１を形成す
る。つぎに、図１（ｄ）に示すように、水素，窒素，ア
ンモニアおよびシランの混合ガスを用いたプラズマＣＶ
Ｄ法により窒化シリコン膜を形成して保護絶縁膜２２と
する。その後、水素雰囲気（１Torr）にて３５０℃，１
２０分のアニール処理を行い、薄膜トランジスタが完成
する。なお、この後、図示しないが、画素電極２０ａ上
を開口するように保護絶縁膜２２の一部を除去して、液
晶表示装置の薄膜トランジスタアレイが完成する。
膜からなる表示電極２０ａおよびドレイン電極２０ｂを
形成し、その後、１０００ÅのＴｉ膜および７０００Å
のＡｌ膜の積層膜からなるソース電極配線２１を形成す
る。つぎに、図１（ｄ）に示すように、水素，窒素，ア
ンモニアおよびシランの混合ガスを用いたプラズマＣＶ
Ｄ法により窒化シリコン膜を形成して保護絶縁膜２２と
する。その後、水素雰囲気（１Torr）にて３５０℃，１
２０分のアニール処理を行い、薄膜トランジスタが完成
する。なお、この後、図示しないが、画素電極２０ａ上
を開口するように保護絶縁膜２２の一部を除去して、液
晶表示装置の薄膜トランジスタアレイが完成する。
【００３０】図２はイオンドーピング法にてソース・ド
レイン領域に燐イオンを注入した後のゲート電極１５／
ゲート絶縁膜１４／多結晶シリコン薄膜１３中における
水素濃度を二次イオン質量分析法（ＳＩＭＳ）により測
定した結果であり、図１（ａ）のＡ−Ｂ線上の水素濃度
を示す。この実施の形態のように、イオンドーピング法
にて水素ベース１０％のホスフィン（ＰＨ3 ）をプラズ
マ分解したイオンを質量分離することなく注入すること
により、図２に示すように、イオンドーピング後のゲー
ト絶縁膜１４あるいはゲート電極１５中の水素濃度が１
０20ｃｍ-3以上となる。
レイン領域に燐イオンを注入した後のゲート電極１５／
ゲート絶縁膜１４／多結晶シリコン薄膜１３中における
水素濃度を二次イオン質量分析法（ＳＩＭＳ）により測
定した結果であり、図１（ａ）のＡ−Ｂ線上の水素濃度
を示す。この実施の形態のように、イオンドーピング法
にて水素ベース１０％のホスフィン（ＰＨ3 ）をプラズ
マ分解したイオンを質量分離することなく注入すること
により、図２に示すように、イオンドーピング後のゲー
ト絶縁膜１４あるいはゲート電極１５中の水素濃度が１
０20ｃｍ-3以上となる。
【００３１】なお、不純物注入にイオン注入法を用いた
場合には、注入不純物の質量分離を行っているため、所
定のイオン以外の不純物はゲート電極１５およびゲート
絶縁膜１４中に注入されないが、この実施の形態のよう
にイオンドーピング法を用いる場合には、所定のイオン
（燐イオン）以外に多量の水素イオンを同時にゲート電
極１５およびゲート絶縁膜１４中に注入できる（図
２）。この水素イオンが、保護絶縁膜２２を形成した後
の熱処理により、多結晶シリコン薄膜１３のチャネル領
域（ゲート電極１５がマスクとなり燐イオンが注入され
ていない多結晶シリコン薄膜１３の領域）に拡散し、こ
のチャネル領域の未結合手を効果的に補償する。なお、
この実施の形態では、図２に示すように、ゲート絶縁膜
１４あるいはゲート電極１５中の水素濃度が１０20ｃｍ
-3以上となるようにしたが、これはゲート絶縁膜１４あ
るいはゲート電極１５中の水素濃度が１０19ｃｍ-3以上
であれば、チャネル領域の未結合手を効果的に補償する
ことができる。
場合には、注入不純物の質量分離を行っているため、所
定のイオン以外の不純物はゲート電極１５およびゲート
絶縁膜１４中に注入されないが、この実施の形態のよう
にイオンドーピング法を用いる場合には、所定のイオン
（燐イオン）以外に多量の水素イオンを同時にゲート電
極１５およびゲート絶縁膜１４中に注入できる（図
２）。この水素イオンが、保護絶縁膜２２を形成した後
の熱処理により、多結晶シリコン薄膜１３のチャネル領
域（ゲート電極１５がマスクとなり燐イオンが注入され
ていない多結晶シリコン薄膜１３の領域）に拡散し、こ
のチャネル領域の未結合手を効果的に補償する。なお、
この実施の形態では、図２に示すように、ゲート絶縁膜
１４あるいはゲート電極１５中の水素濃度が１０20ｃｍ
-3以上となるようにしたが、これはゲート絶縁膜１４あ
るいはゲート電極１５中の水素濃度が１０19ｃｍ-3以上
であれば、チャネル領域の未結合手を効果的に補償する
ことができる。
【００３２】図３（ａ）は保護絶縁膜２２形成後の水素
雰囲気下での熱処理（アニール）のＴＦＴ特性に与える
効果を示す図であり、縦軸をＴＦＴのドレイン電流Ｉｄ
とし、横軸をゲート電圧Ｖｇとして、Ｉｄ−Ｖｇ特性を
示している。なお、図３（ａ）の縦軸の目盛りの例えば
「１Ｅ−０８」は、１×１０-8を示す。測定系の概略図
を図３（ｂ）に示す。測定したＴＦＴのサイズはチャネ
ル幅Ｗ＝１２μｍ、チャネル長Ｌ＝１２μｍである。ド
レイン電流Ｉｄの測定は、ドレイン電圧Ｖｄを１０Ｖで
一定にして、ゲート電圧Ｖｇを変化させて行った。
雰囲気下での熱処理（アニール）のＴＦＴ特性に与える
効果を示す図であり、縦軸をＴＦＴのドレイン電流Ｉｄ
とし、横軸をゲート電圧Ｖｇとして、Ｉｄ−Ｖｇ特性を
示している。なお、図３（ａ）の縦軸の目盛りの例えば
「１Ｅ−０８」は、１×１０-8を示す。測定系の概略図
を図３（ｂ）に示す。測定したＴＦＴのサイズはチャネ
ル幅Ｗ＝１２μｍ、チャネル長Ｌ＝１２μｍである。ド
レイン電流Ｉｄの測定は、ドレイン電圧Ｖｄを１０Ｖで
一定にして、ゲート電圧Ｖｇを変化させて行った。
【００３３】図３（ａ）の破線で示すように、保護絶縁
膜２２を形成した熱処理前の状態では、ＴＦＴ特性は不
十分であり、Ｉｄ−Ｖｇ特性の立ち上がり領域の傾きも
小さく、移動度は４０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値電
圧は１２Ｖであった。これに対し、図３（ａ）の実線で
示すように、熱処理後の状態では、Ｉｄ−Ｖｇ特性の立
ち上がり領域の傾きは急峻となり、移動度は１００ｃｍ
2 ／Ｖ・ｓｅｃ、しきい値電圧は１．８Ｖとなり、大幅
にＴＦＴ特性が向上した。
膜２２を形成した熱処理前の状態では、ＴＦＴ特性は不
十分であり、Ｉｄ−Ｖｇ特性の立ち上がり領域の傾きも
小さく、移動度は４０ｃｍ2 ／Ｖ・ｓｅｃ、しきい値電
圧は１２Ｖであった。これに対し、図３（ａ）の実線で
示すように、熱処理後の状態では、Ｉｄ−Ｖｇ特性の立
ち上がり領域の傾きは急峻となり、移動度は１００ｃｍ
2 ／Ｖ・ｓｅｃ、しきい値電圧は１．８Ｖとなり、大幅
にＴＦＴ特性が向上した。
【００３４】以上のようにこの実施の形態によれば、従
来のように水素プラズマ処理を行うことなく、イオンド
ーピング法により不純物導入と同時にゲート絶縁膜１４
およびゲート電極１５に水素を導入し、熱処理により多
結晶シリコン薄膜１３のチャネル領域に拡散させること
により、チャネル領域の未結合手を補償するのに必要な
水素の拡散距離を短くし、水素化の効率を向上し、薄膜
トランジスタの特性の向上を図るとともに、従来の数時
間〜十数時間を要した水素プラズマ処理に比べ、この実
施の形態における水素を拡散させるための熱処理は２時
間程度ですみ、製造時間を短縮し、生産性を向上するこ
とができる。延いては、この実施の形態のように液晶表
示装置に用いる薄膜トランジスタアレイの生産性を向上
することができる。
来のように水素プラズマ処理を行うことなく、イオンド
ーピング法により不純物導入と同時にゲート絶縁膜１４
およびゲート電極１５に水素を導入し、熱処理により多
結晶シリコン薄膜１３のチャネル領域に拡散させること
により、チャネル領域の未結合手を補償するのに必要な
水素の拡散距離を短くし、水素化の効率を向上し、薄膜
トランジスタの特性の向上を図るとともに、従来の数時
間〜十数時間を要した水素プラズマ処理に比べ、この実
施の形態における水素を拡散させるための熱処理は２時
間程度ですみ、製造時間を短縮し、生産性を向上するこ
とができる。延いては、この実施の形態のように液晶表
示装置に用いる薄膜トランジスタアレイの生産性を向上
することができる。
【００３５】また、保護絶縁膜２２として窒化シリコン
膜を用いることにより、窒化シリコン膜は水素の透過率
が小さく、さらに、窒化シリコン膜をプラズマＣＶＤ法
にて形成することにより膜中に多くの水素を含むため、
ゲート絶縁膜１４およびゲート電極１５中の水素が保護
絶縁膜２２の方へは拡散しにくく、多結晶シリコン薄膜
１３の方へ優先的に拡散し、水素化の効率がより向上
し、多結晶シリコン薄膜１３のチャネル領域の未結合手
を効果的に補償でき、薄膜トランジスタの特性向上をよ
り図ることができる。
膜を用いることにより、窒化シリコン膜は水素の透過率
が小さく、さらに、窒化シリコン膜をプラズマＣＶＤ法
にて形成することにより膜中に多くの水素を含むため、
ゲート絶縁膜１４およびゲート電極１５中の水素が保護
絶縁膜２２の方へは拡散しにくく、多結晶シリコン薄膜
１３の方へ優先的に拡散し、水素化の効率がより向上
し、多結晶シリコン薄膜１３のチャネル領域の未結合手
を効果的に補償でき、薄膜トランジスタの特性向上をよ
り図ることができる。
【００３６】また、従来必要であった水素プラズマ処理
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。なお、この実施の形態では、質量分
離工程を行わないイオンドーピング法により、不純物の
導入と同時にゲート絶縁膜１４およびゲート電極１５へ
の水素を導入しているため、製造時間を短縮する上で大
きな効果が得られるが、質量分離工程を含み特定のイオ
ンのみを注入するイオン注入法により不純物の導入と水
素の導入とを別々に行っても効果はある。
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。なお、この実施の形態では、質量分
離工程を行わないイオンドーピング法により、不純物の
導入と同時にゲート絶縁膜１４およびゲート電極１５へ
の水素を導入しているため、製造時間を短縮する上で大
きな効果が得られるが、質量分離工程を含み特定のイオ
ンのみを注入するイオン注入法により不純物の導入と水
素の導入とを別々に行っても効果はある。
【００３７】なお、この実施の形態では、保護絶縁膜２
２形成後の熱処理として、水素雰囲気でのアニールを実
施したが、窒素雰囲気・常圧下でのアニールを実施すれ
ば、生産性をより向上させることができる。これは、窒
素雰囲気・常圧下で行うことにより、アニール装置に真
空排気系が不要となり、装置コストを大幅に低減し、真
空排気・大気開放サイクルが不要となるためより生産性
が向上する。また、水素雰囲気の場合、安全性の点から
大気圧で使用するとしても、防爆構造が必要となるが、
水素雰囲気の場合には不要である。
２形成後の熱処理として、水素雰囲気でのアニールを実
施したが、窒素雰囲気・常圧下でのアニールを実施すれ
ば、生産性をより向上させることができる。これは、窒
素雰囲気・常圧下で行うことにより、アニール装置に真
空排気系が不要となり、装置コストを大幅に低減し、真
空排気・大気開放サイクルが不要となるためより生産性
が向上する。また、水素雰囲気の場合、安全性の点から
大気圧で使用するとしても、防爆構造が必要となるが、
水素雰囲気の場合には不要である。
【００３８】また、保護絶縁膜２２形成後の熱処理は、
水素および窒素のうち少なくとも一方を含む熱処理雰囲
気で、処理温度３００℃以上５００℃以下で行う。これ
は、ゲート絶縁膜１４あるいはゲート電極１５中の水素
がチャネル領域に拡散するためには３００℃以上の温度
が必要であり、また、５００℃を超えればチャネル領域
の未結合手を補償していた水素が再脱離して特性が劣化
するためである。
水素および窒素のうち少なくとも一方を含む熱処理雰囲
気で、処理温度３００℃以上５００℃以下で行う。これ
は、ゲート絶縁膜１４あるいはゲート電極１５中の水素
がチャネル領域に拡散するためには３００℃以上の温度
が必要であり、また、５００℃を超えればチャネル領域
の未結合手を補償していた水素が再脱離して特性が劣化
するためである。
【００３９】なお、この発明の実施の形態では、ゲート
絶縁膜１４として常圧ＣＶＤ法にて形成した酸化シリコ
ン膜を用いたが、プラズマＣＶＤ法にて形成した酸化シ
リコン膜を用いてもよい。また、多結晶シリコン薄膜１
３上に常圧ＣＶＤ法またはプラズマＣＶＤ法にて形成し
た酸化シリコン膜と、プラズマＣＶＤ法にて形成した窒
化シリコン膜またはスパッタ法にて形成した酸化タンタ
ル膜とを積層した積層膜を、ゲート絶縁膜１４として用
いることにより、より効果的に多結晶シリコン薄膜１３
の未結合手を補償することが可能となる。これは、プラ
ズマＣＶＤ法にて形成した酸化シリコン膜，窒化シリコ
ン膜は膜中に多くの水素を含んでいるためである。な
お、多結晶シリコン薄膜１３と接して配置する絶縁膜と
しては、酸化シリコン膜が界面準位が少なく良好な特性
を示す。
絶縁膜１４として常圧ＣＶＤ法にて形成した酸化シリコ
ン膜を用いたが、プラズマＣＶＤ法にて形成した酸化シ
リコン膜を用いてもよい。また、多結晶シリコン薄膜１
３上に常圧ＣＶＤ法またはプラズマＣＶＤ法にて形成し
た酸化シリコン膜と、プラズマＣＶＤ法にて形成した窒
化シリコン膜またはスパッタ法にて形成した酸化タンタ
ル膜とを積層した積層膜を、ゲート絶縁膜１４として用
いることにより、より効果的に多結晶シリコン薄膜１３
の未結合手を補償することが可能となる。これは、プラ
ズマＣＶＤ法にて形成した酸化シリコン膜，窒化シリコ
ン膜は膜中に多くの水素を含んでいるためである。な
お、多結晶シリコン薄膜１３と接して配置する絶縁膜と
しては、酸化シリコン膜が界面準位が少なく良好な特性
を示す。
【００４０】なお、上記実施の形態では、ソース・ドレ
イン領域形成のための不純物として燐を導入したが、こ
れはｎチャネルの薄膜トランジスタを作製する場合には
砒素などドナーとして働くものなら何でもよく、ｐチャ
ネルの薄膜トランジスタを作製する場合にはほう素など
アクセプタとして働くものならば何でもよい。
イン領域形成のための不純物として燐を導入したが、こ
れはｎチャネルの薄膜トランジスタを作製する場合には
砒素などドナーとして働くものなら何でもよく、ｐチャ
ネルの薄膜トランジスタを作製する場合にはほう素など
アクセプタとして働くものならば何でもよい。
【００４１】
【発明の効果】この発明の薄膜トランジスタの製造方法
は、ゲート絶縁膜およびゲート電極に水素を導入し、熱
処理で多結晶シリコン薄膜のチャネル領域に拡散させる
ことにより、チャネル領域の未結合手を補償するのに必
要な水素の拡散距離を短くし、水素化の効率を向上し、
薄膜トランジスタの特性の向上を図るとともに、従来の
数時間〜十数時間を要した水素プラズマ処理に比べ、水
素を拡散させるための熱処理は２時間程度ですみ、製造
時間を短縮し、生産性を向上することができる。
は、ゲート絶縁膜およびゲート電極に水素を導入し、熱
処理で多結晶シリコン薄膜のチャネル領域に拡散させる
ことにより、チャネル領域の未結合手を補償するのに必
要な水素の拡散距離を短くし、水素化の効率を向上し、
薄膜トランジスタの特性の向上を図るとともに、従来の
数時間〜十数時間を要した水素プラズマ処理に比べ、水
素を拡散させるための熱処理は２時間程度ですみ、製造
時間を短縮し、生産性を向上することができる。
【００４２】また、従来必要であった水素プラズマ処理
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。また、保護絶縁膜として窒化シリコ
ン膜を用いることにより、窒化シリコン膜は水素の透過
率が小さく、水素が保護絶縁膜の方へは拡散しにくく多
結晶シリコン薄膜の方へ拡散し、水素化の効率をより向
上することができる。
装置の代わりに、アニール装置を用いればよく、装置コ
ストを大幅に低減可能となる。また、アニール装置では
多数枚を同一処理できるため、１枚当たりの処理時間が
大幅に短縮され、製造工程のスループットを大幅に増大
することができる。また、保護絶縁膜として窒化シリコ
ン膜を用いることにより、窒化シリコン膜は水素の透過
率が小さく、水素が保護絶縁膜の方へは拡散しにくく多
結晶シリコン薄膜の方へ拡散し、水素化の効率をより向
上することができる。
【００４３】また、熱処理は、水素および窒素のうち少
なくとも一方を含む雰囲気で行うことができる。また、
ゲート絶縁膜およびゲート電極への水素の導入を、ソー
ス・ドレイン領域形成のための不純物の水素希釈ガスを
プラズマ分解したイオンを質量分離せずに加速して注入
することにより、ソース・ドレイン領域への不純物の導
入と同時に行うことができ、製造時間をより短縮するこ
とができる。
なくとも一方を含む雰囲気で行うことができる。また、
ゲート絶縁膜およびゲート電極への水素の導入を、ソー
ス・ドレイン領域形成のための不純物の水素希釈ガスを
プラズマ分解したイオンを質量分離せずに加速して注入
することにより、ソース・ドレイン領域への不純物の導
入と同時に行うことができ、製造時間をより短縮するこ
とができる。
【００４４】また、ゲート絶縁膜およびゲート電極のう
ち少なくとも一方の水素濃度が１０ 19ｃｍ-3以上となる
ように水素を導入することにより、多結晶シリコン薄膜
の未結合手を補償するのに十分な水素が導入される。ま
た、ゲート絶縁膜として、常圧ＣＶＤ法またはプラズマ
ＣＶＤ法にて形成した酸化シリコン膜と、プラズマＣＶ
Ｄ法にて形成した窒化シリコン膜またはスパッタ法にて
形成した酸化タンタル膜とを積層した積層膜を用い、酸
化シリコン膜を多結晶シリコン薄膜と接して配置するこ
とにより、プラズマＣＶＤ法にて形成した酸化シリコン
膜，窒化シリコン膜は膜中に多くの水素を含むため、よ
り効果的に多結晶シリコン薄膜の未結合手を補償し、水
素化の効率を向上することができる。
ち少なくとも一方の水素濃度が１０ 19ｃｍ-3以上となる
ように水素を導入することにより、多結晶シリコン薄膜
の未結合手を補償するのに十分な水素が導入される。ま
た、ゲート絶縁膜として、常圧ＣＶＤ法またはプラズマ
ＣＶＤ法にて形成した酸化シリコン膜と、プラズマＣＶ
Ｄ法にて形成した窒化シリコン膜またはスパッタ法にて
形成した酸化タンタル膜とを積層した積層膜を用い、酸
化シリコン膜を多結晶シリコン薄膜と接して配置するこ
とにより、プラズマＣＶＤ法にて形成した酸化シリコン
膜，窒化シリコン膜は膜中に多くの水素を含むため、よ
り効果的に多結晶シリコン薄膜の未結合手を補償し、水
素化の効率を向上することができる。
【００４５】また、この発明の薄膜トランジスタアレイ
の製造方法は、この発明の薄膜トランジスタの製造方法
を用いることにより、薄膜トランジスタの多結晶シリコ
ン薄膜の未結合手を補償して特性の向上を図るととも
に、製造時間を短縮し生産性を向上することができる。
の製造方法は、この発明の薄膜トランジスタの製造方法
を用いることにより、薄膜トランジスタの多結晶シリコ
ン薄膜の未結合手を補償して特性の向上を図るととも
に、製造時間を短縮し生産性を向上することができる。
【図１】この発明の実施の形態における薄膜トランジス
タの製造方法を示す工程断面図である。
タの製造方法を示す工程断面図である。
【図２】この発明の実施の形態におけるイオンドーピン
グにて燐を注入した場合のゲート電極下での水素の深さ
方向プロファイルを示す図である。
グにて燐を注入した場合のゲート電極下での水素の深さ
方向プロファイルを示す図である。
【図３】この発明の実施の形態における薄膜トランジス
タの電流−電圧特性およびその測定系を示す図である。
タの電流−電圧特性およびその測定系を示す図である。
【図４】従来の薄膜トランジスタの製造方法を示す工程
断面図である。
断面図である。
１１ ガラス基板 １２ バッファ層 １３ 多結晶シリコン薄膜 １４ ゲート絶縁膜 １５ ゲート電極 １８ 層間絶縁膜 １９ コンタクトホール ２０ａ 画素電極 ２０ｂ ドレイン電極 ２１ ソース電極配線 ２２ 保護絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−313240（ＪＰ，Ａ) 特開 平７−142743（ＪＰ，Ａ) 特開 平７−326768（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/318 G02F 1/1368
Claims (7)
- 【請求項１】 チャネル領域およびソース・ドレイン領
域となる多結晶シリコン薄膜と、この多結晶シリコン薄
膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上
に形成されたゲート電極と、を有する薄膜トランジスタ
の製造方法であって、 前記ゲート絶縁膜およびゲート電極に水素を導入する工
程と、 窒化シリコン膜からなる保護絶縁膜を形成する工程と、 前記保護絶縁膜を形成した後、前記ゲート絶縁膜および
ゲート電極中の水素を前記多結晶シリコン薄膜のチャネ
ル領域に拡散させるための熱処理を行う工程と、 を含む薄膜トランジスタの製造方法。 - 【請求項２】 熱処理を、水素および窒素のうち少なく
とも一方を含む雰囲気で行う請求項１記載の薄膜トラン
ジスタの製造方法。 - 【請求項３】 多結晶シリコン薄膜のソース・ドレイン
領域の形成のために不純物を導入する際に、前記不純物
の水素希釈ガスをプラズマ分解したイオンを質量分離せ
ず加速して注入することにより、ゲート絶縁膜およびゲ
ート電極への水素の導入と、前記ソース・ドレイン領域
への不純物の導入とを同時に行う請求項１または２に記
載の薄膜トランジスタの製造方法。 - 【請求項４】 ゲート絶縁膜およびゲート電極のうち少
なくとも一方の水素濃度が１０19ｃｍ-3以上となるよう
に水素を導入する請求項１〜３のいずれかに記載の薄膜
トランジスタの製造方法。 - 【請求項５】 ゲート絶縁膜は、常圧ＣＶＤ法またはプ
ラズマＣＶＤ法にて形成した酸化シリコン膜と、プラズ
マＣＶＤ法にて形成した窒化シリコン膜またはスパッタ
法にて形成した酸化タンタル膜とを積層した積層膜であ
り、前記酸化シリコン膜を多結晶シリコン薄膜と接して
配置する請求項１〜４のいずれかに記載の薄膜トランジ
スタの製造方法。 - 【請求項６】 チャネル領域およびソース・ドレイン領
域となる多結晶シリコン薄膜と、この多結晶シリコン薄
膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上
に形成されたゲート電極と、を有する薄膜トランジスタ
と、 この薄膜トランジスタに接続された画素電極と、 を備える 薄膜トランジスタアレイの製造方法であって、 前記ゲート絶縁膜およびゲート電極に水素を導入する工
程と、 窒化シリコン膜からなる保護絶縁膜を前記薄膜トランジ
スタおよび前記画素電極を覆うように全面に形成する工
程と、 前記保護絶縁膜を形成した後、前記ゲート絶縁膜および
ゲート電極中の水素を前記多結晶シリコン薄膜のチャネ
ル領域に拡散させるための熱処理を行う工程と、 前記熱処理後に、前記画素電極上を開口するように前記
保護絶縁膜の一部を除去する工程と、 を含む薄膜トランジスタアレイの製造方法。 - 【請求項７】 請求項６記載の薄膜トランジスタアレイ
の製造方法を備える液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5891796A JP3210568B2 (ja) | 1996-03-15 | 1996-03-15 | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5891796A JP3210568B2 (ja) | 1996-03-15 | 1996-03-15 | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001145765A Division JP3357038B2 (ja) | 2001-05-16 | 2001-05-16 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09252135A JPH09252135A (ja) | 1997-09-22 |
| JP3210568B2 true JP3210568B2 (ja) | 2001-09-17 |
Family
ID=13098185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5891796A Expired - Fee Related JP3210568B2 (ja) | 1996-03-15 | 1996-03-15 | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210568B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012089878A (ja) * | 2000-08-25 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP4382375B2 (ja) | 2003-03-13 | 2009-12-09 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
| JP2006019609A (ja) * | 2004-07-05 | 2006-01-19 | Hitachi Displays Ltd | 画像表示装置 |
-
1996
- 1996-03-15 JP JP5891796A patent/JP3210568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09252135A (ja) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US6365935B1 (en) | TFT having hydrogen containing buffer and substrate regions | |
| US6867432B1 (en) | Semiconductor device having SiOxNy gate insulating film | |
| US7271041B2 (en) | Method for manufacturing thin film transistor | |
| JP4729881B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP2898167B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2921816B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2000004021A (ja) | 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法 | |
| JP2002170960A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| KR0129817B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JPH09246558A (ja) | 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080713 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090713 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |