JP2006019609A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2006019609A JP2006019609A JP2004197750A JP2004197750A JP2006019609A JP 2006019609 A JP2006019609 A JP 2006019609A JP 2004197750 A JP2004197750 A JP 2004197750A JP 2004197750 A JP2004197750 A JP 2004197750A JP 2006019609 A JP2006019609 A JP 2006019609A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- display device
- image display
- film transistor
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 197
- 239000010408 film Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 25
- 239000011737 fluorine Substances 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims description 77
- 239000004065 semiconductor Substances 0.000 claims description 70
- 125000001153 fluoro group Chemical group F* 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000009826 distribution Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 5
- -1 Fluorine ions Chemical class 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 10
- 238000005036 potential barrier Methods 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 16
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 13
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 13
- 229910004444 SUB1 Inorganic materials 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 238000002513 implantation Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000007789 sealing Methods 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 101100224481 Dictyostelium discoideum pole gene Proteins 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 101150046160 POL1 gene Proteins 0.000 description 3
- 101150110488 POL2 gene Proteins 0.000 description 3
- 101100117436 Thermus aquaticus polA gene Proteins 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 description 2
- 229910004438 SUB2 Inorganic materials 0.000 description 2
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 101150018444 sub2 gene Proteins 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】 高機能・多機能システムインディスプレイを安価に得る。
【解決手段】 ゲート酸化膜／チャネルを構成する多結晶シリコン界面の欠陥をフッ素により終端することにより、低温ポリシリコン薄膜トランジスタの高性能化・高信頼化を図ると共に、その効果を最大限に得るため、薄膜トランジスタのチャネル部分に、粒界のポテンシャルバリアによる散乱が支配的ではない材料、すなわちチャネルを分断する粒界が少ない略帯状結晶薄膜ＳＰＳＩを用いる。これにより、急峻な伝達特性と優れたホットキャリア耐性の双方を有し高性能と高信頼性を両立した薄膜トランジスタを実現し、低電力で高速に動作する様々な回路を画素部と同一のガラス基板上に形成することが出来、高機能・多機能システムインディスプレイを安価に得ることができる。
【選択図】 図９
【解決手段】 ゲート酸化膜／チャネルを構成する多結晶シリコン界面の欠陥をフッ素により終端することにより、低温ポリシリコン薄膜トランジスタの高性能化・高信頼化を図ると共に、その効果を最大限に得るため、薄膜トランジスタのチャネル部分に、粒界のポテンシャルバリアによる散乱が支配的ではない材料、すなわちチャネルを分断する粒界が少ない略帯状結晶薄膜ＳＰＳＩを用いる。これにより、急峻な伝達特性と優れたホットキャリア耐性の双方を有し高性能と高信頼性を両立した薄膜トランジスタを実現し、低電力で高速に動作する様々な回路を画素部と同一のガラス基板上に形成することが出来、高機能・多機能システムインディスプレイを安価に得ることができる。
【選択図】 図９
Description
本発明は、画像表示装置に係り、例えば液晶表示装置や有機ＥＬ表示装置などのアクティブ・マトリクス基板に駆動回路として搭載するのに好適な改良された電界効果形トランジスタを備えた画像表示装置に関する。
マトリクス状に多数の画素が形成された画素領域と、画素に信号を送るアクティブ回路として画素領域の外周に形成された駆動回路領域とを有するアクティブ・マトリクス基板を備えた画像表示装置は種々の画像表示の分野に広く用いられている。
例えば携帯電話などの中小型フラットパネル表示装置の周辺回路は、一部が画素と同一のガラス基板上に作られているものの、大部分は外付けのＬＳＩチップを使用して構成されている。
画素及び周辺回路の主要部を構成する半導体装置として現在量産品に用いられている薄膜トランジスタは、非結晶シリコン薄膜をエキシマレーザーアニール(Eximer Laser Anneal)により結晶化して得る多結晶シリコン、（以下ＥＬＡ結晶と略す）を使用したものが主流であり、他に、非結晶シリコン薄膜を電気炉中で熱アニールして得る固相成長結晶や、熱化学気相成長や触媒化学気相成長にて得る直接形成多結晶などがある。
携帯製品の軽量化や、より自由なデザインのために、表示装置はより薄く、かつ額縁を狭くすることが望ましい。周辺回路のガラス基板上への取り込みは、そのための一つの方法である。また、周辺回路のガラス基板上への取り込みは、後付するＬＳＩチップとその取り付け工程を少なくすることが出来、表示装置をより低価格で製造することが出来る。
より多くの周辺回路のガラス基板上への取り込みや、より高画素数の画像表示装置の実現のためには、より高い駆動周波数で動作する回路が要求される。回路の駆動周波数を上げるためには、電源電圧の増加か、薄膜トランジスタの高性能化が必要である。
しかし、携帯機器では電池を電源とするために、消費電力の増加を招く電源電圧の増加は好ましくない。従って、より低電圧で高速動作する高性能な薄膜トランジスタを画素部と同一のガラス基板上に作成する必要がある。
従来からより低電圧で高速動作する高性能な薄膜トランジスタの開発が種々行われている。薄膜トランジスタに限らず、高性能かつ高信頼なトランジスタを得る方法として、ゲート絶縁膜と半導体薄膜の界面に存在する欠陥準位を、水素やフッ素などの一価の元素で終端する方法がある。
終端に用いる元素は、周辺の原子配列を乱さないという観点と、拡散のしやすさという観点から、なるべく小さい方が望ましい。そのため現在は、水素を用いた欠陥準位の終端が主流である。
しかし、水素とシリコン原子の結合は、チャネル中の高電界によって生じる熱温度よりも高いエネルギーを持つに至ったキャリア、（以下ホットキャリアという、）の衝突を受けると、切断され、その終端効果を失う。その結果、薄膜トランジスタの特性が劣化し、画像表示装置の表示特性が劣化する。終端効果の持続という観点からは、シリコン原子との結合は強い方が望ましい。従って、終端に用いる元素として、大きすぎず結合力の強いフッ素が適している。この種の技術に関連するものとして例えば特許文献１が挙げられる。
薄膜トランジスタにフッ素を導入して薄膜トランジスタの高性能化を図る方法は、例えば特許文献２及び３に見られるが、いずれもELAで得られる粒状の結晶を適用した薄膜トランジスタにフッ素を導入している。このため性能と信頼性の大幅な向上が図れず低電圧で駆動する回路を内蔵することは困難であった。
また、画像表示装置の画素を高速で駆動するために、駆動回路を構成する薄膜トランジスタとして、チャネルに略帯状結晶薄膜を適用することを本発明者らは先に特許文献４として提案している。しかし、その後の研究開発において駆動回路を構成する薄膜トランジスタとしては、さらに急峻な伝達特性と優れたホットキャリア耐性の双方を満足する薄膜トランジスタを実現することが急務であるということを認識するに至った。
したがって、本発明の目的は、高画素数で高機能な画像表示装置を安価で実現するために、画素を駆動するに好適な優れた特性と信頼性を持つ薄膜トランジスタを、画素部と同じアクティブ・マトリクス基板上に得ることにある。
すなわち、本発明の目的は、高機能・多機能システムインディスプレイを安価に得るために、急峻な伝達特性と優れたホットキャリア耐性の双方を有し高性能と高信頼性を両立した画素を駆動するに好適な薄膜トランジスタを実現し、低電力で高速に動作する様々な回路を画素部と同一のアクティブ・マトリクス基板上に形成することである。
上記目的を達成するために本発明の特徴は、画素を駆動するための駆動回路を構成するに好適な薄膜トランジスタとして、ゲート酸化膜とチャネルを構成する半導体薄膜との界面にフッ素を導入し、フッ素による界面欠陥準位の終端をはかり、かつ界面終端による薄膜トランジスタの高性能化の効果を活かすため、上記半導体薄膜に、略帯状結晶半導体薄膜を用いる点にある。
すなわち、ゲート絶縁膜とチャネルを構成する半導体薄膜との界面におけるフッ素原子の濃度が、前記半導体薄膜内部における濃度より高く、かつ、半導体薄膜が、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜であるような、薄膜トランジスタを画像表示装置の駆動回路に適用した点にある。
チャネルを構成する半導体薄膜を略帯状結晶薄膜で構成することについては、本発明者等が先に特許文献４（特開2002-222959号公報）で提案しているように、半導体薄膜の表面に対する主配向が{１１０}であることが特徴である。
さらに、本発明の概要を従来技術と比較しながら以下、図面に基いて、ｎチャンネル薄膜トランジスタを例にして具体的に説明する。図１および図２は薄膜トランジスタのチャネル領域を上方および断面から観察したときの結晶形状と、ｎチャネル薄膜トランジスタのオン状態を想定した電子に対するポテンシャル分布の概念図である。
図１(1)は、従来のＥＬＡ結晶をチャネル領域に用いた薄膜トランジスタを上方から観察したときの結晶形状を示した平面図、図１(2)および図１(4)は、図１(1)のＡ−Ａ'およびＡ''−Ａ'''の断面結晶形状を模式的に示した断面図、図１(3)および図１(5)は、図１(2)のＢ−Ｂ'線および図１(4)のＢ''−Ｂ''' 線に対応する電子に対するポテンシャル分布を示した概念図である。なお、これらの図面においてゲート絶縁膜はいずれも省略し、図１(1)ではゲート電極ＧＴも省略した。ＮＳＤはソースおよびドレイン領域を示す。
ＥＬＡ結晶は、図１(2)に示すように膜の厚さ方向には柱状で多数の粒界ＧＢが存在し、上方から観察すると、図１(1)に示すように網の目状に粒界ＧＢが走り、粒状の結晶で埋め合わされた、粒状結晶である。結晶粒界ＧＢには欠陥準位ＧＢＴが存在し、ゲート酸化膜と結晶薄膜との界面にも界面欠陥準位ＩＴが存在する。
nチャネル薄膜トランジスタにおいてチャネルを開くべくゲート電極ＧＴに正の電圧を印加すると、フェルミレベルＥＦが上昇し、粒界および界面の欠陥準位は電子で占有される。特に粒界の欠陥準位ＧＢＴは、図１(3)および図１(5)のＥＣ（伝導帯の下端）に示すように、電子に対するポテンシャルバリアを形成し、電子の伝導を阻害する。なお、図中のＥＶは荷電子帯の上端を示す。
ＥＬＡ結晶を用いた薄膜トランジスタの電気伝導は、チャネルを横切る粒界のポテンシャルバリアによる散乱で主に支配されるため、ゲート酸化膜とＥＬＡ結晶の界面の欠陥準位ＩＴをフッ素原子で終端しても、薄膜トランジスタの特性に与える効果は小さい。
次に本発明者らが先に提案した特許文献４に記載の略帯状結晶からなる半導体薄膜でチャネルを構成し、フッ素原子にて界面終端を行う薄膜トランジスタについて図２にしたがって説明する。図2の内容は先に示した図１と同じであり、図２（１）は略帯状結晶をその結晶成長方向を電気伝導方向と平行になるようにチャネル領域に用いた薄膜トランジスタを、上方から観察したときの結晶形状を模式的に示した平面図、図２（２）および図２（４）は、それぞれ図２（１）のＡ−Ａ'およびＡ''−Ａ'''の断面結晶形状を模式的に示した断面図、図２（３）および図２（５）は、それぞれ図２（２）および図２（４）のＢ−Ｂ'線およびＢ''−Ｂ''' 線に対応する電子に対するポテンシャル分布を示した概念図である。
略帯状結晶をその結晶成長方向をチャネル方向と略並行になるように使用した薄膜トランジスタでは、図２（１）のＡ−Ａ' 線および図２（２）に示すようにチャネルを横切る粒界ＧＢが少なくなり、さらには、図２（１）のＡ'' −Ａ''' 線および図２（４）に示すように、ソース領域（ＮＳＤ）からドレイン領域（ＮＳＤ）まで１つの粒界とも交わらずに直線を引ける領域ができる。
略帯状結晶でも粒界ＧＢに存在する欠陥準位ＧＢＴによってポテンシャルバリアが形成される。しかし、上述したようにチャネルを横切る粒界の数が少ないこと、加えて粒界のポテンシャルバリアを越えることなくキャリアがソース領域からドレイン領域まで移動できる領域があること、この２点の理由により薄膜トランジスタの電気伝導は、粒界のポテンシャルバリアによる散乱だけでは支配されなくなる。
粒界のポテンシャルバリアによる散乱の他に薄膜トランジスタの特性を左右するのは、界面欠陥準位ＩＴによるゲート電圧と表面電位の関係の鈍化である。界面欠陥準位ＩＴが多く存在する場合、チャネルを開くべくゲート電極ＧＴに正電圧を印加すると、界面におけるフェルミレベルＥＦが上昇し、界面の欠陥準位は電子で占有され、チャネルの形成を阻害する。界面準位はエネルギー的に分布しており、界面のフェルミレベルを上昇させるほど、より多くの準位がフェルミレベルより低いレベルになるので、界面欠陥準位に捕獲される電子の数は多くなる。その結果、界面欠陥準位の数が多いほど、ゲート電圧と表面電位の関係が鈍化し、薄膜トランジスタの特性は悪くなる。
略帯状結晶を用いた薄膜半導体の界面欠陥準位を本発明のフッ素原子で終端した場合、粒界のポテンシャルバリアによる散乱の支配が弱くなるので、粒状結晶を用いた薄膜半導体の界面欠陥準位を終端した場合よりも、大きな効果を得ることが出来る。
上記薄膜トランジスタを構成するゲート絶縁膜の半導体薄膜との界面における界面準位密度がバンドギャップ中央値で７×1011個／ｃｍ2／ｅＶ以下であり、かつ、前記半導体薄膜が、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜であることが望ましい。
特にサブスレッショルド領域の立ち上がり特性が急峻で良好となり、低電圧でも高駆動能力を有するトランジスタを得ることが出来る。同時にホットキャリア耐性が向上し高信頼のトランジスタが得られる。
なお、界面におけるフッ素原子のシリコン原子に対する原子濃度が0.05％以上であることが望ましい。
以上はｎチャネル薄膜トランジスタに対する効果について述べた。ｐチャネル薄膜トランジスタについても、同様に効果がある。
本発明によれば、急峻な伝達特性と優れたホットキャリア耐性の双方を両立した薄膜トランジスタを実現し、様々な回路を画素部と同一のアクティブ・マトリクス基板上に形成することが出来、高機能・多機能システムインディスプレイを安価に得ることができる。
以下、本発明の代表的な実施の形態について説明する。
（１）本発明の目的を達成できる第１の発明に係る画像表示装置の特徴は、画素をマトリクス状に多数形成した画素領域と、前記画素領域の周辺に形成され、かつ、前記画素を駆動する回路を形成した駆動回路領域とを有する基板を備えた画像表示装置であって、少なくとも前記駆動回路領域に形成する半導体装置は、チャネルを構成する半導体薄膜となる電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜と前記略帯状結晶薄膜上に形成されたゲート絶縁膜とを有する薄膜トランジスタを含み、かつ前記ゲート絶縁膜と前記チャネルを構成する半導体薄膜との少なくとも界面にはフッ素原子が導入されていることにある。
上記ゲート絶縁膜と半導体薄膜との界面におけるフッ素原子の濃度は、前記半導体薄膜内部における濃度より高いことが望ましい。
また、上記薄膜トランジスタのゲート絶縁膜と半導体薄膜との界面におけるフッ素原子の、シリコン原子に対する原子濃度は0.05％以上であることが望ましい。より好ましくは0.5〜3.0％程度である。
（２）本発明の目的を達成できる第２の発明に係る画像表示装置の特徴は、駆動回路の一部あるいは全てが画素部と同じ基板上に形成されており、前記基板上の駆動回路には、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶半導体薄膜を持ち、かつ、ゲート絶縁膜と半導体薄膜との界面において半導体薄膜内部より高くなるようなフッ素原子の濃度分布を持つ薄膜トランジスタを、そして前記基板上の駆動回路以外の画素部には、粒状結晶半導体薄膜を用いた薄膜トランジスタを各々具備していることを特徴とする。
（２）本発明の目的を達成できる第２の発明に係る画像表示装置の特徴は、駆動回路の一部あるいは全てが画素部と同じ基板上に形成されており、前記基板上の駆動回路には、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶半導体薄膜を持ち、かつ、ゲート絶縁膜と半導体薄膜との界面において半導体薄膜内部より高くなるようなフッ素原子の濃度分布を持つ薄膜トランジスタを、そして前記基板上の駆動回路以外の画素部には、粒状結晶半導体薄膜を用いた薄膜トランジスタを各々具備していることを特徴とする。
また、上記（２）に係る画像表示装置において、駆動回路の一部あるいは全てが画素部と同じ基板上に形成されており、前記基板上の駆動回路には、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶半導体薄膜を持ち、かつ、ゲート絶縁膜と半導体薄膜との界面において半導体薄膜内部より高くなるようなフッ素原子の濃度分布を持つ薄膜トランジスタと、粒状結晶半導体薄膜を使用した薄膜トランジスタとの二種類の薄膜トランジスタを備え、前記基板上の駆動回路以外の画素部には、粒状結晶半導体薄膜を使用した薄膜トランジスタを備えていることを特徴とする。
上記（１）記載の画像表示装置が、液晶表示装置もしくは有機ＥＬ表示装置であることを特徴とする。
また、上記（１）記載の画像表示装置において、上記略帯状結晶構造を有する半導体薄膜をチャネルとする薄膜トランジスタを備えた駆動回路の電源電圧が1.0〜6.0Vの範囲内であることを特徴とする。
また、上記（１）記載の画像表示装置において、上記駆動回路の薄膜トランジスタを構成するゲート絶縁膜中の、半導体薄膜との界面から厚さ10ナノメートルの領域におけるフッ素原子の単位体積あたりの濃度が、前記半導体薄膜内部における濃度より高く、かつ、前記半導体薄膜が、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜からなることを特徴とする。
また、上記（１）記載の画像表示装置において、上記駆動回路の薄膜トランジスタを構成するゲート絶縁膜の半導体薄膜との界面における界面準位密度がバンドギャップ中央値で７×1011個／ｃｍ2／ｅＶ以下であり、かつ、前記半導体薄膜が、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜からなることを特徴とする。
（３）本発明の目的を達成できる第３の発明に係る画像表示装置の製造方法の特徴は、画素領域の周辺に画素を駆動する駆動回路として薄膜トランジスタが形成された基板を有する画像表示装置の製造方法であって、前記薄膜トランジスタの製造工程においては、非結晶質もしくは多結晶からなる第一の半導体薄膜を絶縁基板上に形成する工程と、前記第一の半導体薄膜の任意の領域に、連続発振レーザ光を照射し、前記連続発振レーザを前記基板に対し相対的に走査することにより、走査方向と略平行な方向に結晶化することにより略帯状結晶からなる第二の半導体薄膜を成長する工程と、前記略帯状結晶からなる第二の半導体薄膜上にゲート絶縁膜を形成する工程と、イオン注入装置にてフッ素イオンあるいはフッ素原子を含む分子のイオンを、前記ゲート絶縁膜の表面近傍の深さに注入し、熱拡散によってフッ素原子を前記ゲート絶縁膜と前記第二の半導体薄膜の少なくとも界面近傍に導入する工程とを含むことを特徴とする。
以下に、本発明を液晶表示装置および有機ＥＬ表示装置に適用した例を示す。ここではアクティブ・マトリクス基板にガラス基板を用いるが、その他、例えばプラスチック基板などの絶縁基板を用いた画像表示装置に対しても適用可能であることは云うまでもない。
＜実施例1＞
本実施例は、画素を駆動するための薄膜トランジスタをアクティブ・マトリクス基板に形成する製造例を示すものである。なお、ここで説明する製造方法は、ＣＭＯＳの薄膜トランジスタの製造を例としており、Ｎ型薄膜トランジスタは自己整合ＧＯＬＤＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）、Ｐ型薄膜トランジスタはカウンタードープによって形成する。以下、一連の製造プロセスを図３（Ａ）〜図９（Ｎ）に従って順次説明する。
本実施例は、画素を駆動するための薄膜トランジスタをアクティブ・マトリクス基板に形成する製造例を示すものである。なお、ここで説明する製造方法は、ＣＭＯＳの薄膜トランジスタの製造を例としており、Ｎ型薄膜トランジスタは自己整合ＧＯＬＤＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）、Ｐ型薄膜トランジスタはカウンタードープによって形成する。以下、一連の製造プロセスを図３（Ａ）〜図９（Ｎ）に従って順次説明する。
図３（Ａ）：先ず、アクティブ・マトリクス基板となる絶縁基板として、厚さが０．３ｍｍ〜１．０ｍｍ程度で、好ましくは４００°Ｃ〜６００°Ｃの熱処理で変形や収縮の少ない耐熱性のガラス基板ＳＵＢ１を準備する。
好ましくは、このガラス基板ＳＵＢ１の上に熱的、化学的なバリア膜として機能するおよそ約１４０ｎｍ厚のＳｉＮ膜および約１００ｎｍ厚のＳｉＯ膜をＣＶＤ法で連続かつ均一に堆積する。このガラス基板ＳＵＢ１上にＣＶＤ等の手段でアモルファスシリコン膜ＡＳＩを形成する。
図３（Ｂ）：次に、エキシマレーザ光ＥＬＡをｘ方向に走査し、アモルファスシリコン膜ＡＳＩを溶解し、結晶化してガラス基板ＳＵＢ１上のアモルファスシリコン膜ＡＳＩ全体を多結晶シリコン膜、すなわちポリシリコン膜ＰＳＩに改質する。
なお、エキシマレーザ光ＥＬＡに替えて、他の方法、例えば固体パルスレーザアニールによる結晶化、シリコン膜の形成時にポリシリコン膜となるＣａｔ−ＣＶＤ膜、ＳｉＧｅ膜を採用することもできる。
図３（Ｃ）：レーザアニールにより、後述するパルス変調レーザ等のレーザ光ＳＸＬ（なお、ここではパルス幅変調レーザを用いるものとして説明する）の照射位置決め等のターゲットとなる位置決めマークＭＫを形成する。
図４（Ｄ）：マークＭＫを参照しながら、パルス変調レーザ光ＳＸＬをｘ方向に走査しながら所定の領域を選択しながら不連続で照射する。この選択的な照射でポリシリコン膜ＰＳＩを改質し、当該走査方向に連続した粒界を持つ略帯状結晶シリコン膜ＳＰＳＩ（改質領域）を形成する。なお、図では略帯状結晶シリコン膜ＳＰＳＩを薄膜トランジスタ形成領域ごとに分けて２つ形成しているが、これを分けずに１つの略帯状結晶シリコン膜ＳＰＳＩを形成しておき、あとからパターニングしても良い。
図４（Ｅ）：ホトリソグラフィー法を用いて略帯状結晶シリコン膜ＳＰＳＩを加工し、薄膜トランジスタを作り込むアイランドＳＰＳＩ−Ｌを形成する。
図４（Ｆ）：略帯状結晶シリコン膜ＳＰＳＩのアイランドＳＰＳＩ−Ｌを覆ってゲート絶縁膜ＧＩを形成する。
図５（Ｇ）： ここでフッ素イオンの注入を行う。Ｆ+イオンを、例えば注入エネルギー１５ｋｅＶで、注入ドーズ量１×１０１５Ｆ+/ｃｍ２注入する。注入深さは、注入損傷を避けるため、ゲート酸化膜ＧＩと半導体薄膜ＳＰＳＩ−Ｌの界面をあえて避け、ゲート酸化膜ＧＩの表面近傍とする。
図６（Ｈ）：Ｎ型薄膜トランジスタＱ１を形成する領域に閾値を制御するためのインプランテーションＮＥを行う。このとき、Ｐ型薄膜トランジスタＱ２を形成する領域をホトレジストＲＮＥで覆う。
次に、Ｐ型薄膜トランジスタＱ２を形成する領域に閾値を制御するためのインプランテーションＰＥを行う。このとき、Ｐ型薄膜トランジスタＱ２の形成領域を覆っていたホトレジストＲＮＥを除去し、その代わりにＮ型薄膜トランジスタＱ１を形成したときと同様の方法でＮ型薄膜トランジスタＱ１が形成された領域を不図示のホトレジストＲＰＥで覆い、インプランテーションＰＥを行う。
図６（Ｉ）：この上に、スパッタリング法またはＣＶＤ法を用いて薄膜トランジスタのゲート電極となる二層の金属ゲート膜ＧＴ１、ＧＴ２を形成する。
図７（Ｊ）：金属ゲート膜ＧＴ１、ＧＴ２の形成領域をホトレジストＲＮで覆い、ホトリソグラフィー法により、金属ゲート膜ＧＴ１、ＧＴ２をパターニングする。このとき、ＬＤＤ領域（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ領域）を形成するため、上層の金属ゲート膜ＧＴ２を所要量サイドエッチングし、下層の金属ゲート膜ＧＴ１より後退させる。この状態で、ホトレジストＲＮをマスクとしてＮ型の不純物Ｎをインプランテーションし、Ｎ型薄膜トランジスタＱ１のソース・ドレイン領域ＮＳＤを形成する。
図７（Ｋ）：ホトレジストＲＮを剥離し、金属ゲート膜ＧＴ２をマスクとしてインプランテーションＬＤＤを行い、Ｎ型薄膜トランジスタのＬＤＤ領域ＮＬＤＤを形成する。
図７（Ｌ）：Ｎ型薄膜トランジスタＱ１の形成領域をホトレジストＲＰで覆い、Ｐ型薄膜トランジスタＱ２のソース・ドレイン形成領域にＰ型の不純物Ｐをインプランテーションし、Ｐ型薄膜トランジスタのソース・ドレイン領域ＰＳＤを形成する。
図８（Ｍ）：ホトレジストＲＰを剥離し、インプランテーションによる不純物を熱処理により活性化する。同時に、ゲート絶縁膜ＧＩの表面近傍にイオン注入したフッ素を熱拡散にてゲート絶縁膜ＧＩと略帯状結晶ＳＰＳＩとの界面に導入する。熱処理はＮ２雰囲気中、６００℃にて５時間行った。その後、ＣＶＤ法等で層間絶縁膜ＬＩを形成する。これによりゲート絶縁膜と半導体薄膜との界面に導入されたフッ素原子の、シリコン原子に対する原子濃度は約0.5％である。
図９（Ｎ）：ホトリソグラフィー法により層間絶縁膜ＬＩとゲート絶縁膜ＧＩにコンタクトホールを形成し、このコンタクトホールを介してＮ型薄膜トランジスタＱ１とＰ型薄膜トランジスタＱ２の各ソース・ドレインＮＳＤ、ＰＳＤに配線用の金属層を接続し、配線Ｌを形成する。この上に、層間絶縁膜Ｌ２を形成し、さらに保護絶縁膜ＰＡＳＳを形成する。なお、この例では層間絶縁膜Ｌ１をＳｉＯ２膜、層間絶縁膜Ｌ２をＳｉN膜、配線金属層Ｌをアルミ、保護絶縁膜ＰＡＳＳを有機絶縁膜とした。
以上の工程により、略帯状結晶シリコン膜ＳＰＳＩとゲート絶縁膜ＧＩとの界面にフッ素が導入されたＣＭＯＳ薄膜トランジスタが形成される。
なお一般に、Ｎ型薄膜トランジスタは劣化が激しい。チャネルとソース・ドレイン領域との間に低濃度不純物領域ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ領域）を形成すると、この劣化が緩和される。ＧＯＬＤＤは低濃度不純物領域にゲート電極が被さった構造を有している。この場合、ＬＤＤで観測される性能低下が緩和される。
Ｐ型薄膜トランジスタでは、その劣化がＮ型薄膜トランジスタほど深刻でなく、低濃度不純物領域ＬＤＤやＧＯＬＤＤは通常は採用されない。本実施例ではＧＯＬＤＤ構造を用いたが、シングルドレイン構造やＬＤＤ構造を用いても、本発明の効果は得られる。このようにして作製されたトランジスタの特性を以下に示す。
図１０および図１１に、本発明に係る薄膜トランジスタの実証結果を示す。図１０はｐチャネル薄膜トランジスタに本発明を適用し、その伝達コンダクタンスのゲート電圧依存性を測定したものである。薄膜トランジスタのサイズはチャネル長４μｍ、チャネル幅４μｍ、伝達コンダクタンス測定時のドレイン電圧は０．１Ｖである。
図１０（１）は本発明に則って、キャリアの伝導方向に略平衡に結晶成長させた略帯状結晶をチャネルに持つｐ型薄膜トランジスタのゲート酸化膜／チャネル界面にフッ素の導入を行った例であり、図１０（２）はＥＬＡ結晶をチャネルに持つｐ型薄膜トランジスタのゲート酸化膜／チャネル界面にフッ素の導入を行った比較例である。いずれの図においても実線はフッ素導入した試料の結果を示し、点線はフッ素を導入しなかった試料の結果を示す。
図１０（１）では、Ｆ導入により、伝達コンダクタンスの最大値が大きくなり、オフ状態から伝達コンダクタンスの最大値までに至るゲート電圧領域において急峻性が増しており、ゲート酸化膜／チャネル界面へのＦ導入効果が明らかである。ゲート電圧がしきい値より１Ｖ以内の低電圧において特性改善が著しい。従って6Ｖ以下の低電圧動作が可能となり、駆動回路の電源電圧１〜６Ｖにて画素を安定に駆動することができる。
しかし、図１０（２）においては、フッ素Ｆを導入したにもかかわらず、その効果が現れず、このことから本発明の有効性が実証できた。つまり、本発明においては、チャネルを構成する半導体薄膜がキャリアの伝導方向に略平衡に結晶成長させた略帯状結晶であると共に、ゲート絶縁膜とこの半導体薄膜からなるチャネルの界面にフッ素を導入することが重要な要件であることが理解できよう。
図１１はｎチャネル薄膜トランジスタに本発明を適用し、伝達コンダクタンスのゲート電圧依存性を測定したものである。上記ｐチャネル薄膜トランジスタと同様に、略帯状結晶とフッ素による界面終端を組み合わせた例を示した図１１（１）では、Ｆ導入による最大伝達コンダクタンスの増加、オフ状態から伝達コンダクタンスの最大値までに至る領域における急峻性の増加が観測できる。
しかし、従来のELA結晶にフッ素による界面終端を組み合わせた例の図１１（２）においては、それらが観測されない。このようにｎチャネル薄膜トランジスタにおいても本発明の有効性が実証できた。なお、図１０（１）と図１１（１）とを対比してみれば明らかなように、フッ素導入の効果は、ｎチャネル薄膜トランジスタよりもｐチャネル薄膜トランジスタの方が大きかった。
図１２に図１１（１）と同構造の略帯状結晶を持つｎチャネル薄膜トランジスタのホットキャリア耐性を示す。薄膜トランジスタを、ホットキャリアの発生する条件（ドレイン電圧＝９Ｖ、ゲート電圧＝しきい値電圧＋１Ｖ）にて１００秒間保持し、オン電流の劣化率を測定した。オン電流はドレイン電圧０．１Ｖ、ゲート電圧６Ｖにおけるドレイン電流値とした。Ｆ導入を行うと、ホットキャリアによるオン電流劣化率は１／１０まで抑制された。以上のように、本発明は薄膜トランジスタの高信頼化と高性能化を両立させることが出来る。
図１３は、以上のようにして作成される薄膜トランジスタを用いたＣＭＯＳインバーターの回路例である。図中のＶＤＤは電源電圧、ＶＳＳは基準電圧、ＩＮは入力端子、ＯＵＴは出力端子をそれぞれ示している。図１４は図１３に示したＣＭＯＳインバーターの回路のレイアウト例である。図中のＰＳＤはｐチャネル薄膜トランジスタのソース／ドレイン、ＮＳＤはｎチャネル薄膜トランジスタのソース／ドレイン、Ｌは金属配線（ゲート電極）、ＣＯＮＤＤは電源電圧用コンタクト穴、ＣＯＮＳＳは基準電圧用コンタクト穴をそれぞれ示している。
＜実施例２＞
この実施例は本発明を液晶表示装置に適用したものである。以下、図１５および図１６にしたがって説明する。図１５は本発明の画像表示装置の第１例として液晶表示装置の構成を説明する展開斜視図である。また、図１６は図１５のＺ−Ｚ線方向で切断した断面図である。この液晶表示装置は実施例１に記したアクティブ・マトリクス基板ＳＵＢ１を用いて液晶表示装置を製造する。
この実施例は本発明を液晶表示装置に適用したものである。以下、図１５および図１６にしたがって説明する。図１５は本発明の画像表示装置の第１例として液晶表示装置の構成を説明する展開斜視図である。また、図１６は図１５のＺ−Ｚ線方向で切断した断面図である。この液晶表示装置は実施例１に記したアクティブ・マトリクス基板ＳＵＢ１を用いて液晶表示装置を製造する。
図１５と図１６において、符号ＰＮＬは、アクティブ・マトリクス基板ＳＵＢ１と対向基板ＳＵＢ２の貼り合わせ間隙に液晶を封入した液晶セルで、その表裏に偏光板ＰＯＬ１、ＰＯＬ２が積層されている。また、符号ＯＰＳは拡散シートやプリズムシートからなる光学補償部材、ＧＬＢは導光板、ＣＦＬは冷陰極蛍光ランプ、ＲＦＳは反射シート、ＬＦＳはランプ反射シート、ＳＨＤはシールドフレーム、ＭＤＬはモールドケースである。
前記した実施例の何れかの構成を有するアクティブ・マトリクス基板ＳＵＢ１上に周知の工程で液晶配向膜層を形成し、これにラビング等の手法で配向規制力を付与する。画素領域ＡＲの周辺にシール剤を形成した後、同様に配向膜層を形成した対向基板ＳＵＢ２を所定のギャップで対向配置させ、このギャップ内に液晶を封入し、シール剤の封入口を封止材で閉鎖する。
こうして構成した液晶セルＰＮＬの表裏に図１６に示すように偏光板ＰＯＬ１、ＰＯＬ２を積層し、導光板ＧＬＢと冷陰極蛍光ランプＣＦＬ等からなるバックライト等を、光学補償部材ＯＰＳを介して実装することで液晶表示装置を製造する。
なお、液晶セルの周辺に有する駆動回路には図１５に示すようにフレキシブルプリント基板ＦＰＣ１、ＦＰＣ２を介してデータやタイミング信号が供給される。符号ＰＣＢは外部信号源と各フレキシブルプリント基板ＦＰＣ１、ＦＰＣ２の間において、当該外部信号源から入力する表示信号を液晶表示装置で表示する信号形式に変換するタイミングコントローラ等が搭載されている。
本実施例のアクティブ・マトリクス基板ＳＵＢ１を使用した液晶表示装置は、その画素回路に上記した優れた薄膜トランジスタ回路を配置することで、電流駆動能力に優れることから高速動作に適している。ＬＳＩ数を削減することにより、安価に提供できるのが特長である。
＜実施例３＞
この実施例は本発明を有機ＥＬ表示装置に適用したものである。以下、図１７および図１８にしたがって説明する。図１７は本発明の画像表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。また、図１８は図１７に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。
この実施例は本発明を有機ＥＬ表示装置に適用したものである。以下、図１７および図１８にしたがって説明する。図１７は本発明の画像表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。また、図１８は図１７に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。
前記した各実施例の何れかのアクティブ・マトリクス基板ＳＵＢ１に有する画素内の電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素内の電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。
このような積層層を形成したアクティブ・マトリクス基板ＳＵＢ１の画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。また、これらの代わりに、保護フィルムを用いても良い。
この有機ＥＬ表示装置は、その駆動回路領域ＤＤＲ、ＧＤＲに外部信号源からの表示用信号をプリント基板ＰＬＢで供給する。このプリント基板ＰＬＢにはインターフェース回路チップＣＴＬが搭載されている。そして、上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。
有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢ１は、このような要求を満たす高い性能を有している。先の実施例１の製造方法で製造したアクティブ・マトリクス基板ＳＵＢ１を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
ＮＳＤ…ソースまたはドレイン領域、
ＧＴ…ゲート電極、
ＧＩ…ゲート絶縁膜、
ＧＢ…粒界、
ＧＢＴ…粒界欠陥準位、
ＩＴ…界面欠陥準位、
ＥＣ…伝導帯底、
ＥＦ…フェルミレベル、
ＥＶ…価電子帯上端、
ＡＳＩ…アモルファスシリコン膜、
ＳＵＢ１…基板、
ＭＫ…マーク、
ＥＬＡ…エキシマレーザー光、
ＳＸＬ…レーザ光、
ＳＰＳＩ…略帯状結晶シリコン膜、
ＳＰＳＩ‐Ｌ…略帯状結晶シリコン膜のアイランド、
ＦＩ…フッ素イオン注入、
ＮＥ…ｎチャネル薄膜トランジスタ用しきい値調整イオン注入、
ＲＮＥ…レジスト、
ＧＴ１…第一のゲート電極材、
ＧＴ２…第二のゲート電極材、
ＲＮ…レジスト、
Ｎ…ｎチャネル薄膜トランジスタ用ソース、ドレイン形成のためのイオン注入、
ＬＤＤ…ＬＤＤ領域形成のためのイオン注入、
ＮＬＤＤ…ＬＤＤ領域、
ＲＰ…レジスト、
Ｐ…ｐチャネル薄膜トランジスタ用ソース、ドレイン形成のためのイオン注入、
Ｌ１…第一の層間絶縁膜、
Ｌ２…第二の層間絶縁膜、
Ｌ…金属配線、
ＰＡＳＳ…保護膜、
ＶＤＤ…電源電圧、
ＶＳＳ…基準電圧、
ＩＮ…入力端子、
ＯＵＴ…出力端子、
ＣＯＮＤＤ…電源電圧用コンタクト穴、
ＣＯＮＳＳ…基準電圧用コンタクト穴、
ＣＯＮＯＵＴ…出力用コンタクト穴、
ＳＨＤ…シールドフレーム、
ＭＤＬ…モールドケース、
ＦＰＣ１…フレキシブルプリント基板、
ＦＰＣ２…フレキシブルプリント基板、
ＣＦＬ…冷陰極蛍光ランプ、
ＰＣＢ…タイミングコントローラ、
ＰＮＬ…液晶セル、
ＯＰＳ…光学補償部材、
ＧＬＢ…導光板、
ＰＯＬ１…偏光板、
ＰＯＬ２…偏光板、
ＲＦＳ…反射シート、
ＬＦＳ…ランプ反射シート、
ＳＵＢＸ…封止基板、
ＤＤＲ…駆動回路領域、
ＰＡＲ…画素領域、
ＧＤＲ…駆動回路領域、
ＰＬＢ…プリント基板、
ＣＴＬ…インターフェース回路チップ、
ＣＡＳ…下側ケース。
ＧＴ…ゲート電極、
ＧＩ…ゲート絶縁膜、
ＧＢ…粒界、
ＧＢＴ…粒界欠陥準位、
ＩＴ…界面欠陥準位、
ＥＣ…伝導帯底、
ＥＦ…フェルミレベル、
ＥＶ…価電子帯上端、
ＡＳＩ…アモルファスシリコン膜、
ＳＵＢ１…基板、
ＭＫ…マーク、
ＥＬＡ…エキシマレーザー光、
ＳＸＬ…レーザ光、
ＳＰＳＩ…略帯状結晶シリコン膜、
ＳＰＳＩ‐Ｌ…略帯状結晶シリコン膜のアイランド、
ＦＩ…フッ素イオン注入、
ＮＥ…ｎチャネル薄膜トランジスタ用しきい値調整イオン注入、
ＲＮＥ…レジスト、
ＧＴ１…第一のゲート電極材、
ＧＴ２…第二のゲート電極材、
ＲＮ…レジスト、
Ｎ…ｎチャネル薄膜トランジスタ用ソース、ドレイン形成のためのイオン注入、
ＬＤＤ…ＬＤＤ領域形成のためのイオン注入、
ＮＬＤＤ…ＬＤＤ領域、
ＲＰ…レジスト、
Ｐ…ｐチャネル薄膜トランジスタ用ソース、ドレイン形成のためのイオン注入、
Ｌ１…第一の層間絶縁膜、
Ｌ２…第二の層間絶縁膜、
Ｌ…金属配線、
ＰＡＳＳ…保護膜、
ＶＤＤ…電源電圧、
ＶＳＳ…基準電圧、
ＩＮ…入力端子、
ＯＵＴ…出力端子、
ＣＯＮＤＤ…電源電圧用コンタクト穴、
ＣＯＮＳＳ…基準電圧用コンタクト穴、
ＣＯＮＯＵＴ…出力用コンタクト穴、
ＳＨＤ…シールドフレーム、
ＭＤＬ…モールドケース、
ＦＰＣ１…フレキシブルプリント基板、
ＦＰＣ２…フレキシブルプリント基板、
ＣＦＬ…冷陰極蛍光ランプ、
ＰＣＢ…タイミングコントローラ、
ＰＮＬ…液晶セル、
ＯＰＳ…光学補償部材、
ＧＬＢ…導光板、
ＰＯＬ１…偏光板、
ＰＯＬ２…偏光板、
ＲＦＳ…反射シート、
ＬＦＳ…ランプ反射シート、
ＳＵＢＸ…封止基板、
ＤＤＲ…駆動回路領域、
ＰＡＲ…画素領域、
ＧＤＲ…駆動回路領域、
ＰＬＢ…プリント基板、
ＣＴＬ…インターフェース回路チップ、
ＣＡＳ…下側ケース。
Claims (12)
- 画素をマトリクス状に多数形成した画素領域と、前記画素領域の周辺に形成され、かつ、前記画素を駆動する回路を形成した駆動回路領域とを有する基板を備えた画像表示装置であって、少なくとも前記駆動回路領域に形成する半導体装置は、チャネルを構成する半導体薄膜となる電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜と前記略帯状結晶薄膜上に形成されたゲート絶縁膜とを有する薄膜トランジスタを含み、かつ前記ゲート絶縁膜と前記チャネルを構成する半導体薄膜との少なくとも界面にはフッ素原子が導入されていることを特徴とする画像表示装置。
- 前記ゲート絶縁膜と半導体薄膜との界面におけるフッ素原子の濃度が、前記半導体薄膜内部における濃度より高いことを特徴とする請求項１に記載の画像表示装置。
- 前記チャネルを構成する半導体薄膜の表面に対する主配向が｛110｝であることを特徴とする請求項１に記載の画像表示装置。
- 前記薄膜トランジスタのゲート絶縁膜と半導体薄膜との界面におけるフッ素原子の、シリコン原子に対する原子濃度は、少なくとも0.05％を有していることを特徴とする請求項１に記載の画像表示装置。
- 画素領域の周辺に画素を駆動する駆動回路として薄膜トランジスタが形成された基板を有する画像表示装置の製造方法であって、前記薄膜トランジスタの製造工程においては、
非結晶質もしくは多結晶からなる第一の半導体薄膜を絶縁基板上に形成する工程と、
前記第一の半導体薄膜の任意の領域に、連続発振レーザ光を照射し、前記連続発振レーザを前記基板に対し相対的に走査することにより、走査方向と略平行な方向に結晶化することにより略帯状結晶からなる第二の半導体薄膜を成長する工程と、
前記略帯状結晶からなる第二の半導体薄膜上にゲート絶縁膜を形成する工程と、
イオン注入装置にてフッ素イオンあるいはフッ素原子を含む分子のイオンを、前記ゲート絶縁膜の表面近傍の深さに注入し、熱拡散によってフッ素原子を前記ゲート絶縁膜と前記第二の半導体薄膜の少なくとも界面近傍に導入する工程とを含むことを特徴とする画像表示装置の製造方法。 - 駆動回路の一部あるいは全てが画素部と同じ基板上に形成されており、
前記基板上の駆動回路には、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶半導体薄膜を持ち、かつ、ゲート絶縁膜と半導体薄膜との界面において半導体薄膜内部より高くなるようなフッ素原子の濃度分布を持つ薄膜トランジスタを、そして前記基板上の駆動回路以外の画素部には、粒状結晶半導体薄膜を用いた薄膜トランジスタを各々具備していることを特徴とする画像表示装置。 - 駆動回路の一部あるいは全てが画素部と同じ基板上に形成されており、
前記基板上の駆動回路には、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶半導体薄膜を持ち、かつ、ゲート絶縁膜と半導体薄膜との界面において半導体薄膜内部より高くなるようなフッ素原子の濃度分布を持つ薄膜トランジスタと、粒状結晶半導体薄膜を使用した薄膜トランジスタとの二種類の薄膜トランジスタを備え、前記基板上の駆動回路以外の画素部には、粒状結晶半導体薄膜を使用した薄膜トランジスタを備えていることを特徴とする請求項６に記載の画像表示装置。 - 前記画像表示装置が液晶表示装置であることを特徴とする請求項１に記載の画像表示装置。
- 前記画像表示装置が有機ＥＬ表示装置であることを特徴とする請求項１に記載の画像表示装置。
- 前記略帯状結晶構造を有する半導体薄膜をチャネルとする薄膜トランジスタを備えた駆動回路の電源電圧が1.0〜6.0Vの範囲内であることを特徴とする請求項１に記載の画像表示装置。
- 前記駆動回路の薄膜トランジスタを構成するゲート絶縁膜中の、半導体薄膜との界面から厚さ10ナノメートルの領域におけるフッ素原子の単位体積あたりの濃度が、前記半導体薄膜内部における濃度より高く、かつ、前記半導体薄膜が、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜からなることを特徴とする請求項１に記載の画像表示装置。
- 前記駆動回路の薄膜トランジスタを構成するゲート絶縁膜の半導体薄膜との界面における界面準位密度がバンドギャップ中央値で７×1011個／ｃｍ2／ｅＶ以下であり、かつ、前記半導体薄膜が、電気伝導方向と略平行な方向に結晶粒が成長するように結晶化された略帯状結晶薄膜からなることを特徴とする請求項１に記載の画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004197750A JP2006019609A (ja) | 2004-07-05 | 2004-07-05 | 画像表示装置 |
| US11/171,184 US20060006391A1 (en) | 2004-07-05 | 2005-07-01 | Image display devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004197750A JP2006019609A (ja) | 2004-07-05 | 2004-07-05 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006019609A true JP2006019609A (ja) | 2006-01-19 |
Family
ID=35540364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004197750A Pending JP2006019609A (ja) | 2004-07-05 | 2004-07-05 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060006391A1 (ja) |
| JP (1) | JP2006019609A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076886A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2010147368A (ja) * | 2008-12-22 | 2010-07-01 | Seiko Epson Corp | 表示装置、電子機器および表示装置の製造方法 |
| US8354670B2 (en) | 2009-12-22 | 2013-01-15 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing transistor, and electronic device including transistor |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070262311A1 (en) * | 2006-05-11 | 2007-11-15 | Toppoly Optoelectronics Corp. | Flat panel display and fabrication method and thereof |
| JP5090708B2 (ja) * | 2006-10-20 | 2012-12-05 | 株式会社ジャパンディスプレイイースト | 画像表示装置とその製造方法 |
| EP2378557B1 (en) * | 2010-04-19 | 2015-12-23 | Imec | Method of manufacturing a vertical TFET |
| TWI425867B (zh) * | 2010-11-19 | 2014-02-01 | Au Optronics Corp | 有機電激發光顯示元件及其製造方法 |
| JP6234173B2 (ja) * | 2013-11-07 | 2017-11-22 | ルネサスエレクトロニクス株式会社 | 固体撮像素子の製造方法 |
| TWI651848B (zh) * | 2016-12-13 | 2019-02-21 | 友達光電股份有限公司 | 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177765A (ja) * | 1990-11-10 | 1992-06-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH07288329A (ja) * | 1994-02-28 | 1995-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPH09252135A (ja) * | 1996-03-15 | 1997-09-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法 |
| JPH11284193A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP2004056058A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5440168A (en) * | 1993-02-22 | 1995-08-08 | Ryoden Semiconductor System Engineering Corporation | Thin-film transistor with suppressed off-current and Vth |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6140166A (en) * | 1996-12-27 | 2000-10-31 | Semicondutor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor and method for manufacturing semiconductor device |
| JP2003179068A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Ltd | 画像表示装置およびその製造方法 |
| US6756291B1 (en) * | 2003-01-24 | 2004-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for hardening gate oxides using gate etch process |
-
2004
- 2004-07-05 JP JP2004197750A patent/JP2006019609A/ja active Pending
-
2005
- 2005-07-01 US US11/171,184 patent/US20060006391A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177765A (ja) * | 1990-11-10 | 1992-06-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JPH07288329A (ja) * | 1994-02-28 | 1995-10-31 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
| JPH09252135A (ja) * | 1996-03-15 | 1997-09-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法 |
| JPH11284193A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JP2004056058A (ja) * | 2002-07-24 | 2004-02-19 | Hitachi Ltd | 画像表示装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076886A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2010147368A (ja) * | 2008-12-22 | 2010-07-01 | Seiko Epson Corp | 表示装置、電子機器および表示装置の製造方法 |
| US8354670B2 (en) | 2009-12-22 | 2013-01-15 | Samsung Electronics Co., Ltd. | Transistor, method of manufacturing transistor, and electronic device including transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060006391A1 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8779417B2 (en) | Thin film semiconductor device, display device using such thin film semiconductor device and manufacturing method thereof | |
| US8134152B2 (en) | CMOS thin film transistor, method of fabricating the same and organic light emitting display device having laminated PMOS poly-silicon thin film transistor with a top gate configuration and a NMOS oxide thin film transistor with an inverted staggered bottom gate configuration | |
| US6849482B2 (en) | Semiconductor device, and method of forming the same | |
| US7141821B1 (en) | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture | |
| US20060006391A1 (en) | Image display devices | |
| JP2000101088A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
| US6605496B1 (en) | Method of fabricating a bottom-gate-type thin film transistor using a heat relaxation layer during laser crystallization | |
| US20050255639A1 (en) | Complementary thin film transistor circuit, electro-optical device, and electronic apparatus | |
| JP2000058841A (ja) | 半導体装置及びその作製方法 | |
| US7943447B2 (en) | Methods of fabricating crystalline silicon, thin film transistors, and solar cells | |
| US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| JP2002151524A (ja) | 半導体装置およびその作製方法 | |
| JP5232360B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
| JP4364481B2 (ja) | 薄膜トランジスタの作製方法 | |
| TW200525609A (en) | Manufacturing method of semiconductor film and image display device | |
| JP2004327872A (ja) | 薄膜トランジスタ、その製造方法および薄膜トランジスタを用いた表示装置、その製造方法 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP2002141359A (ja) | 半導体装置およびその作製方法 | |
| JP2000243974A (ja) | 半導体装置およびその作製方法 | |
| JP3272844B2 (ja) | 液晶表示装置の製造方法 | |
| KR100809519B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| JPH0572556A (ja) | アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法 | |
| JP2003298069A (ja) | 半導体表示装置、その製造方法及びアクティブマトリクス型表示装置 | |
| JP2004134533A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110218 |