JP2000180892A

JP2000180892A - 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法

Info

Publication number: JP2000180892A
Application number: JP35857698A
Authority: JP
Inventors: Hideo Yamanaka; 英雄山中; Hisayoshi Yamoto; 久良矢元
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-12-17
Filing date: 1998-12-17
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】高い電子／正孔移動度の単結晶シリコン層を
比較的低温でかつ均一に成膜して、高性能ドライバ内蔵
のアクティブマトリクス基板と、これを用いた表示用薄
膜半導体装置等の電気光学装置とを製造する方法の提供
が望まれている。【解決手段】第１の基板１の一方の面上にゲート電極
１１とゲート絶縁膜とからなるゲート部を形成し、さら
に第１の基板１の一方の面上に段差４を形成し、この段
差を含む第１の基板１上に半導体を成膜し、この半導体
膜にレーザ照射処理することにより段差４をシードとし
て単結晶半導体層７をグラフォエピタキシャル成長さ
せ、この単結晶半導体層７に所定の処理を施してチャネ
ル領域、ソース領域及びドレイン領域を形成し、チャネ
ル領域の下部にゲート部を有し、周辺駆動回路部の少な
くとも一部を構成するボトムゲート型の第１の薄膜トラ
ンジスタを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学装置、電
気光学装置用の駆動基板、及びこれらの製造方法に係
り、特に、絶縁基板上にグラフォエピタキシャル成長さ
せた単結晶シリコン層を能動領域に用いるボトムゲート
型の薄膜絶縁ゲート型電界効果トランジスタ（以下、ボ
トムゲート型ＭＯＳＴＦＴと呼称する。）を有した構造
及びその製造方法に関する。

【０００２】

【従来の技術】アクティブマトリクス型の液晶表示装置
として、アモルファスシリコンをＴＦＴに用いた表示部
と外付け駆動回路用ＩＣとを有するものや、固相成長法
による多結晶シリコンをＴＦＴに用いた表示部と駆動回
路との一体型（特開平６−２４２４３３号公報）、エキ
シマレーザアニールを行った多結晶シリコンをＴＦＴに
用いた表示部と駆動回路との一体型（特開平７−１３１
０３０号公報）などが知られている。

【０００３】

【発明が解決しようとする課題】しかし、前記した従来
のアモルファスシリコンＴＦＴでは、生産性は良いもの
の電子移動度が０．５〜１．０ｃｍ²／ｖ・ｓｅｃ前後
と低いため、ｐチャンネルのＭＯＳＴＦＴ（以降、ｐＭ
ＯＳＴＦＴと呼称する。）を作ることができない。した
がって、表示部と同じガラス基板上に、このｐＭＯＳＴ
ＦＴを用いた周辺駆動部を形成することができず、ドラ
イバＩＣを外付けにしてＴＡＢ方式等で実装しているこ
とから、コストダウンが困難になっており、また高精細
化にも限界がある。さらに、電子移動度が０．５〜１．
０ｃｍ²／ｖ・ｓｅｃ前後と低いため、十分なオン電流
がとれず、表示部に用いた場合にトランジスタサイズが
必然的に大きくなってしまい、画素を高開口率にするの
に不利になっている。

【０００４】また、前記した従来の多結晶シリコンＴＦ
Ｔでは、その電子移動度が７０〜１００ｃｍ²／ｖ・ｓ
ｅｃであって高精細化に対応でき、したがって最近では
駆動回路一体型の多結晶シリコンＴＦＴを用いたＬＣＤ
（液晶表示装置）が注目されている。しかしながら、１
５インチ以上の大型ＬＣＤの場合では、多結晶シリコン
の電子移動度が７０〜１００ｃｍ²／ｖ・ｓｅｃである
ことから、駆動能力が不足し、結局、外付けの駆動回路
用ＩＣが必要となっている。

【０００５】また、固相成長法により成膜された多結晶
シリコンを用いるＴＦＴでは、６００℃以上で十数時間
のアニールと、約１０００℃の熱酸化によるゲートＳｉ
Ｏ₂の形成が必要なため、専用の半導体製造装置を使用
せざるを得ない。そのため、ウエハサイズについては８
〜１２インチφが限界であり、高耐熱性で高価な石英ガ
ラスの採用が余儀なくされ、コストダウンが困難になっ
ている。したがって、得られた製品は現在のところＥＶ
Ｆやデータ／ＡＶプロジェクタ用途に限定されてしまっ
ている。

【０００６】さらに、前記した従来のエキシマレーザア
ニールによる多結晶シリコンＴＦＴでは、エキシマレー
ザ出力の安定性、大型化による装置価格の上昇、歩留／
品質低下等の問題が山積している。

【０００７】特に、１ｍ角等の大型ガラス基板になる
と、前記の問題が拡大し、ますます性能／品質向上とコ
ストダウンが難しくなる。

【０００８】本発明の目的は、特に周辺駆動回路部にお
いて、高い電子／正孔移動度の単結晶シリコン薄膜を比
較的低温でかつ均一に成膜して、高性能ドライバ内蔵の
アクティブマトリクス基板と、これを用いた表示用薄膜
半導体装置等の電気光学装置の製造を可能とし、高いス
イッチング特性と低リーク電流を有するＬＤＤ構造（Li
ghtly doped drain 構造）のｎチャンネルのＭＯＳＴＦ
Ｔ（以降、ｎＭＯＳＴＦＴと呼称する。）又はｐＭＯＳ
ＴＦＴ又は高い駆動能力の相補型薄膜絶縁ゲート電界効
果トランジスタ（以降、ｃＭＯＳＴＦＴと呼称する。）
の表示部と、このｃＭＯＳＴＦＴ又はｎＭＯＳＴＦＴ又
はｐＭＯＳＴＦＴ、あるいはこれらの混在からなる周辺
駆動回路とを一体化した構成を可能とし、高画質、高精
細、狭額縁、高効率、大画面の表示パネルを実現するこ
とができ、しかも歪点が比較的低い大型のガラス基板で
あっても使用でき、生産性が高く、高価な製造設備が不
要であってコストダウンが可能となり、さらに、しきい
値調整が容易であって低抵抗化による高速動作と大画面
化を可能にすることにある。

【０００９】

【課題を解決するための手段】本発明では、画素電極
（例えばマトリクス状に配列された複数の画素電極：以
下同様）と、この表示部の周辺に配された周辺駆動回路
部とを第１の基板（すなわち、駆動用の基板：以下同
様）との間に液晶などの所定の光学材料を介在させてな
る電気光学装置、及びこの電気光学装置用の駆動基板に
おいて、前記第１の基板の一方の面上にゲート電極とゲ
ート絶縁膜とからなるゲート部が形成され、前記第１の
基板の一方の面上に段差が形成され、この段差を含む前
記第１の基板上に、前記段差上に形成された半導体（例
えばシリコン）からなる膜が、レーザ照射処理によって
加熱溶融されさらに冷却固化されることにより、前記段
差をシードとしてグラフォエピタキシャル成長すること
によってなる単結晶半導体層（例えば単結晶シリコン
層）が形成され、この単結晶半導体層をチャンネル領
域、ソース領域及びドレイン領域とし、前記チャンネル
領域の下部に前記ゲート部を有するボトムゲート型の第
１の薄膜トランジスタ（特にＭＯＳＴＦＴ：以下、同
様）が前記周辺駆動回路部の少なくとも一部を構成して
いることを前記課題の解決手段としている。

【００１０】なお、本発明において単結晶半導体は、単
結晶シリコンはもちろん、単結晶化合物半導体、例えば
単結晶ガリウム・ヒ素（Ｇａ・Ａｓ）や単結晶シリコン
・ゲルマニウム（Ｓｉ・Ｇｅ）をも含む概念である（以
下、同様）。また、本発明において単結晶とは、亜粒界
や転位を含有する単結晶についてもこれを含めた概念で
ある（以下、同様）。

【００１１】また、前記薄膜トランジスタについては、
電界効果トランジスタ（ＦＥＴ）（これにはＭＯＳ型と
接合型があるが、いずれでもよい。）とバイポーラトラ
ンジスタとがあるが、本発明はいずれのトランジスタに
も適用できる（以下、同様）。

【００１２】また、本発明は、この電気光学装置及びそ
の駆動基板を効果的に製造する方法として、画素電極
（例えばマトリクス状に配列された複数の画素電極：以
下同様）が配された表示部と、この表示部の周辺に配さ
れた周辺駆動回路部とを第１の基板（すなわち、駆動用
の基板：以下同様）との間に液晶などの所定の光学材料
を介在させてなる電気光学装置、及びこの電気光学装置
用の駆動基板の製造方法において、前記第１の基板の一
方の面上にゲート電極とゲート絶縁膜とからなるゲート
部を形成する工程と、前記第１の基板の一方の面上に段
差を形成する工程と、前記段差を含む第１の基板上に半
導体（例えばシリコン）を成膜する工程と、前記半導体
からなる膜にレーザ照射処理して該膜を加熱溶融しさら
に冷却固化されることにより、前記段差をシードとして
単結晶半導体層（例えば単結晶シリコン層）をグラフォ
エピタキシャル成長させる工程と、この単結晶半導体層
に所定の処理を施してチャンネル領域、ソース領域及び
ドレイン領域を形成する工程と、前記チャンネル領域の
下部に前記ゲート部を有し、前記周辺駆動回路部の少な
くとも一部を構成するボトムゲート型の第１の薄膜トラ
ンジスタを形成する工程と、を有することを前記課題の
解決手段している。

【００１３】本発明によれば、段差をシードにして、こ
の段差を含む基板上に形成した半導体膜をレーザ照射処
理で加熱溶融しさらに冷却固化することにより、グラフ
ォエピタキシャル成長させて単結晶シリコン層などの単
結晶半導体層を形成し、このエピタキシャル成長層を、
アクティブマトリクス基板などの駆動基板の周辺駆動回
路のボトムゲート型ＭＯＳＴＦＴや、表示部−周辺駆動
回路一体型のＬＣＤなどの電気光学装置における周辺駆
動回路のボトムゲート型ＭＯＳＴＦＴなどに用いている
ので、以下の（Ａ）〜（Ｆ）に示す顕著な作用を奏す
る。

【００１４】（Ａ）所定形状／寸法の段差を基板上に形
成し、その段差の底面の角（底角）をシードとしてグラ
フォエピタキシャル成長させることにより、５４０ｃｍ
²／ｖ・ｓｅｃ以上の高い電子移動度の単結晶シリコン
層の如き単結晶半導体層が得られるので、高性能ドライ
バ内蔵の表示用薄膜半導体装置などの電気光学装置の製
造が可能となる。この場合、断面視した状態において、
底面に対し側面が直角状もしくは下端側へ望ましくは９
０°以下の底角をなすように傾斜状となるような凹部と
して、前記段差が形成されているのがよい。

【００１５】（Ｂ）特にこの単結晶シリコン層は、従来
のアモルファスシリコン層や多結晶シリコン層に比べて
単結晶シリコン基板並の高い電子及び正孔移動度を有す
るので、これから得られる単結晶シリコンボトムゲート
型ＭＯＳＴＦＴは、高いスイッチング特性〔望ましくは
さらに、電界強度を緩和して低リーク電流化するＬＤＤ
（Lightly doped drain ）構造〕を有するｎＭＯＳ又は
ｐＭＯＳＴＦＴ又はｃＭＯＳＴＦＴからなる表示部と、
高い駆動能力のｃＭＯＳ、ｎＭＯＳ、又はｐＭＯＳＴＦ
Ｔ、あるいはこれらの混在からなる周辺駆動回路部とを
一体化した構成が可能となり、高画質、高精細、狭額
縁、高効率、大画面の表示パネルが実現する。特に、多
結晶シリコンでは、ＬＣＤ用ＴＦＴとして高い正孔移動
度のｐＭＯＳＴＦＴを形成するのは難しいが、本発明に
よる単結晶シリコン層では、正孔でも十分に高い移動度
を示すため、電子と正孔とをそれぞれ単独に、あるいは
双方を組み合わせて駆動する周辺駆動回路を作製するこ
とができ、これをｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳの
ＬＤＤ構造の表示部用ＴＦＴと一体化したパネルを実現
できる。また、小型〜中型パネルの場合には、周辺の一
対の垂直駆動回路の一方を省略できる可能性がある。

【００１６】（Ｃ）そして、前記した段差をグラフォエ
ピタキシャル成長のシードとして用い、かつこの段差上
に、半導体膜をレーザ照射処理することで単結晶シリコ
ン層などの単結晶半導体層を形成できるから、基板上に
低温で単結晶シリコン膜などを均一に形成することがで
きる。したがって、歪点の比較的低いガラス基板や耐熱
性有機基板などの入手し易く、低コストで物性も良好な
基板を用いることができ、また基板の大型化も可能とな
る。

【００１７】（Ｄ）固相成長法の場合のような中温で長
時間（約６００℃、十数時間）のアニールが不要となる
から、生産性が高く、高価な製造設備が不要でコストダ
ウンが可能になる。

【００１８】（Ｅ）このグラフォエピタキシャル成長で
は、レーザの照射エネルギーや照射時間など、また段差
の形状や寸法、さらには基板の加熱温度や冷却速度等の
調整により、広範囲のＰ型又はＮ型の導電型と高移動度
の単結晶シリコン層が容易に得られるので、Ｖｔｈ（し
きい値）調整が容易になり、低抵抗化による高速動作も
可能になる。

【００１９】（Ｆ）また、半導体（アモルファスシリコ
ン又は多結晶シリコン）膜、あるいはこれをレーザ照射
処理することによって得られる単結晶半導体層（単結晶
シリコン層）に、Ｎ型あるいはＰ型のキャリア不純物
（ボロン、リン、アンチモン、ヒ素、ビスマス、アルミ
ニウムなど）を混入（導入）すれば、単結晶半導体層
（単結晶シリコン層）の不純物種及び／又はその濃度、
すなわちＰ型／Ｎ型等の導電型及び／又はキャリア濃度
を任意に制御することができる。

【００２０】

【発明の実施の形態】以下、本発明を詳しく説明する。
本発明においては、前記段差を、断面視した状態で底面
に対し側面が直角、もしくは下端側へ（望ましくは）９
０°以下の底角をなす傾斜状となるような凹部として、
絶縁基板又はその上の拡散バリア、例えば窒化ケイ素
（ＳｉＮ）などの膜（あるいはこれらの双方）に形成
し、この段差を前記単結晶シリコン層のグラフォエピタ
キシャル成長時のシードとするのがよい。

【００２１】この段差は、前記薄膜トランジスタの前記
チャンネル領域、ソース領域及びドレイン領域で形成さ
れる素子領域の少なくとも一辺に沿って形成するのが好
ましい。さらに、受動素子、例えば抵抗を前記単結晶シ
リコン層で形成する場合、抵抗が形成される素子領域の
少なくとも一辺に沿って前記段差が形成されるのがよ
い。この場合、前記ＭＯＳＴＦＴのごとき第１の薄膜ト
ランジスタを前記段差による基板凹部内に設けてもよい
が、凹部外又はこれの双方にて基板上に設けてもよい。

【００２２】前記段差をリアクティブイオンエッチング
などのドライエッチングによって形成し、この段差をシ
ードとして、アモルファスシリコンや多結晶シリコンか
らなるシリコン膜（半導体膜）をレーザ照射処理するこ
とにより、前記単結晶シリコン層を形成することができ
る。すなわち、アルゴンレーザやエキシマレーザ等のレ
ーザで半導体膜を照射処理してこれを加熱溶融し、さら
にこれを冷却（好ましくは徐冷）することにより、前記
段差をシーズにして半導体（シリコン）をグラフォエピ
タキシャル成長させ、単結晶シリコン層（５〜１００ｎ
ｍ厚、好ましくは３０〜５０ｎｍ厚）を形成することが
できるのである。レーザ照射処理に用いるレーザビーム
としては、ラインビーム（例えば２７５×０．３〜０．
４ｍｍ²）およびエリアビーム（例えば１００×１００
ｍｍ²）のいずれも使用可能である。

【００２３】レーザ照射処理に短波長パルレーザ光（例
えばエキシマレーザ）を用いる場合、そのレーザ波長を
１００〜４００（ｎｍ）、実用範囲を１５０〜３５０
（ｎｍ）（例えばＸｅＣｌ；３０８ｎｍ波長）、パルス
幅を１００ｎｓｅｃ以下（好ましくは１０〜５０ｎｓｅ
ｃ）、パルスのピーク強度を１０⁶Ｗ／ｃｍ²〜１０⁸
Ｗ／ｃｍ²程度、フルーエンス（１回のパルスのエネル
ギー）を１Ｊ／ｃｍ²以下（好ましくは５０ｍＪ／ｃｍ
²〜５００ｍＪ／ｃｍ²、より好ましくは２００ｍＪ／
ｃｍ²〜５００ｍＪ／ｃｍ²）とする。そして、このよ
うな短波長パルレーザ光を、９５％以上のオーバーラッ
プスキャニングで照射を行うようにするのが好ましい。
なお、このようなレーザ照射処理による単結晶シリコン
層の形成については、全体でなく所定の場所のみ、すな
わちＴＦＴ形成領域のみを局部的にレーザ照射処理して
エピタキシャル成長させる、といった方法も採用可能で
ある。また、このようなレーザ照射処理による単結晶シ
リコン層の形成に際しては、基板温度を２００〜５００
℃に加熱するのが好ましい。

【００２４】このようなレーザ照射処理にあっては、照
射エネルギー、照射時間、照射及びスキャニング方法、
低反射膜の有無、照射時の雰囲気（真空又は不活性ガス
中）等の条件によって溶融状態および冷却状態が影響を
受け、シリコン結晶性（例えば、電子／正孔移動度、リ
ーク電流等）が変化するので、予め実験等によって目的
とするシリコン結晶性を得る条件を決定しておく必要が
ある。また、アモルファスシリコンや多結晶シリコンか
らなる半導体膜に予めＮ型又はＰ型キャリア不純物を混
入しておくことにより、得られる単結晶シリコン層を任
意の濃度のＮ型又はＰ型キャリア不純物を含有するもの
に形成することができる。

【００２５】前記第１の薄膜トランジスタを形成する第
１の基板としては、絶縁基板、特に歪点の低いガラス基
板や耐熱性有機基板が用いられる。よって、大型ガラス
基板（例えば１ｍ²以上）上に単結晶シリコン層を作製
することが可能であり、また、レーザ照射処理による単
結晶シリコン層形成時の基板温度を前記したように２０
０〜５００℃程度の低温にすることができるため、ガラ
ス基板として、例えば歪点が４７０〜６７０℃と低いガ
ラスを用いることができる。このような基板は、安価で
薄板化が容易であり、長尺ロール化された基板にも作製
可能である。したがって、このような長尺ロール化ガラ
ス板や耐熱性有機基板上に、前記手法により、グラフォ
エピタキシャル成長による単結晶シリコン層を連続して
又は非連続に作製することができる。

【００２６】なお、このような歪点が低いガラスの上層
へは、このガラス内部からその構成元素が拡散し易いの
で、これを抑える目的で、拡散バリア層、例えばシリコ
ンナイトライド（ＳｉＮ）などの膜（厚さ例えば５０〜
２００ｎｍ程度）を形成するのが好ましい。

【００２７】段差を含む基板上への半導体（例えばアモ
ルファスシリコン、多結晶シリコン）の成膜方法として
は、スパッタ法やプラズマＣＶＤ法等の公知の手法が採
用可能であり、その際、ターゲットにＰやＢなどのＮ型
あるいはＰ型のキャリア不純物を添加しておき、あるい
は供給ガス中にＰＨ₃やＢ₂Ｈ₆などのドーピングガス
を混合しておけば、単結晶シリコン層をＮ型あるいはＰ
型化することができる。そして、このように単結晶シリ
コン層をＮ型あるいはＰ型化しておけば、ｎＭＯＳＴＦ
Ｔ又はｐＭＯＳＴＦＴの作製を容易にすることができ、
これによりｃＭＯＳＴＦＴの作製も容易にすることがで
きる。

【００２８】このように、基板上にグラフォエピタキシ
ャル成長させて形成する単結晶シリコン層を、周辺駆動
回路の少なくとも一部を構成するボトムゲート型ＭＯＳ
ＴＦＴのチャンネル領域、ソース領域、ドレイン領域の
形成層とすることにより、これら各領域の不純物種及び
／又はその濃度を制御することができる。

【００２９】前記周辺駆動回路部及び前記表示部の薄膜
トランジスタは、ｎチャンネル型、ｐチャンネル型又は
相補型の絶縁ゲート電界効果トランジスタを構成し、例
えば相補型とｎチャンネル型との組、相補型とｐチャン
ネル型との組、又は相補型とｎチャンネル型とｐチャン
ネル型との組からなっている。また、前記周辺駆動回路
部及び／又は前記表示部の薄膜トランジスタの少なくと
も一部は、ＬＤＤ（Lightly doped drain ）構造を有し
ているのが好ましい。なお、ＬＤＤ構造は、ゲート−ド
レイン間のみならず、ゲート−ソース間にも、又はゲー
トソース間及びゲート−ドレイン間の両方に設けてもよ
い（これをダブルＬＤＤと呼称する）。

【００３０】特に、前記ＭＯＳＴＦＴについては、表示
部においてはｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳのＬＤ
Ｄ型ＴＦＴを構成し、周辺駆動回路部においては、ｃＭ
ＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらが混在
した状態を構成させるのが好ましい。

【００３１】前記ＭＯＳＴＦＴを、前記段差によって形
成された基板凹部内に設けてもよいが、凹部近傍に位置
する凹部外、あるいは凹部内及び凹部外の双方に設けて
もよい。

【００３２】この場合、前記第１の基板の一方の面上に
前記の段差を形成し、さらにこの段差を含む前記基板上
に単結晶シリコン層、多結晶シリコン層、又はアモルフ
ァスシリコン層を形成する。そして、このようなシリコ
ン層から前記第２の薄膜トランジスタのチャンネル領
域、ソース領域及びドレイン領域をそれぞれ形成し、前
記チャンネル領域の上部及び／又は下部にゲート部を有
する、トップゲート型、ボトムゲート型又はデュアルゲ
ート型の薄膜トランジスタを形成してもよい。

【００３３】この場合でも、断面視した状態で底面に対
し側面が直角、もしくは下端側へ（望ましくは）９０°
以下の底角をなす傾斜状となるような凹部として前記と
同様の前記段差を形成し、この段差を前記単結晶シリコ
ン層のグラフォエピタキシャル成長時のシードとするこ
とができる。

【００３４】前記第２の薄膜トランジスタについては、
前記第１の基板及び／又はその上の膜に形成した前記段
差による基板凹部内及び／又は外に設け、前記第１の薄
膜トランジスタと同様にグラフォエピタキシャル成長に
よる単結晶シリコン層を用いて、そのソース、ドレイ
ン、チャンネルの各領域を形成することができる。

【００３５】この第２の薄膜トランジスタについても、
前述した場合と同様に、前記単結晶、多結晶又はアモル
ファスシリコン層の形成時にＮ型あるいはＰ型を混入す
ることにより、これらＮ型あるいはＰ型の不純物種及び
／又はその濃度を制御することができる。また、前記段
差を、前記第２の薄膜トランジスタの前記チャンネル領
域、前記ソース領域及び前記ドレイン領域で形成される
素子領域の少なくとも一辺に沿って形成してもよい。

【００３６】さらに、前記単結晶、多結晶又はアモルフ
ァスシリコン層の下のゲート電極を、その側端部にて台
形状にするのが好ましく、また、前記第１の基板と前記
単結晶、多結晶又はアモルファスシリコン層との間に拡
散バリア層を設けるのが好ましい。前記第１及び／又は
第２の薄膜トランジスタのソース又はドレイン電極を、
前記段差を含む領域上に形成するのが好ましい。

【００３７】前記第１の薄膜トランジスタを、チャンネ
ル領域の上部及び／又は下部にゲート部を有するトップ
ゲート型、ボトムゲート型又はデュアルゲート型のうち
の少なくともボトムゲート型とする。また、表示部にお
いて画素電極をスイッチングするスイッチング素子を、
前記トップゲート型、ボトムゲート型又はデュアルゲー
ト型のいずれかによって構成される、第２の薄膜トラン
ジスタとするのが好ましい。

【００３８】この場合、チャンネル領域の下部に設けら
れたゲート電極を耐熱性材料で形成したり、前記第２の
薄膜トランジスタの上部ゲート電極と前記第１の薄膜ト
ランジスタのゲート電極とを共通の材料で形成すること
ができる。

【００３９】前記周辺駆動回路部において、前記第１の
薄膜トランジスタ以外に、多結晶又はアモルファスシリ
コン層をチャンネル領域とし、このチャンネル領域の上
部及び／又は下部にゲート部を有するトップゲート型、
ボトムゲート型又はデュアルゲート型の薄膜トランジス
タ、あるいは前記単結晶シリコン層又は多結晶シリコン
層又はアモルファスシリコン層を用いたダイオード、抵
抗、キャパシタンス、インダクタンス素子などを設けて
よい。

【００４０】前記周辺駆動回路部及び／又は前記表示部
の薄膜トランジスタを、シングルゲート又はマルチゲー
トに構成してよい。また、前記周辺駆動回路部及び／又
は前記表示部のｎ又はｐチャンネル型の薄膜トランジス
タがデュアルゲート型であるときには、上部又は下部ゲ
ート電極を電気的にオープンとするか或いは任意の負電
圧（ｎチャンネル型の場合）又は正電圧（ｐチャンネル
型の場合）を印加し。ボトムゲート型又はトップゲート
型の薄膜トランジスタとして動作するのがよい。

【００４１】前記周辺駆動回路部の薄膜トランジスタを
ｎチャンネル型、ｐチャンネル型又は相補型の前記第１
の薄膜トランジスタとする。また、前記表示部の薄膜ト
ランジスタを、単結晶シリコン層、多結晶シリコン層、
アモルファスシリコン層のいずれをチャンネル領域とす
る場合にも、ｎチャンネル型、ｐチャンネル型又は相補
型とすることができる。

【００４２】本発明において、前記単結晶シリコン層の
成長後、この単結晶シリコン層上にゲート絶縁膜とゲー
ト電極とからなる上部ゲート部を形成し、この上部ゲー
ト部をマスクとして前記単結晶シリコン層に周期律表第
３族又は第５族の不純物元素、すなわちＮ型又はＰ型の
不純物を導入し、前記チャンネル領域、前記ソース領域
及び前記ドレイン領域を形成してよい。

【００４３】また、前記第２の薄膜トランジスタがボト
ムゲート型又はデュアルゲート型であるときには、前記
チャンネル領域の下部に耐熱性材料からなる下部ゲート
電極を設け、このゲート電極上にゲート絶縁膜を形成し
て下部ゲート部を形成した後、前記段差の形成工程を含
めて前記第１の薄膜トランジスタと共通の工程を経て前
記第２の薄膜トランジスタを形成することができる。こ
の場合、前記第２の薄膜トランジスタの上部ゲート電極
と前記第１の薄膜トランジスタのゲート電極とを共通の
材料で形成してもよい。

【００４４】また、前記下部ゲート部上に前記単結晶シ
リコン層を形成した後、この単結晶シリコン層に周期律
表第３族又は第５族の不純物元素を導入し、ソース及び
ドレイン領域を形成した後に、活性化処理を行うことが
できる。

【００４５】また、前記単結晶シリコン層の形成後、レ
ジストをマスクにして不純物元素をイオン注入すること
により前記第１及び第２の薄膜トランジスタの各ソース
及びドレイン領域を形成し、さらにイオン注入後活性化
処理を行い、ゲート絶縁膜の形成後、前記第２の薄膜ト
ランジスタの上部ゲート構造を形成するようにしてもよ
い。

【００４６】前記薄膜トランジスタがトップゲート型の
とき、前記単結晶シリコン層の形成後、レジストをマス
クにして不純物元素をイオン注入することにより前記第
１及び第２の薄膜トランジスタの各ソース及びドレイン
領域を形成し、さらにイオン注入後活性化処理を行い、
その後、前記第２の薄膜トランジスタのゲート絶縁膜と
ゲート電極とからなるゲート部を形成するようにしても
よい。

【００４７】あるいは、前記第２の薄膜トランジスタが
トップゲート型のとき、前記単結晶シリコン層の形成
後、前記第２の薄膜トランジスタの各ゲート絶縁膜と耐
熱性材料からなるゲート電極とを形成してゲート部を形
成し、さらに、このゲート部及びレジストをマスクにし
て不純物元素をイオン注入することで各ソース及びドレ
イン領域を形成し、このイオン注入後に活性化処理を行
ってもよい。

【００４８】また、前記ＬＤＤ構造を形成する際に用い
たレジストマスクを残して、これを覆うレジストマスク
を用いてソース領域及びドレイン領域形成用のイオン注
入を行うこともできる。また、前記基板を光学的に不透
明又は透明とし、反射型、又は透過型の表示部用画素電
極を設けてもよい。

【００４９】前記表示部が前記画素電極とカラーフィル
タ層との積層構造を有していると、表示アレイ部上にカ
ラーフィルタを作り込むことにより、表示パネルの開口
率、輝度等の改善をはじめ、カラーフィルタ基板の省
略、生産性改善等によるコストダウンが実現する。この
場合、前記画素電極が反射電極であるときには、樹脂膜
に最適な反射特性と視野角特性を得るための凹凸を形成
し、この上に画素電極を設け、また前記画素電極が透明
電極であるときには、透明平坦化膜によって表面を平坦
化し、この平坦化面上に画素電極を設けるのが好まし
い。

【００５０】前記表示部は、前記ＭＯＳＴＦＴによる駆
動で発光又は調光を行うように構成し、例えば液晶表示
装置（ＬＣＤ）、エレクトロルミネセンス表示装置（Ｅ
Ｌ）、電界放出型表示装置（ＦＥＤ）、発光ポリマー表
示装置（ＬＥＰＤ）、発光ダイオード表示装置（ＬＥ
Ｄ）などとして構成してよい。この場合、前記表示部に
複数の前記画素電極をマトリクス状に配列し、これらの
画素電極のそれぞれに前記スイッチング素子を接続して
よい。

【００５１】前記第１の基板上には、前記周辺駆動回路
部及び／又は表示部の動作を制御する制御部を設けるよ
うにしてもよい。この制御部は、ＣＰＵ（中央演算処理
装置）（マイクロプロセッサ−を含む）、メモリ（ＳＲ
ＡＭ、ＤＲＡＭ、フラッシュ、強誘電性等）、又はこれ
らを混載してなるシステムＬＳＩ等によって形成される
いわゆるコンピュータシステムが一体形成されたシステ
ムオンパネルを構成してもよい。また、このような制御
部を第１の基板上に設ける場合、前記単結晶半導体層に
所定の処理を施し、制御部を構成するための素子、例え
ばＣＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ、ｐＭＯＳＴＦＴ、
ダイオード等の能動素子や、抵抗、コンデンサ、インダ
クタンス等の受動素子を形成する。なお、このような制
御部については、周辺駆動回路部となる垂直駆動回路や
水平駆動回路と同じ領域に形成してもよく、また別の領
域に形成してもよい。

【００５２】次に、本発明の好ましい実施の形態につい
てさらに詳細に説明する。＜第１の実施の形態＞図１〜図１２を参照して、本発明
の第１の実施の形態を説明する。

【００５３】本例の実施の形態は、耐熱性基板に設けた
前述した段差（凹部）をシードにして、この基板上に形
成したシリコン膜（半導体膜）をレーザ照射処理で加熱
溶融しさらに冷却固化することにより単結晶シリコン層
（単結晶半導体層）をグラフォエピタキシャル成長さ
せ、これを用いてボトムゲート型ＭＯＳＴＦＴを構成し
たアクティブマトリクス反射型液晶表示装置（ＬＣＤ）
に関するものである。

【００５４】まず、この反射型ＬＣＤの全体のレイアウ
トを図１０〜図１２について説明する。このアクティブ
マトリクス反射型ＬＣＤは、図１０に示すように、主基
板１（これはアクティブマトリクス基板、すなわち駆動
基板を構成する）と対向基板３２とをスペーサ（図示せ
ず）を介して貼り合わせたフラットパネル構造のもの
で、これら主基板１と対向基板３２との間に液晶（図示
せず）が封入されてなるものである。主基板１の表面に
は、マトリクス状に配列した画素電極２９（又は４１）
と、この画素電極を駆動するスイッチング素子とからな
る表示部、及びこの表示部に接続される周辺駆動回路部
とが設けられている。

【００５５】表示部のスイッチング素子は、本発明に基
づくｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳで、ＬＤＤ構造
のトップゲート型ＭＯＳＴＦＴで構成されている。ま
た、周辺駆動回路部には、回路要素として、本発明に基
づくボトムゲート型ＭＯＳＴＦＴのｃＭＯＳ又はｎＭＯ
Ｓ又はｐＭＯＳＴＦＴがそれぞれ単一種で、あるいは混
在した状態で形成されている。

【００５６】なお、一方の周辺駆動回路部は、データ信
号を供給して各画素のＴＦＴを水平ライン毎に駆動する
水平駆動回路である。また、他方の周辺駆動回路部は、
各画素のＴＦＴのゲートを走査ライン毎に駆動する垂直
駆動回路であり、通常は表示部の両辺にそれぞれ設けら
れるようになっている。これらの駆動回路について、本
例においては点順次アナログ方式、線順次デジタル方式
のいずれにも構成することができる。

【００５７】図１１に示すように、直交するゲートバス
ラインとデータバスラインの交差部に上記のＴＦＴが配
置され、このＴＦＴを介して液晶容量（Ｃ_LC）に画像情
報を書き込み、次の情報がくるまで電荷を保持する。こ
の場合、ＴＦＴのチャンネル抵抗だけで保持させるには
十分ではないので、それを補うため液晶容量と並列に蓄
積容量（補助容量）（Ｃ_S）を付加し、リーク電流によ
る液晶電圧の低下を補うようにする。

【００５８】こうしたＬＣＤ用ＴＦＴでは、画素部（表
示部）に使用するＴＦＴの特性と周辺駆動回路に使用す
るＴＦＴの特性とでは要求性能が異なり、特に画素部の
ＴＦＴではオフ電流の制御、オン電流の確保が重要な問
題となる。このため、表示部では、後述するようにＬＤ
Ｄ構造のＴＦＴを設けることによってゲート−ドレイン
間に電界がかかりにくい構造とし、チャンネル領域にか
かる実効的な電界を低減してオフ電流を低減し、特性の
変化を小さくしている。しかしながら、このような構成
を得るには、プロセス的に複雑になり、素子サイズも大
きくなり、かつオフ電流が低下するなどの問題も発生す
るため、それぞれの使用目的に合わせた最適設計が必要
である。

【００５９】なお、使用可能な液晶としては、ＴＮ液晶
（アクティブマトリクス駆動のＴＮモードに用いられる
ネマチック液晶）をはじめ、ＳＴＮ（スーパーツイステ
ッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ（フ
ェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、ＡＦＬ
Ｃ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型液
晶）等の各種モード用の液晶を用いることができる。

【００６０】次に、周辺駆動回路部の回路方式とその駆
動方式の概略を、図１２を参照して説明する。駆動回路
は、ゲート側駆動回路とデータ側駆動回路とに分けら
れ、ゲート側、データ側共に、シフトレジスタを構成す
る必要がある。シフトレジスタとしては、ｐＭＯＳＴＦ
ＴとｎＭＯＳＴＦＴとの両方を使用したもの（いわゆる
ＣＭＯＳ回路）や、いずれか一方のＭＯＳＴＦＴのみを
使用したものがあるが、動作速度、信頼性、低消費電力
の面で、ｃＭＯＳＴＦＴ又はＣＭＯＳ回路が一般的であ
る。

【００６１】走査側駆動回路はシフトレジスタとバッフ
ァから構成されており、水平走査期間と同期したパルス
をシフトレジスタから各ラインに送る。一方、データ側
駆動回路は点順次方式と線順次方式の二つの駆動方法が
ある。図１２に示した点順次方式は、回路の構成が比較
的簡単であり、アナログスイッチを通して表示信号をシ
フトレジスタで制御しながら直接各画素に、一水平走査
時間内にて順次書き込むようになっている（図中Ｒ、
Ｇ、Ｂは各色毎に画素を概略的に示している）。

【００６２】次に、本実施の形態のアクティブマトリク
ス反射型ＬＣＤを、図１〜図９を参照してその製造方法
（工程）に基づいて説明する。なお、図１〜図６におい
ては、各図の左側は表示部の製造方法（工程）、右側は
周辺回路部の製造方法（工程）を示している。

【００６３】まず、図１の（１）に示すように、ほうけ
い酸ガラス、石英ガラス、透明性結晶化ガラスなどの絶
縁基板１の一主面において、モリブデン／タンタル（Ｍ
ｏ・Ｔａ）合金のスパッタ膜７１Ａを厚さ５００〜６０
０ｎｍ程度に形成する。次いで、図１の（２）に示すよ
うに、フォトレジスト７０を所定のパターンに形成し、
これをマスクにして前記スパッタ膜７１Ａをテーパエッ
チングし、側端部７１ａが台形状に２０〜４５°でなだ
らかに傾斜したゲート電極７１を形成する。

【００６４】次いで、図１の（３）に示すように、フォ
トレジストの除去後に、前記スパッタ膜７１Ａを含む基
板１上に、プラズマＣＶＤ法等により、ＳｉＮ膜（約２
００ｎｍ厚）７２とＳｉＯ₂膜（約１００ｎｍ）７３と
をこの順に積層したゲート絶縁膜を形成する。

【００６５】次いで、図２の（４）に示すように、絶縁
基板１の一主面において、少なくともＴＦＴ形成領域に
フォトレジスト２を所定パターンに形成し、これをマス
クとして例えばＣＦ₄プラズマのＦ⁺イオン３によるリ
アクティブイオンエッチング（ＲＩＥ）を行うなど、汎
用フォトリソグラフィ及びエッチング（フォトエッチン
グ）によって基板１に適当な形状及び寸法の段差４を複
数個形成する。

【００６６】この場合、絶縁基板１として石英ガラス、
透明性結晶ガラス、セラミックス等（ただし、後述の透
過型ＬＣＤでは、不透明のセラミックス基板や低透明性
の結晶化ガラスは使用できない。）の高耐熱性基板（８
〜１２インチφ、７００〜８００μｍ厚）が使用可能で
ある。段差４は、後述の単結晶シリコンのグラフォエピ
タキシャル成長時のシードとなるもので、深さｄが０．
１〜０．４μｍ程度、幅ｗが２〜１０μｍ程度、長さ
（紙面と直交する方向）が１０〜２０μｍ程度とされ、
また、底面と側面とのなす角（底角）が略直角とされて
いる。

【００６７】なお、基板１の表面には、特に該基板１を
ガラス基板で構成した場合に、該基板１自体からのＮａ
イオンなどの拡散防止のため、予めＳｉＮ膜を例えば５
０〜２００ｎｍ程度の厚さに形成し、さらに必要に応じ
てシリコン酸化膜（以後ＳｉＯ₂膜と呼称する。）を例
えば１００ｎｍ程度の厚さに形成しておくのが好まし
い。

【００６８】次いで、フォトレジスト２の除去し、続い
て絶縁基板１の段差４形成面上に、スパッタ、プラズマ
ＣＶＤ法等によってアモルファスシリコン又は多結晶シ
リコンを１０〜１００ｎｍ程度、好ましくは３０〜７０
ｎｍ程度の厚さに成膜し、シリコン膜（図示略）を形成
する。このとき、Ｎ型又はＰ型のキャリア不純物、例え
ばリン又はボロンを適量（例えば０．１〜１．０ｐｐ
ｍ）ドーピングした単結晶シリコンをターゲットとし、
これを用いてスパッタリングすることにより、キャリア
不純物の種類及び／又は濃度を調整したシリコン膜を形
成するようにしてもよい。

【００６９】また、プラズマＣＶＤでは、モノシラン又
はジシランガス等に、Ｎ型用のＰＨ₃又はＡｓＨ₃を適
量（例えば０．１〜１．０ｐｐｍ）混入したり、又はＰ
型用のＢ₂Ｈ₆を適量（例えば０．１〜１．０ｐｐｍ）
混入することにより、キャリア不純物の種類及び／又は
濃度を調整したシリコン膜を形成するようにしてもよ
い。

【００７０】続いて、前記シリコン膜をレーザ照射処理
してこの膜を加熱溶融し、さらに冷却（徐冷）固化する
ことにより、前記段差４をシードとしてシリコンをグラ
フォエピタキシャル成長させ、図２の（５）に示すよう
に段差４を含む全面に単結晶シリコン層７を厚さ５〜１
００ｎｍ程度、好ましくは３０〜５０ｎｍ程度に形成す
る。この際、下地のゲート電極７１の側端部７１ａがな
だらかな傾斜面になっているので、この面上には、段差
４によるエピタキシャル成長を阻害せず、段切れなしに
単結晶シリコン層７が成長することになる。なお、基板
１がほうけい酸ガラスの場合には基板温度を２００〜８
００℃とし、石英基板や結晶化ガラス、セラミックス基
板の場合には基板温度を６００〜８００℃とする。

【００７１】レーザ照射処理としては、前述したような
短波長パルスレーザ光（例えばエキシマレーザ；ＸｅＣ
ｌ（３０８ｎｍ波長））が好適に用いられ、その場合に
９５％以上のオーバーラップスキャニングで照射を行う
ようにするのが好ましい。なお、このようなレーザ照射
処理による単結晶シリコン層７の形成については、前述
したように全体でなく所定の場所のみ、すなわちＴＦＴ
形成領域のみを局部的にレーザ照射処理してグラフォエ
ピタキシャル成長させる、といった方法も採用可能であ
る。また、このようなレーザ照射処理による単結晶シリ
コン層７の形成に際しては、基板温度を２００〜５００
℃に加熱調整するのが好ましい。この基板１の加熱は、
電気炉を用いて基板全体を均一に加熱する方法の他に、
光レーザー、電子ビーム等によって、所定の場所のみ、
例えばＴＦＴ形成領域のみを局部的に加熱する方法も可
能である。

【００７２】このようなレーザ照射処理にあっては、照
射エネルギー、照射時間、照射及びスキャニング方法、
低反射膜の有無、照射時の雰囲気（真空又は不活性ガス
中）等の条件によって溶融状態および冷却状態が影響を
受け、シリコン結晶性（例えば、電子／正孔移動度、リ
ーク電流等）が変化するので、予め実験等によって目的
とするシリコン結晶性を得る条件を決定しておく必要が
ある。また、アモルファスシリコンや多結晶シリコンか
らなる半導体膜に予めＮ型又はＰ型キャリア不純物を混
入しておくことにより、得られる単結晶シリコン膜４を
任意の濃度のＮ型又はＰ型キャリア不純物を含有するも
のに形成することができる。

【００７３】上記のようにして堆積した単結晶シリコン
層７は（１００）面が基板上にエピタキシャル成長した
ものであるが、これは、グラフォエピタキシャル成長と
称される公知の現象によるものである。これについて
は、図８に示すように、非晶質基板（ガラス）１に上記
の段差４の如き垂直な壁を作り、この上にエピタキシー
層を形成すると、図８（ａ）のようなランダムな面方位
であったものが図８（ｂ）のように（１００）面が段差
４の面に沿って結晶成長する。この単結晶粒の大きさ
は、温度・時間に比例して大きくなるが、温度・時間を
低く、短くするときには、上記段差の間隔を短くしなけ
ればならない。

【００７４】また、上記段差の形状を図９（ａ）〜
（ｆ）のように種々に変えることによって、成長層の結
晶方位を制御することができる。ＭＯＳトランジスタを
作製する場合には、（１００）面が最も多く採用されて
いる。要するに、段差４の断面視形状は、底面角部の角
度（底角）が直角をはじめ、上端から下端にかけて内向
き又は外向きに傾斜していてもよく、結晶成長が生じや
すい特定方向の面を有していればよい。段差４の底角は
通常は直角又は９０°以下が望ましく、その底面の角部
は僅かな曲率を有しているのが好ましい。

【００７５】このようにしてレーザ照射処理によるグラ
フォエピタキシャル成長で基板１上に単結晶シリコン層
７を析出させたら、続いて、単結晶シリコン層７をチャ
ンネル領域とするボトムゲート型ＭＯＳＴＦＴを周辺駆
動回路部に、トップゲート型ＭＯＳＴＦＴを表示部にそ
れぞれ以下のようにして行う。

【００７６】まず、前記のグラフォエピタキシャル成長
による単結晶シリコン層７では、その不純物濃度がばら
ついているので、全面にＰ型キャリア不純物、例えばボ
ロンイオンを適量ドーピングして比抵抗を調整する。ま
た、ｐＭＯＳＴＦＴ形成領域のみに選択的にＮ型キャリ
ア不純物をドーピングし、Ｎ型ウエルを形成する。例え
ば、ｐＭＯＳＴＦＴ部をフォトレジスト（図示せず）で
マスクし、Ｐ型不純物イオン（例えばＢ⁺）を１０ｋＶ
で２．７×１０¹¹ａｔｏｍｓ／ｃｍ²のドーズ量でドー
ピングし、比抵抗を調整する。

【００７７】また、図２の（６）に示すように、ｐＭＯ
ＳＴＦＴ形成領域の不純物濃度制御のため、ｎＭＯＳＴ
ＦＴ部をフォトレジスト６０でマスクし、Ｎ型不純物イ
オン（例えばＰ⁺）６５を１０ｋＶで１×１０¹¹ａｔｏ
ｍｓ／ｃｍ²のドーズ量でドーピングし、Ｎ型ウエル７
Ａを形成する。

【００７８】次いで、図３の（７）に示すように、単結
晶シリコン層７の全面上に、プラズマＣＶＤ、高密度プ
ラズマＣＶＤ、触媒ＣＶＤ法等でＳｉＯ₂（約１００ｎ
ｍ厚）とＳｉＮ（約２００ｎｍ厚）とをこの順に連続成
膜してゲート絶縁膜８を形成し、さらに、モリブデン・
タンタル（Ｍｏ・Ｔａ）合金のスパッタ膜９を厚さ５０
０〜６００ｎｍ程度に形成する。

【００７９】次いで、図３の（８）に示すように、汎用
のフォトリソグラフィ技術により、表示領域のＴＦＴ部
の段差領域（凹部内）にフォトレジストパターン１０を
形成し、さらにこれをマスクにして連続してエッチング
することにより、Ｍｏ・Ｔａ合金のゲート電極１１と
（ＳｉＮ／ＳｉＯ₂）の積層構造からなるゲート絶縁膜
１２とを形成し、単結晶シリコン層７を露出させる。な
お、Ｍｏ・Ｔａ合金からなるスパッタ膜９は酸系エッチ
ング液で処理し、ＳｉＮはＣＦ₄ガスのプラズマエッチ
ング、ＳｉＯ₂はフッ酸系エッチング液で処理する。

【００８０】次いで、図３の（９）に示すように、周辺
駆動領域のｎＭＯＳ及びｐＭＯＳＴＦＴ全部と、表示領
域のｎＭＯＳＴＦＴのゲート部とをフォトレジスト１３
でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレイ
ン領域に、リンイオン１４を例えば１０ｋＶで１×１０
¹³ａｔｏｍｓ／ｃｍ²のドーズ量でドーピング（イオン
注入）し、Ｎ^-型層からなるＬＤＤ部１５を自己整合的
（セルフアライン）に形成する。

【００８１】次いで、図４の（１０）に示すように、周
辺駆動領域のｐＭＯＳＴＦＴ全部と、周辺駆動領域のｎ
ＭＯＳＴＦＴのゲート部と、表示領域のｎＭＯＳＴＦＴ
のゲート及びＬＤＤ部とをフォトレジスト１６でカバー
し、露出した領域にリン又はヒ素イオン１７を例えば２
０ｋｖで５×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量でド
ーピング（イオン注入）し、ｎＭＯＳＴＦＴのＮ⁺型層
からなるソース部１８及びドレイン部１９とＬＤＤ部１
５とを形成する。

【００８２】次いで、図４の（１１）に示すように、周
辺駆動領域のｎＭＯＳＴＦＴ及び表示領域のｎＭＯＳＴ
ＦＴの全部と、ｐＭＯＳＴＦＴのゲート部とをフォトレ
ジスト２０でカバーし、露出した領域にボロンイオン２
１を、例えば１０ｋｖで５×１０¹⁵ａｔｏｍｓ／ｃｍ²
のドーズ量でドーピング（イオン注入）し、ｐＭＯＳＴ
ＦＴのＰ⁺層のソース部２２及びドレイン部２３を形成
する。なお、この工程については、ｎＭＯＳ周辺駆動回
路の場合では、ｐＭＯＳＴＦＴが無いことから不要とな
る。

【００８３】次いで、図４の（１２）に示すように、Ｔ
ＦＴ、ダイオードなどの能動素子部や、抵抗、インダク
タンスなどの受動素子部をアイランド化するため、フォ
トレジスト２４を形成する。そして、周辺駆動領域及び
表示領域のすべての能動素子部及び受動素子部以外の単
結晶シリコン層７を、フッ酸系のエッチング液を用いて
エッチングし、除去する。

【００８４】次いで、図５の（１３）に示すように、プ
ラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等
によって全面に、ＳｉＯ₂膜（約２００ｎｍ厚）及びリ
ンシリケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）を
この順に連続形成し、保護膜２５を形成する。

【００８５】そして、この状態で単結晶シリコン層７を
活性化処理する。この活性化については、例えばハロゲ
ン等のランプを用い、そのアニール条件を約１０００
℃、約１０秒程度として行う。したがって、ゲート電極
材としてはこのようなアニール条件に耐え得るものが要
求されるが、前述したＭｏ・Ｔａ合金は高融点であり、
このようなアニール条件に耐え得るものとなっている。
また、このようにＭｏ・Ｔａ合金からなるゲート電極材
は高融点でありアニール条件に耐え得ることから、ゲー
ト部のみならず配線として広範囲に亘って引き回して形
成することができる。なお、エキシマレーザを用いてア
ニール処理する場合には、ＸｅＣｌ（３０８ｎｍ波長）
で全面に、又は能動素子部及び受動素子部のみを選択的
に、９０％以上のオーバーラップスキャニングで照射処
理するのが望ましい。

【００８６】次いで、図５の（１４）に示すように、汎
用フォトリソグラフィ及びエッチング技術により、周辺
駆動回路の全ＴＦＴのソース／ドレイン部、及び表示用
ＴＦＴのソース部のコンタクト用窓開けを行う。

【００８７】そして、全面に、アルミニウム又はアルミ
ニウム合金（例えば１％Ｓｉ入りアルミニウム合金又は
１〜２％銅入りアルミニウム合金）、銅等のスパッタ膜
を厚さ５００〜６００ｎｍ程度に形成し、さらに、汎用
フォトリソグラフィ及びエッチング技術により、周辺駆
動回路及び表示部のすべてのＴＦＴのソース電極２６と
周辺駆動回路部のドレイン電極２７とを形成すると同時
に、データライン及びゲートラインを形成する。その
後、フォーミングガス（Ｎ₂＋Ｈ₂）中において、約４
００℃／１ｈでシンター処理する。

【００８８】次いで、図５の（１５）に示すように、プ
ラズマＣＶＤ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等
により、ＰＳＧ膜（約３００ｎｍ厚）及びＳｉＮ膜（約
３００ｎｍ厚）からなる絶縁膜３６を全面に形成する。
次いで、表示用ＴＦＴのドレイン部のコンタクト用窓開
けを行う。なお、画素部のＳｉＯ₂、ＰＳＧ及びＳｉＮ
膜は除去する必要はない。

【００８９】ここで、反射型液晶表示装置の基本的要件
としては、液晶パネルの内部に入射光を反射させる機能
と散乱させる機能を合わせ持たなければならない。これ
は、ディスプレイに対する観察者の方向はほぼ決まって
いるが、入射光の方向が一義的に決められないためであ
る。このため、任意の方向に点光源が存在することを想
定して反射板の設計を行う必要がある。そこで、図６の
（１６）に示すように、全面にスピンコート等で厚さ２
〜３μｍ程度の感光性樹脂膜２８を形成し、続いて、図
６の（１７）に示すように汎用フォトリソグラフィ及び
エッチング技術により、最適な反射特性と視野角特性を
得るための凹凸形状パターンを画素部に形成し、リフロ
ーさせて凹凸粗面２８Ａからなる反射面下部を形成す
る。同時に表示用ＴＦＴのドレイン部のコンタクト用の
樹脂窓開けを行う。

【００９０】次いで、図６の（１８）に示すように、全
面に厚さ４００〜５００ｎｍ程度のアルミニウム又は１
％Ｓｉ入りアルミニウム合金等のスパッタ膜を形成し、
さらに汎用フォトリソグラフィ及びエッチング技術によ
り、画素部以外のスパッタ膜を除去し、表示用ＴＦＴの
ドレイン部１９と接続した凹凸形状のアルミニウム合金
等からなる反射膜２９を形成する。この反射膜２９は、
表示用の画素電極としても機能するものとなる。その
後、フォーミングガス中、約３００℃／１ｈでシンター
処理し、コンタクトを十分にする。なお、反射率を高め
るため、アルミニウム系に代えて銀又は銀合金を使用し
てもよい。

【００９１】以上のようにして、段差４をグラフォエピ
タキシャル成長のシードとしてレーザ照射処理により単
結晶シリコン層７を形成し、この単結晶シリコン層７を
用いた表示部にトップゲート型のｎＭＯＳＬＤＤ−ＴＦ
Ｔを、周辺駆動回路部にボトムゲート型のｐＭＯＳＴＦ
Ｔ及びｎＭＯＳＴＦＴで構成するＣＭＯＳ回路を作り込
んだ表示部−周辺駆動回路部一体型のアクティブマトリ
クス基板３０を作製することができる。

【００９２】次に、このアクティブマトリクス基板（駆
動基板）３０を用いて反射液晶表示装置（ＬＣＤ）を製
造する方法を、図７を参照して説明する。なお、以降で
はこのアクティブマトリクス基板をＴＦＴ基板と呼称す
る。

【００９３】このＬＣＤの液晶セルを、２インチサイズ
以上の中／大型液晶パネルに適している面面組立で作製
する場合、まず、ＴＦＴ基板３０および全面ベタのＩＴ
Ｏ（Indium tin oxide）電極３１を設けた対向基板３２
の素子形成面に、それぞれポリイミド系配向膜３３、３
４を形成する。これらポリイミド系配向膜３３、３４に
ついては、ロールコート、スピンコート等によってポリ
イミドを厚さ５０〜１００ｎｍ程度に塗布し、その後、
１８０℃／２ｈで硬化キュアすることによって形成す
る。

【００９４】次いで、ＴＦＴ基板３０および対向基板３
２のそれぞれのポリイミド系配向膜３３、３４を、ラビ
ング又は光配向処理する。ラビングバフ材にはコットン
やレーヨン等があるが、バフかす（ゴミ）やリタデーシ
ョン等の面からはコットンの方が安定している。光配向
は非接触の線型偏光紫外線照射による液晶分子の配向技
術である。なお、配向膜については、ラビング以外に
も、偏光又は非偏光を斜め入射させることにより、高分
子配向膜を形成することもできる。このような高分子配
向膜を形成することのできる高分子化合物としては、例
えばアゾベンゼンを有するポリメチルメタクリレート系
高分子が挙げられる。

【００９５】次いで、ラビングバフかす除去のため、
水、又はＩＰＡ（イソプロピルアルコール）洗浄を行
い、その後、ＴＦＴ基板３０側にコモン剤を塗布し、一
方、対向基板３２側にはシール剤を塗布する。コモン剤
としては、導電性フィラーを含有したアクリル、エポキ
シアクリレート、又はエポキシ系接着剤が用いられ、シ
ール剤としてはアクリル、エポキシアクリレート、又は
エポキシ系接着剤が用いられる。なお、これらコモン
剤、シール剤については、加熱硬化型、紫外線照射硬化
型、紫外線照射硬化＋加熱硬化型のいずれのタイプのも
のも使用可能であるが、重ね合わせの精度と作業性か
ら、紫外線照射硬化＋加熱硬化型のものを用いるのが好
ましい。

【００９６】次いで、対向基板３２側に所定のギャップ
を得るためのスペーサを散布し、ＴＦＴ基板３０と所定
の位置で重ね合わせる。対向基板３２側のアライメント
マークとＴＦＴ基板３０側のアライメントマークとを精
度良く合わせた後に、紫外線照射してシール剤を仮硬化
させ、その後に一括して加熱硬化する。

【００９７】次いで、スクライブブレークして、ＴＦＴ
基板３０と対向基板３２とを重ね合わせた単個の液晶パ
ネルを作製する。次いで、液晶３５を両基板３０−３２
間のギャップ内に注入し、注入口を紫外線接着剤で封止
した後、ＩＰＡ洗浄する。液晶の種類については前述し
たように特に限定されないが、例えばネマスチック液晶
を用いた高速応答のＴＮ（ツイストネマティック）モー
ドとするのが一般的である。次いで、加熱急冷処理し
て、液晶３５を配向させる。次いで、ＴＦＴ基板３０の
パネル電極取り出し部にフレキシブル配線を異方性導電
膜の熱圧着で接続し、さらに対向基板３２に位相差板付
偏光板を貼り合わせる。

【００９８】また、液晶パネル（液晶セル）を、２イン
チサイズ以下の小型液晶パネルに適している面単組立で
作製する場合、前記と同様に、ＴＦＴ基板３０および対
向基板３２の素子形成面にそれぞれポリイミド系配向膜
３３、３４を形成し、さらにこれらポリイミド系配向膜
３３、３４にラビング、又は非接触の線型偏光紫外線光
による配向処理を施す。

【００９９】次いで、ＴＦＴ基板３０および対向基板３
２をそれぞれダイシング又はスクライブブレークで単個
に分割し、水又はＩＰＡ洗浄する。続いて、ＴＦＴ基板
３０にはコモン剤を塗布し、対向基板３２にはスペーサ
含有のシール剤を塗布する。そして、両基板を重ね合わ
せる。これ以降のプロセスは前記に準ずるので、説明を
省略する。

【０１００】前記した反射型ＬＣＤにおいて、対向基板
３２はＣＦ（カラーフィルタ）基板であって、カラーフ
ィルタ層４６をＩＴＯ電極３１下に設けたものである。
このような反射型ＬＣＤににあっては、対向基板３２側
からの入射光が反射膜２９で効率良く反射され、対向基
板３２側から出射する。

【０１０１】なお、前記例のように反射膜２９を表示用
の画素電極としても機能させ、この上に直接ポリイミド
系配向膜３３を形成した場合、該ポリイミド系配向膜３
３も下地となる反射膜２９の凹凸形状を受けることによ
り、膜厚ムラが生じたり、ラビングムラが生じたり、さ
らにはラビングによりキズや剥がれ、色ムラが生じるお
それがある。

【０１０２】そこで、反射膜２９をＴＦＴのドレイン部
に導通しないように形成してこれを画素電極としては機
能しないようにし、画素電極としては別に透明電極（Ｉ
ＴＯ電極）を設けるようにしてもよい。その場合、ＴＦ
Ｔのドレイン部に導通しない反射膜２９上に厚さ２〜３
μｍ程度の透明樹脂平坦化膜を形成し、この上に、厚さ
０．１３〜０．１５μｍ程度の透明電極（ＩＴＯ電極）
を、ＴＦＴのドレイン部に導通した状態に形成する。

【０１０３】このように、透明樹脂平坦化膜を介して透
明電極を形成すれば、当然この透明電極表面も平坦にな
ることにより、これの上に形成されるポリイミド系配向
膜３３も平坦になり、したがって膜厚ムラやラビングム
ラ、ラビングによるキズや剥がれ、色ムラなどが生じる
のが防止され、品質の向上や歩留向上が可能になる。

【０１０４】また、ＴＦＴ基板３０を、図７に示した基
板構造以外に、ＴＦＴ基板３０にカラーフィルタを設け
たオンチップカラーフィルタ（ＯＣＣＦ）構造とすると
きには、対向基板３２にはＩＴＯ電極がベタ付け（又は
ブラックマスク付きのＩＴＯ電極がベタ付け）され、Ｔ
ＦＴ基板３０にはカラーフィルタが設けられる。

【０１０５】そして、この場合にもＴＦＴ基板３０につ
いては、前記の、画素電極として反射膜２９とは別に透
明電極（ＩＴＯ電極）を設ける構造を採用することがで
きる。すなわち、ＴＦＴのドレイン部に導通しないよう
に形成した反射膜２９上に厚さ２〜３μｍ程度の透明樹
脂平坦化膜を形成し、この上に、厚さ１〜２μｍ程度の
カラーフィルタ層を形成する。そして、さらにこの上に
厚さ１〜２μｍ程度の透明樹脂平坦化膜を形成し、この
上に、厚さ０．１３〜０．１５μｍ程度の透明電極（Ｉ
ＴＯ電極）を、ＴＦＴのドレイン部に導通した状態に形
成する。

【０１０６】このように、透明樹脂平坦化膜を介してカ
ラーフィルタ、透明電極を形成すれば、前記した場合と
同様にこの透明電極表面も平坦になり、よってポリイミ
ド系配向膜３３も平坦になることから、膜厚ムラやラビ
ングムラ、ラビングによるキズや剥がれ、色ムラなどが
生じるのが防止され、品質の向上や歩留向上が可能にな
る。なお、図１１に示した補助容量Ｃ_Sを画素部に組み
込む場合には、上記した基板１上に設けた静電体層（図
示せず）を単結晶シリコンのドレイン領域１９と接続す
ればよい。

【０１０７】以上に説明したように、本実施の形態によ
れば、次のごとき顕著な作用効果が得られる。（ａ）所定形状／寸法の段差４を基板１に形成し、これ
をシードとしてレーザ照射処理法によるグラフォエピタ
キシャル成長（ただし、成長時の加熱温度は２００〜８
００℃、好ましくは３００〜４００℃と比較的低温）さ
せることにより、５４０ｃｍ²／ｖ・ｓｅｃ以上の高い
電子移動度の単結晶シリコン層７が得られるので、高性
能ドライバ内蔵のＬＣＤの製造が可能となる。

【０１０８】（ｂ）この単結晶シリコン層７は、従来の
アモルファスシリコン層や多結晶シリコン層に比べて、
単結晶シリコン基板並の高い電子及び正孔移動度を示す
ので、これから得られる単結晶シリコンボトムゲート型
ＭＯＳＴＦＴは、高いスイッチング特性と低リーク電流
のＬＤＤ構造を有するｎＭＯＳ又はｐＭＯＳ又はｃＭＯ
ＳＴＦＴの表示部と、高い駆動能力のｃＭＯＳ、ｎＭＯ
Ｓ、又はｐＭＯＳＴＦＴ、あるいはこれらの混在からな
る周辺駆動回路部と一体化した構成が可能となり、高画
質、高精細、狭額縁、大画面、高効率の表示パネルが実
現する。また、この単結晶シリコン層７は十分に高い正
孔移動度を有するため、電子と正孔とをそれぞれ単独
に、あるいは双方を組み合わせて駆動する周辺駆動回路
を作製することができ、これをｎＭＯＳ又はｐＭＯＳ又
はｃＭＯＳのＬＤＤ構造の表示用ＴＦＴと一体化したパ
ネルを実現できる。また、小型〜中型パネルの場合に
は、周辺の一対の垂直駆動回路の一方を省略できる可能
性がある。

【０１０９】（ｃ）レーザ照射処理法を採用することに
より、シリコンエピタキシャル成長時の加熱処理温度を
８００℃以下にすることができるので、絶縁基板上に比
較的低温（例えば２００〜６００℃以下）で単結晶シリ
コン層７を均一に形成することができる。なお、基板と
しては、石英ガラスや結晶化ガラス、セラミックス基板
などをはじめ、ほうけい酸ガラス（さらには耐熱性有機
基板）などのように歪点が低く、低コストで物性も良好
な基板材質を任意に選択でき、また、基板の大型化も可
能となる。

【０１１０】（ｄ）固相成長法の場合のような中温で長
時間のアニールが不要となることから、生産性が高く、
また高価な製造設備が不要でコストダウンが可能にな
る。

【０１１１】（ｅ）このグラフォエピタキシャル成長で
は、レーザの照射エネルギーや照射時間など、また段差
の形状及び寸法、基板の加熱温度や冷却速度、添加する
Ｎ型又はＰ型キャリア不純物濃度等の調整により、広範
囲のＮ型又はＰ型等の導電型と高移動度の単結晶シリコ
ン層が容易に得られるので、Ｖｔｈ（しきい値）調整が
容易になり、また低抵抗化による高速動作も可能にな
る。

【０１１２】（ｆ）表示アレイ部上にカラーフィルタを
作り込めば、表示パネルの開口率、輝度等の改善をはじ
め、カラーフィルタ基板の省略、生産性改善等によるコ
ストダウンが実現する。

【０１１３】＜第２の実施の形態＞図１３〜図１５を参
照して、本発明の第２の実施の形態を説明する。

【０１１４】本例の実施の形態は、前述の第１の実施の
形態と同様に、トップゲート型ＭＯＳＴＦＴを表示部
に、ボトムゲート型ＭＯＳＴＦＴを周辺駆動回路部に有
するものの、該第１の実施の形態と異なり、透過型ＬＣ
Ｄに関するものである。したがって、その製造工程につ
いては、図１の（１）に示す工程から図４の（１５）に
示す工程までは同様である。そして、本例の実施の形態
では、これらの工程の後に、図１３の（１６）に示すよ
うに、保護膜２５、絶縁膜３６に表示用ＴＦＴのドレイ
ン部コンタクト用の窓開けを行うと同時に、透過率向上
のため、画素開口部の不要なＳｉＯ₂、ＰＳＧ及びＳｉ
Ｎ膜を除去する。

【０１１５】次いで、図１３の（１７）に示すように、
全面に、スピンコート等によって感光性アクリル系透明
樹脂の平坦化膜２８Ｂを厚さ２〜３μｍ程度に形成し、
さらに汎用フォトリソグラフィ技術によって表示用ＴＦ
Ｔのドレイン側の平坦化膜２８Ｂの窓開けを行い、所定
条件でこれを硬化させる。

【０１１６】次いで、図１３の（１８）に示すように、
全面に厚さ１３０〜１５０ｎｍ程度のＩＴＯスパッタ膜
を形成し、さらに汎用フォトリソグラフィ及びエッチン
グ技術によって表示用ＴＦＴのドレイン部１９とコンタ
クトしたＩＴＯからなる透明電極（画素電極）４１を形
成する。そして、熱処理（フォーミングガス中、２００
〜２５０℃／１ｈ）により、表示用ＴＦＴのドレインと
ＩＴＯとのコンタクト抵抗の低減化、およびＩＴＯ透明
度の向上を図る。

【０１１７】そして、図１４に示すように対向基板３２
と組み合わせ、前述の第１の実施の形態と同様にして透
過型ＬＣＤを組み立てる。ただし、ＴＦＴ基板側にも偏
光板を貼り合わせる。この透過型ＬＣＤでは、実線の矢
印で示すように透過光が得られるが、一点鎖線の矢印で
示すように対向基板３２側からの透過光が得られるよう
にも構成することができる。

【０１１８】この透過型ＬＣＤの場合、次のようにして
オンチップカラーフィルタ（ＯＣＣＦ）構造とオンチッ
プブラック（ＯＣＢ）構造を作製することができる。

【０１１９】すなわち、図１の（１）〜図５の（１４）
までの工程は前述したのと同様にして行う。そして、こ
の後、図１５の（１５）に示すように、ＰＳＧ／ＳｉＯ
₂の絶縁膜２５のドレイン部も窓開けしてドレイン電極
用のアルミニウム埋め込み層４１Ａを形成した後、Ｓｉ
Ｎ／ＰＳＧの絶縁膜３６を形成する。

【０１２０】次いで、図１５の（１６）に示すように
Ｒ、Ｇ、Ｂの各色を各セグメント毎に顔料分散したフォ
トレジスト６１を、所定厚さ（１〜１．５μｍ）に形成
した後、図１５の（１７）に示すように、汎用フォトリ
ソグラフィ技術で所定位置（各画素部）のみを残してパ
ターニングし、各カラーフィルタ層６１（Ｒ）、６１
（Ｇ）、６１（Ｂ）を形成する（オンチップカラーフィ
ルタ構造）。この際、ドレイン部の窓開けも行う。な
お、この例では不透明なセラミックス基板や低透過率の
ガラス、及び耐熱性樹脂基板は使用できない。

【０１２１】次いで、図１５の（１７）に示すように、
表示用ＴＦＴのドレインに連通するコンタクトホール
に、カラーフィルタ層上にかけて表示用ＴＦＴのブラッ
クマスク層となる遮光層４３を金属のパターニングで形
成する。例えば、スパッタ法によってチタン又はモリブ
デンを厚さ２００〜２５０ｎｍ程度に成膜し、続いて表
示用ＴＦＴを覆って遮光する所定形状にパターニングす
る（オンチップブラック構造）。

【０１２２】次いで、図１５の（１８）に示すように、
透明樹脂の平坦化膜２８Ｂを形成し、さらにこの平坦化
膜に設けたスルーホールに、遮光層４３に接続した状態
となるようにして透明電極４１を埋め込み形成する。

【０１２３】このように、表示アレイ部上にカラーフィ
ルタ層６１や遮光層４３を作り込むことにより、液晶表
示パネルの開口率を改善し、またバックライトも含めた
ディスプレイモジュールの低消費電力化を実現すること
ができる。

【０１２４】＜第３の実施の形態＞図１６〜図２４を参
照して、本発明の第３の実施の形態を説明する。

【０１２５】本実施の形態では、周辺駆動回路部を、前
述した第１の実施の形態と同様のボトムゲート型のｐＭ
ＯＳＴＦＴとｎＭＯＳＴＦＴとからなるＣＭＯＳ駆動回
路で構成する。また、表示部については反射型とするも
のの、ＴＦＴを各種ゲート構造のものとし、種々の組み
合わせにする。

【０１２６】すなわち、前述した第１の実施の形態では
図１６（Ａ）に示すように表示部にトップゲート型のｎ
ＭＯＳＬＤＤ−ＴＦＴを設けているのに対し、図１６
（Ｂ）に示す例では、表示部にボトムゲート型のｎＭＯ
ＳＬＤＤ−ＴＦＴを設けており、また、図１６（Ｃ）に
示す例では、表示部にデュアルゲート型のｎＭＯＳＬＤ
Ｄ−ＴＦＴを設けている。

【０１２７】これらボトムゲート型ＭＯＳＴＦＴ、デュ
アルゲート型ＭＯＳＴＦＴは、いずれも、後述するよう
に周辺駆動回路部のボトムゲート型ＭＯＳＴＦＴと共通
の工程で作製可能である。そして、このように表示部の
ＴＦＴのゲート構造を代えた場合、特にデュアルゲート
型の場合では、上下のゲート部によって駆動能力が向上
し、高速スイッチングに適し、また上下のゲート部のい
ずれかを選択的に用いて場合に応じてトップゲート型又
はボトムゲート型として動作させることができる。

【０１２８】なお、図１６（Ｂ）のボトムゲート型ＭＯ
ＳＴＦＴにおいて、図中の符号７１はＭｏ・Ｔａ等から
なるゲート電極である。また、符号７２はＳｉＮ膜、７
３はＳｉＯ₂膜であり、これらＳｉＮ膜とＳｉＯ₂膜と
によってゲート絶縁膜が形成されている。このゲート絶
縁膜上には、周辺駆動回路部のボトムゲート型ＭＯＳＴ
ＦＴと同様の、単結晶シリコン層７を用いたチャンネル
領域等が形成されている。

【０１２９】また、図１６（Ｃ）のデュアルゲート型Ｍ
ＯＳＴＦＴでは、下部ゲート部はボトムゲート型ＭＯＳ
ＴＦＴと同様であるものの、上部ゲート部は、ゲート絶
縁膜８２をＳｉＯ₂膜とＳｉＯ₂膜で形成し、この上に
上部ゲート電極８３を設けている。ただし、いずれにお
いても各ゲート部は、グラフォエピタキシャル成長時の
シードである段差４の外側に配設されている。

【０１３０】次に、前記のボトムゲート型ＭＯＳＴＦＴ
の製造方法を図１７〜図２１を参照して説明し、さら
に、前記のデュアルゲート型ＭＯＳＴＦＴの製造方法を
図２２〜図２４を参照して説明する。なお、周辺駆動回
路部におけるボトムゲート型ＭＯＳＴＦＴの製造方法に
ついては、図１〜図６に示した工程と同じであることか
ら、ここでは図示およびその説明を省略する。

【０１３１】表示部において、ボトムゲート型ＭＯＳＴ
ＦＴを製造するには、まず、図１の（１）に示した工程
と同様にして、図１７の（１）に示すように基板１上
に、モリブデン／タンタル（Ｍｏ・Ｔａ）合金のスパッ
タ膜７１Ａを厚さ３００〜４００ｎｍ程度に形成する。

【０１３２】次いで、図１の（２）に示した工程と同様
にして、図１７の（２）に示すように、フォトレジスト
７０を所定パターンに形成し、これをマスクにしてスパ
ッタ膜７１Ａをテーパエッチングし、側端面７１ａが２
０〜４５°でなだらかに傾斜した、横断面台形状のゲー
ト電極７１を形成する。

【０１３３】次いで、フォトレジスト７０を除去した
後、図１の（３）に示した工程と同様にして、図１７の
（３）に示すようにスパッタ膜７１Ａを含む基板１上
に、プラズマＣＶＤ法等により、ＳｉＮ膜（約２００ｎ
ｍ厚）７２とＳｉＯ₂膜（約１００ｎｍ厚）７３とをこ
の順に成膜積層し、ゲート絶縁膜を形成する。

【０１３４】次いで、図２の（４）に示した工程と同様
にして、図１８の（４）に示すようにＴＦＴ形成領域に
フォトレジスト２を所定パターンに形成し、これをマス
クにして基板１上のゲート絶縁膜に（さらには基板１に
も）段差４を適当な形状及び寸法で複数個形成する。こ
の段差４は、前述したように、後述の単結晶シリコンの
グラフォエピタキシャル成長時のシードとなるもので、
深さｄが０．３〜０．４μｍ程度、幅ｗが２〜３μｍ程
度、長さ（紙面に直交する方向）が１０〜２０μｍ程度
とされ、底面と側面とのなす角（底角）が略直角とされ
る。

【０１３５】次いで、フォトレジスト２を除去し、続い
て絶縁基板１の段差４形成面上に、スパッタ、プラズマ
ＣＶＤ法等によってアモルファスシリコン、又は多結晶
シリコンを１０〜１００ｎｍ程度の厚さに成膜し、シリ
コン膜（図示略）を形成する。次いで、図２の（５）に
示した工程と同様にして、前記シリコン膜をレーザ照射
処理してこの膜を加熱溶融し、さらに冷却（徐冷）固化
することにより、前記段差４をシードとしてシリコンを
グラフォエピタキシャル成長させ、図１８（５）に示す
ように段差４を含む全面に単結晶シリコン層７を厚さ５
〜１００ｎｍ程度、好ましくは３０〜５０ｎｍ程度に形
成する。このとき、下地のゲート電極７１の側端面７１
ａがなだらかな傾斜面となっているので、この面上では
段差４によるグラフォエピタキシャル成長が阻害され
ず、段切れなしに単結晶シリコン層７が成長することに
なる。

【０１３６】次いで、図２の（６）〜図３の（８）に示
した工程を経た後、図３の（９）に示した工程と同様に
して、図１８の（６）に示すように表示部のｎＭＯＳＴ
ＦＴのゲート部をフォトレジスト１３でカバーし、露出
したｎＭＯＳＴＦＴのソース／ドレイン領域にリンイオ
ン１４をドーピング（イオン注入）してＮ^-型層からな
るＬＤＤ部１５を自己整合的に形成する。このとき、ボ
トムゲート電極７１の存在により表面高低差（又はパタ
ーン）が認識し易くなっており、したがってフォトレジ
スト１３の位置合わせ（マスク合わせ）が行い易く、ア
ライメントずれが生じにくくなっている。

【０１３７】次いで、図４の（１０）に示した工程と同
様にして、図１９の（７）に示すようにｎＭＯＳＴＦＴ
のゲート部及びＬＤＤ部をフォトレジスト１６でカバー
し、露出した領域にリン又はヒ素イオン１７をドーピン
グ（イオン注入）し、ｎＭＯＳＴＦＴのＮ⁺型層からな
るソース部１８及びドレイン部１９を形成する。

【０１３８】次いで、図４の（１１）に示した工程と同
様にして、図１９の（８）に示すようにｎＭＯＳＴＦＴ
の全部をフォトレジスト２０でカバーし、ボロンイオン
２１をドーピング（イオン注入）して周辺駆動回路部の
ｐＭＯＳＴＦＴのＰ⁺層のソース部及びドレイン部を形
成する。

【０１３９】次いで、図４の（１２）に示した工程と同
様にして、図１９の（９）に示すように能動素子部と受
動素子部をアイランド化するため、フォトレジスト２４
を設け、単結晶シリコン層７をエッチングによって選択
的に除去する。

【０１４０】次いで、図５の（１３）に示した工程と同
様にして、図１９の（１０）に示すようにプラズマＣＶ
Ｄ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等によって全
面に、ＳｉＯ₂膜５３（約３００ｎｍ厚）及びリンシリ
ケートガラス（ＰＳＧ）膜５４（約３００ｎｍ厚）をこ
の順に連続形成する。なお、ＳｉＯ₂膜５３とＰＳＧ膜
５４は前述した保護膜２５に相当するものである。そし
て、この状態で単結晶シリコン層７を前述したと同様に
して活性化処理する。

【０１４１】次いで、図５の（１４）に示した工程と同
様にして、図２０の（１１）に示すように汎用フォトリ
ソグラフィ及びエッチング技術により、ソース部のコン
タクト用窓開けを行う。そして、全面に厚さ４００〜５
００ｎｍ程度のアルミニウム合金等のスパッタ膜を形成
し、汎用フォトリソグラフィ及びエッチング技術によ
り、ＴＦＴのソース電極２６を形成すると同時に、デー
タライン及びゲートラインを形成する。その後、フォー
ミングガス中において、約４００℃／１ｈでシンター処
理する。

【０１４２】次いで、図５の（１５）に示した工程と同
様にして、図２０の（１２）に示すように高密度プラズ
マＣＶＤ、触媒ＣＶＤ法等により、ＰＳＧ膜（約３００
ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）からなる絶縁
膜３６を全面に形成し、表示用のＴＦＴのドレイン部の
コンタクト用窓開けを行う。

【０１４３】次いで、図６の（１６）に示した工程と同
様にして、図２０の（１３）に示すようにスピンコート
等で２〜３μｍ厚みの感光性樹脂膜２８を形成し、続い
て、図６の（１７）に示した工程と同様にして、図２０
の（１４）に示すように汎用フォトリソグラフィ及びエ
ッチング技術により、最適な反射特性と視野角特性を得
るための凹凸形状パターンを画素部に形成し、リフロー
させて凹凸粗面２８Ａからなる反射面下部を形成する。
同時に表示用ＴＦＴのドレイン部のコンタクト用の樹脂
窓開けを行う。

【０１４４】次いで、図６の（１８）に示した工程と同
様にして、図２０の（１４）に示したように全面に４０
０〜５００ｎｍ厚のアルミニウム合金等のスパッタ膜を
形成し、汎用フォトリソグラフィ及びエッチング技術に
より、表示用ＴＦＴのドレイン部１９と接続した凹凸形
状の反射膜２９を形成する。

【０１４５】以上のようにして、段差４を低温グラフォ
エピタキシャル成長のシードとしてレーザ照射処理によ
り単結晶シリコン層７を形成し、この単結晶シリコン層
７を用いた表示部にボトムゲート型のｎＭＯＳＬＤＤ−
ＴＦＴ（周辺部ではボトムゲート型のｐＭＯＳＴＦＴ及
びｎＭＯＳＴＦＴからなるＣＭＯＳ駆動回路）を作り込
んだ表示部−周辺駆動回路部一体型のアクティブマトリ
クス基板３０を作製することができる。

【０１４６】図２１に、表示部に設ける前記のボトムゲ
ート型ＭＯＳＴＦＴのゲート絶縁膜を、Ｍｏ・Ｔａの陽
極酸化法で形成した例を示す。

【０１４７】この例では、図１７の（２）に示した工程
の後に、図２１の（３）に示すようにモリブデン・タン
タル合金膜７１を公知の陽極酸化処理することによっ
て、その表面にＴａ₂Ｏ₅からなるゲート絶縁膜７４を
１００〜２００ｎｍ厚に形成する。

【０１４８】その後、図１８の（４）に示した工程と同
様にして、図２１の（４）に示すように段差４を形成
し、続いてアモルファスシリコン又は多結晶シリコンを
成膜してシリコン膜を形成する。次いで、レーザ照射処
理法によって該シリコン膜を加熱溶融し、さらに冷却
（徐冷）固化することにより、前記段差４をシードとし
てグラフォエピタキシャル成長させ、単結晶シリコン層
７を形成する。次いで、図１８の（６）〜図２０の（１
４）に示した工程と同様にして、図２０の（５）に示す
ようにアクティブマトリクス基板３０を作製する。

【０１４９】表示部において、デュアルゲート型ＭＯＳ
ＴＦＴを製造するには、まず、図１７の（１）〜図１８
の（５）に示した工程と同様の処理を行う。

【０１５０】次いで、図２２の（６）に示すように、絶
縁膜７２、７３及び基板１に段差４を形成し、さらに、
段差４上にアモルファスシリコン又は多結晶シリコンを
成膜してシリコン膜を（図示略）を形成する。次いで、
レーザ照射処理によって該シリコン膜を加熱溶融し、さ
らに冷却（徐冷）固化することにより、段差４をシード
として単結晶シリコン層７をグラフォエピタキシャル成
長させる。

【０１５１】次いで、図３の（７）に示した工程と同様
にして、単結晶シリコン層７上の全面に、プラズマＣＶ
Ｄ、触媒ＣＶＤ等によりＳｉＯ₂膜（約１００ｎｍ厚）
とＳｉＮ（約２００ｎｍ厚）とをこの順に連続して成膜
し、絶縁膜８０（これは前述のゲート絶縁膜８に相当）
を形成し、さらに、Ｍｏ・Ｔａ合金からなるスパッタ膜
８１（これは前述のスパッタ膜９に相当）を３００〜４
００ｎｍ程度の厚さに形成する。

【０１５２】次いで、図３の（８）に示した工程と同様
にして、図２２の（７）に示すようにフォトレジストパ
ターン１０を形成し、連続したエッチングによりＭｏ・
Ｔａ合金のトップゲート電極８２と、ゲート絶縁層８３
を形成し、単結晶シリコン層７を露出させる。

【０１５３】次いで、図３の（９）に示した工程と同様
にして、図２２の（８）に示すようにｎＭＯＳＴＦＴの
トップゲート部をフォトレジスト１３でカバーし、露出
した表示用のｎＭＯＳＴＦＴのソース／ドレイン領域に
リンイオン１４をドーピング（イオン注入）して、Ｎ^-
型層のＬＤＤ部１５を形成する。

【０１５４】次いで、図４の（１０）に示した工程と同
様にして、図２２（９）に示すようにｎＭＯＳＴＦＴの
ゲート部及びＬＤＤ部をフォトレジスト１６でカバー
し、露出した領域にリン又はヒ素イオン１７をドーピン
グ（イオン注入）して、ｎＭＯＳＴＦＴのＮ⁺型層から
なるソース部１８及びドレイン部１９を形成する。

【０１５５】次いで、図４の（１１）に示した工程と同
様にして、図２３の（１０）に示すようにｐＭＯＳＴＦ
Ｔのゲート部をフォトレジスト２０でカバーし、露出し
た領域にボロンイオン２１をドーピング（イオン注入）
して周辺駆動回路部のｐＭＯＳＴＦＴのＰ⁺層のソース
部及びドレイン部を形成する。

【０１５６】次いで、図４の（１２）に示した工程と同
様にして、図２３の（１１）に示すように能動素子部及
び受動素子部をアイランド化するため、フォトレジスト
２４を設け、能動素子部及び受動素子部以外の単結晶シ
リコン層を汎用フォトリソグラフィ及びエッチング技術
で選択的に除去する。

【０１５７】次いで、図５の（１３）に示した工程と同
様にして、図２３の（１２）に示すようにプラズマＣＶ
Ｄ、高密度プラズマＣＶＤ、触媒ＣＶＤ法等により、Ｓ
ｉＯ₂膜５３（約２００ｎｍ厚）とリンシリケートガラ
ス（ＰＳＧ）膜５４（約３００ｎｍ厚）を全面に形成す
る。これらの膜５３、５４は前述の保護膜２５に相当す
る。そして、単結晶シリコン層７を活性化処理する。

【０１５８】次いで、図５の（１４）に示した工程と同
様にして、図２３の（１３）に示すようにソース部のコ
ンタクト用窓開けを行う。そして、全面に４００〜５０
０ｎｍ程度の厚さのアルミニウム合金等からなるスパッ
タ膜を形成し、汎用フォトリソグラフィ及びエッチング
技術により、ソース電極２６を形成すると同時に、デー
タライン及びゲートラインを形成する。

【０１５９】次いで、図５の（１５）に示した工程と同
様にして、図２４の（１４）に示すように、ＰＳＧ膜
（約３００ｎｍ厚）及びＳｉＮ膜（約３００ｎｍ厚）か
らなる絶縁膜３６を全面に形成し、さらに表示用のＴＦ
Ｔのドレイン部のコンタクト用窓開けを行う。

【０１６０】次いで、図２４の（１５）に示すように、
全面に、スピンコート等で厚さ２〜３μｍ程度の感光性
樹脂膜２８を形成する。続いて、図６の（１７）、（１
８）に示した工程と同様にして、図２４の（１６）に示
すように画素部に凹凸粗面２８Ａからなる反射面下部を
形成し、同時に表示用ＴＦＴのドレイン部のコンタクト
用の樹脂窓開けを行い、さらに表示用ＴＦＴのドレイン
部１９と接続した、最適な反射特性と視野角特性を得る
ための凹凸形状のアルミニウム合金等の反射膜２９を形
成する。

【０１６１】以上のようにして、段差４をグラフォエピ
タキシャル成長のシードとしてレーザ照射処理により単
結晶シリコン層７を形成し、この単結晶シリコン層７を
用いた表示部にデュアルゲート型のｎＭＯＳＬＤＤＴＦ
Ｔを、周辺駆動回路部にボトムゲート型のｐＭＯＳＴＦ
Ｔ及びｎＭＯＳＴＦＴからなるＣＭＯＳ駆動回路をそれ
ぞれ作り込んだ、表示部−周辺駆動回路部一体型のアク
ティブマトリクス基板３０を作製することができる。

【０１６２】＜第４の実施の形態＞図２５〜図３２を参
照して、本発明の第４の実施の形態を説明する。

【０１６３】本例の実施の形態では、前述した実施の形
態とは異なり、トップゲート部のゲート電極を、アルミ
ニウム合金等の比較的耐熱性の低い材料で形成してい
る。

【０１６４】まず、表示部、周辺駆動回路部共に、トッ
プゲート型ＭＯＳＴＦＴを設ける場合について説明す
る。この例では、まず、前述した第１の実施の形態にお
ける図１の（１）〜図２の（５）に示した工程と同様に
して行い、続いて、図２５の（６）に示すように周辺駆
動回路部のｐＭＯＳＴＦＴ部にＮ型ウエル７Ａを形成す
る。

【０１６５】次いで、図２５の（７）に示すように、周
辺駆動領域のｎＭＯＳ及びｐＭＯＳＴＦＴ全部と、表示
領域のｎＭＯＳＴＦＴのゲート部とをフォトレジスト１
３でカバーし、露出したｎＭＯＳＴＦＴのソース／ドレ
イン領域にリンイオン１４を例えば１０ｋＶで１×１０
¹³ａｔｏｍｓ／ｃｍ²のドーズ量でドーピング（イオン
注入）して、Ｎ^-型層からなるＬＤＤ部１５を自己整合
的に形成する。

【０１６６】次いで、図２６の（８）に示すように、周
辺駆動領域のｐＭＯＳＴＦＴ全部と、周辺駆動領域のｎ
ＭＯＳＴＦＴのゲート部と、表示領域のｎＭＯＳＴＦＴ
のゲート及びＬＤＤ部とをフォトレジスト１６でカバー
し、露出した領域にリン又はヒ素イオン１７を例えば２
０ｋＶで５×１０¹⁵ａｔｏｍｓ／ｃｍ²のドーズ量でド
ーピング（イオン注入）して、ｎＭＯＳＴＦＴのＮ⁺型
層からなるソース部１８及びドレイン部１９とＬＤＤ部
１５とを形成する。この場合、図中一点鎖線で示すよう
にレジスト１３を残し、これを覆うようにレジスト１６
を設ければ、レジスト１３を目安にしてレジスト１６形
成時のマスクの位置合わせを行うことができ、これによ
りマスク合わせが容易となり、アライメントずれも少な
くなる。

【０１６７】次いで、図２６の（９）に示すように、周
辺駆動領域のｎＭＯＳＴＦＴ及び表示領域のｎＭＯＳＴ
ＦＴの全部とｐＭＯＳＴＦＴのゲート部とをフォトレジ
スト２０でカバーし、露出した領域にボロンイオン２１
を例えば１０ｋＶで５×１０¹⁵ａｔｏｍｓ／ｃｍ²のド
ーズ量でドーピング（イオン注入）し、ｐＭＯＳＴＦＴ
のＰ⁺層のソース部２２及びドレイン部２３を形成す
る。

【０１６８】次いで、レジスト２０を除去し、続いて、
図２６の（１０）に示すように単結晶シリコン層７、７
Ａを前述したと同様に活性化処理し、さらに表面にゲー
ト絶縁膜１２、ゲート電極材料（アルミニウム又は１％
Ｓｉ入りアルミニウム合金等）１１を形成する。ゲート
電極材料層１１は真空蒸着法又はスパッタ法で形成可能
である。

【０１６９】次いで、前述したのと同様にして各ゲート
部をパターニングし、その後、能動素子部と受動素子部
とをアイランド化し、さらに図２７の（１１）に示すよ
うに、全面にＳｉＯ₂膜（約２００ｎｍ厚）及びリンシ
リケートガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの
順に連続形成し、保護膜２５を形成する。

【０１７０】次いで、図２７の（１２）に示すように、
汎用フォトリソグラフィ及びエッチング技術により、周
辺駆動回路の全ＴＦＴのソース／ドレイン部、及び表示
用ＴＦＴのソース部のコンタクト用窓開けを行う。

【０１７１】そして、全面に５００〜６００ｎｍ厚のア
ルミニウム又は１％Ｓｉ入りアルミニウム合金等のスパ
ッタ膜を形成し、汎用フォトリソグラフィ及びエッチン
グ技術により、周辺駆動回路及び表示部のすべてのＴＦ
Ｔのソース電極２６と周辺駆動回路部のドレイン電極２
７を形成すると同時に、データライン及びゲートライン
を形成する。その後に、フォーミングガス（Ｎ₂＋
Ｈ₂）中において、約４００℃／１ｈでシンター処理す
る。

【０１７２】次いで、図５の（１５）〜図６の（１８）
に示した工程と同様にして行うことにより、単結晶シリ
コン層７を用いた表示部及び周辺駆動回路部にそれぞ
れ、アルミニウム又は１％Ｓｉ入りアルミニウム合金等
をゲート電極とするトップゲート型のｎＭＯＳＬＤＤ−
ＴＦＴ、ボトムゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳ
ＴＦＴで構成するＣＭＯＳ駆動回路を作り込んだ、表示
部−周辺駆動回路部一体型のアクティブマトリクス基板
３０を作製することができる。

【０１７３】本実施の形態では、単結晶シリコン層７の
活性化処理後にアルミニウム又は１％Ｓｉ入りアルミニ
ウム合金等のゲート電極１１を形成しているので、その
活性化処理時の熱の影響はゲート電極材料の耐熱性とは
無関係となるため、トップゲート電極材料として比較的
耐熱性が低く、低コストのアルミニウム又は１％Ｓｉ入
りアルミニウム合金等でも使用可能となり、電極材料の
選択の幅も広がる。これは、表示部がボトムゲート型Ｍ
ＯＳＴＦＴの場合も同様である。

【０１７４】次に、表示部にデュアルゲート型ＭＯＳＴ
ＦＴ、周辺駆動回路にボトムゲート型ＭＯＳＴＦＴを設
ける場合について説明する。この例では、まず、前述し
た第３の実施の形態における図１７の（１）〜図１８の
（５）に示した工程と同様にして行い、続いて、図２８
の（５）に示すように、周辺駆動回路部のｐＭＯＳＴＦ
Ｔ部にＮ型ウエル７Ａを形成する。

【０１７５】次いで、図２５の（７）に示した工程と同
様にして、図２８の（６）に示すように表示部のＴＦＴ
部にリンイオン１４をドープし、ＬＤＤ部１５を形成す
る。

【０１７６】次いで、図２６の（８）に示した工程と同
様にして、図２９の（７）に示すように表示部及び周辺
駆動回路部のｎＭＯＳＴＦＴ部にリンイオン１７をドー
プし、Ｎ⁺型ソース領域１８及びドレイン領域１９をそ
れぞれ形成する。

【０１７７】次いで、図２６の（９）に示した工程と同
様にして、図２９の（８）に示すように周辺駆動回路部
のｐＭＯＳＴＦＴ部にボロンイオン２１をドープし、Ｐ
⁺型ソース領域２２及びドレイン領域２３をそれぞれ形
成する。

【０１７８】次いで、レジスト２０を除去し、続いて、
図２９の（９）に示すように単結晶シリコン層７をパタ
ーニングして能動素子部と受動素子部をアイランド化
し、その後、図３０の（１０）に示すように、単結晶シ
リコン層７、７Ａを前述したと同様に活性化処理し、さ
らに表面にゲート絶縁膜８０を形成する。

【０１７９】次いで、図３０の（１１）に示すように、
全面にスパッタ法で成膜したアルミニウム合金等をパタ
ーニングし、表示部の各上部ゲート電極８３を形成す
る。

【０１８０】次いで、図３０の（１２）に示すように、
全面にＳｉＯ₂膜（約２００ｎｍ厚）及びリンシリケー
トガラス（ＰＳＧ）膜（約３００ｎｍ厚）をこの順に連
続形成し、保護膜２５を形成する。

【０１８１】次いで、前述したのと同様にして周辺駆動
回路部及び表示部の全てのＴＦＴのソース電極２６と周
辺駆動回路部のドレイン電極２７とを形成することによ
り、単結晶シリコン層７を用いた表示部及び周辺駆動回
路部に、それぞれアルミニウム合金等をゲート電極とす
るデュアルゲート型のｎＭＯＳＬＤＤ−ＴＦＴ、ボトム
ゲート型のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴで構成す
るＣＭＯＳ駆動回路を作り込んだ、表示部−周辺駆動回
路部一体型のアクティブマトリクス基板３０を作製する
ことができる。

【０１８２】本実施の形態でも、単結晶シリコン層７の
活性化処理後にアルミニウム合金等のゲート電極８３を
形成しているので、その活性化処理時の熱の影響はゲー
ト電極材料の耐熱性とは無関係になるため、トップゲー
ト電極材料として比較的耐熱性が低く、低コストのアル
ミニウム合金等でも使用可能となり、電極材料の選択の
幅も広がる。なお、図３０の（１１）の工程でソース電
極２６を（さらにはドレイン電極も）同時に形成するこ
とができるが、この場合には製造工程上有利となる。

【０１８３】なお、前述したいずれの実施の形態におい
ても、例えばボトムゲート型又はトップゲート型又はデ
ュアルゲート型ＭＯＳＴＦＴを作製するに際して、図３
１（Ａ）に概略的に示すように、段差４を設けるとこの
上に成長する単結晶シリコン膜７が薄いために段切れ
（接続不良）や細り（抵抗の増大）を生じることがある
ので、ソース電極２６（又はドレイン電極）との接続を
確実に行うためには、図３１（Ｂ）、（Ｃ）に示すよう
に、段差４を含む領域上に電極を配置するのが望まし
い。

【０１８４】なお、図２５の（７）に示した工程、又は
図２８の（６）に示した工程において、単結晶シリコン
層７上にトップゲート絶縁膜の形成し、さらにイオン注
入、活性化処理を順次行った後、トップゲート電極、ソ
ース、ドレイン電極をアルミニウム合金等で同時に形成
してもよい。

【０１８５】また、前記段差４については、前述したご
とく、図３２（Ａ）に示すように基板１に（さらにはそ
の上のＳｉＮ等の膜にも）形成したが、例えば、図３２
（Ｂ）に示すように基板１上のＳｉＮ膜５１（これはガ
ラス基板１からのイオンの拡散ストッパ機能がある。）
に形成することもできる。

【０１８６】＜第５の実施の形態＞図３３〜図３５を参
照して、本発明の第５の実施の形態を説明する。

【０１８７】本実施の形態では、前述した段差４の外側
に（すなわち、段差以外の基板１上に）各ＴＦＴを形成
した場合の各種例を示す。なお、単結晶シリコン層７や
ゲート／ソース／ドレイン電極２６、２７については簡
略に図示している。

【０１８８】まず、図３３にトップゲート型ＭＯＳＴＦ
Ｔを示す。図３２（ａ）では、段差４による凹部をソー
ス側の一辺にソース領域に沿って形成し、この凹部以外
の基板平坦面上において、単結晶シリコン層７上にゲー
ト絶縁膜１２及びゲート電極１１を形成している。同様
に、図３２（ｂ）では、段差４による凹部をソース領域
のみならず、チャンネル長方向に沿ってドレイン領域端
まで、すなわち２辺に亘ってＬ字パターンに形成してい
る。図３２（ｃ）では、段差４による凹部を、ＴＦＴ能
動領域を囲むように４辺に亘って矩形状に形成してい
る。図３２（ｄ）では、段差４による凹部を、３辺に亘
って形成している。ただし、隣り合う凹部と凹部との間
は連続していない。図３２（ｅ）では、段差４による凹
部を、２辺に亘ってＬ字パターンに形成している。ただ
し、隣り合う凹部と凹部との間は連続していない。

【０１８９】このように、各種パターンの段差４による
凹部が形成可能であると共に、ＴＦＴを凹部以外の平坦
面上に設けているので、ＴＦＴの作製自由度が高まり、
作製自体が容易になる。

【０１９０】次に、図３４にボトムゲート型ＭＯＳＴＦ
Ｔを示す。図３４（ａ）〜（ｃ）に示したように、ボト
ムゲート型ＭＯＳＴＦＴにおいても、図３３に示した各
種パターンの段差４（又は凹部）を同様に形成すること
ができる。すなわち、図３４（ａ）は図３３（ａ）に対
応した例であり、ボトムゲート型ＭＯＳＴＦＴを段差４
による凹部以外の平坦面上に形成したものである。同様
に、図３４（ｂ）は図３３（ｂ）に対応し、図３４
（ｃ）は図３３（ｃ）や（ｄ）に対応した例である。

【０１９１】次いで、図３５にデュアルゲート型ＭＯＳ
ＴＦＴを示す。図３５に示したように、デュアルゲート
型ＭＯＳＴＦＴにおいても、図３３に示した各種パター
ンの段差４（又は凹部）を同様に形成することができ、
例えば図３３（ｃ）や（ｄ）に示した段差４の内側領域
の平坦面上に、デュアルゲート型ＭＯＳＴＦＴを作製す
ることができる。

【０１９２】＜第６の実施の形態＞図３６〜図３８を参
照して、本発明の第６の実施の形態を説明する。

【０１９３】本実施の形態において図３６に示した例
は、自己整合型ＬＤＤ構造のＴＦＴ、例えばトップゲー
ト型ＬＤＤ−ＴＦＴを複数個連ねた、ダブルゲート型Ｍ
ＯＳＴＦＴに関するものである。すなわち、この例で
は、図３６に示したようにゲート電極１１を２つに分岐
させ、一方を第１のゲートとしての第１のＬＤＤ−ＴＦ
Ｔ用、他方を第２のゲートとしての第２のＬＤＤ−ＴＦ
Ｔ用として用いる（ただし、単結晶シリコン層の中央部
においてゲート電極間にＮ⁺型領域１００を設け、低抵
抗化を図っている）。この場合、各ゲートに異なる電圧
を印加してもよいし、また何らかの原因で一方のゲート
が動作不能になったとしても、残りのゲートを用いるこ
とによってソース／ドレイン間でのキャリアの移動を行
うことができ、信頼性の高いデバイスとなる。

【０１９４】また、第１のＬＤＤ−ＴＦＴと第２のＬＤ
Ｄ−ＴＦＴとを直列に２個接続して各画素を駆動する薄
膜トランジスタを形成するようにしたので、オフ状態の
とき、各薄膜トランジスタのソース−ドレイン間に印加
される電圧を大幅に減少することができる。したがっ
て、オフ時に流れるリーク電流を少なくすることがで
き、液晶ディスプレイのコントラスト及び画質を良好に
改善することができる。また、前記ＬＤＤ−ＴＦＴにお
ける低濃度ドレイン領域と同じ半導体層のみを用いて前
記２つのＬＤＤ−ＴＦＴを接続するようにしているの
で、各トランジスタ間の接続距離を短くすることがで
き、ＬＤＤ−ＴＦＴを２個つなげても所要面積が大きく
ならないようにすることができる。なお、前記の第１、
第２のゲートは互いに完全に分離し、独立して動作させ
ることもできる。

【０１９５】図３７（Ａ）に示した例は、ボトムゲート
型ＭＯＳＴＦＴをダブルゲート構造としたものであり、
図３７（Ｂ）に示した例は、デュアルゲート型ＭＯＳＴ
ＦＴをダブルゲート構造としたものである。

【０１９６】これらのダブルゲート型ＭＯＳＴＦＴにあ
っても、前記のトップゲート型と同様の利点を有する。
また、特にデュアルゲート型では、上下のゲート部のい
ずれか一方が動作不能となっても、他方のゲート部を使
用できる利点がある。

【０１９７】図３８に、前記の各ダブルゲート型ＭＯＳ
ＴＦＴの等価回路図を示す。なお、前記においては、ゲ
ートを２つに分岐したが、３つ又はそれ以上に分岐又は
分割することもできる。これらのダブルゲート又はマル
チゲート構造においても、チャンネル領域内に２以上の
分岐した同電位のゲート電極を有するか、又は分割され
た異電位又は同電位のゲート電極を有するように構成す
ることができる。

【０１９８】＜第７の実施の形態＞図３９を参照して、
本発明の第７の実施の形態を説明する。本実施の形態で
は、ｎＭＯＳＴＦＴのデュアルゲート型構造のＴＦＴに
おいて、上下のゲート部のいずれか一方をトランジスタ
動作させるものの、他方のゲート部は次のように動作さ
せている。

【０１９９】すなわち、図３９（Ａ）に示す例では、ｎ
ＭＯＳＴＦＴにおいて、トップゲート側のゲート電極に
常に任意の負電圧を印加し、バックチャンネルのリーク
電流を低減させている。トップゲート電極をオープンに
することにより、ボトムゲート型として使用することも
できる。また、図３９（Ｂ）に示す例では、ボトムゲー
ト電極に常に任意の負電圧を印加し、バックチャンネル
のリーク電流を低減させている。この場合も、ボトムゲ
ート電極をオープンにすることにより、トップゲート型
として使用することができる。なお、ｐＭＯＳＴＦＴの
場合には、常に任意の正電圧をゲート電極に印加するこ
とにより、バックチャンネルのリーク電流を減らすこと
ができる。

【０２００】いずれも、単結晶シリコン層７と絶縁膜と
の界面は結晶性が悪く、リーク電流が流れやすいが、前
記のような電極の負電圧印加によってリーク電流を遮断
できる。これは、ＬＤＤ構造の効果と併せて、有利とな
る。また、ガラス基板１側から入射する光でリーク電流
が流れることがあるが、ボトムゲート電極で光を遮断す
るので、リーク電流を低減できる。

【０２０１】＜第８の実施の形態＞図４０〜図４８を参
照して、本発明の第８の実施の形態を説明する。前述し
たように、トップゲート型、ボトムゲート型、デュアル
ゲート型の各ＴＦＴには、それぞれ構造上、機能上の差
異又は特長があることから、これらを表示部と周辺駆動
回路部との両方に設ける場合に、これらの各部間でＴＦ
Ｔを種々に組み合わせて設けることが有利になることが
ことがある。

【０２０２】例えば、図４０に示すように、表示部にト
ップゲート型、ボトムゲート型、デュアルゲート型のい
ずれかのＭＯＳＴＦＴを採用した場合、周辺駆動回路に
はトップゲート型ＭＯＳＴＦＴ、ボトムゲート型ＭＯＳ
ＴＦＴ、デュアルゲート型ＭＯＳＴＦＴのうち、少なく
ともボトムゲート型を採用するか、あるいはそれらを混
在させることも可能である。この組み合わせについては
１２通り（No.1〜No.12 ）挙げられる。特に、周辺駆動
回路のＭＯＳＴＦＴにデュアルゲート構造を用いると、
このようなデュアルゲート構造は、上下のゲート部の選
択によってトップゲート型にもボトムゲート型にも容易
に変更することができ、また、周辺駆動回路の一部に大
きな駆動能力のＴＦＴが必要な場合には、デュアルゲー
ト型が必要となる場合もある。例えば、ＬＣＤ以外の電
気光学装置として本発明の有機ＥＬやＦＥＤ等に適用す
る場合は必要であると考えられる。

【０２０３】図４１及び図４２は表示部のＭＯＳＴＦＴ
がＬＤＤ構造でないとき、図４３及び図４４は表示部の
ＭＯＳＴＦＴがＬＤＤ構造であるとき、図４５及び図４
６は周辺駆動回路部のＭＯＳＴＦＴがＬＤＤ構造のＴＦ
Ｔを含むとき、図４７及び図４８は周辺駆動回路部と表
示部の双方がＬＤＤ構造のＭＯＳＴＦＴを含むときのそ
れぞれにおいて、周辺駆動回路部と表示部の各ＭＯＳＴ
ＦＴの組み合わせを、チャンネル導電型別に示した各種
の例（No.1〜No.216）を示す図である。

【０２０４】このように、図４０に示したゲート構造別
の組み合わせは、具体的には図４１〜図４８に示したよ
うになる。これは、周辺駆動回路部がトップゲート型の
他のゲート型との混在したＭＯＳＴＦＴからなっている
場合でも、同様の組み合わせが可能である。なお、図４
０〜図４８に示したＴＦＴの各種組み合わせは、ＴＦＴ
のチャンネル領域などを単結晶シリコンで形成する場合
に限らず、多結晶シリコンやアモルファスシリコン（た
だし、表示部のみ）で形成する場合にも同様に適用可能
である。

【０２０５】＜第９の実施の形態＞図４９、図５０を参
照して、本発明の第９の実施の形態を説明する。

【０２０６】本実施の形態では、アクティブマトリクス
駆動ＬＣＤにおいてその周辺駆動回路部に、駆動能力の
向上の点から、本発明に基づいた前述の単結晶シリコン
層を用いてなるＴＦＴを設けている。ただし、これはボ
トムゲート型に限らず、他のゲート型が混在していても
よく、チャンネル導電型も種々であってよく、また単結
晶シリコン層以外の多結晶シリコン層を用いたＭＯＳＴ
ＦＴが含まれていてもよい。

【０２０７】これに対し、表示部のＭＯＳＴＦＴについ
ては、単結晶シリコン層を用いるのが望ましいものの、
これに限らず、多結晶シリコンやアモルファスシリコン
層を用いたものであってよく、あるいは３種のシリコン
層のうちの２種が混在したものであってもよい。ただ
し、表示部をｎＭＯＳＴＦＴで形成する場合、アモルフ
ァスシリコン層を用いて形成しても実用的なスイッチン
グ速度が得られるものの、単結晶シリコン又は多結晶シ
リコンの方がＴＦＴ面積を小さくすることでき、画素欠
陥の低減についてもアモルファスシリコンより有利にな
る。なお、既述したグラフォエピタキシャル成長時に、
単結晶シリコンだけでなく多結晶シリコンも同時に生
じ、いわゆるＣＧＳ（Continuous grain silicon）構造
も含まれることもあるが、これも能動素子や受動素子の
形成に利用することができる。

【０２０８】図４９に、各部間でのＭＯＳＴＦＴの各種
組み合わせ例（Ａ）、（Ｂ）、（Ｃ）を示し、図５０に
その具体例を示す。単結晶シリコンを用いると、電流能
力が向上するため素子を小さくでき、高精細化、大画面
化が可能となり、表示部では開口率が向上し、輝度が向
上する。

【０２０９】なお、周辺駆動回路部では、前記のＭＯＳ
ＴＦＴだけでなく、ダイオード、キャパシタンス、抵
抗、インダクタンス等を集積した電子回路が絶縁基板
（ガラス基板等）に一体形成されてよいのはもちろんで
ある。

【０２１０】＜第１０の実施の形態＞図５１を参照し
て、本発明の第１０の実施の形態を説明する。

【０２１１】本例の実施の形態は、前述した各実施の形
態がアクティブマトリクス駆動の例についてのものであ
るのに対し、本発明をパッシブマトリクス駆動に適用し
たものである。

【０２１２】すなわち、本実施形態においてその表示部
は、前述したＭＯＳＴＦＴのようなスイッチング素子を
設けず、対向する基板に形成した一対の電極間に印加す
る電圧による電位差でのみ、表示部の入射光又は反射光
が調光されるようになっている。こうした調光素子に
は、反射型、透過型のＬＣＤをはじめ、ＥＬ（エレクト
ロルミネセンス表示素子）、ＦＥＤ（電界放出型表示素
子）、ＬＥＰＤ（発光ポリマー表示素子）、ＬＥＤ（発
光ダイオード表示素子）なども含まれる。

【０２１３】＜第１１の実施の形態＞図５２を参照し
て、本発明の第１１の実施の形態を説明する。

【０２１４】本例の実施の形態は、本発明をＬＣＤ以外
の電気光学装置である、有機又は無機ＥＬ（エレクトロ
ルミネセンス素子）やＦＥＤ（電界放出型表示素子）、
ＬＥＰＤ（発光ポリマー表示素子）、ＬＥＤ（発光ダイ
オード表示素子）などに適用したものである。

【０２１５】図５２（Ａ）には、アクティブマトリクス
駆動のＥＬ素子を示す。このＥＬ素子は、例えばアモル
ファス有機化合物を用いた有機ＥＬ層（又はＺｎＳ：Ｍ
ｎを用いた無機ＥＬ層）９０を基板１上に設け、その下
部に既述した透明電極（ＩＴＯ）４１を形成し、上部に
陰極９１を形成してなるもので、これら両極間の電圧印
加によって所定色の発光がカラーフィルタ層６１を通し
て得られるようになっている。

【０２１６】このＥＬ素子においては、アクティブマト
リクス駆動により透明電極４１へデータ電圧を印加する
ため、ＭＯＳＴＦＴを基板１上に作り込んでいるが、こ
のＭＯＳＴＦＴは、基板１上の段差４をシードとしてレ
ーザ照射処理法によりグラフォエピタキシャル成長させ
て得られた単結晶シリコン層を用いてなる、本発明によ
る単結晶シリコンＭＯＳＴＦＴ（すなわち、ｎＭＯＳＬ
ＤＤ−ＴＦＴ）である。また、同様のＴＦＴは周辺駆動
回路にも設けられる。このような構成からなるＥＬ素子
は、単結晶シリコン層を用いたＭＯＳＬＤＤ−ＴＦＴで
駆動しているので、スイッチング速度が早く、またリー
ク電流も少ない。

【０２１７】なお、前記のフィルタ６１については、Ｅ
Ｌ層９０が特定色を発光するものであれば省略可能であ
る。また、ＥＬ素子の場合、駆動電圧が高いため、周辺
駆動回路部には、前記のＭＯＳＴＦＴ以外に、高耐圧の
ドライバ素子（高耐圧ｃＭＯＳＴＦＴとバイポーラ素子
など）を設けるのが有利である。

【０２１８】図５２（Ｂ）には、パッシブマトリクス駆
動のＦＥＤを示す。このＦＥＤは、対向するガラス基板
１−３２間の真空部において、両電極９２−９３間の印
加電圧によって冷陰極９４から放出された電子をゲート
ライン９５の選択によって対向する蛍光体層９６へ入射
させ、所定色の発光を得るものである。

【０２１９】ここで、エミッタライン９２は、周辺駆動
回路へ導かれ、データ電圧で駆動されるが、その周辺駆
動回路には、本発明に基づいて形成された単結晶シリコ
ン層によるＭＯＳＴＦＴが設けられ、エミッタライン９
２の高速駆動に寄与している。なお、このＦＥＤは、各
画素に前記のＭＯＳＴＦＴを接続することにより、アク
ティブマトリクス駆動させることも可能になっている。

【０２２０】なお、図５２（Ａ）の素子において、ＥＬ
層９０の代わりに公知の発光ポリマーを用いれば、パッ
シブマトリクス又はアクティブマトリクス駆動の発光ポ
リマー表示装置（ＬＥＰＤ）として構成することができ
る。その他、図５２（Ｂ）の素子において、ダイヤモン
ド薄膜をカソード側に用いたＦＥＤと類似のデバイスも
構成できる。また、発光ダイオードにおいて、発光部に
本発明によりエピタキシャル成長させた単結晶シリコン
のＭＯＳＴＦＴにより、例えばガリウム系（ガリウム・
アルミニウム・ヒ素など）の膜からなる発光部を駆動で
きる。あるいは、本発明のエピタキシャル成長法で発光
部の膜を単結晶成長させることも考えられる。

【０２２１】以上に述べた本発明の実施の形態は、本発
明の技術的思想に基づいて種々の変形が可能である。

【０２２２】例えば、ガラス基板からのイオンの拡散防
止のために基板表面にＳｉＮ膜（例えば５０〜２００ｎ
ｍ厚）、さらには必要に応じてＳｉＯ₂膜（例えば１０
０ｎｍ厚）を設けてもよく、またこれらの膜に既述した
段差４を形成してもよい。前述した段差はＲＩＥ以外に
もイオンミリンダ法などによっても形成可能である。

【０２２３】また、本発明は周辺駆動回路部及び表示部
のＴＦＴに好適なものであるが、それ以外にもダイオー
ドなどの素子の能動領域や、抵抗、キャパシタンス、イ
ンダクタンスなどの受動領域を本発明による単結晶シリ
コン層で形成することも可能である。

【０２２４】

【発明の効果】以上説明したように本発明によれば、段
差をシードにして、この段差を含む基板上に形成した半
導体膜をレーザ照射処理で加熱溶融しさらに冷却固化す
ることにより、グラフォエピタキシャル成長させて単結
晶シリコン層などの単結晶半導体層を形成し、このエピ
タキシャル成長層を、アクティブマトリクス基板などの
駆動基板の周辺駆動回路のボトムゲート型ＭＯＳＴＦＴ
や、表示部−周辺駆動回路一体型のＬＣＤなどの電気光
学装置における周辺駆動回路のボトムゲート型ＭＯＳＴ
ＦＴなどに用いているので、以下の（Ａ）〜（Ｆ）に示
す顕著な効果を有する。

【０２２５】（Ａ）所定形状／寸法の段差を基板上に形
成し、その段差の底面の角（底角）をシードとしてグラ
フォエピタキシャル成長させることにより、５４０ｃｍ
²／ｖ・ｓｅｃ以上の高い電子移動度の単結晶シリコン
層の如き単結晶半導体層が得られるので、高性能ドライ
バ内蔵の表示用薄膜半導体装置などの電気光学装置の製
造が可能となる。

【０２２６】（Ｂ）特にこの単結晶シリコン層は、従来
のアモルファスシリコン層や多結晶シリコン層に比べて
単結晶シリコン基板並の高い電子及び正孔移動度を有す
るので、これから得られる単結晶シリコンボトムゲート
型ＭＯＳＴＦＴは、高いスイッチング特性〔望ましくは
さらに、電界強度を緩和して低リーク電流化するＬＤＤ
（Lightly doped drain ）構造〕を有するｎＭＯＳ又は
ｐＭＯＳＴＦＴ又はｃＭＯＳＴＦＴからなる表示部と、
高い駆動能力のｃＭＯＳ、ｎＭＯＳ、又はｐＭＯＳＴＦ
Ｔ、あるいはこれらの混在からなる周辺駆動回路部とを
一体化した構成が可能となり、高画質、高精細、狭額
縁、高効率、大画面の表示パネルが実現する。特に、多
結晶シリコンでは、ＬＣＤ用ＴＦＴとして高い正孔移動
度のｐＭＯＳＴＦＴを形成するのは難しいが、本発明に
よる単結晶シリコン層では、正孔でも十分に高い移動度
を示すため、電子と正孔とをそれぞれ単独に、あるいは
双方を組み合わせて駆動する周辺駆動回路を作製するこ
とができ、これをｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳの
ＬＤＤ構造の表示部用ＴＦＴと一体化したパネルを実現
できる。また、小型〜中型パネルの場合には、周辺の一
対の垂直駆動回路の一方を省略できる可能性がある。

【０２２７】（Ｃ）そして、前記した物質層をヘテロエ
ピタキシャル成長のシードとして用い、かつこの物質層
上に、半導体膜をレーザ照射処理することで単結晶シリ
コン層などの単結晶半導体層を形成できるから、基板上
に低温で単結晶シリコン膜などを均一に形成することが
できる。したがって、歪点の比較的低いガラス基板や耐
熱性有機基板などの入手し易く、低コストで物性も良好
な基板を用いることができ、また基板の大型化も可能と
なる。

【０２２８】（Ｄ）固相成長法の場合のような中温で長
時間（約６００℃、十数時間）のアニールが不要となる
から、生産性が高く、高価な製造設備が不要でコストダ
ウンが可能になる。

【０２２９】（Ｅ）このグラフォエピタキシャル成長で
は、レーザの照射エネルギーや照射時間など、また段差
の形状や寸法、さらには基板の加熱温度や冷却速度等の
調整により、広範囲のＰ型又はＮ型の導電型と高移動度
の単結晶シリコン層が容易に得られるので、Ｖｔｈ（し
きい値）調整が容易になり、低抵抗化による高速動作も
可能になる。

【０２３０】（Ｆ）また、半導体（アモルファスシリコ
ン又は多結晶シリコン）膜、あるいはこれをレーザ照射
処理することによって得られる単結晶半導体層（単結晶
シリコン層）に、Ｎ型あるいはＰ型のキャリア不純物
（ボロン、リン、アンチモン、ヒ素、ビスマス、アルミ
ニウムなど）を混入（導入）すれば、単結晶半導体層
（単結晶シリコン層）の不純物種及び／又はその濃度、
すなわちＰ型／Ｎ型等の導電型及び／又はキャリア濃度
を任意に制御することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるＬＣＤ（液晶
表示装置）の製造プロセスを工程順に示す断面図であ
る。

【図２】同、ＬＣＤの製造プロセスを工程順に示す断面
図である。

【図３】同、ＬＣＤの製造プロセスを工程順に示す断面
図である。

【図４】同、ＬＣＤの製造プロセスを工程順に示す断面
図である。

【図５】同、ＬＣＤの製造プロセスを工程順に示す断面
図である。

【図６】同、ＬＣＤの製造プロセスを工程順に示す断面
図である。

【図７】同、ＬＣＤの要部断面図である。

【図８】非晶質基板上のシリコン結晶成長の状況を説明
するための概略斜視図である。

【図９】グラフォエピタキシャル成長技術における、各
種段差形状とシリコン成長結晶方位を示す概略断面図で
ある。

【図１０】本発明の第１の実施の形態によるＬＣＤの全
体の概略レイアウトを示す斜視図である。

【図１１】同、ＬＣＤの等価回路図である。

【図１２】同、ＬＣＤの概略構成図である。

【図１３】本発明の第２の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。

【図１４】同、ＬＣＤの要部断面図である。

【図１５】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図１６】本発明の第３の実施の形態によるＬＣＤの要
部断面図である。

【図１７】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図１８】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図１９】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２０】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２１】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２２】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２３】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２４】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２５】本発明の第４の実施の形態によるＬＣＤの製
造プロセスを工程順に示す断面図である。

【図２６】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２７】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２８】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図２９】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図３０】同、ＬＣＤの製造プロセスを工程順に示す断
面図である。

【図３１】同、ＬＣＤの製造時の要部断面図である。

【図３２】同、ＬＣＤの製造時の要部断面図である。

【図３３】本発明の第５の実施の形態によるＬＣＤの各
種ＴＦＴを示す平面図又は断面図である。

【図３４】同、ＬＣＤの製造時の各種ＴＦＴを示す断面
図である。

【図３５】同、ＬＣＤの要部断面図である。

【図３６】本発明の第６の実施の形態によるＬＣＤの要
部断面図又は平面図である。

【図３７】同、ＬＣＤの各種ＴＦＴの要部断面図であ
る。

【図３８】同、ＬＣＤのＴＦＴの等価回路図である。

【図３９】本発明の第７の実施の形態によるＬＣＤのＴ
ＦＴの要部断面図である。

【図４０】本発明の第８の実施の形態によるＬＣＤの各
部ＴＦＴの組み合わせを示す図である。

【図４１】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４２】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４３】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４４】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４５】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４６】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４７】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４８】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図４９】本発明の第９の実施の形態によるＬＣＤの概
略レイアウト図である。

【図５０】同、ＬＣＤの各部ＴＦＴの組み合わせを示す
図である。

【図５１】本発明の第１０の実施の形態によるデバイス
の概略レイアウト図である。

【図５２】本発明の第１１の実施の形態によるＥＬ及び
ＦＥＤの要部断面図である。

【符号の説明】

１…基板、４…段差、７…単結晶シリコン層、９…スパ
ッタ膜、１１…ゲート電極、１２…ゲート酸化膜、１
４，１７…Ｎ型不純物イオン、１５…ＬＤＤ部、１８，
１９…Ｎ⁺型ソース又はドレイン領域、２１…Ｐ型不純
物イオン、２２，２３…Ｐ⁺ソース又はドレイン領域、
２５，３６…絶縁膜、２６，２７，３１，４１…電極、
２９…反射膜、３０…ＬＣＤ（ＴＦＴ）基板

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７ＧＦターム(参考） 2H092 JA02 JA24 JA25 JA26 JA34 JA37 JA41 KA03 KA04 KA05 KA10 MA05 MA06 MA15 MA19 MA27 MA29 MA30 NA07 NA19 NA21 NA27 PA01 PA02 PA06 PA08 PA12 QA07 QA08 QA10 QA11 QA13 QA14 QA15 5F110 AA06 AA08 AA09 AA18 BB02 BB04 CC02 CC08 DD01 DD02 DD03 DD04 DD13 DD14 DD17 DD21 EE03 EE06 EE23 EE28 EE30 EE44 FF02 FF03 FF09 GG02 GG12 GG13 GG24 GG25 GG32 GG34 GG52 HJ01 HJ04 HJ13 HJ23 HL03 HL06 HM15 HM18 NN03 NN04 NN23 NN24 NN25 NN27 NN35 NN44 NN46 NN47 NN54 NN58 PP02 PP03 PP10 PP23 PP24 PP34 QQ05 QQ09 QQ11 QQ19 QQ28

Claims

【特許請求の範囲】

【請求項１】画素電極が配された表示部と、この表示
部の周辺に配された周辺駆動回路部とを第１の基板上に
有し、この第１の基板と第２の基板との間に所定の光学
材料を介在させてなる電気光学装置において、前記第１の基板の一方の面上にゲート電極とゲート絶縁
膜とからなるゲート部が形成され、前記第１の基板の一方の面上に段差が形成され、この段差を含む前記第１の基板上に、前記段差上に形成
された半導体からなる膜が、レーザ照射処理によって加
熱溶融されさらに冷却固化されることにより、前記段差
をシードとしてグラフォエピタキシャル成長することに
よってなる単結晶半導体層が形成され、この単結晶半導体層をチャンネル領域、ソース領域及び
ドレイン領域とし、前記チャンネル領域の下部に前記ゲ
ート部を有するボトムゲート型の第１の薄膜トランジス
タが前記周辺駆動回路部の少なくとも一部を構成してい
ることを特徴とする電気光学装置。
【請求項２】前記半導体からなる膜がアモルファスシ
リコン又は多結晶シリコンであり、前記単結晶半導体層
が単結晶シリコン層である、請求項１記載の電気光学装
置。
【請求項３】前記段差が、断面において底面に対し側
面が直角状もしくは下端側へ傾斜状となるような凹部と
して形成されている、請求項２記載の電気光学装置。
【請求項４】前記第１の薄膜トランジスタが、前記第
１の基板及び／又はその上の膜に形成された前記段差に
よる基板凹部内及び／又は外に設けられている、請求項
２記載の電気光学装置。
【請求項５】前記単結晶半導体層は、Ｎ型あるいはＰ
型のキャリア不純物が混入されたことによってその比抵
抗が調整されてなる、請求項２記載の電気光学装置。
【請求項６】前記単結晶シリコン層下の前記ゲート電
極が、その側端部にて台形状になっている、請求項２記
載の電気光学装置。
【請求項７】前記第１の基板と前記単結晶半導体層と
の間に拡散バリア層が設けられてなる、請求項２記載の
電気光学装置。
【請求項８】前記周辺駆動回路部において、前記第１
の薄膜トランジスタ以外に、多結晶又はアモルファスシ
リコン層をチャンネル領域とし、このチャンネル領域の
上部及び／又は下部にゲート部を有するトップゲート
型、ボトムゲート型又はデュアルゲート型の薄膜トラン
ジスタ、あるいは、前記単結晶シリコン層又は多結晶シ
リコン層又はアモルファスシリコン層を用いたダイオー
ド、抵抗、キャパシタンス、インダクタンス素子などが
設けられている、請求項２記載の電気光学装置。
【請求項９】前記表示部において、前記画素電極をス
イッチングするためのスイッチング素子が前記第１の基
板上に設けられている、請求項２記載の電気光学装置。
【請求項１０】前記第１の薄膜トランジスタが、チャ
ンネル領域の上部及び／又は下部にゲート部を有するト
ップゲート型、ボトムゲート型、又はデュアルゲート型
のうちのトップゲート型であり、かつ、前記スイッチン
グ素子が、チャンネル領域の上部及び／又は下部にゲー
ト部を有するトップゲート型、ボトムゲート型、又はデ
ュアルゲート型の第２の薄膜トランジスタである、請求
項９記載の電気光学装置。
【請求項１１】前記チャンネル領域の下部に設けられ
たゲート電極は耐熱性材料で形成されている、請求項１
０記載の電気光学装置。
【請求項１２】前記周辺駆動回路部及び前記表示部の
薄膜トランジスタがｎチャンネル型、ｐチャンネル型、
又は相補型の絶縁ゲート電界効果トランジスタを構成し
ている、請求項１０記載の電気光学装置。
【請求項１３】前記周辺駆動回路部の前記薄膜トラン
ジスタが相補型とｎチャンネル型との組、相補型とｐチ
ャンネル型との組、又は相補型とｎチャンネル型とｐチ
ャンネル型との組からなる、請求項１２記載の電気光学
装置。
【請求項１４】前記周辺駆動回路部及び／又は前記表
示部の薄膜トランジスタの少なくとも一部がＬＤＤ構造
を有し、このＬＤＤ構造がゲートとソースあるいはドレ
インとの間にＬＤＤ部を有するシングルタイプ、又はゲ
ートとソース及びドレインとの間にそれぞれＬＤＤ部を
有するダブルタイプである、請求項１０記載の電気光学
装置。
【請求項１５】前記段差を含む前記第１の基板上に単
結晶、多結晶又はアモルファスシリコン層が形成され、
前記第２の薄膜トランジスタが、前記単結晶、多結晶又
はアモルファスシリコン層をチャンネル領域、ソース領
域及びドレイン領域とし、前記チャンネル領域の上部及
び／又は下部にゲート部を有する、請求項１０記載の電
気光学装置。
【請求項１６】前記第１及び／又は第２の薄膜トラン
ジスタのソース又はドレイン電極が前記段差を含む領域
上に形成されている、請求項１５記載の電気光学装置。
【請求項１７】前記第２の薄膜トランジスタが、前記
第１の基板及び／又はその上の膜に形成された前記段差
による基板凹部内及び／又は外に設けられている、請求
項１５記載の電気光学装置。
【請求項１８】前記段差が、前記第２の薄膜トランジ
スタの前記チャンネル領域、前記ソース領域、及び前記
ドレイン領域で形成される素子領域の少なくとも一辺に
沿って形成されている、請求項１５記載の電気光学装
置。
【請求項１９】前記単結晶、多結晶、又はアモルファ
スシリコン層下のゲート電極がその側端部にて台形状に
なっている、請求項１５記載の電気光学装置。
【請求項２０】前記第１の基板と前記単結晶、多結
晶、又はアモルファスシリコン層との間に拡散バリア層
が設けられている、請求項１５記載の電気光学装置。
【請求項２１】前記周辺駆動回路部及び／又は前記表
示部の薄膜トランジスタが、シングルゲート又はマルチ
ゲートに構成され、マルチゲートの場合には、チャンネ
ル領域内に２以上の分岐した同電位の、又は分割された
異電位又は同電位のゲート電極を有する、請求項１０記
載の電気光学装置。
【請求項２２】前記周辺駆動回路部及び／又は前記表
示部のｎ又はｐチャンネル型の薄膜トランジスタがデュ
アルゲート型であるときには、上部又は下部ゲート電極
が電気的にオープンとされるかあるいは任意の負電圧
（ｎチャンネル型の場合）又は正電圧（ｐチャンネル型
の場合）が印加され、ボトムゲート型又はトップゲート
型の薄膜トランジスタとして動作される、請求項１０記
載の電気光学装置。
【請求項２３】前記周辺駆動回路部の薄膜トランジス
タがｎチャンネル型、ｐチャンネル型、又は相補型の前
記第１の薄膜トランジスタであり、前記表示部の薄膜ト
ランジスタが、単結晶シリコン層をチャンネル領域とす
るときにはｎチャンネル型、ｐチャンネル型、又は相補
型であり、多結晶シリコン層をチャンネル領域とすると
きにはｎチャンネル型、ｐチャンネル型、又は相補型で
あり、アモルファスシリコン層をチャンネル領域とする
ときにはｎチャンネル型、ｐチャンネル型、又は相補型
である、請求項１２記載の電気光学装置。
【請求項２４】前記第１の基板がガラス基板又は耐熱
性有機基板である、請求項２記載の電気光学装置。
【請求項２５】前記第１の基板が光学的に不透明又は
透明である、請求項２記載の電気光学装置。
【請求項２６】前記画素電極が反射型又は透過型の表
示部用として設けられている、請求項２記載の電気光学
装置。
【請求項２７】前記表示部が前記画素電極とカラーフ
ィルタ層との積層構造を有している、請求項２記載の電
気光学装置。
【請求項２８】前記画素電極が反射電極であるときに
は、樹脂膜に凹凸が形成され、この上に画素電極が設け
られ、また前記画素電極が透明電極であるときには、透
明平坦化膜によって表面が平坦化され、この平坦化面上
に前記画素電極が設けられている、請求項２記載の電気
光学装置。
【請求項２９】前記表示部が前記スイッチング素子に
よる駆動で発光又は調光を行うように構成された、請求
項９記載の電気光学装置。
【請求項３０】前記表示部に複数の前記画素電極がマ
トリクス状に配列され、これらの画素電極のそれぞれに
前記スイッチング素子が接続されている、請求項９記載
の電気光学装置。
【請求項３１】液晶表示装置、エレクトロルミネセン
ス表示装置、電界放出型表示装置、発光ポリマー表示装
置、発光ダイオード表示装置などとして構成された、請
求項２記載の電気光学装置。
【請求項３２】前記第１の基板上には、前記周辺駆動
回路部及び／又は表示部の動作を制御する制御部が設け
られている、請求項１記載の電気光学装置。
【請求項３３】前記制御部は、ＣＰＵ、メモリ、又は
これらを混載してなるシステムＬＳＩから構成されてな
るいわゆるコンピュータシステムを一体形成したシステ
ムオンパネルの、請求項３２記載の電気光学装置。
【請求項３４】画素電極が配された表示部と、この表
示部の周辺に配された周辺駆動回路部とを基板上に有す
る、電気光学装置用の駆動基板において、前記基板の一方の面上にゲート電極とゲート絶縁膜とか
らなるゲート部が形成され、前記基板の一方の面上に段差が形成され、この段差を含む前記基板上に、前記段差上に形成された
半導体からなる膜が、レーザ照射処理によって加熱溶融
されさらに冷却固化されることにより、前記段差をシー
ドとしてグラフォエピタキシャル成長することによって
なる単結晶半導体層が形成され、この単結晶半導体層をチャンネル領域、ソース領域及び
ドレイン領域とし、前記チャンネル領域の下部に前記ゲ
ート部を有するボトムゲート型の第１の薄膜トランジス
タが前記周辺駆動回路部の少なくとも一部を構成してい
ることを特徴とする電気光学装置用の駆動基板。
【請求項３５】前記半導体からなる膜がアモルファス
シリコン又は多結晶シリコンであり、前記単結晶半導体
層が単結晶シリコン層である、請求項３４記載の電気光
学装置用の駆動基板。
【請求項３６】前記段差が、断面において底面に対し
側面が直角状もしくは下端側へ傾斜状となるような凹部
として形成されている、請求項３５記載の電気光学装置
用の駆動基板。
【請求項３７】前記第１の薄膜トランジスタが、前記
基板及び／又はその上の膜に形成された前記段差による
基板凹部内及び／又は外に設けられている、請求項３５
記載の電気光学装置用の駆動基板。
【請求項３８】前記単結晶半導体層は、Ｎ型あるいは
Ｐ型のキャリア不純物が混入されたことによってその比
抵抗が調整されてなる、請求項３５記載の電気光学装置
用の駆動基板。
【請求項３９】前記単結晶シリコン層下の前記ゲート
電極が、その側端部にて台形状になっている、請求項３
５記載の電気光学装置用の駆動基板。
【請求項４０】前記基板と前記単結晶半導体層との間
に拡散バリア層が設けられてなる、請求項３５記載の電
気光学装置用の駆動基板。
【請求項４１】前記周辺駆動回路部において、前記第
１の薄膜トランジスタ以外に、多結晶又はアモルファス
シリコン層をチャンネル領域とし、このチャンネル領域
の上部及び／又は下部にゲート部を有するトップゲート
型、ボトムゲート型又はデュアルゲート型の薄膜トラン
ジスタ、あるいは、前記単結晶シリコン層又は多結晶シ
リコン層又はアモルファスシリコン層を用いたダイオー
ド、抵抗、キャパシタンス、インダクタンス素子などが
設けられている、請求項３５記載の電気光学装置用の駆
動基板。
【請求項４２】前記表示部において、前記画素電極を
スイッチングするためのスイッチング素子が前記基板上
に設けられている、請求項３５記載の電気光学装置用の
駆動基板。
【請求項４３】前記第１の薄膜トランジスタが、チャ
ンネル領域の上部及び／又は下部にゲート部を有するト
ップゲート型、ボトムゲート型、又はデュアルゲート型
のうちのトップゲート型であり、かつ、前記スイッチン
グ素子が、チャンネル領域の上部及び／又は下部にゲー
ト部を有するトップゲート型、ボトムゲート型、又はデ
ュアルゲート型の第２の薄膜トランジスタである、請求
項４２記載の電気光学装置用の駆動基板。
【請求項４４】前記チャンネル領域の下部に設けられ
たゲート電極は耐熱性材料で形成されている、請求項４
３記載の電気光学装置用の駆動基板。
【請求項４５】前記周辺駆動回路部及び前記表示部の
薄膜トランジスタがｎチャンネル型、ｐチャンネル型、
又は相補型の絶縁ゲート電界効果トランジスタを構成し
ている、請求項４３記載の電気光学装置用の駆動基板。
【請求項４６】前記周辺駆動回路部の前記薄膜トラン
ジスタが相補型とｎチャンネル型との組、相補型とｐチ
ャンネル型との組、又は相補型とｎチャンネル型とｐチ
ャンネル型との組からなる、請求項４５記載の電気光学
装置用の駆動基板。
【請求項４７】前記周辺駆動回路部及び／又は前記表
示部の薄膜トランジスタの少なくとも一部がＬＤＤ構造
を有し、このＬＤＤ構造がゲートとソースあるいはドレ
インとの間にＬＤＤ部を有するシングルタイプ、又はゲ
ートとソース及びドレインとの間にそれぞれＬＤＤ部を
有するダブルタイプである、請求項４３記載の電気光学
装置用の駆動基板。
【請求項４８】前記段差を含む前記基板上に単結晶、
多結晶又はアモルファスシリコン層が形成され、前記第
２の薄膜トランジスタが、前記単結晶、多結晶又はアモ
ルファスシリコン層をチャンネル領域、ソース領域及び
ドレイン領域とし、前記チャンネル領域の上部及び／又
は下部にゲート部を有する、請求項４３記載の電気光学
装置用の駆動基板。
【請求項４９】前記第１及び／又は第２の薄膜トラン
ジスタのソース又はドレイン電極が前記段差を含む領域
上に形成されている、請求項４８記載の電気光学装置用
の駆動基板。
【請求項５０】前記第２の薄膜トランジスタが、前記
基板及び／又はその上の膜に形成された前記段差による
基板凹部内及び／又は外に設けられている、請求項４８
記載の電気光学装置用の駆動基板。
【請求項５１】前記段差が、前記第２の薄膜トランジ
スタの前記チャンネル領域、前記ソース領域、及び前記
ドレイン領域で形成される素子領域の少なくとも一辺に
沿って形成されている、請求項４８記載の電気光学装置
用の駆動基板。
【請求項５２】前記単結晶、多結晶、又はアモルファ
スシリコン層下のゲート電極がその側端部にて台形状に
なっている、請求項４８記載の電気光学装置用の駆動基
板。
【請求項５３】前記基板と前記単結晶、多結晶、又は
アモルファスシリコン層との間に拡散バリア層が設けら
れている、請求項４８記載の電気光学装置用の駆動基
板。
【請求項５４】前記周辺駆動回路部及び／又は前記表
示部の薄膜トランジスタが、シングルゲート又はマルチ
ゲートに構成され、マルチゲートの場合には、チャンネ
ル領域内に２以上の分岐した同電位の、又は分割された
異電位又は同電位のゲート電極を有する、請求項４３記
載の電気光学装置用の駆動基板。
【請求項５５】前記周辺駆動回路部及び／又は前記表
示部のｎ又はｐチャンネル型の薄膜トランジスタがデュ
アルゲート型であるときには、上部又は下部ゲート電極
が電気的にオープンとされるかあるいは任意の負電圧
（ｎチャンネル型の場合）又は正電圧（ｐチャンネル型
の場合）が印加され、ボトムゲート型又はトップゲート
型の薄膜トランジスタとして動作される、請求項４３記
載の電気光学装置用の駆動基板。
【請求項５６】前記周辺駆動回路部の薄膜トランジス
タがｎチャンネル型、ｐチャンネル型、又は相補型の前
記第１の薄膜トランジスタであり、前記表示部の薄膜ト
ランジスタが、単結晶シリコン層をチャンネル領域とす
るときにはｎチャンネル型、ｐチャンネル型、又は相補
型であり、多結晶シリコン層をチャンネル領域とすると
きにはｎチャンネル型、ｐチャンネル型、又は相補型で
あり、アモルファスシリコン層をチャンネル領域とする
ときにはｎチャンネル型、ｐチャンネル型、又は相補型
である、請求項４５記載の電気光学装置用の駆動基板。
【請求項５７】前記基板がガラス基板又は耐熱性有機
基板である、請求項３５記載の電気光学装置用の駆動基
板。
【請求項５８】前記基板が光学的に不透明又は透明で
ある、請求項３５記載の電気光学装置用の駆動基板。
【請求項５９】前記画素電極が反射型又は透過型の表
示部用として設けられている、請求項３５記載の電気光
学装置用の駆動基板。
【請求項６０】前記表示部が前記画素電極とカラーフ
ィルタ層との積層構造を有している、請求項３５記載の
電気光学装置用の駆動基板。
【請求項６１】前記画素電極が反射電極であるときに
は、樹脂膜に凹凸が形成され、この上に画素電極が設け
られ、また前記画素電極が透明電極であるときには、透
明平坦化膜によって表面が平坦化され、この平坦化面上
に前記画素電極が設けられている、請求項３５記載の電
気光学装置用の駆動基板。
【請求項６２】前記表示部が前記スイッチング素子に
よる駆動で発光又は調光を行うように構成された、請求
項４２記載の電気光学装置用の駆動基板。
【請求項６３】前記表示部に複数の前記画素電極がマ
トリクス状に配列され、これらの画素電極のそれぞれに
前記スイッチング素子が接続されている、請求項４２記
載の電気光学装置用の駆動基板。
【請求項６４】液晶表示装置、エレクトロルミネセン
ス表示装置、電界放出型表示装置、発光ポリマー表示装
置、発光ダイオード表示装置などとして構成された、請
求項３５記載の電気光学装置用の駆動基板。
【請求項６５】前記基板上には、前記周辺駆動回路部
及び／又は表示部の動作を制御する制御部が設けられて
いる、請求項３４記載の電気光学装置用の駆動基板。
【請求項６６】前記制御部は、ＣＰＵ、メモリ、又は
これらを混載してなるシステムＬＳＩから構成されてな
るいわゆるコンピュータシステムを一体形成したシステ
ムオンパネルの、請求項６５記載の電気光学装置用の駆
動基板。
【請求項６７】画素電極が配された表示部と、この表
示部の周辺に配された周辺駆動回路部とを第１の基板上
に有し、この第１の基板と第２の基板との間に所定の光
学材料を介在させてなる電気光学装置の製造方法におい
て、前記第１の基板の一方の面上にゲート電極とゲート絶縁
膜とからなるゲート部を形成する工程と、前記第１の基板の前記一方の面上に段差を形成する工程
と、前記段差及び前記ゲート部を含む第１の基板上に半導体
を成膜する工程と、前記半導体からなる膜にレーザ照射処理して該膜を加熱
溶融しさらに冷却固化することにより、前記段差をシー
ドとして単結晶半導体層をグラフォエピタキシャル成長
させる工程と、この単結晶半導体層に所定の処理を施してチャンネル領
域、ソース領域及びドレイン領域を形成する工程と、前記チャンネル領域の下部に前記ゲート部を有し、前記
周辺駆動回路部の少なくとも一部を構成するボトムゲー
ト型の第１の薄膜トランジスタを形成する工程と、を有
することを特徴とする電気光学装置の製造方法。
【請求項６８】前記半導体からなる膜がアモルファス
シリコン又は多結晶シリコンであり、前記単結晶半導体
層が単結晶シリコン層である、請求項６７記載の電気光
学装置の製造方法。
【請求項６９】前記単結晶半導体層をグラフォエピタ
キシャル成長させる際の、第１の基板の温度を２００〜
５００℃とする、請求項６８記載の電気光学装置の製造
方法。
【請求項７０】前記段差を、底面において底面に対し
側面が直角状もしくは下端側へ傾斜状となるような凹部
として形成する、請求項６８記載の電気光学装置の製造
方法。
【請求項７１】前記第１の基板上に拡散バリア層を形
成し、この上に前記単結晶半導体層を形成する、請求項
６８記載の電気光学装置の製造方法。
【請求項７２】前記半導体の成膜時に、Ｎ型あるいは
Ｐ型のキャリア不純物を混入することによって得られる
半導体膜の不純物種及び／又はその濃度を制御する、請
求項６８記載の電気光学装置の製造方法。
【請求項７３】前記単結晶半導体層に前記所定の処理
を行うに先立ち、該単結晶半導体層にＮ型あるいはＰ型
のキャリア不純物を混入してその比抵抗を調整する、請
求項６８記載の電気光学装置の製造方法。
【請求項７４】前記第１の薄膜トランジスタを、前記
第１の基板及び／又はその上の膜に形成された前記段差
による基板凹部内及び／又は外に設ける、請求項６８記
載の電気光学装置の製造方法。
【請求項７５】前記段差を、前記能動素子である薄膜
トランジスタのチャンネル領域、ソース領域、及びドレ
イン領域で形成される素子領域の少なくとも一辺に沿っ
て形成する、請求項６８記載の電気光学装置の製造方
法。
【請求項７６】前記単結晶半導体層下の前記ゲート部
をその側端部にて台形状とする、請求項６８記載の電気
光学装置の製造方法。
【請求項７７】前記周辺駆動回路部において、前記第
１の薄膜トランジスタ以外に、多結晶又はアモルファス
シリコン層をチャンネル領域とし、このチャンネル領域
の上部及び／又は下部にゲート部を有するトップゲート
型、ボトムゲート型又はデュアルゲート型の薄膜トラン
ジスタ、あるいは、前記単結晶シリコン層又は多結晶シ
リコン層又はアモルファスシリコン層を用いたダイオー
ド、抵抗、キャパシタンス、インダクタンス素子などを
設ける、請求項６８記載の電気光学装置の製造方法。
【請求項７８】前記表示部において、前記画素電極を
スイッチングするためのスイッチング素子を前記第１の
基板上に設ける、請求項６８記載の電気光学装置の製造
方法。
【請求項７９】前記第１の薄膜トランジスタを、チャ
ンネル領域の上部及び／又は下部にゲート部を有するト
ップゲート型、ボトムゲート型、又はデュアルゲート型
のうちのボトムゲート型とし、前記スイッチング素子として、チャンネル領域の上部及
び／又は下部にゲート部を有するトップゲート型、ボト
ムゲート型、又はデュアルゲート型の第２の薄膜トラン
ジスタを形成する、請求項７８記載の電気光学装置の製
造方法。
【請求項８０】前記チャンネル領域の下部に設けられ
たゲート電極を耐熱性材料で形成する、請求項７９記載
の電気光学装置の製造方法。
【請求項８１】前記第２の薄膜トランジスタをボトム
ゲート型又はデュアルゲート型とするときには、前記チ
ャンネル領域の下部に耐熱性材料からなる下部ゲート電
極を設け、このゲート電極上にゲート絶縁膜を形成して
下部ゲート部を形成した後、前記段差の形成工程を含め
て前記第１の薄膜トランジスタと共通の工程を経て前記
第２の薄膜トランジスタを形成する、請求項７９記載の
電気光学装置の製造方法。
【請求項８２】前記下部ゲート部上に前記単結晶半導
体層を形成した後、この単結晶半導体層にＮ型あるいは
Ｐ型のキャリア不純物を導入してソース及びドレイン領
域を形成し、その後活性化処理を行う、請求項８１記載
の電気光学装置の製造方法。
【請求項８３】前記単結晶半導体層の形成後にレジス
トをマスクとして前記第２の薄膜トランジスタの各ソー
ス及びドレイン領域を前記不純物のイオン注入で形成
し、このイオン注入後に前記活性化を行い、ゲート絶縁
膜の形成後に、前記第２の薄膜トランジスタの上部ゲー
ト電極を形成する、請求項８２記載の電気光学装置の製
造方法。
【請求項８４】前記第２の薄膜トランジスタがトップ
ゲート型である場合に、前記単結晶半導体層の形成後に
レジストをマスクとして前記第２の薄膜トランジスタの
各ソース及びドレイン領域を不純物のイオン注入で形成
し、このイオン注入後に活性化処理を行い、その後前記
第２の薄膜トランジスタのゲート絶縁膜とゲート電極と
からなるゲート部を形成する、請求項７９記載の電気光
学装置の製造方法。
【請求項８５】前記第２の薄膜トランジスタがトップ
ゲート型である場合に、前記単結晶半導体層の形成後に
前記第２の薄膜トランジスタのゲート絶縁膜と耐熱性材
料からなるゲート電極とを形成してゲート部を形成し、
このゲート部及びレジストをマスクとして前記第１及び
第２の薄膜トランジスタの各ソース及びドレイン領域を
不純物元素のイオン注入で形成し、このイオン注入後に
活性化処理を行う、請求項７９記載の電気光学装置の製
造方法。
【請求項８６】前記周辺駆動回路部及び前記表示部の
薄膜トランジスタとして、ｎチャンネル型、ｐチャンネ
ル型、又は相補型の絶縁ゲート電界効果トランジスタを
構成する、請求項７９記載の電気光学装置の製造方法。
【請求項８７】前記周辺駆動回路部の前記薄膜トラン
ジスタを相補型とｎチャンネル型との組、相補型とｐチ
ャンネル型との組、又は相補型とｎチャンネル型とｐチ
ャンネル型との組で形成する、請求項８６記載の電気光
学装置の製造方法。
【請求項８８】前記周辺駆動回路部及び／又は前記表
示部の薄膜トランジスタの少なくとも一部をＬＤＤ構造
とし、このＬＤＤ構造をゲートとソースあるいはドレイ
ンとの間にＬＤＤ部を有するシングルタイプ、又はゲー
トとソース及びドレインとの間にそれぞれＬＤＤ部を有
するダブルタイプとする、請求項７９記載の電気光学装
置の製造方法。
【請求項８９】前記ＬＤＤ構造を形成する際に用いた
レジストマスクを残して、これを覆うレジストマスクを
用いてソース領域及びドレイン領域形成用のイオン注入
を行う、請求項８８記載の電気光学装置の製造方法。
【請求項９０】前記第１の基板の一方の面上に単結
晶、多結晶又はアモルファスシリコン層を形成し、前記
単結晶、多結晶、又はアモルファスシリコン層をチャン
ネル領域、ソース領域及びドレイン領域とし、その上部
及び／又は下部にゲート部を有する前記第２の薄膜トラ
ンジスタを形成する、請求項８６記載の電気光学装置の
製造方法。
【請求項９１】前記段差を形成した第１の基板上に単
結晶、多結晶、又はアモルファスシリコン層を形成し、
前記単結晶、多結晶、又はアモルファスシリコン層をチ
ャンネル領域、ソース領域、及びドレイン領域とし、前
記チャンネル領域の上部及び／又は下部にゲート部を有
する前記第２の薄膜トランジスタを形成する、請求項７
９記載の電気光学装置の製造方法。
【請求項９２】前記第１及び／又は第２の薄膜トラン
ジスタのソース又はドレイン電極を前記段差を含む領域
上に形成する、請求項９１記載の電気光学装置の製造方
法。
【請求項９３】前記第２の薄膜トランジスタを、前記
第１の基板及び／又はその上の膜に形成された前記段差
による基板凹部内及び／又は外に設ける、請求項９１記
載の電気光学装置の製造方法。
【請求項９４】前記段差を、前記第２の薄膜トランジ
スタの前記チャンネル領域、前記ソース領域、及び前記
ドレイン領域で形成される素子領域の少なくとも一辺に
沿って形成する、請求項９１記載の電気光学装置の製造
方法。
【請求項９５】前記単結晶、多結晶、又はアモルファ
スシリコン層下のゲート電極をその側端部にて台形状に
する、請求項９１記載の電気光学装置の製造方法。
【請求項９６】前記第１の基板と前記単結晶、多結
晶、又はアモルファスシリコン層との間に拡散バリア層
を設ける、請求項９１記載の電気光学装置の製造方法。
【請求項９７】前記第１の基板をガラス基板又は耐熱
性有機基板とする、請求項６８記載の電気光学装置の製
造方法。
【請求項９８】前記第１の基板を光学的に不透明又は
透明とする、請求項６８記載の電気光学装置の製造方
法。
【請求項９９】前記画素電極を反射型又は透過型の表
示部用として設ける、請求項６８記載の電気光学装置の
製造方法。
【請求項１００】前記表示部に前記画素電極とカラー
フィルタ層との積層構造を設ける、請求項６８記載の電
気光学装置の製造方法。
【請求項１０１】前記画素電極が反射電極であるとき
には、樹脂膜に凹凸を形成し、この上に画素電極を設
け、また前記画素電極が透明電極であるときには、透明
平坦化膜によって表面を平坦化し、この平坦化面上に前
記画素電極を設ける、請求項６８記載の電気光学装置の
製造方法。
【請求項１０２】前記表示部が前記スイッチング素子
による駆動で発光又は調光を行うように構成する、請求
項７８記載の電気光学装置の製造方法。
【請求項１０３】前記表示部に複数の前記画素電極を
マトリクス状に配列し、これらの画素電極のそれぞれに
前記スイッチング素子を接続する、請求項７８記載の電
気光学装置の製造方法。
【請求項１０４】液晶表示装置、エレクトロルミネセ
ンス表示装置、電界放出型表示装置、発光ポリマー表示
装置、発光ダイオード表示装置などとして構成する、請
求項６８記載の電気光学装置の製造方法。
【請求項１０５】前記単結晶半導体層に所定の処理を
施し、前記周辺駆動回路部及び／又は表示部の動作を制
御する制御部を構成するための素子を形成する工程を有
する、請求項６７記載の電気光学装置の製造方法。
【請求項１０６】前記制御部を構成するための素子
が、ＣＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ、ｐＭＯＳＴＦ
Ｔ、ダイオード等の能動素子や、抵抗、コンデンサ、イ
ンダクタンス等の受動素子からなる、請求項１０５記載
の電気光学装置の製造方法。
【請求項１０７】画素電極が配された表示部と、この
表示部の周辺に配された周辺駆動回路部とを基板上に有
する、電気光学装置用の駆動基板の製造方法において、前記基板の一方の面上にゲート電極とゲート絶縁膜とか
らなるゲート部を形成する工程と、前記基板の前記一方の面上に段差を形成する工程と、前記段差及び前記ゲート部を含む基板上に半導体を成膜
する工程と、前記半導体からなる膜にレーザ照射処理して該膜を加熱
溶融しさらに冷却固化することにより、前記段差をシー
ドとして単結晶半導体層をグラフォエピタキシャル成長
させる工程と、この単結晶半導体層に所定の処理を施してチャンネル領
域、ソース領域及びドレイン領域を形成する工程と、前記チャンネル領域の下部に前記ゲート部を有し、前記
周辺駆動回路部の少なくとも一部を構成するボトムゲー
ト型の第１の薄膜トランジスタを形成する工程と、を有
することを特徴とする電気光学装置用の駆動基板の製造
方法。
【請求項１０８】前記半導体からなる膜がアモルファ
スシリコン又は多結晶シリコンであり、前記単結晶半導
体層が単結晶シリコン層である、請求項１０７記載の電
気光学装置用の駆動基板の製造方法。
【請求項１０９】前記単結晶半導体層をグラフォエピ
タキシャル成長させる際の、基板の温度を２００〜５０
０℃とする、請求項１０８記載の電気光学装置用の駆動
基板の製造方法。
【請求項１１０】前記段差を、底面において底面に対
し側面が直角状もしくは下端側へ傾斜状となるような凹
部として形成する、請求項１０８記載の電気光学装置用
の駆動基板の製造方法。
【請求項１１１】前記基板上に拡散バリア層を形成
し、この上に前記単結晶半導体層を形成する、請求項１
０８記載の電気光学装置用の駆動基板の製造方法。
【請求項１１２】前記半導体の成膜時に、Ｎ型あるい
はＰ型のキャリア不純物を混入することによって得られ
る半導体膜の不純物種及び／又はその濃度を制御する、
請求項１０８記載の電気光学装置用の駆動基板の製造方
法。
【請求項１１３】前記単結晶半導体層に前記所定の処
理を行うに先立ち、該単結晶半導体層にＮ型あるいはＰ
型のキャリア不純物を混入してその比抵抗を調整する、
請求項１０８記載の電気光学装置用の駆動基板の製造方
法。
【請求項１１４】前記第１の薄膜トランジスタを、前
記基板及び／又はその上の膜に形成された前記段差によ
る基板凹部内及び／又は外に設ける、請求項１０８記載
の電気光学装置用の駆動基板の製造方法。
【請求項１１５】前記段差を、前記能動素子である薄
膜トランジスタのチャンネル領域、ソース領域、及びド
レイン領域で形成される素子領域の少なくとも一辺に沿
って形成する、請求項１０８記載の電気光学装置用の駆
動基板の製造方法。
【請求項１１６】前記単結晶半導体層下の前記ゲート
部をその側端部にて台形状とする、請求項１０８記載の
電気光学装置用の駆動基板の製造方法。
【請求項１１７】前記周辺駆動回路部において、前記
第１の薄膜トランジスタ以外に、多結晶又はアモルファ
スシリコン層をチャンネル領域とし、このチャンネル領
域の上部及び／又は下部にゲート部を有するトップゲー
ト型、ボトムゲート型又はデュアルゲート型の薄膜トラ
ンジスタ、あるいは、前記単結晶シリコン層又は多結晶
シリコン層又はアモルファスシリコン層を用いたダイオ
ード、抵抗、キャパシタンス、インダクタンス素子など
を設ける、請求項１０８記載の電気光学装置用の駆動基
板の製造方法。
【請求項１１８】前記表示部において、前記画素電極
をスイッチングするためのスイッチング素子を前記基板
上に設ける、請求項１０８記載の電気光学装置用の駆動
基板の製造方法。
【請求項１１９】前記第１の薄膜トランジスタを、チ
ャンネル領域の上部及び／又は下部にゲート部を有する
トップゲート型、ボトムゲート型、又はデュアルゲート
型のうちのボトムゲート型とし、前記スイッチング素子として、チャンネル領域の上部及
び／又は下部にゲート部を有するトップゲート型、ボト
ムゲート型、又はデュアルゲート型の第２の薄膜トラン
ジスタを形成する、請求項１１８記載の電気光学装置用
の駆動基板の製造方法。
【請求項１２０】前記チャンネル領域の下部に設けら
れたゲート電極を耐熱性材料で形成する、請求項１１９
記載の電気光学装置用の駆動基板の製造方法。
【請求項１２１】前記第２の薄膜トランジスタをボト
ムゲート型又はデュアルゲート型とするときには、前記
チャンネル領域の下部に耐熱性材料からなる下部ゲート
電極を設け、このゲート電極上にゲート絶縁膜を形成し
て下部ゲート部を形成した後、前記段差の形成工程を含
めて前記第１の薄膜トランジスタと共通の工程を経て前
記第２の薄膜トランジスタを形成する、請求項１１９記
載の電気光学装置用の駆動基板の製造方法。
【請求項１２２】前記下部ゲート部上に前記単結晶半
導体層を形成した後、この単結晶半導体層にＮ型あるい
はＰ型のキャリア不純物を導入してソース及びドレイン
領域を形成し、その後活性化処理を行う、請求項１２１
記載の電気光学装置用の駆動基板の製造方法。
【請求項１２３】前記単結晶半導体層の形成後にレジ
ストをマスクとして前記第２の薄膜トランジスタの各ソ
ース及びドレイン領域を前記不純物のイオン注入で形成
し、このイオン注入後に前記活性化を行い、ゲート絶縁
膜の形成後に、前記第２の薄膜トランジスタの上部ゲー
ト電極を形成する、請求項１２２記載の電気光学装置用
の駆動基板の製造方法。
【請求項１２４】前記第２の薄膜トランジスタがトッ
プゲート型である場合に、前記単結晶半導体層の形成後
にレジストをマスクとして前記第２の薄膜トランジスタ
の各ソース及びドレイン領域を不純物のイオン注入で形
成し、このイオン注入後に活性化処理を行い、その後前
記第２の薄膜トランジスタのゲート絶縁膜とゲート電極
とからなるゲート部を形成する、請求項１１９記載の電
気光学装置用の駆動基板の製造方法。
【請求項１２５】前記第２の薄膜トランジスタがトッ
プゲート型である場合に、前記単結晶半導体層の形成後
に前記第２の薄膜トランジスタのゲート絶縁膜と耐熱性
材料からなるゲート電極とを形成してゲート部を形成
し、このゲート部及びレジストをマスクとして前記第１
及び第２の薄膜トランジスタの各ソース及びドレイン領
域を不純物元素のイオン注入で形成し、このイオン注入
後に活性化処理を行う、請求項１１９記載の電気光学装
置用の駆動基板の製造方法。
【請求項１２６】前記周辺駆動回路部及び前記表示部
の薄膜トランジスタとして、ｎチャンネル型、ｐチャン
ネル型、又は相補型の絶縁ゲート電界効果トランジスタ
を構成する、請求項１１９記載の電気光学装置用の駆動
基板の製造方法。
【請求項１２７】前記周辺駆動回路部の前記薄膜トラ
ンジスタを相補型とｎチャンネル型との組、相補型とｐ
チャンネル型との組、又は相補型とｎチャンネル型とｐ
チャンネル型との組で形成する、請求項８６記載の電気
光学装置用の駆動基板の製造方法。
【請求項１２８】前記周辺駆動回路部及び／又は前記
表示部の薄膜トランジスタの少なくとも一部をＬＤＤ構
造とし、このＬＤＤ構造をゲートとソースあるいはドレ
インとの間にＬＤＤ部を有するシングルタイプ、又はゲ
ートとソース及びドレインとの間にそれぞれＬＤＤ部を
有するダブルタイプとする、請求項１１９記載の電気光
学装置用の駆動基板の製造方法。
【請求項１２９】前記ＬＤＤ構造を形成する際に用い
たレジストマスクを残して、これを覆うレジストマスク
を用いてソース領域及びドレイン領域形成用のイオン注
入を行う、請求項１２８記載の電気光学装置用の駆動基
板の製造方法。
【請求項１３０】前記基板の一方の面上に単結晶、多
結晶又はアモルファスシリコン層を形成し、前記単結
晶、多結晶、又はアモルファスシリコン層をチャンネル
領域、ソース領域及びドレイン領域とし、その上部及び
／又は下部にゲート部を有する前記第２の薄膜トランジ
スタを形成する、請求項１２６記載の電気光学装置用の
駆動基板の製造方法。
【請求項１３１】前記段差を形成した基板上に単結
晶、多結晶、又はアモルファスシリコン層を形成し、前
記単結晶、多結晶、又はアモルファスシリコン層をチャ
ンネル領域、ソース領域、及びドレイン領域とし、前記
チャンネル領域の上部及び／又は下部にゲート部を有す
る前記第２の薄膜トランジスタを形成する、請求項１１
９記載の電気光学装置用の駆動基板の製造方法。
【請求項１３２】前記第１及び／又は第２の薄膜トラ
ンジスタのソース又はドレイン電極を前記段差を含む領
域上に形成する、請求項１３１記載の電気光学装置用の
駆動基板の製造方法。
【請求項１３３】前記第２の薄膜トランジスタを、前
記基板及び／又はその上の膜に形成された前記段差によ
る基板凹部内及び／又は外に設ける、請求項１３１記載
の電気光学装置用の駆動基板の製造方法。
【請求項１３４】前記段差を、前記第２の薄膜トラン
ジスタの前記チャンネル領域、前記ソース領域、及び前
記ドレイン領域で形成される素子領域の少なくとも一辺
に沿って形成する、請求項１３１記載の電気光学装置用
の駆動基板の製造方法。
【請求項１３５】前記単結晶、多結晶、又はアモルフ
ァスシリコン層下のゲート電極をその側端部にて台形状
にする、請求項１３１記載の電気光学装置用の駆動基板
の製造方法。
【請求項１３６】前記基板と前記単結晶、多結晶、又
はアモルファスシリコン層との間に拡散バリア層を設け
る、請求項１３１記載の電気光学装置用の駆動基板の製
造方法。
【請求項１３７】前記基板をガラス基板又は耐熱性有
機基板とする、請求項１０８記載の電気光学装置用の駆
動基板の製造方法。
【請求項１３８】前記基板を光学的に不透明又は透明
とする、請求項１０８記載の電気光学装置用の駆動基板
の製造方法。
【請求項１３９】前記画素電極を反射型又は透過型の
表示部用として設ける、請求項１０８記載の電気光学装
置用の駆動基板の製造方法。
【請求項１４０】前記表示部に前記画素電極とカラー
フィルタ層との積層構造を設ける、請求項１０８記載の
電気光学装置用の駆動基板の製造方法。
【請求項１４１】前記画素電極が反射電極であるとき
には、樹脂膜に凹凸を形成し、この上に画素電極を設
け、また前記画素電極が透明電極であるときには、透明
平坦化膜によって表面を平坦化し、この平坦化面上に前
記画素電極を設ける、請求項１０８記載の電気光学装置
用の駆動基板の製造方法。
【請求項１４２】前記表示部が前記スイッチング素子
による駆動で発光又は調光を行うように構成する、請求
項１１８記載の電気光学装置用の駆動基板の製造方法。
【請求項１４３】前記表示部に複数の前記画素電極を
マトリクス状に配列し、これらの画素電極のそれぞれに
前記スイッチング素子を接続する、請求項７８記載の電
気光学装置用の駆動基板の製造方法。
【請求項１４４】液晶表示装置、エレクトロルミネセ
ンス表示装置、電界放出型表示装置、発光ポリマー表示
装置、発光ダイオード表示装置などとして構成する、請
求項６８記載の電気光学装置用の駆動基板の製造方法。
【請求項１４５】前記単結晶半導体層に所定の処理を
施し、前記周辺駆動回路部及び／又は表示部の動作を制
御する制御部を構成するための素子を形成する工程を有
する、請求項１０７記載の電気光学装置用の駆動基板の
製造方法。
【請求項１４６】前記制御部を構成するための素子
が、ＣＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ、ｐＭＯＳＴＦ
Ｔ、ダイオード等の能動素子や、抵抗、コンデンサ、イ
ンダクタンス等の受動素子からなる、請求項１４５記載
の電気光学装置用の駆動基板の製造方法。