JP4228248B2 - 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 - Google Patents
電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 Download PDFInfo
- Publication number
- JP4228248B2 JP4228248B2 JP27173798A JP27173798A JP4228248B2 JP 4228248 B2 JP4228248 B2 JP 4228248B2 JP 27173798 A JP27173798 A JP 27173798A JP 27173798 A JP27173798 A JP 27173798A JP 4228248 B2 JP4228248 B2 JP 4228248B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- substrate
- tft
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の属する技術分野】
本発明は、電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法に関し、特に絶縁基板上にヘテロエピタキシャル成長させた単結晶シリコン層を能動領域に用いるトップゲート型の薄膜絶縁ゲート型電界効果トランジスタ(以降、トップゲート型MOSTFTと呼ぶ。尚、トップゲート型にはスタガー型とコプラナー型が含まれる。)と受動領域を有する液晶表示装置などに好適な方法に関するものである。
【0002】
【従来の技術】
アクティブマトリクス型の液晶表示装置として、アモルファスシリコンをTFTに用いた表示部と外付け駆動回路用ICとを有するものや、固相成長法による多結晶シリコンをTFTに用いた表示部と駆動回路との一体型(特開平6−242433号公報)、エキシマレーザーアニールを行った多結晶シリコンをTFTに用いた表示部と駆動回路との一体型(特開平7−131030号公報)などが知られている。
【0003】
【発明が解決しようとする課題】
しかし、上記した従来のアモルファスシリコンTFTは、生産性は良いが、電子移動度は0.5〜1.0cm2 /v・sec前後と低いために、pチャンネルのMOSTFT(以降、pMOSTFTと呼ぶ。)を作ることができない。従って、pMOSTFTを用いた周辺駆動部を表示部と同じガラス基板上に形成できないため、ドライバICは外付けとなり、TAB方式等により実装されるので、コストダウンが難しい。また、このために、高精細化には限界がある。更に、電子移動度は0.5〜1.0cm2 /v・sec前後と低いので、十分なオン電流がとれず、表示部に用いた場合、トランジスタサイズが必然的に大きくなり、画素の高開口率に不利である。
【0004】
また、上記した従来の多結晶シリコンTFTの電子移動度は70〜100cm2 /v・secで高精細化にも対応できるので、最近は駆動回路一体型の多結晶シリコンTFTを用いたLCD(液晶表示装置)が注目されている。しかし、15インチ以上の大型LCDの場合は、多結晶シリコンの電子移動度は70〜100cm2 /v・secであるため、駆動能力が不足し、結局、外付けの駆動回路用ICが必要となっている。
【0005】
また、固相成長法により成膜された多結晶シリコンを用いるTFTでは、600℃以上で十数時間のアニールと、約1000℃の熱酸化によるゲートSiO2 の形成が必要なために、半導体製造装置を採用せざるを得ない。そのために、ウエーハサイズ8〜12インチφが限界であり、高耐熱性で高価な石英ガラスの採用が余儀なくされ、コストダウンが難しい。従って、EVFやデータ/AVプロジェクタ用途に限定されている。
【0006】
更に、上記した従来のエキシマレーザーアニールによる多結晶シリコンTFTでは、エキシマレーザー出力の安定性、生産性、大型化による装置価格の上昇、歩留/品質低下等の問題が山積している。
【0007】
特に、1m角等の大型ガラス基板になると、前記の問題が拡大し、ますます性能/品質向上とコストダウンが難しくなる。
【0008】
本発明の目的は、特に周辺駆動回路部において、高い電子/正孔移動度の単結晶シリコン薄膜を比較的低温でかつ均一に成膜して、高性能ドライバ内蔵のアクティブマトリクス基板と、これを用いた表示用薄膜半導体装置等の電気光学装置の製造を可能とし、高いスイッチング特性と低リーク電流を有するLDD構造(Lightly doped drain 構造) のnチャンネルのMOSTFT(以降、nMOSTFTと呼ぶ。)又はpMOSTFT又は高い駆動能力の相補型薄膜絶縁ゲート電界効果トランジスタ(以降、cMOSTFTと呼ぶ。)の表示部と、このcMOSTFT又はnMOSTFT又はpMOSTFT、或いはこれらの混在からなる周辺駆動回路とを一体化した構成を可能とし、高画質、高精細、狭額縁、高効率、大画面の表示パネルを実現することができ、しかも歪点が比較的低い大型のガラス基板であっても使用でき、生産性が高く、高価な製造設備が不要であってコストダウンが可能となり、更に、しきい値調整が容易であって低抵抗化による高速動作と大画面化を可能にすることにある。
【0009】
【課題を解決するための手段】
即ち、本発明は、画素電極(例えばマトリクス状に配列された複数の画素電極:以下、同様)が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを第1の基板(即ち、駆動用の基板:以下、同様)上に有し、この第1の基板と第2の基板(即ち、対向基板:以下、同様)との間に液晶などの所定の光学材料を介在させてなる電気光学装置、及びこの電気光学装置用の駆動基板のそれぞれの製造方法において、
前記第1の基板の一方の面上に段差を形成する工程と、
前記第1の基板の前記一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合 の良い後述の物質層を形成する工程と、
この物質層を含む前記第1の基板上に多結晶又はアモルファスシリコン層の如き半導 体層を所定厚さに形成する工程と、
前記物質層を含む前記第1の基板上であって前記半導体層上又は下に低融点金属層を 形成するか、或いは、前記物質層を含む前記第1の基板上にシリコンの如き半導体材料 を含有する低融点金属層を形成する工程と、
加熱処理によって前記半導体層又は前記半導体材料を前記低融点金属層に溶解させる 工程と、
次いで冷却処理(望ましくは徐冷処理)によって前記半導体層の半導体材料又は前記 低融点金属層の半導体材料を前記物質層及び前記段差をシードとしてヘテロ及びグラフ ォエピタキシャル成長させ、単結晶シリコン層の如き単結晶半導体層を析出させる工程 と、
この単結晶半導体層に所定の処理を施して能動素子及び受動素子のうちの少なくとも 能動素子を形成する工程(例えば前記単結晶シリコン層の析出後に、この単結晶シリコ ン層に所定の処理を施して、前記段差による凹部内にチャンネル領域、この両側に前記 凹部外へ延設された単結晶シリコン層にソース領域及びドレイン領域を形成する工程と 、前記チャンネル領域の上部にゲート絶縁膜及びゲート電極からなるゲート部、更には ソース及びドレイン電極を形成して、絶縁ゲート型電界効果トランジスタの構成層を形 成し、前記周辺駆動回路部の少なくとも一部を構成するトップゲート型の第1の薄膜ト ランジスタ(特にMOSTFT:以下、同様)を能動素子として形成する工程とを行う 工程、又は、抵抗、キャパシタンス、インダクタンス等の受動素子を形成する工程)とを有することを特徴とする、電気光学装置、及びこの電気光学装置用の駆動基板の製造方法に係るものである。なお、本発明において、上記単結晶半導体層は単結晶シリコン層は勿論、単結晶化合物半導体層も含む概念である(以下、同様)。また、上記能動素子は薄膜トランジスタやその他のダイオード等の素子を含む概念であり、上記受動素子は抵抗などを含む概念である(以下、同様)。その代表例としての薄膜トランジスタとは、電界効果トランジスタ(FET)(これにはMOS型と接合型があるが、いずれでもよい。)とバイポーラトランジスタとがあるが、本発明はいずれのトランジスタにも適用できる(以下、同様)。また、上記受動素子は抵抗、インダクタンス、キャパシタンス等を含む概念であり、例えばシリコンナイトライド(以後SiNと呼ぶ。)等の高誘電体膜を低抵抗化した前記単結晶シリコン層等(電極)で挟み込んで形成したキャパシタンスがある。
【0010】
本発明によれば、特に単結晶シリコンと格子整合の良い上記物質層(例えば結晶性サファイア膜)及び上記段差をシードにして、多結晶シリコン又はアモルファスシリコン又はシリコンなどの半導体材料を溶解した低融点金属層から、ヘテロエピタキシャル成長で単結晶シリコン薄膜などの単結晶半導体薄膜を形成し、このエピタキシャル成長層をアクティブマトリクス基板などの駆動基板の周辺駆動回路のトップゲート型MOSTFTや表示部−周辺駆動回路一体型のLCDなどの電気光学装置の周辺駆動回路のトップゲート型MOSTFTなどの能動素子や、抵抗、インダクタンス、キャパシタンス等の受動素子のうちの少なくとも能動素子に用いているので、次の(A)〜(G)に示す顕著な作用効果を得ることができる。
【0011】
(A)単結晶シリコンと格子整合の良い物質層(例えば結晶性サファイア膜)を基板上に形成し、その物質層と段差をシードとしてヘテロエピタキシャル成長させることにより、540cm2/v・sec以上の高い電子移動度の単結晶シリコン薄膜の如き単結晶半導体層が得られるので、高性能ドライバ内蔵の表示用薄膜半導体装置などの電気光学装置の製造が可能となる。
【0012】
(B)特にこの単結晶シリコン薄膜は、従来のアモルファスシリコン薄膜や多結晶シリコン薄膜に比べて、単結晶シリコン基板並の高い電子及び正孔移動度を示すので、これによる単結晶シリコントップゲート型MOSTFTは、高いスイッチング特性〔望ましくは更に、電界強度を緩和して低リーク電流化するLDD(Lightly doped drain) 構造〕を有するnMOS又はpMOSTFT又はcMOSTFTからなる表示部と、高い駆動能力のcMOS、又はnMOS、pMOSTFT又はこれらの混在からなる周辺駆動回路部とを一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、大画面の表示パネルが実現する。特に、多結晶シリコンではLCD用TFTとして、高い正孔移動度のpMOSTFTは形成し難いが、本発明による単結晶シリコン薄膜は正孔でも十分に高い移動度を示すため、電子と正孔をそれぞれ単独でも、或いは双方を組み合せて駆動する周辺駆動回路を作製でき、これをnMOS又はpMOS又はcMOSのLDD構造の表示部用TFTと一体化したパネルを実現できる。また、小型〜中型パネルの場合には、周辺の一対の垂直駆動回路の一方を省略できる可能性がある。
【0013】
(C)そして、上記した物質層及び段差をヘテロエピタキシャル成長のシードとして用い、かつこの物質層上に上記した多結晶又はアモルファスシリコン層などをプラズマ又は減圧CVD(化学的気相成長:基板温度100〜400℃)などの方法で形成でき、上記した低融点金属層は真空蒸着法又はスパッタ法などの方法で形成でき、更に、上記したシリコンエピタキシャル成長時の加熱処理温度は930℃以下が可能であるから、絶縁基板上に比較的低温(例えば400〜450℃)でシリコン単結晶膜を均一に形成することができる。
【0014】
(D)固相成長法の場合のような中温で長時間(約600℃、十数時間)のアニールや、エキシマレーザーアニールが不要となるから、生産性が高く、高価な製造設備が不要でコストダウンが可能となる。
【0015】
(E)このヘテロエピタキシャル成長では、結晶性サファイア等の物質層の結晶性、多結晶又はアモルファスシリコンと低融点金属との組成比、基板の加熱温度、冷却速度等の調整により広範囲のP型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Vth(しきい値)調整が容易であり、低抵抗化による高速動作が可能である。
【0016】
(F)また、多結晶又はアモルファスシリコン又はシリコン含有低融点金属層の成膜時に、3族又は5族の不純物元素(ボロン、リン、アンチモン、ひ素、ビスマス、アルミニウムなど)を別途適量ドープしておけば、ヘテロエピタキシャル成長による単結晶シリコン薄膜の不純物種及び/又はその濃度、即ちP型/N型等の導電型及び/又はキャリア濃度を任意に制御することができる。
【0017】
(G)結晶性サファイア薄膜などの上記物質層は、様々な原子の拡散バリアになるため、ガラス基板からの不純物の拡散を抑制することができる。
【0018】
【発明の実施の形態】
本発明においては、前記単結晶シリコン層に所定の処理を施してチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部にゲート部を有するトップゲート型の第1の薄膜トランジスタが前記周辺駆動回路部の少なくとも一部を構成するのがよい。
【0019】
そして、前記第1の基板として絶縁基板が用いられるのがよい。前記物質層は、サファイア(Al2O3)、スピネル構造体(例えばMgO・Al2O3)、フッ化カルシウム(CaF2)、フッ化ストロンチウム(SrF2)、フッ化バリウム(BaF2)、リン化ボロン(BP)、酸化イットリウム((Y2O3)m)及び酸化ジルコニウム((ZrO2)1-m)等からなる群より選ばれた物質で形成されている。
【0020】
このような物質層上に、前記多結晶又はアモルファスシリコン層を減圧CVD法、触媒CVD法、プラズマCVD法、スパッタ法などの基板温度100〜400℃の低温成膜技術で例えば数μm〜0.005μmの厚みに形成し、更に前記低融点金属層を前記多結晶又はアモルファスシリコン層の例えば数10〜数100倍の厚さに真空蒸着法又はスパッタ法などで堆積させた後、前記加熱処理を行うのがよい。
【0021】
この場合、多結晶又はアモルファスシリコン層を上記した低温成膜技術で形成し、この上又は下に前記低融点金属層を堆積させてよい。或いは、前記シリコン含有の低融点金属層を堆積させ、前記加熱処理を行ってよい。
【0022】
また、前記基板として絶縁基板、例えばガラス基板、耐熱性有機基板を使用し、前記低融点金属層をインジウム、ガリウム、スズ、ビスマス、鉛、亜鉛、アンチモン及びアルミニウムからなる群より選ばれた少なくとも1種で形成することができる。
【0023】
この場合、前記低融点金属層をインジウムで形成するときには前記加熱処理を水素系(水素、又は窒素−水素混合物、又はアルゴン−水素混合物など:以下、同様)雰囲気下、850〜1100℃(望ましくは900〜950℃)で行ってインジウム・シリコン溶融液となし、前記低融点金属層をインジウム・ガリウム又はガリウムで形成するときには前記加熱処理を水素系雰囲気下、300〜1100℃(望ましくは350〜600℃)又は400〜1100℃(望ましくは420〜600℃)で行ってインジウム・ガリウム・シリコン溶融液又はガリウム・シリコン溶融液となすことができる。基板の加熱は、電気炉やランプ等を用いて基板全体を均一に加熱する方法の他、光レーザー、電子ビーム等によって、所定の場所のみを局部的に加熱する方法も可能である。
【0024】
このようにシリコンを含有する低融点金属は、図10に示す状態図から明らかなように、低融点金属の割合に応じて融点が低下する。インジウムを用いるときには、シリコンを含有(例えば1重量%含有)するインジウム溶融液層を850〜1100℃の基板温度で形成するのは、1000℃程度までは基板として石英板ガラスを使用でき、1100℃〜850℃まではそれよりも耐熱性が低いガラス、例えば結晶化ガラスでも使用できることになる。ガリウムを用いるときにも、上記と同様の理由から、シリコンを含有(例えば1重量%含有)するガリウム溶融液層を400〜1100℃の基板温度で形成することができる。
【0025】
後者の場合(インジウム・ガリウム・シリコン又はガリウム・シリコンの場合)、基板として、比較的歪点の低いガラス基板や耐熱性有機基板を用い得るので、大型ガラス基板(例えば1m2 以上)上に半導体結晶層を作成することが可能であるが、このような基板は、安価で、薄板化が容易であり、長尺ロール化されたガラス板を作製できる。これを用いて、長尺ロール化ガラス板や耐熱性有機基板上に、上記手法により、ヘテロエピタキシャル成長による単結晶シリコン薄膜を連続して又は非連続に作製することができる。
【0026】
このように、歪点が低いガラスの上層へは、このガラス内部から、その構成元素が拡散し易いので、これを抑える目的で、拡散バリア層の薄膜(例えばシリコンナイトライド(SiN):厚さ50〜200nm程度)などの膜を形成するのがよい。従ってこの場合、拡散バリア層上に前記多結晶又はアモルファスシリコン層又はシリコン含有の低融点金属層を形成する。
【0027】
上記したシリコンを溶かした低融点金属から、徐冷によって、上記物質層をシードとしてヘテロエピタキシャル成長により前記単結晶シリコン層を析出させた後に、この上の前記低融点金属の層を塩酸などで溶解除去し、しかる後に前記単結晶シリコン層に所定の処理を施して能動素子と受動素子を作製することができる。
【0028】
このように、徐冷後に単結晶シリコン層の上に析出したインジウムなどの低融点金属薄膜は塩酸等を用いて溶解除去するが、インジウム等はシリコン層中に微量(1016atoms/cc程度)しか残留しないよう作成できるので、作成直後はP型の単結晶シリコン薄膜の半導体が作成される。従って、これはnMOSTFTの作製にとって都合が良い。しかし、適量のリン原子などのN型不純物を全面又は選択的にイオン注入することによって、全面又は選択的にN型の単結晶シリコン薄膜を作成することができるので、pMOSTFTも作成することができる。このため、cMOSTFTも作成できることになる。多結晶又はアモルファスシリコン又はシリコン含有低融点金属層の成膜時に、溶解度が大きい3族又は5族の不純物元素(ボロン、リン、アンチモン、ひ素、ビスマスなど)を別途適量ドープしておけば、成長するシリコンエピタキシャル成長層の不純物種及び/又はその濃度、即ち、P型/N型及び/又はキャリア濃度を任意に制御することができる。
【0029】
このように、基板上にヘテロエピタキシャル成長した前記単結晶シリコン層を周辺駆動回路の少なくとも一部を構成するトップゲート型MOSTFTのチャンネル領域、ソース領域及びドレイン領域に適用し、これら各領域の不純物種及び/又はその濃度を制御することができる。
【0030】
前記周辺駆動回路部及び前記表示部の薄膜トランジスタがnチャンネル型、pチャンネル型又は相補型の絶縁ゲート電界効果トランジスタを構成し、例えば相補型とnチャンネル型との組、相補型とpチャンネル型との組、又は相補型とnチャンネル型とpチャンネル型との組からなっていてよい。また、前記周辺駆動回路部及び/又は前記表示部の薄膜トランジスタの少なくとも一部がLDD(Lightly doped drain)構造を有しているのがよい。なお、LDD構造は、ゲート−ドレイン間のみならず、ゲート−ソース間にも、又はゲート−ソース間及びゲート−ドレイン間の両方に設けてもよい(これをダブルLDDと呼ぶ)。
【0031】
特に、前記MOSTFTは表示部では、nMOS又はpMOS又はcMOSのLDD型TFTを構成し、また周辺駆動回路部では、cMOS又はnMOS又はpMOSTFT又はこれらの混在を構成しているのがよい。
【0032】
本発明においては、前記基板及び/又はその上の膜に段差を設け、この段差を断面において底面に対し側面が直角状若しくは下端側へ望ましくは90°以下の底角をなすように傾斜状となるような凹部として、絶縁基板又はその上のSiNなどの膜(或いはこれらの双方)に形成するのがよい。この段差は、前記単結晶シリコン層のヘテロエピタキシャル成長時のシードとなり、単結晶シリコン膜の結晶性を高め、その成長を促進させる作用があると思われる。この段差は、前記能動素子、例えば薄膜トランジスタの前記チャンネル領域、前記ソース領域及び前記ドレイン領域で形成される素子領域の少なくとも一辺に沿って形成するのがよい。また、前記受動素子、例えば抵抗が形成される素子領域の少なくとも一辺に沿って形成されているのがよい。
【0033】
この場合、前記基板としての絶縁基板上に、前記ヘテロエピタキシャル成長のシードとなり、単結晶シリコン膜の結晶性を高め、その成長を促進する作用がある上記した如き所定形状の段差を所定位置に形成し、この段差を含む前記絶縁基板上に前記物質層を形成することができる。
【0034】
或いは、前記物質層に上記と同様な所定形状の段差を形成し、この段差を含む前記物質層上に前記単結晶シリコン層を形成することができる。
【0035】
これらの場合、上記物質層に加え、上記段差もヘテロエピタキシャル成長のシードとして作用するため、より結晶性の高い単結晶シリコン層を形成でき、その成長を促進することができる。
【0036】
前記MOSTFTの如き第1の薄膜トランジスタを前記段差による基板凹部内に設けるが、凹部外の凹部付近にも設けてよい。前記段差はリアクティブイオンエッチングなどのドライエッチングによって形成してよい。
【0037】
この場合、前記第1の基板の一方の面上に上記の段差を形成し、この段差を含む前記基板上に結晶性サファイア膜と単結晶、多結晶又はアモルファスシリコン層を形成し、前記第2の薄膜トランジスタを、前記単結晶、多結晶又はアモルファスシリコン層をチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部及び/又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型としてよい。
【0038】
この場合も、断面において底面に対し側面が直角状若しくは下端側へ望ましくは90°以下の底角をなすように傾斜状となるような凹部として上記と同様の前記段差を形成し、この段差を前記単結晶シリコン層のヘテロエピタキシャル成長時のシードとし、成長速度の向上及び結晶性を高める役割をさせる。
【0039】
前記第2の薄膜トランジスタは、前記第1の基板及び/又はその上の膜に形成した前記段差による基板凹部内及び/又は外に設け、前記第1の薄膜トランジスタと同様にヘテロエピタキシャル成長による単結晶シリコン層を用いて、そのソース、ドレイン、チャンネルの各領域を形成してよい。
【0040】
この第2の薄膜トランジスタでも、上記したと同様、前記単結晶、多結晶又はアモルファスシリコン層の3族又は5族の不純物種及び/又はその濃度を制御したり、前記段差を、前記第2の薄膜トランジスタの前記チャンネル領域、前記ソース領域及び前記ドレイン領域で形成される素子領域の少なくとも一辺に沿って形成してよい。また、前記単結晶、多結晶又はアモルファスシリコン層下のゲート電極をその側端部にて台形状にするのがよい。前記第1の基板と前記単結晶、多結晶又はアモルファスシリコン層との間に拡散バリア層を設けてよい。
【0041】
前記第1及び/又は第2の薄膜トランジスタのソース又はドレイン電極を前記段差を含む領域上に形成するのがよい。
【0042】
前記第1の薄膜トランジスタを、チャンネル領域の上部及び/又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の中から選ばれた少なくともトップゲート型とし、かつ、表示部において画素電極をスイッチングするスイッチング素子を、前記トップゲート型、前記ボトムゲート型又は前記デュアルゲート型の第2の薄膜トランジスタとしてよい。
【0043】
この場合、チャンネル領域の下部に設けられたゲート電極を耐熱性材料で形成したり、前記第2の薄膜トランジスタの上部ゲート電極と前記第1の薄膜トランジスタのゲート電極とを共通の材料で形成してよい。
【0044】
前記周辺駆動回路部において、前記第1の薄膜トランジスタ以外に、多結晶又はアモルファスシリコン層をチャンネル領域とし、このチャンネル領域の上部及び/又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の薄膜トランジスタ、或いは前記単結晶シリコン層又は多結晶シリコン層又はアモルファスシリコン層を用いたダイオード、抵抗、キャパシタンス、インダクタンス素子などを設けてよい。
【0045】
前記周辺駆動回路部及び/又は前記表示部の薄膜トランジスタを、シングルゲート又はマルチゲートに構成してよい。
【0046】
前記周辺駆動回路部及び/又は前記表示部のn又はpチャンネル型の薄膜トランジスタがデュアルゲート型であるときには、上部又は下部ゲート電極を電気的にオープンとするか或いは任意の負電圧(nチャンネル型の場合)又は正電圧(pチャンネル型の場合)を印加し、ボトムゲート型又はトップゲート型の薄膜トランジスタとして動作するのがよい。
【0047】
前記周辺駆動回路部の薄膜トランジスタをnチャンネル型、pチャンネル型又は相補型の前記第1の薄膜トランジスタとし、前記表示部の薄膜トランジスタを、単結晶シリコン層をチャンネル領域とするときはnチャンネル型、pチャンネル型又は相補型であり、多結晶シリコン層をチャンネル領域とするときにはnチャンネル型、pチャンネル型又は相補型とし、アモルファスシリコン層をチャンネル領域とするときにはnチャンネル型、pチャンネル型又は相補型としてよい。
【0048】
本発明において、前記単結晶シリコン層の成長後、この単結晶シリコン層上にゲート絶縁膜とゲート電極とからなる上部ゲート部を形成し、この上部ゲート部をマスクとして前記単結晶シリコン層に3族又は5族の不純物元素を導入して前記チャンネル領域、前記ソース領域及び前記ドレイン領域を形成してよい。
【0049】
また、前記第2の薄膜トランジスタがボトムゲート型又はデュアルゲート型であるときは、前記チャンネル領域の下部に耐熱性材料からなる下部ゲート電極を設け、このゲート電極上にゲート絶縁膜を形成して下部ゲート部を形成した後、前記段差の形成工程を含めて前記第1の薄膜トランジスタと共通の工程を経て前記第2の薄膜トランジスタを形成することができる。この場合、前記第2の薄膜トランジスタの上部ゲート電極と前記第1の薄膜トランジスタのゲート電極とを共通の材料で形成することができる。
【0050】
また、前記下部ゲート部上に前記単結晶シリコン層を形成した後、この単結晶シリコン層に3族又は5族の不純物元素を導入し、ソース及びドレイン領域を形成した後に、活性化処理を行うことができる。
【0051】
また、前記単結晶シリコン層の形成後にレジストをマスクとして前記第1及び第2の薄膜トランジスタの各ソース及びドレイン領域を前記不純物元素のイオン注入で形成し、このイオン注入後に前記活性化処理を行い、ゲート絶縁膜の形成後に、前記第1の薄膜トランジスタのゲート電極と、必要あれば前記第2の薄膜トランジスタの上部ゲート電極とを形成してよい。
【0052】
前記薄膜トランジスタがトップゲート型のとき、前記単結晶シリコン層の形成後にレジストをマスクとして前記第1及び第2の薄膜トランジスタの各ソース及びドレイン領域を前記不純物元素のイオン注入で形成し、このイオン注入後に活性化処理を行い、しかる後に前記第1及び第2の薄膜トランジスタのゲート絶縁膜とゲート電極とからなる各ゲート部を形成することができる。
【0053】
或いは、前記薄膜トランジスタがトップゲート型のとき、前記単結晶シリコン層の形成後に前記第1及び第2の薄膜トランジスタの各ゲート絶縁膜と耐熱性材料からなる各ゲート電極とを形成して各ゲート部を形成し、これらのゲート部をマスクとして各ソース及びドレイン領域を前記不純物元素のイオン注入で形成し、このイオン注入後に活性化処理を行ってもよい。
【0054】
また、前記LDD構造を形成する際に用いたレジストマスクを残して、これを覆うレジストマスクを用いてソース領域及びドレイン領域形成用のイオン注入を行うことができる。
【0055】
また、前記基板を光学的に不透明又は透明とし、反射型、又は透過型の表示部用画素電極を設けてよい。
【0056】
前記表示部が前記画素電極とカラーフィルタ層との積層構造を有していると、表示アレイ部上にカラーフィルタを作り込むことにより、表示パネルの開口率、輝度等の改善をはじめ、カラーフィルタ基板の省略、生産性改善等によるコストダウンが実現する。
【0057】
この場合、前記画素電極が反射電極であるときは、樹脂膜に最適な反射特性と視野角特性を得るための凹凸を形成し、この上に画素電極を設け、また前記画素電極が透明電極であるときは、透明平坦化膜によって表面を平坦化し、この平坦化面上に画素電極を設けるのがよい。
【0058】
前記表示部は、前記MOSTFTによる駆動で発光又は調光を行うように構成し、例えば液晶表示装置(LCD)、エレクトロルミネセンス表示装置(EL)又は電界放出型表示装置(FED)、発光ポリマー表示装置(LEPD)、発光ダイオード表示装置(LED)などとして構成してよい。この場合、前記表示部に複数の前記画素電極をマトリクス状に配列し、これらの画素電極のそれぞれに前記スイッチング素子を接続してよい。
【0059】
次に、本発明を好ましい実施の形態について更に詳細に説明する。
【0060】
<第1の実施の形態>
図1〜図12は、本発明の第1の実施の形態を示すものである。
【0061】
本実施の形態は、耐熱性基板に設けた上述した段差(凹部)を含む面上に、上述した物質層(例えば結晶性サファイア膜)を形成し、この物質層をシードとしてインジウム・シリコンから単結晶シリコン層を高温ヘテロエピタキシャル成長させ、これを用いてトップゲート型MOSTFTを構成したアクティブマトリクス反射型液晶表示装置(LCD)に関するものである。まず、この反射型LCDの全体のレイアウトを図11〜図13について説明する。
【0062】
図11に示すように、このアクティブマトリクス反射型LCDは、主基板1(これはアクティブマトリクス基板を構成する。)と対向基板32とをスペーサ(図示せず)を介して貼り合わせたフラットパネル構造からなり、両基板1−32間に液晶(ここでは図示せず)が封入されている。主基板1の表面には、マトリクス状に配列した画素電極29(又は41)と、この画素電極を駆動するスイッチング素子とからなる表示部、及びこの表示部に接続される周辺駆動回路部とが設けられている。
【0063】
表示部のスイッチング素子は、本発明に基づくnMOS又はpMOS又はcMOSでLDD構造のトップゲート型MOSTFTで構成される。また、周辺駆動回路部にも、回路要素として、本発明に基づくトップゲート型MOSTFTのcMOS又はnMOS又はpMOSTFT又はこれらの混在が形成されている。なお、一方の周辺駆動回路部はデータ信号を供給して各画素のTFTを水平ライン毎に駆動する水平駆動回路であり、また他方の周辺駆動回路部は各画素のTFTのゲートを走査ライン毎に駆動する垂直駆動回路であり、通常は表示部の両辺にそれぞれ設けられる。これらの駆動回路は、点順次アナログ方式、線順次デジタル方式のいずれも構成できる。
【0064】
図12に示すように、直交するゲートバスラインとデータバスラインの交差部に上記のTFTが配置され、このTFTを介して液晶容量(CLC)に画像情報を書き込み、次の情報がくるまで電荷を保持する。この場合、TFTのチャンネル抵抗だけで保持させるには十分ではないので、それを補うため液晶容量と並列に蓄積容量(補助容量)(CS )を付加し、リーク電流による液晶電圧の低下を補ってよい。こうしたLCD用TFTでは、画素部(表示部)に使用するTFTの特性と周辺駆動回路に使用するTFTの特性とでは要求性能が異なり、特に画素部のTFTではオフ電流の制御、オン電流の確保が重要な問題となる。このため、表示部には、後述の如きLDD構造のTFTを設けることによって、ゲート−ドレイン間に電界がかかりにくい構造としてチャンネル領域にかかる実効的な電界を低減させ、オフ電流を低減し、特性の変化も小さくできる。しかし、プロセス的には複雑になり、素子サイズも大きくなり、かつオン電流が低下するなどの問題も発生するため、それぞれの使用目的に合わせた最適設計が必要である。
【0065】
なお、使用可能な液晶としては、TN液晶(アクティブマトリクス駆動のTNモードに用いられるネマチック液晶)をはじめ、STN(スーパーツイステッドネマチック)、GH(ゲスト・ホスト)、PC(フェーズ・チェンジ)、FLC(強誘電性液晶)、AFLC(反強誘電性液晶)、PDLC(ポリマー分散型液晶)等の各種モード用の液晶を採用してよい。
【0066】
また、図13について周辺駆動回路の回路方式とその駆動方法の概略を述べる。駆動回路はゲート側駆動回路とデータ側駆動回路に分けられ、ゲート側、データ側ともにシフトレジスタを構成する必要がある。シフトレジスタは一般的に、pMOSTFTとnMOSTFTの両方を使用したもの(いわゆるCMOS回路)やいずれか一方のMOSTFTのみを使用したものがあるが、動作速度、信頼性、低消費電力の面でcMOSTFT又はCMOS回路が一般的である。
【0067】
走査側駆動回路はシフトレジスタとバッファから構成されており、水平走査期間と同期したパルスをシフトレジスタから各ラインに送る。一方、データ側駆動回路は点順次方式と線順次方式の二つの駆動方法があり、図示した点順次方式では回路の構成は比較的簡単であって、表示信号をアナログスイッチを通してシフトレジスタで制御しながら直接に各画素に書き込む。各画素に一水平走査時間内に順次書き込む(図中のR、G、Bは各色毎に画素を概略的に示している)。
【0068】
次に、図1〜図9について、本実施の形態によるアクティブマトリクス反射型LCDをその製造工程に従って説明する。但し、図1〜図6において、各図の左側は表示部の製造工程、右側は周辺駆動回路部の製造工程を示す。
【0069】
まず、図1の(1)に示すように、石英ガラス、透明性結晶化ガラスなどの絶縁基板1の一主面において、少なくともTFT形成領域に、フォトレジスト2を所定パターンに形成し、これをマスクとして例えばCF4 プラズマのF+ イオン3を照射し、リアクティブイオンエッチング(RIE)などの汎用フォトリソグラフィ及びエッチング(フォトエッチング)によって基板1に段差4を適当な形状及び寸法で複数個形成する。
【0070】
この場合、絶縁基板1として石英ガラス、透明性結晶化ガラス、セラミック等(但し、後述の透過型LCDでは、不透明のセラミック基板や低透明性の結晶化ガラスは使用できない。)の高耐熱性基板(8〜12インチφ、700〜800μm厚)が使用可能である。また、段差4は、後述の単結晶シリコンのエピタキシャル成長時のシードとなるものであって、深さd0.1〜0.4μm、幅w2〜10μm、長さ(紙面垂直方向)10〜20μmであってよく、底辺と側面のなす角(底角)は直角とする。なお、基板1の表面には、ガラス基板からのNaイオンなどの拡散防止のため、SiN膜(例えば50〜200nm厚)と必要に応じてシリコン酸化膜(以後SiO2 膜と呼ぶ。)(例えば約100nm厚)を予め連続形成してよい。
【0071】
次いで、図1の(2)に示すように、フォトレジスト2の除去後に、絶縁基板1の一主面において、段差4を含む少なくともTFT形成領域に、結晶性サファイア薄膜(厚さ20〜200nm)50を形成する。この結晶性サファイア薄膜50は、高密度プラズマCVD法や、触媒CVD法(特開昭63−40314号公報参照)等により、トリメチルアルミニウムガスなどを酸化性ガス(酸素・水分)で酸化し、結晶化させて作成する。絶縁基板1として高耐熱性ガラス基板(8〜12インチφ、700〜800μm厚)が使用可能である。
【0072】
次いで、図1の(3)に示すように、公知の触媒CVD法やプラズマCVD法、スパッタ法などによって、段差4を含む結晶性サファイア薄膜50上の全面に多結晶シリコン膜5を基板温度約100〜400℃で数μm〜0.005μm(例えば0.1μm)の厚みに堆積させる。なお、多結晶シリコン膜5に代えて、アモルファスシリコン膜を形成してもよいが、以下、多結晶シリコン膜を代表例として説明する。
【0073】
次いで、図1の(4)に示すように、多結晶シリコン膜5上に、インジウム膜6をトリメチルインジウムのMOCVD法やスパッタ法、真空蒸着法によって多結晶シリコン膜5の数10〜数100倍の厚さ(例えば10〜15μm)に形成する。
【0074】
次いで、基板1を水素又は窒素−水素混合物又はアルゴン−水素混合物等の水素系雰囲気下で1000℃以下、特に900〜930℃に約5分間保持する。これによって、多結晶シリコン5はインジウム6の溶融液に溶解する。この溶融液では、シリコンは本来の析出温度よりもずっと低温で析出する性質を呈する。基板1の加熱は、電気炉等を用いて基板全体を均一に加熱する方法の他に、光レーザー、電子ビーム等によって、所定の場所のみ、例えば、TFT形成領域のみを局部的に加熱する方法も可能である。
【0075】
次いで、徐々に冷却することによって、インジウムに溶解していたシリコンは、結晶性サファイア薄膜50(更には段差4の底辺の角部)をシード(種)として図2の(5)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度のP型単結晶シリコン層7として析出する。
【0076】
上記のようにして堆積した単結晶シリコン層7は結晶性サファイア膜50が単結晶シリコンと良好な格子整合を示すために、例えば(100)面が基板上にヘテロエピタキシャル成長する。この場合、段差4もグラフォエピタキシャル成長と称される公知の現象を加味したヘテロエピタキシャル成長に寄与し、より結晶性の高い単結晶シリコン層7が得られる。これについては、図8に示すように、非晶質基板(ガラス)1に上記の段差4の如き垂直な壁を作り、この上にエピタキシー層を形成すると、図8(a)のようなランダムな面方位であったものが図8(b)のように(100)面が段差4の面に沿って結晶成長する。この単結晶粒の大きさは、温度・時間に比例して大きくなるが、温度・時間を低く、短くする時は、上記段差の間隔を短くしなければならない。また、上記段差の形状を図9(a)〜(f)のように種々に変えることによって、成長層の結晶方位を制御することができる。MOSトランジスタを作成する場合は、(100)面が最も多く採用されている。要するに、段差4の断面形状は、底辺角部の角度(底角)が直角をはじめ、上端から下端にかけて内向き又は外向きに傾斜していてもよく、結晶成長が生じ易い特定方向の面を有していればよい。段差4の底角は通常は直角又は90°以下が望ましく、その底面の角部は僅かな曲率を有しているのがよい。
【0077】
こうして、ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、図2の(6)のように、表面側に析出したインジウム膜6Aを塩酸、硫酸などのよって溶解除去(この際、低級シリコン酸化膜が生成しないように後処理)し、単結晶シリコン層7をチャンネル領域とするトップゲート型MOSTFTの作製を行う。
【0078】
まず、上記のヘテロエピタキシャル成長による単結晶シリコン薄膜7はインジウムの含有によってP型化しているが、そのP型不純物濃度はばらついているので、pチャンネルMOSTFT部をフォトレジスト(図示せず)でマスクし、P型不純物イオン(例えばB+ )を10kVで2.7×1011atoms/cm2 のドーズ量でドーピングし、比抵抗を調整する。また、図2の(7)に示すように、pMOSTFT形成領域の不純物濃度制御のため、nMOSTFT部をフォトレジスト60でマスクし、N型不純物イオン(例えばP+ )65を10kVで1×1011atoms/cm2 のドーズ量でドーピングし、N型ウエル7Aを形成する。
【0079】
次いで、図3の(8)に示すように、単結晶シリコン薄膜層7の全面上に、プラズマCVD、高密度プラズマCVD、触媒CVD法等でSiO2 (約200nm厚)とSiN(約100nm厚)をこの順に連続形成してゲート絶縁膜8を形成し、更に、モリブデン・タンタル(Mo・Ta)合金のスパッタ膜9(500〜600nm厚)を形成する。
【0080】
次いで、図3の(9)に示すように、汎用のフォトリソグラフィ技術により、表示領域のTFT部と、周辺駆動領域のTFT部とのそれぞれの段差領域(凹部内)にフォトレジストパターン10を形成し、連続したエッチングにより、(Mo・Ta)合金のゲート電極11とゲート絶縁膜(SiN/SiO2 )12とを形成し、単結晶シリコン薄膜層7を露出させる。(Mo・Ta)合金膜9は酸系エッチング液、SiNはCF4 ガスのプラズマエッチング、SiO2 はフッ酸系エッチング液で処理する。
【0081】
次いで、図3の(10)に示すように、周辺駆動領域のnMOS及びpMOSTFT全部と、表示領域のnMOSTFTのゲート部をフォトレジスト13でカバーし、露出したnMOSTFTのソース/ドレイン領域にリンイオン14を例えば20kVで5×1013atoms/cm2 のドーズ量でドーピング(イオン注入)して、N- 型層からなるLDD部15を自己整合的(セルフアライン)に形成する。
【0082】
次いで、図4の(11)に示すように、周辺駆動領域のpMOSTFT全部と、周辺駆動領域のnMOSTFTのゲート部と、表示領域のnMOSTFTのゲート及びLDD部とをフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17を例えば20kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19とLDD部15とを形成する。
【0083】
次いで、図4の(12)に示すように、周辺駆動領域のnMOSTFT及び表示領域のnMOSTFTの全部とpMOSTFTのゲート部をフォトレジスト20でカバーし、露出した領域にボロンイオン21を例えば10kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)してpMOSTFTのP+ 層のソース部22及びドレイン部23を形成する。なお、この作業は、nMOS周辺駆動回路の場合はpMOSTFTが無いので、不要な作業である。
【0084】
次いで、図4の(13)に示すように、TFT、ダイオードなどの能動素子部や、抵抗、インダクタンスなどの受動素子部をアイランド化するため、フォトレジスト24を設け、周辺駆動領域及び表示領域のすべての能動素子部及び受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で除去する。エッチング液はフッ酸系である。
【0085】
次いで、図5の(14)に示すように、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、SiO2 膜(約200nm厚)及びリンシリケートガラス(PSG)膜(約300nm厚)をこの順に全面に連続形成して保護膜25を形成する。
【0086】
そして、この状態で単結晶シリコン層を活性化処理する。この活性化においてハロゲン等のランプアニール条件は約1000℃、約10秒程度であり、これに耐えるゲート電極材が必要であるが、高融点のMo・Ta合金は適している。このゲート電極材は従って、ゲート部のみならず配線として広範囲に亘って引き廻して設けることができる。なお、ここでは高価なエキシマレーザーアニールは使用しないが、仮に利用するとすれば、その条件はXeCl(308nm波長)で全面、又は能動素子部及び受動素子部のみの選択的な90%以上のオーバーラップスキャンニングが望ましい。
【0087】
次いで、図5の(15)に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全TFTのソース/ドレイン部、及び表示用TFTのソース部のコンタクト用窓開けを行う。
【0088】
そして、全面に500〜600nm厚のアルミニウム又はアルミニウム合金、例えば1%Si入りアルミニウム又は1〜2%銅入りアルミニウム、銅等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのTFTのソース電極26と周辺駆動回路部のドレイン電極27を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス(N2 +H2 )中、約400℃/1hで、シンター処理する。
【0089】
次いで、図5の(16)に示すように、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、PSG膜(約300nm厚)及びSiN膜(約300nm厚)からなる絶縁膜36を全面に形成する。次いで、表示用TFTのドレイン部のコンタクト用窓開けを行う。なお、画素部のSiO2 、PSG及びSiN膜は除去する必要はない。
【0090】
反射型液晶表示装置の基本的要件としては、液晶パネルの内部に入射光を反射させる機能と散乱させる機能を合わせ持たなければならない。これは、ディスプレイに対する観察者の方向はほぼ決まっているが、入射光の方向が一義的に決められないためである。このため、任意の方向に点光源が存在することを想定して反射板の設計を行う必要がある。そこで、図6の(17)に示すように、全面に、スピンコート等で2〜3μm厚みの感光性樹脂膜28を形成し、図6の(18)に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るための凹凸形状パターンを形成し、リフローさせて凹凸粗面28Aからなる反射面下部を形成する。同時に表示用TFTのドレイン部のコンタクト用の樹脂窓開けを行う。
【0091】
次いで、図6の(19)に示すように、全面に400〜500nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜等を除去し、表示用TFTのドレイン部19と接続した凹凸形状のアルミニウム等の反射部29を形成する。これは表示用の画素電極として用いられる。その後に、フォーミングガス中、約300℃/1hでシンター処理し、コンタクトを十分にする。尚、反射率を高めるために、アルミニウム系に代えて銀又は銀合金を使用してもよい。
【0092】
以上のようにして、段差4を含むサファイア薄膜50を高温ヘテロエピタキシャル成長のシードとして単結晶シリコン層7を形成し、この単結晶シリコン層7を用いた表示部及び周辺駆動回路部にそれぞれ、トップゲート型のnMOSLDD−TFT、pMOSTFT及びnMOSTFTで構成するCMOS回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0093】
次に、このアクティブマトリクス基板(駆動基板)30を用いて、反射型液晶表示装置(LCD)を製造する方法を図7について説明する。以降では、このアクティブマトリクス基板をTFT基板と呼称する。
【0094】
このLCDの液晶セルを面面組立で作製する場合(2インチサイズ以上の中/大型液晶パネルに適している。)、まずTFT基板30と、全面ベタのITO(Indium tin oxide)電極31を設けた対向基板32の素子形成面に、ポリイミド配向膜33、34を形成する。このポリイミド配向膜はロールコート、スピンコート等により50〜100nm厚に形成し、180℃/2hで硬化キュアする。
【0095】
次いで、TFT基板30と対向基板32をラビング、又は光配向処理する。ラビングバフ材にはコットンやレーヨン等があるが、バフかす(ゴミ)やリタデーション等の面からはコットンの方が安定している。光配向は非接触の線型偏光紫外線照射による液晶分子の配向技術である。なお、配向には、ラビング以外にも、偏光又は非偏光を斜め入射させることによって高分子配向膜を形成することができる(このような高分子化合物は、例えばアゾベンゼンを有するポリメチルメタクリレート系高分子等がある)。
【0096】
次いで、洗浄後に、TFT基板30側にはコモン剤塗布、対向基板32側にはシール剤塗布する。ラビングバフかす除去のために、水、又はIPA(イソプロピルアルコール)洗浄する。コモン剤は導電性フィラーを含有したアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよく、シール剤はアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよい。加熱硬化、紫外線照射硬化、紫外線照射硬化+加熱硬化のいずれも使用できるが、重ね合せの精度と作業性からは紫外線照射硬化+加熱硬化タイプが良い。
【0097】
次いで、対向基板32側に所定のギャップを得るためのスペーサを散布し、TFT基板30と所定の位置で重ね合せる。対向基板32側のアライメントマークとTFT基板30側のアライメントマークとを精度よく合わせた後に、紫外線照射してシール剤を仮硬化させ、その後に一括して加熱硬化する。
【0098】
次いで、スクライブブレークして、TFT基板30と対向基板32を重ね合せた単個の液晶パネルを作成する。
【0099】
次いで、液晶35を両基板30−32間のギャップ内に注入し、注入口を紫外線接着剤で封止後に、IPA洗浄する。液晶の種類はなんでも良いが、例えばネマティック液晶を用いる高速応答のTN(ツイストネマティック)モードが一般的である。
【0100】
次いで、加熱急冷処理して、液晶35を配向させる。
【0101】
次いで、TFT基板30のパネル電極取り出し部にフレキシブル配線を異方性導電膜の熱圧着で接続し、更に対向基板32に偏光板を貼合わせる。
【0102】
また、液晶パネルの面単組立の場合(2インチサイズ以下の小型液晶パネルに適している。)、上記と同様、TFT基板30と対向基板32の素子形成面に、ポリイミド配向33、34を形成し、両基板をラビング、又は非接触の線型偏光紫外線光の配向処理する。
【0103】
次いで、TFT基板30と対向基板32をダイシング又はスクライブブレークで単個に分割し、水又はIPA洗浄する。TFT基板30にはコモン剤塗布、対向基板32にはスペーサ含有のシール剤塗布し、両基板を重ね合せる。これ以降のプロセスは上記に準ずる。
【0104】
上記した反射型LCDにおいて、対向基板32はCF(カラーフィルタ)基板であって、カラーフィルタ層46をITO電極31下に設けたものである。対向基板32側からの入射光は反射膜29で効率良く反射されて対向基板32側から出射する。
【0105】
他方、TFT基板30として、図7のような上記した基板構造以外に、TFT基板30にカラーフィルタを設けたオンチップカラーフィルタ(OCCF)構造のTFT基板とするときには、対向基板32にはITO電極がベタ付け(又はブラックマスク付きのITO電極がベタ付け)される。
【0106】
なお、図12に示した補助容量CS を画素部に組み込む場合は、上記した基板1上に設けた誘電体層(図示せず)を単結晶シリコンのドレイン領域19と接続すればよい。
【0107】
以上に説明したように、本実施の形態によれば、次の如き顕著な作用効果が得られる。
【0108】
(a)所定形状/寸法の段差4を設けた基板1に結晶性サファイア薄膜50を形成し、これをシードとして高温ヘテロエピタキシャル成長(但し、成長時の加熱温度は900〜930℃と比較的低温)させることにより、540cm2 /v・sec以上の高い電子移動度の単結晶シリコン薄膜7が得られるので、高性能ドライバ内蔵のLCDの製造が可能となる。段差4はこのヘテロエピタキシャル成長を促進するため、より結晶性の高い単結晶シリコン薄膜7が得られる。
【0109】
(b)この単結晶シリコン薄膜は、従来のアモルファスシリコン薄膜や多結晶シリコン薄膜に比べて、単結晶シリコン基板並の高い電子及び正孔移動度を示すので、これによる単結晶シリコントップゲート型MOSTFTは、高いスイッチング特性と低リーク電流のLDD構造を有するnMOS又はpMOS又はcMOSTFTの表示部と、高い駆動能力のcMOS、nMOS又はpMOSTFT又はこれらの混在からなる周辺駆動回路部とを一体化した構成が可能となり、高画質、高精細、狭額縁、大画面、高効率の表示パネルが実現する。この単結晶シリコン薄膜7は十分に高い正孔移動度を示すため、電子と正孔をそれぞれ単独でも、或いは双方を組み合せて駆動する周辺駆動回路を作製でき、これをnMOS又はpMOS又はcMOSのLDD構造の表示用TFTと一体化したパネルを実現できる。また、小型〜中型パネルの場合には、周辺の一対の垂直駆動回路の一方を省略できる可能性がある。
【0110】
(c)そして、上記した多結晶シリコン(又はアモルファスシリコン)層5はプラズマ又は減圧CVD(化学的気相成長:基板温度100〜400℃)などの方法で形成でき、上記した低融点金属層6は真空蒸着法又はスパッタ法などの方法で形成でき、更に、上記したヘテロエピタキシャル成長時の加熱処理温度は930℃以下が可能であるから、絶縁基板上に比較的低温(例えば900〜930℃以下)で単結晶シリコン膜7を均一に形成することができる。なお、基板としては、石英ガラスや結晶化ガラス、セラミック基板などが使用可能である。
【0111】
(d)固相成長法の場合のような中温で長時間のアニールや、エキシマレーザーアニールが不要となるから、生産性が高く、高価な製造設備が不要でコストダウンが可能となる。
【0112】
(e)この高温ヘテロエピタキシャル成長では、結晶性サファイア薄膜等の結晶性、インジウム・シリコン組成比、段差の形状、基板加熱温度、冷却速度、添加するN型又はP型キャリア不純物濃度等の調整により、広範囲のP型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Vth(しきい値)調整が容易であり、低抵抗化による高速動作が可能である。
【0113】
(f)表示アレイ部上にカラーフィルタを作り込めば、表示パネルの開口率、輝度等の改善をはじめ、カラーフィルタ基板の省略、生産性改善等によるコストダウンが実現する。
【0114】
(g)結晶性サファイア薄膜などの上記物質層は、様々な原子の拡散バリアになるため、ガラス基板からの不純物の拡散を抑制することができる。
【0115】
<第2の実施の形態>
図14は、本発明の第2の実施の形態を示すものである。
【0116】
本実施の形態では、上述の第1の実施の形態と同様のアクティブマトリクス反射型LCDに関するものであるが、上述の第1の実施の形態と比べて、図1の(2)の工程後に、図14の(3)に示すように、段差4を含む結晶性サファイア薄膜50上の全面にまず、例えばインジウム膜6をスパッタ法又は真空蒸着法で例えば10〜20μmの厚みに形成する。インジウム膜6に代えて、インジウム・ガリウム膜又はガリウム膜も適用できるが、以下、インジウム膜を代表例として説明する。
【0117】
次いで、図14の(4)に示すように、公知のプラズマCVD法によって、インジウム膜6上にアモルファスシリコン膜5を数μm〜0.005μm(例えば0.1μm)の厚みに堆積させる。
【0118】
この場合、シリコン膜の形成温度は、低融点金属6の融点(インジウムは融点156℃、ガリウムの場合は融点29.77℃)を大幅に越えないようにすべきであるから、多結晶シリコン膜形成(600〜650℃)は困難である。従って、プラズマCVDにより、アモルファスシリコン膜5をインジウム膜6上に形成する。
【0119】
次いで、基板1を水素系雰囲気下で1000℃以下(特に900〜930℃)に約5分間保持する。これによって、アモルファスシリコン膜5はインジウムの溶融液に溶解する。
【0120】
次いで、徐々に冷却することによって、インジウム溶融液に溶解したシリコンは、結晶性サファイア薄膜50(更には段差4)をシード(種)として図14の(5)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出する。
【0121】
この場合、単結晶シリコン層7は上述したと同様に(100)面が基板上にヘテロエピタキシャル成長したものであるが、上記段差の形状を図9(a)〜(f)のように種々に変えることによって、成長層の結晶方位を制御することができる。
【0122】
こうして、ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、上述した第1の実施の形態と同様に、表面側のインジウムを塩酸などによって溶解除去し、更に単結晶シリコン層7に所定の処理を施す工程を経て表示部及び周辺駆動回路部の各TFTの作製を行う。
【0123】
本実施の形態では、段差4上に低融点金属層6を形成し、この上にアモルファスシリコン層5を形成した後、加熱溶融、冷却処理しているが、低融点金属の溶融液からの単結晶シリコンのヘテロエピタキシャル成長は、既述した実施の形態と同様に生じる。
【0124】
<第3の実施の形態>
図15は、本発明の第3の実施の形態を示すものである。
【0125】
本実施の形態は、上述の第1の実施の形態と同様のアクティブマトリクス反射型LCDに関するものであるが、上述の第1の実施の形態と比べて、図1の(2)の工程後に、図15の(3)に示すように、段差4を含む結晶性サファイア薄膜50上の全面に、所定量(例えば約1重量%)のシリコンを含有する例えばインジウム膜6Aをスパッタ法又は真空蒸着法で例えば10〜20μmの厚みに形成する。
【0126】
次いで、基板1を水素系雰囲気下で1000℃以下(特に900〜930℃)に約5分間保持する。これによって、上記のシリコンはインジウムの溶融液に溶解する。
【0127】
次いで、徐々に冷却することによって、インジウム溶融液に溶解したシリコンは、結晶性サファイア薄膜50(更には段差4)をシード(種)として図15の(4)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出する。
【0128】
この場合、単結晶シリコン層7は上述したと同様に(100)面が基板上にヘテロエピタキシャル成長したものであるが、上記段差の形状を図9(a)〜(f)のように種々に変えることによって、成長層の結晶方位を制御することができる。
【0129】
こうして、ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、上述した第1の実施の形態と同様に、表面側のインジウムを塩酸などによって溶解除去し、更に単結晶シリコン層7に所定の処理を施す工程を経て表示部及び周辺駆動回路部の各TFTの作製を行う。
【0130】
本実施の形態では、段差4上にシリコンを含有する低融点金属層6Aを形成した後、加熱溶融、冷却処理しているが、低融点金属の溶融液からの単結晶シリコンのヘテロエピタキシャル成長は、既述した実施の形態と同様に生じる。
【0131】
<第4の実施の形態>
図16〜図18について、本発明の第4の実施の形態を説明する。
【0132】
本実施の形態は、上述の第1の実施の形態と比べて、同様のトップゲート型MOSTFTを表示部及び周辺駆動回路部に有するが、上述の第1の実施の形態とは異なって、透過型LCDに関するものである。即ち、図1の(1)から図5の(16)に示す工程までは同様であるが、その工程後に、図16の(17)に示すように、絶縁膜25、36に表示用TFTのドレイン部コンタクト用の窓開け19を行うと同時に、透過率向上のために画素開口部の不要なSiO2 、PSG及びSiN膜を除去する。
【0133】
次いで、図16の(18)に示すように、全面にスピンコート等で2〜3μm厚みの感光性アクリル系透明樹脂の平坦化膜28Bを形成し、汎用フォトリソグラフィにより、表示用TFTのドレイン側の透明樹脂28Bの窓開けを行い、所定条件で硬化させる。
【0134】
次いで、図16の(19)に示すように、全面に130〜150nm厚のITOスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用TFTのドレイン部19とコンタクトしたITO透明電極41を形成する。そして、熱処理(フォーミングガス中、200〜250℃/1h)により、表示用TFTのドレインとITOのコンタクト抵抗の低減化とITO透明度の向上を図る。
【0135】
そして、図17に示すように、対向基板32と組み合わせ、上述の第1の実施の形態と同様にして透過型LCDを組み立てる。但し、TFT基板側にも偏光板を貼り合わせる。この透過型LCDでは、実線のように透過光が得られるが、一点鎖線のように対向基板32側からの透過光が得られるようにもできる。
【0136】
この透過型LCDの場合、次のようにしてオンチップカラーフィルタ(OCCF)構造とオンチップブラック(OCB)構造を作製することができる。
【0137】
即ち、図1の(1)〜図5の(15)までの工程は上記の工程に準じて行うが、その後、図18の(16)に示すように、PSG/SiO2 の絶縁膜25のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層41Aを形成した後、SiN/PSGの絶縁膜36を形成する。
【0138】
次いで、図18の(17)に示すように、R、G、Bの各色を各セグメント毎に顔料分散したフォトレジスト61を所定厚さ(1〜1.5μm)で形成した後、図18の(18)に示すように、汎用フォトリソグラフィ技術で所定位置(各画素部)のみを残すパターニングで各カラーフィルタ層61(R)、61(G)、61(B)を形成する(オンチップカラーフィルタ構造)。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板や低透過率のガラス及び耐熱性樹脂基板は使用できない。
【0139】
次いで、図18の(18)に示すように、表示用TFTのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層43を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを200〜250nm厚で成膜し、表示用TFTを覆って遮光する所定の形状にパターニングする(オンチップブラック構造)。
【0140】
次いで、図18の(19)に示すように、透明樹脂の平坦化膜28Bを形成し、更にこの平坦化膜に設けたスルーホールにITO透明電極41を遮光層43に接続するように形成する。
【0141】
このように、表示アレイ部上に、カラーフィルタ61やブラックマスク43を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【0142】
<第5の実施の形態>
本発明の第5の実施の形態を説明する。
【0143】
本実施の形態は、歪点の低いガラス基板に上述した段差(凹部)4及び結晶性サファイア薄膜50を形成し、これをシードとしてインジウム・ガリウム・シリコン又はガリウム・シリコン溶融液から単結晶シリコン層を低温ヘテロエピタキシャル成長させ、これを用いてトップゲート型MOSTFTを構成したアクティブマトリクス反射型液晶表示装置(LCD)に関するものである。
【0144】
即ち、本実施の形態では、上述の第1の実施の形態と比べて、図1の(1)に示す工程で、基板1として、歪点又は最高使用温度が例えば600℃程度と低いガラス、例えばホウケイ酸ガラスやアルミノケイ酸ガラスなどのガラス基板を用いる。これは、安価でかつ大型化が容易であり、薄板大型化(例えば500×600×0.1〜1.1mm厚)すればロール化/長尺化が可能である。もちろん、石英基板や結晶化ガラス基板も採用することができる。
【0145】
そして、上述と同様に段差4及び結晶性サファイア薄膜50、更には多結晶シリコン層5を形成した後、図1の(4)に示す工程で、多結晶シリコン膜5上に、インジウム・ガリウム膜(又はガリウム膜)をトリメチルインジウムガリウムやトリメチルガリウムのMOCVD法やスパッタ法、真空蒸着法によって多結晶シリコン膜5の数10〜数100倍の厚さ(例えば10〜20μm)に形成する。
【0146】
次いで、基板1を水素系雰囲気下で300〜600℃(又は420〜600℃)に約5分間保持する。これによって、多結晶シリコン5(又はアモルファスシリコン)はインジウム・ガリウムの溶融液又はガリウムの溶融液に溶解する。この溶融液では、シリコンは本来の析出温度よりもずっと低温で析出する性質を呈する。
【0147】
次いで、徐々に冷却することによって、インジウム・ガリウム(又はガリウム)に溶解していたシリコンは、段差4の底辺の角部をシード(種)として図2の(5)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出する。
【0148】
この場合、単結晶シリコン層7は上述したと同様に(100)面が基板上にヘテロエピタキシャル成長したものであるが、上記段差の形状を図9(a)〜(f)のように種々に変えることによって、成長層の結晶方位を制御することができる。
【0149】
こうして、低温ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、図2の(6)のように、表面側のインジウム・ガリウム(又はガリウム)を塩酸、硫酸などによって溶解除去する。
【0150】
しかる後、単結晶シリコン層7を用いて上述の第1の実施の形態と同様にして表示部及び周辺駆動回路部にトップゲート型のMOSTFTの作製を行う。また図7に示した構造は、本実施の形態でも同様に適用されてよい。
【0151】
本実施の形態によれば、上述した第1の実施の形態で述べた作用効果に加え、次の如き顕著な作用効果が得られる。
【0152】
(a)ガラス基板1上に、約300〜600℃又は420〜600℃と更に低温でのヘテロエピタキシャル成長により、シリコン単結晶薄膜7を均一に形成することができる。
【0153】
(b)従って、ガラス基板のみならず、有機基板などの絶縁基板上に、シリコン単結晶薄膜を形成できるため、歪点が低く、低コストで物性も良好な基板材質を任意に選択でき、また、基板の大型化も可能となる。ガラス基板や有機基板は、石英基板やセラミック基板に比べて、安価に作成することができ、さらに薄板化/長尺化/ロール化が可能であるので、シリコン単結晶薄膜を形成した薄板を長尺/ロール化した大型ガラス基板などを生産性良く、安価に作製することができる。ガラス基板として、ガラス歪点(又は最高使用温度)が低い(例えば500℃)ガラスを用いると、この上層へガラス内部からその構成元素が拡散して、トランジスタ特性に影響する場合には、これを抑制する目的で、バリア層薄膜(例えばシリコンナイトライド:厚さ50〜200nm程度)を形成すればよい。しかし、これは、結晶性サファイア薄膜50の拡散防止作用によって、省略可能である。
【0154】
(c)この低温ヘテロエピタキシャル成長では、インジウム・ガリウム膜のインジウム/ガリウム組成比、加熱温度、冷却速度等の調整により、広範囲のP型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Vth調整が容易で低抵抗化による高速動作が可能である。
【0155】
<第6の実施の形態>
本発明の第6の実施の形態を説明する。
【0156】
本実施の形態は、上述の第5の実施の形態と比べて透過型LCDに関するものであってその製造工程は上述の第4の実施の形態で述べたと同様、インジウム・ガリウム膜を用いた低温ヘテロエピタキシャル成長によって単結晶シリコン薄膜を形成することができる。
【0157】
そして、この単結晶シリコン薄膜を用い、上述した第4の実施の形態で述べたと同様、図16〜図18に示した工程によって透過型LCDを作製することができる。但し、不透明のセラミック基板や、不透明又は低透過率の有機基板は適していない。
【0158】
従って、本実施の形態では、上述した第5の実施の形態及び第4の実施の形態の双方の優れた作用効果を併せ持つことができる。即ち、上述した第1の実施の形態の有する作用効果に加え、ホウケイ酸ガラスや耐熱性のポリイミド等の有機基板などの低コストで薄板、長尺化が可能な基板1を用い得ること、インジウム/ガリウム組成比によって単結晶シリコン薄膜7の導電型やVthの調整が容易となること、表示アレイ部上にカラーフィルタ42やブラックマスク43を作りこむことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現することである。
【0159】
<第7の実施の形態>
図19〜図27は、本発明の第7の実施の形態を示すものである。
【0160】
本実施の形態では、周辺駆動回路部は上述した第1の実施の形態と同様のトップゲート型のpMOSTFTとnMOSTFTとからなるCMOS駆動回路で構成する。表示部は反射型ではあるが、TFTを各種ゲート構造のものとして、種々の組み合わせにしている。
【0161】
即ち、図19(A)は、上述した第1の実施の形態と同様のトップゲート型のnMOSLDD−TFTを表示部に設けているが、図19(B)に示す表示部にはボトムゲート型のnMOSLDD−TFT、図19(C)に示す表示部にはデュアルゲート型のnMOSLDD−TFTをそれぞれ設けている。これらのボトムゲート型、デュアルゲート型MOSTFTのいずれも、後述のように、周辺駆動回路部のトップゲート型MOSTFTと共通の工程で作製可能であるが、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【0162】
なお、図19(B)のボトムゲート型MOSTFTにおいて、図中の71はMo・Ta等のゲート電極であり、72はSiN膜及び73はSiO2 膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型MOSTFTと同様の単結晶シリコン層を用いたチャンネル領域等が形成されている。また、図19(C)のデュアルゲート型MOSTFTにおいて、下部ゲート部はボトムゲート型MOSTFTと同様であるが、上部ゲート部は、ゲート絶縁膜73をSiO2 膜とSiN膜で形成し、この上に上部ゲート電極74を設けている。但し、いずれにおいても、ヘテロエピタキシャル成長時のシードであると同時に単結晶シリコン膜の成長を促進し、その結晶性を高める作用を有する段差4の外側に各ゲート部を構成している。
【0163】
次に、上記のボトムゲート型MOSTFTの製造方法を図20〜図24で、上記のデュアルゲート型MOSTFTの製造方法を図25〜図27でそれぞれ説明する。なお、周辺駆動回路部のトップゲート型MOSTFTの製造方法は図1〜図6において述べたものと同じであるので、ここでは図示を省略している。
【0164】
表示部において、ボトムゲート型MOSTFTを製造するには、まず、図20の(1)に示すように、基板1上に、モリブデン/タンタル(Mo・Ta)合金のスパッタ膜71(500〜600nm厚)を形成する。
【0165】
次いで、図20の(2)に示すように、フォトレジスト70を所定パターンに形成し、これをマスクにしてMo・Ta膜71をテーパエッチングし、側端部71aが台形状に20〜45度でなだらかに傾斜したゲート電極71を形成する。
【0166】
次いで、図20の(3)に示すように、フォトレジスト70の除去後に、モリブデン・タンタル合金膜71を含む基板1上に、プラズマCVD法等により、SiN膜(約100nm厚)72とSiO2 膜(約200nm厚)73とを、この順に積層したゲート絶縁膜を形成する。
【0167】
次いで、図20の(4)に示すように、図1の(1)と同じ工程において、少なくともTFT形成領域に、フォトレジスト2を所定パターンに形成し、これをマスクとして上述したと同様に基板1上のゲート絶縁膜に(更には基板1にも)段差4を適当な形状及び寸法で複数個形成する。この段差4は、後述の単結晶シリコンのヘテロエピタキシャル成長時のシードであると同時に単結晶シリコン膜の成長を促進し、その結晶性を高める作用を有するものであって、深さd=0.3〜0.4μm、幅w=2〜3μm、長さ(紙面垂直方向)=10〜20μmであってよく、底辺と側面のなす角(底角)は直角とする。
【0168】
次いで、図20の(5)に示すように、フォトレジスト2の除去後に、図1の(2)と同じ工程において、上述したと同様に絶縁基板1の一主面において、段差4を含む少なくともTFT形成領域に、結晶性サファイア薄膜(厚さ20〜200nm)50を形成する。
【0169】
次いで、図21の(6)に示すように、図1の(3)と同じ工程において多結晶シリコン膜5を形成する。
【0170】
次いで、図21の(7)に示すように、図1の(4)と同じ工程においてインジウム(又はインジウム・ガリウム又はガリウム)膜6を堆積させる。
【0171】
次いで、図21の(8)に示すように、図1の(5)と同じ工程において、単結晶シリコンをヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出させる。この際、下地のゲート電極71の側端部71aはなだらかな傾斜面となっているので、この面上には、段差4によるヘテロエピタキシャル成長を阻害せず、段切れなしに単結晶シリコン層7が成長することになる。
【0172】
次いで、図21の(9)に示すように、インジウム等の膜6Aを除去し、更に図2の(7)〜図3の(9)の工程を経た後、図21の(10)に示すように、図3の(10)と同じ工程において、表示部のnMOSTFTのゲート部をフォトレジスト13でカバーし、露出したnMOSTFTのソース/ドレイン領域にリンイオン14をドーピング(イオン注入)して、N- 型層からなるLDD部15を自己整合的に形成する。このとき、ボトムゲート電極71の存在によって表面高低差(又はパターン)を認識し易く、フォトレジスト13の位置合わせ(マスク合わせ)を行い易く、アライメントずれが生じにくい。
【0173】
次いで、図22の(11)に示すように、図4の(11)と同じ工程において、nMOSTFTのゲート部及びLDD部をフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17をドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19を形成する。
【0174】
次いで、図22の(12)に示すように、図4の(12)と同じ工程において、nMOSTFTの全部をフォトレジスト20でカバーし、ボロンイオン21をドーピング(イオン注入)して周辺駆動回路部のpMOSTFTのP+ 層のソース部及びドレイン部を形成する。
【0175】
次いで、図22の(13)に示すように、図4の(13)と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト24を設け、単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【0176】
次いで、図22の(14)に示すように、図5の(14)と同じ工程において、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、SiO2 膜53(約300nm厚)とリンシリケートガラス(PSG)膜54(約300nm厚)をこの順に全面に形成する。なお、SiO2 膜53とPSG膜54は上述した保護膜25に相当するものである。そして、この状態で単結晶シリコン膜を上述したと同様に活性化処理する。
【0177】
次いで、図23の(15)に示すように、図5の(15)と同じ工程において、汎用フォトリソグラフィ及びエッチング技術により、ソース部のコンタクト用窓開けを行う。そして、全面に400〜500nm厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、TFTのソース電極26を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス中、約400℃/1hで、シンター処理する。
【0178】
次いで、図23の(16)に示すように、図5の(16)と同じ工程において、高密度プラズマCVD、触媒CVD法等により、PSG膜(約300nm厚)及びSiN膜(約300nm厚)からなる絶縁膜36を全面に形成し、表示用のTFTのドレイン部のコンタクト用窓開けを行う。
【0179】
次いで、図23の(17)に示すように、図6の(17)と同じ工程において、スピンコート等で2〜3μm厚みの感光性樹脂膜28を形成し、図23の(18)に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るような凹凸形状パターンを形成し、リフローさせて凹凸粗面28Aからなる反射面下部を形成する。同時に表示用TFTのドレイン部のコンタクト用の樹脂窓開けを行う。
【0180】
次いで、図23の(18)に示すように、図6の(19)と同じ工程において、全面に400〜500nm厚のアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用TFTのドレイン部19と接続した凹凸形状のアルミニウム等の反射部29を形成する。
【0181】
以上のようにして、結晶性サファイア薄膜50及び段差4をヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層7を用いた表示部にボトムゲート型のnMOSLDD−TFT(周辺部ではトップゲート型のpMOSTFT及びnMOSTFTからなるCMOS駆動回路)を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0182】
図24は、表示部に設ける上記のボトムゲート型MOSTFTのゲート絶縁膜をMo・Taの陽極酸化法で形成した例を示す。
【0183】
即ち、図20の(2)の工程後に、図24の(3)に示すようにモリブデン・タンタル合金膜71を公知の陽極酸化処理することによって、その表面にTa2 O5 からなるゲート絶縁膜74を100〜200nm厚に形成する。
【0184】
この後の工程は、図24の(4)に示すように、図20の(4)〜図21の(8)の工程と同様にして段差4、更には結晶性サファイア薄膜50を形成し、単結晶シリコン膜7をヘテロエピタキシャル成長した後、図21の(9)〜図23の(18)の工程と同様にして図24の(5)に示すように、アクティブマトリクス基板30を作製する。
【0185】
次に、表示部において、デュアルゲート型MOSTFTを製造するには、まず、図20の(1)〜図21の(9)までの工程は、上述したと同様に行う。
【0186】
即ち、図25の(10)に示すように、絶縁膜72、73及び基板1に段差4を形成し、更に、結晶性サファイア薄膜50及び段差4をシードとして単結晶シリコン層7をヘテロエピタキシャル成長させる。次いで、図3の(8)と同じ工程において、単結晶シリコン薄膜7上の全面に、プラズマCVD、触媒CVD等によりSiO2 膜(約200nm厚)とSiN膜(約100nm厚)をこの順に連続形成して絶縁膜80(これは上述の絶縁膜8に相当)を形成し、更に、Mo・Ta合金のスパッタ膜81(500〜600nm厚)(これは上述のスパッタ膜9に相当)を形成する。
【0187】
次いで、図25の(11)に示すように、図3の(9)と同じ工程において、フォトレジストパターン10を形成し、連続したエッチングによりMo・Ta合金のトップゲート電極82(これは上述のゲート電極12に相当)と、ゲート絶縁膜83(これは上述のゲート絶縁膜11に相当)を形成し、単結晶シリコン薄膜層7を露出させる。
【0188】
次いで、図25の(12)に示すように、図3の(10)と同じ工程において、nMOSTFTのトップゲート部をフォトレジスト13でカバーし、露出した表示用のnMOSTFTのソース/ドレイン領域にリンイオン14をドーピング(イオン注入)して、N- 型層のLDD部15を形成する。
【0189】
次いで、図25(13)に示すように、図4の(11)と同じ工程において、nMOSTFTのゲート部及びLDD部をフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17をドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19を形成する。
【0190】
次いで、図26の(14)に示すように、図4の(12)と同じ工程において、pMOSTFTのゲート部をフォトレジスト20でカバーし、露出した領域にボロンイオン21をドーピング(イオン注入)して周辺駆動回路部のpMOSTFTのP+ 層のソース部及びドレイン部を形成する。
【0191】
次いで、図26の(15)に示すように、図4の(13)と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト24を設け、能動素子部と受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【0192】
次いで、図26の(16)に示すように、図5の(14)と同じ工程において、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、SiO2 膜53(約200nm厚)とリンシリケートガラス(PSG)膜54(約300nm厚)を全面に形成する。これらの膜53、54は上述の保護膜25に相当する。そして、単結晶シリコン層7を活性化処理する。
【0193】
次いで、図26の(17)に示すように、図5の(15)と同じ工程において、ソース部のコンタクト用窓開けを行う。そして、全面に400〜500nm厚のアルミニウムのスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース電極26を形成すると同時に、データライン及びゲートラインを形成する。
【0194】
次いで、図27の(18)に示すように、図5の(16)と同じ工程でPSG膜(約300nm厚)及びSiN膜(約300nm厚)からなる絶縁膜36を全面に形成し、表示用のTFTのドレイン部のコンタクト用窓開けを行う。
【0195】
次いで、図27の(19)に示すように、全面に、スピンコート等で2〜3μm厚みの感光性樹脂膜28を形成し、図27の(20)に示すように、図6の(18)、(19)の工程と同様に、少なくとも画素部に凹凸粗面28Aからなる反射面下部を形成し、同時に表示用TFTのドレイン部のコンタクト用の樹脂窓開けを行い、更に表示用TFTのドレイン部19と接続した、最適な反射特性と視野角特性を得るための凹凸形状のアルミニウム等の反射部29を形成する。
【0196】
以上のようにして、サファイア薄膜50及び段差4をヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層7を用い、表示部にデュアルゲート型のnMOSLDDTFTを、周辺駆動回路部にトップゲート型のpMOSTFT及びnMOSTFTからなるCMOS駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0197】
<第8の実施の形態>
図28〜図33は、本発明の第8の実施の形態を示すものである。
【0198】
本実施の形態では、上述した実施の形態とは異なり、トップゲート部のゲート電極をアルミニウム等の比較的耐熱性の低い材料で形成している。
【0199】
まず、表示部及び周辺駆動回路部共にトップゲート型MOSTFTを設ける場合には、上述した第1の実施の形態における図1の(1)〜図2の(7)までの工程は同様に行って、図28の(7)に示すように、周辺駆動回路部のpMOSTFT部にN型ウエル7Aを形成する。
【0200】
次いで、図28の(8)に示すように、周辺駆動領域のnMOS及びpMOSTFT全部と、表示領域のnMOSTFTのゲート部をフォトレジスト13でカバーし、露出したnMOSTFTのソース/ドレイン領域にリンイオン14を例えば20kVで5×1013atoms/cm2 のドーズ量でドーピング(イオン注入)して、N- 型層からなるLDD部15を自己整合的に形成する。
【0201】
次いで、図29の(9)に示すように、周辺駆動領域のpMOSTFT全部と、周辺駆動領域のnMOSTFTのゲート部と、表示領域のnMOSTFTのゲート及びLDD部とをフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17を例えば20kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19とLDD部15とを形成する。この場合、仮想線のようにレジスト13を残し、これを覆うようにレジスト16を設ければ、レジスト16形成時のマスクの位置合せをレジスト13を目安にでき、マスク合せが容易となり、アライメントずれも少なくなる。
【0202】
次いで、図29の(10)に示すように、周辺駆動領域のnMOSTFT及び表示領域のnMOSTFTの全部とpMOSTFTのゲート部をフォトレジスト20でカバーし、露出した領域にボロンイオン21を例えば10kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)してpMOSTFTのP+ 層のソース部22及びドレイン部23を形成する。
【0203】
次いで、レジスト20の除去後に、図29の(11)に示すように、単結晶シリコン層7、7Aを上述したと同様に活性化処理し、更に表面にゲート絶縁膜12、ゲート電極材料(アルミニウム又は1%Si入りアルミニウム等)11を形成する。ゲート電極材料層11は真空蒸着法又はスパッタ法で形成可能である。
【0204】
次いで、上述したと同様に、各ゲート部をパターニングした後、能動素子部と受動素子部をアイランド化し、更に図30の(12)に示すように、SiO2 膜(約200nm厚)及びリンシリケートガラス(PSG)膜(約300nm厚)をこの順に全面に連続形成して保護膜25を形成する。
【0205】
次いで、図30の(13)に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全TFTのソース/ドレイン部、及び表示用TFTのソース部のコンタクト用窓開けを行う。
【0206】
そして、全面に500〜600nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのTFTのソース電極26と周辺駆動回路部のドレイン電極27を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス(N2 +H2 )中、約400℃/1hで、シンター処理する。
【0207】
次いで、図5の(16)〜図6の(19)と同様にして単結晶シリコン層7を用いた表示部及び周辺駆動回路部にそれぞれ、アルミニウム又は1%Si入りアルミニウム等をゲート電極とするトップゲート型のnMOSLDD−TFT、pMOSTFT及びnMOSTFTで構成するCMOS駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0208】
本実施の形態では、単結晶シリコン層7の活性化処理後にアルミニウム又は1%Si入りアルミニウム等のゲート電極11を形成しているので、その活性化処理時の熱の影響はゲート電極材料の耐熱性とは無関係となるため、トップゲート電極材料として比較的耐熱性が低く、低コストのアルミニウム又は1%Si入りアルミニウム等でも使用可能となり、電極材料の選択の幅も広がる。これは、表示部がボトムゲート型MOSTFTの場合も同様である。
【0209】
次に、表示部にデュアルゲート型MOSTFT、周辺駆動回路はトップゲート型MOSTFTを設ける場合には、上述した第7の実施の形態における図20の(1)〜図21の(9)までの工程は同様に行って、図31の(9)に示すように、周辺駆動回路部のpMOSTFT部にN型ウエル7Aを形成する。
【0210】
次いで、図31の(10)に示すように、図28の(8)と同様にして、表示部のTFT部にリンイオン14をドープしてLDD部15を形成する。
【0211】
次いで、図32の(11)に示すように、図29の(9)と同様にして表示部及び周辺駆動回路部のnMOSTFT部にリンイオン17をドープしてN+ 型ソース領域18及びドレイン領域19をそれぞれ形成する。
【0212】
次いで、図32の(12)に示すように、図29の(10)と同様にして周辺駆動回路部のpMOSTFT部にボロンイオン21をドープしてP+ 型ソース領域22及びドレイン領域23をそれぞれ形成する。
【0213】
次いで、レジスト20の除去後に、図32の(13)に示すように、単結晶シリコン層7をパターニングして能動素子部と受動素子部をアイランド化した後、図33の(14)に示すように、単結晶シリコン層7、7Aを上述したと同様に活性化処理し、更に表示部では表面にゲート絶縁膜80を形成し、周辺駆動回路部では表面にゲート絶縁膜12を形成する。
【0214】
次いで、図33の(15)に示すように、全面にスパッタ法で成膜したアルミニウム又は1%Si入りアルミニウム等をパターニングして、表示部の各上部ゲート電極83、周辺駆動回路部の各ゲート電極11を形成する。
【0215】
次いで、図33の(16)に示すように、SiO2 膜(約200nm厚)及びリンシリケートガラス(PSG)膜(約300nm厚)をこの順に全面に連続形成して保護膜25を形成する。
【0216】
次いで、上述したと同様にして、周辺駆動回路及び表示部のすべてのTFTのソース電極26と周辺駆動回路部のドレイン電極27を形成し、単結晶シリコン層7を用いた表示部及び周辺駆動回路部にそれぞれ、アルミニウム等をゲート電極とするデュアルゲート型のnMOSLDD−TFT、トップゲート型のpMOSTFT及びnMOSTFTで構成するCMOS駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0217】
本実施の形態でも、単結晶シリコン層7の活性化処理後にアルミニウム等のゲート電極11、83を形成しているので、その活性化処理時の熱の影響はゲート電極材料の耐熱性とは無関係となるため、トップゲート電極材料として比較的耐熱性が低く、低コストのアルミニウム等でも使用可能となり、電極材料の選択の幅も広がる。なお、図33の(15)の工程でソース電極26を(更にはドレイン電極も)同時に形成することができるが、この場合には製法上のメリットがある。
【0218】
なお、上述したいずれの実施の形態においても、例えばボトムゲート型又はトップゲート型、デュアルゲート型MOSTFTを作製するに際し、図34(A)に概略的に示すように、段差4を設けるとこの上に成長する単結晶シリコン膜7が薄いために段切れ(接続不良)や細り(抵抗の増大)を生じることがあるので、ソース電極26(又はドレイン電極)との接続を確実に行うためには、図34(B)、(C)に示すように、その電極を段差4を含む領域上に被着することが望ましい。
【0219】
なお、図28の(8)の工程又は図31の(10)の工程において、単結晶シリコン層7上にトップゲート絶縁膜の形成後に、イオン注入、活性化処理し、その後にトップゲート電極、ソース、ドレイン電極をアルミニウムで同時に形成してよい。
【0220】
また、上記した段差4は、図35(A)に示すように、上述の例では基板1に(更にはその上のSiN等の膜にも)形成したが、例えば図35(B)に示すように、基板1上の結晶性サファイア薄膜50(これはガラス基板1からのイオンの拡散ストッパ機能がある。)に形成することもできる。この結晶性サファイア薄膜50の代わりに、或いはこの結晶性サファイア膜の下に上述したゲート絶縁膜72及び73を設け、これに段差4を形成してもよい。結晶性サファイア薄膜50に段差4を設けた例を図35(C)、(D)、(E)にそれぞれ例示した。
【0221】
<第9の実施の形態>
図36〜図38は、本発明の第9の実施の形態を示すものである。
【0222】
本実施の形態では、上述した段差4の外側に(即ち、段差以外の基板1上に)各TFTを形成した各種の例を示す。なお、単結晶シリコン層7やゲート/ソース/ドレイン電極26、27については簡略に図示している。
【0223】
まず、図36はトップゲート型TFTを示すが、(a)は段差による凹部4をソース側の一辺にソース領域に沿って形成し、この凹部以外の基板平坦面上において単結晶シリコン層7上にゲート絶縁膜12及びゲート電極11を形成している。同様に、(b)は、段差による凹部4をソース領域のみならずチャンネル長方向にドレイン領域端まで沿って2辺に亘ってL字パターンに形成した例、(c)は同様の凹部4をTFT能動領域を囲むように4辺に亘って矩形状に形成した例を示す。また、(d)は同様の凹部4を3辺に亘って形成した例、(e)は同様の凹部4を2辺に亘ってL字パターンに形成した例であるが、いずれも、隣接する凹部4−4間は連続していない。
【0224】
このように、各種パターンの凹部4を形成可能であると共に、TFTを凹部4以外の平坦面上に設けているので、TFTの作製が容易となる。
【0225】
図37は、ボトムゲート型MOSTFTの場合であるが、図36に示した各種パターンの段差(又は凹部)4を同様に形成することができる。即ち、図37(a)は図36(a)に対応した例であって、ボトムゲート型MOSTFTを段差による凹部4以外の平坦面上に形成したものである。同様に、図37(b)は図36(b)に、図37(c)は図36(c)や(d)に対応した例を示す。図37(d)は結晶性サファイア薄膜50に段差4を設けた場合である。
【0226】
図38は、デュアルゲート型MOSTFTの場合であるが、これも図36に示した各種パターンの段差(又は凹部)4を同様に形成することができ、例えば図36(c)に示した段差4の内側領域の平坦面上にデュアルゲート型MOSTFTを作製することができる。
【0227】
<第10の実施の形態>
図39〜図41は、本発明の第10の実施の形態を示すものである。
【0228】
図39の例は、自己整合型LDD構造のTFT、例えばトップゲート型LDD−TFTを複数個連ねたダブルゲート型MOSTFTに関するものである。
【0229】
これによれば、ゲート電極11を2つに分岐させ、一方を第1のゲートとして第1のLDD−TFT用、他方を第2のゲートとしての第2のLDD−TFT用として用いる(但し、単結晶シリコン層の中央部においてゲート電極間にN+ 型領域100を設け、低抵抗化を図っている)。この場合、各ゲートに異なる電圧を印加してもよいし、また何らかの原因で一方のゲートが動作不能になったとしても、残りのゲートを用いることによってソース/ドレイン間でのキャリアの移動を行え、信頼性の高いデバイスを提供できることになる。また、第1のLDD−TFTと第2のLDD−TFTとを直列に2個接続して各画素を駆動する薄膜トランジスタを形成するようにしたので、オフしているときに、各薄膜トランジスタのソース−ドレイン間に印加される電圧を大幅に減少させることができる。したがって、オフ時に流れるリーク電流を少なくすることができ、液晶ディスプレイのコントラスト及び画質を良好に改善することができる。また、上記LDDトランジスタにおける低濃度ドレイン領域と同じ半導体層のみを用いて上記2つのLDDトランジスタを接続するようにしているので、各トランジスタ間の接続距離を短くすることができ、LDDトランジスタを2個つなげても所要面積が大きくならないようにすることができる。なお、上記の第1、第2のゲートは互いに完全に分離し、独立して動作させることも可能である。
【0230】
図40の例は、ボトムゲート型MOSTFTをダブルゲート構造としたもの(A)と、デュアルゲート型MOSTFTをダブルゲート構造としたもの(B)である。
【0231】
これらのダブルゲート型MOSTFTも、上記のトップゲート型と同様の利点を有するが、このうちデュアルゲート型の場合は更に、上下のゲート部のいずれかが動作不能となっても一方のゲート部を使用できることも利点である。
【0232】
図41には、上記の各ダブルゲート型MOSTFTの等価回路図を示している。なお、上記においては、ゲートを2つに分岐したが、3つ又はそれ以上に分岐又は分割することもできる。これらのダブルゲート又はマルチゲート構造において、チャンネル領域内に2以上の分岐した同電位のゲート電極を有するか、又は分割された異電位又は同電位のゲート電極を有していてよい。
【0233】
<第11の実施の形態>
図42は、本発明の第11の実施の形態を示すものであって、nMOSTFTのデュアルゲート型構造のTFTにおいて、上下のゲート部のいずれか一方をトランジスタ動作させるが、他方のゲート部は次のように動作させている。
【0234】
即ち、図42(A)は、nMOSTFTにおいて、トップゲート側のゲート電極に常に任意の負電圧を印加してバックチャンネルのリーク電流を低減させるものである。トップゲート電極をオープンにする場合は、ボトムゲート型として使用するときである。また、図42(B)は、ボトムゲート側のゲート電極に常に任意の負電圧を印加してバックチャンネルのリーク電流を低減させるものである。この場合も、ボトムゲート電極をオープンにすると、トップゲート型として使用できる。なお、pMOSTFTの場合には、常に任意の正電圧をゲート電極に印加すれば、バックチャンネルのリーク電流を減らせる。
【0235】
いずれも、単結晶シリコン層7と絶縁膜との界面は結晶性が悪く、リーク電流が流れやすいが、上記のような電極の負電圧印加によってリーク電流を遮断できる。これは、LDD構造の効果と併せて、有利となる。また、ガラス基板1側から入射する光でリーク電流が流れることがあるが、ボトムゲート電極で光を遮断するので、リーク電流を低減できる。
【0236】
<第12の実施の形態>
図43〜図48は、本発明の第12の実施の形態を示すものである。
【0237】
本実施の形態は、基板には上述した如き段差(凹部)を設けず、基板の平坦面上に上述した物質層(例えば結晶性サファイア膜)を形成し、この物質層をシードとして単結晶シリコン層をヘテロエピタキシャル成長させ、これを用いてトップゲート型MOSTFTを構成したアクティブマトリクス反射型液晶表示装置(LCD)に関するものである。
【0238】
図43〜図48について、本実施の形態によるアクティブマトリクス反射型LCDをその製造工程に従って説明する。但し、図43〜図47において、各図の左側は表示部の製造工程、右側は周辺駆動回路部の製造工程を示す。
【0239】
まず、図43の(1)に示すように、石英ガラス、透明性結晶化ガラスなどの絶縁基板1の一主面において、少なくともTFT形成領域に、結晶性サファイア薄膜(厚さ20〜200nm)50を形成する。この結晶性サファイア薄膜50は、高密度プラズマCVD法や、触媒CVD法(特開昭63−40314号公報参照)等により、トリメチルアルミニウムガスなどを酸化性ガス(酸素・水分)で酸化し、結晶化させて作成する。絶縁基板1として高耐熱性ガラス基板(8〜12インチφ、700〜800μm厚)が使用可能である。
【0240】
次いで、図43の(2)に示すように、図1の(3)と同様に、公知の触媒CVD法やプラズマCVD法、スパッタ法などによって、結晶性サファイア薄膜50上の全面に多結晶シリコン膜5を基板温度約100〜400℃で数μm〜0.005μm(例えば0.1μm)の厚みに堆積させる。
【0241】
次いで、図43の(3)に示すように、多結晶シリコン膜5上に、インジウム膜6をトリメチルインジウムのMOCVD法やスパッタ法、真空蒸着法によって多結晶シリコン膜5の数10〜数100倍の厚さ(例えば10〜15μm)に形成する。なお、インジウム膜6に代えて、インジウム・ガリウム又はガリウム膜も適用可能であるが、以下、インジウム膜を代表例として説明する。
【0242】
次いで、基板1を水素又は窒素−水素混合物又はアルゴン−水素混合物等の水素系雰囲気下で1000℃以下、特に900〜930℃に約5分間保持する。これによって、多結晶シリコン5はインジウム6の溶融液に溶解する。この溶融液では、シリコンは本来の析出温度よりもずっと低温で析出する性質を呈する。基板1の加熱は、電気炉等を用いて基板全体を均一に加熱する方法の他に、光レーザー、電子ビーム等によって、所定の場所のみ、例えば、TFT形成領域のみを局部的に加熱する方法も可能である。
【0243】
次いで、徐々に冷却することによって、インジウムに溶解していたシリコンは、結晶性サファイア薄膜50をシード(種)として図43の(4)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度のP型単結晶シリコン層7として析出する。
【0244】
上記のようにして堆積した単結晶シリコン層7は結晶性サファイア膜50が単結晶シリコンと良好な格子整合を示すために、例えば(100)面が基板上にヘテロエピタキシャル成長する。
【0245】
こうして、ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、図44の(5)に示すように、表面のインジウム膜6Aを塩酸、硫酸などによって溶解除去し、更に上述したと同様にして、単結晶シリコン層7をチャンネル領域とするトップゲート型MOSTFTの作製を行う。
【0246】
まず、上記のヘテロエピタキシャル成長による単結晶シリコン薄膜7の全面にP型キャリア不純物、例えばボロンイオンを適量ドーピングして比抵抗を調整する。また、pMOSTFT形成領域のみ、選択的にN型キャリア不純物をドーピングしてN型ウエルを形成する。例えば、pチャンネルTFT部をフォトレジスト(図示せず)でマスクし、P型不純物イオン(例えばB+ )を10kVで2.7×1011atoms/cm2 のドーズ量でドーピングし、比抵抗を調整する。また、図44の(6)に示すように、pMOSTFT形成領域の不純物濃度制御のため、nMOSTFT部をフォトレジスト60でマスクし、N型不純物イオン(例えばP+ )65を10kVで1×1011atoms/cm2 のドーズ量でドーピングし、N型ウエル7Aを形成する。
【0247】
次いで、図44の(7)に示すように、単結晶シリコン薄膜層7の全面上に、プラズマCVD、高密度プラズマCVD、触媒CVD法等でSiO2 (約200nm厚)とSiN(約100nm厚)をこの順に連続形成してゲート絶縁膜8を形成し、更に、モリブデン・タンタル(Mo・Ta)合金のスパッタ膜9(500〜600nm厚)を形成する。
【0248】
次いで、図44の(8)に示すように、汎用のフォトリソグラフィ技術により、表示領域のTFT部と、周辺駆動領域のTFT部とのそれぞれの段差領域(凹部内)にフォトレジストパターン10を形成し、連続したエッチングにより、(Mo・Ta)合金のゲート電極11とゲート絶縁膜(SiN/SiO2 )12とを形成し、単結晶シリコン薄膜層7を露出させる。(Mo・Ta)合金膜9は酸系エッチング液、SiNはCF4 ガスのプラズマエッチング、SiO2 はフッ酸系エッチング液で処理する。
【0249】
次いで、図45の(9)に示すように、周辺駆動領域のnMOS及びpMOSTFT全部と、表示領域のnMOSTFTのゲート部をフォトレジスト13でカバーし、露出したnMOSTFTのソース/ドレイン領域にリンイオン14を例えば20kVで5×1013atoms/cm2 のドーズ量でドーピング(イオン注入)して、N- 型層からなるLDD部15を自己整合的(セルフアライン)に形成する。
【0250】
次いで、図45の(10)に示すように、周辺駆動領域のpMOSTFT全部と、周辺駆動領域のnMOSTFTのゲート部と、表示領域のnMOSTFTのゲート及びLDD部とをフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17を例えば20kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19とLDD部15とを形成する。
【0251】
次いで、図45の(11)に示すように、周辺駆動領域のnMOSTFT及び表示領域のnMOSTFTの全部とpMOSTFTのゲート部をフォトレジスト20でカバーし、露出した領域にボロンイオン21を例えば10kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)してpMOSTFTのP+ 層のソース部22及びドレイン部23を形成する。なお、この作業は、nMOS周辺駆動回路の場合はpMOSTFTが無いので、不要な作業である。
【0252】
次いで、図46の(12)に示すように、TFT、ダイオードなどの能動素子部や、抵抗、インダクタンスなどの受動素子部をアイランド化するため、フォトレジスト24を設け、周辺駆動領域及び表示領域のすべての能動素子部及び受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で除去する。エッチング液はフッ酸系である。
【0253】
次いで、図46の(13)に示すように、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、SiO2 膜(約200nm厚)及びリンシリケートガラス(PSG)膜(約300nm厚)をこの順に全面に連続形成して保護膜25を形成する。
【0254】
そして、この状態で単結晶シリコン層を活性化処理する。この活性化においてハロゲン等のランプアニール条件は約1000℃、約10秒程度であり、これに耐えるゲート電極材が必要であるが、高融点のMo・Ta合金は適している。このゲート電極材は従って、ゲート部のみならず配線として広範囲に亘って引き廻して設けることができる。なお、ここでは高価なエキシマレーザーアニールは使用しないが、仮に利用するとすれば、その条件はXeCl(308nm波長)で全面、又は能動素子部及び受動素子部のみの選択的な90%以上のオーバーラップスキャンニングが望ましい。
【0255】
次いで、図46の(14)に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全TFTのソース/ドレイン部、及び表示用TFTのソース部のコンタクト用窓開けを行う。
【0256】
そして、全面に500〜600nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのTFTのソース電極26と周辺駆動回路部のドレイン電極27を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス(N2 +H2 )中、約400℃/1hで、シンター処理する。
【0257】
次いで、図46の(15)に示すように、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、PSG膜(約300nm厚)及びSiN膜(約300nm厚)からなる絶縁膜36を全面に形成する。次いで、表示用TFTのドレイン部のコンタクト用窓開けを行う。なお、画素部のSiO2 、PSG及びSiN膜は除去する必要はない。
【0258】
次いで、図6の(18)で述べたと同様の目的で、図47の(16)に示すように、全面に、スピンコート等で2〜3μm厚みの感光性樹脂膜28を形成し、図47の(17)に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るための凹凸形状パターンを形成し、リフローさせて凹凸粗面28Aからなる反射面下部を形成する。同時に表示用TFTのドレイン部のコンタクト用の樹脂窓開けを行う。
【0259】
次いで、図47の(18)に示すように、全面に400〜500nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜等を除去し、表示用TFTのドレイン部19と接続した凹凸形状のアルミニウム等の反射部29を形成する。これは表示用の画素電極として用いられる。その後に、フォーミングガス中、約300℃/1hでシンター処理し、コンタクトを十分にする。尚、反射率を高めるために、アルミニウム系に代えて銀又は銀合金を使用してもよい。
【0260】
以上のようにして、結晶性サファイア膜50を高温ヘテロエピタキシャル成長のシードとして単結晶シリコン層7を形成し、この単結晶シリコン層7を用いた表示部及び周辺駆動回路部にそれぞれ、トップゲート型のnMOSLDD−TFT、pMOSTFT及びnMOSTFTで構成するCMOS回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0261】
こうして得られたアクティブマトリクス基板(駆動基板)30を用いて、図7で述べたと同様にして図48の反射型液晶表示装置(LCD)を製造する。
【0262】
本実施の形態では、上述した第1の実施の形態で述べた優れた効果が得られることは明らかである。その上、基板1に段差を設けることなしに結晶性サファイア薄膜50のみによって単結晶シリコン層7をヘテロエピタキシャル成長させているので、段差の形成工程を省略し、より製造工程を簡略化できると共に、成長する単結晶シリコン層の段切れ等の問題も解消できることになる。
【0263】
<第13の実施の形態>
図49は、本発明の第13の実施の形態を示すものである。
【0264】
本実施の形態では、上述の第12の実施の形態と同様のアクティブマトリクス反射型LCDに関するものであるが、上述の第12の実施の形態と比べて、図43の(1)の工程後に、図49の(2)に示すように、結晶性サファイア薄膜50上の全面にまず、例えばインジウム膜6をスパッタ法又は真空蒸着法で例えば10〜20μmの厚みに形成する。
【0265】
次いで、図49の(3)に示すように、公知のプラズマCVD法によって、インジウム膜6上にアモルファスシリコン膜5を数μm〜0.005μm(例えば0.1μm)の厚みに堆積させる。
【0266】
この場合、シリコン膜の形成温度は、低融点金属6の融点(インジウムは融点156℃、ガリウムの場合は融点29.77℃)を大幅に越えないようにすべきであるから、多結晶シリコン膜形成(600〜650℃)は困難である。従って、プラズマCVDにより、アモルファスシリコン膜5をインジウム膜6上に形成する。
【0267】
次いで、基板1を水素系雰囲気下で1000℃以下(特に900〜930℃)に約5分間保持する。これによって、アモルファスシリコン膜5はインジウムの溶融液に溶解する。
【0268】
次いで、徐々に冷却することによって、インジウム溶融液に溶解したシリコンは、結晶性サファイア薄膜50をシード(種)として図49の(4)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出する。
【0269】
この場合、単結晶シリコン層7は上述したと同様に(100)面が基板上にヘテロエピタキシャル成長したものである。
【0270】
こうして、ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、上述した第12の実施の形態と同様に、表面側のインジウムを塩酸などによって溶解除去し、更に単結晶シリコン層7に所定の処理を施す工程を経て表示部及び周辺駆動回路部の各TFTの作製を行う。
【0271】
本実施の形態では、結晶性サファイア薄膜50上に低融点金属層6を形成し、この上にアモルファスシリコン層5を形成した後、加熱溶融、冷却処理しているが、低融点金属の溶融液からの単結晶シリコンのヘテロエピタキシャル成長は、既述した実施の形態と同様に生じる。
【0272】
<第14の実施の形態>
図50は、本発明の第14の実施の形態を示すものである。
【0273】
本実施の形態は、上述の第12の実施の形態と同様のアクティブマトリクス反射型LCDに関するものであるが、上述の第1の実施の形態と比べて、図43の(1)の工程後に、図50の(2)に示すように、結晶性サファイア薄膜50上の全面に、所定量(例えば約1重量%)のシリコンを含有する例えばインジウム膜6Aをスパッタ法又は真空蒸着法で例えば10〜20μmの厚みに形成する。
【0274】
次いで、基板1を水素系雰囲気下で1000℃以下(特に900〜930℃)に約5分間保持する。これによって、上記のシリコンはインジウムの溶融液に溶解する。
【0275】
次いで、徐々に冷却することによって、インジウム溶融液に溶解したシリコンは、結晶性サファイア薄膜50をシード(種)として図50の(3)に示すようにヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出する。
【0276】
この場合、単結晶シリコン層7は上述したと同様に(100)面が基板上にヘテロエピタキシャル成長したものである。
【0277】
こうして、ヘテロエピタキシャル成長によって基板1上に単結晶シリコン層7を析出させた後、上述した第12の実施の形態と同様に、表面側のインジウムを塩酸などによって溶解除去し、更に単結晶シリコン層7に所定の処理を施す工程を経て表示部及び周辺駆動回路部の各TFTの作製を行う。
【0278】
本実施の形態では、結晶性サファイア薄膜50上にシリコンを含有する低融点金属層6Aを形成した後、加熱溶融、冷却処理しているが、低融点金属の溶融液からの単結晶シリコンのヘテロエピタキシャル成長は、既述した実施の形態と同様に生じる。
【0279】
<第15の実施の形態>
図51〜図53について、本発明の第15の実施の形態を説明する。
【0280】
本実施の形態は、上述の第12の実施の形態と比べて、同様のトップゲート型MOSTFTを表示部及び周辺駆動回路部に有するが、上述の第12の実施の形態とは異なって、透過型LCDに関するものである。即ち、図43の(1)から図46の(15)に示す工程までは同様であるが、その工程後に、図51の(16)に示すように、絶縁膜25、36に表示用TFTのドレイン部コンタクト用の窓開け19を行うと同時に、透過率向上のために画素開口部の不要なSiO2 、PSG及びSiN膜を除去する。
【0281】
次いで、図51の(17)に示すように、全面にスピンコート等で2〜3μm厚みの感光性アクリル系透明樹脂の平坦化膜28Bを形成し、汎用フォトリソグラフィにより、表示用TFTのドレイン側の透明樹脂28Bの窓開けを行い、所定条件で硬化させる。
【0282】
次いで、図51の(18)に示すように、全面に130〜150nm厚のITOスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用TFTのドレイン部19とコンタクトしたITO透明電極41を形成する。そして、熱処理(フォーミングガス中、200〜250℃/1h)により、表示用TFTのドレインとITOのコンタクト抵抗の低減化とITO透明度の向上を図る。
【0283】
そして、図52に示すように、対向基板32と組み合わせ、上述の第4の実施の形態と同様にして透過型LCDを組み立てる。但し、TFT基板側にも偏光板を貼り合わせる。この透過型LCDでは、実線のように透過光が得られるが、一点鎖線のように対向基板32側からの透過光が得られるようにもできる。
【0284】
この透過型LCDの場合、次のようにしてオンチップカラーフィルタ(OCCF)構造とオンチップブラック(OCB)構造を作製することができる。
【0285】
即ち、図43の(1)〜図46の(14)までの工程は上記の工程に準じて行うが、その後、図53の(15)に示すように、PSG/SiO2 の絶縁膜25のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層41Aを形成した後、SiN/PSGの絶縁膜36を形成する。
【0286】
次いで、図53の(16)に示すように、R、G、Bの各色を各セグメント毎に顔料分散したフォトレジスト61を所定厚さ(1〜1.5μm)で形成した後、図53の(17)に示すように、汎用フォトリソグラフィ技術で所定位置(各画素部)のみを残すパターニングで各カラーフィルタ層61(R)、61(G)、61(B)を形成する(オンチップカラーフィルタ構造)。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板は使用できない。
【0287】
次いで、図53の(17)に示すように、表示用TFTのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層43を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを200〜250nm厚で成膜し、表示用TFTを覆って遮光する所定の形状にパターニングする(オンチップブラック構造)。
【0288】
次いで、図53の(18)に示すように、透明樹脂の平坦化膜28Bを形成し、更にこの平坦化膜に設けたスルーホールにITO透明電極41を遮光層43に接続するように形成する。
【0289】
このように、表示アレイ部上に、カラーフィルタ61やブラックマスク43を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【0290】
<第16の実施の形態>
図54〜図62は、本発明の第16の実施の形態を示すものである。
【0291】
本実施の形態では、周辺駆動回路部は上述した第12の実施の形態と同様のトップゲート型のpMOSTFTとnMOSTFTとからなるCMOS駆動回路で構成する。表示部は反射型ではあるが、TFTを各種ゲート構造のものとして、種々の組み合わせにしている。
【0292】
即ち、図54(A)は、上述した第12の実施の形態と同様のトップゲート型のnMOSLDD−TFTを表示部に設けているが、図54(B)に示す表示部にはボトムゲート型のnMOSLDD−TFT、図54(C)に示す表示部にはデュアルゲート型のnMOSLDD−TFTをそれぞれ設けている。これらのボトムゲート型、デュアルゲート型MOSTFTのいずれも、後述のように、周辺駆動回路部のトップゲート型MOSTFTと共通の工程で作製可能であるが、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【0293】
なお、図54(B)のボトムゲート型MOSTFTにおいて、図中の71はMo・Ta等のゲート電極であり、72はSiN膜及び73はSiO2 膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型MOSTFTと同様の単結晶シリコン層を用いたチャンネル領域等が形成されている。また、図54(C)のデュアルゲート型MOSTFTにおいて、下部ゲート部はボトムゲート型MOSTFTと同様であるが、上部ゲート部は、ゲート絶縁膜73をSiO2 膜とSiN膜で形成し、この上に上部ゲート電極74を設けている。
【0294】
次に、上記のボトムゲート型MOSTFTの製造方法を図55〜図59で、上記のデュアルゲート型MOSTFTの製造方法を図60〜図62でそれぞれ説明する。なお、周辺駆動回路部のトップゲート型MOSTFTの製造方法は図43〜図47において述べたものと同じであるので、ここでは図示を省略している。
【0295】
表示部において、ボトムゲート型MOSTFTを製造するには、まず、図55の(1)に示すように、基板1上に、モリブデン/タンタル(Mo・Ta)合金のスパッタ膜71(500〜600nm厚)を形成する。
【0296】
次いで、図55の(2)に示すように、フォトレジスト70を所定パターンに形成し、これをマスクにしてMo・Ta膜71をテーパエッチングし、側端部71aが台形状に20〜45度でなだらかに傾斜したゲート電極71を形成する。
【0297】
次いで、図55の(3)に示すように、フォトレジスト70の除去後に、モリブデン・タンタル合金膜71を含む基板1上に、プラズマCVD法等により、SiN膜(約100nm厚)72とSiO2 膜(約200nm厚)73とを、この順に積層したゲート絶縁膜を形成する。
【0298】
次いで、図56の(4)に示すように、図43の(1)と同じ工程において、上述したと同様に絶縁基板1の一主面において、少なくともTFT形成領域に、結晶性サファイア薄膜(厚さ20〜200nm)50を形成する。
【0299】
次いで、図56の(5)に示すように、図43の(2)〜(4)と同じ工程において、上述したと同様に単結晶シリコンをヘテロエピタキシャル成長し、厚さ例えば0.1μm程度の単結晶シリコン層7として析出させる。この際、下地のゲート電極71の側端部71aはなだらかな傾斜面となっているので、この面上には、段差4によるヘテロエピタキシャル成長を阻害せず、段切れなしに単結晶シリコン層7が成長することになる。
【0300】
次いで、図56の(6)に示すように、図44の(5)〜(8)の工程を経た後、図45の(9)と同じ工程において、表示部のnMOSTFTのゲート部をフォトレジスト13でカバーし、露出したnMOSTFTのソース/ドレイン領域にリンイオン14をドーピング(イオン注入)して、N- 型層からなるLDD部15を自己整合的に形成する。このとき、ボトムゲート電極71の存在によって表面高低差(又はパターン)を認識し易く、フォトレジスト13の位置合わせ(マスク合わせ)を行い易く、アライメントずれが生じにくい。
【0301】
次いで、図57の(7)に示すように、図45の(10)と同じ工程において、nMOSTFTのゲート部及びLDD部をフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17をドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19を形成する。
【0302】
次いで、図57の(8)に示すように、図45の(11)と同じ工程において、nMOSTFTの全部をフォトレジスト20でカバーし、ボロンイオン21をドーピング(イオン注入)して周辺駆動回路部のpMOSTFTのP+ 層のソース部及びドレイン部を形成する。
【0303】
次いで、図57の(9)に示すように、図46の(12)と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト24を設け、単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【0304】
次いで、図57の(10)に示すように、図46の(13)と同じ工程において、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、SiO2 膜53(約300nm厚)とリンシリケートガラス(PSG)膜54(約300nm厚)をこの順に全面に形成する。なお、SiO2 膜53とPSG膜54は上述した保護膜25に相当するものである。そして、この状態で単結晶シリコン膜を上述したと同様に活性化処理する。
【0305】
次いで、図58の(11)に示すように、図46の(14)と同じ工程において、汎用フォトリソグラフィ及びエッチング技術により、ソース部のコンタクト用窓開けを行う。そして、全面に400〜500nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、TFTのソース電極26を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス中、約400℃/1hで、シンター処理する。
【0306】
次いで、図58の(12)に示すように、図46の(15)と同じ工程において、高密度プラズマCVD、触媒CVD法等により、PSG膜(約300nm厚)及びSiN膜(約300nm厚)からなる絶縁膜36を全面に形成し、表示用のTFTのドレイン部のコンタクト用窓開けを行う。
【0307】
次いで、図58の(13)に示すように、図47の(16)と同じ工程において、スピンコート等で2〜3μm厚みの感光性樹脂膜28を形成し、図58の(14)に示すように、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に最適な反射特性と視野角特性を得るような凹凸形状パターンを形成し、リフローさせて凹凸粗面28Aからなる反射面下部を形成する。同時に表示用TFTのドレイン部のコンタクト用の樹脂窓開けを行う。
【0308】
次いで、図58の(14)に示すように、図47の(18)と同じ工程において、全面に400〜500nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用TFTのドレイン部19と接続した凹凸形状のアルミニウム反射部29を形成する。
【0309】
以上のようにして、結晶性サファイア薄膜50を高温ヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層7を用いた表示部にボトムゲート型のnMOSLDD−TFT(周辺部ではトップゲート型のpMOSTFT及びnMOSTFTからなるCMOS駆動回路)を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0310】
図59は、表示部に設ける上記のボトムゲート型MOSTFTのゲート絶縁膜をMo・Taの陽極酸化法で形成した例を示す。
【0311】
即ち、図55の(2)の工程後に、図59の(3)に示すようにモリブデン・タンタル合金膜71を公知の陽極酸化処理することによって、その表面にTa2 O5 からなるゲート絶縁膜74を100〜200nm厚に形成する。
【0312】
この後の工程は、図59の(4)に示すように、図55の(4)〜図56の(5)の工程と同様にして結晶性サファイア薄膜50を形成し、単結晶シリコン膜7をヘテロエピタキシャル成長した後、図56の(6)〜図58の(14)の工程と同様にして図59の(5)に示すように、アクティブマトリクス基板30を作製する。
【0313】
次に、表示部において、デュアルゲート型MOSTFTを製造するには、まず、図55の(1)〜図55の(5)までの工程は、上述したと同様に行う。
【0314】
即ち、図60の(6)に示すように、絶縁膜72、73上に結晶性サファイア薄膜50を形成し、更に、この結晶性サファイア薄膜50をシードとして単結晶シリコン層7をヘテロエピタキシャル成長させる。次いで、図44の(7)と同じ工程において、単結晶シリコン薄膜7上の全面に、プラズマCVD、触媒CVD等によりSiO2 膜(約200nm厚)とSiN膜(約100nm厚)をこの順に連続形成して絶縁膜80(これは上述の絶縁膜8に相当)を形成し、更に、Mo・Ta合金のスパッタ膜81(500〜600nm厚)(これは上述のスパッタ膜71に相当)を形成する。
【0315】
次いで、図60の(7)に示すように、図44の(8)と同じ工程において、フォトレジストパターン10を形成し、連続したエッチングによりMo・Ta合金のトップゲート電極82(これは上述のゲート電極12に相当)と、ゲート絶縁膜83(これは上述のゲート絶縁膜11に相当)を形成し、単結晶シリコン薄膜層7を露出させる。
【0316】
次いで、図60の(8)に示すように、図45の(9)と同じ工程において、nMOSTFTのトップゲート部をフォトレジスト13でカバーし、露出した表示用のnMOSTFTのソース/ドレイン領域にリンイオン14をドーピング(イオン注入)して、N- 型層のLDD部15を形成する。
【0317】
次いで、図60(9)に示すように、図45の(10)と同じ工程において、nMOSTFTのゲート部及びLDD部をフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17をドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19を形成する。
【0318】
次いで、図61の(10)に示すように、図45の(11)と同じ工程において、pMOSTFTのゲート部をフォトレジスト20でカバーし、露出した領域にボロンイオン21をドーピング(イオン注入)して周辺駆動回路部のpMOSTFTのP+ 層のソース部及びドレイン部を形成する。
【0319】
次いで、図61の(11)に示すように、図46の(12)と同じ工程において、能動素子部と受動素子部をアイランド化するため、フォトレジスト24を設け、能動素子部と受動素子部以外の単結晶シリコン薄膜層を汎用フォトリソグラフィ及びエッチング技術で選択的に除去する。
【0320】
次いで、図61の(12)に示すように、図46の(13)と同じ工程において、プラズマCVD、高密度プラズマCVD、触媒CVD法等により、SiO2 膜53(約200nm厚)とリンシリケートガラス(PSG)膜54(約300nm厚)を全面に形成する。これらの膜53、54は上述の保護膜25に相当する。そして、単結晶シリコン層7を活性化処理する。
【0321】
次いで、図61の(13)に示すように、図46の(14)と同じ工程において、ソース部のコンタクト用窓開けを行う。そして、全面に400〜500nm厚のアルミニウム又は1%Si入りアルミニウム等のスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース電極26を形成すると同時に、データライン及びゲートラインを形成する。
【0322】
次いで、図62の(14)に示すように、図47の(16)と同じ工程でPSG膜(約300nm厚)及びSiN膜(約300nm厚)からなる絶縁膜36を全面に形成し、表示用のTFTのドレイン部のコンタクト用窓開けを行う。
【0323】
次いで、図62の(15)に示すように、全面に、スピンコート等で2〜3μm厚みの感光性樹脂膜28を形成し、図62の(16)に示すように、図47の(17)、(18)の工程と同様に、少なくとも画素部に凹凸粗面28Aからなる反射面下部を形成し、同時に表示用TFTのドレイン部のコンタクト用の樹脂窓開けを行い、更に表示用TFTのドレイン部19と接続した、最適な反射特性と視野角特性を得るための凹凸形状のアルミニウム等の反射部29を形成する。
【0324】
以上のようにして、結晶性サファイア薄膜50をヘテロエピタキシャル成長のシードとして形成された単結晶シリコン層7を用い、表示部にデュアルゲート型のnMOSLDDTFTを、周辺駆動回路部にトップゲート型のpMOSTFT及びnMOSTFTからなるCMOS駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0325】
<第17の実施の形態>
図63〜図65は、本発明の第17の実施の形態を示すものである。
【0326】
本実施の形態では、上述した実施の形態とは異なり、トップゲート部のゲート電極をアルミニウム等の比較的耐熱性の低い材料で形成している。
【0327】
まず、表示部及び周辺駆動回路部共にトップゲート型MOSTFTを設ける場合には、上述した第12の実施の形態における図43の(1)〜図44の(6)までの工程は同様に行って、図63の(6)に示すように、周辺駆動回路部のpMOSTFT部にN型ウエル7Aを形成する。
【0328】
次いで、図63の(7)に示すように、周辺駆動領域のnMOS及びpMOSTFT全部と、表示領域のnMOSTFTのゲート部をフォトレジスト13でカバーし、露出したnMOSTFTのソース/ドレイン領域にリンイオン14を例えば20kVで5×1013atoms/cm2 のドーズ量でドーピング(イオン注入)して、N- 型層からなるLDD部15を自己整合的に形成する。
【0329】
次いで、図64の(8)に示すように、周辺駆動領域のpMOSTFT全部と、周辺駆動領域のnMOSTFTのゲート部と、表示領域のnMOSTFTのゲート及びLDD部とをフォトレジスト16でカバーし、露出した領域にリン又はひ素イオン17を例えば20kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)して、nMOSTFTのN+ 型層からなるソース部18及びドレイン部19とLDD部15とを形成する。この場合、仮想線のようにレジスト13を残し、これを覆うようにレジスト16を設ければ、レジスト16形成時のマスクの位置合せをレジスト13を目安にでき、マスク合せが容易となり、アライメントずれも少なくなる。
【0330】
次いで、図64の(9)に示すように、周辺駆動領域のnMOSTFT及び表示領域のnMOSTFTの全部とpMOSTFTのゲート部をフォトレジスト20でカバーし、露出した領域にボロンイオン21を例えば10kVで5×1015atoms/cm2 のドーズ量でドーピング(イオン注入)してpMOSTFTのP+ 層のソース部22及びドレイン部23を形成する。
【0331】
次いで、レジスト20の除去後に、図64の(10)に示すように、単結晶シリコン層7、7Aを上述したと同様に活性化処理し、更に表面にゲート絶縁膜12、ゲート電極材料(アルミニウム又は1%Si入りアルミニウム等)11を形成する。ゲート電極材料層11は真空蒸着法又はスパッタ法で形成可能である。
【0332】
次いで、上述したと同様に、各ゲート部をパターニングした後、能動素子部と受動素子部をアイランド化し、更に図65の(11)に示すように、SiO2 膜(約200nm厚)及びリンシリケートガラス(PSG)膜(約300nm厚)をこの順に全面に連続形成して保護膜25を形成する。
【0333】
次いで、図65の(12)に示すように、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全TFTのソース/ドレイン部、及び表示用TFTのソース部のコンタクト用窓開けを行う。
【0334】
そして、全面に500〜600nm厚のアルミニウムのスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路及び表示部のすべてのTFTのソース電極26と周辺駆動回路部のドレイン電極27を形成すると同時に、データライン及びゲートラインを形成する。その後に、フォーミングガス(N2 +H2 )中、約400℃/1hで、シンター処理する。
【0335】
次いで、図46の(15)〜図47の(18)と同様にして単結晶シリコン層7を用いた表示部及び周辺駆動回路部にそれぞれ、アルミニウム又は1%Si入りアルミニウム等をゲート電極とするトップゲート型のnMOSLDD−TFT、pMOSTFT及びnMOSTFTで構成するCMOS駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0336】
本実施の形態では、単結晶シリコン層7の活性化処理後にアルミニウム又は1%Si入りアルミニウム等のゲート電極11を形成しているので、その活性化処理時の熱の影響はゲート電極材料の耐熱性とは無関係となるため、トップゲート電極材料として比較的耐熱性が低く、低コストのアルミニウム又は1%Si入りアルミニウム等でも使用可能となり、電極材料の選択の幅も広がる。これは、表示部がボトムゲート型MOSTFTの場合も同様である。
【0337】
次に、表示部にデュアルゲート型MOSTFT、周辺駆動回路にトップゲート型MOSTFTを設ける場合には、上述した第8の実施の形態における図31の(9)〜図33の(16)で述べた工程と同様に行って、表示部及び周辺駆動回路部にそれぞれ、アルミニウム等をゲート電極とするデュアルゲート型のnMOSLDD−TFT、トップゲート型pMOSTFT及びnMOSTFTで構成するCMOS駆動回路を作り込んだ表示部−周辺駆動回路部一体型のアクティブマトリクス基板30を作製することができる。
【0338】
<第18の実施の形態>
図66〜図67は、本発明の第18の実施の形態を示すものである。
【0339】
図66の例は、上述の第12の実施の形態において、自己整合型LDD構造のTFT、例えばトップゲート型LDD−TFTを複数個連ねたダブルゲート型MOSTFTに関するものである。
【0340】
図67の例は、ボトムゲート型MOSTFTをダブルゲート構造としたもの(A)と、デュアルゲート型MOSTFTをダブルゲート構造としたもの(B)である。
【0341】
これらのダブルゲート型MOSTFTも、上述した図39〜図40で述べたと同様の利点を有する。
【0342】
<第19の実施の形態>
図68〜図76は、本発明の第19の実施の形態を示すものである。
【0343】
上述したように、トップゲート型、ボトムゲート型、デュアルゲート型の各TFTはそれぞれ構造上、機能上の差異又は特長があることから、これらを表示部と周辺駆動回路部において採用する際に、これら各部間でTFTを種々に組み合わせて設けることが有利なことがある。
【0344】
例えば、図68に示すように、表示部にトップゲート型、ボトムゲート型、デュアルゲート型のいずれかのMOSTFTを採用した場合、周辺駆動回路にはトップゲート型MOSTFT、ボトムゲート型MOSTFT、デュアルゲート型MOSTFTのうち、少なくともトップゲート型を採用するか、或いはそれらが混在することも可能である。この組み合わせは12通り(No.1〜No.12)挙げられる。特に、周辺駆動回路のMOSTFTにデュアルゲート構造を用いると、このようなデュアルゲート構造は、上下のゲート部の選択によってトップゲート型にもボトムゲート型にも容易に変更することができ、また、周辺駆動回路の一部に大きな駆動能力のTFTが必要な場合は、デュアルゲート型が必要となる場合もある。例えば、LCD以外の電気光学装置として本発明を有機ELやFED等に適用する場合は必要であると考えられる。
【0345】
図69及び図70は表示部のMOSTFTがLDD構造でないとき、図71及び図72は表示部のMOSTFTがLDD構造であるとき、図73及び図74は周辺駆動回路部のMOSTFTがLDD構造のTFTを含むとき、図75及び図76は周辺駆動回路部と表示部の双方がLDD構造のMOSTFTを含むときのそれぞれにおいて、周辺駆動回路部と表示部の各MOSTFTの組み合わせをチャンネル導電型別に示した各種の例(No.1〜No.216)を示す。
【0346】
このように、図68に示したゲート構造別の組み合わせは、具体的には図69〜図76に示したようになる。これは、周辺駆動回路部がトップゲート型と他のゲート型との混在したMOSTFTからなっている場合も、同様の組み合わせが可能である。なお、図68〜図76に示したTFTの各種組合せは、TFTのチャンネル領域などを単結晶シリコンで形成する場合に限らず、多結晶シリコンやアモルファスシリコン(但し、表示部のみ)で形成する場合も同様に適用可能である。
【0347】
<第20の実施の形態>
図77〜図78は、本発明の第20の実施の形態を示すものである。
【0348】
本実施の形態では、アクティブマトリクス駆動LCDにおいて、周辺駆動回路部は、駆動能力の向上の点から、本発明に基づいて上述の単結晶シリコン層を用いたTFTを設ける。但し、これはトップゲート型に限らず、他のゲート型が混在してよいし、チャンネル導電型も種々であってもよく、また単結晶シリコン層以外の多結晶シリコン層を用いたMOSTFTが含まれていてもよい。これに対し、表示部のMOSTFTは、単結晶シリコン層を用いるのが望ましいが、これに限らず、多結晶シリコンやアモルファスシリコン層を用いたものであってよく、或いは3種のシリコン層の少なくとも2種が混在したものであってもよい。但し、表示部をnMOSTFTで形成するときは、アモルファスシリコン層を用いても実用的なスイッチング速度は得られるが、単結晶シリコン又は多結晶シリコン層の方がTFT面積を小さくでき、画素欠陥の減少の面でもアモルファスシリコンよりは有利である。なお、既述したヘテロエピタキシャル成長時に単結晶シリコンだけでなく、多結晶シリコンも同時に生じ、いわゆるCGS(Continuous grain silicon)構造も含まれることもあるが、これも能動素子と受動素子の形成に利用できる。
【0349】
図77には、各部間でのMOSTFTの各種組み合わせ例(A)、(B)、(C)を示し、図78にはその具体例を例示した。単結晶シリコンを用いると、電流駆動能力が向上するため、素子を小さくでき、大画面化が可能となり、表示部では開口率が向上する。
【0350】
なお、周辺駆動回路部では、上記のMOSTFTだけでなく、ダイオード、キャパシタンス、抵抗、インダクタンス等を集積した電子回路が絶縁基板(ガラス基板等)に一体形成されてよいことは勿論である。
【0351】
<第21の実施の形態>
図79は、本発明の第21の実施の形態例を示すものである。
【0352】
本実施の形態は、上述した各実施の形態がアクティブマトリクス駆動の例についてのものであるのに対し、本発明をパッシブマトリクス駆動に適用したものである。
【0353】
即ち、表示部は、上述したMOSTFTの如きスイッチング素子を設けず、対向する基板に形成した一対の電極間に印加する電圧による電位差でのみ表示部の入射光又は反射光が調光される。こうした調光素子には、反射型、透過型のLCDをはじめ、有機又は無機EL(エレクトロルミネセンス表示素子)、FED(電界放出型表示素子)、LEPD(発光ポリマー表示素子)、LED(発光ダイオード表示素子)なども含まれる。
【0354】
<第22の実施の形態>
図80は、本発明の第22の実施の形態を示すものである。
【0355】
本実施の形態は、本発明をLCD以外の電気光学装置である有機又は無機EL(エレクトロルミネセンス)素子やFED(電界放出型表示素子)、LEPD(発光ポリマー表示素子)、LED(発光ダイオード表示素子)などに適用したものである。
【0356】
即ち、図80(A)には、アクティブマトリクス駆動のEL素子を示し、例えばアモルファス有機化合物を用いた有機EL層(又はZnS:Mnを用いた無機EL層)90を基板1上に設け、その下部に既述した透明電極(ITO)41を形成し、上部に陰極91を形成し、これら両極間の電圧印加によって所定色の発光がフィルタ61を通して得られる。
【0357】
この際、アクティブマトリクス駆動により透明電極41へデータ電圧を印加するために、基板1上の結晶性サファイア膜50(更には段差4)をシードとしてヘテロエピタキシャル成長させた単結晶シリコン層を用いた本発明による単結晶シリコンMOSTFT(即ち、nMOSLDD−TFT)が基板1上に作り込まれている。同様のTFTは周辺駆動回路にも設けられる。このEL素子は、単結晶シリコン層を用いたMOSLDD−TFTで駆動しているので、スイッチング速度が早く、またリーク電流も少ない。なお、上記のフィルタ61は、EL層90が特定色を発光するものであれば、省略可能である。
【0358】
なお、EL素子の場合、駆動電圧が高いため、周辺駆動回路部には、上記のMOSTFT以外に、高耐圧のドライバ素子(高耐圧cMOSTFTとバイポーラ素子など)を設けるのが有利である。
【0359】
図80(B)は、パッシブマトリクス駆動のFEDを示すが、対向するガラス基板1−32間の真空部において、両電極92−93間の印加電圧によって冷陰極94から放出された電子をゲートライン95の選択によって対向する螢光体層96へ入射させ、所定色の発光を得るものである。
【0360】
ここで、エミッタライン92は、周辺駆動回路へ導かれ、データ電圧で駆動されるが、その周辺駆動回路には、本発明に基づいて単結晶シリコン層を用いたMOSTFTが設けられ、エミッタライン92の高速駆動に寄与している。なお、このFEDは、各画素に上記のMOSTFTを接続することにより、アクティブマトリクス駆動させることも可能である。
【0361】
なお、図80(A)の素子において、EL層90の代わりに公知の発光ポリマーを用いれば、パッシブマトリクス又はアクティブマトリクス駆動の発光ポリマー表示装置(LEPD)として構成することができる。その他、図80(B)の素子において、ダイアモンド薄膜をカソード側に用いたFEDと類似のデバイスも構成できる。また、発光ダイオードにおいて、発光部に本発明によりエピタキシャル成長させた単結晶シリコンのMOSTFTにより、例えばガリウム系(ガリウム・アルミニウム・ひ素など)の膜からなる発光部を駆動できる。或いは、本発明のエピタキシャル成長法で発光部の膜を単結晶成長させることも考えられる。
【0362】
以上に述べた本発明の実施の形態は、本発明の技術的思想に基いて種々変形が可能である。
【0363】
例えば、上述した多結晶シリコン膜5の成膜時に、溶解度が大きい3族又は5族元素を、例えばボロン、リン、アンチモン、ひ素、アルミニウム、ガリウム、インジウム、ビスマスなどを多結晶シリコン又はアモルファスシリコン膜5に適量ドープしておけば、成長するシリコンエピタキシャル成長層7のP型又はN型のチャンネル導電型や、そのキャリア濃度を任意に制御することができる。
【0364】
また、上述した第5の実施の形態(インジウム・ガリウム又は金属ガリウムを使用)に、上述した第2又は第3の実施の形態の手法を適用してよい。また、ガラス基板からのイオンの拡散防止のために基板表面にSiN膜(例えば50〜200nm厚)、更には必要に応じてSiO2 膜(例えば100nm厚)を設けてよく、またこれらの膜に既述した如き段差4を形成してもよい。上述した段差はRIE以外にもイオンミリング法などによっても形成可能である。また、上述したように、段差4を基板1に形成する以外にも、結晶性サファイア膜又はサファイア基板自体の厚み内に段差4を形成してもよいことは勿論である。
【0365】
また、上述したサファイア(Al2 O3 )に代えて、単結晶シリコンと格子整合の良好なスピネル構造体(例えばマグネシアスピネル)(MgO・Al2 O3 )や、CaF2 、SrF2 、BaF2 、BP、(Y2 O3 )m 、(ZrO2 )1 -m等が使用可能である。
【0366】
また、本発明は周辺駆動回路のTFTに好適なものであるが、それ以外にもダイオードなどの素子の能動領域や、抵抗、キャパシタンス、インダクタンスなどの受動領域を本発明による単結晶シリコン層で形成することも可能である。
【0367】
【発明の作用効果】
本発明によれば、特に単結晶シリコンと格子整合の良い上記物質層(例えば結晶性サファイア膜)及び上記段差をシードにして、多結晶シリコン又はアモルファスシリコン又はシリコンなどの半導体材料を溶解した低融点金属層から、ヘテロエピタキシャル成長で単結晶シリコン薄膜などの単結晶半導体薄膜を形成し、このエピタキシャル成長層をアクティブマトリクス基板などの駆動基板の周辺駆動回路のトップゲート型MOSTFTや表示部−周辺駆動回路一体型のLCDなどの電気光学装置の周辺駆動回路のトップゲート型MOSTFTなどの能動素子や、抵抗、インダクタンス、キャパシタンス等の受動素子のうちの少なくとも能動素子に用いているので、次の(A)〜(G)に示す顕著な作用効果を得ることができる。
【0368】
(A)単結晶シリコンと格子整合の良い物質層(例えば結晶性サファイア膜)を基板上に形成し、その物質層及び上記段差をシードとしてヘテロエピタキシャル成長させることにより、540cm2/v・sec以上の高い電子移動度の単結晶シリコン薄膜の如き単結晶半導体層が得られるので、高性能ドライバ内蔵の表示用薄膜半導体装置などの電気光学装置の製造が可能となる。
【0369】
(B)特にこの単結晶シリコン薄膜による単結晶シリコントップゲート型TFTは、高いスイッチング特性を有し、LDD構造を有するnMOS又はpMOS又はcMOSTFTの表示部と、高い駆動能力のcMOS、又はnMOS又はpMOSTFT又はこれらの混在からなる周辺駆動回路とを一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、大画面の表示パネルが実現する。
【0370】
(C)そして、上記した物質層及び段差をヘテロエピタキシャル成長のシードとして用い、かつこの物質層上に上記した多結晶又はアモルファスシリコン層などをプラズマ又は減圧CVD(化学的気相成長:基板温度100〜400℃)などの方法で形成でき、上記した低融点金属層は真空蒸着法又はスパッタ法などの方法で形成でき、更に、上記したシリコンエピタキシャル成長時の加熱処理温度は930℃以下が可能であるから、絶縁基板上に比較的低温(例えば400〜450℃)でシリコン単結晶膜を均一に形成することができる。
【0371】
(D)固相成長法の場合のような中温で長時間(約600℃、十数時間)のアニールや、エキシマレーザーアニールが不要となるから、生産性が高く、高価な製造設備が不要でコストダウンが可能となる。
【0372】
(E)このヘテロエピタキシャル成長では、結晶性サファイア膜等の物質層の結晶性、多結晶又はアモルファスシリコンと低融点金属との組成比、基板の加熱温度、冷却速度等の調整により広範囲のP型不純物濃度と高移動度の単結晶シリコン薄膜が容易に得られるので、Vth(しきい値)調整が容易であり、低抵抗化による高速動作が可能である。
【0373】
(F)また、多結晶又はアモルファスシリコン又はシリコン含有低融点金属層の成膜時に、3族又は5族の不純物元素(ボロン、リン、アンチモン、ひ素、ビスマス、アルミニウムなど)を別途適量ドープしておけば、ヘテロエピタキシャル成長による単結晶シリコン薄膜の不純物種及び/又はその濃度、即ちP型/N型等の導電型及び/又はキャリア濃度を任意に制御することができる。
【0374】
(G)結晶性サファイア薄膜などの上記物質層は、様々な原子の拡散バリアになるため、ガラス基板からの不純物の拡散を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるLCD(液晶表示装置)の製造プロセスを工程順に示す断面図である。
【図2】同、LCDの製造プロセスを工程順に示す断面図である。
【図3】同、LCDの製造プロセスを工程順に示す断面図である。
【図4】同、LCDの製造プロセスを工程順に示す断面図である。
【図5】同、LCDの製造プロセスを工程順に示す断面図である。
【図6】同、LCDの製造プロセスを工程順に示す断面図である。
【図7】同、LCDの要部断面図である。
【図8】非晶質基板上のシリコン結晶成長の状況を説明するための概略斜視図である。
【図9】グラフォエピタキシャル成長技術における各種段差形状とシリコン成長結晶方位を示す概略断面図である。
【図10】Si−In状態図(A)及びSi−Ga状態図(B)である。
【図11】本発明の第1の実施の形態によるLCDの全体の概略レイアウトを示す斜視図である。
【図12】同、LCDの等価回路図である。
【図13】同、LCDの概略構成図である。
【図14】本発明の第2の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図15】本発明の第3の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図16】本発明の第4の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図17】同、LCDの要部断面図である。
【図18】同、LCDの製造プロセスを工程順に示す断面図である。
【図19】本発明の第7の実施の形態によるLCDの要部断面図である。
【図20】同、LCDの製造プロセスを工程順に示す断面図である。
【図21】同、LCDの製造プロセスを工程順に示す断面図である。
【図22】同、LCDの製造プロセスを工程順に示す断面図である。
【図23】同、LCDの製造プロセスを工程順に示す断面図である。
【図24】同、LCDの製造プロセスを工程順に示す断面図である。
【図25】同、LCDの製造プロセスを工程順に示す断面図である。
【図26】同、LCDの製造プロセスを工程順に示す断面図である。
【図27】同、LCDの製造プロセスを工程順に示す断面図である。
【図28】本発明の第8の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図29】同、LCDの製造プロセスを工程順に示す断面図である。
【図30】同、LCDの製造プロセスを工程順に示す断面図である。
【図31】同、LCDの製造プロセスを工程順に示す断面図である。
【図32】同、LCDの製造プロセスを工程順に示す断面図である。
【図33】同、LCDの製造プロセスを工程順に示す断面図である。
【図34】同、LCDの製造時の要部断面図である。
【図35】同、LCDの製造時の要部断面図である。
【図36】本発明の第9の実施の形態によるLCDの各種TFTを示す平面図又は断面図である。
【図37】同、LCDの製造時の各種TFTを示す断面図である。
【図38】同、LCDの要部断面図である。
【図39】本発明の第10の実施の形態によるLCDの要部断面図又は平面図である。
【図40】同、LCDの各種TFTの要部断面図である。
【図41】同、LCDのTFTの等価回路図である。
【図42】本発明の第11の実施の形態によるLCDのTFTの要部断面図である。
【図43】本発明の第12の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図44】同、LCDの製造プロセスを工程順に示す断面図である。
【図45】同、LCDの製造プロセスを工程順に示す断面図である。
【図46】同、LCDの製造プロセスを工程順に示す断面図である。
【図47】同、LCDの製造プロセスを工程順に示す断面図である。
【図48】同、LCDの要部断面図である。
【図49】本発明の第13の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図50】本発明の第14の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図51】本発明の第15の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図52】同、LCDの要部断面図である。
【図53】同、LCDの製造プロセスを工程順に示す断面図である。
【図54】本発明の第16の実施の形態によるLCDの要部断面図である。
【図55】同、LCDの製造プロセスを工程順に示す断面図である。
【図56】同、LCDの製造プロセスを工程順に示す断面図である。
【図57】同、LCDの製造プロセスを工程順に示す断面図である。
【図58】同、LCDの製造プロセスを工程順に示す断面図である。
【図59】同、LCDの製造プロセスを工程順に示す断面図である。
【図60】同、LCDの製造プロセスを工程順に示す断面図である。
【図61】同、LCDの製造プロセスを工程順に示す断面図である。
【図62】同、LCDの製造プロセスを工程順に示す断面図である。
【図63】本発明の第17の実施の形態によるLCDの製造プロセスを工程順に示す断面図である。
【図64】同、LCDの製造プロセスを工程順に示す断面図である。
【図65】同、LCDの製造プロセスを工程順に示す断面図である。
【図66】本発明の第18の実施の形態によるLCDの要部断面図又は平面図である。
【図67】同、LCDの各種TFTの要部断面図である。
【図68】本発明の第19の実施の形態によるLCDの各部TFTの組み合せを示す図である。
【図69】同、LCDの各部TFTの組み合せを示す図である。
【図70】同、LCDの各部TFTの組み合せを示す図である。
【図71】同、LCDの各部TFTの組み合せを示す図である。
【図72】同、LCDの各部TFTの組み合せを示す図である。
【図73】同、LCDの各部TFTの組み合せを示す図である。
【図74】同、LCDの各部TFTの組み合せを示す図である。
【図75】同、LCDの各部TFTの組み合せを示す図である。
【図76】同、LCDの各部TFTの組み合せを示す図である。
【図77】本発明の第20の実施の形態によるLCDの概略レイアウト図である。
【図78】同、LCDの各部TFTの組み合わせを示す図である。
【図79】本発明の第21の実施例によるデバイスの概略レイアウト図である。
【図80】本発明の第22の実施の形態によるEL及びFEDの要部断面図である。
【符号の説明】
1…ガラス(又は石英)基板、4…段差、7…単結晶シリコン層、
9…Mo・Ta層、11…ゲート電極、12…ゲート酸化膜、
14、17…N型不純物イオン、15…LDD部、
18、19…N+ 型ソース又はドレイン領域、21…P型不純物イオン、
22、23…P+ 型ソース又はドレイン領域、25、36…絶縁膜、
26、27、31、41…電極、28…平坦化膜、28A…粗面(凹凸)、
29…反射膜(又は電極)、30…LCD(TFT)基板、
33、34…配向膜、35…液晶、37、46…カラーフィルタ層、
43…ブラックマスク層、50…結晶性サファイア薄膜
Claims (6)
- 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを第1の基板上に有し、この第1の基板と第2の基板との間に所定の光学材料を介在させてなる電気光学装置の製造方法において、
前記第1の基板の一方の面上に段差を形成する上程と、
前記第1の基板の前記一方の面上に、サファイア、スピネル構造体、フッ化カルシウ ム、フッ化ストロンチウム、フッ化バリウム、リン化ボロン、酸化イットリウム及び酸 化ジルコニウムからなる群より選ばれた物質からなる物質層を形成する工程と、
この物質層を含む前記第1の基板上に多結晶又はアモルファスシリコン層の如き半導 体層を所定厚さに形成する工程と、
前記物質層を含む前記第1の基板上であって前記半導体層上又は下に低融点金属層を 形成するか、或いは、前記物質層を含む前記第1の基板上にシリコンの如き半導体材料 を含有する低融点金属層を形成する工程と、
加熱処理によって前記半導体層又は前記半導体材料を前記低融点金属層に溶解させる 工程と、
次いで冷却処理によって前記半導体層の半導体材料又は前記低融点金属層の半導体材 料を前記物質層及び前記段差をシードとしてヘテロ及びグラフォエピタキシャル成長さ せ、単結晶シリコン層の如き単結晶半導体層を析出させる工程と、
この単結晶半導体層に所定の処理を施して、前記段差による凹部内に存在する前記単 結晶半導体層をチャンネル領域とし、この両側に前記凹部外へ延設された前記単結晶半 導体層をソース領域及びドレイン領域とする電界効果トランジスタの構成層を形成する 工程と
を有することを特徴とする、電気光学装置の製造方法。 - 前記第1の基板上に前記段差を形成し、この段差を含む前記第1の基板上に前記物質層を形成し、この物質層上に前記単結晶シリコン層を形成する、請求項1に記載した電気光学装置の製造方法。
- 断面において底面に対し側面が直角状若しくは下端側へ傾斜状となるような前記凹部として前記段差を形成し、この段差を前記物質層と共に前記単結晶シリコン層のエピタキシャル成長時のシードとする、請求項2に記載した電気光学装置の製造方法。
- 前記物質層に前記段差を形成し、この段差を含む前記物質層上に前記単結晶シリコン層を形成する、請求項1に記載した電気光学装置の製造方法。
- 断面において底面に対し側面が直角状若しくは下端側へ傾斜状となるような前記凹部として前記段差を形成し、この段差を前記物質層と共に前記単結晶シリコン層のエピタキシャル成長時のシードとする、請求項4に記載した電気光学装置の製造方法。
- 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを基板上に有する、電気光学装置用の駆動基板の製造方法において、
前記基板の一方の面上に段差を形成する工程と、
前記基板の前記一方の面上に、サファイア、スピネル構造体、フッ化カルシウム、フ ッ化ストロンチウム、フッ化バリウム、リン化ボロン、酸化イットリウム及び酸化ジル コニウムからなる群より選ばれた物質からなる物質層を形成する工程と、
この物質層を含む前記基板上に多結晶又はアモルファスシリコン層の如き半導体層を 所定厚さに形成する工程と、
前記物質層を含む前記基板上であって前記半導体層上又は下に低融点金属層を形成す るか、或いは、前記物質層を含む前記基板上にシリコンの如き半導体材料を含有する低 融点金属層を形成する工程と、
加熱処理によって前記半導体層又は前記半導体材料を前記低融点金属層に溶解させる 工程と、
次いで、冷却処理によって前記半導体層の半導体材料又は前記低融点金属層の半導体 材料を前記物質層及び前記段差をシードとしてヘテロ及びグラフォエピタキシャル成長 させ、単結晶シリコン層の如き単結晶半導体層を析出させる工程と、
この単結晶半導体層に所定の処理を施して、前記段差による凹部内に存在する前記単 結晶半導体層をチャンネル領域とし、この両側に前記凹部外へ延設された前記単結晶半 導体層をソース領域及びドレイン領域とする電界効果トランジスタの構成層を形成する 工程と
を有することを特徴とする、電気光学装置用の駆動基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27173798A JP4228248B2 (ja) | 1998-09-25 | 1998-09-25 | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
US09/798,852 US6696309B2 (en) | 1998-09-25 | 2001-03-02 | Methods for making electrooptical device and driving substrate therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27173798A JP4228248B2 (ja) | 1998-09-25 | 1998-09-25 | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000101089A JP2000101089A (ja) | 2000-04-07 |
JP2000101089A5 JP2000101089A5 (ja) | 2005-11-04 |
JP4228248B2 true JP4228248B2 (ja) | 2009-02-25 |
Family
ID=17504139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27173798A Expired - Fee Related JP4228248B2 (ja) | 1998-09-25 | 1998-09-25 | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4228248B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170108176A (ko) * | 2008-12-11 | 2017-09-26 | 오스람 오엘이디 게엠베하 | 유기발광다이오드 및 조명수단 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113325641B (zh) * | 2018-06-29 | 2022-12-30 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
-
1998
- 1998-09-25 JP JP27173798A patent/JP4228248B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170108176A (ko) * | 2008-12-11 | 2017-09-26 | 오스람 오엘이디 게엠베하 | 유기발광다이오드 및 조명수단 |
KR102029563B1 (ko) | 2008-12-11 | 2019-10-07 | 오스람 오엘이디 게엠베하 | 유기발광다이오드 및 조명수단 |
US10605422B2 (en) | 2008-12-11 | 2020-03-31 | Osram Opto Semiconductors Gmbh | Organic-light-emitting diode |
US11585504B2 (en) | 2008-12-11 | 2023-02-21 | Pictiva Displays International Limited | Organic-light-emitting diode |
US11828425B2 (en) | 2008-12-11 | 2023-11-28 | Pictiva Displays International Limited | Organic-light emitting diode |
Also Published As
Publication number | Publication date |
---|---|
JP2000101089A (ja) | 2000-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4366732B2 (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
US6521525B2 (en) | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same | |
US6767755B2 (en) | Method of producing electrooptical device and method of producing driving substrate for driving electrooptical device | |
US6504215B1 (en) | Electro-optical apparatus having a display section and a peripheral driving circuit section | |
JP2000101088A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000231124A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000187243A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP4300435B2 (ja) | 電気光学装置の製造方法、及び電気光学装置用の駆動基板の製造方法 | |
JP4228248B2 (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000235355A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000231118A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000180893A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP4366731B2 (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000231122A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000122090A (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000214484A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000068514A (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000124459A (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000111948A (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000155334A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000114540A (ja) | 電気光学装置の製造方法及び電気光学装置用の製造方法 | |
JP2000122087A (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000111949A (ja) | 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法 | |
JP2000180892A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
JP2000187252A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |