TWI651848B - 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體 - Google Patents

金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體 Download PDF

Info

Publication number
TWI651848B
TWI651848B TW105141259A TW105141259A TWI651848B TW I651848 B TWI651848 B TW I651848B TW 105141259 A TW105141259 A TW 105141259A TW 105141259 A TW105141259 A TW 105141259A TW I651848 B TWI651848 B TW I651848B
Authority
TW
Taiwan
Prior art keywords
layer
metal oxide
oxide semiconductor
dielectric layer
semiconductor layer
Prior art date
Application number
TW105141259A
Other languages
English (en)
Other versions
TW201822354A (zh
Inventor
葉家宏
黃景亮
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105141259A priority Critical patent/TWI651848B/zh
Priority to CN201710061636.0A priority patent/CN106783627B/zh
Priority to US15/837,996 priority patent/US10566357B2/en
Publication of TW201822354A publication Critical patent/TW201822354A/zh
Application granted granted Critical
Publication of TWI651848B publication Critical patent/TWI651848B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Abstract

本發明提供金屬氧化物半導體層的結晶方法、半導體結構、半導體結構的製作方法、主動陣列基板、及氧化銦鎵鋅晶體。結晶方法包含以下步驟：形成一非結晶金屬氧化物半導體層於一基板上方；形成一氧化物層於非結晶金屬氧化物半導體層上；形成一非晶矽層於氧化物層上；以及以一雷射照射非晶矽層，以加熱非晶矽層，受熱之非晶矽層加熱非結晶金屬氧化物半導體層，使非結晶金屬氧化物半導體層轉變為一結晶化金屬氧化物半導體層。

Description

金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
本發明係關於金屬氧化物半導體層的結晶方法、半導體結構、半導體結構的製作方法、主動陣列基板、及氧化銦鎵鋅晶體，特別係關於利用受熱之非晶矽層作為熱源以結晶化非結晶金屬氧化物半導體層的方法，及利用此方法所形成之半導體結構及主動陣列基板。
近年來，由於半導體製造技術的進步，薄膜電晶體(Thin-film transistor，TFT)的製程亦趨於簡單及快速，使得TFT被廣泛應用於電腦晶片、手機晶片、TFT液晶顯示器(Liquid crystal display，LCD)等。其中，一種常用的製作薄膜電晶體的方法為背通道蝕刻(Back channel etch，BCE)，包含下述步驟，先形成金屬層覆蓋主動層，再圖案化金屬層以形成源極及汲極，圖案化步驟可利用濕蝕刻或是乾蝕刻進行。然而，當蝕刻劑移除了主動層上方的金 屬層後，主動層相當容易因為暴露於蝕刻劑下而受到損傷，而造成薄膜電晶體的良率下降。
有鑒於此，需要一種使主動層能夠抵抗蝕刻劑侵蝕的製作薄膜電晶體的方法，及利用此方法所形成之結構。
本發明提供一種金屬氧化物半導體層的結晶方法，包含以下步驟：形成一非結晶金屬氧化物半導體層於一基板上方；形成一第一氧化物層於非結晶金屬氧化物半導體層上；形成一非晶矽層於第一氧化物層上；以及以一雷射照射非晶矽層，以加熱非晶矽層，受熱之非晶矽層加熱非結晶金屬氧化物半導體層，使非結晶金屬氧化物半導體層轉變為一結晶化金屬氧化物半導體層。
在一實施方式中，在形成非結晶金屬氧化物半導體層於基板上方之前，進一步包含形成一第二氧化物層於基板上，其中第二氧化物層夾置於基板與非結晶金屬氧化物半導體層之間。
在一實施方式中，雷射係準分子雷射、藍光雷射或綠光雷射。
在一實施方式中，雷射之脈衝能量為約70mJ/cm2至約600mJ/cm2。
在一實施方式中，以雷射照射非晶矽層包含使受熱之非晶矽層轉變為一多晶矽層。
在一實施方式中，在以雷射照射非晶矽層之前，進一步包含以快速加熱製程處理非晶矽層。
本發明提供一種半導體結構，其包含：一基板；一第一閘極，位於基板上；一閘極絕緣層，位於第一閘極上；一結晶化金屬氧化物半導體層，位於閘極絕緣層上；以及一第一源極及一第一汲極，位於結晶化金屬氧化物半導體層上，其中結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，這些金屬氧化物半導體晶粒各具有一結晶軸，這些結晶軸約相互平行。
在一實施方式中，結晶軸約垂直於結晶化金屬氧化物半導體層之一表面。
在一實施方式中，各金屬氧化物半導體晶粒為一層狀結構，層狀結構之層面約平行於結晶化金屬氧化物半導體層之一表面。
在一實施方式中，結晶化金屬氧化物半導體層包含氧化銦鎵鋅、氧化銦錫鋅、氧化鉿銦鋅或氧化銦鋅。
在一實施方式中，各金屬氧化物半導體晶粒之尺寸介於約1奈米至約5.5奈米。
在一實施方式中，結晶化金屬氧化物半導體層為全結晶態。
在一實施方式中，結晶軸與表面的一法線之間的夾角為0~7度。
在一實施方式中，半導體結構進一步包含一氧化物層，位於結晶化金屬氧化物半導體層與第一源極及第一 汲極之間。
在一實施方式中，半導體結構進一步包含一氧化物層，位於閘極絕緣層及結晶化金屬氧化物半導體層上，第一源極及第一汲極貫穿過氧化物層以接觸結晶化金屬氧化物半導體層。
在一實施方式中，半導體結構進一步包含：一氧化物層，位於閘極絕緣層及結晶化金屬氧化物半導體層上；一圖案化多晶矽層，位於氧化物層上；一第一介電質層，位於圖案化多晶矽層上；一第二閘極，位於第一介電質層上；一第二介電質層，位於第二閘極上；一第二源極，位於第二介電質層上，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層；以及一第二汲極，位於第二介電質層上，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層，其中第一源極位於第二介電質層上，貫穿過氧化物層、第一介電質層及第二介電質層以接觸結晶化金屬氧化物半導體層，第一汲極貫穿過氧化物層、第一介電質層及第二介電質層以接觸結晶化金屬氧化物半導體層，第一源極等電位連接第二源極。
在一實施方式中，半導體結構進一步包含：一氧化物層，位於閘極絕緣層及結晶化金屬氧化物半導體層上；一圖案化多晶矽層，位於氧化物層上；一第二閘極，位於基板及閘極介電層之間，並重疊於圖案化多晶矽層；一第一介電質層，位於圖案化多晶矽層上；一第二介電質層，位於第一介電質層上；一第二源極，位於第二介電質層上，貫 穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層；以及一第二汲極，位於第二介電質層上，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層，其中第一源極位於第二介電質層上，貫穿過氧化物層、第一介電質層及第二介電質層以接觸結晶化金屬氧化物半導體層，第一汲極貫穿過氧化物層、第一介電質層及第二介電質層以接觸結晶化金屬氧化物半導體層，第一源極等電位連接第二源極。
本發明提供一種半導體結構，其包含：一基板；一結晶化金屬氧化物半導體層，位於基板上，包含複數個金屬氧化物半導體晶粒，這些金屬氧化物半導體晶粒各具有一結晶軸，這些結晶軸約相互平行；一氧化物層，位於結晶化金屬氧化物半導體層上；一圖案化多晶矽層，位於氧化物層上；一第一介電質層，位於圖案化多晶矽層上；一第一閘極，位於第一介電質層上；一第二閘極，位於第一介電質層上；一第二介電質層，位於第一閘極及第二閘極上；一第一源極，位於第二介電質層上，貫穿過氧化物層、第一介電質層及第二介電質層以接觸結晶化金屬氧化物半導體層；一第一汲極，位於第二介電質層上，貫穿過氧化物層、第一介電質層及第二介電質層以接觸結晶化金屬氧化物半導體層；一第二源極，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層，第二源極等電位連接第一源極；以及一第二汲極，位於第二介電質層上，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層。
本發明提供一種主動陣列基板，其包含：一顯 示區；一週邊區，圍繞顯示區；至少一畫素結構，位於顯示區內，包含一結晶化金屬氧化物半導體的電晶體；以及一閘極驅動電路，位於週邊區內，包含一多晶矽的電晶體。
在一實施方式中，結晶化金屬氧化物半導體的電晶體包含：一基板；一閘極，位於基板上；一閘極絕緣層，位於閘極上；一結晶化金屬氧化物半導體層，位於閘極絕緣層上；以及一源極及一汲極，位於結晶化金屬氧化物半導體層上，其中結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，這些金屬氧化物半導體晶粒各具有一結晶軸，這些結晶軸約相互平行。
在一實施方式中，多晶矽的電晶體包含：一圖案化多晶矽層；一第一介電質層，位於圖案化多晶矽層上；一閘極，位於第一介電質層上；一第二介電質層，位於閘極上；一源極，位於第二介電質層上，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層；以及一汲極，位於第二介電質層上，貫穿過第一介電質層及第二介電質層以接觸圖案化多晶矽層。
本發明提供一種半導體結構的製作方法，其包含：接收一基材；形成一非結晶金屬氧化物半導體層於基材上；形成一氧化物層於非結晶金屬氧化物半導體層上；形成一非晶矽層於氧化物層上；以一雷射照射非晶矽層，以加熱非晶矽層，受熱之非晶矽層加熱非結晶金屬氧化物半導體層，使非結晶金屬氧化物半導體層轉變為一結晶化金屬氧化物半導體層，且受熱之非晶矽層轉變為一多晶矽層；圖案化 多晶矽層，以形成一圖案化多晶矽層；以及形成一共用電極，連接圖案化多晶矽層及結晶化金屬氧化物半導體層。
在一實施方式中，在形成共用電極之前，進一步包含以下步驟：形成一第一介電質層於圖案化多晶矽層上；形成一第一閘極於第一介電質層上；形成一第二介電質層於第一閘極上；以及形成一第一開口、一第二開口、一第三開口及一第四開口，第一及第二開口貫穿過第一介電質層及第二介電質層，以暴露出圖案化多晶矽層，第三及第四開口貫穿過氧化物層、第一介電質層及第二介電質層，以暴露出結晶化金屬氧化物半導體層。
在一實施方式中，形成共用電極包含：形成一第一源極於第一開口中、一第一汲極於第二開口中、一第二源極於第三開口中以及一第二汲極於第四開口中，其中第一源極等電位連接第二源極，以構成共用電極。
在一實施方式中，基材包含：一基板；一閘極，位於基板上，重疊於結晶化金屬氧化物半導體層；以及一閘極絕緣層，位於閘極上。
在一實施方式中，基材包含：一基板；一閘極，位於基板上，重疊於圖案化多晶矽層；以及一閘極絕緣層，位於閘極上。
在一實施方式中，在形成第二介電質層於第一介電質層上之前，進一步包含形成一第二閘極於第一介電質層上，第二閘極重疊於結晶化金屬氧化物半導體層。
本發明提供一種氧化銦鎵鋅晶體，氧化銦鎵鋅 晶體的化學式為InGaZnO4；氧化銦鎵鋅晶體屬於三斜晶系，空間群為P1，Z=1，晶格常數a在9.98Å至10.18Å的範圍內，晶格常數b在3.199Å至3.399Å的範圍內，晶格常數c在3.199Å至3.399Å的範圍內，晶軸夾角α在59.00°至61.00°的範圍內，晶軸夾角β在69.84°至71.84°的範圍內，晶軸夾角γ在59.51至61.51°的範圍內。
參考下面的描述和所附的專利請求範圍，本發明的這些和其他特徵、方面和優點將變得更好理解。
應該理解的是，前述的一般性描述和下列具體說明僅僅是示例性和解釋性的，並旨在提供所要求的本發明的進一步說明。
100‧‧‧結晶方法
110、120、130、140、150‧‧‧操作
200‧‧‧半導體結構
210‧‧‧基板
220‧‧‧第一氧化物層
230‧‧‧非結晶金屬氧化物半導體層
230a‧‧‧結晶化金屬氧化物半導體層
232‧‧‧下表面
234‧‧‧上表面
240‧‧‧第二氧化物層
250‧‧‧非晶矽層
250a‧‧‧多晶矽層
260‧‧‧雷射
700‧‧‧半導體結構
710‧‧‧基板
712‧‧‧閘極
720‧‧‧閘極絕緣層
730a‧‧‧結晶化金屬氧化物半導體層
740‧‧‧氧化物層
750a‧‧‧多晶矽層
762‧‧‧源極
764‧‧‧汲極
770‧‧‧保護層
780‧‧‧畫素電極
800‧‧‧半導體結構
900‧‧‧半導體結構
910‧‧‧基板
912‧‧‧閘極
920‧‧‧閘極絕緣層
930‧‧‧非結晶金屬氧化物半導體層
930a‧‧‧結晶化金屬氧化物半導體層
940‧‧‧氧化物層
950‧‧‧非晶矽層
950a‧‧‧多晶矽層
952a‧‧‧圖案化多晶矽層
960‧‧‧雷射
962‧‧‧源極
964‧‧‧汲極
1000‧‧‧半導體結構
1010‧‧‧介電質層
1020‧‧‧閘極
1030‧‧‧介電質層
1042、1044、1046、1048‧‧‧開口
1062‧‧‧源極
1064‧‧‧汲極
1066‧‧‧源極
1068‧‧‧汲極
1120‧‧‧閘極
1200‧‧‧半導體結構
1210‧‧‧顯示區
1212‧‧‧畫素結構
1220‧‧‧週邊區
1222‧‧‧閘極驅動電源
1230‧‧‧閘極
d1、d2、d3、d4‧‧‧層間間距
本發明上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的了解，其中：第1圖係根據本發明之一實施方式所繪示的金屬氧化物半導體層的結晶方法100；第2A~2D圖係根據本發明之一實施方式所繪示之半導體結構200在製程各個階段中的剖面示意圖；第3圖係結晶化金屬氧化物半導體層230a之上視掃描式電子顯微鏡(Scanning electron microscope，SEM)影像圖；第4圖係半導體結構200之高解析度穿透式電子顯微鏡 (High-resolution transmission electron microscope，HRTEM)影像圖；第5A、5B及5C圖分別係結晶化金屬氧化物半導體層230a之上層、中層及下層之高解析度穿透式電子顯微鏡影像圖；第6A、6B及6C圖分別係第5A、5B及5C圖經逆向快速傅立葉轉換(Inverse Fast Fourier Transform，IFFT)處理後之影像圖；第7A圖係本發明所提出之氧化銦鎵鋅的單位晶格的側視圖；第7B圖係經由理論計算所得之氧化銦鎵鋅晶體的側視圖；第7C圖係經由理論計算所得之氧化銦鎵鋅晶體的俯視圖；第8A圖係第4圖之結晶化金屬氧化物半導體層230a在側視下之高解析度穿透式電子顯微鏡影像圖經逆向快速傅立葉轉換處理後的影像圖；第8B圖係第4圖之結晶化金屬氧化物半導體層230a在俯視下之高解析度穿透式電子顯微鏡影像圖經逆向快速傅立葉轉換處理後的影像圖；第9A~9B圖係根據本發明之一實施方式所繪示之半導體結構700在製程各個階段中的剖面示意圖；第10圖係根據本發明之一實施方式所繪示之半導體結構800的剖面示意圖； 第11A~11C圖係根據本發明之一實施方式所繪示之半導體結構900在製程各個階段中的剖面示意圖；第12A~12B圖係根據本發明之一實施方式所繪示之半導體結構1000在製程各個階段中的剖面示意圖；第13圖係根據本發明之一實施方式所繪示之半導體結構1100的剖面示意圖；第14圖係根據本發明之一實施方式所繪示之半導體結構1200的剖面示意圖；以及第15圖係根據本發明之一實施方式所繪示之主動陣列基板。
本發明之目的及優點，藉由下列實施方式中伴隨圖式與元件符號之詳細敘述後，將更為顯著。
為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施方式，圖式中相同之號碼代表相同或相似之元件，並且為求清楚說明，元件之大小或厚度可能誇大顯示，並未依照原尺寸作圖。此外，為簡化圖式起見，一些結構與元件在圖式中將以簡單示意的方式繪示之。然而，應瞭解到所提供之實施方式並非用以限制本發明所涵蓋的範圍。這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。
在本文中，使用第一、第二與第三等等之詞彙， 是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本發明的本意。
本發明提供一種金屬氧化物半導體層的結晶方法，請同時參閱第1圖和第2A~2D圖。第1圖係根據本發明之一實施方式所繪示的金屬氧化物半導體層的結晶方法100。結晶方法100包含操作110、操作120、操作130、操作140及操作150。第2A~2D圖係根據本發明之一實施方式所繪示之半導體結構200在製程各個階段中的剖面示意圖。雖然下文中利用一系列的操作或步驟來說明在此揭露之方法，但是這些操作或步驟所示的順序不應被解釋為本發明的限制。例如，某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外，並非必須執行所有繪示的操作、步驟及/或特徵才能實現本發明的實施方式。此外，在此所述的每一個操作或步驟可以包含數個子步驟或動作。
在操作110，如第2A圖所示，形成第一氧化物層220於基板210上，在一實施方式中，基板210為玻璃基板，然而在一些實施方式中，基板210亦可使用塑膠基板，例如聚醯亞胺(polyimide，PI)、聚萘二甲酸乙二醇酯(poly(ethylene naphthalate)，PEN)或聚醚(polyester，PES)等。在操作120，如第2A圖所示，形 成非結晶金屬氧化物半導體層230於第一氧化物層220上。在操作130，如第2B圖所示，形成第二氧化物層240於非結晶金屬氧化物半導體層230上。在操作140，如第2C圖所示，形成非晶矽層250於第二氧化物層240上。在一實施方式中，第一氧化物層220及第二氧化物層240係獨立為氧化矽(SiOX)、五氧化二鉭(tantalum pentoxide，Ta2O5)、氧化鋁(aluminum oxide，Al2O3)、氧化鋯(Zircon，ZrO2)或其組合。
在一實施方式中，第一氧化物層220可藉由濺鍍(sputtering)、旋轉塗佈(spin-on)、化學氣相沉積(chemical vapor deposition，CVD)、原子層沉積(atomic layer deposition，ALD)、低壓化學氣相沉積(low pressure CVD，LPCVD)或物理氣相沉積(physical vapor deposition，PVD)形成於基板210上。請參照上述方式以形成非結晶金屬氧化物半導體層230及第二氧化物層240。其中，濺鍍能夠在較低的溫度下進行，且操作較為簡易。
在操作150，如第2C圖所示，以雷射260照射非晶矽層250，非晶矽層250吸收雷射260後溫度升高，受熱之非晶矽層250的熱能穿過第二氧化物層240，加熱非結晶金屬氧化物半導體層230，使非結晶金屬氧化物半導體層230內原子重新排列而形成結晶，轉變為如第2D圖所示之結晶化金屬氧化物半導體層230a。換而言之，經過雷射260照射後，受熱之非晶矽層250能夠作為加熱非結晶金屬氧化物半導體層230的熱源。並且，以雷射260照射非晶矽層250 時，受熱之非晶矽層250內的原子會進行重排，而轉變為多晶矽層250a。特別注意的是，本發明設置第二氧化物層240在非晶矽層250與非結晶金屬氧化物半導體層230之間，第二氧化物層240不易因受熱而發生剝離(peel)。在一些實施方式中，也可以氮化物層取代第二氧化物層240，但是進行操作150時，氮化物層與非晶矽層250及非結晶金屬氧化物半導體層230間的介面需要更小心地處理以避免出現剝離問題。此外，由於本發明係利用受熱之非晶矽層250加熱非結晶金屬氧化物半導體層230，基板210並不太會受到影響。
在第2C圖之實施方式中，非結晶金屬氧化物半導體層230係夾設於第一氧化物層220與第二氧化物層240之間，因此當熱到達非結晶金屬氧化物半導體層230時，第一氧化物層220可作為保溫層，使熱不易散失，而有利於形成結晶化金屬氧化物半導體層230a。
在一實施方式中，可省略操作110，直接形成非結晶金屬氧化物半導體層230於基板210上，再進行後續的操作130~150。
在一實施方式中，雷射260係準分子雷射、藍光雷射或綠光雷射，選用波長近似於非晶矽的吸收波長的雷射260，能夠更有效地加熱非晶矽，非晶矽的吸收波長約為350~750nm。若選用準分子雷射照射非晶矽層，亦即利用準分子雷射退火(Excimer laser annealing，ELA)製程處理非晶矽層。在一實施方式中，雷射260之脈衝能量為約70mJ/cm2至約600mJ/cm2。在一實施方式中，在以雷射260 照射非晶矽層250之前，進一步包含以快速加熱製程(Rapid thermal processing，RTP)處理非晶矽層250，預防氫爆的發生。
在一實施方式中，非結晶金屬氧化物半導體層230可包含氧化銦鎵鋅、氧化銦錫鋅、氧化鉿銦鋅或氧化銦鋅。因此，根據所使用之非結晶金屬氧化物半導體層230的不同，結晶化金屬氧化物半導體層230a亦包含氧化銦鎵鋅、氧化銦錫鋅、氧化鉿銦鋅或氧化銦鋅。特別注意的是，結晶化金屬氧化物半導體層230a具有抗酸蝕刻液的特性，例如具有抗鋁酸、氫氟酸或草酸的特性。
在一實施方式中，結晶化金屬氧化物半導體層230a包含複數個金屬氧化物半導體晶粒，這些金屬氧化物半導體晶粒各具有一結晶軸，結晶軸約垂直於結晶化金屬氧化物半導體層之上表面234，或是結晶軸約垂直於結晶化金屬氧化物半導體層之下表面232。在本發明之一實施方式中，雷射260係以近乎垂直於上表面234或下表面232的方向照射非晶矽層250，因此熱量的傳導方向係由上往下，因此使得金屬氧化物半導體亦沿著此傳導方向結晶，換句話說，金屬氧化物半導體晶粒之結晶軸約平行於雷射260的照射方向。因此可知，由於非結晶金屬氧化物半導體層各處皆受到同一方向的雷射的照射，因此結晶化金屬氧化物半導體層內的這些金屬氧化物半導體晶粒的結晶軸大致上彼此平行。
此外，由於係以多道雷射260分次照射非晶矽 層250，因此，每次照射時所產生的熱會使非結晶金屬氧化物半導體層230局部結晶，經過多道雷射260不斷地照射，而形成多個金屬氧化物半導體晶粒。在一實施方式中，提供足夠的雷射260，能夠使所有的非結晶金屬氧化物半導體層230結晶化，而形成全結晶態的結晶化金屬氧化物半導體層230a。換句話說，全結晶態的結晶化金屬氧化物半導體層230a係由多個金屬氧化物半導體晶粒所構成，可知結晶化金屬氧化物半導體層230a為一種多晶。根據本發明一實施方式，結晶化金屬氧化物半導體層230a中的複數個金屬氧化物半導體晶粒各具有一結晶軸，並且，這些結晶軸彼此大致平行。
在第2C圖中，雷射260係以近乎垂直於上表面234或下表面232的方向照射非晶矽層250，各金屬氧化物半導體晶粒為一層狀結構，層狀結構之層面約平行於結晶化金屬氧化物半導體層之上表面234或下表面232。層狀結構之細節請參照後續第6A~6C圖的描述。
在一實施方式中，雷射260係以近乎垂直於上表面234的方向照射非晶矽層250，各金屬氧化物半導體晶粒的結晶軸與上表面234的一法線之間的夾角為0~7度。在一實施方式中，各金屬氧化物半導體晶粒之尺寸介於約1奈米至約5.5奈米。
在一實施方式中，選取非結晶金屬氧化物半導體層230之材料為氧化銦鎵鋅(InGaZnO4)，其中銦：鎵：鋅：氧的莫耳比為1：1：1：4，利用結晶方法100，形成結 晶化金屬氧化物半導體層230a，根據結晶化金屬氧化物半導體層230a的X光繞射(X-ray diffraction，XRD)圖譜(未示出)，可以觀察到在散射角2 θ為30~40度之間有較強的訊號，代表形成氧化銦鎵鋅(InGaZnO4)結晶。進一步測試此結晶化金屬氧化物半導體層230a對於鋁酸、氫氟酸和草酸的抗蝕刻能力，鋁酸係由硝酸、磷酸和醋酸混合而成。鋁酸蝕刻結晶化金屬氧化物半導體層230a的蝕刻速率約為7.62埃/秒，然而，鋁酸蝕刻非結晶金屬氧化物半導體層230的蝕刻速率大於80埃/秒；氫氟酸蝕刻結晶化金屬氧化物半導體層230a的蝕刻速率約為9.9埃/秒，氫氟酸蝕刻非結晶金屬氧化物半導體層230的蝕刻速率大於120埃/秒；草酸蝕刻結晶化金屬氧化物半導體層230a的蝕刻速率約為1.24埃/秒，草酸蝕刻非結晶金屬氧化物半導體層230的蝕刻速率約為5.7埃/秒。由以上實驗結果可以證實本發明之金屬氧化物半導體層的結晶方法，能夠產生具有抗鋁酸、氫氟酸及草酸侵蝕特性的結晶化金屬氧化物半導體層。更詳細地說，由於結晶化金屬氧化物半導體層中的原子整齊排列，而較少空缺，使得這些蝕刻液不易進入結構的內部，而使得結晶化金屬氧化物半導體層具有良好的抗侵蝕特性。
請參照第3圖，第3圖係結晶化金屬氧化物半導體層230a之上視掃描式電子顯微鏡影像圖。全結晶態的結晶化金屬氧化物半導體層230a具有凹凸不平的表面，可以觀察到結晶顆粒的生成。請參照第4圖，第4圖係半導體結構200之高解析度穿透式電子顯微鏡影像圖，顏色最深之層 為結晶化金屬氧化物半導體層230a，其厚度大約為40nm，結晶化金屬氧化物半導體層230a的上下兩層分別為第一氧化物層220及第二氧化物層240。
第5A、5B及5C圖分別係第4圖的結晶化金屬氧化物半導體層230a之上層、中層及下層之高解析度穿透式電子顯微鏡影像圖，經逆向快速傅立葉轉換(Inverse Fast Fourier Transform，IFFT)處理後為第6A、6B及6C圖。在第6A、6B及6C圖中皆可觀察到明顯的晶界，可知結晶化金屬氧化物半導體層230a內部確實包含了多個金屬氧化物半導體晶粒，並且，由於雷射260係以近乎垂直於上表面234的方向照射非晶矽層250，以加熱非結晶金屬氧化物半導體層230，而形成結晶化金屬氧化物半導體層230a，各金屬氧化物半導體晶粒為如第6A、6B及6C圖所示之層狀結構，層狀結構之層面約平行於結晶化金屬氧化物半導體層230a之上表面234。亦可視為這些金屬氧化物半導體晶粒各具有一結晶軸，這些結晶軸約相互平行。並且，由於在第6A、6B及6C圖中均呈現了結晶型態，證明確實能夠透過結晶方法100，形成全結晶態的結晶化金屬氧化物半導體層230a。此外，結晶化金屬氧化物半導體層230a之上層、中層及下層之奈米電子束繞射(nano-beam electron diffraction，NBED)影像圖(未示出)皆呈現明顯的繞射點，亦可以證實上層、中層及下層皆發生結晶。
接下來，本發明進一步利用理論計算的方式分析金屬氧化物半導體晶粒的結構。首先，建立氧化銦鎵鋅的 單位晶格(Unit cell)，第7A圖係本發明所提出之氧化銦鎵鋅的單位晶格的側視圖。繪示第7A圖的單位晶格的軟體為VESTA(K.Momma and F.Izumi,"VESTA 3 for three-dimensional visualization of crystal,volumetric and morphology data," J.Appl.Crystallogr.,44,1272-1276(2011).)。再利用理論計算的方式可得到由此單位晶格所建立之氧化銦鎵鋅晶體收斂後的模擬結果，最後再與實驗結果進行比較。
本發明所提出之氧化銦鎵鋅晶體的化學式為InGaZnO4，氧化銦鎵鋅晶體屬於三斜晶系(Triclinic crystal system)，空間群(Space group)為P1，單位晶格中所含的分子數Z=1，晶格常數(lattice constant)a在9.98Å至10.18Å的範圍內，晶格常數b在3.199Å至3.399Å的範圍內，晶格常數c在3.199Å至3.399Å的範圍內。晶格常數b與c之間的晶軸夾角為α，α在59.00°至61.00°的範圍內，晶格常數a與c之間的晶軸夾角為β，β在69.84°至71.84°的範圍內，晶格常數a與b之間的晶軸夾角為γ，γ在59.51至61.51°的範圍內。在一實施方式中，晶格常數a為10.08Å，晶格常數b為3.299Å，晶格常數c為3.299Å。晶格常數b與c之間的晶軸夾角α為60.00°，晶格常數a與c之間的晶軸夾角β為70.84°，晶格常數a與b之間的晶軸夾角γ為60.51°。
利用電子結構計算可得到由本發明之單位晶格所建立之氧化銦鎵鋅晶體收斂後的結果。電子結構計算係運 用密度泛函理論、虛位勢近似法及投影擴充波法(Projector augmented-wave，PAW)。模擬軟體為Quantum ESPRESSO(P.Giannozzi,et.al(2009),“QUANTUM ESPRESSO：a modular and open-source software project for quantum simulations of materials,”Journal of Physics；Condensed Matter,39,395502；www.quantum-espresso.org.)。平面波截止動量(Kinetic cut-off kinetic energy cutoff for wavefunctions)為50里德伯(Rydberg)；泛函方法係選用Quantum ESPRESSO所提供的PBE交換-相關泛函(Perdew-Burke-Ernzerhof exchange-correlation functional)，再配合投影擴充波法；塊材系統計算k-空間格點密度為11×11x11；表面系統計算為1×3×3；在計算體系中，每個原子力收斂條件為小於10-3eV/Ang。模擬結果請參照第7B及7C圖。
第7B圖係由理論計算所得之氧化銦鎵鋅晶體的側視圖，由第7B圖可看出晶體中的最小重複單元的側面形狀為如第7B圖所標示出之斜方形。第7C圖係由理論計算所得之氧化銦鎵鋅晶體的俯視圖，由第7C圖可看出晶體中的最小重複單元的俯視形狀為如第7C圖所標示出之斜方形。繪示上述第7B及7C圖的氧化銦鎵鋅晶體的軟體亦為VESTA。
接下來，將第7B圖及第7C圖與第8A圖及第8B圖進行比較，第8A圖係第4圖之結晶化金屬氧化物半導體層230a在側視下之高解析度穿透式電子顯微鏡影像圖經逆向 快速傅立葉轉換處理後的影像圖。第8B圖係第4圖之結晶化金屬氧化物半導體層230a在俯視下之高解析度穿透式電子顯微鏡影像圖經逆向快速傅立葉轉換處理後的影像圖。
在第8A圖中，可以看出在側視下結晶化金屬氧化物半導體層230a中層面之間的間距為2.6Å及2.8Å，與第7B圖之模擬結果進行比較，第7B圖之層間間距d1為2.8Å，層間間距d2為2.6Å。在第8B圖中，可以看出在俯視下結晶化金屬氧化物半導體層230a中層面之間的間距為2.5Å及2.7Å，與第7C圖之模擬結果進行比較，層間間距d3為2.5Å，層間間距d4為2.7Å。由以上比較結果可以得知由本發明之單位晶格所建立之氧化銦鎵鋅晶體與電子顯微鏡影像圖所示之晶體結構幾乎完全相同，由此可得知本發明所提出之氧化銦鎵鋅晶體能夠對應第4圖之金屬氧化物半導體晶粒的內部結構，因此，藉由第7B圖及第8B圖的模擬結果能夠得知第4圖之金屬氧化物半導體晶粒在側視下及俯視下的原子排列。
根據第1~8B圖，可以得知透過第1圖所示之的金屬氧化物半導體層的結晶方法，經過雷射照射後，非結晶金屬氧化物半導體層能夠轉變結晶化金屬氧化物半導體層，由於結晶化金屬氧化物半導體層中的原子整齊排列，而較少空缺，使得蝕刻液不易進入結構的內部，而使得結晶化金屬氧化物半導體層具有抗鋁酸、氫氟酸及草酸侵蝕的特性。
因此，本發明利用此結晶方法的優點，提供一 種新的半導體結構及其製作方法。第9A~9B圖係根據本發明之一實施方式所繪示之半導體結構700在製程各個階段中的剖面示意圖。
請參照第1圖和第2A~2D圖所述之實施方式，形成如第9A圖所示之結構。首先，接收基板710，形成閘極712於基板710上，形成閘極絕緣層720於閘極712上，閘極絕緣層720之材料可為氧化物，接下來，依序於閘極絕緣層720上形成非結晶金屬氧化物半導體層、氧化物層及非晶矽層之疊層，再以雷射照射非晶矽層，形成如第9A圖所示之結晶化金屬氧化物半導體層730a、氧化物層740及多晶矽層750a。
接下來，移除氧化物層740及多晶矽層750a，形成金屬層覆蓋結晶化金屬氧化物半導體層730a，並圖案化金屬層形成如第9B圖所示之源極762及汲極764，以形成背通道蝕刻型薄膜電晶體。值得注意的是，由於結晶化金屬氧化物半導體層730a具有良好的抗酸侵蝕特性，因此，在對於金屬層進行背通道蝕刻製程時，酸性蝕刻液(例如：鋁酸、氫氟酸或草酸蝕刻液)不易對結晶化金屬氧化物半導體層730a造成損傷，而維持了作為主動層之結晶化金屬氧化物半導體層730a的結構和性質，提高了最終所形成的薄膜電晶體的良率。由於可利用濕蝕刻製程進行圖案化金屬層以形成源極及汲極，而使得製程成本較低。
在一實施方式中，金屬層之材料為鉬(Mo)、鋁(Al)、銅(Cu)、銀(Ag)、鈦(Ti)、鉭(Ta)、錫(Sn)、鎳(Ni)、 金(Au)、鎢(W)、鉻(Cr)、鉑(Pt)、合金或其組合。在一實施方式中，金屬層為單層金屬層或是金屬疊層。舉例來說，金屬層為鉬/鋁/鉬的金屬疊層，其具有較低的阻值。
接下來，在閘極絕緣層720、結晶化金屬氧化物半導體層730a、源極762及汲極764上形成保護層770，保護層770具有一些開口以暴露出汲極764，並形成導電層780於保護層770之上，且透過這些開口接觸汲極764，而形成如第9B圖所示之半導體結構700。換句話說，藉由保護層770沒有完全覆蓋汲極764，導電層780能夠透過沒有被保護層770覆蓋的部分來與汲極764接觸。在半導體結構700中，閘極712位於基板710上，閘極絕緣層720位於閘極712上，結晶化金屬氧化物半導體層730a位於閘極絕緣層720上，源極762及汲極764位於結晶化金屬氧化物半導體層730a上，保護層770位於源極762及汲極764上，導電層780透過保護層770中之開口接觸汲極764。
請參照第10圖，第10圖係根據本發明之一實施方式所繪示之半導體結構800的剖面示意圖。與半導體結構700的差異在於，半導體結構800多了一層在結晶化金屬氧化物半導體層730a之上且在源極762及汲極764之下的氧化物層740，半導體結構800之製作過程請參考半導體結構700之實施方式，移除第9A圖所示之多晶矽層750a，留下結晶化金屬氧化物半導體層730a及氧化物層740於閘極絕緣層720上，形成金屬層於氧化物層740上，並圖案化金屬層形成如第10圖所示之源極762及汲極764，以形成島型 (island)結構的薄膜電晶體，再進行後續形成保護層770及導電層780的步驟，形成半導體結構800。
第11A~11C圖係根據本發明之一實施方式所繪示之半導體結構900在製程各個階段中的剖面示意圖。首先，接收一基材，基材包含基板910、位於基板910上的閘極912、及位於閘極912上的閘極絕緣層920。閘極絕緣層920之材料可為氧化物。依序於基材上形成非結晶金屬氧化物半導體層930、氧化物層940及非晶矽層950，再以雷射960照射非晶矽層950，以加熱非晶矽層950，受熱之非晶矽層950加熱非結晶金屬氧化物半導體層930，使非結晶金屬氧化物半導體層930轉變為形成如第11B圖所示之結晶化金屬氧化物半導體層930a，且受熱之非晶矽950層轉變為多晶矽層950a。
接下來，移除多晶矽層950a，蝕刻氧化物層940以形成一些開口暴露出結晶化金屬氧化物半導體層930a，再形成源極962和汲極964，源極962及汲極964貫穿過氧化物層940以接觸結晶化金屬氧化物半導體層930a，形成如第11C圖所示之半導體結構900。此為另一種島型結構的薄膜電晶體的實施方式。並且，由於閘極912在結晶化金屬氧化物半導體層930a之下，此處為下閘極(Bottom gate)結構。
第12A~12B圖係根據本發明之一實施方式所繪示之半導體結構1000在製程各個階段中的剖面示意圖。在形成如第11B圖所示之結構之後，對多晶矽層950a進行圖案化，以形成如第12A圖所示之圖案化多晶矽層952a。 接下來，形成共用電極以連接圖案化多晶矽層952a及結晶化金屬氧化物半導體層930a。
在一實施方式中，形成共用電極包含以下步驟，形成介電質層1010於圖案化多晶矽層952a上，形成閘極1020於介電質層1010上，形成介電質層1030於閘極1020上，以及形成開口1042、開口1044、開口1046及開口1048，開口1046及開口1048貫穿過介電質層1010及介電質層1030，以暴露出圖案化多晶矽層952a，開口1042及開口1044貫穿過氧化物層940、介電質層1010及介電質層1030，以暴露出結晶化金屬氧化物半導體層930a。
接下來，形成源極1062於開口1042中、汲極1064於開口1044中、源極1066於開口1046中及汲極1068於開口1048中，其中源極1062電位連接源極1066，以構成共用電極。
在半導體結構1000中，閘極912位於基板910上，閘極絕緣層920位於閘極912上，結晶化金屬氧化物半導體層930a位於閘極絕緣層920上，氧化物層940位於閘極絕緣層920及結晶化金屬氧化物半導體層930a上，圖案化多晶矽層952a位於氧化物層940上，介電質層1010位於圖案化多晶矽層952a及氧化物層940上，閘極1020位於介電質層1010上，介電質層1030位於閘極1020上，源極1066及汲極1068位於介電質層1030上，貫穿過介電質層1010及介電質層1030以接觸圖案化多晶矽層952a，源極1062及汲極1064位於介電質層1030上，貫穿過氧化物層940、介電質 層1010及介電質層1030以接觸結晶化金屬氧化物半導體層930a，源極1062等電位連接源極1066。
在第11A~11B及12A~12B圖所示之實施方式中，受熱之非晶矽層950能夠作為熱源，以形成具有抗酸蝕刻特性的結晶化金屬氧化物半導體層930a，而形成具有抗酸蝕刻特性主動層的電晶體，同時，受熱之非晶矽層950轉變為多晶矽層950a，多晶矽層950a可被圖案化為圖案化多晶矽層952a以作為另一電晶體的主動層，換句話說，非晶矽層950具備了上述兩種用途。並且，本發明之製作半導體結構的方法有效率地同時製作出兩種具有不同特性的電晶體。舉例來說，可利用第11A~11B及12A~12B圖之實施方式形成互補式金屬氧化物半導體(Complementary metal oxide semiconductor，CMOS)結構。
第13圖係根據本發明之一實施方式所繪示之半導體結構1100的剖面示意圖。在一實施方式中，基材包含基板910、及位於基板910上的閘極絕緣層920。並且，在形成介電質層1030於介電質層1010上之前，進一步包含形成閘極1120於介電質層1010上，閘極1120重疊於結晶化金屬氧化物半導體層930a。形成半導體結構1100之步驟請參照第12A~12B圖之實施方式，在此不再贅述。由於閘極1120在結晶化金屬氧化物半導體層930a之上，此處為上閘極(Top gate)結構。
第14圖係根據本發明之一實施方式所繪示之半導體結構1200的剖面示意圖。在一實施方式中，基材包 含基板910、閘極912、閘極1230及閘極絕緣層920。並且，閘極912重疊於結晶化金屬氧化物半導體層930a，閘極1230重疊於圖案化多晶矽層952a。形成半導體結構1200之步驟請參照第12A~12B圖之實施方式，在此不再贅述。由於閘極1230在圖案化多晶矽層952a之下，此處為下閘極(Bottom gate)結構。
請參照第15圖，第15圖係根據本發明之一實施方式所繪示之主動陣列基板。主動陣列基板包含顯示區1210及圍繞顯示區1210的週邊區1220，至少一畫素結構1212位於顯示區1210內，畫素結構1212包含結晶化金屬氧化物半導體的電晶體，閘極驅動電路1222位於週邊區1220內，閘極驅動電路1222包含多晶矽的電晶體。
結晶化金屬氧化物半導體的電晶體係指以結晶化金屬氧化物半導體層作為主動層的電晶體，其結構細節，舉例而言，可參照半導體結構900、半導體結構1000、半導體結構1100或半導體結構1200，結晶化金屬氧化物半導體的電晶體可為下閘極結構或上閘極結構。
多晶矽的電晶體係指以多晶矽層作為主動層的電晶體，其結構細節，舉例而言，可參照半導體結構1000、半導體結構1100或半導體結構1200。舉例來說，如第12B圖所示，多晶矽的電晶體包含圖案化多晶矽層952a、位於圖案化多晶矽層952a上的介電質層1010、位於介電質層1010上的閘極1020，位於閘極1020上的介電質層1030，位於介電質層1030上的源極1066及汲極1068，源極1066 及汲極1068貫穿過介電質層1010及介電質層1030以接觸圖案化多晶矽層952a。並且，根據第11A~11B及12A~12B圖所示之實施方式，能夠同時形成畫素結構1212中的結晶化金屬氧化物半導體的電晶體及閘極驅動電路1222中的多晶矽的電晶體，將形成兩種電晶體的製程整合在一起，達到簡化製程的優點。
綜上所述，本發明提供了金屬氧化物半導體層的結晶方法、半導體結構、半導體結構的製作方法、主動陣列基板、及氧化銦鎵鋅晶體。利用雷射加熱非晶矽層，使受熱之非晶矽層作為熱源以結晶化非結晶金屬氧化物半導體層，形成具有抗酸侵蝕特性的結晶化金屬氧化物半導體層。並將此結晶方法的優勢運用於形成半導體結構及主動陣列基板的過程中，能夠避免作為主動層之結晶化金屬氧化物半導體層受到酸蝕刻液的損傷。此外，由於在結晶過程中，基板不太會受到高熱的影響，因此，在以玻璃材質或塑膠為基板的情況下，本發明之結晶方法能夠適用於薄膜電晶體的製程，並提高薄膜電晶體的良率。
雖然本發明已以實施方式揭露如上，以上所述僅為本發明之較佳實施方式，並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之均等變化與修飾，皆應屬本發明之涵蓋範圍，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (13)

  1. 一種金屬氧化物半導體層的結晶方法，包含：形成一非結晶金屬氧化物半導體層於一基板上方；形成一第一氧化物層於該非結晶金屬氧化物半導體層上；形成一非晶矽層於該第一氧化物層上；以及以一雷射照射該非晶矽層，以加熱該非晶矽層，受熱之該非晶矽層加熱該非結晶金屬氧化物半導體層，使該非結晶金屬氧化物半導體層轉變為一結晶化金屬氧化物半導體層。
  2. 一種半導體結構，包含：一基板；一第一閘極，位於該基板上；一閘極絕緣層，位於該第一閘極上；一結晶化金屬氧化物半導體層，位於該閘極絕緣層上，該結晶化金屬氧化物半導體層的所有下表面直接接觸該閘極絕緣層的上表面；以及一第一源極及一第一汲極，位於該結晶化金屬氧化物半導體層上，其中該結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，該些金屬氧化物半導體晶粒各具有一結晶軸，該些結晶軸約相互平行，該結晶化金屬氧化物半導體層為全結晶態。
  3. 如請求項2所述之半導體結構，其中該結晶軸約垂直於該結晶化金屬氧化物半導體層之一表面。
  4. 如請求項2所述之半導體結構，其中各該金屬氧化物半導體晶粒為一層狀結構，該層狀結構之一層面約平行於該結晶化金屬氧化物半導體層之一表面。
  5. 如請求項2所述之半導體結構，其中該結晶化金屬氧化物半導體層包含氧化銦鎵鋅、氧化銦錫鋅、氧化鉿銦鋅或氧化銦鋅。
  6. 如請求項2所述之半導體結構，其中各該金屬氧化物半導體晶粒之尺寸介於約1奈米至約5.5奈米。
  7. 如請求項2所述之半導體結構，其中該結晶軸與該表面的一法線之間的夾角為0~7度。
  8. 一種半導體結構，包含：一基板；一第一閘極，位於該基板上；一閘極絕緣層，位於該第一閘極上；一結晶化金屬氧化物半導體層，位於該閘極絕緣層上，該結晶化金屬氧化物半導體層的所有下表面直接接觸該閘極絕緣層的上表面，其中該結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，該些金屬氧化物半導體晶粒各具有一結晶軸，該些結晶軸約相互平行，該結晶化金屬氧化物半導體層為全結晶態；一第一源極及一第一汲極，位於該結晶化金屬氧化物半導體層上；一氧化物層，位於該閘極絕緣層及該結晶化金屬氧化物半導體層上；一圖案化多晶矽層，位於該氧化物層上；一第一介電質層，位於該圖案化多晶矽層上；一第二閘極，位於該第一介電質層上；一第二介電質層，位於該第二閘極上；一第二源極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層；以及一第二汲極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層，其中該第一源極位於該第二介電質層上，貫穿過該氧化物層、該第一介電質層及該第二介電質層以接觸該結晶化金屬氧化物半導體層，該第一汲極貫穿過該氧化物層、該第一介電質層及該第二介電質層以接觸該結晶化金屬氧化物半導體層，該第一源極等電位連接該第二源極。
  9. 一種半導體結構，包含：一基板；一第一閘極，位於該基板上；一閘極絕緣層，位於該第一閘極上；一結晶化金屬氧化物半導體層，位於該閘極絕緣層上，該結晶化金屬氧化物半導體層的所有下表面直接接觸該閘極絕緣層的上表面，其中該結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，該些金屬氧化物半導體晶粒各具有一結晶軸，該些結晶軸約相互平行，該結晶化金屬氧化物半導體層為全結晶態；一第一源極及一第一汲極，位於該結晶化金屬氧化物半導體層上；一氧化物層，位於該閘極絕緣層及該結晶化金屬氧化物半導體層上；一圖案化多晶矽層，位於該氧化物層上；一第二閘極，位於該基板及該閘極介電層之間，並重疊於該圖案化多晶矽層；一第一介電質層，位於該圖案化多晶矽層上；一第二介電質層，位於該第一介電質層上；一第二源極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層；以及一第二汲極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層，其中該第一源極位於該第二介電質層上，貫穿過該氧化物層、該第一介電質層及該第二介電質層以接觸該結晶化金屬氧化物半導體層，該第一汲極貫穿過該氧化物層、該第一介電質層及該第二介電質層以接觸該結晶化金屬氧化物半導體層，該第一源極等電位連接該第二源極。
  10. 一種半導體結構，包含：一基材；一結晶化金屬氧化物半導體層，位於該基材上，該結晶化金屬氧化物半導體層的所有下表面直接接觸該基材的上表面，其中該結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，該些金屬氧化物半導體晶粒各具有一結晶軸，該些結晶軸約相互平行，該結晶化金屬氧化物半導體層為全結晶態；一氧化物層，位於該結晶化金屬氧化物半導體層上；一圖案化多晶矽層，位於該氧化物層上；一第一介電質層，位於該圖案化多晶矽層上；一第一閘極，位於該第一介電質層上；一第二閘極，位於該第一介電質層上；一第二介電質層，位於該第一閘極及該第二閘極上；一第一源極，位於該第二介電質層上，貫穿過該氧化物層、該第一介電質層及該第二介電質層以接觸該結晶化金屬氧化物半導體層；一第一汲極，位於該第二介電質層上，貫穿過該氧化物層、該第一介電質層及該第二介電質層以接觸該結晶化金屬氧化物半導體層；一第二源極，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層，該第二源極等電位連接該第一源極；以及一第二汲極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層。
  11. 一種主動陣列基板，包含：一顯示區；一週邊區，圍繞該顯示區；至少一畫素結構，位於該顯示區內，包含一結晶化金屬氧化物半導體的電晶體；以及一閘極驅動電路，位於該週邊區內，包含一多晶矽的電晶體，其中該結晶化金屬氧化物半導體的電晶體包含：一基板；一第一閘極，位於該基板上；一閘極絕緣層，位於該第一閘極上；一結晶化金屬氧化物半導體層，位於該閘極絕緣層上，該結晶化金屬氧化物半導體層的所有下表面直接接觸該閘極絕緣層的上表面；以及一第一源極及一第一汲極，位於該結晶化金屬氧化物半導體層上，其中該結晶化金屬氧化物半導體層包含複數個金屬氧化物半導體晶粒，該些金屬氧化物半導體晶粒各具有一結晶軸，該些結晶軸約相互平行，該結晶化金屬氧化物半導體層為全結晶態。
  12. 如請求項11所述之主動陣列基板，其中該多晶矽的電晶體包含：一圖案化多晶矽層；一第一介電質層，位於該圖案化多晶矽層上；一第二閘極，位於該第一介電質層上；一第二介電質層，位於該第二閘極上；一第二源極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層；以及一第二汲極，位於該第二介電質層上，貫穿過該第一介電質層及該第二介電質層以接觸該圖案化多晶矽層。
  13. 一種氧化銦鎵鋅晶體，該氧化銦鎵鋅晶體的化學式為InGaZnO4；該氧化銦鎵鋅晶體屬於三斜晶系，空間群為P1，Z=1，晶格常數a在9.98Å至10.18Å的範圍內，晶格常數b在3.199Å至3.399Å的範圍內，晶格常數c在3.199Å至3.399Å的範圍內，晶軸夾角α在59.00°至61.00°的範圍內，晶軸夾角β在69.84°至71.84°的範圍內，晶軸夾角γ在59.51至61.51°的範圍內。
TW105141259A 2016-12-13 2016-12-13 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體 TWI651848B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105141259A TWI651848B (zh) 2016-12-13 2016-12-13 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
CN201710061636.0A CN106783627B (zh) 2016-12-13 2017-01-26 金属氧化物半导体层的结晶方法、半导体结构、主动阵列基板、及氧化铟镓锌晶体
US15/837,996 US10566357B2 (en) 2016-12-13 2017-12-11 Method for crystallizing metal oxide semiconductor layer, semiconductor structure, active array substrate, and indium gallium zinc oxide crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105141259A TWI651848B (zh) 2016-12-13 2016-12-13 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體

Publications (2)

Publication Number Publication Date
TW201822354A TW201822354A (zh) 2018-06-16
TWI651848B true TWI651848B (zh) 2019-02-21

Family

ID=58955134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141259A TWI651848B (zh) 2016-12-13 2016-12-13 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體

Country Status (3)

Country Link
US (1) US10566357B2 (zh)
CN (1) CN106783627B (zh)
TW (1) TWI651848B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840380B2 (en) 2018-04-19 2020-11-17 Au Optronics Corporation Active device substrate and manufacturing method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273404B (zh) * 2017-07-12 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
WO2019061289A1 (en) 2017-09-29 2019-04-04 Boe Technology Group Co., Ltd. NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING NETWORK SUBSTRATE
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
TWI689096B (zh) * 2018-08-24 2020-03-21 友達光電股份有限公司 金屬氧化物結晶結構及具有此金屬氧化物結晶結構之顯示面板的電路結構及薄膜電晶體
CN110707046A (zh) * 2019-09-17 2020-01-17 深圳市华星光电技术有限公司 阵列基板及其制备方法
US11646237B2 (en) * 2020-01-19 2023-05-09 Applied Materials, Inc. Methods and apparatuses for depositing amorphous silicon atop metal oxide
US11664474B2 (en) 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel
CN111987111B (zh) * 2020-08-12 2023-09-05 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
US20160086802A1 (en) * 2014-09-24 2016-03-24 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide tft

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1317735C (zh) 2003-01-23 2007-05-23 友达光电股份有限公司 可促进电子迁移率提高的缓冲层及含该层的薄膜晶体管
JP2006019609A (ja) * 2004-07-05 2006-01-19 Hitachi Displays Ltd 画像表示装置
JP5245287B2 (ja) 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
US20110006297A1 (en) * 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
KR101376461B1 (ko) * 2009-10-08 2014-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
WO2013069045A1 (ja) 2011-11-07 2013-05-16 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
CN102709160B (zh) 2012-03-01 2018-06-22 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
US9985055B2 (en) * 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN103700665B (zh) 2013-12-13 2016-03-02 京东方科技集团股份有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法、显示装置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
CN103928341A (zh) 2014-04-21 2014-07-16 上海和辉光电有限公司 能提高晶粒尺寸的多晶硅制造方法
CN104078621B (zh) 2014-06-20 2016-09-07 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
TWI593024B (zh) 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110062436A1 (en) * 2009-09-16 2011-03-17 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US20110156024A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
US20160086802A1 (en) * 2014-09-24 2016-03-24 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide tft

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840380B2 (en) 2018-04-19 2020-11-17 Au Optronics Corporation Active device substrate and manufacturing method thereof

Also Published As

Publication number Publication date
TW201822354A (zh) 2018-06-16
US10566357B2 (en) 2020-02-18
CN106783627A (zh) 2017-05-31
US20180166474A1 (en) 2018-06-14
CN106783627B (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
TWI651848B (zh) 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
JP5015473B2 (ja) 薄膜トランジスタアレイ及びその製法
TWI374546B (en) Method of manufacturing thin film transistor, thin film transistor, and display unit
EP3121840B1 (en) Thin-film transistor and preparation method therefor, array substrate, and display panel
WO2017107274A1 (zh) 一种低温多晶硅薄膜晶体管及其制备方法
JP2004273614A (ja) 半導体装置およびその製造方法
US20170192321A1 (en) Array substrate and manufacturing method thereof, display device
JPH1195261A (ja) 液晶表示装置およびその作製方法
KR20130023021A (ko) 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
US11362216B2 (en) Active device substrate and manufacturing method thereof
US20150295094A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US20140175423A1 (en) Thin film transistor array panel and method of manufacturing the same
US10916662B2 (en) Oxide thin film transistor, array substrate, and preparation methods thereof
TWI305682B (en) Bottom substrate for liquid crystal display device and the method of making the same
JP5309387B2 (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
WO2020113771A1 (zh) 阵列基板及其制作方法、显示面板
CN107342260B (zh) 一种低温多晶硅tft阵列基板制备方法及阵列基板
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
TWI611463B (zh) 金屬氧化物半導體層的結晶方法及半導體結構
TW201044106A (en) Method for fabricating polysilicon hard mask using metal catalyst and semiconductor device using the same
JP2006352119A (ja) シリコン薄膜トランジスタ及びその製造方法
US20170084458A1 (en) Method of fabricating crystalline indium-gallium-zinc oxide semiconductor layer and thin film transistor
TW201119039A (en) Array substrate for display device and method of fabricating the same
US10600915B2 (en) Flexible substrate structure, flexible transistor and method for fabricating the same
WO2019019584A1 (zh) 显示装置、阵列基板及其制造方法