CN111987111B - 一种阵列基板、阵列基板制程方法及显示面板 - Google Patents

一种阵列基板、阵列基板制程方法及显示面板 Download PDF

Info

Publication number
CN111987111B
CN111987111B CN202010806540.4A CN202010806540A CN111987111B CN 111987111 B CN111987111 B CN 111987111B CN 202010806540 A CN202010806540 A CN 202010806540A CN 111987111 B CN111987111 B CN 111987111B
Authority
CN
China
Prior art keywords
layer
array substrate
seed layer
gate insulating
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010806540.4A
Other languages
English (en)
Other versions
CN111987111A (zh
Inventor
翟玉浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202010806540.4A priority Critical patent/CN111987111B/zh
Priority to PCT/CN2020/114869 priority patent/WO2022032784A1/zh
Priority to US15/734,399 priority patent/US11664474B2/en
Publication of CN111987111A publication Critical patent/CN111987111A/zh
Application granted granted Critical
Publication of CN111987111B publication Critical patent/CN111987111B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例提供一种阵列基板、阵列基板制程方法及显示面板,该阵列基板包括:基板、栅极、栅极绝缘层、种子层以及半导体层。所述基板包括相对设置的第一面和第二面。所述栅极部分覆盖所述第一面。所述栅极绝缘层设置在所述栅极远离所述第一面的一侧,且延伸至所述第一面。所述种子层设置在所述栅极绝缘层远离所述栅极的一侧。所述半导体层部分覆盖所述种子层远离所述栅极绝缘层的一侧,且所述半导体层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构。通过纳米晶粒生长形成的凹凸形结构,增强半导体层的吸光性,解决响应速度慢的问题。

Description

一种阵列基板、阵列基板制程方法及显示面板
技术领域
本申请涉及半导体技术领域,具体涉及一种阵列基板、阵列基板制程方法及显示面板。
背景技术
低成本和低功耗的光电探测器显示面板(photodetectors)对于智能穿戴产品在遥感、光度计、热成像、环境监控等方面的应用至关重要。光电探测器主要基于量子点,超晶格和异质结结构等被广泛使用,目前光电探测器低电荷传输迁移率成为发展的瓶颈。
铟镓锌氧化物薄膜晶体管(IGZO TFT)具有低的亚阈值摆幅(S.S.),关态电流密度低,并且具有10–50cm2V-1s-1的高电子迁移率。将铟镓锌氧化物(indium gallium zincoxide,IGZO)与光敏感膜层结合后,在具有高迁移率的电子传输层的情况,可以更有效地将光转换为电流,因此异质结晶体管显示面板可以实现高效率和高响应率。相关技术中采用双层结构对传感器性能进行调节,下层调节阈值电压,上层吸收光。但相关技术中吸收光的效率较低。如何对双层结构进行改善,来提高半导体的吸收光的效率,从而提高光的敏感性是需要解决的问题。
发明内容
本申请实施例提供一种阵列基板、阵列基板制程方法及显示面板,能够提高薄膜晶体管器件对光的敏感性。
本申请提供一种阵列基板,包括:
基板,所述基板包括相对设置的第一面和第二面;
栅极,所述栅极部分覆盖所述第一面;
栅极绝缘层,所述栅极绝缘层设置在所述栅极远离所述第一面的一侧,且延伸至所述第一面;
种子层,所述种子层设置在所述栅极绝缘层远离所述栅极的一侧;
半导体层,所述半导体层部分覆盖所述种子层远离所述栅极绝缘层的一侧,且所述半导体层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构。
在一些实施例中,所述半导体层包括结晶层和导电层,所述结晶层部分覆盖所述种子层远离所述栅极绝缘层的一侧,且所述结晶层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构,所述导电层对应设置在所述结晶层远离所述种子层的一侧,且所述导电层具有纳米晶粒生长形成的凹凸形结构。
在一些实施例中,所述结晶层的载流子浓度高于所述导电层的载流子浓度。
在一些实施例中,所述结晶层的厚度为5nm至50nm。
在一些实施例中,所述种子层采用的材料为金属氧化物、金属或合金中的任一种或多种组合,所述种子层的厚度为5nm。
在一些实施例中,还包括:源极和漏极,所述源极和漏极设置在所述种子层未被所述半导体层覆盖的区域,且所述源极和漏极分别设置于所述半导体层垂直于所述第一面的两侧。
本申请实施例提供一种阵列基板制程方法,包括:
提供一基板,所述基板包括相对设置的第一面和第二面;
在所述第一面设置栅极,所述栅极部分覆盖所述第一面;
在所述栅极远离所述第一面的一侧设置栅极绝缘层,且所述栅极绝缘层延伸至所述第一面;
在所述栅极绝缘层远离所述栅极的一侧设置种子层;
在所述种子层远离所述栅极绝缘层的一侧设置半导体层,所述半导体层部分覆盖所述种子层,且所述半导体层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构。
在一些实施例中,所述在所述种子层远离所述栅极绝缘层的一侧设置半导体层,包括:
在所述种子层远离所述栅极绝缘层的一侧设置所述结晶层,且所述结晶层通过形成纳米晶粒在远离所述种子层的一侧表面生长凹凸形结构;
在所述结晶层远离所述种子层的一侧设置导电层,且所述导电层具有凹凸形结构;
对所述结晶层和所述导电层进行蚀刻,以使所述结晶层和所述导电层部分覆盖所述种子层得到所述半导体层。
在一些实施例中,采用原子层沉积技术、化学气相沉积技术、溶胶凝胶法或溅射的方法在所述种子层远离所述栅极绝缘层的一侧设置所述结晶层。
本申请实施例提供一种显示面板,包括以上所述的阵列基板。
本申请实施例所提供的阵列基板,包括:基板、栅极、栅极绝缘层、种子层以及半导体层。所述基板包括相对设置的第一面和第二面。所述栅极部分覆盖所述第一面。所述栅极绝缘层设置在所述栅极远离所述第一面的一侧,且延伸至所述第一面。所述种子层设置在所述栅极绝缘层远离所述栅极的一侧。所述半导体层部分覆盖所述种子层远离所述栅极绝缘层的一侧,且所述半导体层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构。通过在种子层上控制纳米晶粒生长形成半导体层的凹凸形结构,增强半导体层的吸光性,解决半导体器件光敏感性差和响应速度慢的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的第一种结构示意图;
图2为本申请实施例提供的凹凸形结构减少反射光原理示意图;
图3为本申请实施例提供的阵列基板的第二种结构示意图;
图4为本申请实施例提供的阵列基板的第三种结构示意图;
图5为本申请实施例提供的阵列基板制程方法的第一种流程示意图;
图6为本申请实施例提供的阵列基板制程方法的第二种流程示意图;
图7为本申请实施例提供的显示面板的一种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
本申请实施例提供一种阵列基板、阵列基板制程方法及显示面板,以下对阵列基板做详细介绍。
请参阅图1,图1是本申请实施例提供的阵列基板10的第一种结构示意图。该阵列基板10包括基板101、栅极102、栅极绝缘层103、种子层104以及半导体层105。基板101包括相对设置的第一面101a和第二面101b。栅极102部分覆盖第一面101。栅极绝缘层103设置在栅极10远离第一面101a的一侧,且延伸至第一面101a。种子层104设置在栅极绝缘层103远离栅极102的一侧。半导体层105部分覆盖种子层104远离栅极绝缘层103的一侧,且半导体层105远离种子层104的一侧表面具有纳米晶粒生长形成的凹凸形结构105a。通过在种子层104上控制纳米晶粒生长形成半导体层的凹凸形结构105a,能够增强半导体层105的吸光性,可以解决采用双层结构对传感器性能调节时导致的光敏感性差和响应速度慢的问题。由于生长出了凹凸形结构105a,形成了3D微结构,将本方案应用于光电探测时,有利于光在半导体层105中的吸收,进而提高阵列基板10的迁移率和敏感性。
需要说明的是,第一面101a可以为基板101的上表面,第二面101b可以为基板101的下表面。当然,第一面101a也可以为基板101的下表面,第二面101b可以为基板101的上表面。本申请实施例中不做特殊说明的情况下,默认为第一面101a为基板101的上表面,第二面101b为基板101的下表面。
其中,凹凸形结构105a为不规则脉冲形、锯齿形、波浪形或凹凸折线形中的任一种。图1中所示为不规则脉冲形,其他形状未示出。进一步地,相较于常规结构,锯齿形结构的光线反射率可减少10%至20%。请参阅图2,图2是本申请实施例提供的凹凸形结构105a减少反射光原理示意图。图中箭头表示光线,箭头的粗细表示光线的强弱。由于光线在凹凸形结构105a中发生反射和折射,因此能够提高半导体层105吸收光的效率,从而提高对光的敏感性。
其中,栅极102采用的材料为金属材料。具体地,栅极102采用的材料为钼(Mo)、铝(Al)或两者的组合。
其中,栅极绝缘层103的厚度为至/>具体地,栅极绝缘层103的厚度可以为/>或/>
其中,种子层104采用的材料为金属氧化物、金属或合金中的任一种或多种组合,种子层104的厚度为5nm。具体地,种子层104采用的材料可以为氧化铝(Al2O3)、铜(Cu)、钛(Ti)、钽(Ta)或铜合金。种子层104(Grownseedlayer)也可作为阻挡层,与栅极绝缘层103共同起阻挡和绝缘的作用。另外,种子层104为后续膜层的沉积提供基层,可以使半导体层105结晶均匀,避免纳米晶粒异常长大,保证结构的一致和稳定。
请参阅图3,图3是本申请实施例提供的阵列基板10的第二种结构示意图。其中,半导体层105包括结晶层1051和导电层1052,结晶层1051部分覆盖种子层104远离栅极绝缘层103的一侧,且结晶层1051远离种子层104的一侧表面具有纳米晶粒生长形成的凹凸形结构1051a,导电层1052对应设置在结晶层1051远离种子层104的一侧,且导电层1052具有凹凸形结构1052a,即图1中的105a。采用容易结晶且晶粒生长易于控制的结晶层1051和导电性能好的导电层1052结合作为半导体层105,形成双层(duallayer)半导体结构。结晶层1051晶粒生长形成凹凸形结构1051a,利于光在膜层中的吸收,增强半导体层105的吸光性。进而增加了阵列基板10对光的敏感性,解决其响应速度慢的问题。
其中,结晶层1051的载流子浓度高于导电层1052的载流子浓度。因此,双层半导体结构还提高了阵列基板10的迁移率。
其中,结晶层1051的厚度为5nm至50nm。具体地,结晶层1051的厚度可以为5nm、10nm、20nm、30nm、40nm、45nm或50nm。结晶层1051过厚会使得半导体层105导通,无法实现开关特性。结晶层1051采用的材料为氧化锌(ZnO)、银(Ag)、碳(C)中的一种或多种组合。具体地,银为银纳米线,碳为碳纳米管。以上材料晶粒生长容易控制且容易结晶,更易于纳米晶粒生长形成凹凸形结构1051a。本申请对晶粒的形状不做限制。
其中,导电层1052采用的材料为铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)或锑锡氧化物(ATO)中的任一种。以上材料具有很好的导电性和透明性,并且厚度较小,不会影响显示面板的整体厚度。同时,还可以减少对人体有害的电子辐射及紫外、红外光。
请参阅图4,图4是本申请实施例提供的阵列基板10的第三种结构示意图。其中,阵列基板10还包括:源极106和漏极107,源极106和漏107设置在种子层104未被半导体层105覆盖的区域,且源极106和漏极107分别设置于半导体层105垂直于第一面101a的两侧。图3中所示的源极106和漏极107的位置分布仅为示意,便于更好的说明,不作为对本申请中源极106和漏极107位置的限制。例如,源极106和漏极107的位置可以互换。
本申请实施例提供的阵列基板10通过在种子层104上控制纳米晶粒生长形成半导体层105的凹凸形结构105a,增强半导体层105的吸光性,解决光敏感性差和响应速度慢的问题。并且,由于结晶层1051的载流子浓度高于导电层1052的载流子浓度。因此,双层半导体结构还提高了阵列基板10的迁移率,能够更有效地将光转换为电流。将本申请实施例提供的阵列基板10应用于光电探测器或光电探测显示面板中,可以增强光电探测器中器件对光的吸收和敏感性,使光线在凹凸形结构105a中反复折射,增强光电探测器的吸光性。另外,由于阵列基板10中的双层结构(结晶层1051和导电层1052)具有载流子浓度差,因而能够提高载流子的迁移效率,以此提高光电转换效率,进而提高光电探测的响应速度。
本申请实施例提供一种阵列基板制程方法,请参阅图5,图5是本申请实施例中阵列基板制程方法的第一种流程示意图。本申请实施例提供的阵列基板制程方法的第一种流程示意图,具体步骤如下:
201、提供一基板,基板包括相对设置的第一面和第二面。
202、在第一面设置栅极,栅极部分覆盖第一面。
具体地,采用物理气相沉积(Physical Vapor Deposition,PVD)工艺沉积钼铝合金(Mo/Al)作为栅极,成膜后对栅极进行黄光和刻蚀形成图案。采用PVD工艺设置栅极,过程简单、对环境无污染,耗材少,成膜均匀致密,与基板的结合力强。
203、在栅极远离所述第一面的一侧设置栅极绝缘层,且栅极绝缘层延伸至第一面。
具体地,通过化学气相沉积(Chemical Vapor Deposition,CVD)的方式沉积氧化硅成膜作为栅极绝缘层。化学气相沉积的方法对环境条件的要求低,制程方便,并且沉积的栅极绝缘层厚度和纯度可控,沉积膜层的适应性高。
204、在栅极绝缘层远离所述栅极的一侧设置种子层。
具体地,采用原子层沉积(Atomic layer deposition,ALD)沉积氧化铝作为种子层。氧化铝以单原子膜形式一层一层的镀在栅极绝缘层远离所述栅极的一侧。由于采用单原子层逐次沉积,种子层具有极均匀的厚度和优异的一致性。有利于半导体层结晶均匀,避免纳米晶粒异常长大,保证结构的一致和稳定。
在一种实施例中,采用ALD设备,使用三甲基铝(Al(CH3)3)沉积5nm厚的Al2O3作为种子层,沉积时采用去离子水(H2O)分别作为Al和氧化剂的前体。Al2O3晶体为离子晶体,通过离子键结合形成。由于离子键的强度大,形成的Al2O3种子层结构稳定。并且,Al2O3晶体中离子的排列紧密,后续生长的膜层也将更致密,生长的膜层也更均一。
205、在种子层远离栅极绝缘层的一侧设置半导体层,半导体层部分覆盖种子层,且半导体层远离种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构。
请参阅图6,图6是本申请实施例中阵列基板制程方法的第二种流程示意图。本申请实施例提供的阵列基板制程方法的第二种流程示意图,具体步骤如下:
301、提供一基板,基板包括相对设置的第一面和第二面。
302、在第一面设置栅极,栅极部分覆盖第一面。
303、在栅极远离所述第一面的一侧设置栅极绝缘层,且栅极绝缘层延伸至第一面。
304、在栅极绝缘层远离所述栅极的一侧设置种子层。
以上步骤的具体设置方式与上一实施例一致,在此不再赘述。
305、在种子层远离栅极绝缘层的一侧设置结晶层,且结晶层通过形成纳米晶粒在远离种子层的一侧表面生长凹凸形结构。
具体地,采用原子层沉积技术、化学气相沉积技术、溶胶凝胶法或溅射的方法在种子层远离栅极绝缘层的一侧设置结晶层。
在一种实施例中,采用ALD设备在5nm厚的Al2O3膜上沉积12nm厚的ZnO膜。二乙基锌(Zn(CH2CH3)2)和去离子水作为Zn和氧化剂前体。采用氩气在沉积过程中用作载气和吹扫气体。温度和压力分别为设置为150℃和0.5torr。之后将阵列基板在90℃的实验室烤箱中放置1小时,然后将其置于加热溶液中并保持在90℃下放置2小时,最后将阵列基板置于室温下干燥得到结晶层。ZnO生长成膜之后置于加热溶液中通过水热法使ZnO继续生长,可以使ZnO生长得更完全。其中,加热溶液可以为(Zn(NO3)2·6H2O溶液。
通过以上条件控制ZnO纳米晶粒生长出凹凸形结构,凹凸形结构能够增强半导体层对光的敏感性,提高半导体层的吸光率。另外,ZnO晶体与Al2O3晶体结构相似,在Al2O3种子层上,ZnO可以沿Al2O3的晶向继续生长,因此ZnO更容易结晶并且结晶过程易于控制,制得的ZnO薄膜致密、缺陷少、结构均一且性能优良。
其中,ZnO纳米晶粒生长的凹凸形结构可以通过控制Al2O3的厚度来调控。因为Al2O3厚度不同,Al2O3膜层的表面粗糙度和形貌也不相同,Al2O3的厚度越大,Al2O3的晶粒生长越完全,形成的晶粒越大,因此在Al2O3膜层上生长的ZnO的晶粒形貌也会不同。
本实施例是针对ALD方法对ZnO的晶粒生长成膜进行介绍,是为了更清楚地说明本申请对晶粒生长成膜的控制方式,并不作为对本申请的限制。ZnO材料易于结晶,且成膜的方式条件发生变化,晶粒的尺寸变化较为明显,因此还可以采用CVD或PVD等其他方法达到类似的晶粒生长成凹凸形结构。纳米晶粒生长的凹凸形结构对光有降低反射率的作用,其他方法形成的纳米凹凸形结构均在本申请的保护范围。
306、在结晶层远离种子层的一侧设置导电层,且导电层具有凹凸形结构。
由于结晶层通过形成纳米晶粒并在远离种子层的一侧表面生长凹凸形结构,导电层沉积于结晶层上自然具有凹凸形结构。
307、对结晶层和导电层进行蚀刻,以使结晶层和导电层部分覆盖种子层得到半导体层。
其中,对结晶层和导电层整体进行黄光和蚀刻工艺,一方面结晶层和导电层部分覆盖种子层留出后续源极和漏极所需位置,另一方面对结晶层和导电层进行图案化。
308、在种子层未被半导体层覆盖的区域设置源极和漏极,源极和漏极分别设置于半导体层垂直于第一面的两侧。
具体地,采用PVD工艺沉积形成金属电极,然后利用黄光工艺和刻蚀工艺制得具有图形的源极和漏极。
本申请实施例提供一种显示面板100,图7是本申请实施例中显示面板100的一种结构示意图。其中,显示面板100包括以上所述的阵列基板10和封装结构20,显示面板100还可以包括其他装置。本申请实施例中封装结构20和其他装置及其装配是本领域技术人员所熟知的相关技术,在此不做过多赘述。
本申请实施例提供的显示面板100包括阵列基板10和封装结构20,该阵列基板10包括基板、栅极、栅极绝缘层、种子层以及半导体层。通过在种子层上控制纳米晶粒生长形成凹凸形结构,增强半导体层的吸光性,解决光敏感性差和响应速度慢的问题。双层半导体结构还提高了阵列基板10的迁移率,能够更有效地将光转换为电流。半导体受光照的强弱不同,器件表现出不同的电性,从而检测光的强度。由于解决了响应速度慢的问题并提高了阵列基板10的迁移率,提高了显示面板100的工作效率,降低了显示面板100的功耗。具体地,本申请提供的阵列基板10可以应用于光电探测器或光电探测显示面板,由于增加了阵列基板对光的敏感性和吸收率,并提高了载流子的迁移率。在应用于光电探测时能够解决其响应速度慢的问题。
以上对本申请实施例提供的阵列基板、阵列基板制程方法及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请。同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种阵列基板,其特征在于,包括:
基板,所述基板包括相对设置的第一面和第二面;
栅极,所述栅极部分覆盖所述第一面;
栅极绝缘层,所述栅极绝缘层设置在所述栅极远离所述第一面的一侧,且延伸至所述第一面;
种子层,所述种子层设置在所述栅极绝缘层远离所述栅极的一侧;
半导体层,所述半导体层部分覆盖所述种子层远离所述栅极绝缘层的一侧,且所述半导体层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构;所述半导体层包括:
结晶层,所述结晶层部分覆盖所述种子层远离所述栅极绝缘层的一侧,且所述结晶层远离所述种子层的一侧表面具有纳米晶粒生长形成的凹凸形结构;
导电层,所述导电层对应设置在所述结晶层远离所述种子层的一侧,且所述导电层具有凹凸形结构。
2.根据权利要求1所述的阵列基板,其特征在于,所述结晶层的载流子浓度高于所述导电层的载流子浓度。
3.根据权利要求2所述的阵列基板,其特征在于,所述结晶层的厚度为5nm至50nm。
4.根据权利要求1所述的阵列基板,其特征在于,所述种子层采用的材料为金属氧化物、金属或合金中的任一种或多种组合,所述种子层的厚度为5nm。
5.根据权利要求1所述的阵列基板,其特征在于,还包括:源极和漏极,所述源极和漏极设置在所述种子层未被所述半导体层覆盖的区域,且所述源极和漏极分别设置于所述半导体层垂直于所述第一面的两侧。
6.一种阵列基板制程方法,其特征在于,包括:
提供一基板,所述基板包括相对设置的第一面和第二面;
在所述第一面设置栅极,所述栅极部分覆盖所述第一面;
在所述栅极远离所述第一面的一侧设置栅极绝缘层,且所述栅极绝缘层延伸至所述第一面;
在所述栅极绝缘层远离所述栅极的一侧设置种子层;
在所述种子层远离所述栅极绝缘层的一侧设置结晶层,且所述结晶层通过形成晶粒在远离所述种子层的一侧表面生长凹凸形结构;
在所述结晶层远离所述种子层的一侧设置导电层,且所述导电层具有凹凸形结构;
对所述结晶层和所述导电层进行蚀刻,以使所述结晶层和所述导电层部分覆盖所述种子层得到半导体层。
7.根据权利要求6所述的阵列基板制程方法,其特征在于,采用原子层沉积技术、化学气相沉积技术、溶胶凝胶法或溅射的方法在所述种子层远离所述栅极绝缘层的一侧设置所述结晶层。
8.一种显示面板,其特征在于,包括阵列基板,所述阵列基板为权利要求1至5中任一项所述的阵列基板。
CN202010806540.4A 2020-08-12 2020-08-12 一种阵列基板、阵列基板制程方法及显示面板 Active CN111987111B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010806540.4A CN111987111B (zh) 2020-08-12 2020-08-12 一种阵列基板、阵列基板制程方法及显示面板
PCT/CN2020/114869 WO2022032784A1 (zh) 2020-08-12 2020-09-11 一种阵列基板、阵列基板制程方法及显示面板
US15/734,399 US11664474B2 (en) 2020-08-12 2020-09-11 Array substrate, fabrication method for array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010806540.4A CN111987111B (zh) 2020-08-12 2020-08-12 一种阵列基板、阵列基板制程方法及显示面板

Publications (2)

Publication Number Publication Date
CN111987111A CN111987111A (zh) 2020-11-24
CN111987111B true CN111987111B (zh) 2023-09-05

Family

ID=73435226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010806540.4A Active CN111987111B (zh) 2020-08-12 2020-08-12 一种阵列基板、阵列基板制程方法及显示面板

Country Status (2)

Country Link
CN (1) CN111987111B (zh)
WO (1) WO2022032784A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664474B2 (en) * 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123925A (ja) * 2008-10-23 2010-06-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
CN102243992A (zh) * 2010-05-14 2011-11-16 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
CN102386072A (zh) * 2010-08-25 2012-03-21 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023343A (ja) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd 光電変換装置及びその作製方法
CN103270571B (zh) * 2010-12-01 2016-04-06 Sn显示器有限公司 场发射显示器装置及其制造方法
TWI651848B (zh) * 2016-12-13 2019-02-21 友達光電股份有限公司 金屬氧化物半導體層的結晶方法、半導體結構、主動陣列基板、及氧化銦鎵鋅晶體
CN109411547B (zh) * 2018-10-31 2022-10-11 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、显示基板及制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123925A (ja) * 2008-10-23 2010-06-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
CN102243992A (zh) * 2010-05-14 2011-11-16 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
CN102386072A (zh) * 2010-08-25 2012-03-21 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
WO2022032784A1 (zh) 2022-02-17
CN111987111A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
Nandy et al. A review on Cu2O and CuI-based p-type semiconducting transparent oxide materials: promising candidates for new generation oxide based electronics
JP4164562B2 (ja) ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
Tsai et al. p-Cu 2 O-shell/n-TiO 2-nanowire-core heterostucture photodiodes
KR101040956B1 (ko) 산화아연 나노와이어를 이용한 박막 실리콘 태양전지 및 그의 제조방법
Li et al. High-performance transparent ultraviolet photodetectors based on InGaZnO superlattice nanowire arrays
Zhang et al. Influence of annealing temperature on structural, optical and electrical properties of AZO/Pd/AZO films
KR20100125288A (ko) 박막 태양 전지의 개선된 후면 컨택
WO2016045164A1 (zh) 钙钛矿结构的无机金属氧化物半导体薄膜及其金属氧化物薄膜晶体管
CN103765606A (zh) 薄膜太阳能电池及其制造方法
CN103811563B (zh) 太阳能电池中的具有可控厚度的硒化钼子层及其形成方法
Kevin et al. Transferability of solution processed epitaxial Ga: ZnO films; tailored for gas sensor and transparent conducting oxide applications
CN111987111B (zh) 一种阵列基板、阵列基板制程方法及显示面板
Naveena et al. Significant enhancement of photo-physicochemical properties of Yb doped copper oxide thin films for efficient solid-state solar cell
KR20160004433A (ko) 광반응성 증폭 포토 디바이스 및 그 제조방법
CN107123468A (zh) 一种含有功能调节层的透明导电薄膜
CN103620794A (zh) 太阳能电池及其制造方法
Daimary et al. Ultrafast photoresponse using axial n-ZnO/p-CuO heterostructure nanowires array-based photodetectors
Sugumaran et al. Thermally evaporated InZnO transparent thin films: Optical, electrical and photoconductivity behavior
US11664474B2 (en) Array substrate, fabrication method for array substrate, and display panel
CN104576821B (zh) 太阳能电池的背面接触设计及其制造方法
Ke et al. Changing the thickness of two layers: i-ZnO nanorods, p-Cu 2 O and its influence on the carriers transport mechanism of the p-Cu 2 O/i-ZnO nanorods/n-IGZO heterojunction
EP2856518A1 (en) Method for production of a photovoltaic device in substrate configuration
KR20140066189A (ko) Cigs막의 제법 및 그것을 이용하는 cigs 태양 전지의 제법
CN112103353B (zh) 一种基于磷硒化锰(MnPSe3)场效应晶体管结构的光电探测器
CN112002762B (zh) 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant