CN103270571B - 场发射显示器装置及其制造方法 - Google Patents

场发射显示器装置及其制造方法 Download PDF

Info

Publication number
CN103270571B
CN103270571B CN201180058047.8A CN201180058047A CN103270571B CN 103270571 B CN103270571 B CN 103270571B CN 201180058047 A CN201180058047 A CN 201180058047A CN 103270571 B CN103270571 B CN 103270571B
Authority
CN
China
Prior art keywords
cnt
metal seed
layer
gate insulation
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180058047.8A
Other languages
English (en)
Other versions
CN103270571A (zh
Inventor
李春來
金学雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SN Display Co Ltd
Original Assignee
SN Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020110025131A external-priority patent/KR101157215B1/ko
Priority claimed from KR1020110047395A external-priority patent/KR101141760B1/ko
Priority claimed from KR1020110120642A external-priority patent/KR101266055B1/ko
Application filed by SN Display Co Ltd filed Critical SN Display Co Ltd
Publication of CN103270571A publication Critical patent/CN103270571A/zh
Application granted granted Critical
Publication of CN103270571B publication Critical patent/CN103270571B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30469—Carbon nanotubes (CNTs)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H01J2329/0444—Carbon types
    • H01J2329/0455—Carbon nanotubes (CNTs)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/46—Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/952—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及一种场发射显示装置及其制造方法，其中下板包括：形成在基体上的阴极电极；形成在阴极电极上的扩散阻断层；形成在扩散阻断层上的金属籽晶层；碳纳米管，其在金属籽晶层的晶粒上生长成单晶体；栅绝缘层，其形成在具有阴极电极、扩散阻断层以及金属籽晶层的基体上，以覆盖碳纳米管；以及形成在栅绝缘层上的栅电极。

Description

场发射显示器装置及其制造方法
技术领域
本申请涉及一种包括作用为场发射器的碳纳米管（CNT）的场发射显示器装置及其制造方法。
背景技术
在场发射显示器（FED）中，在栅电极与以规则间隔设置在阴极电极上的电子场发射器之间形成电场，以控制来自场发射器的电子发射，并且当发射的电子与阳极电极上的磷材料碰撞时，显示图像。
具有非常低的功函数和尖锐结构的碳纳米管（CNT）作为场发射显示器的场发射器的已经讨论过。CNT合成方法包括电弧放电、激光汽化、高温分解等；然而，这些方法包括复杂的精炼工艺，以在合成CNT之后获得高纯度，并在结构控制和垂直生长方面存在困难。近来，已发展了能够以垂直配向方式合成CNT的化学气相沉积（CVD）。CVD可分类成热CVD、DC（直流）等离子体CVD、射频（RF）等离子体CVD、以及微波等离子体CVD。借助于目前已知的CVD方法，难于合成CVD以具有低于600℃温度下的稳定结构，因此在显示器中大量使用的低价玻璃基体上不能生长具有稳定结构的CNT。
发明内容
发明目的
本发明一方面提供一种场发射显示器，其能够在低温下稳定地垂直生长具有单晶体结构的CNT，并降低容许电子从CNT发射出的阈值电压，以及提供一种制造上述场发射显示器的方法。
技术方案
一方面，场发射显示器（FED）包括：上板，所述上板包括形成在上基体上的阳极电极和荧光粉；下板，所述下板面对所述上板，且在所述上板和所述下板之间具有真空空间间隙，所述下板包括形成在下基体上的多个薄膜图案；以及间隔体，所述间隔体设置在所述上板和所述下板之间以保持所述真空空间间隙。
所述下板可包括：阴极电极，所述阴极电极包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种金属，并形成在所述基体上；扩散阻断层，所述扩散阻断层包括钛（Ti）、钨（W）、钽（Ta）以及三种金属的合金、硅以及硅化合物中的任一种或混合物，并形成在所述阴极电极上；金属籽晶，所述金属籽晶通过利用镍（Ni）和铁（Fe）中的任一种形成在所述扩散阻断层上，并包括已粒化的晶粒；碳纳米管（CNT），所述碳纳米管从所述金属籽晶的晶粒中生长为单晶体；栅绝缘层，所述栅绝缘层形成在形成有所述阴极电极、所述扩散阻断层以及所述金属籽晶的所述基体上，以覆盖所述CNT；以及栅电极，所述栅电极包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种金属，并形成在所述栅绝缘层上。所述CNT的上端部能通过所述栅电极内的栅孔暴露。
用于制造下板的方法包括：形成阴极电极，其中所述阴极电极在所述基体上包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种金属，并且图案化所述阴极电极；形成扩散阻断层，其中所述扩散阻断层包括钛（Ti）、钨（W）、钽（Ta）以及三种金属的合金、硅以及硅化合物中的任一种或混合物并形成在所述阴极电极上，并且在所述扩散阻断层上形成包括镍（Ni）和铁（Fe）中任一种的金属籽晶层；图案化所述扩散阻断层和所述金属籽晶层；将包括所述阴极电极、所述扩散阻断层以及所述金属籽晶层的所述基体置于DCPECVD设备的腔室内，将所述基体加热到具有从350℃到600℃范围的温度，并且将介于2W/cm3到40W/cm3范围内的等离子体能量施加到所述腔室的内部，以在所述金属籽晶层上形成粒化的晶粒；在所述基体保持在从350℃到600℃范围的温度下并且所述腔室内的等离子体能量保持在从2W/cm3到40W/cm3范围的水平的状态下，将CNT合成原材料气体和干蚀刻反应气体供应到所述腔室的内部，以在所述金属籽晶层的晶粒上使CNT生长为单晶体，其中所述CNT合成原材料气体包括碳氢化合物，所述干蚀刻反应气体包括氨（NH3）、四氯化碳（CCl4）、四氟化碳（CF4）、以及三氟化氮（NF3）中的至少一种；在形成有所述阴极电极、所述扩散阻断层以及所述金属籽晶层的所述基体上形成栅绝缘层，以将所述CNT埋入所述栅绝缘层，其中所述栅绝缘层包括有机绝缘材料和无机绝缘材料中的任一种；以及在所述栅绝缘层上形成栅电极，所述栅电极包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种金属，并且图案化所述栅电极以形成暴露所述CNT的最上端的栅孔。
有益效果
由于移除作用为本发明单晶体CNT的妨碍因素的多晶体/无定形的碳，因此多晶体CNT在等于或小于600℃温度下也可稳定地生长。
由于本发明的碳纳米管埋入绝缘层内，因此阈值电压可降低从而以低电压发射电子，在阴极电极和金属籽晶之间形成扩散阻断层，由此防止金属籽晶扩散到其它金属金属并消失的现象，使碳纳米管稳定地生长。由于本发明的具有单晶体结构的CNT生长以具有朝上端变尖的圆锥形形状，因此可提高电子发射效率以进一步降低阈值电压。
为了使本发明的单晶体碳纳米管的生长温度降低，一般的方式是粒化，残留的光刻胶PR在分解的状态下促进CNT生长。由于光刻胶的效果，单晶体碳纳米管在更低的温度下以更快的生长速度生长。
通过本发明的用于制造场发射显示器的方法，可通过使用TFTLCD生产线的设备制造场发射显示器的下板，因此，无需对设备附加投资，就可通过TFTLCD生产线制造场发射显示器。
光刻工艺利用玻璃基体或瓷基体之一，利用蚀刻制造真空空间间隙，结果是本发明具有结构稳定、制造简单、价格低廉的优点。
碳纳米管的上端部的下部由栅绝缘层覆盖，因此可以防止它们暴露。当以此方式将CNT的部分埋入栅绝缘层内时，可降低碳纳米管的电子发射阈值。结果，如果电压降低，则为了引出电子而无需电极。
附图说明
图1是示意性地示出DC（直流）PECVD（等离子体增强化学气相沉积）设备的剖视图。
图2是图示根据本发明一实施方式的用于合成CNT的方法的顺序工艺的流程图。
图3是图示根据本发明另一实施方式的用于合成CNT的方法的顺序工艺的流程图。
图4A至4C是按顺序示出生长CNT的方法的剖视图。
图5是示出单晶体的CNT生长以具有柱形结构的示例的立体图。
图6是示出单晶体的CNT生长以具有锥形结构的示例的立体图。
图7是示出根据本发明一实施方式的场发射显示器（FED）中的下板的电极结构的部分的平面图。
图8是示出沿图7的线I-I’所剖取的根据本发明一实施方式的FED的剖视结构的剖视图。
图9A至9F是按顺序示出用于制造图8所示下板的方法的剖视图。
图10A至10C是示出在用于制造图8所示FED的下板的方法中用于在光刻胶层保留在金属籽晶上的状态下生长CNT的方法的剖视图。
图11是示出沿图7的线I-I’所剖取的根据本发明第二实施方式的FED的下板的剖视结构的剖视图。
图12A至12F是按顺序示出用于制造图11所示的FED的下板的方法的剖视图。
图13A至13C是示出在用于制造图11所示FED的下板的方法中光刻胶层保留在金属籽晶上的状态下用于生长CNT的方法的剖视图。
图14和15是根据图3所示的用于合成CNT的方法的试验结果而生长出的具有锥形结构的单晶体CNT的扫描电子显微镜（SEM）图像。
图16是示出图15中的上板、下板以及间隔体的剖视图。
图17是示出图16中的上板、下板以及间隔体的分解立体图。
图18A至18C示出根据本发明一实施方式的间隔体的多种结构的平面图。
图19A和19B是示出形成于根据本发明一实施方式的间隔体中的排气路径的视图。
图20是图示出根据本发明一实施方式的用于制造间隔体的方法的流程图。
图21是示出图20所示的用于制造间隔体的方法的剖视图。
图22是示出可应用根据本发明一实施方式的的间隔体制造方法的各向异性湿蚀刻方法的示例的剖视图。
图23是用于实施图22中所示的各向异性湿蚀刻方法的加工装置的视图。
具体实施方式
本发明的场发射显示器（FED）包括：上板，所述上板包括形成在上基体上的阳极电极和荧光粉；下板，所述下板面对所述上板，且在所述上板和所述下板之间具有真空空间间隙，所述下板包括形成在下基体上的多个薄膜图案；以及间隔体，所述间隔体设置在所述上板和所述下板之间以保持所述真空空间间隙。
所述下板可包括：阴极电极，所述阴极电极包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种金属，并形成在所述基体上；扩散阻断层，所述扩散阻断层包括钛（Ti）、钨（W）、钽（Ta）以及三种金属的合金、硅以及硅化合物中的任一种或混合物，并形成在所述阴极电极上；金属籽晶，所述金属籽晶通过利用镍（Ni）和铁（Fe）中的任一种形成在所述扩散阻断层上，并包括已粒化的晶粒；碳纳米管（CNT），所述碳纳米管从所述金属籽晶的晶粒中生长为单晶体；栅绝缘层，所述栅绝缘层形成在形成有所述阴极电极、所述扩散阻断层以及所述金属籽晶的所述基体上，以覆盖所述CNT；以及栅电极，所述栅电极包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种金属，并形成在所述栅绝缘层上。所述CNT的上端部能通过所述栅电极内的栅孔暴露。
发明的最佳方式
将参照附图描述本发明的实施方法，所有附图中的相似标号标示相似元件。在描述本发明时，如果对相关的已知功能或构造的详细解释被认为是不必要地偏离了本发明的主旨，则忽略这种解释，并且本领域技术人员可理解。
在本发明的一实施方式中，通过利用借助于修改在TFT（薄膜晶体管）LCD（液晶显示器）生产线中采用的PECVD设备而获得的DCPECVD，碳纳米管（CNT）可垂直生长。同时，当CNT根据现有的RFPECVD方法生长时，电场的极性在腔室内周期性地互换。结果，当CNT根据现有的RFPECVD方法生长时，CNT以螺旋或卷曲的形式生长，而非生长成直线，因此阈值电压增加，且电子发射效率下降。
在本发明的一实施方式中，通过利用DCPECVD设备，CNT在等于或小于600℃温度下在玻璃基体、塑料基体以及金属基体中任一种上生长。DCPECVD设备如图1所示。DCPECVD设备包括用于在腔室CH内施加DC场的正电极PE和负电极NE、用于升高温度的加热器HT、用于喷射反应气体的反应气体供应单元等等。基体SUBSL放置在负电极板NE上。
在DCPECVD设备中，在从350℃到600℃范围的温度下，将电流施加到加热器HT以加热基体SUBSL，在腔室CH内部在热能气氛中施加DC场以产生等离子体能量。在DCPECVD设备中，在通过加热基体SUBSL而使形成在基体SUBSL上的金属籽晶结晶之后，碳氢基CNT合成原材料气体和用于干蚀刻多晶硅/无定形碳残余物（或炭黑）的干蚀刻反应气体交替地或同时地供应到腔室CH，以在基体SUBSL上垂直生长具有单晶体结构的CNT。
将参照图2至4C详述用于合成这种CNT的方法。
图2是图示根据本发明一实施方式用于合成CNT的方法的顺序工艺的流程图。
参见图2和4A至4C，在本发明实施方式中，如图4C所示，阴极金属CE沉积在基体SUBSL上，然后被图案化以在基体SUBSL上形成阴极电极CE。其后，扩散阻断材料和金属籽晶按顺序形成，然后被共同图案化以形成扩散阻断层（或阻障金属）BAR和金属籽晶层SEED（S1到S3）。在此，由于扩散阻断材料和金属籽晶被共同图案化，因此图2中的步骤S2和S3大体上同时执行。
至于基体SUBSL，可以选择能低成本制造为具有大面积的玻璃基体、塑料基体以及金属基体中的任一种。阴极金属可包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种，并可在基体SUBSL上形成为具有从到范围的厚度。金属籽晶可包括镍（Ni）、铁（Fe）及其合金中的一种或多种，并可在扩散阻断材料上形成为具有从到范围的厚度。
扩散阻断材料形成于阴极金属和金属籽晶之间，并包括金属、硅、硅化合物，其中金属籽晶不扩散至这些金属、硅、硅化合物，金属例如为钛（Ti）、钨（W）、钽（Ta）及其合金中的一种或多种。在此，扩散阻断材料在阴极金属上形成为具有从到范围的厚度。当硅或硅化合物用作扩散阻断材料时，扩散阻断材料可适当地具有从大约到范围的厚度。同时，当金属籽晶与阴极金属之间无扩散阻断材料情况下金属籽晶与阴极金属之间直接接触时，金属籽晶的原子扩散至阴极金属，以延长生长CNT过程的时期。然后，金属籽晶可保持为裸露。
在根据本发明的制造方法中，为了在等于或小于600℃温度下在基体SUBSL上生长CNT，加热基体以具有一定温度从而使阴极金属结晶，然后，诸如C2H2、C4H4、CxHy或类似物质等碳氢基CNT合成原材料气体供应到腔室内部，以在金属籽晶层SEED上垂直生长具有单晶体结构的CNT束（S4）。CNT束是指聚集在一起的多个CNT。如下文所述，在CNT束内埋入栅绝缘层，以相对于现有技术而言，增加介电常数值从而降低容许电子发射的阈值。
在本发明一实施方式中，为了在等于或小于600℃温度下在基体SUBSL上生长CNT，交替地供应干蚀刻反应气体和CNT合成原材料气体，以移除多晶体/无定形碳残余物（S5～S7），所述干蚀刻反应气体包括在沉积具有单晶体结构的CNT时所产生的氨（NH3）、四氯化碳（CCl4）、四氟化碳（CF4）、以及三氟化氮（NF3）中的至少一种。
步骤S4是使金属籽晶SEED粒化的过程。在步骤S4中，将电流供应到加热器HT，并且在基体温度保持在从350℃到600℃范围的水平的状态下，将DC场施加到腔室CH内部，以将从2W/cm3到40W/cm3范围的水平的等离子体能量施加到腔室CH内部。在步骤S4中，CNT合成原材料气体不供应到腔室CH的内部。在步骤S4中，如图4B所示，在再结晶过程中在金属籽晶SEED上形成晶粒GR，各CNT可分别从这些晶粒GR生长为单个晶体。这些晶粒GR与介于它们之间的晶界相邻。晶粒表面具有可与碳原子良好结合的分子结构。
在步骤S5中，将CNT合成原材料气体供应到DCPECVD设备。由等离子体能量分解的CNT合成原材料气体的碳原子沉积在金属籽晶层SEED的晶粒GS上。结果，在步骤S5中，从金属籽晶层SEED的晶粒GR垂直生长出具有单晶体结构的CNT。同时，虽然不是有意的，但在该过程中，碳原子不可避免地与金属籽晶层SEED上的金属籽晶层SEED的原子错配，以产生在金属籽晶层SEED上沉积的多晶体或无定形碳残余物。这种多晶体或无定形碳残余物作用为妨碍在等于或小于600℃温度下单晶体生长的因素。因此，在本发明一实施方式中，CNT合成原材料气体和干蚀刻反应气体以一定时间差交替地供应到DCPECVD设备，以交替地执行碳原子沉积工艺和干蚀刻工艺（S5和S6）。例如，可以大约10秒的时间间隔交替地执行碳原子沉积工艺和干蚀刻工艺。
在步骤S4到S7时基体温度保持在从350℃到600℃范围的温度水平，腔室CH内的等离子体能量保持在2W/cm3～40W/cm3的范围。如果等离子体能量高于40W/cm3，则发生电弧放电，而当等离子体能量低于2W/cm3时，碳原子可能不能在CNT合成原材料气体中很好地分解，且由于CNT合成原材料气体的内聚性所产生的颗粒可保留在基体上。
在步骤S6中的干蚀刻工艺中，与沉积在金属籽晶层SEED的晶粒GR上的单晶体CNT相比具有弱原子间力的多晶体或无定形碳残余物更容易被干蚀刻反应气体分解，并暴露于外部，且单晶体CNT保留在金属籽晶层SEED上。
重复执行步骤S5和S6，直到当生长为单晶体的CNT的高度达到期望目标值为止（S5到S7）。当单晶体CNT生长到目标值时，执行后续工艺。
如上所述，在根据本发明的CNT合成方法中，通过执行步骤S4中使金属籽晶粒化的工艺以及步骤S6中用于移除多晶体或无定形的碳残余物的干蚀刻工艺，可在600℃温度下垂直生长具有单晶体结构的CNT。
图3是图示根据本发明第二实施方式的用于合成CNT的方法的顺序工艺的流程图。根据本发明第二实施方式的CNT合成方法中的步骤S1到S4与上述第一实施方式的那些大体相同，因此将略去其赘述。
在根据第二实施方式的CNT合成方法中，在步骤S4后的步骤S21中，将CNT合成原材料气体和干蚀刻反应气体同时输入DCPECVD设备的腔室CH。在步骤S4到S22中，基体温度保持在从350℃到600℃范围的水平，腔室CH内的等离子体能量保持在从2W/cm3到40W/cm3范围的水平。
在步骤S21中，由于CNT合成原材料气体被等离子体能量分解，因此碳原子沉积在金属籽晶层SEED的晶粒GR上，同时，沉积在金属籽晶层SEED上的多晶体或无定形碳杂质与干蚀刻反应气体反应，从而被分解且排放到外部。连续地执行步骤S21的工艺，直到当生长为单晶体的CNT的高度达到期望目标值时为止（S21到S22）。当单晶体CNT生长到目标值时，执行后续工艺。
在根据本发明第二实施方式的CNT合成方法中，由于在步骤S21和S22中同时执行单晶体CNT的生长和多晶体/无定形碳残余物的移除，因此与前述第一实施方式相比，缩短了加工时间。
当硅或硅化合物用于扩散阻断层BAR中时，镍层形成为金属籽晶层SEED，且在第一和第二实施方式的每个中都执行步骤S4，镍与底下的硅反应以形成硅化镍（NSI），所述硅化镍NSI形成在金属籽晶层SEED上，如图4C所示。硅化镍NSI层的晶粒GR作用为单晶体CNT的籽晶。当从硅化镍NSI生长出单晶体CNT时，从金属籽晶层SEED垂直生长出单晶体CNT而具有圆锥形结构，如图5所示。当单晶体CNT生长从而具有圆锥形结构时，即使在相对低电压下也可发射电子，由此与单晶体CNT相比，增强电子发射效率并降低用于发射电子的阈值。当钛（Ti）、钨（W）、以及钽（Ta）而非硅用作扩散阻断层BAR的材料时，具有单晶体结构的CNT生长以具有如图6所示的圆柱形结构。因此，当考虑到电子发射效率和阈值电压时，硅或硅化合物优选为扩散阻断层BAR的材料。同时，钛（Ti）、钨（W）、钽（Ta）、硅以及硅化合物中的任一种可应用为扩散阻断层BAR，以防止金属籽晶扩散到阴极金属的现象，因此应该了解，扩散阻断层BAR不限于硅或硅化合物。
将描述包括CNT生长后的后续工艺（图2中的步骤S8和图3中的步骤S23）的制造FED的下板的方法。根据本发明一实施方式的FED的下板包括根据前述CNT合成方法形成的CNT，并实现为具有多种结构。
图7是示出根据本发明一实施方式的场发射显示器（FED）中的下板的电极结构的部分的平面图。图8是示出沿图7的线I-I’所剖取的剖视结构的剖视图。
参见图7和8，根据本发明一实施方式的FED包括上板和下板，上板和下板面对位于上板和下板之间的处于真空状态下的电子发射空间ESP。在电子发射空间ESP置于上板和下板之间的情况下，用密封剂气密性地密封上板和下板。电子发射空间ESP的真空度可介于大约从10-5到10-7托的范围内。
在像素区PIX内，存在多个栅孔GHALL，在各个栅孔GHALL内形成包括多个CNT的CNT束。因此，即使一些CNT在像素区PIX内有问题，也几乎不会发生像素缺陷，从而提高生产率和驱动的可靠性。
上板包括形成在上基体SUBSU上的阳极电极AE和覆盖阳极电极AE的荧光粉PHOS。约4kv到12kv的电压施加到阳极电极AE。上板的结构及其制造方法与现有FED的那些大体相同，因此将略去其赘述。下文，将描述下板的结构及其制造方法。
下板包括堆叠在下基体SUBSL上的阴极电极CE、扩散阻断层BAR、金属籽晶层SEED、CNT、栅绝缘层GI、栅电极GE等。上基体SUBSU和下基体SUBSL可实施为能以低成本容易地制造以具有大面积的玻璃基体、瓷基体、塑料基体以及金属基体中的任一种。
阴极电极CE和连接阴极电极CE的阴极总线CBL形成在下基体SUBSL上，并包括钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种。金属籽晶层SEED包括镍（NI）和铁（Fe）中的任一种。扩散阻断层BAR形成在阴极电极CE与金属籽晶层SEED之间，并包括金属籽晶不扩散于其上的金属中的一种或多种，例如钛（Ti）、钨（W）、钽（Ta）、硅以及硅化合物。
栅电极GE形成在绝缘层GI上。与栅电极GE连接的栅总线GBL包括钼（MO）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的一种或多种，并被部分地蚀刻以形成栅孔GHALL。阴极总线CBL和栅总线GBL垂直。
通过前述CNT合成方法，从金属籽晶层SEED的晶粒GR垂直生长出CNT。CNT大体具有单晶体结构，并垂直立在金属籽晶层SEED上。当阳极电压与阴极电压之间的电压差大于阈值电压Vth时，CNT发射电子。
栅绝缘层GI包括可用于旋涂或化学气相沉积的无机绝缘材料或者有机绝缘材料。栅绝缘层GI形成于阴极电极CE和栅电极GE之间以将阴极电极CE和栅电极GE绝缘，并覆盖CNT的最上端的下部以降低用于发射电子的阈值电压Vth。
在栅绝缘层GI形成之后，通过干蚀刻、灰化或类似方法，切除CNT的从栅绝缘层GI暴露出的最上端，以在高度上与位于栅绝缘层GI的最厚部分处的栅绝缘层GI的表面持平或比该表面低。
在栅电极GE形成之后，在已移除栅电极GE的栅孔GHALL的内部蚀刻栅绝缘层GI的上表面一定深度。所述一定深度可设定为栅绝缘层GI的厚度部分的20%到60%。因此，在通过蚀刻工艺形成的栅绝缘层GI的栅孔GHALL内，暴露CNT的上端部。
CNT的上端部的下部由栅绝缘层GI覆盖，因此它们不暴露。当以此方式将CNT的部分埋入栅绝缘层GI内时，可降低CNT的电子发射阈值。原因是，当栅绝缘层GI覆盖CNT时，形成CNT束的部分处的介电常数增大从而增强被施加到CNT的场强度。因此，由覆盖CNT的栅绝缘层GI形成CNT束的部分与未形成CNT束的部分具有大体相同的介电常数。
详细而言，在栅绝缘层GI中，埋入栅孔GHALL内的CNT束的平均介电常数与CNT束附近的无CNT束的部分的介电常数大体相同。栅绝缘层GI选择性地由具有约2到8的介电常数的有机/无机绝缘材料制成。因此，形成CNT束的部分的介电常数和无CNT束的部分的介电常数大体相同，为约2到8。
当栅绝缘层GI埋入栅孔GHALL时，施加到上板和下板之间的场强度在具有CNT束的部分和无CNT束的部分处均匀一致，因此降低了用于电子发射的阈值电压。当阈值电压降低时，不再需要用于引出电子的电极。因此，根据本发明的栅电极作用为在被施加负电压时用于使电子束聚焦的聚焦电极，而非电子引出电极。在本实施方式中，电子被发射并由阴极电极和阳极电极之间的场加速。
在现有技术中，栅绝缘层GI未形成在栅孔GHALL内。在这种情况下，形成CNT束的部分的介电常数比无CNT束的部分的介电常数（栅绝缘层的介电常数）低，因此具有CNT束的部分的场强度降低。因此，在现有技术中，由于CNT束附近的介电常数高，因此场集中于CNT束附近，造成场畸变现象。因此，在现有技术中，由于具有CNT束的部分的介电常数和与所述具有CNT束的部分相邻的部分的介电常数之差，用于电子发射的阈值电压高，导致正极电压施加到栅电极以借助于阴极电极和阳极电极之间的场从场发射器引出电子，然后施加在阴极电极和阳极电极之间的场将电子朝阳极电极加速。
如上所述，在根据本发明的FED中，由于可通过将负电压施加到栅电极GE而将朝阳极电极AE的电子束聚焦，因此不需要附加聚焦电极。根据本实施方式的FED可根据施加到阴极电极CE的视频数据的数据电压而控制发射电子的量，以呈现输入图像的灰度等级。
在根据本实施方式的FED中，阈值电压Vth是3V/μm或更低，在约5V/μm的场处达到饱和度发射条件。当阳极电极AE和阴极电极CE之间的间隔设定为介于0.5mm到2mm的范围内、且介于4到12kv范围内的DC正电压（阳极电压）施加到阳极电极AE时，施加到CNT的场达到电子发射饱和区，且荧光粉PHOS发射具有最大亮度的光。用于使电子束聚焦的0V或更低的负电压，例如介于从-50V到0V范围的DC电压，施加到栅电极GE。根据输入图像数据的灰度等级值而变化的视频数据电压（或阴极电压）施加到阴极电极CE。因此，在根据本实施方式的FED中，通过控制阴极电压而控制被施加到CNT的场，结果，可通过调整荧光粉PHOS的亮度，来呈现输入图像的灰度等级。
图9A至9F是按顺序示出用于制造图8所示下板的方法的剖视图。
在本发明一实施方式中，如图9A所示，通过利用诸如溅射等沉积工艺，钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的阴极金属的一个或多个沉积，以在下基体SUBSL上具有范围的厚度。之后，在本实施方式中，光刻胶PR涂覆在阴极金属上，且在其上执行包括第一光掩膜对齐（photomaskaligning）、曝光、显影和蚀刻的有次序工艺的第一光刻工艺，以图案化阴极电极CE和阴极总线CBL。如果阴极金属沉积以具有小于的厚度，则阴极金属的电阻将增加，且阴极金属可在蚀刻工艺中断开。同时，如果阴极金属沉积以具有大于的厚度，则过长消耗沉积时间从而延长处理时间，并增加基体应力。
下文，在本实施方式中，通过利用诸如溅射等沉积工艺，钛（Ti）、钨（W）、钽（Ta）以及硅化合物中的一种或多种扩散阻断材料沉积，以具有从到范围的厚度，之后，镍（Ni）或铁（Fe）、金属籽晶沉积以具有从到范围的厚度。如果扩散阻断材料沉积以具有小于的厚度，则在该工艺过程中扩散阻断材料将扩散进阴极金属，从而不能用作金属籽晶的扩散阻断材料。同时，如果扩散阻断材料沉积以具有大于的厚度，则扩散阻断材料的平坦度将劣化，且处理时间将过度延长。如果金属籽晶沉积以具有小于的厚度，则在该工艺过程中金属籽晶将扩散进扩散阻断层和阴极金属，从而阻止了CNT稳定生长，且如果金属籽晶沉积以具有大于的厚度，则CNT不能生长以具有设计值的期望直径。下文，在本实施方式中，通过包括涂覆光刻胶PR、对齐第二光掩膜、曝光、显影和蚀刻的有次序工艺的第二光刻工艺，扩散阻断层BAR和金属籽晶层SEED被共同图案化，以在图9B所示的像素区PIX内限定扩散阻断层BAR和金属籽晶层SEED。扩散阻断层BAR和金属籽晶层SEED堆叠的图案形成在像素区PIX内，所述像素区PIX包括将在后续工艺中形成的栅孔GHALL及其相邻区域。
之后，在本实施方式中，从金属籽晶层的晶粒GR垂直生长单晶体CNT，直到当单晶体CNT通过前述CNT合成方法具有从2μm到20μm范围内的高度时为止。
然后，在本实施方式中，为了形成栅绝缘层GI，涂覆绝缘材料以在下基体SUBSL上具有一定厚度，从而覆盖单晶体CNT。在此，通过作为绝缘材料涂覆方法的旋涂、CVD或类似方法，包括诸如硅氧化物、硅氮化物、丙烯或类似物质等无机或有机绝缘材料的绝缘材料可形成以具有从0.2μm到10μm范围的厚度。绝缘材料可通过硬化工艺而硬化（或固化）。
下文，在本实施方式中，为了防止阴极电极CE和栅电极GE通过CNT短路，如图9D所示，通过利用O2等离子体、干蚀刻或灰化工艺，完全移除自第一栅绝缘层GI1突伸的单晶体CNT。
在本实施方式中，通过在第一栅绝缘层GI1上旋涂或CVD，附加地涂覆包括诸如硅氧化物、硅氮化物、丙烯或类似物质等无机或有机绝缘材料的绝缘材料，以具有从到10μm范围的厚度，从而形成第二栅绝缘层GI2。附加形成第二栅绝缘层GI2的工艺可略去。并且，在下文描述的不同实施方式中，可包括附加形成第二栅绝缘层GI2的工艺。
之后，通过利用诸如溅射等沉积工艺，钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的栅金属的一个或多个沉积，以具有从到范围的厚度，从而在栅绝缘层GI1和GI2上形成栅电极。下文，在本实施方式中，为了将在待形成栅孔GHALL的位置处的栅电极GE移除，通过第三光刻工艺图案化栅金属以形成栅电极GE和栅孔GHALL，所述第三光刻工艺包括涂覆光刻胶PR、对齐第三光掩膜、曝光、显影、以及蚀刻的有序工艺。结果，如图9F所示，通过穿透进栅电极GE的多个栅孔GHALL，曝光第一栅绝缘层GI1。
最后，在本实施方式中，如图9F所示，通过利用栅金属图案作为掩膜以曝光各栅孔GHALL内的CNT的上端部，通过栅孔GHALL曝光的栅绝缘层GI1的上端部被蚀刻，以具有从0.1μm到5μm范围的厚度。当栅绝缘层GI1具有图9D所示的大约0.2μm的厚度时，栅绝缘层GI1的上端部被蚀刻以在栅孔GHALL内具有等于或小于0.1μm的深度。当栅绝缘层GI1具有图9D中的大约10μm的厚度时，栅绝缘层GI1的上端部被蚀刻以在栅孔GHALL内具有5μm或更小的深度。因此，与位于栅孔GHALL下方的栅绝缘层GI1的厚度相比而言，栅绝缘层GI1的上端部被移除1/2或更小的深度。如果栅绝缘层GI1被蚀刻以在栅孔GHALL内过深，则阈值电压将增加。
如上所述，根据本发明第一实施方式的用于制造FED的方法可仅利用三次光刻工艺就完成FED的下板（或阴极板）。
在图9B和9C的工艺中，CNT可在光刻胶层保留在金属籽晶层SEED上的状态下生长。将参照图10A至10C详述这种方法。
图10A至10C是示出在用于制造图8所示FED的下板的方法中用于在光刻胶层保留在金属籽晶上的状态下生长CNT的方法的剖视图。
在通过第一光刻工艺将沉积在下基体SUBSL上的阴极金属图案化之后，如图10A所示，扩散阻断材料沉积，以在阴极电极CE上具有从到范围的厚度，且金属籽晶沉积以在扩散阻断材料上具有从到范围的厚度。
下文，在本实施方式中，如图10B所示，在金属籽晶层SEED上涂覆光刻胶，以通过第二光刻工艺形成光刻胶图案PR，所述第二光刻工艺包括对齐第二光掩膜、曝光、显影、以及蚀刻的有次序工艺，除了扩散阻断层BAR和金属籽晶层SEED之外的其它余留部分被蚀刻，以在像素区PIX内限定扩散阻断层BAR和金属籽晶层SEED。在此，借助于第二光刻胶形状，扩散阻断层BAR和金属籽晶层SEED在像素区PIX内形成为单一图案。
然后，在本实施方式中，如图10C所示，在光刻胶图案PR覆盖金属籽晶层SEED的状态下，通过利用参照以上图2至4C所述的CNT合成方法，从金属籽晶层SEED的晶粒GR垂直生长单晶体CNT，直到单晶体CNT具有从2μm到20μm范围的高度为止。在生长CNT工艺后的工艺与图9D至9F的那些大体相同，因此将略去其赘述。
如图10A至10C所示，当在光刻胶图案PR覆盖金属籽晶层SEED的状态下施加DCPECVD工艺时，在DCPECVD工艺的处理温度下光刻胶图案PR燃烧，且在这种情况下，由于光刻胶图案PR的碳成分作用为CNT的生长催化剂，因此单晶体CNT的生长温度可进一步降低，且生长速度可变得更快。在从350℃到600℃范围的温度下，其它光刻胶图案PR的材料而非碳分解，并排出到DCPECVD的腔室的外部。
在用于制造如图9A至10C所示的FED的下板的方法中，扩散阻断层BAR和金属籽晶层SEED借助于像素区PIX而非栅孔被图案化。结果，在像素区内从整个表面生长CNT，且无需将栅孔GHALL与CNT束对齐。
图11是示出根据本发明第二实施方式的FED的下板的剖视结构的剖视图。
参见图11，在根据本发明第二实施方式的FED中，扩散阻断层BAR和金属籽晶层SEED被图案化，使得它们仅保留在栅孔GHALL内。其它特征与前述第一实施方式的那些相同，因此将略去其赘述。
图12A至12F是按顺序示出用于制造图11所示的FED的下板的方法的剖视图。
除了在图案化扩散阻断层BAR和金属籽晶层SEED的过程中第二光刻胶的形状不同外，根据本发明第二实施方式的FED及其制造方法与前述第一实施方式的那些大体相同。
如图12A所示，钼（Mo）、铝（Al）、铜（Cu）、铬（Cr）及其合金中的阴极金属的一个或多个沉积，以在下基体SUBSL上具有从范围的厚度，且通过第一光刻工艺图案化阴极电极CE和阴极总线CBL。
下文，在本实施方式中，如图12B和12C所示，钛（Ti）、钨（W）、钽（Ta）以及硅化合物中的一种或多种扩散阻断材料沉积，以具有从到范围的厚度，之后，镍（Ni）或铁（Fe），金属籽晶沉积以具有从到范围的厚度。下文，在本实施方式中，通过第二光刻工艺，扩散阻断层BAR和金属籽晶层SEED被共同图案化，所述第二光刻工艺包括涂覆光刻胶PR、对齐第二光掩膜、曝光、显影以及蚀刻的有次序工艺。在这种图案化工艺中，扩散阻断层BAR和金属籽晶层SEED仅保留在栅孔GHALL内，而其它余留部分移除。因此，扩散阻断层BAR和金属籽晶层SEED堆叠的图案仅在于后续工艺中形成的各个栅孔GHALL的下面形成。
之后，在本实施方式中，如图12D和12E所示，形成第一栅绝缘层GI1，如图12F所示，通过利用前述CNT合成方法，从金属籽晶层SEED的晶粒GR垂直生长单晶体CNT。在此，CNT仅在栅孔GHALL内生长。
最后，在本实施方式中，通过利用第三光刻工艺图案化栅极金属，以形成包括栅孔GHALL的栅电极GE。
在图12A至12F的工艺中，仅通过三次光刻就可完成FED的下板。
在图12B和12C的工艺中，CNT可在光刻胶层保留在金属籽晶层SEED的状态下生长。将参照图13A至13C详述这种方法。
图13A至13C是示出在用于制造图11所示FED的下板的方法中光刻胶层保留在金属籽晶上的状态下用于生长CNT的方法的剖视图。余留PR可工作为催化剂，以促进CNT的生长。
在通过第一光刻工艺对沉积在下基体SUBSL上的阴极金属图案化之后，如图13A所示，扩散阻断材料沉积，以在阴极电极CE上具有从到范围的厚度，且金属籽晶沉积以在扩散阻断材料上具有从到范围的厚度。下文，在本实施方式中，如图13B所示，通过第二光刻工艺将光刻胶涂覆在金属籽晶层SEED上以形成光刻胶图案PR，所述第二光刻工艺包括对齐光刻胶、曝光、显影以及蚀刻的有次序工艺，除了位于光刻胶图案PR下面的扩散阻断层BAR和金属籽晶层SEED之外的其它余留扩散阻断层和金属籽晶层被蚀刻，以在像素区PIX内限定扩散阻断层BAR和金属籽晶层SEED。在此，扩散阻断层BAR和金属籽晶层SEED的图案仅保留在于后续工艺中形成的栅孔的位置处。因此，扩散阻断层和金属籽晶层在像素区内分成多个部分。
然后，在本实施方式中，如图13C所示，在光刻胶图案PR覆盖金属籽晶层SEED的状态下，通过利用前述CNT合成方法从金属籽晶层SEED垂直生长单晶体CNT，直到单晶体CNT具有从2μm到20μm范围的高度。根据金属籽晶层SEED的图案，CNT仅在于后续工艺中形成的栅孔GHALL内生长CNT。生长CNT工艺后的工艺与图12D至12F的那些相同，因此将略去其赘述。
图14和15是根据图3所示的用于合成CNT的方法的试验结果而生长出的具有圆锥形结构的单晶体CNT的扫描电子显微镜（SEM）图像。图16是示出图15中的图像的放大视图。来自SamsungCorning有限公司的玻璃基体广泛用作TFTLCD的基体，被选定为所述试验中的基体。在所述试验中，在光刻胶PR保留在包括阴极电极CE、包括硅Si的扩散阻断层BAR、包括Ni的金属籽晶层SEED、栅绝缘层GI等的结构上的状态下，将碳氢化合物（C4H4）和干蚀刻反应气体NH3同时供应到DCPECVD的腔室内。在所述试验中，基体温度保持在550℃，DC等离子体能量设定为约4W/cm3。处理时间为约10分钟。如从试验结果中清楚注意到的，在本实施方式中，由于具有圆锥形结构的单晶体CNT相对快速地生长，从而在等于或小于600℃温度下具有无任何杂质的期望高度。
通过上述根据本发明实施方式的用于制造FED的方法，可通过使用TFTLCD生产线的设备制造FED的下板，因此，无需对设备附加投资，就可通过TFTLCD生产线制造FED。
如上所述，在本实施方式中，由于在移除作用为单晶体CNT的妨碍因素的多晶体/无定形的碳的同时，执行CNT生长工艺，因此技术在等于或小于600℃温度下也可稳定地生长多晶体CNT。
在本实施方式中，由于CNT埋入绝缘层内，因此阈值电压可降低从而以低电压发射电子，通过将负电压施加到栅电极，无需聚焦电极就可聚焦电子。另外，如图14和15所示，由于具有单晶体结构的CNT生长以具有朝上端变尖的圆锥形形状，因此可提高电子发射效率以进一步降低阈值电压。
根据本发明一实施方式的用于制造FED的方法，通过利用TFTLCD生产线，仅借助于三次光学处理工艺，就可制造FED的下板，从而显著降低设备成本并降低板制造成本，使得FED的批量生产力增强从而容许批量生产。
间隔体具有用于均匀地保持形成为真空空间间隙的电子发射空间ESP的结构，其极大地影响FED的性能和使用寿命。间隔体材料应该具有能够耐受显示器面板的内部真空压力和显示器面板的外部大气压力之差的强机械强度，并应该具有耐受阳极电压的绝缘强度。并且，间隔体应该制造为具有不侵入显示器面板的像素内的有效孔面积的精确结构，并应该具有适当体积电阻。下文，将详述根据本发明一实施方式的间隔体。
在图16和17中，上板包括形成在上基体SUBSU上的阳极电极AE、覆盖阳极电极AE的荧光粉（PHOS（R）、PHOS（G）、PHOS（B））、背部材料BM等。下板包括形成在下板SUBSL上的阴极电极CE、场发射器等。下部的结构及其制造方法与前述实施方式中的那些大体相同，因此将略去其赘述。
间隔体SP基于玻璃基体或瓷基体进行制造，并保持上板和下板之间的真空空间间隙。间隔体SP被图案化以具有网孔形式，在所述网孔形式中，暴露于下板的像素区PIX的开口10设置成矩阵形式。间隔体SP可通过玻璃料FR粘接到上板SUBSU和下板SUBSL。在显示器面板的像素阵列中，间隔体SP的障壁的上表面与黑色矩阵BM交叠，间隔体SP的障壁的下表面与金属总线BUS交叠。金属总线BUS包括图7所示的阴极总线CBL和栅总线GBL。
在本实施方式中，通过利用光刻工艺和各向异性蚀刻工艺，借助于处理呈网孔形式的玻璃基体或瓷基体，制造间隔体SP。各向异性蚀刻工艺通常用于微机电系统（MEMS）工艺中。玻璃基体可为广泛用作诸如TFTLCD等平板显示器面板的基体的具有0.7mm厚度的玻璃基体。在这种情况下，上板SUBSU和下板SUBSL可制造为各自具有相同材料和相同厚度的玻璃基体或瓷基体，因此可使用共同的基体材料。瓷基体可基于氧化铝（Al2O3）。
如图18A至18C所示，FED的像素可包括红色（R）、绿色（G）、以及蓝色（B）的亚像素。间隔体SP制造为具有如下网孔结构，其中多个开口10设置成矩阵形式。间隔体SP的多个开口10由插在这些开口10之间的障壁划界。间隔体SP的障壁与上板的黑色矩阵BM和下板的金属总线BUS交叠。
如图18A所示，间隔体SP的多个开口10由多个亚像素（R、G、B）划界。如图18B所示，间隔体SP的多个开口10可由包括RGB亚像素的多个像素划界。Px和Py分别指示水平和垂直节距。并且，如图18C所示，间隔体SP的多个开口10可由两个或更多像素划界。
用于制造FED的工艺包括在上板和下板粘接到一起之后，排出上板和下板之间的内部气体以在显示器面板内维持适当真空度的排气工艺。为了在排气工艺中将内部气体顺利排出，如图19A所示，间隔体SP可包括沿两个方向（x方向和y方向）在障壁内形成的凹槽12。凹槽12形成在排气工艺中穿透间隔体的障壁的排气路径。如图19B所示，凹槽12可沿垂直的两个方向（x方向和y方向）在障壁内形成。
图20和21示出用于制造间隔体SP的方法。
参见图20和21，在根据本发明一实施方式的用于制造间隔体SP的方法中，将光刻胶PR施加到基体GLS，在基体GLS上对齐光掩膜PM（S31和S32）。基体GLS可为玻璃基体或瓷基体。光掩膜PM包括面对间隔体SP的开口10的透光区和面对间隔体SP的障壁的挡光区。当排气凹槽12形成从而在间隔体SP的障壁内形成排气路径时，光掩膜PM可选定为半色调掩膜（half-tonemask）。半色调掩膜包括面对间隔体SP的开口10的透光区、面对间隔体SP的障壁的挡光区、以及面对排气凹槽12的半色调透射区。
之后，在用于制造间隔体SP的方法中，光刻胶PR通过光掩膜PM曝光，然后显影以在基体GLS上形成光刻胶PRP（S33）。
然后，在用于制造间隔体SP的方法中，通过利用各向异性蚀刻方法蚀刻基体GLS。可采用诸如等离子体蚀刻方法等干蚀刻方法、或者各向异性湿蚀刻方法作为各向异性蚀刻方法。在干蚀刻方法中，用于蚀刻基体GLS的反应气体可包括HF6、NF3、HCl4、HNO3等。在湿蚀刻方法中，用于蚀刻基体GLS的蚀刻剂可包括HF溶液、BHF溶液等。作为湿蚀刻方法，可应用已知的各向异性湿蚀刻方法，或者可应用本申请的申请人最新研发出的如图22和23所示的湿蚀刻方法。在这种湿蚀刻方法中，沿基体GLS的厚度方向（或垂直方向）的蚀刻率（etchingratio）比沿基体GLS的表面方向（或水平方向）的高。因此，在各向异性蚀刻工艺中，在除了光刻胶图案PRP的部分处，基体GLS在垂直方向上被蚀刻得更多。当完成蚀刻工艺时，在剥离工艺中移除光刻胶图案PRP。
当通过步骤S31至S34（S35）完成间隔体SP时，将玻璃料FR施加到先前制成的上板和下板，并且在玻璃料FR上对齐间隔体SP。在这种状态下，当烧结玻璃料FR时，显示器面板的上板和下板通过玻璃料FR和间隔体SP粘接。可在具有约10-5～10-7托真空度的腔室内，执行间隔体SP粘接到上板和下板的步骤S36。真空腔室被加热到具有从约400℃～500℃范围的温度，在该温度下可烧结玻璃料。在本实施方式中，在上板和下板上对齐间隔体SP，使得形成在间隔体SP上的对齐标记与借助于施加到上板和下板的玻璃料FR而形成在上板和下板中的至少一个上的对齐标记一致。对齐的间隔体SP、上板和下板被加载到已加热真空腔室的内部，固定并然后维持一定时期。然后，烧结玻璃料，且间隔体SP牢固地粘接到上板和下板。
在本实施方式中，与上板和下板相同的玻璃基体或瓷基体用作间隔体的材料，因此容易发展和选择用于真空密封的玻璃料。并且，在本实施方式中，通过利用MEMS处理技术或湿蚀刻技术制造间隔体，因此能以低成本精确地制造具有高精度和高分辨率以及高度精细的间隔体SP。间隔体SP的开口具有等于或小于50,000μm2的直径。
图22是示出各向异性湿蚀刻方法的示例的剖视图。通过图23所示的湿蚀刻装置执行用于制造间隔体的方法。
参见图22和23，在根据本发明一实施方式的各向异性湿蚀刻方法中，通过穿过未被光刻胶图案PRP覆盖的暴露部分（开口部分）将激光光束照射到基体GLS，或者通过利用机械加工方法或现有的光刻工艺和蚀刻方法，形成穿透基体GLS的细孔IH。细孔IH具有比图2所示间隔体SP的开口10的直径小的直径。
之后，在细孔IH内对齐喷嘴NZ，且将蚀刻剂ETC穿过喷嘴NZ喷射进细孔IH内。喷射进细孔IH内的蚀刻剂ETC穿过细孔IH向下流动，并排出到外部，从而蚀刻细孔IH的侧壁以增加细孔IH的尺寸。将蚀刻剂ETC同时喷射进多个相邻的细孔IH内。在图22和23中，将喷嘴NZ表示为具有小于实际尺寸的尺寸。当穿过喷嘴NZ喷射蚀刻剂时，光刻胶图案PRP保护基体GLS免受到蚀刻剂ETC的损坏，从而限定暴露于蚀刻剂ETC的开口10的尺寸和形状。当完成蚀刻工艺时，在剥离工艺中移除光刻胶图案PRP。因此完成的间隔体SP通过玻璃料粉末粘接到先前制造的上板和下板。
如图23所示，蚀刻剂ETC与通过细孔IH蚀刻掉的基体颗粒一起由收集容器TNK收集，并然后通过过滤器FIL过滤以移除其中所含的外来物质。然后，蚀刻剂ETC通过循环管CIR供应到喷嘴NZ，以再循环。由过滤器FIL过滤掉的基体颗粒供应到收集器COL，以在制造基体时再循环。因此，图23所示的蚀刻系统可将材料的浪费降至最低，因此实现对环境友好的间隔体制造工艺。
虽然已参照本发明的很多示例性实施方式描述了实施方式，但应该理解，本领域技术人员可设计出很多其它的修改和实施方式，这些其它的修改和实施方式将落入本发明公开内容的原理范围内。更特别地，在说明书及其附图以及所附权利要求书的范围内，可以对主题结合装置的组成部件和/或配置进行各种变化和修改。除了组成部件和/或配置方面的变化和修改外，本领域技术人员将清楚替代用途。
产业应用性
作为电子发射源的场发射显示器，其能够在低温下稳定地垂直生长具有单晶体结构的CNT，并降低容许电子从CNT发射出的阈值电压。

Claims (19)

1.一种场发射显示器(FED)，包括：上板，所述上板包括形成在上基体上的阳极电极和荧光粉；下板，所述下板面对所述上板，且在所述上板和所述下板之间具有真空空间间隙，所述下板包括形成在下基体上的多个薄膜图案；以及间隔体，所述间隔体设置在所述上板和所述下板之间以保持所述真空空间间隙，其中
所述下板包括：
阴极电极，所述阴极电极包括钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)及其合金中的一种或多种金属，并形成在所述基体上；
扩散阻断层，所述扩散阻断层包括钛(Ti)、钨(W)、钽(Ta)以及三种金属的合金、硅以及硅化合物中的任一种或混合物，并形成在所述阴极电极上；
金属籽晶，所述金属籽晶通过利用镍(Ni)和铁(Fe)中的任一种形成在所述扩散阻断层上，并包括已粒化的晶粒；
碳纳米管(CNT)，所述碳纳米管从所述金属籽晶的晶粒中生长为单晶体；
栅绝缘层，所述栅绝缘层形成在形成有所述阴极电极、所述扩散阻断层以及所述金属籽晶的所述基体上，以覆盖所述CNT；以及
栅电极，所述栅电极包括钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)及其合金中的一种或多种金属，并形成在所述栅绝缘层上，
其中，所述CNT的上端部能通过所述栅电极内的栅孔暴露，
所述阴极电极具有介于到范围内的厚度，
所述扩散阻断层具有介于到范围内的厚度，
所述金属籽晶层具有介于到范围内的厚度，
所述CNT具有介于2μm到20μm范围内的高度，
所述栅绝缘层具有介于0.2μm到20μm范围内的厚度，
所述栅电极具有介于到范围内的厚度，以及
CNT通过覆盖所述CNT的所述栅绝缘层而聚集在一起的CNT束部分的介电常数和所述栅绝缘层的介电常数大体相同，都介于2到8的范围内。
2.如权利要求1所述的场发射显示器，其中，当所述扩散阻断层由硅(Si)和硅化合物中的任一种制成并且形成在所述阴极电极和所述栅电极之间时，所述金属籽晶层包括硅化镍。
3.如权利要求1所述的场发射显示器，其中，所述扩散阻断层和所述金属籽晶层堆叠的图案仅在所述栅孔下面形成。
4.如权利要求1所述的场发射显示器，其中，所述扩散阻断层和所述金属籽晶层堆叠的图案形成在包括所述栅孔的像素区及其相邻区内。
5.如权利要求1所述的场发射显示器，其中，所述栅绝缘层的上端部被移除位于所述栅孔的下面的所述栅绝缘层的整个厚度的1/2或更小的深度，所述CNT的最上端部定位于所述栅绝缘层的最厚部分的表面以下。
6.如权利要求1所述的场发射显示器，其中，所述CNT具有圆锥形结构和圆柱形结构中的任一种，并垂直立在所述金属籽晶层上。
7.如权利要求1所述的场发射显示器，其中，所述间隔体利用玻璃和瓷中的任一种作为主成分，并包括以矩阵形式设置的多个开口，所述间隔体的所述多个开口之间的节距与以矩阵形式设置在所述下板上的多个像素或多个亚像素的节距大体相等。
8.如权利要求7所述的场发射显示器，其中，所述上板、所述下板、以及所述间隔体由相同材料制成。
9.如权利要求7所述的场发射显示器，其中，所述间隔体包括：
障壁，所述障壁对所述开口进行划界；以及
排气凹槽，所述排气凹槽形成为在所述障壁内具有一定深度，并形成为排气路径。
10.一种制造场发射显示器(FED)的方法，所述场发射显示器包括：上板，所述上板包括形成在上基体上的阳极电极和荧光粉；下板，所述下板面对所述上板，且在所述上板和所述下板之间具有真空空间间隙，所述下板包括形成在下基体上的多个薄膜图案；以及间隔体，所述间隔体设置在所述上板和所述下板之间以保持所述真空空间间隙，其中
用于制造所述下板的方法包括：
形成阴极电极，其中所述阴极电极在所述基体上包括钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)及其合金中的一种或多种金属，并且图案化所述阴极电极；
形成扩散阻断层，其中所述扩散阻断层包括钛(Ti)、钨(W)、钽(Ta)以及三种金属的合金、硅以及硅化合物中的任一种或混合物并形成在所述阴极电极上，并且在所述扩散阻断层上形成包括镍(Ni)和铁(Fe)中任一种的金属籽晶层；
图案化所述扩散阻断层和所述金属籽晶层；
将包括所述阴极电极、所述扩散阻断层以及所述金属籽晶层的所述基体置于DCPECVD设备的腔室内，将所述基体加热到具有从350℃到600℃范围的温度，并且将介于2W/cm3到40W/cm3范围内的等离子体能量施加到所述腔室的内部，以在所述金属籽晶层上形成粒化的晶粒；
在所述基体保持在从350℃到600℃范围的温度下并且所述腔室内的等离子体能量保持在从2W/cm3到40W/cm3范围的水平的状态下，将CNT合成原材料气体和干蚀刻反应气体供应到所述腔室的内部，以在所述金属籽晶层的晶粒上使CNT生长为单晶体，其中所述CNT合成原材料气体包括碳氢化合物，所述干蚀刻反应气体包括氨(NH3)、四氯化碳(CCl4)、四氟化碳(CF4)、以及三氟化氮(NF3)中的至少一种；
在形成有所述阴极电极、所述扩散阻断层以及所述金属籽晶层的所述基体上形成栅绝缘层，以将所述CNT埋入所述栅绝缘层，其中所述栅绝缘层包括有机绝缘材料和无机绝缘材料中的任一种；以及
在所述栅绝缘层上形成栅电极，所述栅电极包括钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)及其合金中的一种或多种金属，并且图案化所述栅电极以形成暴露所述CNT的最上端的栅孔。
11.如权利要求10所述的方法，其中，将所述CNT生长为单晶体结构包括：将所述CNT合成原材料气体和所述干蚀刻反应气体以一定时间间隔交替地供应到所述腔室的内部。
12.如权利要求10所述的方法，其中，将所述CNT生长为单晶体结构包括：同时供应所述CNT合成原材料气体。
13.如权利要求10所述的方法，还包括：
在形成所述栅绝缘层之后，蚀刻从所述栅绝缘层突出的CNT，使得所述CNT的最上端定位于所述栅绝缘层的最厚部分的表面之下；
将具有介于约到10μm范围内的厚度的第二栅绝缘层附加地涂覆到所述栅绝缘层上，以完全地覆盖所述CNT；以及
通过利用所述栅电极和所述栅孔作为掩膜，将位于所述栅孔之下的所述栅绝缘层的整个厚度的1/2深度处的所述栅绝缘层的上端部分移除。
14.如权利要求10所述的方法，其中，所述阴极电极具有介于到范围内的厚度，
所述扩散阻断层具有介于到范围内的厚度，
所述金属籽晶层具有介于到范围内的厚度，
所述CNT具有介于2μm到20μm范围内的高度，
所述栅绝缘层具有介于0.2μm到20μm范围内的厚度，
所述栅电极具有介于到范围内的厚度，以及
CNT通过覆盖所述CNT的所述栅绝缘层而聚集在一起的CNT束部分的介电常数和所述栅绝缘层的介电常数大体相同，都介于2到8的范围内。
15.如权利要求10所述的方法，其中，图案化所述扩散阻断层和所述金属籽晶层包括：
将光刻胶施加到所述金属籽晶层，并执行光刻工艺以在所述金属籽晶层上形成光刻胶图案，并且图案化所述扩散阻断层和所述金属籽晶层。
16.如权利要求15所述的方法，其中，将所述CNT生长为单晶体结构包括：
在所述光刻胶图案保留的状态下，生长所述CNT以在所述金属籽晶层上具有单晶体结构。
17.如权利要求10所述的方法，其中，所述间隔体利用玻璃和瓷中的任一种作为主成分，并包括以矩阵形式设置的多个开口，所述间隔体的所述多个开口之间的节距与以矩阵形式设置在所述下板上的多个像素或多个亚像素的节距大体相等。
18.如权利要求17所述的方法，其中，所述上板、所述下板、以及所述间隔体由相同材料制成。
19.如权利要求17所述的方法，其中，所述间隔体包括：
障壁，所述障壁对所述开口进行划界；以及
排气凹槽，所述排气凹槽形成为在所述障壁内具有一定深度，并形成为排气路径。
CN201180058047.8A 2010-12-01 2011-11-29 场发射显示器装置及其制造方法 Expired - Fee Related CN103270571B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR20100121469 2010-12-01
KR10-2010-0121469 2010-12-01
KR10-2011-0025131 2011-03-22
KR1020110025131A KR101157215B1 (ko) 2010-12-01 2011-03-22 전계방출 표시장치와 그 제조방법
KR10-2011-0047395 2011-05-19
KR1020110047395A KR101141760B1 (ko) 2011-05-19 2011-05-19 전계방출 표시장치와 그 제조방법
KR1020110120642A KR101266055B1 (ko) 2011-11-18 2011-11-18 전계방출 표시장치와 그 제조 방법
KR10-2011-0120642 2011-11-18
PCT/KR2011/009156 WO2012074271A2 (ko) 2010-12-01 2011-11-29 전계방출 표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
CN103270571A CN103270571A (zh) 2013-08-28
CN103270571B true CN103270571B (zh) 2016-04-06

Family

ID=46172386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180058047.8A Expired - Fee Related CN103270571B (zh) 2010-12-01 2011-11-29 场发射显示器装置及其制造方法

Country Status (6)

Country Link
US (1) US20130249382A1 (zh)
EP (1) EP2648205A2 (zh)
JP (1) JP2014500593A (zh)
CN (1) CN103270571B (zh)
TW (1) TWI436941B (zh)
WO (1) WO2012074271A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159669B2 (en) * 2014-01-30 2015-10-13 Infineon Technologies Ag Nanotube structure based metal damascene process
JP6589124B2 (ja) * 2015-04-09 2019-10-16 パナソニックＩｐマネジメント株式会社 樹脂構造体とその構造体を用いた電子部品、電子機器
CN104882345A (zh) 2015-05-13 2015-09-02 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
CN110299388B (zh) * 2019-06-24 2021-07-06 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111987111B (zh) * 2020-08-12 2023-09-05 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
US11664474B2 (en) 2020-08-12 2023-05-30 Tcl China Star Optoelectronics Technology Co., Ltd Array substrate, fabrication method for array substrate, and display panel
US11776793B2 (en) * 2020-11-13 2023-10-03 Applied Materials, Inc. Plasma source with ceramic electrode plate
KR102526595B1 (ko) * 2021-01-22 2023-04-28 주식회사 일렉필드퓨처 캐소드 에미터 기판의 제조방법, 이에 의해 제조된 캐소드 에미터 기판 그리고, 이를 포함하는 엑스레이소스
CN113675058B (zh) * 2021-08-31 2022-05-31 重庆大学 一种阈值电压可调的大电流场发射二极管及其加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114655A1 (en) * 2006-04-05 2007-10-11 Industry Academic Cooperation Foundation Of Kyunghee University Field emission display and manufacturing method of the same having selective array of electron emission source
CN101101839A (zh) * 2006-07-07 2008-01-09 清华大学 场发射阴极及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195972A (ja) * 2000-01-13 2001-07-19 Sharp Corp 冷陰極及びその冷陰極の製造方法
JP2003045317A (ja) * 2001-08-03 2003-02-14 Sony Corp 電子放出体及びその製造方法、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2004107162A (ja) * 2002-09-20 2004-04-08 Canon Inc カーボンファイバー、カーボンファイバーを有する電子放出素子および画像表示装置の製造方法
JP2004171968A (ja) * 2002-11-21 2004-06-17 Hitachi Ltd 平面型表示装置
US7833580B2 (en) * 2003-07-04 2010-11-16 Samsung Electronics Co., Ltd. Method of forming a carbon nano-material layer using a cyclic deposition technique
KR100537512B1 (ko) * 2003-09-01 2005-12-19 삼성에스디아이 주식회사 카본나노튜브구조체 및 이의 제조방법 그리고 이를 응용한전계방출소자 및 표시장치
KR100548257B1 (ko) * 2003-11-05 2006-02-02 엘지전자 주식회사 전계 방출 소자
KR20050073733A (ko) * 2004-01-10 2005-07-18 엘지전자 주식회사 전계 방출 소자 및 그 제조 방법
JP2005310647A (ja) * 2004-04-23 2005-11-04 Teco Nanotech Co Ltd 電界放射型ディスプレイおよびその製造方法
KR20060089841A (ko) * 2005-02-04 2006-08-09 삼성에스디아이 주식회사 전계방출소자 및 그 제조방법
JP2006253100A (ja) * 2005-02-10 2006-09-21 Sony Corp 電子／イオン源装置とその製造方法、表示装置及びその製造方法
JP5028744B2 (ja) * 2005-02-15 2012-09-19 富士通株式会社 カーボンナノチューブの形成方法および電子デバイスの製造方法
JP4833639B2 (ja) * 2005-11-09 2011-12-07 株式会社アルバック カソード基板及びその作製方法、並びに表示素子及びその作製方法
KR100858811B1 (ko) * 2006-11-10 2008-09-17 삼성에스디아이 주식회사 전자 방출 표시 소자의 제조 방법
KR100917466B1 (ko) * 2007-12-28 2009-09-14 삼성모바일디스플레이주식회사 전계 방출 면광원 소자 및 그 제조 방법
KR101638463B1 (ko) * 2008-02-25 2016-07-11 스몰텍 에이비 나노구조 프로세싱을 위한 도전성 보조층의 증착과 선택적 제거
JP2010080402A (ja) * 2008-09-29 2010-04-08 Rohm Co Ltd 炭素繊維装置及び炭素繊維装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114655A1 (en) * 2006-04-05 2007-10-11 Industry Academic Cooperation Foundation Of Kyunghee University Field emission display and manufacturing method of the same having selective array of electron emission source
CN101101839A (zh) * 2006-07-07 2008-01-09 清华大学 场发射阴极及其制造方法

Also Published As

Publication number Publication date
CN103270571A (zh) 2013-08-28
TW201223855A (en) 2012-06-16
EP2648205A2 (en) 2013-10-09
WO2012074271A3 (ko) 2012-10-04
US20130249382A1 (en) 2013-09-26
WO2012074271A2 (ko) 2012-06-07
TWI436941B (zh) 2014-05-11
JP2014500593A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
CN103270571B (zh) 场发射显示器装置及其制造方法
KR101626181B1 (ko) 그라핀 필름의 제어된 성장 방법
US7115306B2 (en) Method of horizontally growing carbon nanotubes and device having the same
CN100568436C (zh) 碳纳米管发射器及利用其的场发射器件及它们的制造方法
US10224205B2 (en) Method for preparing graphene, thin-film transistor, array substrate, and display panel
US7645647B2 (en) Thin film transistor and method of fabricating the same
CN103489877B (zh) 阵列基板及其制造方法和显示装置
KR20060107107A (ko) 박막트랜지스터와 그 제조방법
CN1729317A (zh) 形成碳纳米管的方法
US20170317107A1 (en) Novel silicon-based backplane structures and methods for display applications
US20070077433A1 (en) Carbon nanotube structure and method of shaping the same
KR100662493B1 (ko) 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US20140061912A1 (en) Patterned Graphene Structures on Silicon Carbide
US20100062585A1 (en) Method for forming silicon thin film
US7432217B1 (en) Method of achieving uniform length of carbon nanotubes (CNTS) and method of manufacturing field emission device (FED) using such CNTS
JPH10265212A (ja) 微結晶および多結晶シリコン薄膜の製造方法
KR101141760B1 (ko) 전계방출 표시장치와 그 제조방법
KR100307397B1 (ko) 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법
KR101157215B1 (ko) 전계방출 표시장치와 그 제조방법
KR101945528B1 (ko) 고해상도 전자방출소자의 제조방법 및 그 전자방출소자
KR20020013635A (ko) 금속과 전계를 이용한 비정질 막의 결정화 방법.
KR20010072923A (ko) 에미터, 에미터 제조 방법 및 냉전자 방출 소자 제조 방법
KR20000001232A (ko) 비정질 막을 결정화하는 방법
WO2012176410A1 (ja) 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板、並びに半導体膜の製造方法
KR100846480B1 (ko) 전계방출소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20201129