JP4833639B2 - カソード基板及びその作製方法、並びに表示素子及びその作製方法 - Google Patents
カソード基板及びその作製方法、並びに表示素子及びその作製方法 Download PDFInfo
- Publication number
- JP4833639B2 JP4833639B2 JP2005325118A JP2005325118A JP4833639B2 JP 4833639 B2 JP4833639 B2 JP 4833639B2 JP 2005325118 A JP2005325118 A JP 2005325118A JP 2005325118 A JP2005325118 A JP 2005325118A JP 4833639 B2 JP4833639 B2 JP 4833639B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- hole
- insulating layer
- gate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
(比較例1)
(比較例2)
12 カソード電極層 13 絶縁層
14 絶縁層ホール 15 エミッタ
16 ゲート電極層 17 ゲートホール
18 リブ 19 蛍光体層
20 透明電極層 21 基板
22 支柱(絶縁層) 23 ホール
24 レジストパターン 26 ホール
Claims (20)
- 下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子で用いるカソード基板であって、
前記ゲート電極層が、前記絶縁層のそれぞれのホール上に2個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のそれぞれのホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の1/2倍以上2倍未満であり、前記ゲートホールの直径が400nm以上3μm以下であることを特徴とするカソード基板。 - 下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた1つのホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子で用いるカソード基板であって、
前記ゲート電極層が、前記絶縁層のホール上に2個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のホール内部に少なくとも1つの絶縁体からなる支柱を内包し、前記絶縁層のホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の1/2倍以上2倍未満であり、前記ゲートホールの直径が400nm以上3μm以下であることを特徴とするカソード基板。 - 前記絶縁層の厚みが、200nm以上6μm未満であることを特徴とする請求項1又は2記載のカソード基板。
- 前記エミッタが、炭素材料から構成されていることを特徴とする請求項1〜3のいずれか1項記載のカソード基板。
- 前記ゲート電極層が、絶縁層の一部で支持されていることを特徴とする請求項1記載のカソード基板。
- 前記ゲート電極層が、前記支柱で支持されていることを特徴とする請求項2記載のカソード基板。
- 前記絶縁層のホールが、前記メッシュ構造を有するゲート電極層の形成後にエッチングにより形成されたものであることを特徴とする請求項1〜6のいずれか1項記載のカソード基板。
- 下部基板上にカソード電極層及び絶縁層を順次形成する工程であって、
前記絶縁層を、その厚みが後で形成するゲートホールの直径の1/2倍以上2倍未満となるように形成する工程と、
前記絶縁層上に形成したゲート電極層上にレジストパターンを形成した後、エッチングによりゲートホールを直径が400nm以上3μm以下となるように形成してメッシュ構造を有するゲート電極層を形成する工程と、
前記ゲートホールを通じてゲートホール下方の絶縁層に対して等方性エッチングにより貫通する少なくとも1つの絶縁層ホールを形成する工程と、
前記絶縁層ホール内の前記カソード電極層の露出した表面上にエミッタを形成する工程と、を含むことを特徴とするカソード基板の作製方法。 - 前記絶縁層を、その厚みが200nm以上6μm未満となるように形成することを特徴とする請求項8記載のカソード基板の作製方法。
- 前記絶縁層ホールを形成する工程において、このホールとして複数のホールを形成するように等方性エッチングを行い、前記複数のホールのそれぞれにおいて、前記カソード電極層の露出した表面上にエミッタを均一に形成することを特徴とする請求項8又は9記載のカソード基板の作製方法。
- 前記絶縁層のホールを形成する工程において、このホールとして連通した1つのホールを形成すると共に、このホール内部に少なくとも1つの絶縁体からなる支柱を内包するように等方性エッチングを行うことを特徴とする請求項8又は9記載のカソード基板の作製方法。
- 下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた複数のホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子であって、
前記ゲート電極層が、前記絶縁層のそれぞれのホール上に2個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のそれぞれのホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の1/2倍以上2倍未満であり、前記ゲートホールの直径が400nm以上3μm以下であることを特徴とする表示素子。 - 下部基板、カソード電極層、ゲート電極層、前記カソード電極層と前記ゲート電極層との間に設けられた1つのホールを有する絶縁層、及びエミッタを備えたカソード基板と、蛍光体層、アノード用電極層、及び上部基板を備えたアノード基板とを有する表示素子であって、
前記ゲート電極層が、前記絶縁層のホール上に2個以上のゲートホールを有するメッシュ構造を有し、前記絶縁層のホール内部に少なくとも1つの絶縁体からなる支柱を内包し、前記絶縁層のホール内にはエミッタが均一に設けられ、前記絶縁層の厚みが前記ゲートホールの直径の1/2倍以上2倍未満であり、前記ゲートホールの直径が400nm以上3μm以下であることを特徴とする表示素子。 - 前記絶縁層の厚みが、200nm以上6μm未満であることを特徴とする請求項12又は13記載の表示素子。
- 前記エミッタが、炭素材料から構成されていることを特徴とする請求項12〜14のいずれか1項記載の表示素子。
- 前記ゲート電極層が、前記絶縁層の一部で支持されていることを特徴とする請求項12記載の表示素子。
- 前記ゲート電極層が、前記支柱で支持されていることを特徴とする請求項13記載のカソード基板。
- 前記カソード基板と前記アノード基板とが、表示素子の外周部に設けられた支持体を介してはりあわされていることを特徴とする請求項12〜17のいずれか1項記載の表示素子。
- 前記絶縁層のホールが、前記メッシュ構造を有するゲート電極層の形成後にエッチングにより形成されたものであることを特徴とする請求項12〜18のいずれか1項記載の表示素子。
- 請求項8〜11のいずれか1項記載のカソード基板の作製方法に従ってカソード基板を作製した後、このカソード基板と、蛍光体層、アノード用電極層及び上部基板からなるアノード基板とを、表示素子の外周部に設けられた支持体を介してはり合わせて表示素子を作製することを特徴とする表示素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005325118A JP4833639B2 (ja) | 2005-11-09 | 2005-11-09 | カソード基板及びその作製方法、並びに表示素子及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005325118A JP4833639B2 (ja) | 2005-11-09 | 2005-11-09 | カソード基板及びその作製方法、並びに表示素子及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007134131A JP2007134131A (ja) | 2007-05-31 |
JP4833639B2 true JP4833639B2 (ja) | 2011-12-07 |
Family
ID=38155625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005325118A Expired - Fee Related JP4833639B2 (ja) | 2005-11-09 | 2005-11-09 | カソード基板及びその作製方法、並びに表示素子及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4833639B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014500593A (ja) * | 2010-12-01 | 2014-01-09 | エスエヌ ディスプレイ カンパニー リミテッド | 電界放出表示装置とその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270085A (ja) * | 2001-03-09 | 2002-09-20 | Toshiba Corp | 電界電子放出素子とその製造方法 |
JP4456891B2 (ja) * | 2004-03-01 | 2010-04-28 | 株式会社アルバック | カソード基板及びその作製方法 |
-
2005
- 2005-11-09 JP JP2005325118A patent/JP4833639B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007134131A (ja) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100435013B1 (ko) | 전자 방출 소자, 전자원, 및 화상 디스플레이 장치의 제조 방법 | |
US7435689B2 (en) | Process for fabricating electron emitting device, electron source, and image display device | |
JP2001101966A (ja) | 電子源アレイ及びその製造方法並びに電子源アレイの駆動方法 | |
KR20010068652A (ko) | 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법 | |
JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
JP2005243609A (ja) | 電子放出素子 | |
JP5361162B2 (ja) | グラファイトナノチューブの製造方法 | |
JP4833639B2 (ja) | カソード基板及びその作製方法、並びに表示素子及びその作製方法 | |
JP2002093307A (ja) | 電子放出素子及び電子放出素子の製造方法及び電子源及び画像形成装置 | |
JP2002361599A (ja) | カーボン・ナノチューブ構造体及びその製造方法、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
JP4773137B2 (ja) | 冷陰極表示素子及びその作製方法 | |
JP4810010B2 (ja) | 電子放出素子 | |
JP2005116469A (ja) | 冷陰極電界電子放出素子の製造方法 | |
JP4755898B2 (ja) | カソード基板の作製方法及び表示素子の作製方法 | |
JP2003115257A (ja) | 冷陰極電界電子放出素子の製造方法、及び、冷陰極電界電子放出表示装置の製造方法 | |
JP2003115259A (ja) | 電子放出装置及びその製造方法、冷陰極電界電子放出素子及びその製造方法、冷陰極電界電子放出表示装置及びその製造方法、並びに、薄膜のエッチング方法 | |
JP4568090B2 (ja) | 電子放出素子、陰極、電子源基板及び表示装置並びにそれらの製造方法 | |
JP2010262898A (ja) | 電子線装置及び画像表示装置 | |
JP5007037B2 (ja) | カソード基板の作製方法及び表示素子の作製方法 | |
JP2007172925A (ja) | 電子放出素子、およびこれを用いた電界放出型ディスプレイ | |
US20100259155A1 (en) | Electron beam apparatus and image displaying apparatus | |
JP2002289087A (ja) | 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法 | |
JP5158809B2 (ja) | 電子放出素子 | |
JP2002093308A (ja) | 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 | |
KR20020017594A (ko) | 클러스터 구조의 저항층이 있는 카본나노튜브 전계 방출소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4833639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |