JP2001101966A - 電子源アレイ及びその製造方法並びに電子源アレイの駆動方法 - Google Patents
電子源アレイ及びその製造方法並びに電子源アレイの駆動方法Info
- Publication number
- JP2001101966A JP2001101966A JP2000219621A JP2000219621A JP2001101966A JP 2001101966 A JP2001101966 A JP 2001101966A JP 2000219621 A JP2000219621 A JP 2000219621A JP 2000219621 A JP2000219621 A JP 2000219621A JP 2001101966 A JP2001101966 A JP 2001101966A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electron source
- source array
- layer
- pores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
- H01J2201/30453—Carbon types
- H01J2201/30469—Carbon nanotubes (CNTs)
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 高精度なパターニング技術を用いずに、非常
に微細なエミッタを均一に形成し、更にＸ−Ｙマトリク
ス駆動が可能な電子源アレイを提供する。 【解決手段】 絶縁性の基板１上にライン状に配置され
たカソード電極配線２と、絶縁性膜４を挟んで対向配置
されたゲート電極配線７とを具備する電子源アレイであ
って、前記カソード電極配線２と前記ゲート電極配線７
の交差部分に、絶縁性膜４中に貫通して形成された細孔
５を具備し、該細孔５中に導電性材料または半導体材料
が充填され、かつ該材料が前記カソード電極配線２と電
気的に接続されており、前記ゲート電極配線７とは空間
を隔てて形成されている構造である。
に微細なエミッタを均一に形成し、更にＸ−Ｙマトリク
ス駆動が可能な電子源アレイを提供する。 【解決手段】 絶縁性の基板１上にライン状に配置され
たカソード電極配線２と、絶縁性膜４を挟んで対向配置
されたゲート電極配線７とを具備する電子源アレイであ
って、前記カソード電極配線２と前記ゲート電極配線７
の交差部分に、絶縁性膜４中に貫通して形成された細孔
５を具備し、該細孔５中に導電性材料または半導体材料
が充填され、かつ該材料が前記カソード電極配線２と電
気的に接続されており、前記ゲート電極配線７とは空間
を隔てて形成されている構造である。
Description
【０００１】
【発明の属する技術分野】本発明は、電子源に関するも
のであって、特に、ディスプレイ、蛍光表示管、ラン
プ、電子銃等に用いられ、Ｘ−Ｙマトリクス駆動可能な
電子源アレイ及びその製造方法並びに電子源アレイの駆
動方法に関するものである。
のであって、特に、ディスプレイ、蛍光表示管、ラン
プ、電子銃等に用いられ、Ｘ−Ｙマトリクス駆動可能な
電子源アレイ及びその製造方法並びに電子源アレイの駆
動方法に関するものである。
【０００２】
【従来の技術】近年、フィールドエミッションディスプ
レイ（ＦＥＤ）は自発光型フラットパネルディスプレイ
への応用が期待され、電界放出型電子源の研究、開発が
盛んに行われている。ＦＥＤに用いる電子源としては、
図３５に示すようなＣ．Ａ．Ｓｐｉｎｄｔらのピラミッ
ド型の金属電子源（ＵＳＰ３，６６５，２４１）が良く
知られている。
レイ（ＦＥＤ）は自発光型フラットパネルディスプレイ
への応用が期待され、電界放出型電子源の研究、開発が
盛んに行われている。ＦＥＤに用いる電子源としては、
図３５に示すようなＣ．Ａ．Ｓｐｉｎｄｔらのピラミッ
ド型の金属電子源（ＵＳＰ３，６６５，２４１）が良く
知られている。
【０００３】上記電子源は、図３５に示すように、基板
１１２上にカソード電極１１３、ゲート絶縁層１１４、
ゲート電極層１１５が順次積層され、ゲート絶縁層１１
４に設けられたカソード電極１１３への貫通孔１１４ａ
内に、該カソード電極１１３と電気的に接続された円錐
状の金属エミッタ（電子源）１１６が形成された構造と
なっている。
１１２上にカソード電極１１３、ゲート絶縁層１１４、
ゲート電極層１１５が順次積層され、ゲート絶縁層１１
４に設けられたカソード電極１１３への貫通孔１１４ａ
内に、該カソード電極１１３と電気的に接続された円錐
状の金属エミッタ（電子源）１１６が形成された構造と
なっている。
【０００４】ところが、上記電子源では、電子源である
円錐状の金属エミッタ１１６が高融点金属材料で形成さ
れているものの、該電子源（金属エミッタ１１６）の先
端径制御、均一性制御、更には信頼性の点で大きな問題
があった。
円錐状の金属エミッタ１１６が高融点金属材料で形成さ
れているものの、該電子源（金属エミッタ１１６）の先
端径制御、均一性制御、更には信頼性の点で大きな問題
があった。
【０００５】また、１９９１年、飯島らによりカーボン
ナノチューブが発見された（Ｎａｔｕｒｅ、３５４、５
６、１９９１）。このカーボンナノチューブは、円筒状
に巻いたグラファイト層が入れ子状になったもので、そ
の先端径が約１０ｎｍ程度であり、耐酸化性、耐イオン
衝撃性が強い点で電子源としては、常に優れた特徴を有
する材料と考えられている。
ナノチューブが発見された（Ｎａｔｕｒｅ、３５４、５
６、１９９１）。このカーボンナノチューブは、円筒状
に巻いたグラファイト層が入れ子状になったもので、そ
の先端径が約１０ｎｍ程度であり、耐酸化性、耐イオン
衝撃性が強い点で電子源としては、常に優れた特徴を有
する材料と考えられている。
【０００６】実際、カーボンナノチューブからの電界放
出実験が、１９９５年にＲ．Ｅ．Ｓｍａｌｌｅｙら（Ｓ
ｃｉｅｎｃｅ、２６９、１５５０、１９９５）とＷ．
Ａ．ｄｅ Ｈｅｅｒら（Ｓｃｉｅｎｃｅ、２７０、１１
７９、１９９５）の研究グループから報告されている。
このような電界放出実験においては、金属電極上にカー
ボンナノチューブをキャスト膜として配置し、引き出し
電極として金属板のメッシュを用い、対向電極であるア
ノードに電子を集めている。
出実験が、１９９５年にＲ．Ｅ．Ｓｍａｌｌｅｙら（Ｓ
ｃｉｅｎｃｅ、２６９、１５５０、１９９５）とＷ．
Ａ．ｄｅ Ｈｅｅｒら（Ｓｃｉｅｎｃｅ、２７０、１１
７９、１９９５）の研究グループから報告されている。
このような電界放出実験においては、金属電極上にカー
ボンナノチューブをキャスト膜として配置し、引き出し
電極として金属板のメッシュを用い、対向電極であるア
ノードに電子を集めている。
【０００７】このようなカーボンナノチューブを用いた
電子源としては、例えば、特開平１１−１６２３８３号
公報に開示されているように、ペースト状のカーボンナ
ノチューブを印刷法により基板上に形成し、平面ディス
プレイを製造する技術が開示されている。
電子源としては、例えば、特開平１１−１６２３８３号
公報に開示されているように、ペースト状のカーボンナ
ノチューブを印刷法により基板上に形成し、平面ディス
プレイを製造する技術が開示されている。
【０００８】上記電子源は、図３６に示すように、基板
１１２上に金属電極としてのカソード電極１１３が形成
され、このカソード電極１１３上にコンタクトホール１
２０を有する絶縁層１２１が形成され、該絶縁層１２１
上には、上記コンタクトホール１２０を避けてリブ１２
２がライン状に形成され、このリブ１２２上にゲート電
極層１１５が形成され、さらに、上記絶縁層１２１のコ
ンタクトホール１２０の形成された領域上にカーボンナ
ノチューブ膜１２３がペースト膜として形成されると共
に、上記ゲート電極層１１５に対向するアノード電極１
２４が空間を介して配置された構造となっている。
１１２上に金属電極としてのカソード電極１１３が形成
され、このカソード電極１１３上にコンタクトホール１
２０を有する絶縁層１２１が形成され、該絶縁層１２１
上には、上記コンタクトホール１２０を避けてリブ１２
２がライン状に形成され、このリブ１２２上にゲート電
極層１１５が形成され、さらに、上記絶縁層１２１のコ
ンタクトホール１２０の形成された領域上にカーボンナ
ノチューブ膜１２３がペースト膜として形成されると共
に、上記ゲート電極層１１５に対向するアノード電極１
２４が空間を介して配置された構造となっている。
【０００９】一方、特開平１０−１２１２４号公報に
は、図３７に示すように、ガラスからなる基板１１２上
に、アルミニウム層１１７を介し、アルミナ層１１８を
有する構造となっており、アルミナ層１１８には、アル
ミニウム層１１７まで到達する細孔が設けられている電
子源が開示されている。前記アルミナ層１１８に形成さ
れた各々の細孔には、金属触媒起点として成長したカー
ボンナノチューブ１１９が存在し、該カーボンナノチュ
ーブ１１９にはアルミニウム層１１７を通じて電力が供
給され、電子源として機能する。
は、図３７に示すように、ガラスからなる基板１１２上
に、アルミニウム層１１７を介し、アルミナ層１１８を
有する構造となっており、アルミナ層１１８には、アル
ミニウム層１１７まで到達する細孔が設けられている電
子源が開示されている。前記アルミナ層１１８に形成さ
れた各々の細孔には、金属触媒起点として成長したカー
ボンナノチューブ１１９が存在し、該カーボンナノチュ
ーブ１１９にはアルミニウム層１１７を通じて電力が供
給され、電子源として機能する。
【００１０】したがって、従来より、電子源において、
金属の細孔中にカーボンナノチューブを選択的に成長さ
せ、カーボンナノチューブを規則正しく配列することで
電流強度の時間的安定性を改良することが知られてい
る。
金属の細孔中にカーボンナノチューブを選択的に成長さ
せ、カーボンナノチューブを規則正しく配列することで
電流強度の時間的安定性を改良することが知られてい
る。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
カーボンナノチューブを用いた電子源は、特開平１１−
１６２３８３号公報（図３６）のように、金属電極であ
るカソード電極１１３上に平面状にペースト膜を形成し
ただけでは、ペースト膜面内に多数存在する電子放出点
を制御することは不可能であり、電子はペースト膜上か
らランダムに放出される。このため、ディスプレイを構
成する各画素間での均一性を確保することが困難とな
り、デバイス化において大きな障害となっている。
カーボンナノチューブを用いた電子源は、特開平１１−
１６２３８３号公報（図３６）のように、金属電極であ
るカソード電極１１３上に平面状にペースト膜を形成し
ただけでは、ペースト膜面内に多数存在する電子放出点
を制御することは不可能であり、電子はペースト膜上か
らランダムに放出される。このため、ディスプレイを構
成する各画素間での均一性を確保することが困難とな
り、デバイス化において大きな障害となっている。
【００１２】また、特開平１０─１２１２４号公報（図
３７）のように、金属の細孔中にカーボンナノチューブ
を選択的に成長させることで電子放出部の分割は可能と
なるが、その為に陽極酸化膜及び酸化前駆体である金属
を支持基板まで除去することで、電子源を分離しなけれ
ばならず、ディスプレイに必要なＸ−Ｙマトリクス駆動
が困難であった。また、このプロセス温度も１０００℃
に達するため、未酸化部分の金属、特にアルミニウムな
どの融点の低い金属が残存していると、この工程は適用
できなかった。
３７）のように、金属の細孔中にカーボンナノチューブ
を選択的に成長させることで電子放出部の分割は可能と
なるが、その為に陽極酸化膜及び酸化前駆体である金属
を支持基板まで除去することで、電子源を分離しなけれ
ばならず、ディスプレイに必要なＸ−Ｙマトリクス駆動
が困難であった。また、このプロセス温度も１０００℃
に達するため、未酸化部分の金属、特にアルミニウムな
どの融点の低い金属が残存していると、この工程は適用
できなかった。
【００１３】本発明は、かかる問題点を解決するために
なされたものであり、ディスプレイを実現する上で必要
不可欠であるＸ−Ｙマトリクス駆動が可能な電子源アレ
イを得ることを目的とし、更にプロセス上も、実用に耐
え得る構造及び製造方法を提供すると共に、電子源アレ
イの駆動方法を提供することを目的とする。
なされたものであり、ディスプレイを実現する上で必要
不可欠であるＸ−Ｙマトリクス駆動が可能な電子源アレ
イを得ることを目的とし、更にプロセス上も、実用に耐
え得る構造及び製造方法を提供すると共に、電子源アレ
イの駆動方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本願発明の第１の電子源
アレイは、上記目的を達成するために、絶縁性基板上に
ライン状に配置されたカソード電極と、絶縁性膜を挟ん
で対向配置されたゲート電極とを具備する電子源アレイ
であって、前記カソード電極と前記ゲート電極の交差部
分に、絶縁性膜中に貫通して形成された細孔を具備し、
該細孔中に導電性材料または半導体材料が充填され、か
つ該材料が前記カソード電極と電気的に接続されてお
り、前記ゲート電極とは空間を隔てて形成されているこ
とを特徴とする。
アレイは、上記目的を達成するために、絶縁性基板上に
ライン状に配置されたカソード電極と、絶縁性膜を挟ん
で対向配置されたゲート電極とを具備する電子源アレイ
であって、前記カソード電極と前記ゲート電極の交差部
分に、絶縁性膜中に貫通して形成された細孔を具備し、
該細孔中に導電性材料または半導体材料が充填され、か
つ該材料が前記カソード電極と電気的に接続されてお
り、前記ゲート電極とは空間を隔てて形成されているこ
とを特徴とする。
【００１５】このように、カソード電極に直交するよう
にゲート電極を配設することにより、ディスプレイを実
現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可
能な構造とすることができる。
にゲート電極を配設することにより、ディスプレイを実
現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可
能な構造とすることができる。
【００１６】好ましくは、電子放出部を形成する前記細
孔を有する絶縁性膜が島状に配置されていることを特徴
とする。すなわち、電子放出部を形成する細孔を有する
絶縁性膜を島状に分割配置し、一つ当たりの面積を小さ
くすることにより、プロセス中などで生じる、基板、カ
ソード電極、ゲート電極からの熱歪を緩和することがで
きる。
孔を有する絶縁性膜が島状に配置されていることを特徴
とする。すなわち、電子放出部を形成する細孔を有する
絶縁性膜を島状に分割配置し、一つ当たりの面積を小さ
くすることにより、プロセス中などで生じる、基板、カ
ソード電極、ゲート電極からの熱歪を緩和することがで
きる。
【００１７】この場合、Ｘ−Ｙマトリクス駆動が可能な
構造では、前記カソード電極と前記ゲート電極の交差す
る領域を単位要素として分割配置しても構わないし、交
差領域内を複数の島状に分割配置しても構わない。ま
た、セグメント駆動を行なう場合は、カソード電極とゲ
ート電極の交差する領域内で、電子放出部を形成する前
記細孔を有する絶縁性膜を複数分割配置することによ
り、電子放出領域の大きさに制限されずに電子源アレイ
を形成できる。これらの分割するサイズは、基板の大き
さ、構成材、プロセス温度等を考慮して適宜選択すれば
よい。
構造では、前記カソード電極と前記ゲート電極の交差す
る領域を単位要素として分割配置しても構わないし、交
差領域内を複数の島状に分割配置しても構わない。ま
た、セグメント駆動を行なう場合は、カソード電極とゲ
ート電極の交差する領域内で、電子放出部を形成する前
記細孔を有する絶縁性膜を複数分割配置することによ
り、電子放出領域の大きさに制限されずに電子源アレイ
を形成できる。これらの分割するサイズは、基板の大き
さ、構成材、プロセス温度等を考慮して適宜選択すれば
よい。
【００１８】また、前記ゲート電極が、電子放出材料が
充填された絶縁性膜内の少なくとも１つの細孔を取り囲
むように形成することを特徴とし、この構成により、電
子放出部とゲート電極の距離を近接化し、低電圧で動作
可能な電子源アレイとすることができる。さらに、前記
ゲート電極が細孔を取り囲むように形成されている第１
のゲート電極層と、細孔が形成されていない領域に形成
されている第２のゲート電極層により構成することによ
り、特に電子放出材料が充填された細孔の１つ１つを取
り囲む形でゲート電極を配設する構造において、ゲート
電極膜厚を厚くすることが出来ないことにより生じる、
膜厚抵抗増加による電圧降下や、信号遅延の問題を別途
電源供給ラインを設けることで解決できる。
充填された絶縁性膜内の少なくとも１つの細孔を取り囲
むように形成することを特徴とし、この構成により、電
子放出部とゲート電極の距離を近接化し、低電圧で動作
可能な電子源アレイとすることができる。さらに、前記
ゲート電極が細孔を取り囲むように形成されている第１
のゲート電極層と、細孔が形成されていない領域に形成
されている第２のゲート電極層により構成することによ
り、特に電子放出材料が充填された細孔の１つ１つを取
り囲む形でゲート電極を配設する構造において、ゲート
電極膜厚を厚くすることが出来ないことにより生じる、
膜厚抵抗増加による電圧降下や、信号遅延の問題を別途
電源供給ラインを設けることで解決できる。
【００１９】また、前記絶縁性膜とゲート電極との間で
あって、電子放出部となる導電性材料あるいは半導体材
料が充填された細孔が形成されていない領域の絶縁性膜
上にゲート絶縁層が設けられていることを特徴とする。
このように構成することにより、電子放出部を形成する
際に、所望の位置の細孔内にのみ電子放出材料を充填す
る工程で、不要部分に電子放出材料が充填されることを
防ぐ事ができる。
あって、電子放出部となる導電性材料あるいは半導体材
料が充填された細孔が形成されていない領域の絶縁性膜
上にゲート絶縁層が設けられていることを特徴とする。
このように構成することにより、電子放出部を形成する
際に、所望の位置の細孔内にのみ電子放出材料を充填す
る工程で、不要部分に電子放出材料が充填されることを
防ぐ事ができる。
【００２０】また、絶縁性基板上に形成されている前記
カソード電極と細孔を有する前記絶縁性膜に充填された
前記電子放出部との間に、カソード電極表面からバラス
ト抵抗層、導電層の順で構成されており、前記導電層が
カーボンナノチューブの形成において触媒作用を有する
材料、あるいはそれらを主成分とする混合物で構成され
ていることを特徴とする。好ましくは、前記導電層が
鉄、ニッケル、コバルト等の鉄族金属、白金、パラジウ
ム、ルテニウム、ロジウム等の白金族金属、イットリウ
ム、ランタン、セリウム等の希土類金属のうちいずれか
の金属で構成されている金属層、あるいはこれらの金属
を主成分とする合金層で構成されていることを特徴とす
る。
カソード電極と細孔を有する前記絶縁性膜に充填された
前記電子放出部との間に、カソード電極表面からバラス
ト抵抗層、導電層の順で構成されており、前記導電層が
カーボンナノチューブの形成において触媒作用を有する
材料、あるいはそれらを主成分とする混合物で構成され
ていることを特徴とする。好ましくは、前記導電層が
鉄、ニッケル、コバルト等の鉄族金属、白金、パラジウ
ム、ルテニウム、ロジウム等の白金族金属、イットリウ
ム、ランタン、セリウム等の希土類金属のうちいずれか
の金属で構成されている金属層、あるいはこれらの金属
を主成分とする合金層で構成されていることを特徴とす
る。
【００２１】細孔中に充填する材料がカーボンナノチュ
ーブである場合、導電層を鉄等の触媒作用を有する遷移
金属等で形成することにより、形成温度の低温化、カー
ボンナノチューブの構造欠陥の減少、必要とする部分へ
の選択成長を行わせることが可能となり、具体的に、触
媒作用を有する材料として、上記材料を用いることがで
きる。
ーブである場合、導電層を鉄等の触媒作用を有する遷移
金属等で形成することにより、形成温度の低温化、カー
ボンナノチューブの構造欠陥の減少、必要とする部分へ
の選択成長を行わせることが可能となり、具体的に、触
媒作用を有する材料として、上記材料を用いることがで
きる。
【００２２】たとえば、特開平１０−１２１２４号公報
に記載のような、細孔貫通後に触媒材料を充填し、カー
ボンナノチューブを成長させる方法ではなく、本願のよ
うに、下地電極層にあらかじめ触媒材料を混入すること
により、細孔形成後の触媒材料の充填を省くことが可能
となる。この引例との差異は、プロセス上は初期に触媒
材を設けておくか、後から触媒を入れるかの差となる
が、本願による電子源アレイでは、成膜、パターニング
という一般的な手法で形成可能なため、歩留まりの面で
有利である。また、特開平１０−１２１２４号公報記載
のアルミニウム単層での電子源形成では、アルミニウム
のパターニングが電子源の形成領域を決めるが、本願の
ように細孔を形成するアルミニウム層と陽極酸化用の電
極層を分離形成することにより、任意の領域に電子源ア
レイが形成できる。
に記載のような、細孔貫通後に触媒材料を充填し、カー
ボンナノチューブを成長させる方法ではなく、本願のよ
うに、下地電極層にあらかじめ触媒材料を混入すること
により、細孔形成後の触媒材料の充填を省くことが可能
となる。この引例との差異は、プロセス上は初期に触媒
材を設けておくか、後から触媒を入れるかの差となる
が、本願による電子源アレイでは、成膜、パターニング
という一般的な手法で形成可能なため、歩留まりの面で
有利である。また、特開平１０−１２１２４号公報記載
のアルミニウム単層での電子源形成では、アルミニウム
のパターニングが電子源の形成領域を決めるが、本願の
ように細孔を形成するアルミニウム層と陽極酸化用の電
極層を分離形成することにより、任意の領域に電子源ア
レイが形成できる。
【００２３】また、基板表面に形成されている前記カソ
ード電極と細孔を有する前記絶縁性膜に充填された前記
電子放出部との間に、カソード電極表面からバラスト抵
抗層、導電層の順で構成されており、前記導電層がメッ
キ法においてシード層として機能する材料により構成さ
れていることを特徴とする。好ましくは、前記導電層
が、ニッケル、鉄、コバルト、ロジウム、クロム、白
金、銅、金、銀などの金属層もしくはニッケル、鉄、コ
バルト、ロジウム、クロム、白金、銅、金、銀などの金
属を主成分とする合金材料のうち、選択された少なくと
も１つの材料により構成されていることを特徴とする。
ード電極と細孔を有する前記絶縁性膜に充填された前記
電子放出部との間に、カソード電極表面からバラスト抵
抗層、導電層の順で構成されており、前記導電層がメッ
キ法においてシード層として機能する材料により構成さ
れていることを特徴とする。好ましくは、前記導電層
が、ニッケル、鉄、コバルト、ロジウム、クロム、白
金、銅、金、銀などの金属層もしくはニッケル、鉄、コ
バルト、ロジウム、クロム、白金、銅、金、銀などの金
属を主成分とする合金材料のうち、選択された少なくと
も１つの材料により構成されていることを特徴とする。
【００２４】また、細孔中に充填される材料は、カーボ
ンナノチューブ、若しくは、ニッケル、鉄、コバルト、
ロジウム、クロム、白金、銅、金、銀などの金属、若し
くはボロンナイトライド、シリコン等の半導体材料等よ
り、適宜選択して用いることが可能である。細孔中に充
填する材料がカーボンナノチューブである場合、カソー
ド電極層を鉄等の触媒作用を有する遷移金属等で形成す
ることにより、形成温度の低温化、カーボンナノチュー
ブの構造欠陥の減少、必要とする部分への選択成長を行
わせることができる。
ンナノチューブ、若しくは、ニッケル、鉄、コバルト、
ロジウム、クロム、白金、銅、金、銀などの金属、若し
くはボロンナイトライド、シリコン等の半導体材料等よ
り、適宜選択して用いることが可能である。細孔中に充
填する材料がカーボンナノチューブである場合、カソー
ド電極層を鉄等の触媒作用を有する遷移金属等で形成す
ることにより、形成温度の低温化、カーボンナノチュー
ブの構造欠陥の減少、必要とする部分への選択成長を行
わせることができる。
【００２５】電子源アレイの製造方法において、絶縁性
基板表面にカソード電極をパターニング形成する工程
と、前記カソード電極及び前記絶縁性基板上に絶縁膜を
パターニング形成する工程と、前記バラスト抵抗層をパ
ターニング形成する工程と、前記バラスト抵抗層上に導
電層をパターニング形成する工程と、ゲート絶縁膜をパ
ターニング形成する工程と、前記導電層上に前記細孔を
有する絶縁性膜となる前駆体をパターニング形成する工
程と、前記前駆体に細孔を形成しかつ絶縁性膜に変換す
る工程と、絶縁性膜をパターニング形成する工程と、細
孔に電子放出材料を充填する工程と、ゲート電極をパタ
ーニング形成する工程とを含み、更に、ゲート電極のパ
ターン形成工程が第１のゲート電極をパターニング形成
する工程と、第２のゲート電極をパターニング形成する
工程である場合も含むことを特徴とする。
基板表面にカソード電極をパターニング形成する工程
と、前記カソード電極及び前記絶縁性基板上に絶縁膜を
パターニング形成する工程と、前記バラスト抵抗層をパ
ターニング形成する工程と、前記バラスト抵抗層上に導
電層をパターニング形成する工程と、ゲート絶縁膜をパ
ターニング形成する工程と、前記導電層上に前記細孔を
有する絶縁性膜となる前駆体をパターニング形成する工
程と、前記前駆体に細孔を形成しかつ絶縁性膜に変換す
る工程と、絶縁性膜をパターニング形成する工程と、細
孔に電子放出材料を充填する工程と、ゲート電極をパタ
ーニング形成する工程とを含み、更に、ゲート電極のパ
ターン形成工程が第１のゲート電極をパターニング形成
する工程と、第２のゲート電極をパターニング形成する
工程である場合も含むことを特徴とする。
【００２６】更に、前記製造工程のうち、細孔を有する
絶縁性膜となる前駆体をパターニング形成する工程後、
前記前駆体に細孔を形成する工程において、カソード電
極を電極として陽極酸化法を用いることを特徴とする。
すなわち、前記細孔を有する絶縁性膜を形成する方法
が、陽極酸化法であり、陽極酸化により形成されたバリ
ア層を除去し、細孔を貫通させる方法が、陽極酸化と逆
の電圧を印加することによりバリア層を溶解する方法で
あることを特徴とする。このとき、前記導電層に、陽極
酸化溶液に対して耐性のある白金、金等の材料を使用す
ることで、前記カソード電極を保護し、更には前記前駆
体を完全に絶縁性膜に変換し、細孔を貫通させるための
ストッパー層として用いることが出来る。
絶縁性膜となる前駆体をパターニング形成する工程後、
前記前駆体に細孔を形成する工程において、カソード電
極を電極として陽極酸化法を用いることを特徴とする。
すなわち、前記細孔を有する絶縁性膜を形成する方法
が、陽極酸化法であり、陽極酸化により形成されたバリ
ア層を除去し、細孔を貫通させる方法が、陽極酸化と逆
の電圧を印加することによりバリア層を溶解する方法で
あることを特徴とする。このとき、前記導電層に、陽極
酸化溶液に対して耐性のある白金、金等の材料を使用す
ることで、前記カソード電極を保護し、更には前記前駆
体を完全に絶縁性膜に変換し、細孔を貫通させるための
ストッパー層として用いることが出来る。
【００２７】また、前記絶縁性膜の細孔中に電子放出材
料としてカーボンナノチューブを充填する方法として
は、熱、あるいは電磁波（マイクロ波、光等）により、
原材料ガスを分解、励起するＣＶＤ法等により適宜選択
して用いることが出来き、電子放出材料として金属を充
填する方法は、メッキ法等を用いることが出来る。
料としてカーボンナノチューブを充填する方法として
は、熱、あるいは電磁波（マイクロ波、光等）により、
原材料ガスを分解、励起するＣＶＤ法等により適宜選択
して用いることが出来き、電子放出材料として金属を充
填する方法は、メッキ法等を用いることが出来る。
【００２８】本願発明の第２の電子源アレイは、上記目
的を達成するために、絶縁性基板上に形成されているカ
ソード電極と細孔を有する絶縁性膜に充填された電子放
出部との間に、バラスト抵抗層が挿入されていることを
特徴とする。
的を達成するために、絶縁性基板上に形成されているカ
ソード電極と細孔を有する絶縁性膜に充填された電子放
出部との間に、バラスト抵抗層が挿入されていることを
特徴とする。
【００２９】本構造においては、細孔中に規則正しく電
子放出部が基板に垂直配向して形成されており、且つ、
それぞれの電子放出部は細孔により電気的に絶縁されて
いるので、このようにバラスト抵抗層（放出電流制限用
の抵抗層）を配置することにより、一つ一つの電子放出
部に並列にバラスト抵抗層を挿入できるので、電子源ア
レイの動作を安定化、均一化できる。
子放出部が基板に垂直配向して形成されており、且つ、
それぞれの電子放出部は細孔により電気的に絶縁されて
いるので、このようにバラスト抵抗層（放出電流制限用
の抵抗層）を配置することにより、一つ一つの電子放出
部に並列にバラスト抵抗層を挿入できるので、電子源ア
レイの動作を安定化、均一化できる。
【００３０】電子源アレイの製造方法において、基板表
面にカソード電極をパターニング形成する工程と、バラ
スト抵抗層をパターニング形成する工程と、前記バラス
ト抵抗層上に細孔を有する絶縁性膜となる前駆体をパタ
ーニング形成する工程と、前記前駆体に細孔を形成しか
つ絶縁性膜に変換する工程と、前記細孔に電子放出材料
を充填する工程と、ゲート電極をパターン形成する工程
と、ゲート絶縁膜をパターニング形成する工程とを含
み、更に、ゲート電極のパターン形成工程が第１のゲー
ト電極をパターニング形成する工程と、第２のゲート電
極をパターニング形成する工程である場合も含むことを
特徴とする。
面にカソード電極をパターニング形成する工程と、バラ
スト抵抗層をパターニング形成する工程と、前記バラス
ト抵抗層上に細孔を有する絶縁性膜となる前駆体をパタ
ーニング形成する工程と、前記前駆体に細孔を形成しか
つ絶縁性膜に変換する工程と、前記細孔に電子放出材料
を充填する工程と、ゲート電極をパターン形成する工程
と、ゲート絶縁膜をパターニング形成する工程とを含
み、更に、ゲート電極のパターン形成工程が第１のゲー
ト電極をパターニング形成する工程と、第２のゲート電
極をパターニング形成する工程である場合も含むことを
特徴とする。
【００３１】更に、前記製造工程のうち、細孔を有する
絶縁性膜となる前駆体をパターニング形成する工程後、
前記前駆体に細孔を形成する工程において、カソード電
極を電極として陽極酸化法を用いることを特徴とする。
絶縁性膜となる前駆体をパターニング形成する工程後、
前記前駆体に細孔を形成する工程において、カソード電
極を電極として陽極酸化法を用いることを特徴とする。
【００３２】すなわち、前記細孔を有する絶縁性膜を形
成する方法が、陽極酸化法であり、陽極酸化により形成
されたバリア層を除去し、細孔を貫通させる方法が、陽
極酸化と逆の電圧を印加することによりバリア層を溶解
する方法であることを特徴とする。
成する方法が、陽極酸化法であり、陽極酸化により形成
されたバリア層を除去し、細孔を貫通させる方法が、陽
極酸化と逆の電圧を印加することによりバリア層を溶解
する方法であることを特徴とする。
【００３３】このとき、前記バラスト抵抗層に、陽極酸
化用溶剤に対して耐性のあるシリコン、炭化シリコン等
の材料を使用することで、前記カソード電極を保護し、
更には前記前駆体を完全に絶縁性膜に変換し、細孔を貫
通させるためのストッパー層として用いることが出来
る。
化用溶剤に対して耐性のあるシリコン、炭化シリコン等
の材料を使用することで、前記カソード電極を保護し、
更には前記前駆体を完全に絶縁性膜に変換し、細孔を貫
通させるためのストッパー層として用いることが出来
る。
【００３４】本願発明の第３の電子源アレイは、上記目
的を達成するために、絶縁性基板上にライン状に配置さ
れたカソード電極と、絶縁性膜を挟んで対向配置された
ゲート電極とを具備する電子源アレイであって、前記ゲ
ート電極は、前記カソード電極上に平面状に展開する電
子放出領域を取り囲むよう配置され、且つ、前記電子放
出領域内には、前記カソード電極上に複数個に分離分割
された電子放出部が形成され、該電子放出部は、微小な
大きさの電子放出材料を主成分とする集合体より構成さ
れていることを特徴としている。
的を達成するために、絶縁性基板上にライン状に配置さ
れたカソード電極と、絶縁性膜を挟んで対向配置された
ゲート電極とを具備する電子源アレイであって、前記ゲ
ート電極は、前記カソード電極上に平面状に展開する電
子放出領域を取り囲むよう配置され、且つ、前記電子放
出領域内には、前記カソード電極上に複数個に分離分割
された電子放出部が形成され、該電子放出部は、微小な
大きさの電子放出材料を主成分とする集合体より構成さ
れていることを特徴としている。
【００３５】すなわち、上記電子放出部が微小な大きさ
の電子放出材料（例えば、カーボンナノチューブ、カー
ボンファイバー、黒鉛、ダイヤモンド、ダイヤモンドラ
イクカーボン等の炭素系材料）を主成分とする集合体よ
り構成されている場合において、ゲート電極に取り囲ま
れたカソード電極上に形成されている電子放出部が、電
子放出領域内で複数に分離分割形成されていることを特
徴とする。
の電子放出材料（例えば、カーボンナノチューブ、カー
ボンファイバー、黒鉛、ダイヤモンド、ダイヤモンドラ
イクカーボン等の炭素系材料）を主成分とする集合体よ
り構成されている場合において、ゲート電極に取り囲ま
れたカソード電極上に形成されている電子放出部が、電
子放出領域内で複数に分離分割形成されていることを特
徴とする。
【００３６】このように前記電子放出部が微小な大きさ
の電子放出材料の集合体より構成されており、前記カソ
ード電極上に形成されている前記電子放出部が膜状に展
開している場合には、細孔中に規則正しく電子放出部が
形成されている場合と異なり、電子放出点の制御は困難
であり電子放出は膜面内でランダムに生じる。前記電子
放出部を電子放出領域内で複数に分離分割することで電
子放出点が分散され、電子源アレイの動作を安定化、均
一化できる。
の電子放出材料の集合体より構成されており、前記カソ
ード電極上に形成されている前記電子放出部が膜状に展
開している場合には、細孔中に規則正しく電子放出部が
形成されている場合と異なり、電子放出点の制御は困難
であり電子放出は膜面内でランダムに生じる。前記電子
放出部を電子放出領域内で複数に分離分割することで電
子放出点が分散され、電子源アレイの動作を安定化、均
一化できる。
【００３７】更には、前記カソード電極と電子放出領域
内で複数に分離分割された前記電子放出部との間にバラ
スト抵抗層を挿入することを特徴とする。
内で複数に分離分割された前記電子放出部との間にバラ
スト抵抗層を挿入することを特徴とする。
【００３８】このように、バラスト抵抗層を配置するこ
とにより、一つ一つの電子放出部に並列にバラスト抵抗
層が挿入されるため、電子源アレイの動作をより安定
化、均一化できる。
とにより、一つ一つの電子放出部に並列にバラスト抵抗
層が挿入されるため、電子源アレイの動作をより安定
化、均一化できる。
【００３９】電子源アレイの製造方法において、基板表
面にカソード電極をパターニング形成する工程と、バラ
スト抵抗層をパターニング形成する工程と、前記バラス
ト抵抗層上に電子放出材料をパターニング形成する工程
と、ゲート電極をパターニング形成する工程と、ゲート
絶縁膜をパターニング形成する工程とを含むことを特徴
とする。
面にカソード電極をパターニング形成する工程と、バラ
スト抵抗層をパターニング形成する工程と、前記バラス
ト抵抗層上に電子放出材料をパターニング形成する工程
と、ゲート電極をパターニング形成する工程と、ゲート
絶縁膜をパターニング形成する工程とを含むことを特徴
とする。
【００４０】また、カソード電極上に平面状に展開する
電子放出領域内に複数に分離分割された前記電子放出部
を形成する製造方法において、電子放出部がカーボンナ
ノチューブ、カーボンファイバー、黒鉛、ダイヤモン
ド、ダイヤモンドライクカーボン等の微小な大きさの電
子放出材料を主成分とする集合体で構成される場合、カ
ソード電極上に平面状に展開する電子放出領域内に複数
に分離分割された前記電子放出部を形成する方法が、前
記電子放出部を構成する微小電子放出材料を分散媒に分
散させた分散溶液を、パターニングされたマスクを用い
て印刷法により分離分割形成する、あるいは前記分散溶
液を微小なノズルより吐出することにより分離分割形成
することを特徴とする。
電子放出領域内に複数に分離分割された前記電子放出部
を形成する製造方法において、電子放出部がカーボンナ
ノチューブ、カーボンファイバー、黒鉛、ダイヤモン
ド、ダイヤモンドライクカーボン等の微小な大きさの電
子放出材料を主成分とする集合体で構成される場合、カ
ソード電極上に平面状に展開する電子放出領域内に複数
に分離分割された前記電子放出部を形成する方法が、前
記電子放出部を構成する微小電子放出材料を分散媒に分
散させた分散溶液を、パターニングされたマスクを用い
て印刷法により分離分割形成する、あるいは前記分散溶
液を微小なノズルより吐出することにより分離分割形成
することを特徴とする。
【００４１】前記電子放出部は、微小な大きさの電子放
出材料を主成分とする集合体であるので、分散媒に分散
させることによりペーストとして扱うことが出来る。こ
のため前記カソード電極及びゲート電極、ゲート絶縁膜
等のその他構成要素もペーストを用いることが出来、こ
れにより安価な印刷法やインクジェット法等が適用でき
るため、低コストで、大面積に電子源アレイを形成する
ことができる。
出材料を主成分とする集合体であるので、分散媒に分散
させることによりペーストとして扱うことが出来る。こ
のため前記カソード電極及びゲート電極、ゲート絶縁膜
等のその他構成要素もペーストを用いることが出来、こ
れにより安価な印刷法やインクジェット法等が適用でき
るため、低コストで、大面積に電子源アレイを形成する
ことができる。
【００４２】また、電子源アレイでの放出電子の制御方
法において、アノード電極に印加する電圧をＶA 、ゲー
ト電極に印加する電圧をＶG 、電子放出部から前記アノ
ード電極までの距離をｄA 、前記電子放出部から前記ゲ
ート電極までの距離をｄG としたときに、前記電子放出
部より放出された電子をＶA ／ｄA ＞ＶG ／ｄG の領域
で制御することを特徴とする。これはすなわち、電子放
出現象を支配する要因がアノード電圧であることを意味
している。
法において、アノード電極に印加する電圧をＶA 、ゲー
ト電極に印加する電圧をＶG 、電子放出部から前記アノ
ード電極までの距離をｄA 、前記電子放出部から前記ゲ
ート電極までの距離をｄG としたときに、前記電子放出
部より放出された電子をＶA ／ｄA ＞ＶG ／ｄG の領域
で制御することを特徴とする。これはすなわち、電子放
出現象を支配する要因がアノード電圧であることを意味
している。
【００４３】本発明における電子源アレイの構成では、
金属により形成されている円錐状のＳｐｉｎｄｔ型金属
電子源とは異なり、エミッタは平面状に配置されてい
る。このため本発明での構成でゲート電圧により電子を
引き出す場合、ゲート電極とエミッタ表面との距離に電
界強度は大きく依存し、エミッタ表面で均一な電界を与
えることが出来ない。
金属により形成されている円錐状のＳｐｉｎｄｔ型金属
電子源とは異なり、エミッタは平面状に配置されてい
る。このため本発明での構成でゲート電圧により電子を
引き出す場合、ゲート電極とエミッタ表面との距離に電
界強度は大きく依存し、エミッタ表面で均一な電界を与
えることが出来ない。
【００４４】これに対して、アノード電圧で引き出す場
合、一般的なディスプレイではエミッタが形成されてい
る基板とアノード電極が形成されている基板は、平行平
板構成で対向配置されているので、アノード電極が作る
等電位面は、エミッタ面では基板に平行になり、ゲート
電極が電子放出領域の外周を取り囲むように形成されて
いる場合でも、エミッタ表面で均一な電界を得ることが
出来る。
合、一般的なディスプレイではエミッタが形成されてい
る基板とアノード電極が形成されている基板は、平行平
板構成で対向配置されているので、アノード電極が作る
等電位面は、エミッタ面では基板に平行になり、ゲート
電極が電子放出領域の外周を取り囲むように形成されて
いる場合でも、エミッタ表面で均一な電界を得ることが
出来る。
【００４５】更には、ゲート電極を電子放出領域の上部
にメッシュ状に配置した場合でも、エミッタ表面からア
ノード電極に向かう電気力線は、ゲート電極に直接入る
ことが無いでの、ゲート電極に吸収される電子を低減で
き、放出電子効率を改善できる。
にメッシュ状に配置した場合でも、エミッタ表面からア
ノード電極に向かう電気力線は、ゲート電極に直接入る
ことが無いでの、ゲート電極に吸収される電子を低減で
き、放出電子効率を改善できる。
【００４６】このような駆動が可能であるのは、カーボ
ンナノチューブ、ダイヤモンド、カーボンファイバー等
の炭素系材料であり、本発明においては、このような材
料を電子放出材料として用いることでより特性の優れた
電子源アレイを作製することが出来る。
ンナノチューブ、ダイヤモンド、カーボンファイバー等
の炭素系材料であり、本発明においては、このような材
料を電子放出材料として用いることでより特性の優れた
電子源アレイを作製することが出来る。
【００４７】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について説明すれば、以下の通りである。
一形態について説明すれば、以下の通りである。
【００４８】なお、本実施の形態では、本発明の電子源
アレイをＸ−Ｙマトリクス駆動が可能なディスプレイ用
電子源アレイに適用した構造を説明する。本発明の斜視
図を図１（ａ）に示し、図１（ａ）に記載の線分ｘ−ｙ
での断面図を図１（ｂ）に示す。
アレイをＸ−Ｙマトリクス駆動が可能なディスプレイ用
電子源アレイに適用した構造を説明する。本発明の斜視
図を図１（ａ）に示し、図１（ａ）に記載の線分ｘ−ｙ
での断面図を図１（ｂ）に示す。
【００４９】電子放出領域は、直交するカソード電極配
線２とゲート電極配線７の交わる部分に形成されてお
り、Ｘ−Ｙマトリクス駆動できるように配置された電子
放出部８を有している。また、この電子放出部８は、各
々がカソード電極配線２とゲート電極配線７のクロス部
分に、独立に配設された絶縁性膜４中の細孔５内に電子
放出材料を充填することにより形成された複数のエミッ
タ６で構成されている。
線２とゲート電極配線７の交わる部分に形成されてお
り、Ｘ−Ｙマトリクス駆動できるように配置された電子
放出部８を有している。また、この電子放出部８は、各
々がカソード電極配線２とゲート電極配線７のクロス部
分に、独立に配設された絶縁性膜４中の細孔５内に電子
放出材料を充填することにより形成された複数のエミッ
タ６で構成されている。
【００５０】電子源に電子を供給するカソード電極配線
２は、基板１よりカソード電極層２ａ、バラスト抵抗層
２ｂ、電子放出部８と接触する導電層２ｃより構成され
る。
２は、基板１よりカソード電極層２ａ、バラスト抵抗層
２ｂ、電子放出部８と接触する導電層２ｃより構成され
る。
【００５１】前記エミッタ６がカーボンナノチューブに
より構成される場合、前記導電層２ｃは、カーボンナノ
チューブの形成において触媒作用を有する材料、あるい
はそれらを主成分とする混合物で構成されることが好ま
しく、鉄、ニッケル、コバルト等の鉄族金属、白金、パ
ラジウム、ルテニウム、ロジウム等の白金族金属、イッ
トリウム、ランタン、セリウム等の希土類金属のうちい
ずれかの金属で構成されている金属層、あるいはこれら
の金属を主成分とする合金層等から適宜選択して用いら
れ、触媒効果によるプロセス温度の低温化、選択成長な
どの効果を発する。
より構成される場合、前記導電層２ｃは、カーボンナノ
チューブの形成において触媒作用を有する材料、あるい
はそれらを主成分とする混合物で構成されることが好ま
しく、鉄、ニッケル、コバルト等の鉄族金属、白金、パ
ラジウム、ルテニウム、ロジウム等の白金族金属、イッ
トリウム、ランタン、セリウム等の希土類金属のうちい
ずれかの金属で構成されている金属層、あるいはこれら
の金属を主成分とする合金層等から適宜選択して用いら
れ、触媒効果によるプロセス温度の低温化、選択成長な
どの効果を発する。
【００５２】また、前記エミッタ６がメッキ法で形成さ
れる金属である場合、前記導電層２ｃはメッキ材の成長
を促進するシード層の役割を果たすよう、電子放出材料
に合わせて、ニッケル、鉄、コバルト、ロジウム、クロ
ム、白金、銅、金、銀などの金属層もしくはニッケル、
鉄、コバルト、ロジウム、クロム、白金、銅、金、銀な
どの金属を主成分とする合金材料等により適宜選択して
用いられる。
れる金属である場合、前記導電層２ｃはメッキ材の成長
を促進するシード層の役割を果たすよう、電子放出材料
に合わせて、ニッケル、鉄、コバルト、ロジウム、クロ
ム、白金、銅、金、銀などの金属層もしくはニッケル、
鉄、コバルト、ロジウム、クロム、白金、銅、金、銀な
どの金属を主成分とする合金材料等により適宜選択して
用いられる。
【００５３】細孔５を有する絶縁性膜４上部には、電子
引き出し電極であるゲート電極配線７が形成されてお
り、電子源として機能する。ゲート電極配線７において
は、その作製法により膜厚が限定される場合があり、膜
厚が薄い場合はゲート配線抵抗が大きくなり、消費電力
増大、抵抗のための電圧降下による電子放出位置での印
加電圧のバラツキ、信号遅延などを生じる。それらを回
避するため、ゲート配線抵抗を低減する目的で、第１の
ゲート電極層７ａの他に、ゲート補助配線として、該第
１のゲート電極層７ａに平行して第２のゲート電極層７
ｂを設けることが好ましい。
引き出し電極であるゲート電極配線７が形成されてお
り、電子源として機能する。ゲート電極配線７において
は、その作製法により膜厚が限定される場合があり、膜
厚が薄い場合はゲート配線抵抗が大きくなり、消費電力
増大、抵抗のための電圧降下による電子放出位置での印
加電圧のバラツキ、信号遅延などを生じる。それらを回
避するため、ゲート配線抵抗を低減する目的で、第１の
ゲート電極層７ａの他に、ゲート補助配線として、該第
１のゲート電極層７ａに平行して第２のゲート電極層７
ｂを設けることが好ましい。
【００５４】次に、電子放出部８を形成するための細孔
５を有する絶縁性膜４について、本発明の特徴を説明す
る。この細孔５を有する絶縁性膜４は、基板１上に形成
された該絶縁性膜４の前駆体４ａである金属膜を陽極酸
化処理することにより得られるのが、代表的作製方法で
ある。細孔５の直径は酸化条件にもよるが、１０〜１０
０ｎｍ程度で均一性良く形成が可能であるため、現在半
導体デバイスプロセスで用いられている高精度なパター
ン形成技術を用いずに、より簡単に微細な構造を形成す
ることが出来る。
５を有する絶縁性膜４について、本発明の特徴を説明す
る。この細孔５を有する絶縁性膜４は、基板１上に形成
された該絶縁性膜４の前駆体４ａである金属膜を陽極酸
化処理することにより得られるのが、代表的作製方法で
ある。細孔５の直径は酸化条件にもよるが、１０〜１０
０ｎｍ程度で均一性良く形成が可能であるため、現在半
導体デバイスプロセスで用いられている高精度なパター
ン形成技術を用いずに、より簡単に微細な構造を形成す
ることが出来る。
【００５５】更に、本発明では、細孔５を有する絶縁性
膜４の前駆体４ａである金属膜とは別にカソード電極配
線２を電極として陽極酸化を行う。この方法により、前
駆体４ａである金属膜を完全に酸化できる。特に、カー
ボンナノチューブを熱ＣＶＤ等を使用して細孔５中に充
填する場合、処理温度は１０００℃以上にもなるため、
陽極酸化材料として一般的に用いられているアルミニウ
ムは処理温度が融点以上となり、未酸化部分がある場合
使用できない。
膜４の前駆体４ａである金属膜とは別にカソード電極配
線２を電極として陽極酸化を行う。この方法により、前
駆体４ａである金属膜を完全に酸化できる。特に、カー
ボンナノチューブを熱ＣＶＤ等を使用して細孔５中に充
填する場合、処理温度は１０００℃以上にもなるため、
陽極酸化材料として一般的に用いられているアルミニウ
ムは処理温度が融点以上となり、未酸化部分がある場合
使用できない。
【００５６】また、細孔中に充填される材料は、カーボ
ンナノチューブ、若しくは、ニッケル、鉄、コバルト、
ロジウム、クロム、白金、銅、金、銀などの金属、若し
くはボロンナイトライド、シリコン等の半導体材料等よ
り、適宜選択して用いることが可能である。細孔５中に
充填する材料がカーボンナノチューブである場合、カソ
ード電極層を鉄等の触媒作用を有する遷移金属等で形成
することにより、形成温度の低温化、カーボンナノチュ
ーブの構造欠陥の減少、必要とする部分への選択成長を
行わせることができる。
ンナノチューブ、若しくは、ニッケル、鉄、コバルト、
ロジウム、クロム、白金、銅、金、銀などの金属、若し
くはボロンナイトライド、シリコン等の半導体材料等よ
り、適宜選択して用いることが可能である。細孔５中に
充填する材料がカーボンナノチューブである場合、カソ
ード電極層を鉄等の触媒作用を有する遷移金属等で形成
することにより、形成温度の低温化、カーボンナノチュ
ーブの構造欠陥の減少、必要とする部分への選択成長を
行わせることができる。
【００５７】また、前駆体４ａの金属膜が基板上に小面
積で分割、パターン形成されているため、前述の熱ＣＶ
Ｄを用いる高温プロセスであっても、基板や配線間に生
じる熱膨張による歪を低減でき、広範囲の温度に対応す
ることが可能となる。このようにして、本発明では現在
主流となっているＳｐｉｎｄｔ型金属電子源に比べ、高
精度なパターン技術を用いること無く均一な微細電子源
を形成し、その密度を２桁以上高めることにより電子放
出特性の安定性、再現性を向上させた。
積で分割、パターン形成されているため、前述の熱ＣＶ
Ｄを用いる高温プロセスであっても、基板や配線間に生
じる熱膨張による歪を低減でき、広範囲の温度に対応す
ることが可能となる。このようにして、本発明では現在
主流となっているＳｐｉｎｄｔ型金属電子源に比べ、高
精度なパターン技術を用いること無く均一な微細電子源
を形成し、その密度を２桁以上高めることにより電子放
出特性の安定性、再現性を向上させた。
【００５８】上記電子源アレイの製造方法の概略を図２
及び図３を用いて説明する。本例では電子放出材料とし
て、電子放出特性に優れるカーボンナノチューブを使用
している。
及び図３を用いて説明する。本例では電子放出材料とし
て、電子放出特性に優れるカーボンナノチューブを使用
している。
【００５９】まず、表面が絶縁性である基板１上にカソ
ード電極層２ａ、バラスト抵抗層２ｂ、導電層２ｃとし
て鉄合金層を積層形成し、ライン状にパターニングする
（図２）。
ード電極層２ａ、バラスト抵抗層２ｂ、導電層２ｃとし
て鉄合金層を積層形成し、ライン状にパターニングする
（図２）。
【００６０】以下、図２に示す線分ｘ−ｙでの断面図で
ある図３を用いて説明する。図２に示す積層工程の後、
ゲート絶縁層３を形成し、電子放出部８となるカソード
電極配線２上のゲート絶縁層３を除去する（図３
（ａ））。除去した部分にスパッタあるいは電子ビーム
蒸着法により前駆体４ａとしてのアルミニウムを埋め込
む（図３（ｂ））。絶縁層上に堆積したアルミニウムは
ＣＭＰあるいはリフトオフ法により取り除く。これによ
り陽極酸化前の前駆体４ａの形成は終了する。
ある図３を用いて説明する。図２に示す積層工程の後、
ゲート絶縁層３を形成し、電子放出部８となるカソード
電極配線２上のゲート絶縁層３を除去する（図３
（ａ））。除去した部分にスパッタあるいは電子ビーム
蒸着法により前駆体４ａとしてのアルミニウムを埋め込
む（図３（ｂ））。絶縁層上に堆積したアルミニウムは
ＣＭＰあるいはリフトオフ法により取り除く。これによ
り陽極酸化前の前駆体４ａの形成は終了する。
【００６１】この後、硫酸溶液中で陽極酸化を行い、前
駆体４ａであるアルミニウムを酸化すると共に、アルミ
ナ中に細孔５を形成する。このとき酸化膜の電極界面に
はバリア層が形成されているため、細孔５は電極まで貫
通していない。そこで細孔５のバリア層を除去するた
め、酸化等とは逆方向に電圧を印加し、バリア層のみを
除去する（図３（ｃ））。
駆体４ａであるアルミニウムを酸化すると共に、アルミ
ナ中に細孔５を形成する。このとき酸化膜の電極界面に
はバリア層が形成されているため、細孔５は電極まで貫
通していない。そこで細孔５のバリア層を除去するた
め、酸化等とは逆方向に電圧を印加し、バリア層のみを
除去する（図３（ｃ））。
【００６２】前記導電層２ｃが白金等のように陽極酸化
溶液に耐性がある材料を使用することで、前記カソード
電極２ａを保護し、更には前記前駆体４ａを完全に絶縁
性膜に変換し、細孔５を導電層２ｃまで貫通させるため
のストッパー層として用いることが出来る。これに対し
て、前記導電層２ｃが鉄等のように陽極酸化溶液に活性
である材料を使用するときは、バリア層をドライエッチ
ング法等により除去することが望ましい。この場合、前
記導電層２ｃは、ドライエッチング用のストッパー層と
して用いることができる。
溶液に耐性がある材料を使用することで、前記カソード
電極２ａを保護し、更には前記前駆体４ａを完全に絶縁
性膜に変換し、細孔５を導電層２ｃまで貫通させるため
のストッパー層として用いることが出来る。これに対し
て、前記導電層２ｃが鉄等のように陽極酸化溶液に活性
である材料を使用するときは、バリア層をドライエッチ
ング法等により除去することが望ましい。この場合、前
記導電層２ｃは、ドライエッチング用のストッパー層と
して用いることができる。
【００６３】細孔５形成後は、プラズマＣＶＤ中でカー
ボンナノチューブの原料となるエチレンと水素を流し、
細孔５中にカーボンナノチューブを形成するが、カーボ
ンナノチューブ先端がアルミナ表面より僅かに低い位置
で、成長を終了する（図３（ｄ））。これはこの後形成
する第１のゲート電極層７ａとカーボンナノチューブが
接触しないようにするためである。この後、第１のゲー
ト電極層７ａを斜め蒸着法により、各細孔５を取り囲む
ように形成し（図３（ｅ））、更に抵抗低減用の第２の
ゲート電極層７ｂを形成、パターニングし、電子源アレ
イの作製は終了する（図３（ｆ））。また、カーボンナ
ノチューブ先端をアルミナ表面より高い位置まで成長さ
せても、酸素によるプラズマエッチングにより、選択的
に突出したカーボンナノチューブのみ除去することは可
能である。
ボンナノチューブの原料となるエチレンと水素を流し、
細孔５中にカーボンナノチューブを形成するが、カーボ
ンナノチューブ先端がアルミナ表面より僅かに低い位置
で、成長を終了する（図３（ｄ））。これはこの後形成
する第１のゲート電極層７ａとカーボンナノチューブが
接触しないようにするためである。この後、第１のゲー
ト電極層７ａを斜め蒸着法により、各細孔５を取り囲む
ように形成し（図３（ｅ））、更に抵抗低減用の第２の
ゲート電極層７ｂを形成、パターニングし、電子源アレ
イの作製は終了する（図３（ｆ））。また、カーボンナ
ノチューブ先端をアルミナ表面より高い位置まで成長さ
せても、酸素によるプラズマエッチングにより、選択的
に突出したカーボンナノチューブのみ除去することは可
能である。
【００６４】以下に、本実施の形態で説明した電子源ア
レイの構造および製造方法についての実施例を示す。
レイの構造および製造方法についての実施例を示す。
【００６５】（実施例１）本発明に係る第１の実施例
を、工程図として図４〜６を用いて、具体的に説明す
る。まず、図４（ａ）、（ｂ）に示すように、シリカ−
アルミナからなる基板１上にカソード電極層２ａとして
０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして
０．５μｍのアモルファスシリコン膜、導電層２ｃとし
て０．１μｍの鉄及びニッケルを主成分とする合金層を
順次積層形成した。この時の各配線幅は１００μｍ、ピ
ッチは２００μｍとし、５ライン形成した（図４（ｂ）
は図４（ａ）での線分ｘ−ｙでの断面図）。
を、工程図として図４〜６を用いて、具体的に説明す
る。まず、図４（ａ）、（ｂ）に示すように、シリカ−
アルミナからなる基板１上にカソード電極層２ａとして
０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして
０．５μｍのアモルファスシリコン膜、導電層２ｃとし
て０．１μｍの鉄及びニッケルを主成分とする合金層を
順次積層形成した。この時の各配線幅は１００μｍ、ピ
ッチは２００μｍとし、５ライン形成した（図４（ｂ）
は図４（ａ）での線分ｘ−ｙでの断面図）。
【００６６】次に、図５（ａ）、（ｂ）に示すように、
ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子
放出部８となる部分のＳｉＯ2 を、レジストマスクを用
いてＲＩＥにより除去した（図５（ｂ）は図５（ａ）で
の線分ｘ−ｙでの断面図）。この時、ゲート絶縁層３に
形成した窓の大きさは５０μｍ角であり、窓の数を５×
５の合計２５個とした。窓のピッチはカソード電極配線
２と同様に２００μｍである。
ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子
放出部８となる部分のＳｉＯ2 を、レジストマスクを用
いてＲＩＥにより除去した（図５（ｂ）は図５（ａ）で
の線分ｘ−ｙでの断面図）。この時、ゲート絶縁層３に
形成した窓の大きさは５０μｍ角であり、窓の数を５×
５の合計２５個とした。窓のピッチはカソード電極配線
２と同様に２００μｍである。
【００６７】次に、図５（ａ）での線分ｘ−ｙでの断面
図である図６を用いて、製造方法を説明する。除去した
部分にスパッタリング法で前駆体４ａとなるアルミニウ
ムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上
に堆積したアルミニウムを除去すると共に、アルミニウ
ムの埋め込みを行った（図６（ａ））。この後、シュウ
酸溶液中で陽極酸化を行い、アルミニウムを酸化すると
共に、絶縁性膜４であるアルミナ中に細孔５を形成す
る。このとき酸化膜の電極界面にはバリア層が形成され
ているため、細孔５は電極まで貫通していない。
図である図６を用いて、製造方法を説明する。除去した
部分にスパッタリング法で前駆体４ａとなるアルミニウ
ムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上
に堆積したアルミニウムを除去すると共に、アルミニウ
ムの埋め込みを行った（図６（ａ））。この後、シュウ
酸溶液中で陽極酸化を行い、アルミニウムを酸化すると
共に、絶縁性膜４であるアルミナ中に細孔５を形成す
る。このとき酸化膜の電極界面にはバリア層が形成され
ているため、細孔５は電極まで貫通していない。
【００６８】そこで、細孔５中のバリア層を除去するた
め、ドライエッチング法を用いて、バリア層のみ除去す
る（図６（ｂ））。形成した細孔５は、直径６０ｎｍ、
ピッチ１００ｎｍであった。細孔５形成後は、プラズマ
ＣＶＤ中でカーボンナノチューブの原料となるエチレン
と水素ガスを流しながら、細孔５中にエミッタ６となる
カーボンナノチューブを形成した。カーボンナノチュー
ブの先端がアルミナ表面より僅かに低い位置（約６０ｎ
ｍ程度）で、成長を終了した（図６（ｃ））。
め、ドライエッチング法を用いて、バリア層のみ除去す
る（図６（ｂ））。形成した細孔５は、直径６０ｎｍ、
ピッチ１００ｎｍであった。細孔５形成後は、プラズマ
ＣＶＤ中でカーボンナノチューブの原料となるエチレン
と水素ガスを流しながら、細孔５中にエミッタ６となる
カーボンナノチューブを形成した。カーボンナノチュー
ブの先端がアルミナ表面より僅かに低い位置（約６０ｎ
ｍ程度）で、成長を終了した（図６（ｃ））。
【００６９】この後、第１のゲート電極層７ａとなるモ
リブデンを斜め蒸着法により基板面に対して３０度の角
度で２０ｎｍ堆積し、各細孔５を取り囲むように形成し
た（図６（ｄ））。更に抵抗低減用の第２のゲート電極
層７ｂとしてアルミニウム層を１μｍ形成、パターニン
グし、電子源アレイの作製は終了する（図６（ｅ））。
リブデンを斜め蒸着法により基板面に対して３０度の角
度で２０ｎｍ堆積し、各細孔５を取り囲むように形成し
た（図６（ｄ））。更に抵抗低減用の第２のゲート電極
層７ｂとしてアルミニウム層を１μｍ形成、パターニン
グし、電子源アレイの作製は終了する（図６（ｅ））。
【００７０】以上のように作製した電子源アレイの上方
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加レ、ゲート電圧を−２〜４Ｖの範囲で変化させエミッ
ション電流を確認した。アノード電流は１画素当たり最
大で５μＡ得られ、またアドレスした画素数に比例して
アノード電流が変化することを確認した。
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加レ、ゲート電圧を−２〜４Ｖの範囲で変化させエミッ
ション電流を確認した。アノード電流は１画素当たり最
大で５μＡ得られ、またアドレスした画素数に比例して
アノード電流が変化することを確認した。
【００７１】（実施例２）本発明に係る第２の実施例
を、工程図として図７〜９を用いて、具体的に説明す
る。まず、図７（ａ）、（ｂ）に示すように、シリカ−
アルミナからなる基板１上にカソード電極層２ａとして
０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして
０．５μｍのアモルファスシリコン膜、導電層２ｃとし
て０．１μｍの鉄及びニッケルを主成分とする合金層を
順次積層形成した。この時の各配線幅は１００μｍ、ピ
ッチは２００μｍとし、５ライン形成した（図７（ｂ）
は図７（ａ）での線分ｘ−ｙでの断面図）。
を、工程図として図７〜９を用いて、具体的に説明す
る。まず、図７（ａ）、（ｂ）に示すように、シリカ−
アルミナからなる基板１上にカソード電極層２ａとして
０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして
０．５μｍのアモルファスシリコン膜、導電層２ｃとし
て０．１μｍの鉄及びニッケルを主成分とする合金層を
順次積層形成した。この時の各配線幅は１００μｍ、ピ
ッチは２００μｍとし、５ライン形成した（図７（ｂ）
は図７（ａ）での線分ｘ−ｙでの断面図）。
【００７２】次に、図８（ａ）、（ｂ）に示すように、
ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子
放出部８となる部分のＳｉＯ2 を、レジストマスクを用
いてＲＩＥにより除去した（図８（ｂ）は図８（ａ）で
の線分ｘ−ｙでの断面図）。ここまでは、第１の実施例
と同様であるが、ゲート絶縁層３に形成した窓は３μｍ
の円形とした。個数、ピッチはそれぞれ、５×５の合計
２５個、２００μｍピッチであり前記第１の実施例と同
様である。
ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子
放出部８となる部分のＳｉＯ2 を、レジストマスクを用
いてＲＩＥにより除去した（図８（ｂ）は図８（ａ）で
の線分ｘ−ｙでの断面図）。ここまでは、第１の実施例
と同様であるが、ゲート絶縁層３に形成した窓は３μｍ
の円形とした。個数、ピッチはそれぞれ、５×５の合計
２５個、２００μｍピッチであり前記第１の実施例と同
様である。
【００７３】以下、図８（ａ）での線分ｘ−ｙでの断面
図である図９を用いて、製造方法を説明する。除去した
部分にスパッタリング法で前駆体４ａであるアルミニウ
ムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上
に堆積したアルミニウムを除去すると共に、アルミニウ
ムの埋め込みを行った（図９（ａ））。この後、シュウ
酸溶液中で陽極酸化を行い、アルミニウムを酸化すると
共に、絶縁性膜４であるアルミナ中に細孔５を形成した
後、第１の実施例と同様にバリア層を除去し、細孔５を
貫通させた（図９（ｂ））。細孔５形成後は、プラズマ
ＣＶＤ中でカーボンナノチューブの原料となるエチレン
と水素ガスを流しながら、細孔５中にカーボンナノチュ
ーブを形成した。カーボンナノチューブの先端がアルミ
ナ表面に達したところで成長を終了した（図９
（ｃ））。
図である図９を用いて、製造方法を説明する。除去した
部分にスパッタリング法で前駆体４ａであるアルミニウ
ムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上
に堆積したアルミニウムを除去すると共に、アルミニウ
ムの埋め込みを行った（図９（ａ））。この後、シュウ
酸溶液中で陽極酸化を行い、アルミニウムを酸化すると
共に、絶縁性膜４であるアルミナ中に細孔５を形成した
後、第１の実施例と同様にバリア層を除去し、細孔５を
貫通させた（図９（ｂ））。細孔５形成後は、プラズマ
ＣＶＤ中でカーボンナノチューブの原料となるエチレン
と水素ガスを流しながら、細孔５中にカーボンナノチュ
ーブを形成した。カーボンナノチューブの先端がアルミ
ナ表面に達したところで成長を終了した（図９
（ｃ））。
【００７４】この後、第２のゲート絶縁層９となるＳｉ
Ｏ2 膜を３μｍ、ゲート電極配線７となるモリブデン膜
を０．５μｍ堆積した（図９（ｄ））。ゲート電極配線
７上にレジストでアルミナ部分より大きい４μｍの円形
パターンを形成し、モリブデン膜はＲＩＥで、ＳｉＯ2
膜は弗酸で取り除き、カーボンナノチューブを露出させ
た。引き続き弗酸でアルミナの一部も除去し、電子源と
してのエミッタ６となるカーボンナノチューブを１μｍ
程度露出させ、電子源作製を終了した（図９（ｅ））。
Ｏ2 膜を３μｍ、ゲート電極配線７となるモリブデン膜
を０．５μｍ堆積した（図９（ｄ））。ゲート電極配線
７上にレジストでアルミナ部分より大きい４μｍの円形
パターンを形成し、モリブデン膜はＲＩＥで、ＳｉＯ2
膜は弗酸で取り除き、カーボンナノチューブを露出させ
た。引き続き弗酸でアルミナの一部も除去し、電子源と
してのエミッタ６となるカーボンナノチューブを１μｍ
程度露出させ、電子源作製を終了した（図９（ｅ））。
【００７５】ＣＶＤを用いてカーボンナノチューブを触
媒金属上に配向、形成する技術がＳｈｏｕｓｈａｎＦａ
ｎ等により報告されているが（Ｓｃｉｅｎｃｅ，２８
３，５１２，１９９９）、この場合はカーボンナノチュ
ーブ端が基板に接しているだけなので、付着強度が著し
く弱い。カーボンナノチューブは、その径は細いが長さ
は数ミクロン程度あり、かつ導電性であるので、工程中
で基板より剥離すると、ダストとなり工程を汚染する。
また、製品中においても剥離すれば電極間をショートさ
せる可能性があり、実用的ではない。特開平１０−１２
１２４号公報や本発明のように、カーボンナノチューブ
を微小な細孔中に形成することで、その接触面はチュー
ブ端のみならず、側面も固定されているので基板への付
着強度は大きく、プロセス工程中で剥離することは無
く、歩溜まりを改善することができる。
媒金属上に配向、形成する技術がＳｈｏｕｓｈａｎＦａ
ｎ等により報告されているが（Ｓｃｉｅｎｃｅ，２８
３，５１２，１９９９）、この場合はカーボンナノチュ
ーブ端が基板に接しているだけなので、付着強度が著し
く弱い。カーボンナノチューブは、その径は細いが長さ
は数ミクロン程度あり、かつ導電性であるので、工程中
で基板より剥離すると、ダストとなり工程を汚染する。
また、製品中においても剥離すれば電極間をショートさ
せる可能性があり、実用的ではない。特開平１０−１２
１２４号公報や本発明のように、カーボンナノチューブ
を微小な細孔中に形成することで、その接触面はチュー
ブ端のみならず、側面も固定されているので基板への付
着強度は大きく、プロセス工程中で剥離することは無
く、歩溜まりを改善することができる。
【００７６】上述のようにして、作製した電子源アレイ
の上方１ｍｍに蛍光板を配置し、アノード電圧として５
ｋＶ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化さ
せエミッション電流を確認した。アノード電流は１画素
当たり最大で３μＡ得られ、またアドレスした画素数に
比例してアノード電流が変化することを確認した。
の上方１ｍｍに蛍光板を配置し、アノード電圧として５
ｋＶ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化さ
せエミッション電流を確認した。アノード電流は１画素
当たり最大で３μＡ得られ、またアドレスした画素数に
比例してアノード電流が変化することを確認した。
【００７７】（実施例３）本発明に係る第３の実施例で
は、カーボンナノチューブ作製のための高温プロセスを
必要としない構造について説明する。実施例を、工程図
として図４〜６を用いて、具体的に説明するが、基板１
はガラス基板を用いること以外、概ね第１の実施例と同
様である。
は、カーボンナノチューブ作製のための高温プロセスを
必要としない構造について説明する。実施例を、工程図
として図４〜６を用いて、具体的に説明するが、基板１
はガラス基板を用いること以外、概ね第１の実施例と同
様である。
【００７８】図４（ａ）、（ｂ）に示すように、ガラス
からなる基板１上にカソード電極層２ａとして０．４μ
ｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μ
ｍのアモルファスシリコン膜、導電層２ｃとして０．１
μｍの白金膜を順次形成した。以降、エミッタ材を細孔
５に充填するまでは、第１の実施例と同じであるが、本
実施例においては、陽極酸化溶液として硫酸を用いてお
り、細孔中のバリア層を除去するため、酸化時とは逆方
向に電圧を印加し、バリア層のみ除去した。細孔５形成
後は、カーボンナノチューブを形成するのではなく、浴
槽中で白金を細孔５中に電界を加えながら析出させた。
白金の先端がアルミナ表面より僅かに低い位置（約３０
ｎｍ程度）で、成長を終了した（図６（ｃ））。この後
のゲート電極配線７の形成、パターニングも第１の実施
例と同様の工程を経て、電子源アレイの作製は終了す
る。
からなる基板１上にカソード電極層２ａとして０．４μ
ｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μ
ｍのアモルファスシリコン膜、導電層２ｃとして０．１
μｍの白金膜を順次形成した。以降、エミッタ材を細孔
５に充填するまでは、第１の実施例と同じであるが、本
実施例においては、陽極酸化溶液として硫酸を用いてお
り、細孔中のバリア層を除去するため、酸化時とは逆方
向に電圧を印加し、バリア層のみ除去した。細孔５形成
後は、カーボンナノチューブを形成するのではなく、浴
槽中で白金を細孔５中に電界を加えながら析出させた。
白金の先端がアルミナ表面より僅かに低い位置（約３０
ｎｍ程度）で、成長を終了した（図６（ｃ））。この後
のゲート電極配線７の形成、パターニングも第１の実施
例と同様の工程を経て、電子源アレイの作製は終了す
る。
【００７９】上述のようにして作製した電子源アレイの
上方１ｍｍに蛍光板を配置し、アノード電極として５ｋ
Ｖ印加し、ゲート電圧を０〜１０Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は１画素当た
り最大で１μＡ得られ、またアドレスした画素数に比例
してアノード電流が変化することを確認した。
上方１ｍｍに蛍光板を配置し、アノード電極として５ｋ
Ｖ印加し、ゲート電圧を０〜１０Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は１画素当た
り最大で１μＡ得られ、またアドレスした画素数に比例
してアノード電流が変化することを確認した。
【００８０】（実施例４）本発明に係る第４の実施例で
も、カーボンナノチューブ作製のための高温プロセスを
必要としない構造について説明する。実施例を、工程図
として図７〜９を用いて、具体的に説明するが、基板１
はガラス基板を用いること以外、概ね第２の実施例と同
様である。
も、カーボンナノチューブ作製のための高温プロセスを
必要としない構造について説明する。実施例を、工程図
として図７〜９を用いて、具体的に説明するが、基板１
はガラス基板を用いること以外、概ね第２の実施例と同
様である。
【００８１】図７（ａ）、（ｂ）に示すように、ガラス
からなる基板１上にカソード電極層２ａとして０．４μ
ｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μ
ｍのアモルファスシリコン膜、導電層２ｃとして０．１
μｍの白金膜を順次形成した。以降、エミッタ材を細孔
５に充填するまでは、概ね第２の実施例と同じである
が、本実施例においては、陽極酸化溶液として硫酸を用
いており、細孔中のバリア層を除去するため、酸化時と
は逆方向に電圧を印加し、バリア層のみ除去した。細孔
５形成後は、浴槽中で白金を細孔５中に電界を加えなが
ら析出させた。白金の先端がアルミナ表面に達したとこ
ろで成長を終了した（図９（ｃ））。この後の第２のゲ
ート絶縁層９、ゲート電極配線７形成、パターニングも
第２の実施例と同様の工程を経て、電子源アレイの作製
は終了する。
からなる基板１上にカソード電極層２ａとして０．４μ
ｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μ
ｍのアモルファスシリコン膜、導電層２ｃとして０．１
μｍの白金膜を順次形成した。以降、エミッタ材を細孔
５に充填するまでは、概ね第２の実施例と同じである
が、本実施例においては、陽極酸化溶液として硫酸を用
いており、細孔中のバリア層を除去するため、酸化時と
は逆方向に電圧を印加し、バリア層のみ除去した。細孔
５形成後は、浴槽中で白金を細孔５中に電界を加えなが
ら析出させた。白金の先端がアルミナ表面に達したとこ
ろで成長を終了した（図９（ｃ））。この後の第２のゲ
ート絶縁層９、ゲート電極配線７形成、パターニングも
第２の実施例と同様の工程を経て、電子源アレイの作製
は終了する。
【００８２】以上、作製した電子源アレイの上方１ｍｍ
に蛍光板を配置し、アノード電圧として５ｋＶ印加し、
ゲート電圧を０〜１００Ｖの範囲で変化させエミッショ
ン電流を確認した。アノード電流は１画素当たり最大で
１μＡ得られ、またアドレスした画素数に比例してアノ
ード電流が変化することを確認した。
に蛍光板を配置し、アノード電圧として５ｋＶ印加し、
ゲート電圧を０〜１００Ｖの範囲で変化させエミッショ
ン電流を確認した。アノード電流は１画素当たり最大で
１μＡ得られ、またアドレスした画素数に比例してアノ
ード電流が変化することを確認した。
【００８３】（実施例５）本発明に係る第５の実施例
を、工程図として図１０〜１６を用いて、具体的に説明
する。まず、図１０（ａ）、（ｂ）に示すように、シリ
カ−アルミナからなる基板１上にカソード電極層２ａと
して０．４μｍのモリブデン膜、バラスト抵抗層２ｂと
して０．５μｍのアモルファスシリコン膜、導電層２ｃ
として０．１μｍの鉄及びニッケルを主成分とする合金
層、前駆体４ａである３μｍのアルミニウムを順次積層
形成した（図１０（ｂ）は叉１０（ａ）での線分ｘ−ｙ
での断面図）。
を、工程図として図１０〜１６を用いて、具体的に説明
する。まず、図１０（ａ）、（ｂ）に示すように、シリ
カ−アルミナからなる基板１上にカソード電極層２ａと
して０．４μｍのモリブデン膜、バラスト抵抗層２ｂと
して０．５μｍのアモルファスシリコン膜、導電層２ｃ
として０．１μｍの鉄及びニッケルを主成分とする合金
層、前駆体４ａである３μｍのアルミニウムを順次積層
形成した（図１０（ｂ）は叉１０（ａ）での線分ｘ−ｙ
での断面図）。
【００８４】次に、図１１（ａ）、（ｂ）に示すよう
に、硫酸溶液中で陽極酸化を行い、前駆体４ａであるア
ルミニウムを酸化すると共に、絶縁性膜４であるアルミ
ナ中に細孔５を形成した後、第１の実施例と同様にバリ
ア層を除去し、細孔５を貫通させた（図１１（ｂ）は図
１１（ａ）での線分ｘ−ｙでの断面図）。この後、図１
２（ａ）、（ｂ）に示すように、ライン状のレジストパ
ターンを形成し、絶縁性膜４であるアルミナ、導電層２
ｃである鉄及びニッケルを主成分とする合金層、バラス
ト抵抗層２ｂであるアモルファスシリコン膜、カソード
電極層２ａであるモリブデン膜を順次エッチングし、ラ
イン状に加工した（図１２（ｂ）は図１２（ａ）での線
分ｘ−ｙでの断面図）。このときのライン幅は１００μ
ｍ、ピッチ２００μｍで５本形成した。
に、硫酸溶液中で陽極酸化を行い、前駆体４ａであるア
ルミニウムを酸化すると共に、絶縁性膜４であるアルミ
ナ中に細孔５を形成した後、第１の実施例と同様にバリ
ア層を除去し、細孔５を貫通させた（図１１（ｂ）は図
１１（ａ）での線分ｘ−ｙでの断面図）。この後、図１
２（ａ）、（ｂ）に示すように、ライン状のレジストパ
ターンを形成し、絶縁性膜４であるアルミナ、導電層２
ｃである鉄及びニッケルを主成分とする合金層、バラス
ト抵抗層２ｂであるアモルファスシリコン膜、カソード
電極層２ａであるモリブデン膜を順次エッチングし、ラ
イン状に加工した（図１２（ｂ）は図１２（ａ）での線
分ｘ−ｙでの断面図）。このときのライン幅は１００μ
ｍ、ピッチ２００μｍで５本形成した。
【００８５】次に、図１３（ａ）、（ｂ）に示すよう
に、表面にゲート絶縁層３となるＳｉＯ2 を０．５μｍ
堆積する。この層は余分な細孔中に電子放出材料を充填
しないためのマスク層としても機能する。堆積したＳｉ
Ｏ2 膜に電子放出材料を充填する部分のみ１０μｍピッ
チで、３μｍ径の円形の窓を１画素につき９個レジスト
で形成した（図１３（ｂ）は図１３（ａ）での線分ｘ−
ｙでの断面図）。電子放出部の窓明け終了後は、図１４
（ａ）、（ｂ）に示すように、プラズマＣＶＤ中でカー
ボンナノチューブの原料となるメタンガスと水素ガスを
流しながら、細孔５中にカーボンナノチューブを形成し
た。カーボンナノチューブの先端がアルミナ表面に達し
たところで成長を終了した（図１４（ｂ）は図１４
（ａ）での線分ｘ−ｙでの断面図）。
に、表面にゲート絶縁層３となるＳｉＯ2 を０．５μｍ
堆積する。この層は余分な細孔中に電子放出材料を充填
しないためのマスク層としても機能する。堆積したＳｉ
Ｏ2 膜に電子放出材料を充填する部分のみ１０μｍピッ
チで、３μｍ径の円形の窓を１画素につき９個レジスト
で形成した（図１３（ｂ）は図１３（ａ）での線分ｘ−
ｙでの断面図）。電子放出部の窓明け終了後は、図１４
（ａ）、（ｂ）に示すように、プラズマＣＶＤ中でカー
ボンナノチューブの原料となるメタンガスと水素ガスを
流しながら、細孔５中にカーボンナノチューブを形成し
た。カーボンナノチューブの先端がアルミナ表面に達し
たところで成長を終了した（図１４（ｂ）は図１４
（ａ）での線分ｘ−ｙでの断面図）。
【００８６】この後、図１５（ａ）、（ｂ）に示すよう
に、ゲート電極配線７となるモリブデンを０．５μｍ堆
積し、更に電子放出材料を充填した電子放出部８のみ露
出したレジストマスクを形成し、モリブデン層をエッチ
ングしてエミッタ６を露出させた。引き続き弗酸でアル
ミナの一部も除去し、エミッタ６となるカーボンナノチ
ューブを１μｍ程度露出させ、電子源作製を終了した
（図１５（ｂ）は図１５（ａ）での線分ｘ−ｙでの断面
図）。図１６には、電子放出部８の拡大断面図を示す。
作製した電子源アレイは、図１５（ａ）を１画素とし、
１画素中に９個の電子放出部を有する構成になってお
り、作製した画素数は、ピッチが２００μｍで５×５の
計２５個である。
に、ゲート電極配線７となるモリブデンを０．５μｍ堆
積し、更に電子放出材料を充填した電子放出部８のみ露
出したレジストマスクを形成し、モリブデン層をエッチ
ングしてエミッタ６を露出させた。引き続き弗酸でアル
ミナの一部も除去し、エミッタ６となるカーボンナノチ
ューブを１μｍ程度露出させ、電子源作製を終了した
（図１５（ｂ）は図１５（ａ）での線分ｘ−ｙでの断面
図）。図１６には、電子放出部８の拡大断面図を示す。
作製した電子源アレイは、図１５（ａ）を１画素とし、
１画素中に９個の電子放出部を有する構成になってお
り、作製した画素数は、ピッチが２００μｍで５×５の
計２５個である。
【００８７】上述のようにして作製した電子源アレイの
上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋ
Ｖ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化させ
エミッション電流を確認した。アノード電流は１画素当
たり最大で１０μＡ得られ、またアドレスした画素数に
比例してアノード電流が変化することを確認した。
上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋ
Ｖ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化させ
エミッション電流を確認した。アノード電流は１画素当
たり最大で１０μＡ得られ、またアドレスした画素数に
比例してアノード電流が変化することを確認した。
【００８８】（実施例６）本発明に係る第６の実施例で
も、カーボンナノチューブ作製のための高温プロセスを
必要としない構造について説明する。実施例を、工程図
として図１０〜１６を用いて、具体的に説明するが、基
板１はガラス基板を用いること以外、概ね第５の実施例
と同様である。
も、カーボンナノチューブ作製のための高温プロセスを
必要としない構造について説明する。実施例を、工程図
として図１０〜１６を用いて、具体的に説明するが、基
板１はガラス基板を用いること以外、概ね第５の実施例
と同様である。
【００８９】図１０（ａ）、（ｂ）に示すように、カソ
ード電極層２ａとして０．４μｍのモリブデン膜、バラ
スト抵抗層２ｂとして０．５μｍのアモルファスシリコ
ン膜、導電層２ｃとして０．１μｍの銅膜、前駆体４ａ
である３μｍのアルミニウムを順次積層形成した（図１
０（ｂ）は図１０（ａ）での線分ｘ−ｙでの断面図）。
ード電極層２ａとして０．４μｍのモリブデン膜、バラ
スト抵抗層２ｂとして０．５μｍのアモルファスシリコ
ン膜、導電層２ｃとして０．１μｍの銅膜、前駆体４ａ
である３μｍのアルミニウムを順次積層形成した（図１
０（ｂ）は図１０（ａ）での線分ｘ−ｙでの断面図）。
【００９０】以下の工程において、エミッタ材を細孔５
に充填するまでは、第５の実施例と同じである。図１４
（ａ）、（ｂ）に示すように、細孔５形成後は、浴槽中
で銅を細孔５中に電界を加えながら析出させた。銅の先
端がアルミナ表面に達したところで、成長を終了した
（図１４（ｂ）は図１４（ａ）での線分ｘ−ｙでの断面
図）。この後のゲート電極配線７の形成、パターニング
も第５の実施例と同様の工程を経て、電子源アレイの作
製は終了する。
に充填するまでは、第５の実施例と同じである。図１４
（ａ）、（ｂ）に示すように、細孔５形成後は、浴槽中
で銅を細孔５中に電界を加えながら析出させた。銅の先
端がアルミナ表面に達したところで、成長を終了した
（図１４（ｂ）は図１４（ａ）での線分ｘ−ｙでの断面
図）。この後のゲート電極配線７の形成、パターニング
も第５の実施例と同様の工程を経て、電子源アレイの作
製は終了する。
【００９１】上述のようにして作製した電子源アレイの
上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋ
Ｖ印加し、ゲート電圧を０〜１００ｖの範囲で変化させ
エミッション電流を確認した。アノード電流は１画素当
たり最大で６μＡ得られ、またアドレスした画素数に比
例してアノード電流が変化することを確認した。
上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋ
Ｖ印加し、ゲート電圧を０〜１００ｖの範囲で変化させ
エミッション電流を確認した。アノード電流は１画素当
たり最大で６μＡ得られ、またアドレスした画素数に比
例してアノード電流が変化することを確認した。
【００９２】（実施例７）本発明に係る第７の実施例
を、工程図として図１７〜２３を用いて、具体的に説明
する。まず、図１７（ａ）、（ｂ）に示すように、シリ
カ−アルミナ基板１上にカソード電極層２ａとして０．
４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．
５μｍのアモルファスシリコン膜、導電層２ｃとして
０．１μｍの鉄及びニッケルを主成分とする合金層、前
駆体４ａである３μｍのアルミニウムを順次積層形成し
た（図１７（ｂ）は図１７（ａ）での線分ｘ−ｙでの断
面図）。
を、工程図として図１７〜２３を用いて、具体的に説明
する。まず、図１７（ａ）、（ｂ）に示すように、シリ
カ−アルミナ基板１上にカソード電極層２ａとして０．
４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．
５μｍのアモルファスシリコン膜、導電層２ｃとして
０．１μｍの鉄及びニッケルを主成分とする合金層、前
駆体４ａである３μｍのアルミニウムを順次積層形成し
た（図１７（ｂ）は図１７（ａ）での線分ｘ−ｙでの断
面図）。
【００９３】次に、図１８（ａ）、（ｂ）に示すよう
に、硫酸溶液中で陽極酸化を行い、前駆体４ａであるア
ルミニウムを酸化すると共に、絶縁性膜４であるアルミ
ナ中に細孔５を形成した後、第１の実施例と同様にバリ
ア層を除去し、細孔５を貫通させた（図１８（ｂ）は図
１８（ａ）での線分ｘ−ｙでの断面図）。
に、硫酸溶液中で陽極酸化を行い、前駆体４ａであるア
ルミニウムを酸化すると共に、絶縁性膜４であるアルミ
ナ中に細孔５を形成した後、第１の実施例と同様にバリ
ア層を除去し、細孔５を貫通させた（図１８（ｂ）は図
１８（ａ）での線分ｘ−ｙでの断面図）。
【００９４】この後、図１９（ａ）、（ｂ）に示すよう
に、ライン状のレジストパターンを形成し、絶縁性膜４
であるアルミナ、導電層２ｃである鉄及びニッケルを主
成分とする合金層、バラスト抵抗層２ｂであるアモルフ
ァスシリコン膜、カソード電極層２ａであるモリブデン
膜を順次エッチングしライン状に加工した（図１９
（ｂ）は図１９（ａ）での線分ｘ−ｙでの断面図）。こ
のときのライン幅は１００μｍ、ピッチが２００μｍで
５本形成した。
に、ライン状のレジストパターンを形成し、絶縁性膜４
であるアルミナ、導電層２ｃである鉄及びニッケルを主
成分とする合金層、バラスト抵抗層２ｂであるアモルフ
ァスシリコン膜、カソード電極層２ａであるモリブデン
膜を順次エッチングしライン状に加工した（図１９
（ｂ）は図１９（ａ）での線分ｘ−ｙでの断面図）。こ
のときのライン幅は１００μｍ、ピッチが２００μｍで
５本形成した。
【００９５】図２０（ａ）、（ｂ）に示すように、表面
にゲート絶縁層３となるＳｉＯ2 を０．１μｍ堆積す
る。この層は余分な細孔中に電子放出材料を充填しない
ためのマスク層としても機能する。堆積したＳｉＯ2 に
電子放出材料を充填する部分のみ１０μｍピッチで、１
０μｍ径の円形の窓を１画素につき９個レジストで形成
した（図２０（ｂ）は図２０（ａ）での線分ｘ−ｙでの
断面図）。
にゲート絶縁層３となるＳｉＯ2 を０．１μｍ堆積す
る。この層は余分な細孔中に電子放出材料を充填しない
ためのマスク層としても機能する。堆積したＳｉＯ2 に
電子放出材料を充填する部分のみ１０μｍピッチで、１
０μｍ径の円形の窓を１画素につき９個レジストで形成
した（図２０（ｂ）は図２０（ａ）での線分ｘ−ｙでの
断面図）。
【００９６】図２１（ａ）、（ｂ）に示すように、電子
放出部の窓明け終了後は、プラズマＣＶＤ中でカーボン
ナノチューブの原料となるメタンガスと水素ガスを流し
ながら、細孔５中にカーボンナノチューブを形成した。
カーボンナノチューブの先端がアルミナ表面より僅かに
低い位置（約３０ｎｍ程度）で、成長を終了した（図２
１（ｂ）は図２１（ａ）での線分ｘ−ｙでの断面図）。
放出部の窓明け終了後は、プラズマＣＶＤ中でカーボン
ナノチューブの原料となるメタンガスと水素ガスを流し
ながら、細孔５中にカーボンナノチューブを形成した。
カーボンナノチューブの先端がアルミナ表面より僅かに
低い位置（約３０ｎｍ程度）で、成長を終了した（図２
１（ｂ）は図２１（ａ）での線分ｘ−ｙでの断面図）。
【００９７】この後、図２２（ａ）、（ｂ）に示すよう
に、第１のゲート電極層７ａとなるモリブデンを斜め蒸
着法により基板面に対して３０度の角度で２０ｎｍ堆積
し、各細孔５を取り囲むように形成し、更に抵抗低減用
の第２のゲート電極層７ｂとしてアルミニウム層を１μ
ｍ形成、パターニングし、電子源アレイの作製は終了す
る（図２２（ｂ）は図２２（ａ）での線分ｘ−ｙでの断
面図）。図２３には、電子放出部８の拡大断面図を示
す。作製した電子源アレイは、図２２（ａ）を１画素と
し、１画素中に９個の電子放出部を有する構成になって
おり、作製した画素数は、ピッチが２００μｍで５×５
の計２５個である。
に、第１のゲート電極層７ａとなるモリブデンを斜め蒸
着法により基板面に対して３０度の角度で２０ｎｍ堆積
し、各細孔５を取り囲むように形成し、更に抵抗低減用
の第２のゲート電極層７ｂとしてアルミニウム層を１μ
ｍ形成、パターニングし、電子源アレイの作製は終了す
る（図２２（ｂ）は図２２（ａ）での線分ｘ−ｙでの断
面図）。図２３には、電子放出部８の拡大断面図を示
す。作製した電子源アレイは、図２２（ａ）を１画素と
し、１画素中に９個の電子放出部を有する構成になって
おり、作製した画素数は、ピッチが２００μｍで５×５
の計２５個である。
【００９８】上述のように作製した電子源アレイの上方
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を−２〜４Ｖの範囲で変化させエミッ
ション電流を確認した。アノード電流は１画素当たり最
大で１０μＡ得られ、またアドレスした画素数に比例し
てアノード電流が変化することを確認した。
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を−２〜４Ｖの範囲で変化させエミッ
ション電流を確認した。アノード電流は１画素当たり最
大で１０μＡ得られ、またアドレスした画素数に比例し
てアノード電流が変化することを確認した。
【００９９】（実施例８）本発明に係る第８の実施例
を、工程図として図１７〜２４を用いて、具体的に説明
する。電子源アレイの構成は第７の実施例と同じにし
た。図２１（ａ）、（ｂ）に示すように、第７の実施例
と同様に電子放出材料として、カーボンナノチューブを
絶縁性膜４の細孔５中に充填する（図２１（ｂ）は図２
１（ａ）での線分ｘ−ｙでの断面図）。
を、工程図として図１７〜２４を用いて、具体的に説明
する。電子源アレイの構成は第７の実施例と同じにし
た。図２１（ａ）、（ｂ）に示すように、第７の実施例
と同様に電子放出材料として、カーボンナノチューブを
絶縁性膜４の細孔５中に充填する（図２１（ｂ）は図２
１（ａ）での線分ｘ−ｙでの断面図）。
【０１００】この後、図２４（ａ）、（ｂ）に示すよう
に、ゲート電極配線７を形成する前に、電解メッキでカ
ーボンナノチューブに選択的にニッケルを析出させ、エ
ミッタ６であるカーボンナノチューブ先端にキャップ１
０を形成する（図２４（ｂ）は図２４（ａ）での線分ｘ
−ｙでの断面図で１画素分を拡大）。これはゲート電極
配線７を形成した場合に、エミッタ６とゲート電極配線
７との間にショートが発生しないよう確実に分離するた
めの工程である。
に、ゲート電極配線７を形成する前に、電解メッキでカ
ーボンナノチューブに選択的にニッケルを析出させ、エ
ミッタ６であるカーボンナノチューブ先端にキャップ１
０を形成する（図２４（ｂ）は図２４（ａ）での線分ｘ
−ｙでの断面図で１画素分を拡大）。これはゲート電極
配線７を形成した場合に、エミッタ６とゲート電極配線
７との間にショートが発生しないよう確実に分離するた
めの工程である。
【０１０１】この後、図２２（ａ）、（ｂ）に示すよう
に、ゲート電極配線７としての第１のゲート電極層７ａ
を形成後、リフトオフによりニッケルを除去し、ゲート
開口部を設け更に第２のゲート電極層７ｂとしてアルミ
ニウム層を１μｍ形成、パターニングし、電子源アレイ
の作製は終了する（図２２（ｂ）は図２２（ａ）での線
分ｘ−ｙでの断面図）。
に、ゲート電極配線７としての第１のゲート電極層７ａ
を形成後、リフトオフによりニッケルを除去し、ゲート
開口部を設け更に第２のゲート電極層７ｂとしてアルミ
ニウム層を１μｍ形成、パターニングし、電子源アレイ
の作製は終了する（図２２（ｂ）は図２２（ａ）での線
分ｘ−ｙでの断面図）。
【０１０２】以上の実施の形態１では、エミッタ６を形
成する際に必要な導電層２ｃをカソード電極配線２に予
め積層形成した場合について説明したが、本願はこれに
限定されるものではなく、エミッタ６を形成する際に必
要な導電層２ｃをカソード電極配線２に予め積層形成し
なくてもよく、この場合の例について以下の実施の形態
２で説明する。
成する際に必要な導電層２ｃをカソード電極配線２に予
め積層形成した場合について説明したが、本願はこれに
限定されるものではなく、エミッタ６を形成する際に必
要な導電層２ｃをカソード電極配線２に予め積層形成し
なくてもよく、この場合の例について以下の実施の形態
２で説明する。
【０１０３】〔実施の形態２〕本発明の他の実施の形態
について説明すれば、以下の通りである。
について説明すれば、以下の通りである。
【０１０４】なお、本実施の形態では、前記実施の形態
１と同様に、細孔中に電子放出材料を充填したＸ−Ｙマ
トリクス駆動が可能なディスプレイ用電子源アレイに適
用した構造について説明する。本発明の斜視図を図２５
（ａ）に示し、図２５（ａ）に記載の線分ｘ−ｙでの断
面図を図２５（ｂ）に示す。
１と同様に、細孔中に電子放出材料を充填したＸ−Ｙマ
トリクス駆動が可能なディスプレイ用電子源アレイに適
用した構造について説明する。本発明の斜視図を図２５
（ａ）に示し、図２５（ａ）に記載の線分ｘ−ｙでの断
面図を図２５（ｂ）に示す。
【０１０５】電子放出領域は、直交するカソード電極配
線２とゲート電極配線７の交わる部分に形成されてお
り、Ｘ−Ｙマトリクス駆動できるように配置された電子
放出部８を有している。また、この電子放出部８は、各
々がカソード電極配線２とゲート電極配線７のクロス部
分に、独立に配設された絶縁性膜４中の細孔５内に電子
放出材料を充填することにより形成された複数のエミッ
タ６で構成されている。
線２とゲート電極配線７の交わる部分に形成されてお
り、Ｘ−Ｙマトリクス駆動できるように配置された電子
放出部８を有している。また、この電子放出部８は、各
々がカソード電極配線２とゲート電極配線７のクロス部
分に、独立に配設された絶縁性膜４中の細孔５内に電子
放出材料を充填することにより形成された複数のエミッ
タ６で構成されている。
【０１０６】電子源に電子を供給するカソード電極配線
２は、基板１上に積層されたカソード電極層２ａと、該
カソード電極層２ａ上に積層され、前記電子放出部８と
電気的に接続されるバラスト抵抗層２ｂとで構成され
る。
２は、基板１上に積層されたカソード電極層２ａと、該
カソード電極層２ａ上に積層され、前記電子放出部８と
電気的に接続されるバラスト抵抗層２ｂとで構成され
る。
【０１０７】また、エミッタ６は、絶縁性膜４中の細孔
５内に各々が電気的に絶縁された状態で形成されてお
り、カソード電極層２ａとはバラスト抵抗層２ｂを介し
て電気的に結合している。このときの本発明の等価回路
図を図２６（ａ）に、従来構成での等価回路図を図２６
（ｂ）に示す。
５内に各々が電気的に絶縁された状態で形成されてお
り、カソード電極層２ａとはバラスト抵抗層２ｂを介し
て電気的に結合している。このときの本発明の等価回路
図を図２６（ａ）に、従来構成での等価回路図を図２６
（ｂ）に示す。
【０１０８】図２６（ｂ）に示す従来構成では、各エミ
ッタ６には材料として有する内部抵抗１１しか入ってい
ないため、抵抗による放出電流の制限は受け難く、不均
一、不安定を引き起こし易い。
ッタ６には材料として有する内部抵抗１１しか入ってい
ないため、抵抗による放出電流の制限は受け難く、不均
一、不安定を引き起こし易い。
【０１０９】これに対し、図２６（ａ）に示す本発明の
構成では、各エミッタ６は内部抵抗１１を有し、バラス
ト抵抗層２ｂに直列に接続しており、それらは独立に並
列にカソード電極層２ａに接続している。カソード電極
層２ａから電子がエミッタ６に供給されると、バラスト
抵抗層２ｂによりその電流量に比例した電圧降下が生じ
るため、放出しやすいエミッタ６は電流量に制限がかか
り、放出量の均一化、安定化が図れる。また、この効果
は、電子放出部８内のみならず、基板１上に形成される
全ての電子源において同様に作用するため、電子源アレ
イの均一性も得ることが出来る。
構成では、各エミッタ６は内部抵抗１１を有し、バラス
ト抵抗層２ｂに直列に接続しており、それらは独立に並
列にカソード電極層２ａに接続している。カソード電極
層２ａから電子がエミッタ６に供給されると、バラスト
抵抗層２ｂによりその電流量に比例した電圧降下が生じ
るため、放出しやすいエミッタ６は電流量に制限がかか
り、放出量の均一化、安定化が図れる。また、この効果
は、電子放出部８内のみならず、基板１上に形成される
全ての電子源において同様に作用するため、電子源アレ
イの均一性も得ることが出来る。
【０１１０】なお、図２６（ａ）（ｂ）に示すように、
カソード電極層２ａとゲート電極配線７とがアノード電
極１２に接続されているが、このアノード電極１２とエ
ミッタ６との関係については、後述する。
カソード電極層２ａとゲート電極配線７とがアノード電
極１２に接続されているが、このアノード電極１２とエ
ミッタ６との関係については、後述する。
【０１１１】次に、電子放出部８を構成するための細孔
５を有する絶縁性膜４について、本発明の特徴を説明す
る。この細孔５を有する絶縁性膜４は、基板１上に形成
された金属膜である前駆体４ａを陽極酸化処理すること
により得られるのが、代表的作製方法である。細孔５の
直径は酸化条件にもよるが、１０〜１００ｎｍ程度で均
一性良く形成が可能であるため、現在半導体デバイスプ
ロセスで用いられている高精度なパターン形成技術を用
いずに、より簡単に微細な構造を形成することが出来
る。
５を有する絶縁性膜４について、本発明の特徴を説明す
る。この細孔５を有する絶縁性膜４は、基板１上に形成
された金属膜である前駆体４ａを陽極酸化処理すること
により得られるのが、代表的作製方法である。細孔５の
直径は酸化条件にもよるが、１０〜１００ｎｍ程度で均
一性良く形成が可能であるため、現在半導体デバイスプ
ロセスで用いられている高精度なパターン形成技術を用
いずに、より簡単に微細な構造を形成することが出来
る。
【０１１２】また、前駆体４ａの金属膜が基板１上に小
面積で分割、パターン形成されているため、前述の熱Ｃ
ＶＤを用いる高温プロセスであっても、基板１や配線間
に生じる熱膨張による歪を低減でき、広範囲の温度に対
応することが可能となる。
面積で分割、パターン形成されているため、前述の熱Ｃ
ＶＤを用いる高温プロセスであっても、基板１や配線間
に生じる熱膨張による歪を低減でき、広範囲の温度に対
応することが可能となる。
【０１１３】このようにして、本発明では現在主流とな
っているＳｐｉｎｄｔ型金属電子源に比べ、高精度なパ
ターン技術を用いること無く均一な微細電子源を形成
し、その密度を２桁以上高めることにより電子放出特性
の安定性、再現性を向上させている。
っているＳｐｉｎｄｔ型金属電子源に比べ、高精度なパ
ターン技術を用いること無く均一な微細電子源を形成
し、その密度を２桁以上高めることにより電子放出特性
の安定性、再現性を向上させている。
【０１１４】上記電子源アレイの製造方法の概略を、図
２７（ａ）〜（ｃ）及び図２８（ａ）〜（ｃ）を用いて
説明する。本例では電子放出材料として、電子放出特性
に優れるカーボンナノチューブを使用している。
２７（ａ）〜（ｃ）及び図２８（ａ）〜（ｃ）を用いて
説明する。本例では電子放出材料として、電子放出特性
に優れるカーボンナノチューブを使用している。
【０１１５】まず、表面が絶縁性である基板１上にカソ
ード電極配線２を構成するカソード電極層２ａ、バラス
ト抵抗層２ｂを積層形成し、ライン状にパターニングし
（図２７（ａ））、更にスパッタあるいは電子ビーム蒸
着法とフォトリソーエッチング法を用いて前駆体４ａで
あるアルミニウムを電子放出部８となる部分にのみ積層
する（図２７（ｂ）、図２７（ｃ））（図２７（ｃ）は
図２７（ｂ）での線分ｘ−ｙでの断面図）。
ード電極配線２を構成するカソード電極層２ａ、バラス
ト抵抗層２ｂを積層形成し、ライン状にパターニングし
（図２７（ａ））、更にスパッタあるいは電子ビーム蒸
着法とフォトリソーエッチング法を用いて前駆体４ａで
あるアルミニウムを電子放出部８となる部分にのみ積層
する（図２７（ｂ）、図２７（ｃ））（図２７（ｃ）は
図２７（ｂ）での線分ｘ−ｙでの断面図）。
【０１１６】以下、図２７（ｂ）に示す線分ｘ−ｙでの
断面図である図２８を用いて説明する。図２７（ａ）〜
（ｃ）に示す積層工程の後、硫酸溶液中で陽極酸化を行
い、絶縁性膜４の前駆体４ａであるアルミニウムを酸化
すると共に、絶縁性膜４であるアルミナ中に細孔５を形
成する。このとき、絶縁性膜４の電極界面にはバリア層
が形成されているため、細孔５は電極まで貫通していな
い。そこで、細孔５中のバリア層を除去するため、陽極
電圧を徐々に下げながら、バリア層のみ除去する（図２
８（ａ））。
断面図である図２８を用いて説明する。図２７（ａ）〜
（ｃ）に示す積層工程の後、硫酸溶液中で陽極酸化を行
い、絶縁性膜４の前駆体４ａであるアルミニウムを酸化
すると共に、絶縁性膜４であるアルミナ中に細孔５を形
成する。このとき、絶縁性膜４の電極界面にはバリア層
が形成されているため、細孔５は電極まで貫通していな
い。そこで、細孔５中のバリア層を除去するため、陽極
電圧を徐々に下げながら、バリア層のみ除去する（図２
８（ａ））。
【０１１７】この後メッキ法により、細孔底部にカーボ
ンナノチューブ成長において触媒作用を有する材料（例
えば、鉄、ニッケル、コバルト等の鉄族金属や白金、ロ
ジウム等）を形成し、カーボンナノチューブの形成を行
う。
ンナノチューブ成長において触媒作用を有する材料（例
えば、鉄、ニッケル、コバルト等の鉄族金属や白金、ロ
ジウム等）を形成し、カーボンナノチューブの形成を行
う。
【０１１８】カーボンナノチューブの形成は、カーボン
ナノチューブの原料となるメタン、エタン、プロパン、
エチレン、プロピレン等の炭化水素系のガスを流し、熱
ＣＶＤ法、プラズマＣＶＤ法により細孔５中にエミッタ
６となるカーボンナノチューブを形成する（図２８
（ｂ））。
ナノチューブの原料となるメタン、エタン、プロパン、
エチレン、プロピレン等の炭化水素系のガスを流し、熱
ＣＶＤ法、プラズマＣＶＤ法により細孔５中にエミッタ
６となるカーボンナノチューブを形成する（図２８
（ｂ））。
【０１１９】また、カーボンナノチューブの代わりに前
記触媒金属をメッキ法で形成すると同様に、細孔５内に
金属を充填することでエミッタ６を形成することも出来
る。この後、ゲート絶縁層３、ゲート電極配線７を順次
成膜し、更に電子放出部８をフォトリソーエッチング法
を用いて露出させ、電子源アレイの作製は終了する（図
２８（ｃ））。エッチングの際には、エミッタ６である
カーボンナノチューブを絶縁性膜４表面より突出させる
ためのエッチングも同時に行う。
記触媒金属をメッキ法で形成すると同様に、細孔５内に
金属を充填することでエミッタ６を形成することも出来
る。この後、ゲート絶縁層３、ゲート電極配線７を順次
成膜し、更に電子放出部８をフォトリソーエッチング法
を用いて露出させ、電子源アレイの作製は終了する（図
２８（ｃ））。エッチングの際には、エミッタ６である
カーボンナノチューブを絶縁性膜４表面より突出させる
ためのエッチングも同時に行う。
【０１２０】以下に、本実施の形態で説明した電子源ア
レイの構造および製造方法についての実施例を示す。
レイの構造および製造方法についての実施例を示す。
【０１２１】（実施例９）本発明に係る第９の実施例
を、工程図として図２７（ａ）〜（ｃ）および図２８
（ａ）〜（ｃ）を用いて、具体的に説明する。
を、工程図として図２７（ａ）〜（ｃ）および図２８
（ａ）〜（ｃ）を用いて、具体的に説明する。
【０１２２】まず、図２７（ａ）に示すように、シリカ
−アルミナからなる基板１上にカソード電極配線２のカ
ソード電極層２ａとして０．４μｍのモリブデン膜、バ
ラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次
積層形成した。この時の各配線幅は２０μｍ、ピッチは
３０μｍとし、３ライン形成した。
−アルミナからなる基板１上にカソード電極配線２のカ
ソード電極層２ａとして０．４μｍのモリブデン膜、バ
ラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次
積層形成した。この時の各配線幅は２０μｍ、ピッチは
３０μｍとし、３ライン形成した。
【０１２３】次に、図２７（ｂ）、（ｃ）（図２７
（ｃ）は図２７（ｂ）での線分ｘ−ｙでの断面図）に示
すように、細孔５を有する絶縁性膜４の前駆体４ａであ
るアルミニウム膜をスパッタ法により３μｍ堆積した
後、フォトリソ工程とエッチングにより電子放出部８と
なる部分のみに島状に残した。
（ｃ）は図２７（ｂ）での線分ｘ−ｙでの断面図）に示
すように、細孔５を有する絶縁性膜４の前駆体４ａであ
るアルミニウム膜をスパッタ法により３μｍ堆積した
後、フォトリソ工程とエッチングにより電子放出部８と
なる部分のみに島状に残した。
【０１２４】以下、図２７（ｂ）に示す線分ｘ−ｙでの
断面図である図２８（ａ）〜（ｃ）を用いて説明する。
この後、硫酸溶液中で陽極酸化を行い、アルミニウムを
酸化すると共に、絶縁性膜４であるアルミナ中に細孔５
を形成する。バラスト抵抗層２ｂであるシリコンは、陽
極酸化においては下地金属のカソード電極層２ａを陽極
酸化溶液より保護することと、アルミニウム陽極酸化の
ストップ層の役割を果している。
断面図である図２８（ａ）〜（ｃ）を用いて説明する。
この後、硫酸溶液中で陽極酸化を行い、アルミニウムを
酸化すると共に、絶縁性膜４であるアルミナ中に細孔５
を形成する。バラスト抵抗層２ｂであるシリコンは、陽
極酸化においては下地金属のカソード電極層２ａを陽極
酸化溶液より保護することと、アルミニウム陽極酸化の
ストップ層の役割を果している。
【０１２５】このようにバラスト抵抗層２ｂは、高抵抗
材料であると共に、陽極酸化溶液に対して腐食されない
材料が好ましく、同様の材料としてＳｉＣ等を用いても
構わない。陽極酸化は前述の通り、バラスト抵抗層２ｂ
であるシリコン膜に到達すると酸化は終了するが、酸化
膜の電極界面にはバリア層が形成されているため、細孔
５は電極まで貫通していない。
材料であると共に、陽極酸化溶液に対して腐食されない
材料が好ましく、同様の材料としてＳｉＣ等を用いても
構わない。陽極酸化は前述の通り、バラスト抵抗層２ｂ
であるシリコン膜に到達すると酸化は終了するが、酸化
膜の電極界面にはバリア層が形成されているため、細孔
５は電極まで貫通していない。
【０１２６】そこで、細孔５中のバリア層を除去するた
め、陽極電圧を徐々に下げながら、バリア層のみ除去し
た（図２８（ａ））。形成した細孔５は直径３０ｎｍ、
ピッチが４０ｎｍであった。この後は、メッキ法により
触媒金属であるニッケルを細孔５の底部に形成し、プラ
ズマＣＶＤ法でカーボンナノチューブの原料となるメタ
ンガスと希釈用の水素ガスを流しながら、細孔５中にエ
ミッタ６となるカーボンナノチューブを形成した（図２
８（ｂ））。
め、陽極電圧を徐々に下げながら、バリア層のみ除去し
た（図２８（ａ））。形成した細孔５は直径３０ｎｍ、
ピッチが４０ｎｍであった。この後は、メッキ法により
触媒金属であるニッケルを細孔５の底部に形成し、プラ
ズマＣＶＤ法でカーボンナノチューブの原料となるメタ
ンガスと希釈用の水素ガスを流しながら、細孔５中にエ
ミッタ６となるカーボンナノチューブを形成した（図２
８（ｂ））。
【０１２７】次に、ゲート絶縁層３としてＳｉＯ2 膜を
５μｍ、ゲート電極配線７となるモリブデン膜０．４μ
ｍを堆積した。この後、まず、ゲート電極配線７のライ
ン分離のためモリブデン膜上にレジストマスクを形成し
ＲＩＥにより除去分離し、次に分離したゲート電極配線
７間をレジストにより保護し、ゲート電極配線７である
モリブデン膜をマスクとして弗酸によりゲート絶縁層３
であるＳｉＯ2 膜のエッチングを行い、ゲート電極配線
７のライン分離と電子放出部８の開口が完了する。Ｓｉ
Ｏ2 膜のエッチングの際には、エミッタ６であるカーボ
ンナノチューブを絶縁性膜４表面より突出させるための
エッチングも同時に行っている。
５μｍ、ゲート電極配線７となるモリブデン膜０．４μ
ｍを堆積した。この後、まず、ゲート電極配線７のライ
ン分離のためモリブデン膜上にレジストマスクを形成し
ＲＩＥにより除去分離し、次に分離したゲート電極配線
７間をレジストにより保護し、ゲート電極配線７である
モリブデン膜をマスクとして弗酸によりゲート絶縁層３
であるＳｉＯ2 膜のエッチングを行い、ゲート電極配線
７のライン分離と電子放出部８の開口が完了する。Ｓｉ
Ｏ2 膜のエッチングの際には、エミッタ６であるカーボ
ンナノチューブを絶縁性膜４表面より突出させるための
エッチングも同時に行っている。
【０１２８】電子放出部８の開口窓の大きさは、５μｍ
角であり、３×３の合計９個の電子源を作製した（図２
８（ｃ））。
角であり、３×３の合計９個の電子源を作製した（図２
８（ｃ））。
【０１２９】以上のように作製した電子源アレイの上方
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は、１画素当
たり最大で５μＡ得られ、また、アドレスした画素数に
比例してアノード電流が安定に変化することを確認し
た。
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は、１画素当
たり最大で５μＡ得られ、また、アドレスした画素数に
比例してアノード電流が安定に変化することを確認し
た。
【０１３０】電子源アレイの駆動においては、前述の通
りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６
（ａ））に印加する電圧をＶA 、ゲート電極配線７に印
加する電圧をＶG 、電子放出部８から前記アノード電極
１２までの距離をｄA 、前記電子放出部８から前記ゲー
ト電極配線７までの距離をｄG ）の領域でエミッション
電流制御が確認でき、更には同じ面積で形成した金属エ
ミッタであるＳｐｉｎｄｔ型金属電子源より蛍光板に現
れる輝点の大きさが充分小さいことも確認できた。
りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６
（ａ））に印加する電圧をＶA 、ゲート電極配線７に印
加する電圧をＶG 、電子放出部８から前記アノード電極
１２までの距離をｄA 、前記電子放出部８から前記ゲー
ト電極配線７までの距離をｄG ）の領域でエミッション
電流制御が確認でき、更には同じ面積で形成した金属エ
ミッタであるＳｐｉｎｄｔ型金属電子源より蛍光板に現
れる輝点の大きさが充分小さいことも確認できた。
【０１３１】また、同様の工程で本実施例におけるバラ
スト抵抗層２ｂとして機能するシリコン膜を挿入してい
ない電子源アレイも作製し、バラスト抵抗層２ｂの機能
確認も行った。本実施例では、エミッション電流が１μ
Ａ時に電流変動は±５％程度であったものが、バラスト
抵抗層２ｂを有しない電子源アレイでは、同様のエミッ
ション電流１μＡ時の変動は±１５％を越えており、本
実施例ほど安定な電流を得ることが出来なかった。
スト抵抗層２ｂとして機能するシリコン膜を挿入してい
ない電子源アレイも作製し、バラスト抵抗層２ｂの機能
確認も行った。本実施例では、エミッション電流が１μ
Ａ時に電流変動は±５％程度であったものが、バラスト
抵抗層２ｂを有しない電子源アレイでは、同様のエミッ
ション電流１μＡ時の変動は±１５％を越えており、本
実施例ほど安定な電流を得ることが出来なかった。
【０１３２】（実施例１０）本発明に係る第１０の実施
例では、カーボンナノチューブ作製のための高温プロセ
スを必要としない構造について説明する。実施例を、工
程図として図２７（ａ）〜（ｃ）および図２８（ａ）〜
（ｃ）を用いて、具体的に説明するが、基板１はガラス
基板を用いること以外、概ね第９の実施例と同様であ
る。電子源アレイの仕様も同じである。
例では、カーボンナノチューブ作製のための高温プロセ
スを必要としない構造について説明する。実施例を、工
程図として図２７（ａ）〜（ｃ）および図２８（ａ）〜
（ｃ）を用いて、具体的に説明するが、基板１はガラス
基板を用いること以外、概ね第９の実施例と同様であ
る。電子源アレイの仕様も同じである。
【０１３３】図２７（ａ）に示すように、ガラスからな
る基板１上にカソード電極層２ａとして０．４μｍのモ
リブデン膜、バラスト抵抗層２ｂとして０．５μｍのシ
リコン膜を順次積層形成した。以降、電子放出材料を細
孔５に充填するまでは、第９の実施例と同じである。細
孔５形成（図２８（ａ））後は、カーボンナノチューブ
を形成するのではなく、浴槽中で銅を細孔５中に電界を
加えながら析出させた（図２８（ｂ））。この後のゲー
ト絶縁層３、ゲート電極配線７の形成、パターニングも
第９の実施例と同様の工程を経て、電子源アレイの作製
は終了する（図２８（ｃ））。
る基板１上にカソード電極層２ａとして０．４μｍのモ
リブデン膜、バラスト抵抗層２ｂとして０．５μｍのシ
リコン膜を順次積層形成した。以降、電子放出材料を細
孔５に充填するまでは、第９の実施例と同じである。細
孔５形成（図２８（ａ））後は、カーボンナノチューブ
を形成するのではなく、浴槽中で銅を細孔５中に電界を
加えながら析出させた（図２８（ｂ））。この後のゲー
ト絶縁層３、ゲート電極配線７の形成、パターニングも
第９の実施例と同様の工程を経て、電子源アレイの作製
は終了する（図２８（ｃ））。
【０１３４】上述のようにして作製した電子源アレイの
上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋ
Ｖ印加し、ゲート電圧を０〜２００Ｖの範囲で変化させ
エミッション電流を確認した。アノード電流は、１画素
当たり最大で３μＡ得られ、また、アドレスした画素数
に比例してアノード電流が変化することを確認した。
上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋ
Ｖ印加し、ゲート電圧を０〜２００Ｖの範囲で変化させ
エミッション電流を確認した。アノード電流は、１画素
当たり最大で３μＡ得られ、また、アドレスした画素数
に比例してアノード電流が変化することを確認した。
【０１３５】（実施例１１）本発明に係る第１１の実施
例を、工程図として図２９（ａ）〜（ｃ）及び図３０
（ａ）〜（ｃ）を用いて、具体的に説明する。本実施例
は、その構造、製造方法は前記実施例９に準ずる。実施
例９ではカソード電極配線２とゲート電極配線７の交差
する電子放出部８に対し１つのゲート開口部１３を形成
したものであるが、本実施例では絶縁性膜４の面積を大
きくし、その中に複数個のゲート開口部１３を設けたも
のである。ディスプレイに適用する場合、本実施例では
１つの画素に複数個のゲート開口部１３（図３０
（ｃ））を有するので、その構成としてはＳｐｉｎｄｔ
型金属電子源に似ている。今回作製した絶縁性膜４の大
きさは１００μｍ角とした。
例を、工程図として図２９（ａ）〜（ｃ）及び図３０
（ａ）〜（ｃ）を用いて、具体的に説明する。本実施例
は、その構造、製造方法は前記実施例９に準ずる。実施
例９ではカソード電極配線２とゲート電極配線７の交差
する電子放出部８に対し１つのゲート開口部１３を形成
したものであるが、本実施例では絶縁性膜４の面積を大
きくし、その中に複数個のゲート開口部１３を設けたも
のである。ディスプレイに適用する場合、本実施例では
１つの画素に複数個のゲート開口部１３（図３０
（ｃ））を有するので、その構成としてはＳｐｉｎｄｔ
型金属電子源に似ている。今回作製した絶縁性膜４の大
きさは１００μｍ角とした。
【０１３６】まず、図２９（ａ）に示すように、シリカ
−アルミナからなる基板１上にカソード電極層２ａとし
て０．４μｍのモリブデン膜、バラスト抵抗層２ｂとし
て０．５μｍのシリコン膜を順次積層形成した。この時
の各配線幅は１５０μｍ、ピッチは３００μｍとし、２
ライン形成した。
−アルミナからなる基板１上にカソード電極層２ａとし
て０．４μｍのモリブデン膜、バラスト抵抗層２ｂとし
て０．５μｍのシリコン膜を順次積層形成した。この時
の各配線幅は１５０μｍ、ピッチは３００μｍとし、２
ライン形成した。
【０１３７】次に、図２９（ｂ）、（ｃ）（図２９
（ｃ）は図２９（ｂ）での線分ｘ−ｙでの断面図）に示
すように、細孔５を有する絶縁性膜４の前駆体４ａであ
るアルミニウム膜をスパッタ法により３μｍ堆積した
後、フォトリソ工程とエッチングにより電子放出部８と
なる部分のみに島状に残した。
（ｃ）は図２９（ｂ）での線分ｘ−ｙでの断面図）に示
すように、細孔５を有する絶縁性膜４の前駆体４ａであ
るアルミニウム膜をスパッタ法により３μｍ堆積した
後、フォトリソ工程とエッチングにより電子放出部８と
なる部分のみに島状に残した。
【０１３８】以下、図２９（ｂ）に示す線分ｘ−ｙでの
断面図である図３０（ａ）〜（ｃ）を用いて説明する。
この後、硫酸溶液中で陽極酸化を行い、アルミニウムを
酸化すると共に、絶縁性膜４であるアルミナ中に細孔５
を形成する。
断面図である図３０（ａ）〜（ｃ）を用いて説明する。
この後、硫酸溶液中で陽極酸化を行い、アルミニウムを
酸化すると共に、絶縁性膜４であるアルミナ中に細孔５
を形成する。
【０１３９】バラスト抵抗層２ｂであるシリコンは、陽
極酸化においては下地金属のカソード電極層２ａを陽極
酸化溶液より保護することと、アルミニウム陽極酸化の
ストップ層の役割を果している。このようにバラスト抵
抗層２ｂは、高抵抗材料であると共に、陽極酸化溶液に
対して腐食されない材料が好ましく、同様の材料として
ＳｉＣ等を用いても構わない。陽極酸化は前述の通り、
バラスト抵抗層２ｂであるシリコン膜に到達すると酸化
は終了するが、酸化膜の電極界面にはバリア層が形成さ
れているため、細孔５は電極まで貫通していない。
極酸化においては下地金属のカソード電極層２ａを陽極
酸化溶液より保護することと、アルミニウム陽極酸化の
ストップ層の役割を果している。このようにバラスト抵
抗層２ｂは、高抵抗材料であると共に、陽極酸化溶液に
対して腐食されない材料が好ましく、同様の材料として
ＳｉＣ等を用いても構わない。陽極酸化は前述の通り、
バラスト抵抗層２ｂであるシリコン膜に到達すると酸化
は終了するが、酸化膜の電極界面にはバリア層が形成さ
れているため、細孔５は電極まで貫通していない。
【０１４０】そこで、細孔５中のバリア層を除去するた
め、陽極電圧を徐々に下げながら、バリア層を除去した
（図３０（ａ））。形成した細孔５は直径３０ｎｍ、ピ
ッチは４０ｎｍであった。この後は、メッキ法により触
媒金属であるニッケルを細孔５の底部に形成し、プラズ
マＣＶＤ法でカーボンナノチューブの原料となるメタン
ガスと希釈用の水素ガスを流しながら、細孔５中にエミ
ッタ６となるカーボンナノチューブを形成した（図３０
（ｂ））。
め、陽極電圧を徐々に下げながら、バリア層を除去した
（図３０（ａ））。形成した細孔５は直径３０ｎｍ、ピ
ッチは４０ｎｍであった。この後は、メッキ法により触
媒金属であるニッケルを細孔５の底部に形成し、プラズ
マＣＶＤ法でカーボンナノチューブの原料となるメタン
ガスと希釈用の水素ガスを流しながら、細孔５中にエミ
ッタ６となるカーボンナノチューブを形成した（図３０
（ｂ））。
【０１４１】次に、ゲート絶縁層３としてＳｉＯ2 膜を
５μｍ、ゲート電極配線７となるモリブデン膜０．４μ
ｍを堆積した。この後、まず、ゲート電極配線７のライ
ン分離のためモリブデン膜上にレジストマスクを形成し
ＲＩＥにより除去分離し、次に、分離したゲート電極配
線７間をレジストにより保護し、ゲート電極配線７であ
るモリブデン膜をマスクとして弗酸によりゲート絶縁層
３であるＳｉＯ2 膜のエッチングを行い、ゲート電極配
線７のライン分離と電子放出部８の開口となるゲート開
口部１３が完了する（図３０（ｃ））。ＳｉＯ2 膜エッ
チングの際には、エミッタ６であるカーボンナノチュー
ブを絶縁性膜４表面より突出させるためのエッチングも
同時に行っている。
５μｍ、ゲート電極配線７となるモリブデン膜０．４μ
ｍを堆積した。この後、まず、ゲート電極配線７のライ
ン分離のためモリブデン膜上にレジストマスクを形成し
ＲＩＥにより除去分離し、次に、分離したゲート電極配
線７間をレジストにより保護し、ゲート電極配線７であ
るモリブデン膜をマスクとして弗酸によりゲート絶縁層
３であるＳｉＯ2 膜のエッチングを行い、ゲート電極配
線７のライン分離と電子放出部８の開口となるゲート開
口部１３が完了する（図３０（ｃ））。ＳｉＯ2 膜エッ
チングの際には、エミッタ６であるカーボンナノチュー
ブを絶縁性膜４表面より突出させるためのエッチングも
同時に行っている。
【０１４２】ゲート開口部１３の開口窓の大きさは、５
μｍφ、そのピッチは２０μｍである。１００μｍ角の
一つの絶縁性膜４内に４×４＝１６個であり、合計１６
×４＝６４個のゲート開口部１３を有する電子源アレイ
を作製した。
μｍφ、そのピッチは２０μｍである。１００μｍ角の
一つの絶縁性膜４内に４×４＝１６個であり、合計１６
×４＝６４個のゲート開口部１３を有する電子源アレイ
を作製した。
【０１４３】以上のように作製した電子源アレイの上方
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は、１画素当
たり最大で４０μＡ得られ、また、アドレスした画素数
に比例してアノード電流が安定に変化することを確認し
た。
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は、１画素当
たり最大で４０μＡ得られ、また、アドレスした画素数
に比例してアノード電流が安定に変化することを確認し
た。
【０１４４】電子源アレイの駆動においては、前述の通
りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６
（ａ））に印加する電圧をＶA 、ゲート電極配線７に印
加する電圧をＶG 、電子放出部８から前記アノード電極
１２までの距離をｄA 、前記電子放出部８から前記ゲー
ト電極配線７までの距離をｄG ）の領域でエミッション
電流制御が確認できた。
りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６
（ａ））に印加する電圧をＶA 、ゲート電極配線７に印
加する電圧をＶG 、電子放出部８から前記アノード電極
１２までの距離をｄA 、前記電子放出部８から前記ゲー
ト電極配線７までの距離をｄG ）の領域でエミッション
電流制御が確認できた。
【０１４５】また、同様の工程で本実施例におけるバラ
スト抵抗層２ｂとして機能するシリコン膜を挿入してい
ない電子源アレイも作製し、バラスト抵抗層２ｂの機能
確認も行った。本実施例では、エミッション電流が１μ
Ａ時に電流変動は±１％以下であったものが、バラスト
抵抗層２ｂを有しない電子源アレイでは、同様のエミッ
ション電流１μＡ時の変動は±５〜１０％程度であり、
本実施例ほど安定な電流を得ることが出来なかった。
スト抵抗層２ｂとして機能するシリコン膜を挿入してい
ない電子源アレイも作製し、バラスト抵抗層２ｂの機能
確認も行った。本実施例では、エミッション電流が１μ
Ａ時に電流変動は±１％以下であったものが、バラスト
抵抗層２ｂを有しない電子源アレイでは、同様のエミッ
ション電流１μＡ時の変動は±５〜１０％程度であり、
本実施例ほど安定な電流を得ることが出来なかった。
【０１４６】（実施例１２）本発明に係る第１２の実施
例でも、カーボンナノチューブ作製のための高温プロセ
スを必要としない構造について説明する。実施例を、工
程図として図２９（ａ）〜（ｃ）及び図３０（ａ）〜
（ｃ）を用いて、具体的に説明するが、基板１はガラス
基板を用いること以外、概ね第１１の実施例と同様であ
る。電子源アレイの仕様も同じである。
例でも、カーボンナノチューブ作製のための高温プロセ
スを必要としない構造について説明する。実施例を、工
程図として図２９（ａ）〜（ｃ）及び図３０（ａ）〜
（ｃ）を用いて、具体的に説明するが、基板１はガラス
基板を用いること以外、概ね第１１の実施例と同様であ
る。電子源アレイの仕様も同じである。
【０１４７】図２９（ａ）に示すように、ガラスからな
る基板１上にカソード電極層２ａとして０．４μｍのモ
リブデン膜、バラスト抵抗層２ｂとして０．５μｍのシ
リコン膜を順次積層形成した。以降、電子放出材料を細
孔５に充填するまでは、第１１の実施例と同じである。
細孔５形成（図３０（ａ））後は、浴槽中で銅を細孔５
中に電界を加えながら析出させた。銅の先端がアルミナ
表面に達したところで成長を終了した（図３０
（ｂ））。この後のゲート絶縁層３、ゲート電極配線７
の形成、パターニングも第１１の実施例と同様の工程を
経て、電子源アレイの作製は終了する（図３０
（ｃ））。
る基板１上にカソード電極層２ａとして０．４μｍのモ
リブデン膜、バラスト抵抗層２ｂとして０．５μｍのシ
リコン膜を順次積層形成した。以降、電子放出材料を細
孔５に充填するまでは、第１１の実施例と同じである。
細孔５形成（図３０（ａ））後は、浴槽中で銅を細孔５
中に電界を加えながら析出させた。銅の先端がアルミナ
表面に達したところで成長を終了した（図３０
（ｂ））。この後のゲート絶縁層３、ゲート電極配線７
の形成、パターニングも第１１の実施例と同様の工程を
経て、電子源アレイの作製は終了する（図３０
（ｃ））。
【０１４８】以上作製した電子源アレイの上方１ｍｍに
蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲ
ート電圧を０〜２００Ｖの範囲で変化させエミッション
電流を確認した。アノード電流は、１画素当たり最大で
１０μＡ得られ、また、アドレスした画素数に比例して
アノード電流が変化することを確認した。
蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲ
ート電圧を０〜２００Ｖの範囲で変化させエミッション
電流を確認した。アノード電流は、１画素当たり最大で
１０μＡ得られ、また、アドレスした画素数に比例して
アノード電流が変化することを確認した。
【０１４９】上述した実施の形態１および実施の形態２
では、電子放出部８の絶縁性膜４に細孔５を設けて、前
記細孔５の中に電子放出材料を充填することにより、個
々のエミッタが電気的に分離された、形状均一性および
電界集中効率がよく、高密度に垂直配向した電子源の形
成について示したが、以下の実施の形態３では、微小な
大きさの電子放出材料を主成分とする集合体を複数に分
割配置した例について説明する。
では、電子放出部８の絶縁性膜４に細孔５を設けて、前
記細孔５の中に電子放出材料を充填することにより、個
々のエミッタが電気的に分離された、形状均一性および
電界集中効率がよく、高密度に垂直配向した電子源の形
成について示したが、以下の実施の形態３では、微小な
大きさの電子放出材料を主成分とする集合体を複数に分
割配置した例について説明する。
【０１５０】〔実施の形態３〕本発明のさらに他の実施
の形態について説明すれば、以下の通りである。
の形態について説明すれば、以下の通りである。
【０１５１】なお、本実施の形態では、微小な大きさの
電子放出材料を主成分とする集合体により電子放出部が
形成されている電子源アレイをＸ−Ｙマトリクス駆動が
可能なディスプレイ用電子源アレイに適用した構造につ
いて説明する。本発明の斜視図を図３１（ａ）に示し、
図３１（ａ）に記載の線分ｘ−ｙでの断面図を図３１
（ｂ）に示す。
電子放出材料を主成分とする集合体により電子放出部が
形成されている電子源アレイをＸ−Ｙマトリクス駆動が
可能なディスプレイ用電子源アレイに適用した構造につ
いて説明する。本発明の斜視図を図３１（ａ）に示し、
図３１（ａ）に記載の線分ｘ−ｙでの断面図を図３１
（ｂ）に示す。
【０１５２】電子放出領域は、直交するカソード電極配
線２とゲート電極配線７の交わる部分に形成されてお
り、Ｘ−Ｙマトリクス駆動できるように配置された電子
放出部８を有している。また、この電子放出部８は、各
々がカソード電極配線２とゲート電極配線７のクロス部
分において、複数の領域に分割され、各分割領域は、微
小な大きさの電子放出材料を主成分とする集合体により
構成される複数のエミッタ６で構成されている。
線２とゲート電極配線７の交わる部分に形成されてお
り、Ｘ−Ｙマトリクス駆動できるように配置された電子
放出部８を有している。また、この電子放出部８は、各
々がカソード電極配線２とゲート電極配線７のクロス部
分において、複数の領域に分割され、各分割領域は、微
小な大きさの電子放出材料を主成分とする集合体により
構成される複数のエミッタ６で構成されている。
【０１５３】電子源に電子を供給するカソード電極配線
２は、基板１上に積層されたカソード電極層２ａと、該
カソード電極層２ａ上に積層され、前記電子放出部８と
電気的に接続されるバラスト抵抗層２ｂとで構成され
る。
２は、基板１上に積層されたカソード電極層２ａと、該
カソード電極層２ａ上に積層され、前記電子放出部８と
電気的に接続されるバラスト抵抗層２ｂとで構成され
る。
【０１５４】また、エミッタ６は、各々が空間的に分離
された状態で形成されており、カソード電極層２ａとは
バラスト抵抗層２ｂを介して電気的に結合している。こ
のときの本発明の等価回路図を図３２（ａ）に、従来構
成での等価回路を図３２（ｂ）に示す。
された状態で形成されており、カソード電極層２ａとは
バラスト抵抗層２ｂを介して電気的に結合している。こ
のときの本発明の等価回路図を図３２（ａ）に、従来構
成での等価回路を図３２（ｂ）に示す。
【０１５５】図３２（ｂ）に示した従来構成では、各エ
ミッタ６には材料として有する内部抵抗１１しか入って
いないため、抵抗による放出電流の制限は受け難く、更
に電子放出部８内に平面状に展開する連続なペースト膜
として形成されているため、膜内での不均一、不安定を
抑制する機能を持ち合わせていない。
ミッタ６には材料として有する内部抵抗１１しか入って
いないため、抵抗による放出電流の制限は受け難く、更
に電子放出部８内に平面状に展開する連続なペースト膜
として形成されているため、膜内での不均一、不安定を
抑制する機能を持ち合わせていない。
【０１５６】これに対して、図３２（ａ）に示した本発
明の構成では、従来では一体となっていたペースト膜を
空間的に小サイズに分離分割しているので、電子放出点
を電子放出部８内に分散することが出来る。
明の構成では、従来では一体となっていたペースト膜を
空間的に小サイズに分離分割しているので、電子放出点
を電子放出部８内に分散することが出来る。
【０１５７】つまり、本発明の電子源アレイでは、各エ
ミッタ６は、内部抵抗１１を有し、バラスト抵抗層２ｂ
に直列に接続しており、それらは独立に並列にカソード
電極層２ａに接続している。カソード電極層２ａから電
子がエミッタ６に供給されると、バラスト抵抗層２ｂに
よりその電流量に比例した電圧降下が生じるため、放出
しやすいエミッタ６は電流量に制限がかかり、放出量の
均一化、安定化が図れる。また、この効果は、電子放出
部８内のみならず、基板１上に形成される全ての電子源
において同様に作用するため、電子源アレイの均一性も
得ることが出来る。
ミッタ６は、内部抵抗１１を有し、バラスト抵抗層２ｂ
に直列に接続しており、それらは独立に並列にカソード
電極層２ａに接続している。カソード電極層２ａから電
子がエミッタ６に供給されると、バラスト抵抗層２ｂに
よりその電流量に比例した電圧降下が生じるため、放出
しやすいエミッタ６は電流量に制限がかかり、放出量の
均一化、安定化が図れる。また、この効果は、電子放出
部８内のみならず、基板１上に形成される全ての電子源
において同様に作用するため、電子源アレイの均一性も
得ることが出来る。
【０１５８】更には、本発明では、印刷法、インクジェ
ット法などの安価な製造方法を適用できるので、大面積
の電子源アレイを低コストで作製することが出来る。
ット法などの安価な製造方法を適用できるので、大面積
の電子源アレイを低コストで作製することが出来る。
【０１５９】このようにして、本発明では現在主流とな
っているＳｐｉｎｄｔ型金属電子源に比べ、安価な製造
方法で均一な微細電子源を形成し、電子放出特性の安定
性、再現性を向上させるとともに、大面積に適した電子
源アレイを提供することができる。
っているＳｐｉｎｄｔ型金属電子源に比べ、安価な製造
方法で均一な微細電子源を形成し、電子放出特性の安定
性、再現性を向上させるとともに、大面積に適した電子
源アレイを提供することができる。
【０１６０】上記電子源アレイの製造方法の概略を図３
３（ａ）（ｂ）及び図３４を用いて説明する。本例では
電子放出材料として粉体として扱え、且つ電子放出特性
に優れるカーボンナノチューブを使用している。
３（ａ）（ｂ）及び図３４を用いて説明する。本例では
電子放出材料として粉体として扱え、且つ電子放出特性
に優れるカーボンナノチューブを使用している。
【０１６１】まず、表面が絶縁性である基板１上にスト
ライプ状のカソード電極配線２を構成するカソード電極
層２ａ、バラスト抵抗層２ｂを印刷法により積層形成
（図３３（ａ））し、その上にペースト状にしたカーボ
ンナノチューブを同様に印刷法により、電子放出部８に
複数分離して形成し、エミッタ６とする（図３３
（ｂ））。更に、電子放出部８を取り囲むようにゲート
絶縁層３、ゲート電極配線７を形成して、図３４に示す
ように電子源アレイの作製を完了する。
ライプ状のカソード電極配線２を構成するカソード電極
層２ａ、バラスト抵抗層２ｂを印刷法により積層形成
（図３３（ａ））し、その上にペースト状にしたカーボ
ンナノチューブを同様に印刷法により、電子放出部８に
複数分離して形成し、エミッタ６とする（図３３
（ｂ））。更に、電子放出部８を取り囲むようにゲート
絶縁層３、ゲート電極配線７を形成して、図３４に示す
ように電子源アレイの作製を完了する。
【０１６２】以下に、本実施の形態で説明した電子源ア
レイの構造および製造方法についての実施例を示す。
レイの構造および製造方法についての実施例を示す。
【０１６３】（実施例１３）本発明に係る第１３の実施
例を、工程図として図３３（ａ）（ｂ）及び図３４を用
いて具体的に説明する。
例を、工程図として図３３（ａ）（ｂ）及び図３４を用
いて具体的に説明する。
【０１６４】まず、図３３（ａ）に示すように、ガラス
からなる基板１上にカソード電極層２ａとして１０μｍ
の銀膜、バラスト抵抗層２ｂとして５μｍの酸化ルテニ
ウム膜を順次印刷法により積層形成した。この時の各配
線幅は２００μｍ、ピッチは５００μｍとし、３ライン
形成した。
からなる基板１上にカソード電極層２ａとして１０μｍ
の銀膜、バラスト抵抗層２ｂとして５μｍの酸化ルテニ
ウム膜を順次印刷法により積層形成した。この時の各配
線幅は２００μｍ、ピッチは５００μｍとし、３ライン
形成した。
【０１６５】次に、プラズマＣＶＤ法により別途作製し
た長さ５μｍ程度のカーボンナノチューブをフリットガ
ラスパウダーと共に溶媒中に混合し、ペーストを作製し
た。このペーストを図３３（ｂ）に示すように、ステン
レスで作製した開口径２５μｍ、ピッチが５０μｍのマ
スクを用いて、バラスト抵抗層２ｂである酸化ルテニウ
ム膜上に３×３個＝９個のエミッタ６を形成した（図３
３（ｂ））。
た長さ５μｍ程度のカーボンナノチューブをフリットガ
ラスパウダーと共に溶媒中に混合し、ペーストを作製し
た。このペーストを図３３（ｂ）に示すように、ステン
レスで作製した開口径２５μｍ、ピッチが５０μｍのマ
スクを用いて、バラスト抵抗層２ｂである酸化ルテニウ
ム膜上に３×３個＝９個のエミッタ６を形成した（図３
３（ｂ））。
【０１６６】この後、プラズマディスプレイで用いられ
ている絶縁ペーストを用いて２００μｍ厚のゲート絶縁
層３と、銀ペーストを用いて１０μｍ厚のゲート電極配
線７を印刷法により順次積層し、大気中で焼成を行い電
子源アレイの作製を完了した（図３４）。
ている絶縁ペーストを用いて２００μｍ厚のゲート絶縁
層３と、銀ペーストを用いて１０μｍ厚のゲート電極配
線７を印刷法により順次積層し、大気中で焼成を行い電
子源アレイの作製を完了した（図３４）。
【０１６７】本実施例では、電子放出材料であるカーボ
ンナノチューブをフリットガラスパウダー及び有機溶媒
中に分散させて、ペーストを形成したが、例えば、微小
ノズルを用いて、エミッタを形成する場合は、例えばレ
ジスト材やセルロース系材料等のポリマー中に分散させ
ることが好ましい。
ンナノチューブをフリットガラスパウダー及び有機溶媒
中に分散させて、ペーストを形成したが、例えば、微小
ノズルを用いて、エミッタを形成する場合は、例えばレ
ジスト材やセルロース系材料等のポリマー中に分散させ
ることが好ましい。
【０１６８】また、本実施例ではゲート電極配線７を電
子放出部８の外周を取り囲むように配置したが、電子放
出部８上部にメッシュ状の電極として配置しても構わな
い。
子放出部８の外周を取り囲むように配置したが、電子放
出部８上部にメッシュ状の電極として配置しても構わな
い。
【０１６９】以上のように作製した電子源アレイの上方
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を０Ｖ〜５００Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は、１画素当
たり最大で２０μＡ得られ、また、アドレスした画素数
に比例してアノード電流が安定に変化することを確認し
た。
１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印
加し、ゲート電圧を０Ｖ〜５００Ｖの範囲で変化させエ
ミッション電流を確認した。アノード電流は、１画素当
たり最大で２０μＡ得られ、また、アドレスした画素数
に比例してアノード電流が安定に変化することを確認し
た。
【０１７０】電子源アレイの駆動においては、前述の通
りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図３２
（ａ））に印加する電圧をＶA 、ゲート電極配線７に印
加する電圧をＶG 、電子放出部８から前記アノード電極
１２までの距離をｄA 、前記電子放出部８から前記ゲー
ト電極配線７までの距離をｄG ）の領域で放出電流量が
制御出来ることを確認した。このような駆動方法におい
て、本実施例ではゲート電極配線７を電子放出部８の外
周を取り囲むように配置したが、電子放出部８上部にメ
ッシュ状の電極として配置しても構わない。
りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図３２
（ａ））に印加する電圧をＶA 、ゲート電極配線７に印
加する電圧をＶG 、電子放出部８から前記アノード電極
１２までの距離をｄA 、前記電子放出部８から前記ゲー
ト電極配線７までの距離をｄG ）の領域で放出電流量が
制御出来ることを確認した。このような駆動方法におい
て、本実施例ではゲート電極配線７を電子放出部８の外
周を取り囲むように配置したが、電子放出部８上部にメ
ッシュ状の電極として配置しても構わない。
【０１７１】また、同様の工程で本実施例におけるバラ
スト抵抗層２ｂとして機能するシリコン膜を挿入してい
ない電子源アレイとエミッタ６を連続膜で形成した電子
源アレイも作製し、エミッタ分離分割効果とバラスト抵
抗層２ｂの機能確認も行った。エミッタ分離分割効果に
おいては、蛍光板の発光により確認し、輝点の数は増加
していた。また、バラスト抵抗層２ｂを挿入したもの
は、エミッション電流が１μＡ時に電流の変動が±５〜
１０％程度と前記実施の形態２の実施例９に比べ変動は
やや大きかったが、バラスト抵抗層２ｂを挿入していな
いものは±２０％を越えており、本実施例ほど安定な電
流を得ることが出来なかった。
スト抵抗層２ｂとして機能するシリコン膜を挿入してい
ない電子源アレイとエミッタ６を連続膜で形成した電子
源アレイも作製し、エミッタ分離分割効果とバラスト抵
抗層２ｂの機能確認も行った。エミッタ分離分割効果に
おいては、蛍光板の発光により確認し、輝点の数は増加
していた。また、バラスト抵抗層２ｂを挿入したもの
は、エミッション電流が１μＡ時に電流の変動が±５〜
１０％程度と前記実施の形態２の実施例９に比べ変動は
やや大きかったが、バラスト抵抗層２ｂを挿入していな
いものは±２０％を越えており、本実施例ほど安定な電
流を得ることが出来なかった。
【０１７２】
【発明の効果】以上説明したように、本発明の電子源ア
レイによれば以下の効果を有する。
レイによれば以下の効果を有する。
【０１７３】第１に、カソード電極と細孔を形成する前
駆体である層とを独立して設け、各層の機能分担を行う
ことにより、カソード電極、電子放出部、ゲート電極を
任意の形状に形成することが可能となり、カソード電極
に直交するようにゲート電極を配設することにより、デ
ィスプレイを実現する上で必要不可欠であるＸ−Ｙマト
リクス駆動が可能なとなった。
駆体である層とを独立して設け、各層の機能分担を行う
ことにより、カソード電極、電子放出部、ゲート電極を
任意の形状に形成することが可能となり、カソード電極
に直交するようにゲート電極を配設することにより、デ
ィスプレイを実現する上で必要不可欠であるＸ−Ｙマト
リクス駆動が可能なとなった。
【０１７４】さらに、電子放出部を形成する細孔を有す
る絶縁性膜を島状に分割配置し、一つ当たりの面積を小
さくすることにより、プロセス中などで生じる、基板、
カソード電極、ゲート電極からの熱歪を緩和することが
可能となった。
る絶縁性膜を島状に分割配置し、一つ当たりの面積を小
さくすることにより、プロセス中などで生じる、基板、
カソード電極、ゲート電極からの熱歪を緩和することが
可能となった。
【０１７５】また、電子放出材料が充填された細孔の１
つ１つを取り囲む形でゲート電極を配設することによ
り、電子放出部とゲート電極の距離を近接化し、低電圧
で動作可能とし、さらに、電子放出部先端の電界集中を
効率良く行うことが可能となった。
つ１つを取り囲む形でゲート電極を配設することによ
り、電子放出部とゲート電極の距離を近接化し、低電圧
で動作可能とし、さらに、電子放出部先端の電界集中を
効率良く行うことが可能となった。
【０１７６】また、電圧供給ラインを別途設けることに
より、ゲート電極膜厚を厚く出来ない場合の、膜厚抵抗
の増加による電圧降下や信号遅延の問題を解決すること
が可能となった。
より、ゲート電極膜厚を厚く出来ない場合の、膜厚抵抗
の増加による電圧降下や信号遅延の問題を解決すること
が可能となった。
【０１７７】カソード電極と電子放出材料の間に、放出
電流制限用の抵抗層を配置することにより、電子源アレ
イの動作を安定化、均一化することが可能となった。バ
ラスト抵抗層に、さらに導電性材料を配置することによ
り、電子放出材料と抵抗層に生じる障壁層の影響を低減
する事が可能となった。
電流制限用の抵抗層を配置することにより、電子源アレ
イの動作を安定化、均一化することが可能となった。バ
ラスト抵抗層に、さらに導電性材料を配置することによ
り、電子放出材料と抵抗層に生じる障壁層の影響を低減
する事が可能となった。
【０１７８】さらに、細孔中に充填する材料がカーボン
ナノチューブである場合、導電層を、触媒作用を有する
金属で形成することにより、形成温度の低温化、カーボ
ンナノチューブの構造欠陥の減少、必要とする部分への
選択成長を行わせることが可能となり、また、細孔中に
充填する材料が金属でありメッキ法で形成する場合、導
電層をシード層として機能させることが可能となった。
ナノチューブである場合、導電層を、触媒作用を有する
金属で形成することにより、形成温度の低温化、カーボ
ンナノチューブの構造欠陥の減少、必要とする部分への
選択成長を行わせることが可能となり、また、細孔中に
充填する材料が金属でありメッキ法で形成する場合、導
電層をシード層として機能させることが可能となった。
【０１７９】また、電子放出部がペーストのような微小
な大きさの電子放出材料を主成分とする集合体より構成
されている場合において、ゲート電極に取り囲まれたカ
ソード電極上に形成されている電子放出部を電子放出領
域内で複数に分離分割することで電子放出点が分散さ
れ、電子源アレイの動作を安定化、均一化することが可
能となった。
な大きさの電子放出材料を主成分とする集合体より構成
されている場合において、ゲート電極に取り囲まれたカ
ソード電極上に形成されている電子放出部を電子放出領
域内で複数に分離分割することで電子放出点が分散さ
れ、電子源アレイの動作を安定化、均一化することが可
能となった。
【０１８０】さらに、カソード電極と電子放出領域内で
複数に分離分割された電子放出部との間にバラスト抵抗
層を挿入することにより、一つ一つの電子放出部に並列
にバラスト抵抗の機能を付加できるため、電子源アレイ
の動作をより一層安定化、均一化することが可能となっ
た。
複数に分離分割された電子放出部との間にバラスト抵抗
層を挿入することにより、一つ一つの電子放出部に並列
にバラスト抵抗の機能を付加できるため、電子源アレイ
の動作をより一層安定化、均一化することが可能となっ
た。
【０１８１】また、製造方法において、特に、陽極酸化
を用いることにより、リソグラフィー工程を用いずに容
易に微小な細孔を形成することができ、陽極酸化により
形成されたバリア層を除去し、細孔を貫通させる方法
が、陽極酸化時と逆の電圧を印加することによりバリア
層を溶解するため、一連の工程で微小な細孔内のバリア
層のみ除去する簡便な製造方法とすることができた。
を用いることにより、リソグラフィー工程を用いずに容
易に微小な細孔を形成することができ、陽極酸化により
形成されたバリア層を除去し、細孔を貫通させる方法
が、陽極酸化時と逆の電圧を印加することによりバリア
層を溶解するため、一連の工程で微小な細孔内のバリア
層のみ除去する簡便な製造方法とすることができた。
【０１８２】さらに、カソード電極と細孔を有し電子放
出材料が充填された絶縁性膜との間に挿入したバラスト
抵抗層に、陽極酸化溶液に対して耐性のある材料を使用
することで、前記カソード電極を保護し、更には前記前
駆体を完全に絶縁性膜に変換するためのストッパー層と
して用いることで、歩留まりの改善が出来た。
出材料が充填された絶縁性膜との間に挿入したバラスト
抵抗層に、陽極酸化溶液に対して耐性のある材料を使用
することで、前記カソード電極を保護し、更には前記前
駆体を完全に絶縁性膜に変換するためのストッパー層と
して用いることで、歩留まりの改善が出来た。
【０１８３】また、別の形態である電子放出部がペース
トのような微小な大きさの電子放出材料を主成分とする
集合体より構成されている電子源アレイにおいて、印刷
法やインクジェット法などの真空を使用しない安価で、
かつ大面積に適した製造方法を利用して特性の優れた電
子源アレイを製造することが出来た。
トのような微小な大きさの電子放出材料を主成分とする
集合体より構成されている電子源アレイにおいて、印刷
法やインクジェット法などの真空を使用しない安価で、
かつ大面積に適した製造方法を利用して特性の優れた電
子源アレイを製造することが出来た。
【０１８４】また、電子源の駆動法では、アノード電圧
によりエミッタより電子を引き出し、ゲート電圧で電子
を制御することにより、本実施例で記載の平面状に展開
したエミッタに対し、均一な電界を印加できるので、よ
り一層の特性の改善を行うことが出来た。
によりエミッタより電子を引き出し、ゲート電圧で電子
を制御することにより、本実施例で記載の平面状に展開
したエミッタに対し、均一な電界を印加できるので、よ
り一層の特性の改善を行うことが出来た。
【図１】本発明の電子源アレイの斜視図（ａ）及び断面
図（ｂ）である。
図（ｂ）である。
【図２】本発明の代表的な作製工程斜視図である。
【図３】本発明の代表的な作製工程であって、図２の線
分ｘ−ｙでの工程断面図である。
分ｘ−ｙでの工程断面図である。
【図４】実施例１及び３にかかる作製工程図である。
【図５】実施例１及び３にかかる作製工程図である。
【図６】実施例１及び３にかかる作製工程図である。
【図７】実施例２及び４にかかる作製工程図である。
【図８】実施例２及び４にかかる作製工程図である。
【図９】実施例２及び４にかかる作製工程図である。
【図１０】実施例５及び６にかかる作製工程図である。
【図１１】実施例５及び６にかかる作製工程図である。
【図１２】実施例５及び６にかかる作製工程図である。
【図１３】実施例５及び６にかかる作製工程図である。
【図１４】実施例５及び６にかかる作製工程図である。
【図１５】実施例５及び６にかかる作製工程図である。
【図１６】実施例５及び６にかかる作製工程図である。
【図１７】実施例７及び８にかかる作製工程図である。
【図１８】実施例７及び８にかかる作製工程図である。
【図１９】実施例７及び８にかかる作製工程図である。
【図２０】実施例７及び８にかかる作製工程図である。
【図２１】実施例７及び８にかかる作製工程図である。
【図２２】実施例７及び８にかかる作製工程図である。
【図２３】実施例７及び８にかかる作製工程図である。
【図２４】実施例８にかかる作製工程図である。
【図２５】本発明の他の電子源アレイの斜視図（ａ）及
び断面図（ｂ）である。
び断面図（ｂ）である。
【図２６】（ａ）は本発明の電子源アレイの等価回路、
（ｂ）は従来の電子源アレイの等価回路である。
（ｂ）は従来の電子源アレイの等価回路である。
【図２７】実施例９及び１０にかかる作製工程図であ
る。
る。
【図２８】実施例９及び１０にかかる作製工程図であ
る。
る。
【図２９】実施例１１及び１２にかかる作製工程図であ
る。
る。
【図３０】実施例１１及び１２にかかる作製工程図であ
る。
る。
【図３１】本発明の他の電子源アレイの斜視図（ａ）及
び断面図（ｂ）である。
び断面図（ｂ）である。
【図３２】（ａ）は本発明の電子源アレイの等価回路、
（ｂ）は従来の電子源アレイの等価回路である。
（ｂ）は従来の電子源アレイの等価回路である。
【図３３】実施例１３にかかる作製工程図である。
【図３４】実施例１３にかかる作製工程図である。
【図３５】従来の電子源アレイの断面図である。
【図３６】従来の電子源アレイの断面図である。
【図３７】従来の電子源アレイの断面図である。
１ 基板 ２ カソード電極配線 ２ａ カソード電極層 ２ｂ バラスト抵抗層 ２ｃ 導電層 ３ ゲート絶縁層 ４ 絶縁性膜 ４ａ 前駆体（絶縁性膜になる前のもの） ５ 細孔 ６ エミッタ ７ ゲート電極配線 ７ａ 第１のゲート電極層 ７ｂ 第２のゲート電極層 ８ 電子放出部 ９ 第２のゲート絶縁層 １０ キャップ １１ 内部抵抗 １２ アノード電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 31/12 Ｈ０１Ｊ 1/30 Ｆ
Claims (17)
- 【請求項１】絶縁性基板上にライン状に配置されたカソ
ード電極と、絶縁性膜を挟んで対向配置されたゲート電
極とを具備する電子源アレイであって、 前記カソード電極と前記ゲート電極の交差部分に、絶縁
性膜中に貫通して形成された細孔を具備し、該細孔中に
導電性材料または半導体材料が充填され、かつ該材料が
前記カソード電極と電気的に接続されており、前記ゲー
ト電極とは空間を隔てて形成されていることを特徴とす
る電子源アレイ。 - 【請求項２】前記ゲート電極が、電子放出材料が充填さ
れた少なくとも１つの細孔を取り囲むように形成されて
いることを特徴とする請求項１に記載の電子源アレイ。 - 【請求項３】前記ゲート電極が細孔を取り囲むように形
成されている第１のゲート電極層と、細孔が形成されて
いない領域に形成されている第２のゲート電極層により
構成されていることを特徴とする請求項１に記載の電子
源アレイ。 - 【請求項４】前記絶縁性膜とゲート電極との間であっ
て、電子放出部となる導電性材料あるいは半導体材料が
充填された細孔が形成されていない領域の絶縁性膜上に
ゲート絶縁層が設けられていることを特徴とする請求項
１ないし３の何れかに記載の電子源アレイ。 - 【請求項５】絶縁性基板上に形成されている前記カソー
ド電極と細孔を有する前記絶縁性膜に充填された前記電
子放出部との間に、カソード電極表面からバラスト抵抗
層、導電層の順で構成されており、前記導電層がカーボ
ンナノチューブの形成において触媒作用を有する材料、
あるいはそれらを主成分とする混合物で構成されている
ことを特徴とする請求項１ないし４の何れかに記載の電
子源アレイ。 - 【請求項６】絶縁性基板上に形成されている前記カソー
ド電極と細孔を有する前記絶縁性膜に充填された前記電
子放出部との間に、カソード電極表面からバラスト抵抗
層、導電層の順で構成されており、前記導電層がメッキ
法においてシード層として機能する材料により構成され
ていることを特徴とする請求項１ないし４の何れかに記
載の電子源アレイ。 - 【請求項７】前記バラスト抵抗層上に形成された金属膜
からなる前駆体に細孔を形成し、かつ絶縁性膜に変換す
る陽極酸化工程において、 上記導電層に、前記陽極酸化工程より前記カソード電極
及び前記バラスト抵抗層を保護する機能と、前記前駆体
を完全に絶縁性膜に変換するためのストッパー層として
の機能とを持たせた請求項５または６に記載の電子源ア
レイ。 - 【請求項８】絶縁性基板上に形成されている前記カソー
ド電極と細孔を有する前記絶縁性膜に充填された前記電
子放出部との間に、バラスト抵抗層が挿入されているこ
とを特徴とする請求項１ないし４の何れかに記載の電子
源アレイ。 - 【請求項９】前記バラスト抵抗層上に形成された金属膜
からなる前駆体に細孔を形成し、かつ絶縁性膜に変換す
る陽極酸化工程において、 上記バラスト抵抗層に、前記陽極酸化工程より前記カソ
ード電極を保護する機能と、前記前駆体を完全に絶縁性
膜に変換するためのストッパー層としての機能とを持た
せることを特徴とする請求項８に記載の電子源アレイ。 - 【請求項１０】絶縁性基板上にライン状に配置されたカ
ソード電極と、絶縁性膜を挟んで前記カソード電極に対
向配置されたゲート電極とを具備する電子源アレイであ
って、 前記ゲート電極は、前記カソード電極上に平面状に展開
する電子放出領域を取り囲むよう配置され、且つ、前記
電子放出領域内には、前記カソード電極上に複数個に分
離分割された電子放出部が形成され、該電子放出部は、
微小な大きさの電子放出材料を主成分とする集合体より
構成されていることを特徴とする電子源アレイ。 - 【請求項１１】絶縁性基板上に形成されている前記カソ
ード電極と前記電子放出部との間に、バラスト抵抗層が
挿入されていることを特徴とする請求項１０に記載の電
子源アレイ。 - 【請求項１２】絶縁性基板上にカソード電極をパターニ
ング形成する工程と、前記カソード電極及び前記絶縁性
基板上に絶縁膜をパターニング形成する工程と、前記バ
ラスト抵抗層をパターニング形成する工程と、前記バラ
スト抵抗層上に導電層をパターニング形成する工程と、
ゲート絶縁膜をパターニング形成する工程と、前記導電
層上に前記細孔を有する絶縁性膜となる前駆体をパター
ニング形成する工程と、前記前駆体に細孔を形成しかつ
絶縁性膜に変換する工程と、更に絶縁性膜をパターン形
成する工程と、細孔に電子放出材料を充填する工程と、
第１のゲート電極をパターン形成する工程と、第２のゲ
ート電極をパターン形成する工程とを含むことを特徴と
する電子源アレイの製造方法。 - 【請求項１３】絶縁性基板上にカソード電極をパターニ
ング形成する工程と、バラスト抵抗層をパターニング形
成する工程と、前記バラスト抵抗層上に細孔を有する絶
縁性膜となる前駆体をパターニング形成する工程と、前
記前駆体に細孔を形成しかつ絶縁性膜に変換する工程
と、前記細孔に電子放出材料を充填する工程と、ゲート
電極をパターン形成する工程と、ゲート絶縁膜をパター
ニング形成する工程とを含むことを特徴とする電子源ア
レイの製造方法。 - 【請求項１４】上記細孔を有する絶縁性膜となる前駆体
をパターニング形成する工程後、前記前駆体に細孔を形
成する工程において、カソード電極を電極とした陽極酸
化法を用いることを特徴とする請求項１２または１３に
記載の電子源アレイの製造方法。 - 【請求項１５】請求項１０または１１に記載の電子源ア
レイの電子放出部は、微小電子放出材料を分散媒に分散
させた分散溶液を、パターニングされたマスクを用いて
印刷法により電子放出領域内で分離分割形成することを
特徴とする電子源アレイの製造方法。 - 【請求項１６】請求項１０または１１に記載の電子源ア
レイの電子放出部は、微小電子放出材料を分散媒に分散
させた分散溶液を、微小なノズルより吐出することによ
り電子放出領域内で分離分割形成することを特徴とする
電子源アレイの製造方法。 - 【請求項１７】請求項１ないし１１の何れかに記載の電
子源アレイの駆動方法であって、 アノード電極に印加する電圧をＶA 、ゲート電極に印加
する電圧をＶG 、電子放出部から前記アノード電極まで
の距離をｄA 、前記電子放出部から前記ゲート電極まで
の距離をｄG としたときに、前記電子放出部より放出さ
れた電子をＶA／ｄA ＞ＶG ／ｄG の領域で制御するこ
とを特徴とする電子源アレイの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219621A JP3600126B2 (ja) | 1999-07-29 | 2000-07-19 | 電子源アレイ及び電子源アレイの駆動方法 |
| US09/627,656 US6650061B1 (en) | 1999-07-29 | 2000-07-28 | Electron-source array and manufacturing method thereof as well as driving method for electron-source array |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21497699 | 1999-07-29 | ||
| JP11-214976 | 1999-07-29 | ||
| JP2000219621A JP3600126B2 (ja) | 1999-07-29 | 2000-07-19 | 電子源アレイ及び電子源アレイの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001101966A true JP2001101966A (ja) | 2001-04-13 |
| JP3600126B2 JP3600126B2 (ja) | 2004-12-08 |
Family
ID=26520621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219621A Expired - Fee Related JP3600126B2 (ja) | 1999-07-29 | 2000-07-19 | 電子源アレイ及び電子源アレイの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6650061B1 (ja) |
| JP (1) | JP3600126B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003107377A1 (en) | 2002-06-13 | 2003-12-24 | Canon Kabushiki Kaisha | Electron-emitting device and manufacturing method thereof |
| US7030550B2 (en) | 2001-02-01 | 2006-04-18 | Sharp Kabushiki Kaisha | Electron emission device with multi-layered fate electrode |
| US7094123B2 (en) | 2001-09-10 | 2006-08-22 | Canon Kabushiki Kaisha | Method of manufacturing an electron emitting device with carbon nanotubes |
| JP2006337666A (ja) * | 2005-06-01 | 2006-12-14 | Sony Corp | 画像表示装置およびその駆動方法 |
| JP2006338893A (ja) * | 2005-05-31 | 2006-12-14 | Univ Of Tokushima | 電界放出ディスプレイ装置、電界放出型電子源装置 |
| JP2008071501A (ja) * | 2006-09-12 | 2008-03-27 | Noritake Co Ltd | 蛍光表示装置 |
| US7583016B2 (en) | 2004-12-10 | 2009-09-01 | Canon Kabushiki Kaisha | Producing method for electron-emitting device and electron source, and image display apparatus utilizing producing method for electron-emitting device |
| US7682213B2 (en) | 2003-06-11 | 2010-03-23 | Canon Kabushiki Kaisha | Method of manufacturing an electron emitting device by terminating a surface of a carbon film with hydrogen |
| EP1476888B1 (fr) * | 2002-02-19 | 2010-06-30 | Commissariat à l'énergie atomique et aux énergies alternatives | Structure de cathode pour ecran emissif |
| JP2013149628A (ja) * | 2005-04-25 | 2013-08-01 | Smoltek Ab | ナノ構造体の基板上への制御下の成長およびそれに基づく電子放出デバイス |
| KR20200106298A (ko) * | 2019-03-04 | 2020-09-14 | 한국과학기술원 | 고유량 정전분무를 위한 추출판이 결합된 정전분무 시스템 및 이를 통한 정전분무 방법 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989631B2 (en) * | 2001-06-08 | 2006-01-24 | Sony Corporation | Carbon cathode of a field emission display with in-laid isolation barrier and support |
| US7335603B2 (en) * | 2000-02-07 | 2008-02-26 | Vladimir Mancevski | System and method for fabricating logic devices comprising carbon nanotube transistors |
| US6758957B1 (en) * | 2001-04-17 | 2004-07-06 | University Of Central Florida | Electrochemical deposition of carbon nanoparticles from organic solutions |
| US6756730B2 (en) * | 2001-06-08 | 2004-06-29 | Sony Corporation | Field emission display utilizing a cathode frame-type gate and anode with alignment method |
| US6682382B2 (en) * | 2001-06-08 | 2004-01-27 | Sony Corporation | Method for making wires with a specific cross section for a field emission display |
| US7002290B2 (en) * | 2001-06-08 | 2006-02-21 | Sony Corporation | Carbon cathode of a field emission display with integrated isolation barrier and support on substrate |
| JP3830416B2 (ja) * | 2001-06-28 | 2006-10-04 | 株式会社ノリタケカンパニーリミテド | 電子源用電極およびその製造方法ならびに電子管 |
| TW511108B (en) * | 2001-08-13 | 2002-11-21 | Delta Optoelectronics Inc | Carbon nanotube field emission display technology |
| JP3839713B2 (ja) * | 2001-12-12 | 2006-11-01 | 株式会社ノリタケカンパニーリミテド | 平面ディスプレイの製造方法 |
| JP2003197131A (ja) * | 2001-12-26 | 2003-07-11 | Hitachi Ltd | 平面表示装置およびその製造方法 |
| US20050161750A1 (en) * | 2002-03-20 | 2005-07-28 | Hongjie Dai | Molybdenum-based electrode with carbon nanotube growth |
| US6791278B2 (en) * | 2002-04-16 | 2004-09-14 | Sony Corporation | Field emission display using line cathode structure |
| US6873118B2 (en) * | 2002-04-16 | 2005-03-29 | Sony Corporation | Field emission cathode structure using perforated gate |
| CN100459181C (zh) * | 2002-11-05 | 2009-02-04 | 皇家飞利浦电子股份有限公司 | 纳米结构、具有这种纳米结构的电子器件和纳米结构的制造方法 |
| US7012582B2 (en) * | 2002-11-27 | 2006-03-14 | Sony Corporation | Spacer-less field emission display |
| US20040145299A1 (en) * | 2003-01-24 | 2004-07-29 | Sony Corporation | Line patterned gate structure for a field emission display |
| CN1287413C (zh) * | 2003-03-26 | 2006-11-29 | 清华大学 | 一种场发射显示器 |
| US7071629B2 (en) * | 2003-03-31 | 2006-07-04 | Sony Corporation | Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects |
| US20040189552A1 (en) * | 2003-03-31 | 2004-09-30 | Sony Corporation | Image display device incorporating driver circuits on active substrate to reduce interconnects |
| CN100419943C (zh) * | 2003-04-03 | 2008-09-17 | 清华大学 | 一种场发射显示装置 |
| JP2005041835A (ja) * | 2003-07-24 | 2005-02-17 | Fuji Xerox Co Ltd | カーボンナノチューブ構造体、その製造方法、カーボンナノチューブ転写体および溶液 |
| US7459839B2 (en) * | 2003-12-05 | 2008-12-02 | Zhidan Li Tolt | Low voltage electron source with self aligned gate apertures, and luminous display using the electron source |
| US7262555B2 (en) * | 2005-03-17 | 2007-08-28 | Micron Technology, Inc. | Method and system for discretely controllable plasma processing |
| JP2006269317A (ja) * | 2005-03-25 | 2006-10-05 | Hitachi Displays Ltd | 画像表示装置 |
| KR20070003467A (ko) * | 2005-07-02 | 2007-01-05 | 삼성전자주식회사 | 면광원장치와 이를 포함하는 액정표시장치 |
| US7326328B2 (en) * | 2005-07-19 | 2008-02-05 | General Electric Company | Gated nanorod field emitter structures and associated methods of fabrication |
| US7279085B2 (en) * | 2005-07-19 | 2007-10-09 | General Electric Company | Gated nanorod field emitter structures and associated methods of fabrication |
| US7485024B2 (en) * | 2005-10-12 | 2009-02-03 | Chunghwa Picture Tubes, Ltd. | Fabricating method of field emission triodes |
| SG140484A1 (en) * | 2006-08-24 | 2008-03-28 | Sony Corp | An electron emitter and a display apparatus utilizing the same |
| US8035990B2 (en) * | 2008-12-31 | 2011-10-11 | Youngtack Shim | Electromagnetically-countered display systems and methods |
| US8625306B2 (en) | 2006-08-28 | 2014-01-07 | Youngtack Shim | Electromagnetically-countered display systems and methods |
| US7990068B2 (en) * | 2008-03-04 | 2011-08-02 | Xerox Corporation | Field emission light emitting device |
| US8227985B2 (en) | 2010-08-06 | 2012-07-24 | Los Alamos National Security, Llc | Photo-stimulated low electron temperature high current diamond film field emission cathode |
| WO2012061621A2 (en) * | 2010-11-03 | 2012-05-10 | 4Wind Science And Engineering, Llc | Electron flow generation |
| US10051720B1 (en) | 2015-07-08 | 2018-08-14 | Los Alamos National Security, Llc | Radio frequency field immersed ultra-low temperature electron source |
| CN110610839A (zh) * | 2019-10-17 | 2019-12-24 | 北京大学 | 片上微型热电子源及其制作方法 |
| CN112903183B (zh) * | 2019-11-19 | 2022-11-22 | 北京大学 | 一种片上微型电离真空传感器及其制造方法 |
| CN113555445A (zh) * | 2020-04-23 | 2021-10-26 | 北京大学 | 一种片上三极管及其制造方法、集成电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665241A (en) | 1970-07-13 | 1972-05-23 | Stanford Research Inst | Field ionizer and field emission cathode structures and methods of production |
| FR2593953B1 (fr) * | 1986-01-24 | 1988-04-29 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| US5451830A (en) * | 1994-01-24 | 1995-09-19 | Industrial Technology Research Institute | Single tip redundancy method with resistive base and resultant flat panel display |
| US5872422A (en) * | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
| JPH1040805A (ja) | 1996-07-18 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 冷陰極素子及びその製造方法 |
| KR100286828B1 (ko) * | 1996-09-18 | 2001-04-16 | 니시무로 타이죠 | 플랫패널표시장치 |
| KR100365444B1 (ko) * | 1996-09-18 | 2004-01-24 | 가부시끼가이샤 도시바 | 진공마이크로장치와이를이용한화상표시장치 |
| JP3441923B2 (ja) | 1997-06-18 | 2003-09-02 | キヤノン株式会社 | カーボンナノチューブの製法 |
| JP3740295B2 (ja) | 1997-10-30 | 2006-02-01 | キヤノン株式会社 | カーボンナノチューブデバイス、その製造方法及び電子放出素子 |
| JP3886082B2 (ja) | 1997-11-12 | 2007-02-28 | キヤノン株式会社 | ナノ構造体及びその製造方法 |
| JPH11162383A (ja) | 1997-12-01 | 1999-06-18 | Ise Electronics Corp | 平面ディスプレイ |
| US6255771B1 (en) * | 1997-12-04 | 2001-07-03 | Emagin Corporation | Flashover control structure for field emitter displays and method of making thereof |
| JP3902883B2 (ja) | 1998-03-27 | 2007-04-11 | キヤノン株式会社 | ナノ構造体及びその製造方法 |
| JPH118852A (ja) | 1998-06-19 | 1999-01-12 | Mega Chips:Kk | 画像圧縮伸張装置 |
-
2000
- 2000-07-19 JP JP2000219621A patent/JP3600126B2/ja not_active Expired - Fee Related
- 2000-07-28 US US09/627,656 patent/US6650061B1/en not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030550B2 (en) | 2001-02-01 | 2006-04-18 | Sharp Kabushiki Kaisha | Electron emission device with multi-layered fate electrode |
| US7094123B2 (en) | 2001-09-10 | 2006-08-22 | Canon Kabushiki Kaisha | Method of manufacturing an electron emitting device with carbon nanotubes |
| US7258590B2 (en) | 2001-09-10 | 2007-08-21 | Canon Kabushiki Kaisha | Electron emitting device using carbon fiber; electron source; image display device; method of manufacturing the electron emitting device; method of manufacturing electron source using the electron emitting device; and method of manufacturing image display device |
| US7759851B2 (en) | 2002-02-19 | 2010-07-20 | Commissariat A L'energie Atomique | Cathode structure for emissive screen |
| EP1476888B1 (fr) * | 2002-02-19 | 2010-06-30 | Commissariat à l'énergie atomique et aux énergies alternatives | Structure de cathode pour ecran emissif |
| WO2003107377A1 (en) | 2002-06-13 | 2003-12-24 | Canon Kabushiki Kaisha | Electron-emitting device and manufacturing method thereof |
| US7811625B2 (en) | 2002-06-13 | 2010-10-12 | Canon Kabushiki Kaisha | Method for manufacturing electron-emitting device |
| US7733006B2 (en) | 2002-06-13 | 2010-06-08 | Canon Kabushiki Kaisha | Electron-emitting device and manufacturing method thereof |
| US7682213B2 (en) | 2003-06-11 | 2010-03-23 | Canon Kabushiki Kaisha | Method of manufacturing an electron emitting device by terminating a surface of a carbon film with hydrogen |
| US7583016B2 (en) | 2004-12-10 | 2009-09-01 | Canon Kabushiki Kaisha | Producing method for electron-emitting device and electron source, and image display apparatus utilizing producing method for electron-emitting device |
| JP2013149628A (ja) * | 2005-04-25 | 2013-08-01 | Smoltek Ab | ナノ構造体の基板上への制御下の成長およびそれに基づく電子放出デバイス |
| JP2006338893A (ja) * | 2005-05-31 | 2006-12-14 | Univ Of Tokushima | 電界放出ディスプレイ装置、電界放出型電子源装置 |
| JP2006337666A (ja) * | 2005-06-01 | 2006-12-14 | Sony Corp | 画像表示装置およびその駆動方法 |
| JP2008071501A (ja) * | 2006-09-12 | 2008-03-27 | Noritake Co Ltd | 蛍光表示装置 |
| KR20200106298A (ko) * | 2019-03-04 | 2020-09-14 | 한국과학기술원 | 고유량 정전분무를 위한 추출판이 결합된 정전분무 시스템 및 이를 통한 정전분무 방법 |
| KR102195027B1 (ko) | 2019-03-04 | 2020-12-24 | 한국과학기술원 | 고유량 정전분무를 위한 추출판이 결합된 정전분무 시스템 및 이를 통한 정전분무 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6650061B1 (en) | 2003-11-18 |
| JP3600126B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600126B2 (ja) | 電子源アレイ及び電子源アレイの駆動方法 | |
| KR100435013B1 (ko) | 전자 방출 소자, 전자원, 및 화상 디스플레이 장치의 제조 방법 | |
| JP3595718B2 (ja) | 表示素子およびその製造方法 | |
| US20050090176A1 (en) | Field emission display and methods of forming a field emission display | |
| US7074102B2 (en) | Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image display device | |
| JP2002150922A (ja) | 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法 | |
| JP3581298B2 (ja) | 電界放出型電子源アレイ及びその製造方法 | |
| KR20070026253A (ko) | 전자방출소자, 전자원 및 화상표시장치의 제조방법 | |
| JP2002289086A (ja) | 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 | |
| JP3573273B2 (ja) | 電子放出素子、及びその製造方法 | |
| JP3581296B2 (ja) | 冷陰極及びその製造方法 | |
| JP3581289B2 (ja) | 電界放出電子源アレイ及びその製造方法 | |
| JP3597740B2 (ja) | 冷陰極及びその製造方法 | |
| JP2002203473A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP3693935B2 (ja) | 電子源の製造方法 | |
| JP2003007198A (ja) | 電子放出素子およびその製造方法並びに該電子放出素子を用いた画像表示装置 | |
| JP2000340100A (ja) | 電子放出源の製造方法、電子放出源及び蛍光発光型表示器 | |
| JP4568090B2 (ja) | 電子放出素子、陰極、電子源基板及び表示装置並びにそれらの製造方法 | |
| TW200826136A (en) | Method for manufacturing electron emitters and electron sources using the same | |
| TW200823953A (en) | Surface-conduction electron emitter and electron source using the same | |
| JP2002124180A (ja) | 電子放出素子の製造方法、電子放出素子、電子源及び画像形成装置 | |
| JP3745360B2 (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JP4833639B2 (ja) | カソード基板及びその作製方法、並びに表示素子及びその作製方法 | |
| JP2002056770A (ja) | 電界放出カソード及びその製造方法 | |
| JP3568859B2 (ja) | 冷陰極及びその冷陰極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |