CN113555445A - 一种片上三极管及其制造方法、集成电路 - Google Patents

一种片上三极管及其制造方法、集成电路 Download PDF

Info

Publication number
CN113555445A
CN113555445A CN202010326347.0A CN202010326347A CN113555445A CN 113555445 A CN113555445 A CN 113555445A CN 202010326347 A CN202010326347 A CN 202010326347A CN 113555445 A CN113555445 A CN 113555445A
Authority
CN
China
Prior art keywords
layer
insulating layer
electron source
gate
triode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010326347.0A
Other languages
English (en)
Inventor
魏贤龙
杨威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202010326347.0A priority Critical patent/CN113555445A/zh
Publication of CN113555445A publication Critical patent/CN113555445A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Abstract

本申请实施例提供了一种片上三极管及其制造方法、集成电路，其中片上三极管可以包括衬底上的电子源，电子源上方的栅极层，以及栅极层上方的阳极层，其中，栅极层中具有可以与电子源正对的栅极通道，栅极通道纵向贯穿栅极层，这样电子源产生的电子可以通过栅极通道发射到阳极层，控制栅极层的电压可以对通过栅极通道的电子的数量进行控制。由于片上三极管具有片上化的特征，可以采用微加工的方法制备，缩小了三极管的尺寸，降低了功耗，提高了集成度，降低了成本。

Description

一种片上三极管及其制造方法、集成电路
技术领域
本申请涉及电子科学与技术领域，尤其涉及一种片上三极管及其制造方法、集成电路。
背景技术
三极管是电子器件中的重要元器件，包括阴极、阳极和栅极，其中阴极可以发射电子，通过栅极改变阴极和栅极的电场来控制通过栅极的电子的比例，部分穿过栅极的电子能够被施加有正电压的阳极接收，因此可以通过栅极调节阴极和阳极之间的电流。
目前的三极管中的各个部件通过机械加工的方式得到，尺寸较大、功耗较高、成本也较高，不能满足实际需要。
发明内容
有鉴于此，本申请提供了一种片上三极管及其制造方法、集成电路，将三极管设置在衬底之上，缩小了尺寸，降低了功耗，降低了成本，有利于集成。
为了解决上述技术问题，本申请采用了如下技术方案：
本申请实施例提供了一种片上三极管，其特征在于，包括：
衬底上的电子源；
所述电子源上方的栅极层，所述栅极层中具有与所述电子源正对的栅极通道，所述栅极通道纵向贯穿所述栅极层；
所述栅极层上方的阳极层。
可选的，所述电子源和所述栅极层之间形成有第一绝缘层，所述第一绝缘层中形成有纵向贯穿所述第一绝缘层的第一通道，所述第一通道正对所述栅极通道；所述栅极层和所述阳极层之间有第二绝缘层，所述第二绝缘层中形成有贯穿所述第二绝缘层的第二通道，所述第二通道正对所述栅极通道。
可选的，所述衬底、所述第一绝缘层、所述栅极层、所述第二绝缘层和所述阳极层构成真空环境。
可选的，所述第一绝缘层和所述第二绝缘层包括以下材料的至少一种：氧化硅、金刚石、玻璃、蓝宝石、石英、氮化硅、碳化硅、氮化铝、硅片、绝缘陶瓷、塑料、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧和非晶碳。
可选的，所述电子源为多个，所述栅极层包括多个对应于所述电子源的子栅极，所述阳极层包括多个对应于所述电子源的子阳极。
可选的，所述衬底上形成有用于与各个所述电子源连接的电极引出线，所述第一绝缘层朝向所述栅极层的一侧表面上形成有用于与各个所述子栅极连接的栅极引出线，所述第二绝缘层朝向所述阳极层的一侧表面上形成有用于与各个所述子阳极连接的阳极引出线。
可选的，所述电子源包括以下电子源的至少一种：片上微型热发射电子源、片上微型隧穿发射电子源、Spindt电子源、负电子亲和势片上电子源、硅针尖场发射电子源、金属-绝缘体-金属MIM隧穿电子源、碳纳米管场发射电子源。
可选的，所述衬底上形成有第三绝缘层，所述第三绝缘层形成有沟槽，所述第三绝缘层上设置有热发射材料且所述热发射材料横跨所述沟槽，所述热发射材料两侧设置有与所述热发射材料接触的电极对。
可选的，所述热发射材料包括以下至少一种：石墨烯、碳纳米管、碳纳米管薄膜、硫化钼、六硼化镧、六硼化钐、钨、钼、铱、锇、氧化钇、氧化钡、氧化铝、氧化钪以及氧化钙。
可选的，所述片上微型隧穿发射电子源包括：电子隧穿结和位于所述电子隧穿结两侧的电极对；所述电子隧穿结由阻变材料形成。
可选的，所述阻变材料包括以下至少一种：氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧、氮化硅、氮化铝、碳化硅、金刚石和非晶碳。
可选的，所述衬底为导体材料或绝缘材料，所述衬底为导体材料时，所述衬底与所述电子源中的电极之间形成有绝缘层。
可选的，所述栅极层为导体结构，或所述栅极层为绝缘结构，所述绝缘结构的表面形成有导电层；
所述阳极层为导体电极，或所述阳极层为绝缘结构，所述绝缘结构的表面形成有导电层。
可选的，所述导体结构或导电层的材料为下列材料中的一种或多种：金属、石墨烯、硫化钼、碳和碳纳米管。
可选的，所述栅极层为多个，多个所述栅极层在竖直方向上依次设置，多个所述栅极层之间形成有第四绝缘层。
本申请实施例提供了一种集成电路，包括至少一个所述的片上三极管。
可选的，所述片上三极管的数量为两个，包括第一三极管和第二三极管，所述集成电路还包括第一电阻和第二电阻；
所述第一三极管的源极与电源连接，所述第一三极管的栅极作为第一输入端，所述第一三极管的漏极通过所述第一电阻接地；
所述第二三极管的源极连接所述第一三极管的漏极，所述第二三极管的栅极作为第二输入端，所述第二三极管的漏极通过所述第二电阻接地；所述第二三极管的漏极作为输出端。
本申请实施例提供了一种片上三极管的制造方法，包括：
提供衬底；
在所述衬底上形成电子源；
在所述电子源上方设置栅极层，所述栅极层中具有与所述电子源正对的栅极通道，所述栅极通道纵向贯穿所述栅极层；
在所述栅极层上方设置阳极层。
可选的，所述在所述电子源上方设置栅极层，包括：
在形成有所述电子源的衬底上设置第一绝缘层；
在所述第一绝缘层上设置栅极层；所述第一绝缘层中形成有纵向贯穿所述第一绝缘层的第一通道，所述第一通道正对所述栅极通道；
所述在所述栅极层上方设置阳极层，包括：
在所述栅极层上设置第二绝缘层；
在所述第二绝缘层上设置阳极层；所述第二绝缘层中形成有贯穿所述第二绝缘层的第二通道，所述第二通道正对所述栅极通道。
可选的，所述第一衬底和第一绝缘层之间、所述第一绝缘层和所述栅极层之间、所述栅极层和所述第二绝缘层之间、所述第二绝缘层和所述阳极层之间，利用键合方式或粘合方式固定。
可选的，所述衬底、所述第一绝缘层、所述栅极层、所述第二绝缘层和所述阳极层构成真空环境。
可选的，所述真空环境中形成有吸气剂，用于保持所述真空环境中的真空度。
可选的，所述电子源为多个，所述栅极层包括多个对应于所述电子源的子栅极，所述阳极层包括多个对应于所述电子源的子阳极。
可选的，所述方法还包括：
在所述衬底上形成对应于各个所述电子源的电极引出线，以及在所述第一绝缘层朝向所述栅极层的一侧表面上形成对应于各个所述子栅极的栅极引出线，以及在所述第二绝缘层朝向所述阳极层的一侧表面上形成对应于各个所述子阳极的阳极引出线；
则在所述第一绝缘层上设置栅极层后，所述子栅极与所述栅极引出线对应连接，在所述第二绝缘层上设置阳极层后，所述子阳极与所述阳极引出线对应连接。
可选的，所述电子源包括以下电子源的至少一种：片上微型热发射电子源、片上微型隧穿发射电子源、Spindt电子源、负电子亲和势片上电子源、硅针尖场发射电子源、金属-绝缘体-金属MIM隧穿电子源、碳纳米管场发射电子源。
可选的，所述电子源为片上微型热发射电子源，所述在所述衬底上形成电子源，包括：
在所述衬底上形成热发射材料和位于所述热发射材料两侧且与所述热发射材料接触的电极对，以形成所述片上微型热发射电子源。
可选的，所述在所述衬底上形成电子源之前，还包括：
在衬底上形成第三绝缘层，所述第三绝缘层形成有沟槽；
则所述热发射材料位于所述沟槽之上，所述电极对设置于所述热发射材料两侧的第三绝缘层上。
可选的，所述电子源为片上微型热发射电子源，所述在所述衬底上形成电子源，包括：
在所述衬底上形成电子隧穿结和位于所述电子隧穿结两侧的电极对，以形成所述片上微型隧穿发射电子源；所述电子隧穿结由阻变材料形成。
可选的，所述在所述电子源上方设置栅极层，包括：
在所述电子源上方固定多个栅极层以及所述多个栅极层之间的第四绝缘层，所述多个栅极层在竖直方向上依次设置。
相较于现有技术，本申请具有以下有益效果：
基于以上技术方案可知，本申请实施例提供了一种片上三极管及其制造方法、集成电路，其中片上三极管可以包括衬底上的电子源，电子源上方的栅极层，以及栅极层上方的阳极层，其中，栅极层中可以具有与电子源正对的栅极通道，栅极通道纵向贯穿栅极层，这样电子源产生的电子可以通过栅极通道发射到阳极层，控制栅极层的电压可以对通过栅极通道的电子的数量进行控制。由于片上三极管采用微加工的方法实现，具有片上化、微型化的特点，因此缩小了三极管的尺寸，降低了功耗，提高了集成度，降低了成本。
附图说明
图1为本申请实施例提供的一种片上三极管的制造方法的流程图；
图2-图5为本申请实施例中片上三极管在制造过程中的结构示意图；
图6为本申请实施例中电子隧穿结的能带图；
图7-图15为本申请实施例中片上三极管在制造过程中的结构示意图；
图16为本申请实施例中一种衬底的示意图；
图17为本申请实施例中一种第一绝缘层的示意图；
图18为本申请实施例中一种栅极层的示意图；
图19为本申请实施例中一种第二绝缘层的示意图；
图20为本申请实施例中一种阳极层的示意图；
图21为本申请实施例中一种片上三极管的结构示意图；
图22为本申请实施例中一种集成电路的示意图；
图23为图22中的集成电路的结构示意图。
具体实施方式
三极管是电子器件中的重要元器件，包括阴极、阳极和栅极，其中阴极可以发射电子，栅极通过改变阴极和栅极之间的电场来控制通过栅极的电子的比例，部分通过栅极的电子被施加有正电压的阳极接收，因此能够通过栅极调节阴极和阳极之间的电流。
目前，三极管中的各个部件通过机械加工的方式得到，尺寸较大、功耗较高、成本也较高，因此不能满足实际需要。
基于以上技术问题，本申请实施例提供一种片上三极管及其制造方法、集成电路，其中片上三极管可以包括衬底上的电子源，电子源上方的栅极层，以及栅极层上方的阳极层，其中，栅极层中可以具有与电子源正对的栅极通道，栅极通道纵向贯穿栅极层，这样电子源产生的电子可以通过栅极通道发射到阳极层，控制栅极层的电压可以对通过栅极通道的电子的数量进行控制。由于片上三极管是在衬底上形成的，因此将三极管的尺寸限制在衬底的范围之内，缩小了三极管的尺寸，降低了功耗，提高了集成度，降低了成本。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
参考图1所示，为本申请实施例提供的一种片上三极管的制造方法的流程图，图2-图5，图7-图15所示为本申请实施例中片上三极管在制造过程中的结构示意图，图16-图20为本申请实施例中的片上三极管的各个部件的结构示意图，图21所示为本申请实施例中另一种片上三极管的结构示意图。具体的，该制造方法可以包括以下步骤：
S101，提供衬底100，参考图2和图5所示。
本申请实施例中，衬底100可以为片上三极管提供支撑，衬底100可以为导热性较好的材料，其材料可以为金属材料，也可以为半导体材料，还可以为绝缘材料。具体的，衬底100可以为以下材料中的一种或多种：硅、锗、氧化硅、氧化铝、氧化铍、氮化硅、氮化铝、氮化硼、碳化硅、金刚石、玻璃、陶瓷、金属、石英、蓝宝石等，金属为铜或铝等。
S102，在衬底100上形成电子源104，参考图2-图8，以及图16所示。
电子源104是一种提供可在自由空间运动的电子束的器件，电子源104可以为以下电子源的至少一种：片上微型热发射电子源、片上微型隧穿发射电子源、Spindt电子源、负电子亲和势片上电子源、硅针尖场发射电子源、金属(M)-绝缘体(I)-金属(M)隧穿电子源、碳纳米管场发射电子源。
在衬底100上，可以形成有一个电子源104，也可以形成有多个电子源104，多个电子源104可以具有相同的类型，也可以具有不同的类型，可以具有相同的结构，也可以具有不同的结构。多个电子源104可以形成电子源阵列，全部或者部分电子源104可以并联设置，具有共用的电极对，从而为这些电子源的电极对施加相同的电压，以同时控制电子源发射电子。
作为一种可能的实施方式，参考图2所示，可以在衬底100上形成片上微型热发射电子源，片上微型热发射电子源可以包括：热发射材料1041和位于热发射材料两侧的电极对1042/1043，热发射材料1041与电极对1042/1043接触，在电极对1042/1043之间存在电压差时，电流通过热发射材料1041，通过焦耳热的作用使热发射材料1041发射出电子。
其中，热发射材料1041可以包括以下至少一种：石墨烯、碳纳米管、碳纳米管薄膜、硫化钼、六硼化镧、六硼化钐、钨、钼、铱、锇、氧化钇、氧化钡、氧化铝、氧化钪以及氧化钙等。电极对1042/1043可以采用导电性良好的材料，例如可以是金属、掺杂的半导体、石墨烯、硫化钼、碳和碳纳米管中的至少一种，掺杂的半导体例如掺杂的硅。
因此，可以在衬底100上形成热发射材料1041和位于热发射材料1041两侧的电极对1042/1043，具体的，可以在衬底100上形成热发射材料层，而后对热发射材料层进行图案化，并在图案化后的热发射材料1041两侧形成电极对1042/1043；也可以在衬底100上形成电极对1042/1043，并在电极对1042/1043之间形成热发射材料1041。
具体实施时，在衬底100为绝缘材料时，电极对1042/1043可以和衬底100接触。在衬底100为半导体材料或导体材料时，电极对1042/1043的其中一个电极可以与衬底100接触，从而将衬底100作为该电极的延伸，为衬底100施加电压，则可以为连接的该电极施加电压；当然，在衬底100为半导体材料或导体材料时，电极对1042/1043也可以不与衬底100接触，具体的，衬底100和电极对1042/1043之间可以形成有绝缘层。
参考图2所示，在衬底100上可以形成第三绝缘层102，在第三绝缘层102上可以形成热发射材料1041和热发射材料1041两侧的电极对1042/1043，其中第三绝缘层102中可以形成有沟槽，热发射材料1041可以形成于沟槽之上且横跨沟槽。
下面，以石墨烯作为热发射材料1041，以氧化硅作为第三绝缘层102为例对电子源104的形成进行说明，基于其他材料的电子源104的制造方法可以参考以下方法。
首先，可以对硅衬底进行氧化，得到硅衬底上的氧化硅膜层，氧化硅膜层的厚度可以为300纳米；之后，可以利用机械剥离或者湿法转移等方法将石墨烯转移到氧化硅层之上；之后，可以利用光刻曝光、电子束曝光或等离子体刻蚀等加工方法对石墨烯进行图案化，得到在预设位置的石墨烯，图案化的石墨烯可以为条带状；之后，可以利用光刻曝光、电子束曝光、电子束蒸发镀膜、溶脱剥离等方法在石墨烯两端加工得到铬金电极；之后，利用光刻曝光或电子束曝光在石墨烯条带上曝光出窗口，采用氢氟酸湿法腐蚀的方法去除石墨烯下的氧化硅层，这样石墨烯就悬空在金属电极之间。
在衬底100上可以形成有一个或多个片上微型热发射电子源，参考图3所示，衬底100上形成有三个顺序排列的片上微型热发射电子源，各个片上微型热发射电子源可以发射出电子，其中部分电子的发射方向为向上。
参考图4所示，衬底100上可以形成9个片上微型热发射电子源构成电子源阵列，多个电子源可以并联设置，则这些电子源可以共用电极对，由图可知，电极对1042/1043作为各个电子源的公共电极对。
参考图16所示，为本申请实施例中一种衬底的示意图，对应于各个电子源104，可以在衬底100上设置有电极引出线1006，电极引出线1006用于使个电子源104的电极对引出，从而利用电极引出线1006为各个电子源104的电极对施加电压。需要并联的各个电子源也可以通过电极引出线1006实现各个电子源104的并联。
作为另一种可能的实施方式，参考图5所示，也可以在衬底100上形成片上微型隧穿发射电子源，片上微型隧穿发射电子源具有发射电流大，发射电流密度大，工作电压低等优点。片上微型隧穿发射电子源可以包括：电子隧穿结1044和位于电子隧穿结两侧的电极对1042/1043，电子隧穿结1044和电极对1042/1043接触，在电极对1042/1043之间存在电压差时，电流通过电子隧穿结1044，使电子隧穿结1044发射出电子。例如可以为电极1043施加电压V0，电极1042接地。
其中，电极对1042/1043可以采用导电性良好的材料，例如可以是金属、掺杂的半导体、石墨烯、硫化钼、碳和碳纳米管中的至少一种。电子隧穿结1044可以为导体-绝缘体-导体，电子隧穿结1044可以在绝缘层中形成，这里的绝缘层可以为阻变材料制成，其中阻变材料是指最初是电学绝缘的材料，在对其施加电压进行软击穿，可以呈现阻变状态并具有电子发射能力，完成阻变材料的激活后，阻变材料由电学绝缘材料变成导电材料。
具体的，可以通过绝缘层两侧的电极对来对绝缘层进行软击穿，这样在该区域的绝缘层内形成有横穿整个间隙的绝缘层的导电细丝，使得该区域的绝缘层由绝缘态转变为导电态，然后利用电极对为其间隙中的绝缘层施加电压，使该区域中的导电细丝断裂，在导电细丝断裂的位置构成绝缘区域，而绝缘区域两侧的导电细丝可以作为两个导电区域。其中，导电细丝的形状可以是任意形状，例如可以是四边形，也可以是其他不规则的形状。
作为一示例，阻变材料可以选自下列材料中的一种或多种：氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧、氮化硅、氮化铝、碳化硅、金刚石和非晶碳。
参考图6所示，为本申请实施例中电子隧穿结的能带图，其中，电子隧穿结可以包括第一导电区域22、绝缘区域1和第二导电区域23，当在电极1043和电极1042上施加电压后，假设电极1043的电势低于电极1042的电势，则第一导电区域22的电势也低于第二导电区域23的电势，电子从电势低的第一导电区域22隧穿通过第一导电区域22和绝缘区域21界面的势垒，进入到绝缘区域21，并在绝缘区域21被电场加速获得能量，当所施加电压高于第二导电区域23的表面势垒时，电子穿过绝缘区域21后其能量就高于第二导电区域23的表面势垒，此时电子可以越过第二导电区域23的表面势垒发射到真空中，完成电子由固体内部到真空的发射过程。
因此，可以在衬底100上形成绝缘层和位于绝缘层两侧的电极对，控制电极对的电压使绝缘层中形成电子隧穿结。具体的，可以在衬底100上形成绝缘层，而后对绝缘层进行图案化，并在图案化后的绝缘层两侧形成电极对；也可以在衬底上形成电极对，并在电极对之间形成绝缘层；还可以在衬底上形成绝缘层，而后在绝缘层上形成电极对，这样在电极对的间隙的中可以形成电子隧穿结1044。
具体实施时，在衬底100为绝缘材料时，电极对1042/1043可以和衬底100接触。在衬底100为半导体材料或导体材料时，电极对1042/1043的其中一个电极可以与衬底100接触，从而将衬底100作为该电极的延伸，为衬底100施加电压，则可以为连接的该电极施加电压；当然，在衬底100为半导体材料或导体材料时，电极对1042/1043也可以不与衬底100接触。
本申请实施例中，形成绝缘层的方式可以是薄膜沉积工艺或者热氧化工艺。例如：当衬底1为硅衬底时，可以将硅衬底放入反应管中，将反应管加热到800～1000℃，使硅衬底表面生成一层氧化硅层，以氧化硅层作为绝缘层。对绝缘层刻蚀的步骤可以具体为：在绝缘层上旋涂电子束光刻胶，通过电子束曝光、显影定影、湿法刻蚀、去胶等工艺步骤。
形成驱动电极对1042/1043的方式可以是薄膜沉积工艺和溶脱剥离技术，为了使驱动电极对1042/1043的间隙中的绝缘层易于被软击穿，该间隙的宽度可以小于或者等于10微米，较小的间隙宽度有利于控制电子隧穿结1044中形成较小宽度的绝缘区域21，从而保证在施加大于导电区域表面势垒的电压后，能发生显著的电子隧穿和电子发射，且绝缘区域21不被电压击穿。
在形成电极对1042/1043和绝缘层后，可以为驱动电极对1042/1043施加电压，并逐渐增大电压值，同时监测电流大小，并设置限制电流在某一电流值，例如100μA，当电流突然陡峭增加时停止电压增加，此时间隙下方的绝缘层被软击穿并呈现阻变特性。如此，在该绝缘层区域内形成有横穿整个间隙下方的绝缘层的导电细丝，使得该绝缘层区域由绝缘态转变到导电态，然后又经历低阻态到高阻态的转变后，导电细丝断裂，在间隙下方的绝缘层区域内形成电子遂穿结1044，该电子遂穿结1044自电极1043到电极1042，依次包括连接的第一导电区域22、绝缘区域21和第二导电区域23。
本申请实施例例中，可以利用石墨烯作为电极对1042/1043，将氧化硅作为形成电子隧穿层1044的绝缘层。具体的，可以对硅衬底进行氧化，得到硅衬底上的氧化硅膜层，氧化硅膜层的厚度可以为300纳米；之后，可以利用机械剥离或湿法转移等方式将石墨烯转移到氧化硅层之上；之后，利用光刻曝光、电子束曝光或等离子体刻蚀等加工方法对石墨烯进行图案化，得到预设位置的石墨烯，图案化的石墨烯可以为条带状，条带状的石墨烯所在位置为电子源所在位置；之后，可以利用光刻曝光或氧等离子体刻蚀等方式在石墨烯中刻蚀得到狭缝，狭缝的宽度约为100纳米，这样，通过对两侧的石墨烯施加电压，可以使石墨烯狭缝中的氧化硅活化，形成位于狭缝位置的电子隧穿结1044。
在衬底100上可以形成一个或多个片上微型隧穿发射电子源，参考图7所示，衬底100上可以向有三个顺序排列的片上微型隧穿发射电子源，各个片上微型隧穿发射电子源可以发射出电子，其中部分电子的发射方向为向上。
参考图8所示，衬底100上可以形成有9个片上微型隧穿发射电子源构成电子源阵列，这些电子源可以并联在一起，则这些电子源可以共用电极对。
参考图16所示，为本申请实施例中一种衬底的示意图，对应于各个电子源104，可以在衬底100上设置有电极引出线1006，电极引出线1006用于使个电子源104的电极对引出，从而利用电极引出线1006为各个电子源104的电极对施加电压。电极引出线1006可以是导体结构，也可以是设置有导电层的绝缘结构。
因此，需要并联的各个电子源也可以通过电极引出线1006实现各个电子源104的并联。本申请实施例中，参考图8所示，还可以在条带状石墨烯的两侧利用光刻曝光、电子束曝光、电子束蒸发镀膜、溶脱剥离等方法形成电极引出线1006，多个石墨烯可以平行排列在电极引出线1006之间，石墨烯中形成的狭缝可以与电极引出线1006平行。这样可以控制多个电子发射体104同时工作，电子可以从该多个遂穿结内发射出去，从而形成了较大的整体发射电流，提高工作效率。
以上，示出了在衬底上形成了片上微型热发射电子源和片上微型隧穿发射电子源的形成方法，以及基于片上微型热发射电子源和片上微型隧穿发射电子源的电子源阵列的形成方法，事实上，在衬底100上的多个电子源104也可以具有不同的类型和结构，具体的，可以是上述各个类型的电子源104的自由组合，具体的形成方式可以参考片上微型热发射电子源和片上微型隧穿发射电子源的形成方法。
S103，在电子源104上方设置栅极层106，参考图9-图15，以及图17和图18所示。
具体的，栅极层106可以为导体电极，也可以为绝缘结构，当然绝缘结构的表面形成有导电层，以使栅极层106能够被施加电压，导电层可以完全覆盖绝缘结构的表面，也可以根据实际情况设计其形状。导体电极可以为金属电极，例如可以为铜电极，导体电极也可以是导电的非金属，例如石墨烯、硫化钼、碳和碳纳米管等，导体电极也可以是掺杂的半导体电极，例如可以为掺杂的硅等，导电层可以是与导体电极类似的材料。
栅极层106中形成有纵向贯穿栅极层的栅极通道1065，栅极通道1065正对电子源104，参考图9-图12所示，这样电子源104发射的电子可以通过栅极通道1065向上发射，栅极层106上可以施加偏压V1，通过改变施加到栅极层106的偏压V1可以调节对电子源104发射的电子的吸收或者排斥，从而调节穿过栅极通道1065的电子的数量。对应于一个电子源，栅极通道1065可以为一个，也可以为多个。
在电子源104为多个时，栅极层106也可以对应于多个电子源104设置，则栅极层106可以包括多个子栅极，参考图18所示，为本申请实施例中一种栅极层的示意图，每个子栅极对应一个电子源104设置，每个子栅极上可以设置有纵向贯穿子栅极的栅极通道1065，该栅极通道1065正对其对应的电子源104，这样电子源104发射的电子可以通过其上的栅极通道1065向上发射。
需要说明的是，栅极通道1065可以是任何可供电子穿过的形状，例如孔洞、线性狭缝、环形狭缝等，孔洞可以为圆形，也可以是其他形状，例如栅极层可以为金属网，则金属网中间的间隙可以作为栅极通道1065。栅极通道1065的通道尺寸可以根据实际情况而定，可以与电子源104所在区域的尺寸相等，也可以大于或小于电子源104所在区域的尺寸。
具体实施时，可以通过对栅极层106处理得到栅极层106中的栅极通道1065，具体的，可以对导体结构进行刻蚀得到其中的栅极通道1065，也可以对绝缘结构进行刻蚀，并在绝缘结构表面形成导电层，从而得到具有栅极通道1065的栅极层106。
栅极层106固定在电子源104的上方，然而栅极层106与电子源104不接触，因此可以在电子源104和栅极层106之间设置第一绝缘层105，将第一绝缘层105固定在电子源104上方，在栅极层106设置在第一绝缘层105上，以实现栅极层106的固定。其中，第一绝缘层105中形成有贯穿第一绝缘层的第一通道1055，第一通道1055正对栅极通道1065，这样电子源104发射的电子可以先通过第一通道1055，再通过栅极通道1065而发射。
具体的，第一绝缘层105可以为以下材料的至少一种：氧化硅、金刚石、玻璃、蓝宝石、石英、氮化硅、碳化硅、氮化铝、硅片、绝缘陶瓷、塑料、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧、金刚石和非晶碳等。
第一绝缘层105中的第一通道1055是任何可供电子穿过的形状，例如孔洞、线性狭缝、环形狭缝等，孔洞可以为圆形，也可以是其他形状。第一通道1055的尺寸可以根据实际情况而定，可以与电子源104所在区域的尺寸相等，也可以大于或小于电子源104所在区域的尺寸。第一绝缘层105中的第一通道1055的数量可以与栅极通道1065的数量一致，也可以少于栅极通道1065的数量，而与电子源104的数量一致。
在电子源104上设置第一绝缘层105和在第一绝缘层105上设置栅极层106的方式可以是通过阳极键合等键合方式，或者粘附剂粘合的粘合方式，第一绝缘层105也可以通过支撑部件设置在衬底100上，支撑部件可以包围衬底上的电子源104，形成的第一绝缘层105和衬底100之间，第一绝缘层105和栅极层106之间均具有较好的密封性，从而为后续形成真空环境做准备。
在栅极层106包括多个子栅极时，根据电子源104的设置位置，多个子栅极也可以形成阵列，则可以在第一绝缘层105也形成阵列排列的第一通道1055，参考图17所示，为本申请实施例中一种第一绝缘层的示意图，其中，第一绝缘层105上形成栅极引出线1056，栅极引出线1056可以用于在第一绝缘层105上设置栅极层106后，分别与多个子栅极连接，使各个子栅极引出，从而利用栅极引出线1056为各个子栅极施加电压，当然，部分子栅极可以连接同一控制电压，可以通过栅极引出线1056连接这些子栅极，从而实现这些子栅极的统一控制。栅极引出线可以仅设置于朝向栅极层106的一侧表面。具体的，栅极引出线1056可以是导体结构，也可以是设置有导电层的绝缘结构，可以利用光刻或镀膜的方式得到栅极引出线1056。
在本申请实施例中，栅极层106可以为多层，从而构成双栅或多栅结构，以增强后续形成的三极管的栅控能力，多层栅极层106可以在竖直方向上依次设置，为了分别对多个栅极层106进行控制，多个栅极层106中，每两个栅极层1061/1063之间可以形成有第四绝缘层1062，参考图13、图14和图15所示。多个栅极层中，每个栅极层也可以包括多个子栅极，参考上述子栅极的说明。
栅极层1061/1063和第四绝缘层1062之间的固定方式可以是阳极键合等键合方式，或者粘附剂粘合的粘合方式，固定之后的栅极层1061/1063和第四绝缘层1062之间具有较好的密封性。
S104，在栅极层106上设置阳极层108，参考图9-图15，以及图19、图20和图21所示。
具体的，阳极层108可以为导体电极，也可以为绝缘结构，当然，绝缘结构的表面形成有导电层，以使阳极层108能够被施加电压，导电层可以完全覆盖绝缘结构的表面，也可以根据实际情况设计其形状。导体电极可以为金属电极，例如可以为铜电极，导体电极也可以为导电的非金属，例如石墨烯、硫化钼等，导体电极也可以是掺杂的半导体电极，例如可以为掺杂的硅等。
阳极层108上可以施加偏压V2，通过改变施加到阳极层的偏压V2可以调节对阳极层108对电子的吸收或者排斥，从而调节穿过栅极通道1065后的电子被阳极层108吸收的数量。本申请实施例中，通过电子源104中的电极对1042/1043的电压差V0可以控制电子源104中发射的电子数量，通过栅极层106的电压V1可以控制电子通过栅极通道1065的数量，通过阳极层108的电压V2可以控制电子被阳极层108吸收的电子数量，即，通过控制电子源的电极对的电压V0、栅极层的电压V1和阳极层的电压V2，可以控制三极管中的电流大小。
在电子源104为多个时，栅极层106也可以对应于多个电子源104设置，相应的，阳极层108也可以包括多个子阳极，参考图20所示，为本申请实施例中一种阳极层的示意图，每个子阳极对应一个电子源104设置，正对子栅极中的栅极通道1065，这样电子源104发射的电子可以通过其上的栅极通道1065被上方的子阳极吸收，形成从电子源104到子阳极的电子运动，即形成从子阳极到电子源104的电流。
阳极层108设置在栅极层106上方，但是栅极层106和阳极层108不接触，因此可以在栅极层106和阳极层108之间设置第二绝缘层107，将第二绝缘层107固定在栅极层106上方，在第二绝缘层107上设置阳极层108，以实现阳极层108的固定。其中，第二绝缘层107中形成有贯穿第二绝缘层107的第二通道1075，第二通道1075正对栅极通道1065，这样电子源104发射的电子可以在通过栅极通道1065后，通过第二通道1075被阳极层108吸收。
具体的，第二绝缘层107可以为以下材料的至少一种：氧化硅、金刚石、玻璃、蓝宝石、石英、氮化硅、碳化硅、氮化铝、硅片、绝缘陶瓷、塑料、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧、金刚石和非晶碳等。第二绝缘层107的材料可以和第一绝缘层105的材料一致，也可以不一致。
第二绝缘层107中的第二通道1075是任何可供电子穿过的形状，例如孔洞、线性狭缝、环形狭缝等，孔洞可以为圆形，也可以是其他形状。第二通道1075的尺寸可以根据实际情况而定，可以与电子源104所在区域的尺寸相等，也可以大于或小于电子源104所在区域的尺寸。第二绝缘层107中的第二通道1075的数量可以与栅极通道1065的数量一致，也可以少于栅极通道1065的数量，而与电子源104的数量一致。
在栅极层106上设置第二绝缘层107以及在第二绝缘层107上设置阳极层108的方式可以是通过阳极键合等键合方式，或者粘附剂粘合的粘合方式，形成的栅极层108和第二绝缘层107之间，以及第二绝缘层107和阳极层108之间具有较好的密封性。
在栅极层106包括多个子栅极时，根据电子源104的设置位置，多个子阳极也可以形成阵列，则可以在第二绝缘层107也形成阵列排列的第二通道1075，参考图19所示，为本申请实施例中一种第二绝缘层的示意图，第二绝缘层107上形成阳极引出线1076，阳极引出线1076可以用于在第二绝缘层107上设置阳极层108时，分别与多个子阳极连接，使各个子阳极引出，从而利用阳极引出线1076为各个子阳极施加电压，当然，部分子阳极可以连接同一控制电压，可以通过阳极引出线1076连接这些子阳极，从而实现这些子阳极的统一控制。阳极引出线1076可以仅设置于朝向阳极层108的一侧表面。具体的，阳极引出线1076可以是导体结构，也可以是设置有导电层的绝缘结构，可以利用光刻或镀膜的方式得到阳极引出线1056。
至此，从下至上，衬底100、电子源104、第一绝缘层105、栅极层106、第二绝缘层108和阳极层108之间构成空腔，第一绝缘层105、栅极层106和第二绝缘层107中形成供电子通过的通道，构成片上三极管，参考图9、图10、图12、图13、图15、图21所示，图11所示为图10所示的片上电子源的三维分解图，图12为图10所述的片上三极管的三维整体结构示意图，图14所示为图13所示的片上电子源的三维分解图，图15为图13所述的片上三极管的三维整体结构示意图。为了减少电子在空腔中被空气阻挡的情况发生，可以令三极管内部为真空环境，具体的，可以在真空中进行衬底100、电子源104、第一绝缘层105、栅极层106、第二绝缘层107和阳极层108之间的键合或粘合，以使形成的空腔具有较低的气压，也可以在空腔中设置吸气剂，以使空腔的气压降低，保持空腔的真空度。
本申请实施例提供了一种片上三极管的制造方法，可以依次形成衬底上的电子源，电子源上方的栅极层，以及栅极层上方的阳极层，其中，栅极层中可以具有与电子源正对的栅极通道，栅极通道纵向贯穿栅极层，这样电子源产生的电子可以通过栅极通道发射到阳极层，控制栅极层的电压可以对通过栅极通道的电子的数量进行控制。由于片上三极管是在衬底上形成的，因此将三极管的尺寸限制在衬底的范围之内，缩小了三极管的尺寸，降低了功耗，提高了集成度，降低了成本。
以及以上实施例提供的片上三极管的制造方法，本申请实施例还提供了一种片上三极管，参考图9、图10、图12、图13、图15、图21所示，本申请实施例提供的片上三极管可以包括：
衬底上的电子源；
所述电子源上方的栅极层，所述栅极层中具有与所述电子源正对的栅极通道，所述栅极通道纵向贯穿所述栅极层；
所述栅极层上方的阳极层。
可选的，所述电子源和所述栅极层之间形成有第一绝缘层，所述第一绝缘层中形成有纵向贯穿所述第一绝缘层的第一通道，所述第一通道正对所述栅极通道；所述栅极层和所述阳极层之间有第二绝缘层，所述第二绝缘层中形成有贯穿所述第二绝缘层的第二通道，所述第二通道正对所述栅极通道。
可选的，所述第一通道、所述第二通道和所述栅极通道为圆形通孔。
可选的，所述衬底、所述第一绝缘层、所述栅极层、所述第二绝缘层和所述阳极层构成真空环境。
可选的，所述第一绝缘层和所述第二绝缘层包括以下材料的至少一种：氧化硅、金刚石、玻璃、蓝宝石、石英、氮化硅、碳化硅、氮化铝、硅片、绝缘陶瓷、塑料、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧和非晶碳。
可选的，所述电子源为多个，所述栅极层包括多个对应于所述电子源的子栅极，所述阳极层包括多个对应于所述电子源的子阳极。
可选的，所述衬底上形成有用于与各个所述电子源连接的电极引出线，所述第一绝缘层朝向所述栅极层的一侧表面上形成有用于与各个所述子栅极连接的栅极引出线，所述第二绝缘层朝向所述阳极层的一侧表面上形成有用于与各个所述子阳极连接的阳极引出线。
可选的，所述电子源包括以下电子源的至少一种：片上微型热发射电子源、片上微型隧穿发射电子源、Spindt电子源、负电子亲和势片上电子源、硅针尖场发射电子源、金属-绝缘体-金属MIM隧穿电子源、碳纳米管场发射电子源。
可选的，所述片上微型热发射电子源包括：热发射材料和位于所述热发射材料两侧且与所述热发射材料接触的电极对。
可选的，所述热发射材料包括以下至少一种：石墨烯、碳纳米管、碳纳米管薄膜、硫化钼、六硼化镧、六硼化钐、钨、钼、铱、锇、氧化钇、氧化钡、氧化铝、氧化钪以及氧化钙。
可选的，所述衬底上形成有第三绝缘层，所述第三绝缘层形成有沟槽，则所述热发射材料位于所述沟槽之上，所述电极对设置于所述热发射材料两侧的第三绝缘层上。
可选的，所述片上微型隧穿发射电子源包括：电子隧穿结和位于所述电子隧穿结两侧的电极对；所述电子隧穿结由阻变材料形成。
可选的，所述阻变材料包括以下至少一种：氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧、氮化硅、氮化铝、碳化硅、金刚石和非晶碳。
可选的，所述衬底为导体材料或绝缘材料，所述衬底为导体材料时，所述衬底与所述电子源中的电极之间形成有绝缘层。
可选的，所述栅极层为导体结构，或所述栅极层为绝缘结构，所述绝缘结构的表面形成有导电层；
所述阳极层为导体电极，或所述阳极层为绝缘结构，所述绝缘结构的表面形成有导电层。
可选的，所述导体结构或导电层的材料为下列材料中的一种或多种：金属、石墨烯、硫化钼、碳和碳纳米管。
可选的，所述栅极层为多个，多个所述栅极层在竖直方向上依次设置，多个所述栅极层之间形成有第四绝缘层。
本申请实施例提供了一种片上三极管，可以包括衬底上的电子源，电子源上方的栅极层，以及栅极层上方的阳极层，其中，栅极层中可以具有与电子源正对的栅极通道，栅极通道纵向贯穿栅极层，这样电子源产生的电子可以通过栅极通道发射到阳极层，控制栅极层的电压可以对通过栅极通道的电子的数量进行控制。由于片上三极管是在衬底上形成的，因此将三极管的尺寸限制在衬底的范围之内，缩小了三极管的尺寸，降低了功耗，提高了集成度，降低了成本。
基于以上实施例提供的一种片上三极管，本申请实施例还提供了一种集成电路，该集成电路中可以包括至少一个前述的片上三极管，这些片上三极管可以并联或者串联在电路中，实现不同的功能，例如可以实现逻辑运算的功能。
下面以集成电路中的逻辑与非门电路(以高电平为0，低电平为1)来进行举例说明，实际操作中，集成电路还可以根据实际情况进行设置。
参考图22所示，为本申请实施例提供的一种集成电路的示意图，其中，串联两个片上三极管可以形成与非门电路，其中A和B为两个输入端，输出电压Vin，C为输出端，输出电压Vout。其中，该电路可以包括第一三极管、第二三极管、第一电阻R和第二电阻R，第一三极管的源极(电子源)与电源连接，第一三极管的栅极作为第一输入端A，第一三极管的漏极(阳极)通过第一电阻R接地，第二三极管的源极连接第一三极管的漏极(阳极)，第二三极管的栅极作为第二输入端B，第二三极管的漏极(阳极)通过第二电阻R接地，第二三极管的漏极(阳极)作为输出端C。
当A为高电平0时，第一三极管处于截止状态，这种情况下，第二三极管不能够工作，如此无论B是高电平还是低电平1，输出C均为低电平0。当A为低电平1时，第一三极管处于导通状态，这种情况下，第二三极管正常工作，此时当B是高电平0时，第二三极管为截止状态，输出C为低电平还是低电平1，当B是低电平1时，第二三极管为导通状态，输出C为高电平0。
为此列下其真值表：
A B C
0 0 1
0 1 1
1 0 1
1 1 0
参考图23所示，为图22所示的集成电路的结构示意图，其中包括同一衬底上形成的两个片上三极管，这两个片上三极管的器件结构一致，相同部位利用同一标号表示，左侧为第一三极管，右侧为第二三极管，第一三极管的阳极与第二三极管的电子源通过连接线109连接。当然，这里的片上三极管还可以是其他结构，在此不做一一举例说明。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。片上三极管实施例可以参考片上三极管的制造方法实施例中的说明，集成电路实施例可以参考片上三极管实施例以及片上三极管的制造方法实施例中的说明。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (17)

1.一种片上三极管，其特征在于，包括：
衬底上的电子源；
所述电子源上方的栅极层，所述栅极层中具有与所述电子源正对的栅极通道，所述栅极通道纵向贯穿所述栅极层；
所述栅极层上方的阳极层。
2.根据权利要求1所述的三极管，其特征在于，所述电子源和所述栅极层之间形成有第一绝缘层，所述第一绝缘层中形成有纵向贯穿所述第一绝缘层的第一通道，所述第一通道正对所述栅极通道；所述栅极层和所述阳极层之间有第二绝缘层，所述第二绝缘层中形成有贯穿所述第二绝缘层的第二通道，所述第二通道正对所述栅极通道。
3.根据权利要求2所述的三极管，其特征在于，所述衬底、所述第一绝缘层、所述栅极层、所述第二绝缘层和所述阳极层构成真空环境。
4.根据权利要求2所述的三极管，其特征在于，所述电子源为多个，所述栅极层包括多个对应于所述电子源的子栅极，所述阳极层包括多个对应于所述电子源的子阳极。
5.根据权利要求4所述的三极管，其特征在于，所述衬底上形成有用于与各个所述电子源连接的电极引出线，所述第一绝缘层朝向所述栅极层的一侧表面上形成有用于与各个所述子栅极连接的栅极引出线，所述第二绝缘层朝向所述阳极层的一侧表面上形成有用于与各个所述子阳极连接的阳极引出线。
6.根据权利要求1-5任意一项所述的三极管，其特征在于，所述电子源包括以下电子源的至少一种：片上微型热发射电子源、片上微型隧穿发射电子源、Spindt电子源、负电子亲和势片上电子源、硅针尖场发射电子源、金属-绝缘体-金属MIM隧穿电子源、碳纳米管场发射电子源。
7.根据权利要求6所述的三极管，其特征在于，所述衬底上形成有第三绝缘层，所述第三绝缘层形成有沟槽，所述第三绝缘层上设置有热发射材料且所述热发射材料横跨所述沟槽，所述热发射材料两侧设置有与所述热发射材料接触的电极对。
8.根据权利要求7所述的三极管，其特征在于，所述热发射材料包括以下至少一种：石墨烯、碳纳米管、碳纳米管薄膜、硫化钼、六硼化镧、六硼化钐、钨、钼、铱、锇、氧化钇、氧化钡、氧化铝、氧化钪以及氧化钙。
9.根据权利要求6所述的三极管，其特征在于，所述片上微型隧穿发射电子源包括：电子隧穿结和位于所述电子隧穿结两侧的电极对；所述电子隧穿结由阻变材料形成。
10.根据权利要求9所述的三极管，其特征在于，所述阻变材料包括以下至少一种：氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化镁、氧化钇、氧化钪、氧化锗、氧化镧、氧化锶、氧化钙、氧化钡、氧化钛、钛酸锶、铝酸镧、氮化硅、氮化铝、碳化硅、金刚石和非晶碳。
11.根据权利要求1-5任意一项所述的三极管，其特征在于，所述栅极层为导体结构，或所述栅极层为绝缘结构，所述绝缘结构的表面形成有导电层；
所述阳极层为导体电极，或所述阳极层为绝缘结构，所述绝缘结构的表面形成有导电层。
12.根据权利要求1-5任意一项所述的三极管，其特征在于，所述栅极层为多个，多个所述栅极层在竖直方向上依次设置，多个所述栅极层之间形成有第四绝缘层。
13.一种集成电路，其特征在于，包括至少一个如权利要求1-12所述的片上三极管。
14.根据权利要求13所述的集成电路，其特征在于，所述片上三极管的数量为两个，包括第一三极管和第二三极管，所述集成电路还包括第一电阻和第二电阻；
所述第一三极管的源极与电源连接，所述第一三极管的栅极作为第一输入端，所述第一三极管的漏极通过所述第一电阻接地；
所述第二三极管的源极连接所述第一三极管的漏极，所述第二三极管的栅极作为第二输入端，所述第二三极管的漏极通过所述第二电阻接地；所述第二三极管的漏极作为输出端。
15.一种片上三极管的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成电子源；
在所述电子源上方设置栅极层，所述栅极层中具有与所述电子源正对的栅极通道，所述栅极通道纵向贯穿所述栅极层；
在所述栅极层上方设置阳极层。
16.根据权利要求15所述的方法，其特征在于，所述在所述电子源上方设置栅极层，包括：
在形成有所述电子源的衬底上设置第一绝缘层；
在所述第一绝缘层上设置栅极层；所述第一绝缘层中形成有纵向贯穿所述第一绝缘层的第一通道，所述第一通道正对所述栅极通道；
所述在所述栅极层上方设置阳极层，包括：
在所述栅极层上设置第二绝缘层；
在所述第二绝缘层上设置阳极层；所述第二绝缘层中形成有贯穿所述第二绝缘层的第二通道，所述第二通道正对所述栅极通道。
17.根据权利要求16所述的方法，其特征在于，所述第一衬底和第一绝缘层之间、所述第一绝缘层和所述栅极层之间、所述栅极层和所述第二绝缘层之间、所述第二绝缘层和所述阳极层之间，利用键合方式或粘合方式固定。
CN202010326347.0A 2020-04-23 2020-04-23 一种片上三极管及其制造方法、集成电路 Pending CN113555445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010326347.0A CN113555445A (zh) 2020-04-23 2020-04-23 一种片上三极管及其制造方法、集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010326347.0A CN113555445A (zh) 2020-04-23 2020-04-23 一种片上三极管及其制造方法、集成电路

Publications (1)

Publication Number Publication Date
CN113555445A true CN113555445A (zh) 2021-10-26

Family

ID=78101043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010326347.0A Pending CN113555445A (zh) 2020-04-23 2020-04-23 一种片上三极管及其制造方法、集成电路

Country Status (1)

Country Link
CN (1) CN113555445A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1181345A (en) * 1967-06-01 1970-02-11 Trw Inc Thin Film Active Elements
CN1417830A (zh) * 2001-11-07 2003-05-14 株式会社日立制作所 电极器件的制造方法
US6650061B1 (en) * 1999-07-29 2003-11-18 Sharp Kabushiki Kaisha Electron-source array and manufacturing method thereof as well as driving method for electron-source array
CN101097823A (zh) * 2006-06-30 2008-01-02 清华大学 微型场发射电子器件
TW200805428A (en) * 2006-07-07 2008-01-16 Hon Hai Prec Ind Co Ltd Field emission microelectronic device
KR20080093689A (ko) * 2007-04-18 2008-10-22 (주)제이디에이테크놀로지 진공 채널 트랜지스터
CN101636810A (zh) * 2006-12-29 2010-01-27 塞莱斯系统集成公司 高频冷阴极三极型场发射真空管及其制造过程
US20130214244A1 (en) * 2012-02-20 2013-08-22 Georgia Tech Research Corporation Carbon nanotube field emission devices and methods of making same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1181345A (en) * 1967-06-01 1970-02-11 Trw Inc Thin Film Active Elements
US6650061B1 (en) * 1999-07-29 2003-11-18 Sharp Kabushiki Kaisha Electron-source array and manufacturing method thereof as well as driving method for electron-source array
CN1417830A (zh) * 2001-11-07 2003-05-14 株式会社日立制作所 电极器件的制造方法
CN101097823A (zh) * 2006-06-30 2008-01-02 清华大学 微型场发射电子器件
TW200805428A (en) * 2006-07-07 2008-01-16 Hon Hai Prec Ind Co Ltd Field emission microelectronic device
CN101636810A (zh) * 2006-12-29 2010-01-27 塞莱斯系统集成公司 高频冷阴极三极型场发射真空管及其制造过程
KR20080093689A (ko) * 2007-04-18 2008-10-22 (주)제이디에이테크놀로지 진공 채널 트랜지스터
US20130214244A1 (en) * 2012-02-20 2013-08-22 Georgia Tech Research Corporation Carbon nanotube field emission devices and methods of making same

Similar Documents

Publication Publication Date Title
US7102157B2 (en) Nanotube-based vacuum devices
US5666019A (en) High-frequency field-emission device
US10804061B2 (en) Surface-tunneling micro electron source and array and realization method thereof
WO2009039338A1 (en) Dense array of field emitters using vertical ballasting structures
CA2345629A1 (en) Vacuum field-effect device and fabrication process therefor
US7176478B2 (en) Nanotube-based vacuum devices
JP2001068012A (ja) 電界放射型電子源およびその製造方法
CN113555445A (zh) 一种片上三极管及其制造方法、集成电路
US5628663A (en) Fabrication process for high-frequency field-emission device
JP2008078081A (ja) 電界放出電子源及びその製造方法
JPH0748346B2 (ja) 電界放出冷陰極素子
KR101165809B1 (ko) 횡형 전계 방출 소자
Pennisi et al. Dovetail tip: a new approach for low-threshold vacuum nanoelectronics
KR19990045142A (ko) 금속-절연체-금속 또는 금속-절연체-반도체전자 소스의구조 및 제조 방법
Li et al. A Cascade Electron Source Based on Series Horizontal Tunneling Junctions
RU181863U1 (ru) Автоэмиссионный пленочный диод
CN113140434A (zh) 一种片上微型电子源及制造方法、电子源系统、电子设备
JPWO2004079910A1 (ja) 電界放射型微小電子エミッタを用いた論理演算素子および論理演算回路
US11355301B2 (en) On-chip micro electron source and manufacturing method thereof
CN211719553U (zh) 一种片上微型电子源、电子源系统、电子设备
US11749487B2 (en) Silicon-based vacuum transistors and integrated circuits
CN113745075B (zh) 一种片上微型电子源及制造方法、电子源系统、电子设备
CN113555263B (zh) 一种片上微型的场助热发射电子源及制作方法
US6456014B1 (en) Field emission device
US6406926B1 (en) Method of forming a vacuum micro-electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination