JP3600126B2 - 電子源アレイ及び電子源アレイの駆動方法 - Google Patents
電子源アレイ及び電子源アレイの駆動方法 Download PDFInfo
- Publication number
- JP3600126B2 JP3600126B2 JP2000219621A JP2000219621A JP3600126B2 JP 3600126 B2 JP3600126 B2 JP 3600126B2 JP 2000219621 A JP2000219621 A JP 2000219621A JP 2000219621 A JP2000219621 A JP 2000219621A JP 3600126 B2 JP3600126 B2 JP 3600126B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- layer
- electron source
- pores
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
- H01J2201/30453—Carbon types
- H01J2201/30469—Carbon nanotubes (CNTs)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子源に関するものであって、特に、ディスプレイ、蛍光表示管、ランプ、電子銃等に用いられ、Ｘ−Ｙマトリクス駆動可能な電子源アレイ及びその製造方法並びに電子源アレイの駆動方法に関するものである。
【０００２】
【従来の技術】
近年、フィールドエミッションディスプレイ（ＦＥＤ）は自発光型フラットパネルディスプレイへの応用が期待され、電界放出型電子源の研究、開発が盛んに行われている。ＦＥＤに用いる電子源としては、図３５に示すようなＣ．Ａ．Ｓｐｉｎｄｔらのピラミッド型の金属電子源（ＵＳＰ３，６６５，２４１）が良く知られている。
【０００３】
上記電子源は、図３５に示すように、基板１１２上にカソード電極１１３、ゲート絶縁層１１４、ゲート電極層１１５が順次積層され、ゲート絶縁層１１４に設けられたカソード電極１１３への貫通孔１１４ａ内に、該カソード電極１１３と電気的に接続された円錐状の金属エミッタ（電子源）１１６が形成された構造となっている。
【０００４】
ところが、上記電子源では、電子源である円錐状の金属エミッタ１１６が高融点金属材料で形成されているものの、該電子源（金属エミッタ１１６）の先端径制御、均一性制御、更には信頼性の点で大きな問題があった。
【０００５】
また、１９９１年、飯島らによりカーボンナノチューブが発見された（Ｎａｔｕｒｅ、３５４、５６、１９９１）。このカーボンナノチューブは、円筒状に巻いたグラファイト層が入れ子状になったもので、その先端径が約１０ｎｍ程度であり、耐酸化性、耐イオン衝撃性が強い点で電子源としては、常に優れた特徴を有する材料と考えられている。
【０００６】
実際、カーボンナノチューブからの電界放出実験が、１９９５年にＲ．Ｅ．Ｓｍａｌｌｅｙら（Ｓｃｉｅｎｃｅ、２６９、１５５０、１９９５）とＷ．Ａ．ｄｅ Ｈｅｅｒら（Ｓｃｉｅｎｃｅ、２７０、１１７９、１９９５）の研究グループから報告されている。このような電界放出実験においては、金属電極上にカーボンナノチューブをキャスト膜として配置し、引き出し電極として金属板のメッシュを用い、対向電極であるアノードに電子を集めている。
【０００７】
このようなカーボンナノチューブを用いた電子源としては、例えば、特開平１１−１６２３８３号公報に開示されているように、ペースト状のカーボンナノチューブを印刷法により基板上に形成し、平面ディスプレイを製造する技術が開示されている。
【０００８】
上記電子源は、図３６に示すように、基板１１２上に金属電極としてのカソード電極１１３が形成され、このカソード電極１１３上にコンタクトホール１２０を有する絶縁層１２１が形成され、該絶縁層１２１上には、上記コンタクトホール１２０を避けてリブ１２２がライン状に形成され、このリブ１２２上にゲート電極層１１５が形成され、さらに、上記絶縁層１２１のコンタクトホール１２０の形成された領域上にカーボンナノチューブ膜１２３がペースト膜として形成されると共に、上記ゲート電極層１１５に対向するアノード電極１２４が空間を介して配置された構造となっている。
【０００９】
一方、特開平１０−１２１２４号公報には、図３７に示すように、ガラスからなる基板１１２上に、アルミニウム層１１７を介し、アルミナ層１１８を有する構造となっており、アルミナ層１１８には、アルミニウム層１１７まで到達する細孔が設けられている電子源が開示されている。前記アルミナ層１１８に形成された各々の細孔には、金属触媒起点として成長したカーボンナノチューブ１１９が存在し、該カーボンナノチューブ１１９にはアルミニウム層１１７を通じて電力が供給され、電子源として機能する。
【００１０】
したがって、従来より、電子源において、金属の細孔中にカーボンナノチューブを選択的に成長させ、カーボンナノチューブを規則正しく配列することで電流強度の時間的安定性を改良することが知られている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のカーボンナノチューブを用いた電子源は、特開平１１−１６２３８３号公報（図３６）のように、金属電極であるカソード電極１１３上に平面状にペースト膜を形成しただけでは、ペースト膜面内に多数存在する電子放出点を制御することは不可能であり、電子はペースト膜上からランダムに放出される。このため、ディスプレイを構成する各画素間での均一性を確保することが困難となり、デバイス化において大きな障害となっている。
【００１２】
また、特開平１０─１２１２４号公報（図３７）のように、金属の細孔中にカーボンナノチューブを選択的に成長させることで電子放出部の分割は可能となるが、その為に陽極酸化膜及び酸化前駆体である金属を支持基板まで除去することで、電子源を分離しなければならず、ディスプレイに必要なＸ−Ｙマトリクス駆動が困難であった。また、このプロセス温度も１０００℃に達するため、未酸化部分の金属、特にアルミニウムなどの融点の低い金属が残存していると、この工程は適用できなかった。
【００１３】
本発明は、かかる問題点を解決するためになされたものであり、ディスプレイを実現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可能な電子源アレイを得ることを目的とし、更にプロセス上も、実用に耐え得る構造を提供すると共に、電子源アレイの駆動方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本願発明の第１の電子源アレイは、上記目的を達成するために、絶縁性基板上にライン状に配置されたカソード電極と、絶縁性膜を挟んで対向配置されたゲート電極とを具備する電子源アレイであって、前記カソード電極と前記ゲート電極の交差部分に、絶縁性膜中に貫通して形成された細孔を具備し、該細孔中に導電性材料または半導体材料が充填され、かつ該材料が前記カソード電極と電気的に接続されており、前記ゲート電極とは空間を隔てて形成されていることを特徴とする。
【００１５】
このように、カソード電極に直交するようにゲート電極を配設することにより、ディスプレイを実現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可能な構造とすることができる。
【００１６】
好ましくは、電子放出部を形成する前記細孔を有する絶縁性膜が島状に配置されていることを特徴とする。すなわち、電子放出部を形成する細孔を有する絶縁性膜を島状に分割配置し、一つ当たりの面積を小さくすることにより、プロセス中などで生じる、基板、カソード電極、ゲート電極からの熱歪を緩和することができる。
【００１７】
この場合、Ｘ−Ｙマトリクス駆動が可能な構造では、前記カソード電極と前記ゲート電極の交差する領域を単位要素として分割配置しても構わないし、交差領域内を複数の島状に分割配置しても構わない。また、セグメント駆動を行なう場合は、カソード電極とゲート電極の交差する領域内で、電子放出部を形成する前記細孔を有する絶縁性膜を複数分割配置することにより、電子放出領域の大きさに制限されずに電子源アレイを形成できる。これらの分割するサイズは、基板の大きさ、構成材、プロセス温度等を考慮して適宜選択すればよい。
【００１８】
また、前記ゲート電極が、電子放出材料が充填された絶縁性膜内の少なくとも１つの細孔を取り囲むように形成することを特徴とし、この構成により、電子放出部とゲート電極の距離を近接化し、低電圧で動作可能な電子源アレイとすることができる。さらに、前記ゲート電極が細孔を取り囲むように形成されている第１のゲート電極層と、細孔が形成されていない領域に形成されている第２のゲート電極層により構成することにより、特に電子放出材料が充填された細孔の１つ１つを取り囲む形でゲート電極を配設する構造において、ゲート電極膜厚を厚くすることが出来ないことにより生じる、膜厚抵抗増加による電圧降下や、信号遅延の問題を別途電源供給ラインを設けることで解決できる。
【００１９】
また、前記絶縁性膜とゲート電極との間であって、電子放出部となる導電性材料あるいは半導体材料が充填された細孔が形成されていない領域の絶縁性膜上にゲート絶縁層が設けられていることを特徴とする。このように構成することにより、電子放出部を形成する際に、所望の位置の細孔内にのみ電子放出材料を充填する工程で、不要部分に電子放出材料が充填されることを防ぐ事ができる。
【００２０】
また、絶縁性基板上に形成されている前記カソード電極と細孔を有する前記絶縁性膜に充填された前記電子放出部との間に、カソード電極表面からバラスト抵抗層、導電層の順で構成されており、前記導電層がカーボンナノチューブの形成において触媒作用を有する材料、あるいはそれらを主成分とする混合物で構成されていることを特徴とする。好ましくは、前記導電層が鉄、ニッケル、コバルト等の鉄族金属、白金、パラジウム、ルテニウム、ロジウム等の白金族金属、イットリウム、ランタン、セリウム等の希土類金属のうちいずれかの金属で構成されている金属層、あるいはこれらの金属を主成分とする合金層で構成されていることを特徴とする。
【００２１】
細孔中に充填する材料がカーボンナノチューブである場合、導電層を鉄等の触媒作用を有する遷移金属等で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることが可能となり、具体的に、触媒作用を有する材料として、上記材料を用いることができる。
【００２２】
たとえば、特開平１０−１２１２４号公報に記載のような、細孔貫通後に触媒材料を充填し、カーボンナノチューブを成長させる方法ではなく、本願のように、下地電極層にあらかじめ触媒材料を混入することにより、細孔形成後の触媒材料の充填を省くことが可能となる。この引例との差異は、プロセス上は初期に触媒材を設けておくか、後から触媒を入れるかの差となるが、本願による電子源アレイでは、成膜、パターニングという一般的な手法で形成可能なため、歩留まりの面で有利である。また、特開平１０−１２１２４号公報記載のアルミニウム単層での電子源形成では、アルミニウムのパターニングが電子源の形成領域を決めるが、本願のように細孔を形成するアルミニウム層と陽極酸化用の電極層を分離形成することにより、任意の領域に電子源アレイが形成できる。
【００２３】
また、基板表面に形成されている前記カソード電極と細孔を有する前記絶縁性膜に充填された前記電子放出部との間に、カソード電極表面からバラスト抵抗層、導電層の順で構成されており、前記導電層がメッキ法においてシード層として機能する材料により構成されていることを特徴とする。好ましくは、前記導電層が、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属層もしくはニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属を主成分とする合金材料のうち、選択された少なくとも１つの材料により構成されていることを特徴とする。
【００２４】
また、細孔中に充填される材料は、カーボンナノチューブ、若しくは、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属、若しくはボロンナイトライド、シリコン等の半導体材料等より、適宜選択して用いることが可能である。細孔中に充填する材料がカーボンナノチューブである場合、カソード電極層を鉄等の触媒作用を有する遷移金属等で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることができる。
【００２５】
さらに、前記バラスト抵抗層に、陽極酸化用溶剤に対して耐性のあるシリコン、炭化シリコン等の材料を使用することで、前記カソード電極を保護し、更には前記前駆体を完全に絶縁性膜に変換し、細孔を貫通させるためのストッパー層として用いることが出来る。
【００２６】
また、電子源アレイでの放出電子の制御方法において、アノード電極に印加する電圧をＶA 、ゲート電極に印加する電圧をＶG 、電子放出部から前記アノード電極までの距離をｄA 、前記電子放出部から前記ゲート電極までの距離をｄG としたときに、前記電子放出部より放出された電子をＶA ／ｄA ＞ＶG ／ｄG の領域で制御することを特徴とする。これはすなわち、電子放出現象を支配する要因がアノード電圧であることを意味している。
【００２７】
本発明における電子源アレイの構成では、金属により形成されている円錐状のＳｐｉｎｄｔ型金属電子源とは異なり、エミッタは平面状に配置されている。このため本発明での構成でゲート電圧により電子を引き出す場合、ゲート電極とエミッタ表面との距離に電界強度は大きく依存し、エミッタ表面で均一な電界を与えることが出来ない。
【００２８】
これに対して、アノード電圧で引き出す場合、一般的なディスプレイではエミッタが形成されている基板とアノード電極が形成されている基板は、平行平板構成で対向配置されているので、アノード電極が作る等電位面は、エミッタ面では基板に平行になり、ゲート電極が電子放出領域の外周を取り囲むように形成されている場合でも、エミッタ表面で均一な電界を得ることが出来る。
【００２９】
更には、ゲート電極を電子放出領域の上部にメッシュ状に配置した場合でも、エミッタ表面からアノード電極に向かう電気力線は、ゲート電極に直接入ることが無いでの、ゲート電極に吸収される電子を低減でき、放出電子効率を改善できる。
【００３０】
このような駆動が可能であるのは、カーボンナノチューブ、ダイヤモンド、カーボンファイバー等の炭素系材料であり、本発明においては、このような材料を電子放出材料として用いることでより特性の優れた電子源アレイを作製することが出来る。
【００３１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について説明すれば、以下の通りである。
【００３２】
なお、本実施の形態では、本発明の電子源アレイをＸ−Ｙマトリクス駆動が可能なディスプレイ用電子源アレイに適用した構造を説明する。本発明の斜視図を図１（ａ）に示し、図１（ａ）に記載の線分ｘ−ｙでの断面図を図１（ｂ）に示す。
【００３３】
電子放出領域は、直交するカソード電極配線２とゲート電極配線７の交わる部分に形成されており、Ｘ−Ｙマトリクス駆動できるように配置された電子放出部８を有している。また、この電子放出部８は、各々がカソード電極配線２とゲート電極配線７のクロス部分に、独立に配設された絶縁性膜４中の細孔５内に電子放出材料を充填することにより形成された複数のエミッタ６で構成されている。
【００３４】
電子源に電子を供給するカソード電極配線２は、基板１よりカソード電極層２ａ、バラスト抵抗層２ｂ、電子放出部８と接触する導電層２ｃより構成される。
【００３５】
前記エミッタ６がカーボンナノチューブにより構成される場合、前記導電層２ｃは、カーボンナノチューブの形成において触媒作用を有する材料、あるいはそれらを主成分とする混合物で構成されることが好ましく、鉄、ニッケル、コバルト等の鉄族金属、白金、パラジウム、ルテニウム、ロジウム等の白金族金属、イットリウム、ランタン、セリウム等の希土類金属のうちいずれかの金属で構成されている金属層、あるいはこれらの金属を主成分とする合金層等から適宜選択して用いられ、触媒効果によるプロセス温度の低温化、選択成長などの効果を発する。
【００３６】
また、前記エミッタ６がメッキ法で形成される金属である場合、前記導電層２ｃはメッキ材の成長を促進するシード層の役割を果たすよう、電子放出材料に合わせて、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属層もしくはニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属を主成分とする合金材料等により適宜選択して用いられる。
【００３７】
細孔５を有する絶縁性膜４上部には、電子引き出し電極であるゲート電極配線７が形成されており、電子源として機能する。ゲート電極配線７においては、その作製法により膜厚が限定される場合があり、膜厚が薄い場合はゲート配線抵抗が大きくなり、消費電力増大、抵抗のための電圧降下による電子放出位置での印加電圧のバラツキ、信号遅延などを生じる。それらを回避するため、ゲート配線抵抗を低減する目的で、第１のゲート電極層７ａの他に、ゲート補助配線として、該第１のゲート電極層７ａに平行して第２のゲート電極層７ｂを設けることが好ましい。
【００３８】
次に、電子放出部８を形成するための細孔５を有する絶縁性膜４について、本発明の特徴を説明する。この細孔５を有する絶縁性膜４は、基板１上に形成された該絶縁性膜４の前駆体４ａである金属膜を陽極酸化処理することにより得られるのが、代表的作製方法である。細孔５の直径は酸化条件にもよるが、１０〜１００ｎｍ程度で均一性良く形成が可能であるため、現在半導体デバイスプロセスで用いられている高精度なパターン形成技術を用いずに、より簡単に微細な構造を形成することが出来る。
【００３９】
更に、本発明では、細孔５を有する絶縁性膜４の前駆体４ａである金属膜とは別にカソード電極配線２を電極として陽極酸化を行う。この方法により、前駆体４ａである金属膜を完全に酸化できる。特に、カーボンナノチューブを熱ＣＶＤ等を使用して細孔５中に充填する場合、処理温度は１０００℃以上にもなるため、陽極酸化材料として一般的に用いられているアルミニウムは処理温度が融点以上となり、未酸化部分がある場合使用できない。
【００４０】
また、細孔中に充填される材料は、カーボンナノチューブ、若しくは、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属、若しくはボロンナイトライド、シリコン等の半導体材料等より、適宜選択して用いることが可能である。細孔５中に充填する材料がカーボンナノチューブである場合、カソード電極層を鉄等の触媒作用を有する遷移金属等で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることができる。
【００４１】
また、前駆体４ａの金属膜が基板上に小面積で分割、パターン形成されているため、前述の熱ＣＶＤを用いる高温プロセスであっても、基板や配線間に生じる熱膨張による歪を低減でき、広範囲の温度に対応することが可能となる。このようにして、本発明では現在主流となっているＳｐｉｎｄｔ型金属電子源に比べ、高精度なパターン技術を用いること無く均一な微細電子源を形成し、その密度を２桁以上高めることにより電子放出特性の安定性、再現性を向上させた。
【００４２】
上記電子源アレイの製造方法の概略を図２及び図３を用いて説明する。本例では電子放出材料として、電子放出特性に優れるカーボンナノチューブを使用している。
【００４３】
まず、表面が絶縁性である基板１上にカソード電極層２ａ、バラスト抵抗層２ｂ、導電層２ｃとして鉄合金層を積層形成し、ライン状にパターニングする（図２）。
【００４４】
以下、図２に示す線分ｘ−ｙでの断面図である図３を用いて説明する。図２に示す積層工程の後、ゲート絶縁層３を形成し、電子放出部８となるカソード電極配線２上のゲート絶縁層３を除去する（図３（ａ））。除去した部分にスパッタあるいは電子ビーム蒸着法により前駆体４ａとしてのアルミニウムを埋め込む（図３（ｂ））。絶縁層上に堆積したアルミニウムはＣＭＰあるいはリフトオフ法により取り除く。これにより陽極酸化前の前駆体４ａの形成は終了する。
【００４５】
この後、硫酸溶液中で陽極酸化を行い、前駆体４ａであるアルミニウムを酸化すると共に、アルミナ中に細孔５を形成する。このとき酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。そこで細孔５のバリア層を除去するため、酸化等とは逆方向に電圧を印加し、バリア層のみを除去する（図３（ｃ））。
【００４６】
前記導電層２ｃが白金等のように陽極酸化溶液に耐性がある材料を使用することで、前記カソード電極２ａを保護し、更には前記前駆体４ａを完全に絶縁性膜に変換し、細孔５を導電層２ｃまで貫通させるためのストッパー層として用いることが出来る。これに対して、前記導電層２ｃが鉄等のように陽極酸化溶液に活性である材料を使用するときは、バリア層をドライエッチング法等により除去することが望ましい。この場合、前記導電層２ｃは、ドライエッチング用のストッパー層として用いることができる。
【００４７】
細孔５形成後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるエチレンと水素を流し、細孔５中にカーボンナノチューブを形成するが、カーボンナノチューブ先端がアルミナ表面より僅かに低い位置で、成長を終了する（図３（ｄ））。これはこの後形成する第１のゲート電極層７ａとカーボンナノチューブが接触しないようにするためである。この後、第１のゲート電極層７ａを斜め蒸着法により、各細孔５を取り囲むように形成し（図３（ｅ））、更に抵抗低減用の第２のゲート電極層７ｂを形成、パターニングし、電子源アレイの作製は終了する（図３（ｆ））。また、カーボンナノチューブ先端をアルミナ表面より高い位置まで成長させても、酸素によるプラズマエッチングにより、選択的に突出したカーボンナノチューブのみ除去することは可能である。
【００４８】
以下に、本実施の形態で説明した電子源アレイの構造および製造方法についての実施例を示す。
【００４９】
（実施例１）
本発明に係る第１の実施例を、工程図として図４〜６を用いて、具体的に説明する。まず、図４（ａ）、（ｂ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層を順次積層形成した。この時の各配線幅は１００μｍ、ピッチは２００μｍとし、５ライン形成した（図４（ｂ）は図４（ａ）での線分ｘ−ｙでの断面図）。
【００５０】
次に、図５（ａ）、（ｂ）に示すように、ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子放出部８となる部分のＳｉＯ2 を、レジストマスクを用いてＲＩＥにより除去した（図５（ｂ）は図５（ａ）での線分ｘ−ｙでの断面図）。この時、ゲート絶縁層３に形成した窓の大きさは５０μｍ角であり、窓の数を５×５の合計２５個とした。窓のピッチはカソード電極配線２と同様に２００μｍである。
【００５１】
次に、図５（ａ）での線分ｘ−ｙでの断面図である図６を用いて、製造方法を説明する。除去した部分にスパッタリング法で前駆体４ａとなるアルミニウムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上に堆積したアルミニウムを除去すると共に、アルミニウムの埋め込みを行った（図６（ａ））。この後、シュウ酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。このとき酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。
【００５２】
そこで、細孔５中のバリア層を除去するため、ドライエッチング法を用いて、バリア層のみ除去する（図６（ｂ））。形成した細孔５は、直径６０ｎｍ、ピッチ１００ｎｍであった。細孔５形成後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるエチレンと水素ガスを流しながら、細孔５中にエミッタ６となるカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面より僅かに低い位置（約６０ｎｍ程度）で、成長を終了した（図６（ｃ））。
【００５３】
この後、第１のゲート電極層７ａとなるモリブデンを斜め蒸着法により基板面に対して３０度の角度で２０ｎｍ堆積し、各細孔５を取り囲むように形成した（図６（ｄ））。更に抵抗低減用の第２のゲート電極層７ｂとしてアルミニウム層を１μｍ形成、パターニングし、電子源アレイの作製は終了する（図６（ｅ））。
【００５４】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加レ、ゲート電圧を−２〜４Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で５μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００５５】
（実施例２）
本発明に係る第２の実施例を、工程図として図７〜９を用いて、具体的に説明する。まず、図７（ａ）、（ｂ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層を順次積層形成した。この時の各配線幅は１００μｍ、ピッチは２００μｍとし、５ライン形成した（図７（ｂ）は図７（ａ）での線分ｘ−ｙでの断面図）。
【００５６】
次に、図８（ａ）、（ｂ）に示すように、ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子放出部８となる部分のＳｉＯ2 を、レジストマスクを用いてＲＩＥにより除去した（図８（ｂ）は図８（ａ）での線分ｘ−ｙでの断面図）。ここまでは、第１の実施例と同様であるが、ゲート絶縁層３に形成した窓は３μｍの円形とした。個数、ピッチはそれぞれ、５×５の合計２５個、２００μｍピッチであり前記第１の実施例と同様である。
【００５７】
以下、図８（ａ）での線分ｘ−ｙでの断面図である図９を用いて、製造方法を説明する。除去した部分にスパッタリング法で前駆体４ａであるアルミニウムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上に堆積したアルミニウムを除去すると共に、アルミニウムの埋め込みを行った（図９（ａ））。この後、シュウ酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成した後、第１の実施例と同様にバリア層を除去し、細孔５を貫通させた（図９（ｂ））。細孔５形成後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるエチレンと水素ガスを流しながら、細孔５中にカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面に達したところで成長を終了した（図９（ｃ））。
【００５８】
この後、第２のゲート絶縁層９となるＳｉＯ2 膜を３μｍ、ゲート電極配線７となるモリブデン膜を０．５μｍ堆積した（図９（ｄ））。ゲート電極配線７上にレジストでアルミナ部分より大きい４μｍの円形パターンを形成し、モリブデン膜はＲＩＥで、ＳｉＯ2 膜は弗酸で取り除き、カーボンナノチューブを露出させた。引き続き弗酸でアルミナの一部も除去し、電子源としてのエミッタ６となるカーボンナノチューブを１μｍ程度露出させ、電子源作製を終了した（図９（ｅ））。
【００５９】
ＣＶＤを用いてカーボンナノチューブを触媒金属上に配向、形成する技術がＳｈｏｕｓｈａｎＦａｎ等により報告されているが（Ｓｃｉｅｎｃｅ，２８３，５１２，１９９９）、この場合はカーボンナノチューブ端が基板に接しているだけなので、付着強度が著しく弱い。カーボンナノチューブは、その径は細いが長さは数ミクロン程度あり、かつ導電性であるので、工程中で基板より剥離すると、ダストとなり工程を汚染する。また、製品中においても剥離すれば電極間をショートさせる可能性があり、実用的ではない。特開平１０−１２１２４号公報や本発明のように、カーボンナノチューブを微小な細孔中に形成することで、その接触面はチューブ端のみならず、側面も固定されているので基板への付着強度は大きく、プロセス工程中で剥離することは無く、歩溜まりを改善することができる。
【００６０】
上述のようにして、作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で３μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００６１】
（実施例３）
本発明に係る第３の実施例では、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図４〜６を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第１の実施例と同様である。
【００６２】
図４（ａ）、（ｂ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの白金膜を順次形成した。以降、エミッタ材を細孔５に充填するまでは、第１の実施例と同じであるが、本実施例においては、陽極酸化溶液として硫酸を用いており、細孔中のバリア層を除去するため、酸化時とは逆方向に電圧を印加し、バリア層のみ除去した。細孔５形成後は、カーボンナノチューブを形成するのではなく、浴槽中で白金を細孔５中に電界を加えながら析出させた。白金の先端がアルミナ表面より僅かに低い位置（約３０ｎｍ程度）で、成長を終了した（図６（ｃ））。この後のゲート電極配線７の形成、パターニングも第１の実施例と同様の工程を経て、電子源アレイの作製は終了する。
【００６３】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電極として５ｋＶ印加し、ゲート電圧を０〜１０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００６４】
（実施例４）
本発明に係る第４の実施例でも、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図７〜９を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第２の実施例と同様である。
【００６５】
図７（ａ）、（ｂ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの白金膜を順次形成した。以降、エミッタ材を細孔５に充填するまでは、概ね第２の実施例と同じであるが、本実施例においては、陽極酸化溶液として硫酸を用いており、細孔中のバリア層を除去するため、酸化時とは逆方向に電圧を印加し、バリア層のみ除去した。細孔５形成後は、浴槽中で白金を細孔５中に電界を加えながら析出させた。白金の先端がアルミナ表面に達したところで成長を終了した（図９（ｃ））。この後の第２のゲート絶縁層９、ゲート電極配線７形成、パターニングも第２の実施例と同様の工程を経て、電子源アレイの作製は終了する。
【００６６】
以上、作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜１００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００６７】
（実施例５）
本発明に係る第５の実施例を、工程図として図１０〜１６を用いて、具体的に説明する。まず、図１０（ａ）、（ｂ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層、前駆体４ａである３μｍのアルミニウムを順次積層形成した（図１０（ｂ）は叉１０（ａ）での線分ｘ−ｙでの断面図）。
【００６８】
次に、図１１（ａ）、（ｂ）に示すように、硫酸溶液中で陽極酸化を行い、前駆体４ａであるアルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成した後、第１の実施例と同様にバリア層を除去し、細孔５を貫通させた（図１１（ｂ）は図１１（ａ）での線分ｘ−ｙでの断面図）。この後、図１２（ａ）、（ｂ）に示すように、ライン状のレジストパターンを形成し、絶縁性膜４であるアルミナ、導電層２ｃである鉄及びニッケルを主成分とする合金層、バラスト抵抗層２ｂであるアモルファスシリコン膜、カソード電極層２ａであるモリブデン膜を順次エッチングし、ライン状に加工した（図１２（ｂ）は図１２（ａ）での線分ｘ−ｙでの断面図）。このときのライン幅は１００μｍ、ピッチ２００μｍで５本形成した。
【００６９】
次に、図１３（ａ）、（ｂ）に示すように、表面にゲート絶縁層３となるＳｉＯ2 を０．５μｍ堆積する。この層は余分な細孔中に電子放出材料を充填しないためのマスク層としても機能する。堆積したＳｉＯ2 膜に電子放出材料を充填する部分のみ１０μｍピッチで、３μｍ径の円形の窓を１画素につき９個レジストで形成した（図１３（ｂ）は図１３（ａ）での線分ｘ−ｙでの断面図）。電子放出部の窓明け終了後は、図１４（ａ）、（ｂ）に示すように、プラズマＣＶＤ中でカーボンナノチューブの原料となるメタンガスと水素ガスを流しながら、細孔５中にカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面に達したところで成長を終了した（図１４（ｂ）は図１４（ａ）での線分ｘ−ｙでの断面図）。
【００７０】
この後、図１５（ａ）、（ｂ）に示すように、ゲート電極配線７となるモリブデンを０．５μｍ堆積し、更に電子放出材料を充填した電子放出部８のみ露出したレジストマスクを形成し、モリブデン層をエッチングしてエミッタ６を露出させた。引き続き弗酸でアルミナの一部も除去し、エミッタ６となるカーボンナノチューブを１μｍ程度露出させ、電子源作製を終了した（図１５（ｂ）は図１５（ａ）での線分ｘ−ｙでの断面図）。図１６には、電子放出部８の拡大断面図を示す。作製した電子源アレイは、図１５（ａ）を１画素とし、１画素中に９個の電子放出部を有する構成になっており、作製した画素数は、ピッチが２００μｍで５×５の計２５個である。
【００７１】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１０μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００７２】
（実施例６）
本発明に係る第６の実施例でも、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図１０〜１６を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第５の実施例と同様である。
【００７３】
図１０（ａ）、（ｂ）に示すように、カソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの銅膜、前駆体４ａである３μｍのアルミニウムを順次積層形成した（図１０（ｂ）は図１０（ａ）での線分ｘ−ｙでの断面図）。
【００７４】
以下の工程において、エミッタ材を細孔５に充填するまでは、第５の実施例と同じである。図１４（ａ）、（ｂ）に示すように、細孔５形成後は、浴槽中で銅を細孔５中に電界を加えながら析出させた。銅の先端がアルミナ表面に達したところで、成長を終了した（図１４（ｂ）は図１４（ａ）での線分ｘ−ｙでの断面図）。この後のゲート電極配線７の形成、パターニングも第５の実施例と同様の工程を経て、電子源アレイの作製は終了する。
【００７５】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜１００ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で６μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００７６】
（実施例７）
本発明に係る第７の実施例を、工程図として図１７〜２３を用いて、具体的に説明する。まず、図１７（ａ）、（ｂ）に示すように、シリカ−アルミナ基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層、前駆体４ａである３μｍのアルミニウムを順次積層形成した（図１７（ｂ）は図１７（ａ）での線分ｘ−ｙでの断面図）。
【００７７】
次に、図１８（ａ）、（ｂ）に示すように、硫酸溶液中で陽極酸化を行い、前駆体４ａであるアルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成した後、第１の実施例と同様にバリア層を除去し、細孔５を貫通させた（図１８（ｂ）は図１８（ａ）での線分ｘ−ｙでの断面図）。
【００７８】
この後、図１９（ａ）、（ｂ）に示すように、ライン状のレジストパターンを形成し、絶縁性膜４であるアルミナ、導電層２ｃである鉄及びニッケルを主成分とする合金層、バラスト抵抗層２ｂであるアモルファスシリコン膜、カソード電極層２ａであるモリブデン膜を順次エッチングしライン状に加工した（図１９（ｂ）は図１９（ａ）での線分ｘ−ｙでの断面図）。このときのライン幅は１００μｍ、ピッチが２００μｍで５本形成した。
【００７９】
図２０（ａ）、（ｂ）に示すように、表面にゲート絶縁層３となるＳｉＯ2 を０．１μｍ堆積する。この層は余分な細孔中に電子放出材料を充填しないためのマスク層としても機能する。堆積したＳｉＯ2 に電子放出材料を充填する部分のみ１０μｍピッチで、１０μｍ径の円形の窓を１画素につき９個レジストで形成した（図２０（ｂ）は図２０（ａ）での線分ｘ−ｙでの断面図）。
【００８０】
図２１（ａ）、（ｂ）に示すように、電子放出部の窓明け終了後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるメタンガスと水素ガスを流しながら、細孔５中にカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面より僅かに低い位置（約３０ｎｍ程度）で、成長を終了した（図２１（ｂ）は図２１（ａ）での線分ｘ−ｙでの断面図）。
【００８１】
この後、図２２（ａ）、（ｂ）に示すように、第１のゲート電極層７ａとなるモリブデンを斜め蒸着法により基板面に対して３０度の角度で２０ｎｍ堆積し、各細孔５を取り囲むように形成し、更に抵抗低減用の第２のゲート電極層７ｂとしてアルミニウム層を１μｍ形成、パターニングし、電子源アレイの作製は終了する（図２２（ｂ）は図２２（ａ）での線分ｘ−ｙでの断面図）。図２３には、電子放出部８の拡大断面図を示す。作製した電子源アレイは、図２２（ａ）を１画素とし、１画素中に９個の電子放出部を有する構成になっており、作製した画素数は、ピッチが２００μｍで５×５の計２５個である。
【００８２】
上述のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−２〜４Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１０μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００８３】
（実施例８）
本発明に係る第８の実施例を、工程図として図１７〜２４を用いて、具体的に説明する。電子源アレイの構成は第７の実施例と同じにした。図２１（ａ）、（ｂ）に示すように、第７の実施例と同様に電子放出材料として、カーボンナノチューブを絶縁性膜４の細孔５中に充填する（図２１（ｂ）は図２１（ａ）での線分ｘ−ｙでの断面図）。
【００８４】
この後、図２４（ａ）、（ｂ）に示すように、ゲート電極配線７を形成する前に、電解メッキでカーボンナノチューブに選択的にニッケルを析出させ、エミッタ６であるカーボンナノチューブ先端にキャップ１０を形成する（図２４（ｂ）は図２４（ａ）での線分ｘ−ｙでの断面図で１画素分を拡大）。これはゲート電極配線７を形成した場合に、エミッタ６とゲート電極配線７との間にショートが発生しないよう確実に分離するための工程である。
【００８５】
この後、図２２（ａ）、（ｂ）に示すように、ゲート電極配線７としての第１のゲート電極層７ａを形成後、リフトオフによりニッケルを除去し、ゲート開口部を設け更に第２のゲート電極層７ｂとしてアルミニウム層を１μｍ形成、パターニングし、電子源アレイの作製は終了する（図２２（ｂ）は図２２（ａ）での線分ｘ−ｙでの断面図）。
【００８６】
以上の実施の形態１では、エミッタ６を形成する際に必要な導電層２ｃをカソード電極配線２に予め積層形成した場合について説明したが、本願はこれに限定されるものではなく、エミッタ６を形成する際に必要な導電層２ｃをカソード電極配線２に予め積層形成しなくてもよく、この場合の例について以下の実施の形態２で説明する。
【００８７】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。
【００８８】
なお、本実施の形態では、前記実施の形態１と同様に、細孔中に電子放出材料を充填したＸ−Ｙマトリクス駆動が可能なディスプレイ用電子源アレイに適用した構造について説明する。本発明の斜視図を図２５（ａ）に示し、図２５（ａ）に記載の線分ｘ−ｙでの断面図を図２５（ｂ）に示す。
【００８９】
電子放出領域は、直交するカソード電極配線２とゲート電極配線７の交わる部分に形成されており、Ｘ−Ｙマトリクス駆動できるように配置された電子放出部８を有している。また、この電子放出部８は、各々がカソード電極配線２とゲート電極配線７のクロス部分に、独立に配設された絶縁性膜４中の細孔５内に電子放出材料を充填することにより形成された複数のエミッタ６で構成されている。
【００９０】
電子源に電子を供給するカソード電極配線２は、基板１上に積層されたカソード電極層２ａと、該カソード電極層２ａ上に積層され、前記電子放出部８と電気的に接続されるバラスト抵抗層２ｂとで構成される。
【００９１】
また、エミッタ６は、絶縁性膜４中の細孔５内に各々が電気的に絶縁された状態で形成されており、カソード電極層２ａとはバラスト抵抗層２ｂを介して電気的に結合している。このときの本発明の等価回路図を図２６（ａ）に、従来構成での等価回路図を図２６（ｂ）に示す。
【００９２】
図２６（ｂ）に示す従来構成では、各エミッタ６には材料として有する内部抵抗１１しか入っていないため、抵抗による放出電流の制限は受け難く、不均一、不安定を引き起こし易い。
【００９３】
これに対し、図２６（ａ）に示す本発明の構成では、各エミッタ６は内部抵抗１１を有し、バラスト抵抗層２ｂに直列に接続しており、それらは独立に並列にカソード電極層２ａに接続している。カソード電極層２ａから電子がエミッタ６に供給されると、バラスト抵抗層２ｂによりその電流量に比例した電圧降下が生じるため、放出しやすいエミッタ６は電流量に制限がかかり、放出量の均一化、安定化が図れる。また、この効果は、電子放出部８内のみならず、基板１上に形成される全ての電子源において同様に作用するため、電子源アレイの均一性も得ることが出来る。
【００９４】
なお、図２６（ａ）（ｂ）に示すように、カソード電極層２ａとゲート電極配線７とがアノード電極１２に接続されているが、このアノード電極１２とエミッタ６との関係については、後述する。
【００９５】
次に、電子放出部８を構成するための細孔５を有する絶縁性膜４について、本発明の特徴を説明する。この細孔５を有する絶縁性膜４は、基板１上に形成された金属膜である前駆体４ａを陽極酸化処理することにより得られるのが、代表的作製方法である。細孔５の直径は酸化条件にもよるが、１０〜１００ｎｍ程度で均一性良く形成が可能であるため、現在半導体デバイスプロセスで用いられている高精度なパターン形成技術を用いずに、より簡単に微細な構造を形成することが出来る。
【００９６】
また、前駆体４ａの金属膜が基板１上に小面積で分割、パターン形成されているため、前述の熱ＣＶＤを用いる高温プロセスであっても、基板１や配線間に生じる熱膨張による歪を低減でき、広範囲の温度に対応することが可能となる。
【００９７】
このようにして、本発明では現在主流となっているＳｐｉｎｄｔ型金属電子源に比べ、高精度なパターン技術を用いること無く均一な微細電子源を形成し、その密度を２桁以上高めることにより電子放出特性の安定性、再現性を向上させている。
【００９８】
上記電子源アレイの製造方法の概略を、図２７（ａ）〜（ｃ）及び図２８（ａ）〜（ｃ）を用いて説明する。本例では電子放出材料として、電子放出特性に優れるカーボンナノチューブを使用している。
【００９９】
まず、表面が絶縁性である基板１上にカソード電極配線２を構成するカソード電極層２ａ、バラスト抵抗層２ｂを積層形成し、ライン状にパターニングし（図２７（ａ））、更にスパッタあるいは電子ビーム蒸着法とフォトリソーエッチング法を用いて前駆体４ａであるアルミニウムを電子放出部８となる部分にのみ積層する（図２７（ｂ）、図２７（ｃ））（図２７（ｃ）は図２７（ｂ）での線分ｘ−ｙでの断面図）。
【０１００】
以下、図２７（ｂ）に示す線分ｘ−ｙでの断面図である図２８を用いて説明する。図２７（ａ）〜（ｃ）に示す積層工程の後、硫酸溶液中で陽極酸化を行い、絶縁性膜４の前駆体４ａであるアルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。このとき、絶縁性膜４の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。そこで、細孔５中のバリア層を除去するため、陽極電圧を徐々に下げながら、バリア層のみ除去する（図２８（ａ））。
【０１０１】
この後メッキ法により、細孔底部にカーボンナノチューブ成長において触媒作用を有する材料（例えば、鉄、ニッケル、コバルト等の鉄族金属や白金、ロジウム等）を形成し、カーボンナノチューブの形成を行う。
【０１０２】
カーボンナノチューブの形成は、カーボンナノチューブの原料となるメタン、エタン、プロパン、エチレン、プロピレン等の炭化水素系のガスを流し、熱ＣＶＤ法、プラズマＣＶＤ法により細孔５中にエミッタ６となるカーボンナノチューブを形成する（図２８（ｂ））。
【０１０３】
また、カーボンナノチューブの代わりに前記触媒金属をメッキ法で形成すると同様に、細孔５内に金属を充填することでエミッタ６を形成することも出来る。この後、ゲート絶縁層３、ゲート電極配線７を順次成膜し、更に電子放出部８をフォトリソーエッチング法を用いて露出させ、電子源アレイの作製は終了する（図２８（ｃ））。エッチングの際には、エミッタ６であるカーボンナノチューブを絶縁性膜４表面より突出させるためのエッチングも同時に行う。
【０１０４】
以下に、本実施の形態で説明した電子源アレイの構造および製造方法についての実施例を示す。
【０１０５】
（実施例９）
本発明に係る第９の実施例を、工程図として図２７（ａ）〜（ｃ）および図２８（ａ）〜（ｃ）を用いて、具体的に説明する。
【０１０６】
まず、図２７（ａ）に示すように、シリカ−アルミナからなる基板１上にカソード電極配線２のカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。この時の各配線幅は２０μｍ、ピッチは３０μｍとし、３ライン形成した。
【０１０７】
次に、図２７（ｂ）、（ｃ）（図２７（ｃ）は図２７（ｂ）での線分ｘ−ｙでの断面図）に示すように、細孔５を有する絶縁性膜４の前駆体４ａであるアルミニウム膜をスパッタ法により３μｍ堆積した後、フォトリソ工程とエッチングにより電子放出部８となる部分のみに島状に残した。
【０１０８】
以下、図２７（ｂ）に示す線分ｘ−ｙでの断面図である図２８（ａ）〜（ｃ）を用いて説明する。この後、硫酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。バラスト抵抗層２ｂであるシリコンは、陽極酸化においては下地金属のカソード電極層２ａを陽極酸化溶液より保護することと、アルミニウム陽極酸化のストップ層の役割を果している。
【０１０９】
このようにバラスト抵抗層２ｂは、高抵抗材料であると共に、陽極酸化溶液に対して腐食されない材料が好ましく、同様の材料としてＳｉＣ等を用いても構わない。陽極酸化は前述の通り、バラスト抵抗層２ｂであるシリコン膜に到達すると酸化は終了するが、酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。
【０１１０】
そこで、細孔５中のバリア層を除去するため、陽極電圧を徐々に下げながら、バリア層のみ除去した（図２８（ａ））。形成した細孔５は直径３０ｎｍ、ピッチが４０ｎｍであった。この後は、メッキ法により触媒金属であるニッケルを細孔５の底部に形成し、プラズマＣＶＤ法でカーボンナノチューブの原料となるメタンガスと希釈用の水素ガスを流しながら、細孔５中にエミッタ６となるカーボンナノチューブを形成した（図２８（ｂ））。
【０１１１】
次に、ゲート絶縁層３としてＳｉＯ2 膜を５μｍ、ゲート電極配線７となるモリブデン膜０．４μｍを堆積した。この後、まず、ゲート電極配線７のライン分離のためモリブデン膜上にレジストマスクを形成しＲＩＥにより除去分離し、次に分離したゲート電極配線７間をレジストにより保護し、ゲート電極配線７であるモリブデン膜をマスクとして弗酸によりゲート絶縁層３であるＳｉＯ2 膜のエッチングを行い、ゲート電極配線７のライン分離と電子放出部８の開口が完了する。ＳｉＯ2 膜のエッチングの際には、エミッタ６であるカーボンナノチューブを絶縁性膜４表面より突出させるためのエッチングも同時に行っている。
【０１１２】
電子放出部８の開口窓の大きさは、５μｍ角であり、３×３の合計９個の電子源を作製した（図２８（ｃ））。
【０１１３】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で５μＡ得られ、また、アドレスした画素数に比例してアノード電流が安定に変化することを確認した。
【０１１４】
電子源アレイの駆動においては、前述の通りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６（ａ））に印加する電圧をＶA 、ゲート電極配線７に印加する電圧をＶG 、電子放出部８から前記アノード電極１２までの距離をｄA 、前記電子放出部８から前記ゲート電極配線７までの距離をｄG ）の領域でエミッション電流制御が確認でき、更には同じ面積で形成した金属エミッタであるＳｐｉｎｄｔ型金属電子源より蛍光板に現れる輝点の大きさが充分小さいことも確認できた。
【０１１５】
また、同様の工程で本実施例におけるバラスト抵抗層２ｂとして機能するシリコン膜を挿入していない電子源アレイも作製し、バラスト抵抗層２ｂの機能確認も行った。本実施例では、エミッション電流が１μＡ時に電流変動は±５％程度であったものが、バラスト抵抗層２ｂを有しない電子源アレイでは、同様のエミッション電流１μＡ時の変動は±１５％を越えており、本実施例ほど安定な電流を得ることが出来なかった。
【０１１６】
（実施例１０）
本発明に係る第１０の実施例では、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図２７（ａ）〜（ｃ）および図２８（ａ）〜（ｃ）を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第９の実施例と同様である。電子源アレイの仕様も同じである。
【０１１７】
図２７（ａ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。以降、電子放出材料を細孔５に充填するまでは、第９の実施例と同じである。細孔５形成（図２８（ａ））後は、カーボンナノチューブを形成するのではなく、浴槽中で銅を細孔５中に電界を加えながら析出させた（図２８（ｂ））。この後のゲート絶縁層３、ゲート電極配線７の形成、パターニングも第９の実施例と同様の工程を経て、電子源アレイの作製は終了する（図２８（ｃ））。
【０１１８】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜２００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で３μＡ得られ、また、アドレスした画素数に比例してアノード電流が変化することを確認した。
【０１１９】
（実施例１１）
本発明に係る第１１の実施例を、工程図として図２９（ａ）〜（ｃ）及び図３０（ａ）〜（ｃ）を用いて、具体的に説明する。本実施例は、その構造、製造方法は前記実施例９に準ずる。実施例９ではカソード電極配線２とゲート電極配線７の交差する電子放出部８に対し１つのゲート開口部１３を形成したものであるが、本実施例では絶縁性膜４の面積を大きくし、その中に複数個のゲート開口部１３を設けたものである。ディスプレイに適用する場合、本実施例では１つの画素に複数個のゲート開口部１３（図３０（ｃ））を有するので、その構成としてはＳｐｉｎｄｔ型金属電子源に似ている。今回作製した絶縁性膜４の大きさは１００μｍ角とした。
【０１２０】
まず、図２９（ａ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。この時の各配線幅は１５０μｍ、ピッチは３００μｍとし、２ライン形成した。
【０１２１】
次に、図２９（ｂ）、（ｃ）（図２９（ｃ）は図２９（ｂ）での線分ｘ−ｙでの断面図）に示すように、細孔５を有する絶縁性膜４の前駆体４ａであるアルミニウム膜をスパッタ法により３μｍ堆積した後、フォトリソ工程とエッチングにより電子放出部８となる部分のみに島状に残した。
【０１２２】
以下、図２９（ｂ）に示す線分ｘ−ｙでの断面図である図３０（ａ）〜（ｃ）を用いて説明する。この後、硫酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。
【０１２３】
バラスト抵抗層２ｂであるシリコンは、陽極酸化においては下地金属のカソード電極層２ａを陽極酸化溶液より保護することと、アルミニウム陽極酸化のストップ層の役割を果している。このようにバラスト抵抗層２ｂは、高抵抗材料であると共に、陽極酸化溶液に対して腐食されない材料が好ましく、同様の材料としてＳｉＣ等を用いても構わない。陽極酸化は前述の通り、バラスト抵抗層２ｂであるシリコン膜に到達すると酸化は終了するが、酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。
【０１２４】
そこで、細孔５中のバリア層を除去するため、陽極電圧を徐々に下げながら、バリア層を除去した（図３０（ａ））。形成した細孔５は直径３０ｎｍ、ピッチは４０ｎｍであった。この後は、メッキ法により触媒金属であるニッケルを細孔５の底部に形成し、プラズマＣＶＤ法でカーボンナノチューブの原料となるメタンガスと希釈用の水素ガスを流しながら、細孔５中にエミッタ６となるカーボンナノチューブを形成した（図３０（ｂ））。
【０１２５】
次に、ゲート絶縁層３としてＳｉＯ2 膜を５μｍ、ゲート電極配線７となるモリブデン膜０．４μｍを堆積した。この後、まず、ゲート電極配線７のライン分離のためモリブデン膜上にレジストマスクを形成しＲＩＥにより除去分離し、次に、分離したゲート電極配線７間をレジストにより保護し、ゲート電極配線７であるモリブデン膜をマスクとして弗酸によりゲート絶縁層３であるＳｉＯ2 膜のエッチングを行い、ゲート電極配線７のライン分離と電子放出部８の開口となるゲート開口部１３が完了する（図３０（ｃ））。ＳｉＯ2 膜エッチングの際には、エミッタ６であるカーボンナノチューブを絶縁性膜４表面より突出させるためのエッチングも同時に行っている。
【０１２６】
ゲート開口部１３の開口窓の大きさは、５μｍφ、そのピッチは２０μｍである。１００μｍ角の一つの絶縁性膜４内に４×４＝１６個であり、合計１６×４＝６４個のゲート開口部１３を有する電子源アレイを作製した。
【０１２７】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で４０μＡ得られ、また、アドレスした画素数に比例してアノード電流が安定に変化することを確認した。
【０１２８】
電子源アレイの駆動においては、前述の通りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６（ａ））に印加する電圧をＶA 、ゲート電極配線７に印加する電圧をＶG 、電子放出部８から前記アノード電極１２までの距離をｄA 、前記電子放出部８から前記ゲート電極配線７までの距離をｄG ）の領域でエミッション電流制御が確認できた。
【０１２９】
また、同様の工程で本実施例におけるバラスト抵抗層２ｂとして機能するシリコン膜を挿入していない電子源アレイも作製し、バラスト抵抗層２ｂの機能確認も行った。本実施例では、エミッション電流が１μＡ時に電流変動は±１％以下であったものが、バラスト抵抗層２ｂを有しない電子源アレイでは、同様のエミッション電流１μＡ時の変動は±５〜１０％程度であり、本実施例ほど安定な電流を得ることが出来なかった。
【０１３０】
（実施例１２）
本発明に係る第１２の実施例でも、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図２９（ａ）〜（ｃ）及び図３０（ａ）〜（ｃ）を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第１１の実施例と同様である。電子源アレイの仕様も同じである。
【０１３１】
図２９（ａ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。以降、電子放出材料を細孔５に充填するまでは、第１１の実施例と同じである。細孔５形成（図３０（ａ））後は、浴槽中で銅を細孔５中に電界を加えながら析出させた。銅の先端がアルミナ表面に達したところで成長を終了した（図３０（ｂ））。この後のゲート絶縁層３、ゲート電極配線７の形成、パターニングも第１１の実施例と同様の工程を経て、電子源アレイの作製は終了する（図３０（ｃ））。
【０１３２】
以上作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜２００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で１０μＡ得られ、また、アドレスした画素数に比例してアノード電流が変化することを確認した。
【０１３３】
上述した実施の形態１および実施の形態２では、電子放出部８の絶縁性膜４に細孔５を設けて、前記細孔５の中に電子放出材料を充填することにより、個々のエミッタが電気的に分離された、形状均一性および電界集中効率がよく、高密度に垂直配向した電子源の形成について示したが、以下の実施の形態３では、微小な大きさの電子放出材料を主成分とする集合体を複数に分割配置した例について説明する。
【０１３４】
〔実施の形態３〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。
【０１３５】
なお、本実施の形態では、微小な大きさの電子放出材料を主成分とする集合体により電子放出部が形成されている電子源アレイをＸ−Ｙマトリクス駆動が可能なディスプレイ用電子源アレイに適用した構造について説明する。本発明の斜視図を図３１（ａ）に示し、図３１（ａ）に記載の線分ｘ−ｙでの断面図を図３１（ｂ）に示す。
【０１３６】
電子放出領域は、直交するカソード電極配線２とゲート電極配線７の交わる部分に形成されており、Ｘ−Ｙマトリクス駆動できるように配置された電子放出部８を有している。また、この電子放出部８は、各々がカソード電極配線２とゲート電極配線７のクロス部分において、複数の領域に分割され、各分割領域は、微小な大きさの電子放出材料を主成分とする集合体により構成される複数のエミッタ６で構成されている。
【０１３７】
電子源に電子を供給するカソード電極配線２は、基板１上に積層されたカソード電極層２ａと、該カソード電極層２ａ上に積層され、前記電子放出部８と電気的に接続されるバラスト抵抗層２ｂとで構成される。
【０１３８】
また、エミッタ６は、各々が空間的に分離された状態で形成されており、カソード電極層２ａとはバラスト抵抗層２ｂを介して電気的に結合している。このときの本発明の等価回路図を図３２（ａ）に、従来構成での等価回路を図３２（ｂ）に示す。
【０１３９】
図３２（ｂ）に示した従来構成では、各エミッタ６には材料として有する内部抵抗１１しか入っていないため、抵抗による放出電流の制限は受け難く、更に電子放出部８内に平面状に展開する連続なペースト膜として形成されているため、膜内での不均一、不安定を抑制する機能を持ち合わせていない。
【０１４０】
これに対して、図３２（ａ）に示した本発明の構成では、従来では一体となっていたペースト膜を空間的に小サイズに分離分割しているので、電子放出点を電子放出部８内に分散することが出来る。
【０１４１】
つまり、本発明の電子源アレイでは、各エミッタ６は、内部抵抗１１を有し、バラスト抵抗層２ｂに直列に接続しており、それらは独立に並列にカソード電極層２ａに接続している。カソード電極層２ａから電子がエミッタ６に供給されると、バラスト抵抗層２ｂによりその電流量に比例した電圧降下が生じるため、放出しやすいエミッタ６は電流量に制限がかかり、放出量の均一化、安定化が図れる。また、この効果は、電子放出部８内のみならず、基板１上に形成される全ての電子源において同様に作用するため、電子源アレイの均一性も得ることが出来る。
【０１４２】
更には、本発明では、印刷法、インクジェット法などの安価な製造方法を適用できるので、大面積の電子源アレイを低コストで作製することが出来る。
【０１４３】
このようにして、本発明では現在主流となっているＳｐｉｎｄｔ型金属電子源に比べ、安価な製造方法で均一な微細電子源を形成し、電子放出特性の安定性、再現性を向上させるとともに、大面積に適した電子源アレイを提供することができる。
【０１４４】
上記電子源アレイの製造方法の概略を図３３（ａ）（ｂ）及び図３４を用いて説明する。本例では電子放出材料として粉体として扱え、且つ電子放出特性に優れるカーボンナノチューブを使用している。
【０１４５】
まず、表面が絶縁性である基板１上にストライプ状のカソード電極配線２を構成するカソード電極層２ａ、バラスト抵抗層２ｂを印刷法により積層形成（図３３（ａ））し、その上にペースト状にしたカーボンナノチューブを同様に印刷法により、電子放出部８に複数分離して形成し、エミッタ６とする（図３３（ｂ））。更に、電子放出部８を取り囲むようにゲート絶縁層３、ゲート電極配線７を形成して、図３４に示すように電子源アレイの作製を完了する。
【０１４６】
以下に、本実施の形態で説明した電子源アレイの構造および製造方法についての実施例を示す。
【０１４７】
（実施例１３）
本発明に係る第１３の実施例を、工程図として図３３（ａ）（ｂ）及び図３４を用いて具体的に説明する。
【０１４８】
まず、図３３（ａ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして１０μｍの銀膜、バラスト抵抗層２ｂとして５μｍの酸化ルテニウム膜を順次印刷法により積層形成した。この時の各配線幅は２００μｍ、ピッチは５００μｍとし、３ライン形成した。
【０１４９】
次に、プラズマＣＶＤ法により別途作製した長さ５μｍ程度のカーボンナノチューブをフリットガラスパウダーと共に溶媒中に混合し、ペーストを作製した。このペーストを図３３（ｂ）に示すように、ステンレスで作製した開口径２５μｍ、ピッチが５０μｍのマスクを用いて、バラスト抵抗層２ｂである酸化ルテニウム膜上に３×３個＝９個のエミッタ６を形成した（図３３（ｂ））。
【０１５０】
この後、プラズマディスプレイで用いられている絶縁ペーストを用いて２００μｍ厚のゲート絶縁層３と、銀ペーストを用いて１０μｍ厚のゲート電極配線７を印刷法により順次積層し、大気中で焼成を行い電子源アレイの作製を完了した（図３４）。
【０１５１】
本実施例では、電子放出材料であるカーボンナノチューブをフリットガラスパウダー及び有機溶媒中に分散させて、ペーストを形成したが、例えば、微小ノズルを用いて、エミッタを形成する場合は、例えばレジスト材やセルロース系材料等のポリマー中に分散させることが好ましい。
【０１５２】
また、本実施例ではゲート電極配線７を電子放出部８の外周を取り囲むように配置したが、電子放出部８上部にメッシュ状の電極として配置しても構わない。
【０１５３】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０Ｖ〜５００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で２０μＡ得られ、また、アドレスした画素数に比例してアノード電流が安定に変化することを確認した。
【０１５４】
電子源アレイの駆動においては、前述の通りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図３２（ａ））に印加する電圧をＶA 、ゲート電極配線７に印加する電圧をＶG 、電子放出部８から前記アノード電極１２までの距離をｄA 、前記電子放出部８から前記ゲート電極配線７までの距離をｄG ）の領域で放出電流量が制御出来ることを確認した。このような駆動方法において、本実施例ではゲート電極配線７を電子放出部８の外周を取り囲むように配置したが、電子放出部８上部にメッシュ状の電極として配置しても構わない。
【０１５５】
また、同様の工程で本実施例におけるバラスト抵抗層２ｂとして機能するシリコン膜を挿入していない電子源アレイとエミッタ６を連続膜で形成した電子源アレイも作製し、エミッタ分離分割効果とバラスト抵抗層２ｂの機能確認も行った。エミッタ分離分割効果においては、蛍光板の発光により確認し、輝点の数は増加していた。また、バラスト抵抗層２ｂを挿入したものは、エミッション電流が１μＡ時に電流の変動が±５〜１０％程度と前記実施の形態２の実施例９に比べ変動はやや大きかったが、バラスト抵抗層２ｂを挿入していないものは±２０％を越えており、本実施例ほど安定な電流を得ることが出来なかった。
【０１５６】
また、電子源アレイの製造方法において、絶縁性基板表面にカソード電極をパターニング形成する工程と、前記カソード電極及び前記絶縁性基板上に絶縁膜をパターニング形成する工程と、前記バラスト抵抗層をパターニング形成する工程と、前記バラスト抵抗層上に導電層をパターニング形成する工程と、ゲート絶縁膜をパターニング形成する工程と、前記導電層上に前記細孔を有する絶縁性膜となる前駆体をパターニング形成する工程と、前記前駆体に細孔を形成しかつ絶縁性膜に変換する工程と、絶縁性膜をパターニング形成する工程と、細孔に電子放出材料を充填する工程と、ゲート電極をパターニング形成する工程とを含み、更に、ゲート電極のパターン形成工程が第１のゲート電極をパターニング形成する工程と、第２のゲート電極をパターニング形成する工程である場合も含むことを特徴としてもよい。
【０１５７】
更に、前記製造工程のうち、細孔を有する絶縁性膜となる前駆体をパターニング形成する工程後、前記前駆体に細孔を形成する工程において、カソード電極を電極として陽極酸化法を用いることを特徴としてもよい。すなわち、前記細孔を有する絶縁性膜を形成する方法が、陽極酸化法であり、陽極酸化により形成されたバリア層を除去し、細孔を貫通させる方法が、陽極酸化と逆の電圧を印加することによりバリア層を溶解する方法であることを特徴としてもよい。このとき、前記導電層に、陽極酸化溶液に対して耐性のある白金、金等の材料を使用することで、前記カソード電極を保護し、更には前記前駆体を完全に絶縁性膜に変換し、細孔を貫通させるためのストッパー層として用いることが出来る。
【０１５８】
また、前記絶縁性膜の細孔中に電子放出材料としてカーボンナノチューブを充填する方法としては、熱、あるいは電磁波（マイクロ波、光等）により、原材料ガスを分解、励起するＣＶＤ法等により適宜選択して用いることが出来、電子放出材料として金属を充填する方法は、メッキ法等を用いることが出来る。
【０１５９】
本発明の電子源アレイは、絶縁性基板上に形成されているカソード電極と細孔を有する絶縁性膜に充填された電子放出部との間に、バラスト抵抗層が挿入されている構造であってもよい。
【０１６０】
本構造においては、細孔中に規則正しく電子放出部が基板に垂直配向して形成されており、且つ、それぞれの電子放出部は細孔により電気的に絶縁されているので、このようにバラスト抵抗層（放出電流制限用の抵抗層）を配置することにより、一つ一つの電子放出部に並列にバラスト抵抗層を挿入できるので、電子源アレイの動作を安定化、均一化できる。
【０１６１】
電子源アレイの製造方法において、基板表面にカソード電極をパターニング形成する工程と、バラスト抵抗層をパターニング形成する工程と、前記バラスト抵抗層上に細孔を有する絶縁性膜となる前駆体をパターニング形成する工程と、前記前駆体に細孔を形成しかつ絶縁性膜に変換する工程と、前記細孔に電子放出材料を充填する工程と、ゲート電極をパターン形成する工程と、ゲート絶縁膜をパターニング形成する工程とを含み、更に、ゲート電極のパターン形成工程が第１のゲート電極をパターニング形成する工程と、第２のゲート電極をパターニング形成する工程である場合も含むことを特徴としてもよい。
【０１６２】
更に、前記製造工程のうち、細孔を有する絶縁性膜となる前駆体をパターニング形成する工程後、前記前駆体に細孔を形成する工程において、カソード電極を電極として陽極酸化法を用いることを特徴としてもよい。
【０１６３】
すなわち、前記細孔を有する絶縁性膜を形成する方法が、陽極酸化法であり、陽極酸化により形成されたバリア層を除去し、細孔を貫通させる方法が、陽極酸化と逆の電圧を印加することによりバリア層を溶解する方法であることを特徴としてもよい。
【０１６４】
本願発明の電子源アレイは、上記目的を達成するために、絶縁性基板上にライン状に配置されたカソード電極と、絶縁性膜を挟んで対向配置されたゲート電極とを具備する電子源アレイであって、前記ゲート電極は、前記カソード電極上に平面状に展開する電子放出領域を取り囲むよう配置され、且つ、前記電子放出領域内には、前記カソード電極上に複数個に分離分割された電子放出部が形成され、該電子放出部は、微小な大きさの電子放出材料を主成分とする集合体より構成されていてもよい。
【０１６５】
すなわち、上記電子放出部が微小な大きさの電子放出材料（例えば、カーボンナノチューブ、カーボンファイバー、黒鉛、ダイヤモンド、ダイヤモンドライクカーボン等の炭素系材料）を主成分とする集合体より構成されている場合において、ゲート電極に取り囲まれたカソード電極上に形成されている電子放出部が、電子放出領域内で複数に分離分割形成されている構成であってもよい。
【０１６６】
このように前記電子放出部が微小な大きさの電子放出材料の集合体より構成されており、前記カソード電極上に形成されている前記電子放出部が膜状に展開している場合には、細孔中に規則正しく電子放出部が形成されている場合と異なり、電子放出点の制御は困難であり電子放出は膜面内でランダムに生じる。前記電子放出部を電子放出領域内で複数に分離分割することで電子放出点が分散され、電子源アレイの動作を安定化、均一化できる。
【０１６７】
更には、前記カソード電極と電子放出領域内で複数に分離分割された前記電子放出部との間にバラスト抵抗層を挿入してもよい。
【０１６８】
このように、バラスト抵抗層を配置することにより、一つ一つの電子放出部に並列にバラスト抵抗層が挿入されるため、電子源アレイの動作をより安定化、均一化できる。
【０１６９】
電子源アレイの製造方法において、基板表面にカソード電極をパターニング形成する工程と、バラスト抵抗層をパターニング形成する工程と、前記バラスト抵抗層上に電子放出材料をパターニング形成する工程と、ゲート電極をパターニング形成する工程と、ゲート絶縁膜をパターニング形成する工程とを含むことを特徴としてもよい。
【０１７０】
また、カソード電極上に平面状に展開する電子放出領域内に複数に分離分割された前記電子放出部を形成する製造方法において、電子放出部がカーボンナノチューブ、カーボン ファイバー、黒鉛、ダイヤモンド、ダイヤモンドライクカーボン等の微小な大きさの電子放出材料を主成分とする集合体で構成される場合、カソード電極上に平面状に展開する電子放出領域内に複数に分離分割された前記電子放出部を形成する方法が、前記電子放出部を構成する微小電子放出材料を分散媒に分散させた分散溶液を、パターニングされたマスクを用いて印刷法により分離分割形成する、あるいは前記分散溶液を微小なノズルより吐出することにより分離分割形成することを特徴としてもよい。
【０１７１】
前記電子放出部は、微小な大きさの電子放出材料を主成分とする集合体であるので、分散媒に分散させることによりペーストとして扱うことが出来る。このため前記カソード電極及びゲート電極、ゲート絶縁膜等のその他構成要素もペーストを用いることが出来、これにより安価な印刷法やインクジェット法等が適用できるため、低コストで、大面積に電子源アレイを形成することができる。
【０１７２】
【発明の効果】
以上説明したように、本発明の電子源アレイによれば以下の効果を有する。
【０１７３】
第１に、カソード電極と細孔を形成する前駆体である層とを独立して設け、各層の機能分担を行うことにより、カソード電極、電子放出部、ゲート電極を任意の形状に形成することが可能となり、カソード電極に直交するようにゲート電極を配設することにより、ディスプレイを実現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可能なとなった。
【０１７４】
さらに、電子放出部を形成する細孔を有する絶縁性膜を島状に分割配置し、一つ当たりの面積を小さくすることにより、プロセス中などで生じる、基板、カソード電極、ゲート電極からの熱歪を緩和することが可能となった。
【０１７５】
また、電子放出材料が充填された細孔の１つ１つを取り囲む形でゲート電極を配設することにより、電子放出部とゲート電極の距離を近接化し、低電圧で動作可能とし、さらに、電子放出部先端の電界集中を効率良く行うことが可能となった。
【０１７６】
また、電圧供給ラインを別途設けることにより、ゲート電極膜厚を厚く出来ない場合の、膜厚抵抗の増加による電圧降下や信号遅延の問題を解決することが可能となった。
【０１７７】
さらに、細孔中に充填する材料がカーボンナノチューブである場合、導電層を、触媒作用を有する金属で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることが可能となり、また、細孔中に充填する材料が金属でありメッキ法で形成する場合、導電層をシード層として機能させることが可能となった。
【０１７８】
また、電子源の駆動法では、アノード電圧によりエミッタより電子を引き出し、ゲート電圧で電子を制御することにより、本実施例で記載の平面状に展開したエミッタに対し、均一な電界を印加できるので、より一層の特性の改善を行うことが出来た。
【図面の簡単な説明】
【図１】本発明の電子源アレイの斜視図（ａ）及び断面図（ｂ）である。
【図２】本発明の代表的な作製工程斜視図である。
【図３】本発明の代表的な作製工程であって、図２の線分ｘ−ｙでの工程断面図である。
【図４】実施例１及び３にかかる作製工程図である。
【図５】実施例１及び３にかかる作製工程図である。
【図６】実施例１及び３にかかる作製工程図である。
【図７】実施例２及び４にかかる作製工程図である。
【図８】実施例２及び４にかかる作製工程図である。
【図９】実施例２及び４にかかる作製工程図である。
【図１０】実施例５及び６にかかる作製工程図である。
【図１１】実施例５及び６にかかる作製工程図である。
【図１２】実施例５及び６にかかる作製工程図である。
【図１３】実施例５及び６にかかる作製工程図である。
【図１４】実施例５及び６にかかる作製工程図である。
【図１５】実施例５及び６にかかる作製工程図である。
【図１６】実施例５及び６にかかる作製工程図である。
【図１７】実施例７及び８にかかる作製工程図である。
【図１８】実施例７及び８にかかる作製工程図である。
【図１９】実施例７及び８にかかる作製工程図である。
【図２０】実施例７及び８にかかる作製工程図である。
【図２１】実施例７及び８にかかる作製工程図である。
【図２２】実施例７及び８にかかる作製工程図である。
【図２３】実施例７及び８にかかる作製工程図である。
【図２４】実施例８にかかる作製工程図である。
【図２５】本発明の他の電子源アレイの斜視図（ａ）及び断面図（ｂ）である。
【図２６】（ａ）は本発明の電子源アレイの等価回路、（ｂ）は従来の電子源アレイの等価回路である。
【図２７】実施例９及び１０にかかる作製工程図である。
【図２８】実施例９及び１０にかかる作製工程図である。
【図２９】実施例１１及び１２にかかる作製工程図である。
【図３０】実施例１１及び１２にかかる作製工程図である。
【図３１】本発明の他の電子源アレイの斜視図（ａ）及び断面図（ｂ）である。
【図３２】（ａ）は本発明の電子源アレイの等価回路、（ｂ）は従来の電子源アレイの等価回路である。
【図３３】実施例１３にかかる作製工程図である。
【図３４】実施例１３にかかる作製工程図である。
【図３５】従来の電子源アレイの断面図である。
【図３６】従来の電子源アレイの断面図である。
【図３７】従来の電子源アレイの断面図である。
【符号の説明】
１ 基板
２ カソード電極配線
２ａ カソード電極層
２ｂ バラスト抵抗層
２ｃ 導電層
３ ゲート絶縁層
４ 絶縁性膜
４ａ 前駆体（絶縁性膜になる前のもの）
５ 細孔
６ エミッタ
７ ゲート電極配線
７ａ 第１のゲート電極層
７ｂ 第２のゲート電極層
８ 電子放出部
９ 第２のゲート絶縁層
１０ キャップ
１１ 内部抵抗
１２ アノード電極
【発明の属する技術分野】
本発明は、電子源に関するものであって、特に、ディスプレイ、蛍光表示管、ランプ、電子銃等に用いられ、Ｘ−Ｙマトリクス駆動可能な電子源アレイ及びその製造方法並びに電子源アレイの駆動方法に関するものである。
【０００２】
【従来の技術】
近年、フィールドエミッションディスプレイ（ＦＥＤ）は自発光型フラットパネルディスプレイへの応用が期待され、電界放出型電子源の研究、開発が盛んに行われている。ＦＥＤに用いる電子源としては、図３５に示すようなＣ．Ａ．Ｓｐｉｎｄｔらのピラミッド型の金属電子源（ＵＳＰ３，６６５，２４１）が良く知られている。
【０００３】
上記電子源は、図３５に示すように、基板１１２上にカソード電極１１３、ゲート絶縁層１１４、ゲート電極層１１５が順次積層され、ゲート絶縁層１１４に設けられたカソード電極１１３への貫通孔１１４ａ内に、該カソード電極１１３と電気的に接続された円錐状の金属エミッタ（電子源）１１６が形成された構造となっている。
【０００４】
ところが、上記電子源では、電子源である円錐状の金属エミッタ１１６が高融点金属材料で形成されているものの、該電子源（金属エミッタ１１６）の先端径制御、均一性制御、更には信頼性の点で大きな問題があった。
【０００５】
また、１９９１年、飯島らによりカーボンナノチューブが発見された（Ｎａｔｕｒｅ、３５４、５６、１９９１）。このカーボンナノチューブは、円筒状に巻いたグラファイト層が入れ子状になったもので、その先端径が約１０ｎｍ程度であり、耐酸化性、耐イオン衝撃性が強い点で電子源としては、常に優れた特徴を有する材料と考えられている。
【０００６】
実際、カーボンナノチューブからの電界放出実験が、１９９５年にＲ．Ｅ．Ｓｍａｌｌｅｙら（Ｓｃｉｅｎｃｅ、２６９、１５５０、１９９５）とＷ．Ａ．ｄｅ Ｈｅｅｒら（Ｓｃｉｅｎｃｅ、２７０、１１７９、１９９５）の研究グループから報告されている。このような電界放出実験においては、金属電極上にカーボンナノチューブをキャスト膜として配置し、引き出し電極として金属板のメッシュを用い、対向電極であるアノードに電子を集めている。
【０００７】
このようなカーボンナノチューブを用いた電子源としては、例えば、特開平１１−１６２３８３号公報に開示されているように、ペースト状のカーボンナノチューブを印刷法により基板上に形成し、平面ディスプレイを製造する技術が開示されている。
【０００８】
上記電子源は、図３６に示すように、基板１１２上に金属電極としてのカソード電極１１３が形成され、このカソード電極１１３上にコンタクトホール１２０を有する絶縁層１２１が形成され、該絶縁層１２１上には、上記コンタクトホール１２０を避けてリブ１２２がライン状に形成され、このリブ１２２上にゲート電極層１１５が形成され、さらに、上記絶縁層１２１のコンタクトホール１２０の形成された領域上にカーボンナノチューブ膜１２３がペースト膜として形成されると共に、上記ゲート電極層１１５に対向するアノード電極１２４が空間を介して配置された構造となっている。
【０００９】
一方、特開平１０−１２１２４号公報には、図３７に示すように、ガラスからなる基板１１２上に、アルミニウム層１１７を介し、アルミナ層１１８を有する構造となっており、アルミナ層１１８には、アルミニウム層１１７まで到達する細孔が設けられている電子源が開示されている。前記アルミナ層１１８に形成された各々の細孔には、金属触媒起点として成長したカーボンナノチューブ１１９が存在し、該カーボンナノチューブ１１９にはアルミニウム層１１７を通じて電力が供給され、電子源として機能する。
【００１０】
したがって、従来より、電子源において、金属の細孔中にカーボンナノチューブを選択的に成長させ、カーボンナノチューブを規則正しく配列することで電流強度の時間的安定性を改良することが知られている。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来のカーボンナノチューブを用いた電子源は、特開平１１−１６２３８３号公報（図３６）のように、金属電極であるカソード電極１１３上に平面状にペースト膜を形成しただけでは、ペースト膜面内に多数存在する電子放出点を制御することは不可能であり、電子はペースト膜上からランダムに放出される。このため、ディスプレイを構成する各画素間での均一性を確保することが困難となり、デバイス化において大きな障害となっている。
【００１２】
また、特開平１０─１２１２４号公報（図３７）のように、金属の細孔中にカーボンナノチューブを選択的に成長させることで電子放出部の分割は可能となるが、その為に陽極酸化膜及び酸化前駆体である金属を支持基板まで除去することで、電子源を分離しなければならず、ディスプレイに必要なＸ−Ｙマトリクス駆動が困難であった。また、このプロセス温度も１０００℃に達するため、未酸化部分の金属、特にアルミニウムなどの融点の低い金属が残存していると、この工程は適用できなかった。
【００１３】
本発明は、かかる問題点を解決するためになされたものであり、ディスプレイを実現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可能な電子源アレイを得ることを目的とし、更にプロセス上も、実用に耐え得る構造を提供すると共に、電子源アレイの駆動方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本願発明の第１の電子源アレイは、上記目的を達成するために、絶縁性基板上にライン状に配置されたカソード電極と、絶縁性膜を挟んで対向配置されたゲート電極とを具備する電子源アレイであって、前記カソード電極と前記ゲート電極の交差部分に、絶縁性膜中に貫通して形成された細孔を具備し、該細孔中に導電性材料または半導体材料が充填され、かつ該材料が前記カソード電極と電気的に接続されており、前記ゲート電極とは空間を隔てて形成されていることを特徴とする。
【００１５】
このように、カソード電極に直交するようにゲート電極を配設することにより、ディスプレイを実現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可能な構造とすることができる。
【００１６】
好ましくは、電子放出部を形成する前記細孔を有する絶縁性膜が島状に配置されていることを特徴とする。すなわち、電子放出部を形成する細孔を有する絶縁性膜を島状に分割配置し、一つ当たりの面積を小さくすることにより、プロセス中などで生じる、基板、カソード電極、ゲート電極からの熱歪を緩和することができる。
【００１７】
この場合、Ｘ−Ｙマトリクス駆動が可能な構造では、前記カソード電極と前記ゲート電極の交差する領域を単位要素として分割配置しても構わないし、交差領域内を複数の島状に分割配置しても構わない。また、セグメント駆動を行なう場合は、カソード電極とゲート電極の交差する領域内で、電子放出部を形成する前記細孔を有する絶縁性膜を複数分割配置することにより、電子放出領域の大きさに制限されずに電子源アレイを形成できる。これらの分割するサイズは、基板の大きさ、構成材、プロセス温度等を考慮して適宜選択すればよい。
【００１８】
また、前記ゲート電極が、電子放出材料が充填された絶縁性膜内の少なくとも１つの細孔を取り囲むように形成することを特徴とし、この構成により、電子放出部とゲート電極の距離を近接化し、低電圧で動作可能な電子源アレイとすることができる。さらに、前記ゲート電極が細孔を取り囲むように形成されている第１のゲート電極層と、細孔が形成されていない領域に形成されている第２のゲート電極層により構成することにより、特に電子放出材料が充填された細孔の１つ１つを取り囲む形でゲート電極を配設する構造において、ゲート電極膜厚を厚くすることが出来ないことにより生じる、膜厚抵抗増加による電圧降下や、信号遅延の問題を別途電源供給ラインを設けることで解決できる。
【００１９】
また、前記絶縁性膜とゲート電極との間であって、電子放出部となる導電性材料あるいは半導体材料が充填された細孔が形成されていない領域の絶縁性膜上にゲート絶縁層が設けられていることを特徴とする。このように構成することにより、電子放出部を形成する際に、所望の位置の細孔内にのみ電子放出材料を充填する工程で、不要部分に電子放出材料が充填されることを防ぐ事ができる。
【００２０】
また、絶縁性基板上に形成されている前記カソード電極と細孔を有する前記絶縁性膜に充填された前記電子放出部との間に、カソード電極表面からバラスト抵抗層、導電層の順で構成されており、前記導電層がカーボンナノチューブの形成において触媒作用を有する材料、あるいはそれらを主成分とする混合物で構成されていることを特徴とする。好ましくは、前記導電層が鉄、ニッケル、コバルト等の鉄族金属、白金、パラジウム、ルテニウム、ロジウム等の白金族金属、イットリウム、ランタン、セリウム等の希土類金属のうちいずれかの金属で構成されている金属層、あるいはこれらの金属を主成分とする合金層で構成されていることを特徴とする。
【００２１】
細孔中に充填する材料がカーボンナノチューブである場合、導電層を鉄等の触媒作用を有する遷移金属等で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることが可能となり、具体的に、触媒作用を有する材料として、上記材料を用いることができる。
【００２２】
たとえば、特開平１０−１２１２４号公報に記載のような、細孔貫通後に触媒材料を充填し、カーボンナノチューブを成長させる方法ではなく、本願のように、下地電極層にあらかじめ触媒材料を混入することにより、細孔形成後の触媒材料の充填を省くことが可能となる。この引例との差異は、プロセス上は初期に触媒材を設けておくか、後から触媒を入れるかの差となるが、本願による電子源アレイでは、成膜、パターニングという一般的な手法で形成可能なため、歩留まりの面で有利である。また、特開平１０−１２１２４号公報記載のアルミニウム単層での電子源形成では、アルミニウムのパターニングが電子源の形成領域を決めるが、本願のように細孔を形成するアルミニウム層と陽極酸化用の電極層を分離形成することにより、任意の領域に電子源アレイが形成できる。
【００２３】
また、基板表面に形成されている前記カソード電極と細孔を有する前記絶縁性膜に充填された前記電子放出部との間に、カソード電極表面からバラスト抵抗層、導電層の順で構成されており、前記導電層がメッキ法においてシード層として機能する材料により構成されていることを特徴とする。好ましくは、前記導電層が、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属層もしくはニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属を主成分とする合金材料のうち、選択された少なくとも１つの材料により構成されていることを特徴とする。
【００２４】
また、細孔中に充填される材料は、カーボンナノチューブ、若しくは、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属、若しくはボロンナイトライド、シリコン等の半導体材料等より、適宜選択して用いることが可能である。細孔中に充填する材料がカーボンナノチューブである場合、カソード電極層を鉄等の触媒作用を有する遷移金属等で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることができる。
【００２５】
さらに、前記バラスト抵抗層に、陽極酸化用溶剤に対して耐性のあるシリコン、炭化シリコン等の材料を使用することで、前記カソード電極を保護し、更には前記前駆体を完全に絶縁性膜に変換し、細孔を貫通させるためのストッパー層として用いることが出来る。
【００２６】
また、電子源アレイでの放出電子の制御方法において、アノード電極に印加する電圧をＶA 、ゲート電極に印加する電圧をＶG 、電子放出部から前記アノード電極までの距離をｄA 、前記電子放出部から前記ゲート電極までの距離をｄG としたときに、前記電子放出部より放出された電子をＶA ／ｄA ＞ＶG ／ｄG の領域で制御することを特徴とする。これはすなわち、電子放出現象を支配する要因がアノード電圧であることを意味している。
【００２７】
本発明における電子源アレイの構成では、金属により形成されている円錐状のＳｐｉｎｄｔ型金属電子源とは異なり、エミッタは平面状に配置されている。このため本発明での構成でゲート電圧により電子を引き出す場合、ゲート電極とエミッタ表面との距離に電界強度は大きく依存し、エミッタ表面で均一な電界を与えることが出来ない。
【００２８】
これに対して、アノード電圧で引き出す場合、一般的なディスプレイではエミッタが形成されている基板とアノード電極が形成されている基板は、平行平板構成で対向配置されているので、アノード電極が作る等電位面は、エミッタ面では基板に平行になり、ゲート電極が電子放出領域の外周を取り囲むように形成されている場合でも、エミッタ表面で均一な電界を得ることが出来る。
【００２９】
更には、ゲート電極を電子放出領域の上部にメッシュ状に配置した場合でも、エミッタ表面からアノード電極に向かう電気力線は、ゲート電極に直接入ることが無いでの、ゲート電極に吸収される電子を低減でき、放出電子効率を改善できる。
【００３０】
このような駆動が可能であるのは、カーボンナノチューブ、ダイヤモンド、カーボンファイバー等の炭素系材料であり、本発明においては、このような材料を電子放出材料として用いることでより特性の優れた電子源アレイを作製することが出来る。
【００３１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について説明すれば、以下の通りである。
【００３２】
なお、本実施の形態では、本発明の電子源アレイをＸ−Ｙマトリクス駆動が可能なディスプレイ用電子源アレイに適用した構造を説明する。本発明の斜視図を図１（ａ）に示し、図１（ａ）に記載の線分ｘ−ｙでの断面図を図１（ｂ）に示す。
【００３３】
電子放出領域は、直交するカソード電極配線２とゲート電極配線７の交わる部分に形成されており、Ｘ−Ｙマトリクス駆動できるように配置された電子放出部８を有している。また、この電子放出部８は、各々がカソード電極配線２とゲート電極配線７のクロス部分に、独立に配設された絶縁性膜４中の細孔５内に電子放出材料を充填することにより形成された複数のエミッタ６で構成されている。
【００３４】
電子源に電子を供給するカソード電極配線２は、基板１よりカソード電極層２ａ、バラスト抵抗層２ｂ、電子放出部８と接触する導電層２ｃより構成される。
【００３５】
前記エミッタ６がカーボンナノチューブにより構成される場合、前記導電層２ｃは、カーボンナノチューブの形成において触媒作用を有する材料、あるいはそれらを主成分とする混合物で構成されることが好ましく、鉄、ニッケル、コバルト等の鉄族金属、白金、パラジウム、ルテニウム、ロジウム等の白金族金属、イットリウム、ランタン、セリウム等の希土類金属のうちいずれかの金属で構成されている金属層、あるいはこれらの金属を主成分とする合金層等から適宜選択して用いられ、触媒効果によるプロセス温度の低温化、選択成長などの効果を発する。
【００３６】
また、前記エミッタ６がメッキ法で形成される金属である場合、前記導電層２ｃはメッキ材の成長を促進するシード層の役割を果たすよう、電子放出材料に合わせて、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属層もしくはニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属を主成分とする合金材料等により適宜選択して用いられる。
【００３７】
細孔５を有する絶縁性膜４上部には、電子引き出し電極であるゲート電極配線７が形成されており、電子源として機能する。ゲート電極配線７においては、その作製法により膜厚が限定される場合があり、膜厚が薄い場合はゲート配線抵抗が大きくなり、消費電力増大、抵抗のための電圧降下による電子放出位置での印加電圧のバラツキ、信号遅延などを生じる。それらを回避するため、ゲート配線抵抗を低減する目的で、第１のゲート電極層７ａの他に、ゲート補助配線として、該第１のゲート電極層７ａに平行して第２のゲート電極層７ｂを設けることが好ましい。
【００３８】
次に、電子放出部８を形成するための細孔５を有する絶縁性膜４について、本発明の特徴を説明する。この細孔５を有する絶縁性膜４は、基板１上に形成された該絶縁性膜４の前駆体４ａである金属膜を陽極酸化処理することにより得られるのが、代表的作製方法である。細孔５の直径は酸化条件にもよるが、１０〜１００ｎｍ程度で均一性良く形成が可能であるため、現在半導体デバイスプロセスで用いられている高精度なパターン形成技術を用いずに、より簡単に微細な構造を形成することが出来る。
【００３９】
更に、本発明では、細孔５を有する絶縁性膜４の前駆体４ａである金属膜とは別にカソード電極配線２を電極として陽極酸化を行う。この方法により、前駆体４ａである金属膜を完全に酸化できる。特に、カーボンナノチューブを熱ＣＶＤ等を使用して細孔５中に充填する場合、処理温度は１０００℃以上にもなるため、陽極酸化材料として一般的に用いられているアルミニウムは処理温度が融点以上となり、未酸化部分がある場合使用できない。
【００４０】
また、細孔中に充填される材料は、カーボンナノチューブ、若しくは、ニッケル、鉄、コバルト、ロジウム、クロム、白金、銅、金、銀などの金属、若しくはボロンナイトライド、シリコン等の半導体材料等より、適宜選択して用いることが可能である。細孔５中に充填する材料がカーボンナノチューブである場合、カソード電極層を鉄等の触媒作用を有する遷移金属等で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることができる。
【００４１】
また、前駆体４ａの金属膜が基板上に小面積で分割、パターン形成されているため、前述の熱ＣＶＤを用いる高温プロセスであっても、基板や配線間に生じる熱膨張による歪を低減でき、広範囲の温度に対応することが可能となる。このようにして、本発明では現在主流となっているＳｐｉｎｄｔ型金属電子源に比べ、高精度なパターン技術を用いること無く均一な微細電子源を形成し、その密度を２桁以上高めることにより電子放出特性の安定性、再現性を向上させた。
【００４２】
上記電子源アレイの製造方法の概略を図２及び図３を用いて説明する。本例では電子放出材料として、電子放出特性に優れるカーボンナノチューブを使用している。
【００４３】
まず、表面が絶縁性である基板１上にカソード電極層２ａ、バラスト抵抗層２ｂ、導電層２ｃとして鉄合金層を積層形成し、ライン状にパターニングする（図２）。
【００４４】
以下、図２に示す線分ｘ−ｙでの断面図である図３を用いて説明する。図２に示す積層工程の後、ゲート絶縁層３を形成し、電子放出部８となるカソード電極配線２上のゲート絶縁層３を除去する（図３（ａ））。除去した部分にスパッタあるいは電子ビーム蒸着法により前駆体４ａとしてのアルミニウムを埋め込む（図３（ｂ））。絶縁層上に堆積したアルミニウムはＣＭＰあるいはリフトオフ法により取り除く。これにより陽極酸化前の前駆体４ａの形成は終了する。
【００４５】
この後、硫酸溶液中で陽極酸化を行い、前駆体４ａであるアルミニウムを酸化すると共に、アルミナ中に細孔５を形成する。このとき酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。そこで細孔５のバリア層を除去するため、酸化等とは逆方向に電圧を印加し、バリア層のみを除去する（図３（ｃ））。
【００４６】
前記導電層２ｃが白金等のように陽極酸化溶液に耐性がある材料を使用することで、前記カソード電極２ａを保護し、更には前記前駆体４ａを完全に絶縁性膜に変換し、細孔５を導電層２ｃまで貫通させるためのストッパー層として用いることが出来る。これに対して、前記導電層２ｃが鉄等のように陽極酸化溶液に活性である材料を使用するときは、バリア層をドライエッチング法等により除去することが望ましい。この場合、前記導電層２ｃは、ドライエッチング用のストッパー層として用いることができる。
【００４７】
細孔５形成後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるエチレンと水素を流し、細孔５中にカーボンナノチューブを形成するが、カーボンナノチューブ先端がアルミナ表面より僅かに低い位置で、成長を終了する（図３（ｄ））。これはこの後形成する第１のゲート電極層７ａとカーボンナノチューブが接触しないようにするためである。この後、第１のゲート電極層７ａを斜め蒸着法により、各細孔５を取り囲むように形成し（図３（ｅ））、更に抵抗低減用の第２のゲート電極層７ｂを形成、パターニングし、電子源アレイの作製は終了する（図３（ｆ））。また、カーボンナノチューブ先端をアルミナ表面より高い位置まで成長させても、酸素によるプラズマエッチングにより、選択的に突出したカーボンナノチューブのみ除去することは可能である。
【００４８】
以下に、本実施の形態で説明した電子源アレイの構造および製造方法についての実施例を示す。
【００４９】
（実施例１）
本発明に係る第１の実施例を、工程図として図４〜６を用いて、具体的に説明する。まず、図４（ａ）、（ｂ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層を順次積層形成した。この時の各配線幅は１００μｍ、ピッチは２００μｍとし、５ライン形成した（図４（ｂ）は図４（ａ）での線分ｘ−ｙでの断面図）。
【００５０】
次に、図５（ａ）、（ｂ）に示すように、ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子放出部８となる部分のＳｉＯ2 を、レジストマスクを用いてＲＩＥにより除去した（図５（ｂ）は図５（ａ）での線分ｘ−ｙでの断面図）。この時、ゲート絶縁層３に形成した窓の大きさは５０μｍ角であり、窓の数を５×５の合計２５個とした。窓のピッチはカソード電極配線２と同様に２００μｍである。
【００５１】
次に、図５（ａ）での線分ｘ−ｙでの断面図である図６を用いて、製造方法を説明する。除去した部分にスパッタリング法で前駆体４ａとなるアルミニウムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上に堆積したアルミニウムを除去すると共に、アルミニウムの埋め込みを行った（図６（ａ））。この後、シュウ酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。このとき酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。
【００５２】
そこで、細孔５中のバリア層を除去するため、ドライエッチング法を用いて、バリア層のみ除去する（図６（ｂ））。形成した細孔５は、直径６０ｎｍ、ピッチ１００ｎｍであった。細孔５形成後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるエチレンと水素ガスを流しながら、細孔５中にエミッタ６となるカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面より僅かに低い位置（約６０ｎｍ程度）で、成長を終了した（図６（ｃ））。
【００５３】
この後、第１のゲート電極層７ａとなるモリブデンを斜め蒸着法により基板面に対して３０度の角度で２０ｎｍ堆積し、各細孔５を取り囲むように形成した（図６（ｄ））。更に抵抗低減用の第２のゲート電極層７ｂとしてアルミニウム層を１μｍ形成、パターニングし、電子源アレイの作製は終了する（図６（ｅ））。
【００５４】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加レ、ゲート電圧を−２〜４Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で５μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００５５】
（実施例２）
本発明に係る第２の実施例を、工程図として図７〜９を用いて、具体的に説明する。まず、図７（ａ）、（ｂ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層を順次積層形成した。この時の各配線幅は１００μｍ、ピッチは２００μｍとし、５ライン形成した（図７（ｂ）は図７（ａ）での線分ｘ−ｙでの断面図）。
【００５６】
次に、図８（ａ）、（ｂ）に示すように、ゲート絶縁層３としてＳｉＯ2 膜を３μｍ堆積後、電子放出部８となる部分のＳｉＯ2 を、レジストマスクを用いてＲＩＥにより除去した（図８（ｂ）は図８（ａ）での線分ｘ−ｙでの断面図）。ここまでは、第１の実施例と同様であるが、ゲート絶縁層３に形成した窓は３μｍの円形とした。個数、ピッチはそれぞれ、５×５の合計２５個、２００μｍピッチであり前記第１の実施例と同様である。
【００５７】
以下、図８（ａ）での線分ｘ−ｙでの断面図である図９を用いて、製造方法を説明する。除去した部分にスパッタリング法で前駆体４ａであるアルミニウムを３μｍ堆積した後、ＣＭＰによりゲート絶縁層３上に堆積したアルミニウムを除去すると共に、アルミニウムの埋め込みを行った（図９（ａ））。この後、シュウ酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成した後、第１の実施例と同様にバリア層を除去し、細孔５を貫通させた（図９（ｂ））。細孔５形成後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるエチレンと水素ガスを流しながら、細孔５中にカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面に達したところで成長を終了した（図９（ｃ））。
【００５８】
この後、第２のゲート絶縁層９となるＳｉＯ2 膜を３μｍ、ゲート電極配線７となるモリブデン膜を０．５μｍ堆積した（図９（ｄ））。ゲート電極配線７上にレジストでアルミナ部分より大きい４μｍの円形パターンを形成し、モリブデン膜はＲＩＥで、ＳｉＯ2 膜は弗酸で取り除き、カーボンナノチューブを露出させた。引き続き弗酸でアルミナの一部も除去し、電子源としてのエミッタ６となるカーボンナノチューブを１μｍ程度露出させ、電子源作製を終了した（図９（ｅ））。
【００５９】
ＣＶＤを用いてカーボンナノチューブを触媒金属上に配向、形成する技術がＳｈｏｕｓｈａｎＦａｎ等により報告されているが（Ｓｃｉｅｎｃｅ，２８３，５１２，１９９９）、この場合はカーボンナノチューブ端が基板に接しているだけなので、付着強度が著しく弱い。カーボンナノチューブは、その径は細いが長さは数ミクロン程度あり、かつ導電性であるので、工程中で基板より剥離すると、ダストとなり工程を汚染する。また、製品中においても剥離すれば電極間をショートさせる可能性があり、実用的ではない。特開平１０−１２１２４号公報や本発明のように、カーボンナノチューブを微小な細孔中に形成することで、その接触面はチューブ端のみならず、側面も固定されているので基板への付着強度は大きく、プロセス工程中で剥離することは無く、歩溜まりを改善することができる。
【００６０】
上述のようにして、作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で３μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００６１】
（実施例３）
本発明に係る第３の実施例では、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図４〜６を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第１の実施例と同様である。
【００６２】
図４（ａ）、（ｂ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの白金膜を順次形成した。以降、エミッタ材を細孔５に充填するまでは、第１の実施例と同じであるが、本実施例においては、陽極酸化溶液として硫酸を用いており、細孔中のバリア層を除去するため、酸化時とは逆方向に電圧を印加し、バリア層のみ除去した。細孔５形成後は、カーボンナノチューブを形成するのではなく、浴槽中で白金を細孔５中に電界を加えながら析出させた。白金の先端がアルミナ表面より僅かに低い位置（約３０ｎｍ程度）で、成長を終了した（図６（ｃ））。この後のゲート電極配線７の形成、パターニングも第１の実施例と同様の工程を経て、電子源アレイの作製は終了する。
【００６３】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電極として５ｋＶ印加し、ゲート電圧を０〜１０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００６４】
（実施例４）
本発明に係る第４の実施例でも、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図７〜９を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第２の実施例と同様である。
【００６５】
図７（ａ）、（ｂ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの白金膜を順次形成した。以降、エミッタ材を細孔５に充填するまでは、概ね第２の実施例と同じであるが、本実施例においては、陽極酸化溶液として硫酸を用いており、細孔中のバリア層を除去するため、酸化時とは逆方向に電圧を印加し、バリア層のみ除去した。細孔５形成後は、浴槽中で白金を細孔５中に電界を加えながら析出させた。白金の先端がアルミナ表面に達したところで成長を終了した（図９（ｃ））。この後の第２のゲート絶縁層９、ゲート電極配線７形成、パターニングも第２の実施例と同様の工程を経て、電子源アレイの作製は終了する。
【００６６】
以上、作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜１００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００６７】
（実施例５）
本発明に係る第５の実施例を、工程図として図１０〜１６を用いて、具体的に説明する。まず、図１０（ａ）、（ｂ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層、前駆体４ａである３μｍのアルミニウムを順次積層形成した（図１０（ｂ）は叉１０（ａ）での線分ｘ−ｙでの断面図）。
【００６８】
次に、図１１（ａ）、（ｂ）に示すように、硫酸溶液中で陽極酸化を行い、前駆体４ａであるアルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成した後、第１の実施例と同様にバリア層を除去し、細孔５を貫通させた（図１１（ｂ）は図１１（ａ）での線分ｘ−ｙでの断面図）。この後、図１２（ａ）、（ｂ）に示すように、ライン状のレジストパターンを形成し、絶縁性膜４であるアルミナ、導電層２ｃである鉄及びニッケルを主成分とする合金層、バラスト抵抗層２ｂであるアモルファスシリコン膜、カソード電極層２ａであるモリブデン膜を順次エッチングし、ライン状に加工した（図１２（ｂ）は図１２（ａ）での線分ｘ−ｙでの断面図）。このときのライン幅は１００μｍ、ピッチ２００μｍで５本形成した。
【００６９】
次に、図１３（ａ）、（ｂ）に示すように、表面にゲート絶縁層３となるＳｉＯ2 を０．５μｍ堆積する。この層は余分な細孔中に電子放出材料を充填しないためのマスク層としても機能する。堆積したＳｉＯ2 膜に電子放出材料を充填する部分のみ１０μｍピッチで、３μｍ径の円形の窓を１画素につき９個レジストで形成した（図１３（ｂ）は図１３（ａ）での線分ｘ−ｙでの断面図）。電子放出部の窓明け終了後は、図１４（ａ）、（ｂ）に示すように、プラズマＣＶＤ中でカーボンナノチューブの原料となるメタンガスと水素ガスを流しながら、細孔５中にカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面に達したところで成長を終了した（図１４（ｂ）は図１４（ａ）での線分ｘ−ｙでの断面図）。
【００７０】
この後、図１５（ａ）、（ｂ）に示すように、ゲート電極配線７となるモリブデンを０．５μｍ堆積し、更に電子放出材料を充填した電子放出部８のみ露出したレジストマスクを形成し、モリブデン層をエッチングしてエミッタ６を露出させた。引き続き弗酸でアルミナの一部も除去し、エミッタ６となるカーボンナノチューブを１μｍ程度露出させ、電子源作製を終了した（図１５（ｂ）は図１５（ａ）での線分ｘ−ｙでの断面図）。図１６には、電子放出部８の拡大断面図を示す。作製した電子源アレイは、図１５（ａ）を１画素とし、１画素中に９個の電子放出部を有する構成になっており、作製した画素数は、ピッチが２００μｍで５×５の計２５個である。
【００７１】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−５〜１０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１０μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００７２】
（実施例６）
本発明に係る第６の実施例でも、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図１０〜１６を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第５の実施例と同様である。
【００７３】
図１０（ａ）、（ｂ）に示すように、カソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの銅膜、前駆体４ａである３μｍのアルミニウムを順次積層形成した（図１０（ｂ）は図１０（ａ）での線分ｘ−ｙでの断面図）。
【００７４】
以下の工程において、エミッタ材を細孔５に充填するまでは、第５の実施例と同じである。図１４（ａ）、（ｂ）に示すように、細孔５形成後は、浴槽中で銅を細孔５中に電界を加えながら析出させた。銅の先端がアルミナ表面に達したところで、成長を終了した（図１４（ｂ）は図１４（ａ）での線分ｘ−ｙでの断面図）。この後のゲート電極配線７の形成、パターニングも第５の実施例と同様の工程を経て、電子源アレイの作製は終了する。
【００７５】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜１００ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で６μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００７６】
（実施例７）
本発明に係る第７の実施例を、工程図として図１７〜２３を用いて、具体的に説明する。まず、図１７（ａ）、（ｂ）に示すように、シリカ−アルミナ基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのアモルファスシリコン膜、導電層２ｃとして０．１μｍの鉄及びニッケルを主成分とする合金層、前駆体４ａである３μｍのアルミニウムを順次積層形成した（図１７（ｂ）は図１７（ａ）での線分ｘ−ｙでの断面図）。
【００７７】
次に、図１８（ａ）、（ｂ）に示すように、硫酸溶液中で陽極酸化を行い、前駆体４ａであるアルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成した後、第１の実施例と同様にバリア層を除去し、細孔５を貫通させた（図１８（ｂ）は図１８（ａ）での線分ｘ−ｙでの断面図）。
【００７８】
この後、図１９（ａ）、（ｂ）に示すように、ライン状のレジストパターンを形成し、絶縁性膜４であるアルミナ、導電層２ｃである鉄及びニッケルを主成分とする合金層、バラスト抵抗層２ｂであるアモルファスシリコン膜、カソード電極層２ａであるモリブデン膜を順次エッチングしライン状に加工した（図１９（ｂ）は図１９（ａ）での線分ｘ−ｙでの断面図）。このときのライン幅は１００μｍ、ピッチが２００μｍで５本形成した。
【００７９】
図２０（ａ）、（ｂ）に示すように、表面にゲート絶縁層３となるＳｉＯ2 を０．１μｍ堆積する。この層は余分な細孔中に電子放出材料を充填しないためのマスク層としても機能する。堆積したＳｉＯ2 に電子放出材料を充填する部分のみ１０μｍピッチで、１０μｍ径の円形の窓を１画素につき９個レジストで形成した（図２０（ｂ）は図２０（ａ）での線分ｘ−ｙでの断面図）。
【００８０】
図２１（ａ）、（ｂ）に示すように、電子放出部の窓明け終了後は、プラズマＣＶＤ中でカーボンナノチューブの原料となるメタンガスと水素ガスを流しながら、細孔５中にカーボンナノチューブを形成した。カーボンナノチューブの先端がアルミナ表面より僅かに低い位置（約３０ｎｍ程度）で、成長を終了した（図２１（ｂ）は図２１（ａ）での線分ｘ−ｙでの断面図）。
【００８１】
この後、図２２（ａ）、（ｂ）に示すように、第１のゲート電極層７ａとなるモリブデンを斜め蒸着法により基板面に対して３０度の角度で２０ｎｍ堆積し、各細孔５を取り囲むように形成し、更に抵抗低減用の第２のゲート電極層７ｂとしてアルミニウム層を１μｍ形成、パターニングし、電子源アレイの作製は終了する（図２２（ｂ）は図２２（ａ）での線分ｘ−ｙでの断面図）。図２３には、電子放出部８の拡大断面図を示す。作製した電子源アレイは、図２２（ａ）を１画素とし、１画素中に９個の電子放出部を有する構成になっており、作製した画素数は、ピッチが２００μｍで５×５の計２５個である。
【００８２】
上述のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−２〜４Ｖの範囲で変化させエミッション電流を確認した。アノード電流は１画素当たり最大で１０μＡ得られ、またアドレスした画素数に比例してアノード電流が変化することを確認した。
【００８３】
（実施例８）
本発明に係る第８の実施例を、工程図として図１７〜２４を用いて、具体的に説明する。電子源アレイの構成は第７の実施例と同じにした。図２１（ａ）、（ｂ）に示すように、第７の実施例と同様に電子放出材料として、カーボンナノチューブを絶縁性膜４の細孔５中に充填する（図２１（ｂ）は図２１（ａ）での線分ｘ−ｙでの断面図）。
【００８４】
この後、図２４（ａ）、（ｂ）に示すように、ゲート電極配線７を形成する前に、電解メッキでカーボンナノチューブに選択的にニッケルを析出させ、エミッタ６であるカーボンナノチューブ先端にキャップ１０を形成する（図２４（ｂ）は図２４（ａ）での線分ｘ−ｙでの断面図で１画素分を拡大）。これはゲート電極配線７を形成した場合に、エミッタ６とゲート電極配線７との間にショートが発生しないよう確実に分離するための工程である。
【００８５】
この後、図２２（ａ）、（ｂ）に示すように、ゲート電極配線７としての第１のゲート電極層７ａを形成後、リフトオフによりニッケルを除去し、ゲート開口部を設け更に第２のゲート電極層７ｂとしてアルミニウム層を１μｍ形成、パターニングし、電子源アレイの作製は終了する（図２２（ｂ）は図２２（ａ）での線分ｘ−ｙでの断面図）。
【００８６】
以上の実施の形態１では、エミッタ６を形成する際に必要な導電層２ｃをカソード電極配線２に予め積層形成した場合について説明したが、本願はこれに限定されるものではなく、エミッタ６を形成する際に必要な導電層２ｃをカソード電極配線２に予め積層形成しなくてもよく、この場合の例について以下の実施の形態２で説明する。
【００８７】
〔実施の形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。
【００８８】
なお、本実施の形態では、前記実施の形態１と同様に、細孔中に電子放出材料を充填したＸ−Ｙマトリクス駆動が可能なディスプレイ用電子源アレイに適用した構造について説明する。本発明の斜視図を図２５（ａ）に示し、図２５（ａ）に記載の線分ｘ−ｙでの断面図を図２５（ｂ）に示す。
【００８９】
電子放出領域は、直交するカソード電極配線２とゲート電極配線７の交わる部分に形成されており、Ｘ−Ｙマトリクス駆動できるように配置された電子放出部８を有している。また、この電子放出部８は、各々がカソード電極配線２とゲート電極配線７のクロス部分に、独立に配設された絶縁性膜４中の細孔５内に電子放出材料を充填することにより形成された複数のエミッタ６で構成されている。
【００９０】
電子源に電子を供給するカソード電極配線２は、基板１上に積層されたカソード電極層２ａと、該カソード電極層２ａ上に積層され、前記電子放出部８と電気的に接続されるバラスト抵抗層２ｂとで構成される。
【００９１】
また、エミッタ６は、絶縁性膜４中の細孔５内に各々が電気的に絶縁された状態で形成されており、カソード電極層２ａとはバラスト抵抗層２ｂを介して電気的に結合している。このときの本発明の等価回路図を図２６（ａ）に、従来構成での等価回路図を図２６（ｂ）に示す。
【００９２】
図２６（ｂ）に示す従来構成では、各エミッタ６には材料として有する内部抵抗１１しか入っていないため、抵抗による放出電流の制限は受け難く、不均一、不安定を引き起こし易い。
【００９３】
これに対し、図２６（ａ）に示す本発明の構成では、各エミッタ６は内部抵抗１１を有し、バラスト抵抗層２ｂに直列に接続しており、それらは独立に並列にカソード電極層２ａに接続している。カソード電極層２ａから電子がエミッタ６に供給されると、バラスト抵抗層２ｂによりその電流量に比例した電圧降下が生じるため、放出しやすいエミッタ６は電流量に制限がかかり、放出量の均一化、安定化が図れる。また、この効果は、電子放出部８内のみならず、基板１上に形成される全ての電子源において同様に作用するため、電子源アレイの均一性も得ることが出来る。
【００９４】
なお、図２６（ａ）（ｂ）に示すように、カソード電極層２ａとゲート電極配線７とがアノード電極１２に接続されているが、このアノード電極１２とエミッタ６との関係については、後述する。
【００９５】
次に、電子放出部８を構成するための細孔５を有する絶縁性膜４について、本発明の特徴を説明する。この細孔５を有する絶縁性膜４は、基板１上に形成された金属膜である前駆体４ａを陽極酸化処理することにより得られるのが、代表的作製方法である。細孔５の直径は酸化条件にもよるが、１０〜１００ｎｍ程度で均一性良く形成が可能であるため、現在半導体デバイスプロセスで用いられている高精度なパターン形成技術を用いずに、より簡単に微細な構造を形成することが出来る。
【００９６】
また、前駆体４ａの金属膜が基板１上に小面積で分割、パターン形成されているため、前述の熱ＣＶＤを用いる高温プロセスであっても、基板１や配線間に生じる熱膨張による歪を低減でき、広範囲の温度に対応することが可能となる。
【００９７】
このようにして、本発明では現在主流となっているＳｐｉｎｄｔ型金属電子源に比べ、高精度なパターン技術を用いること無く均一な微細電子源を形成し、その密度を２桁以上高めることにより電子放出特性の安定性、再現性を向上させている。
【００９８】
上記電子源アレイの製造方法の概略を、図２７（ａ）〜（ｃ）及び図２８（ａ）〜（ｃ）を用いて説明する。本例では電子放出材料として、電子放出特性に優れるカーボンナノチューブを使用している。
【００９９】
まず、表面が絶縁性である基板１上にカソード電極配線２を構成するカソード電極層２ａ、バラスト抵抗層２ｂを積層形成し、ライン状にパターニングし（図２７（ａ））、更にスパッタあるいは電子ビーム蒸着法とフォトリソーエッチング法を用いて前駆体４ａであるアルミニウムを電子放出部８となる部分にのみ積層する（図２７（ｂ）、図２７（ｃ））（図２７（ｃ）は図２７（ｂ）での線分ｘ−ｙでの断面図）。
【０１００】
以下、図２７（ｂ）に示す線分ｘ−ｙでの断面図である図２８を用いて説明する。図２７（ａ）〜（ｃ）に示す積層工程の後、硫酸溶液中で陽極酸化を行い、絶縁性膜４の前駆体４ａであるアルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。このとき、絶縁性膜４の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。そこで、細孔５中のバリア層を除去するため、陽極電圧を徐々に下げながら、バリア層のみ除去する（図２８（ａ））。
【０１０１】
この後メッキ法により、細孔底部にカーボンナノチューブ成長において触媒作用を有する材料（例えば、鉄、ニッケル、コバルト等の鉄族金属や白金、ロジウム等）を形成し、カーボンナノチューブの形成を行う。
【０１０２】
カーボンナノチューブの形成は、カーボンナノチューブの原料となるメタン、エタン、プロパン、エチレン、プロピレン等の炭化水素系のガスを流し、熱ＣＶＤ法、プラズマＣＶＤ法により細孔５中にエミッタ６となるカーボンナノチューブを形成する（図２８（ｂ））。
【０１０３】
また、カーボンナノチューブの代わりに前記触媒金属をメッキ法で形成すると同様に、細孔５内に金属を充填することでエミッタ６を形成することも出来る。この後、ゲート絶縁層３、ゲート電極配線７を順次成膜し、更に電子放出部８をフォトリソーエッチング法を用いて露出させ、電子源アレイの作製は終了する（図２８（ｃ））。エッチングの際には、エミッタ６であるカーボンナノチューブを絶縁性膜４表面より突出させるためのエッチングも同時に行う。
【０１０４】
以下に、本実施の形態で説明した電子源アレイの構造および製造方法についての実施例を示す。
【０１０５】
（実施例９）
本発明に係る第９の実施例を、工程図として図２７（ａ）〜（ｃ）および図２８（ａ）〜（ｃ）を用いて、具体的に説明する。
【０１０６】
まず、図２７（ａ）に示すように、シリカ−アルミナからなる基板１上にカソード電極配線２のカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。この時の各配線幅は２０μｍ、ピッチは３０μｍとし、３ライン形成した。
【０１０７】
次に、図２７（ｂ）、（ｃ）（図２７（ｃ）は図２７（ｂ）での線分ｘ−ｙでの断面図）に示すように、細孔５を有する絶縁性膜４の前駆体４ａであるアルミニウム膜をスパッタ法により３μｍ堆積した後、フォトリソ工程とエッチングにより電子放出部８となる部分のみに島状に残した。
【０１０８】
以下、図２７（ｂ）に示す線分ｘ−ｙでの断面図である図２８（ａ）〜（ｃ）を用いて説明する。この後、硫酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。バラスト抵抗層２ｂであるシリコンは、陽極酸化においては下地金属のカソード電極層２ａを陽極酸化溶液より保護することと、アルミニウム陽極酸化のストップ層の役割を果している。
【０１０９】
このようにバラスト抵抗層２ｂは、高抵抗材料であると共に、陽極酸化溶液に対して腐食されない材料が好ましく、同様の材料としてＳｉＣ等を用いても構わない。陽極酸化は前述の通り、バラスト抵抗層２ｂであるシリコン膜に到達すると酸化は終了するが、酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。
【０１１０】
そこで、細孔５中のバリア層を除去するため、陽極電圧を徐々に下げながら、バリア層のみ除去した（図２８（ａ））。形成した細孔５は直径３０ｎｍ、ピッチが４０ｎｍであった。この後は、メッキ法により触媒金属であるニッケルを細孔５の底部に形成し、プラズマＣＶＤ法でカーボンナノチューブの原料となるメタンガスと希釈用の水素ガスを流しながら、細孔５中にエミッタ６となるカーボンナノチューブを形成した（図２８（ｂ））。
【０１１１】
次に、ゲート絶縁層３としてＳｉＯ2 膜を５μｍ、ゲート電極配線７となるモリブデン膜０．４μｍを堆積した。この後、まず、ゲート電極配線７のライン分離のためモリブデン膜上にレジストマスクを形成しＲＩＥにより除去分離し、次に分離したゲート電極配線７間をレジストにより保護し、ゲート電極配線７であるモリブデン膜をマスクとして弗酸によりゲート絶縁層３であるＳｉＯ2 膜のエッチングを行い、ゲート電極配線７のライン分離と電子放出部８の開口が完了する。ＳｉＯ2 膜のエッチングの際には、エミッタ６であるカーボンナノチューブを絶縁性膜４表面より突出させるためのエッチングも同時に行っている。
【０１１２】
電子放出部８の開口窓の大きさは、５μｍ角であり、３×３の合計９個の電子源を作製した（図２８（ｃ））。
【０１１３】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で５μＡ得られ、また、アドレスした画素数に比例してアノード電流が安定に変化することを確認した。
【０１１４】
電子源アレイの駆動においては、前述の通りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６（ａ））に印加する電圧をＶA 、ゲート電極配線７に印加する電圧をＶG 、電子放出部８から前記アノード電極１２までの距離をｄA 、前記電子放出部８から前記ゲート電極配線７までの距離をｄG ）の領域でエミッション電流制御が確認でき、更には同じ面積で形成した金属エミッタであるＳｐｉｎｄｔ型金属電子源より蛍光板に現れる輝点の大きさが充分小さいことも確認できた。
【０１１５】
また、同様の工程で本実施例におけるバラスト抵抗層２ｂとして機能するシリコン膜を挿入していない電子源アレイも作製し、バラスト抵抗層２ｂの機能確認も行った。本実施例では、エミッション電流が１μＡ時に電流変動は±５％程度であったものが、バラスト抵抗層２ｂを有しない電子源アレイでは、同様のエミッション電流１μＡ時の変動は±１５％を越えており、本実施例ほど安定な電流を得ることが出来なかった。
【０１１６】
（実施例１０）
本発明に係る第１０の実施例では、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図２７（ａ）〜（ｃ）および図２８（ａ）〜（ｃ）を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第９の実施例と同様である。電子源アレイの仕様も同じである。
【０１１７】
図２７（ａ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。以降、電子放出材料を細孔５に充填するまでは、第９の実施例と同じである。細孔５形成（図２８（ａ））後は、カーボンナノチューブを形成するのではなく、浴槽中で銅を細孔５中に電界を加えながら析出させた（図２８（ｂ））。この後のゲート絶縁層３、ゲート電極配線７の形成、パターニングも第９の実施例と同様の工程を経て、電子源アレイの作製は終了する（図２８（ｃ））。
【０１１８】
上述のようにして作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜２００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で３μＡ得られ、また、アドレスした画素数に比例してアノード電流が変化することを確認した。
【０１１９】
（実施例１１）
本発明に係る第１１の実施例を、工程図として図２９（ａ）〜（ｃ）及び図３０（ａ）〜（ｃ）を用いて、具体的に説明する。本実施例は、その構造、製造方法は前記実施例９に準ずる。実施例９ではカソード電極配線２とゲート電極配線７の交差する電子放出部８に対し１つのゲート開口部１３を形成したものであるが、本実施例では絶縁性膜４の面積を大きくし、その中に複数個のゲート開口部１３を設けたものである。ディスプレイに適用する場合、本実施例では１つの画素に複数個のゲート開口部１３（図３０（ｃ））を有するので、その構成としてはＳｐｉｎｄｔ型金属電子源に似ている。今回作製した絶縁性膜４の大きさは１００μｍ角とした。
【０１２０】
まず、図２９（ａ）に示すように、シリカ−アルミナからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。この時の各配線幅は１５０μｍ、ピッチは３００μｍとし、２ライン形成した。
【０１２１】
次に、図２９（ｂ）、（ｃ）（図２９（ｃ）は図２９（ｂ）での線分ｘ−ｙでの断面図）に示すように、細孔５を有する絶縁性膜４の前駆体４ａであるアルミニウム膜をスパッタ法により３μｍ堆積した後、フォトリソ工程とエッチングにより電子放出部８となる部分のみに島状に残した。
【０１２２】
以下、図２９（ｂ）に示す線分ｘ−ｙでの断面図である図３０（ａ）〜（ｃ）を用いて説明する。この後、硫酸溶液中で陽極酸化を行い、アルミニウムを酸化すると共に、絶縁性膜４であるアルミナ中に細孔５を形成する。
【０１２３】
バラスト抵抗層２ｂであるシリコンは、陽極酸化においては下地金属のカソード電極層２ａを陽極酸化溶液より保護することと、アルミニウム陽極酸化のストップ層の役割を果している。このようにバラスト抵抗層２ｂは、高抵抗材料であると共に、陽極酸化溶液に対して腐食されない材料が好ましく、同様の材料としてＳｉＣ等を用いても構わない。陽極酸化は前述の通り、バラスト抵抗層２ｂであるシリコン膜に到達すると酸化は終了するが、酸化膜の電極界面にはバリア層が形成されているため、細孔５は電極まで貫通していない。
【０１２４】
そこで、細孔５中のバリア層を除去するため、陽極電圧を徐々に下げながら、バリア層を除去した（図３０（ａ））。形成した細孔５は直径３０ｎｍ、ピッチは４０ｎｍであった。この後は、メッキ法により触媒金属であるニッケルを細孔５の底部に形成し、プラズマＣＶＤ法でカーボンナノチューブの原料となるメタンガスと希釈用の水素ガスを流しながら、細孔５中にエミッタ６となるカーボンナノチューブを形成した（図３０（ｂ））。
【０１２５】
次に、ゲート絶縁層３としてＳｉＯ2 膜を５μｍ、ゲート電極配線７となるモリブデン膜０．４μｍを堆積した。この後、まず、ゲート電極配線７のライン分離のためモリブデン膜上にレジストマスクを形成しＲＩＥにより除去分離し、次に、分離したゲート電極配線７間をレジストにより保護し、ゲート電極配線７であるモリブデン膜をマスクとして弗酸によりゲート絶縁層３であるＳｉＯ2 膜のエッチングを行い、ゲート電極配線７のライン分離と電子放出部８の開口となるゲート開口部１３が完了する（図３０（ｃ））。ＳｉＯ2 膜エッチングの際には、エミッタ６であるカーボンナノチューブを絶縁性膜４表面より突出させるためのエッチングも同時に行っている。
【０１２６】
ゲート開口部１３の開口窓の大きさは、５μｍφ、そのピッチは２０μｍである。１００μｍ角の一つの絶縁性膜４内に４×４＝１６個であり、合計１６×４＝６４個のゲート開口部１３を有する電子源アレイを作製した。
【０１２７】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を−２Ｖ〜２０Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で４０μＡ得られ、また、アドレスした画素数に比例してアノード電流が安定に変化することを確認した。
【０１２８】
電子源アレイの駆動においては、前述の通りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図２６（ａ））に印加する電圧をＶA 、ゲート電極配線７に印加する電圧をＶG 、電子放出部８から前記アノード電極１２までの距離をｄA 、前記電子放出部８から前記ゲート電極配線７までの距離をｄG ）の領域でエミッション電流制御が確認できた。
【０１２９】
また、同様の工程で本実施例におけるバラスト抵抗層２ｂとして機能するシリコン膜を挿入していない電子源アレイも作製し、バラスト抵抗層２ｂの機能確認も行った。本実施例では、エミッション電流が１μＡ時に電流変動は±１％以下であったものが、バラスト抵抗層２ｂを有しない電子源アレイでは、同様のエミッション電流１μＡ時の変動は±５〜１０％程度であり、本実施例ほど安定な電流を得ることが出来なかった。
【０１３０】
（実施例１２）
本発明に係る第１２の実施例でも、カーボンナノチューブ作製のための高温プロセスを必要としない構造について説明する。実施例を、工程図として図２９（ａ）〜（ｃ）及び図３０（ａ）〜（ｃ）を用いて、具体的に説明するが、基板１はガラス基板を用いること以外、概ね第１１の実施例と同様である。電子源アレイの仕様も同じである。
【０１３１】
図２９（ａ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして０．４μｍのモリブデン膜、バラスト抵抗層２ｂとして０．５μｍのシリコン膜を順次積層形成した。以降、電子放出材料を細孔５に充填するまでは、第１１の実施例と同じである。細孔５形成（図３０（ａ））後は、浴槽中で銅を細孔５中に電界を加えながら析出させた。銅の先端がアルミナ表面に達したところで成長を終了した（図３０（ｂ））。この後のゲート絶縁層３、ゲート電極配線７の形成、パターニングも第１１の実施例と同様の工程を経て、電子源アレイの作製は終了する（図３０（ｃ））。
【０１３２】
以上作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０〜２００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で１０μＡ得られ、また、アドレスした画素数に比例してアノード電流が変化することを確認した。
【０１３３】
上述した実施の形態１および実施の形態２では、電子放出部８の絶縁性膜４に細孔５を設けて、前記細孔５の中に電子放出材料を充填することにより、個々のエミッタが電気的に分離された、形状均一性および電界集中効率がよく、高密度に垂直配向した電子源の形成について示したが、以下の実施の形態３では、微小な大きさの電子放出材料を主成分とする集合体を複数に分割配置した例について説明する。
【０１３４】
〔実施の形態３〕
本発明のさらに他の実施の形態について説明すれば、以下の通りである。
【０１３５】
なお、本実施の形態では、微小な大きさの電子放出材料を主成分とする集合体により電子放出部が形成されている電子源アレイをＸ−Ｙマトリクス駆動が可能なディスプレイ用電子源アレイに適用した構造について説明する。本発明の斜視図を図３１（ａ）に示し、図３１（ａ）に記載の線分ｘ−ｙでの断面図を図３１（ｂ）に示す。
【０１３６】
電子放出領域は、直交するカソード電極配線２とゲート電極配線７の交わる部分に形成されており、Ｘ−Ｙマトリクス駆動できるように配置された電子放出部８を有している。また、この電子放出部８は、各々がカソード電極配線２とゲート電極配線７のクロス部分において、複数の領域に分割され、各分割領域は、微小な大きさの電子放出材料を主成分とする集合体により構成される複数のエミッタ６で構成されている。
【０１３７】
電子源に電子を供給するカソード電極配線２は、基板１上に積層されたカソード電極層２ａと、該カソード電極層２ａ上に積層され、前記電子放出部８と電気的に接続されるバラスト抵抗層２ｂとで構成される。
【０１３８】
また、エミッタ６は、各々が空間的に分離された状態で形成されており、カソード電極層２ａとはバラスト抵抗層２ｂを介して電気的に結合している。このときの本発明の等価回路図を図３２（ａ）に、従来構成での等価回路を図３２（ｂ）に示す。
【０１３９】
図３２（ｂ）に示した従来構成では、各エミッタ６には材料として有する内部抵抗１１しか入っていないため、抵抗による放出電流の制限は受け難く、更に電子放出部８内に平面状に展開する連続なペースト膜として形成されているため、膜内での不均一、不安定を抑制する機能を持ち合わせていない。
【０１４０】
これに対して、図３２（ａ）に示した本発明の構成では、従来では一体となっていたペースト膜を空間的に小サイズに分離分割しているので、電子放出点を電子放出部８内に分散することが出来る。
【０１４１】
つまり、本発明の電子源アレイでは、各エミッタ６は、内部抵抗１１を有し、バラスト抵抗層２ｂに直列に接続しており、それらは独立に並列にカソード電極層２ａに接続している。カソード電極層２ａから電子がエミッタ６に供給されると、バラスト抵抗層２ｂによりその電流量に比例した電圧降下が生じるため、放出しやすいエミッタ６は電流量に制限がかかり、放出量の均一化、安定化が図れる。また、この効果は、電子放出部８内のみならず、基板１上に形成される全ての電子源において同様に作用するため、電子源アレイの均一性も得ることが出来る。
【０１４２】
更には、本発明では、印刷法、インクジェット法などの安価な製造方法を適用できるので、大面積の電子源アレイを低コストで作製することが出来る。
【０１４３】
このようにして、本発明では現在主流となっているＳｐｉｎｄｔ型金属電子源に比べ、安価な製造方法で均一な微細電子源を形成し、電子放出特性の安定性、再現性を向上させるとともに、大面積に適した電子源アレイを提供することができる。
【０１４４】
上記電子源アレイの製造方法の概略を図３３（ａ）（ｂ）及び図３４を用いて説明する。本例では電子放出材料として粉体として扱え、且つ電子放出特性に優れるカーボンナノチューブを使用している。
【０１４５】
まず、表面が絶縁性である基板１上にストライプ状のカソード電極配線２を構成するカソード電極層２ａ、バラスト抵抗層２ｂを印刷法により積層形成（図３３（ａ））し、その上にペースト状にしたカーボンナノチューブを同様に印刷法により、電子放出部８に複数分離して形成し、エミッタ６とする（図３３（ｂ））。更に、電子放出部８を取り囲むようにゲート絶縁層３、ゲート電極配線７を形成して、図３４に示すように電子源アレイの作製を完了する。
【０１４６】
以下に、本実施の形態で説明した電子源アレイの構造および製造方法についての実施例を示す。
【０１４７】
（実施例１３）
本発明に係る第１３の実施例を、工程図として図３３（ａ）（ｂ）及び図３４を用いて具体的に説明する。
【０１４８】
まず、図３３（ａ）に示すように、ガラスからなる基板１上にカソード電極層２ａとして１０μｍの銀膜、バラスト抵抗層２ｂとして５μｍの酸化ルテニウム膜を順次印刷法により積層形成した。この時の各配線幅は２００μｍ、ピッチは５００μｍとし、３ライン形成した。
【０１４９】
次に、プラズマＣＶＤ法により別途作製した長さ５μｍ程度のカーボンナノチューブをフリットガラスパウダーと共に溶媒中に混合し、ペーストを作製した。このペーストを図３３（ｂ）に示すように、ステンレスで作製した開口径２５μｍ、ピッチが５０μｍのマスクを用いて、バラスト抵抗層２ｂである酸化ルテニウム膜上に３×３個＝９個のエミッタ６を形成した（図３３（ｂ））。
【０１５０】
この後、プラズマディスプレイで用いられている絶縁ペーストを用いて２００μｍ厚のゲート絶縁層３と、銀ペーストを用いて１０μｍ厚のゲート電極配線７を印刷法により順次積層し、大気中で焼成を行い電子源アレイの作製を完了した（図３４）。
【０１５１】
本実施例では、電子放出材料であるカーボンナノチューブをフリットガラスパウダー及び有機溶媒中に分散させて、ペーストを形成したが、例えば、微小ノズルを用いて、エミッタを形成する場合は、例えばレジスト材やセルロース系材料等のポリマー中に分散させることが好ましい。
【０１５２】
また、本実施例ではゲート電極配線７を電子放出部８の外周を取り囲むように配置したが、電子放出部８上部にメッシュ状の電極として配置しても構わない。
【０１５３】
以上のように作製した電子源アレイの上方１ｍｍに蛍光板を配置し、アノード電圧として５ｋＶ印加し、ゲート電圧を０Ｖ〜５００Ｖの範囲で変化させエミッション電流を確認した。アノード電流は、１画素当たり最大で２０μＡ得られ、また、アドレスした画素数に比例してアノード電流が安定に変化することを確認した。
【０１５４】
電子源アレイの駆動においては、前述の通りＶA ／ｄA ＞ＶG ／ｄG （アノード電極１２（図３２（ａ））に印加する電圧をＶA 、ゲート電極配線７に印加する電圧をＶG 、電子放出部８から前記アノード電極１２までの距離をｄA 、前記電子放出部８から前記ゲート電極配線７までの距離をｄG ）の領域で放出電流量が制御出来ることを確認した。このような駆動方法において、本実施例ではゲート電極配線７を電子放出部８の外周を取り囲むように配置したが、電子放出部８上部にメッシュ状の電極として配置しても構わない。
【０１５５】
また、同様の工程で本実施例におけるバラスト抵抗層２ｂとして機能するシリコン膜を挿入していない電子源アレイとエミッタ６を連続膜で形成した電子源アレイも作製し、エミッタ分離分割効果とバラスト抵抗層２ｂの機能確認も行った。エミッタ分離分割効果においては、蛍光板の発光により確認し、輝点の数は増加していた。また、バラスト抵抗層２ｂを挿入したものは、エミッション電流が１μＡ時に電流の変動が±５〜１０％程度と前記実施の形態２の実施例９に比べ変動はやや大きかったが、バラスト抵抗層２ｂを挿入していないものは±２０％を越えており、本実施例ほど安定な電流を得ることが出来なかった。
【０１５６】
また、電子源アレイの製造方法において、絶縁性基板表面にカソード電極をパターニング形成する工程と、前記カソード電極及び前記絶縁性基板上に絶縁膜をパターニング形成する工程と、前記バラスト抵抗層をパターニング形成する工程と、前記バラスト抵抗層上に導電層をパターニング形成する工程と、ゲート絶縁膜をパターニング形成する工程と、前記導電層上に前記細孔を有する絶縁性膜となる前駆体をパターニング形成する工程と、前記前駆体に細孔を形成しかつ絶縁性膜に変換する工程と、絶縁性膜をパターニング形成する工程と、細孔に電子放出材料を充填する工程と、ゲート電極をパターニング形成する工程とを含み、更に、ゲート電極のパターン形成工程が第１のゲート電極をパターニング形成する工程と、第２のゲート電極をパターニング形成する工程である場合も含むことを特徴としてもよい。
【０１５７】
更に、前記製造工程のうち、細孔を有する絶縁性膜となる前駆体をパターニング形成する工程後、前記前駆体に細孔を形成する工程において、カソード電極を電極として陽極酸化法を用いることを特徴としてもよい。すなわち、前記細孔を有する絶縁性膜を形成する方法が、陽極酸化法であり、陽極酸化により形成されたバリア層を除去し、細孔を貫通させる方法が、陽極酸化と逆の電圧を印加することによりバリア層を溶解する方法であることを特徴としてもよい。このとき、前記導電層に、陽極酸化溶液に対して耐性のある白金、金等の材料を使用することで、前記カソード電極を保護し、更には前記前駆体を完全に絶縁性膜に変換し、細孔を貫通させるためのストッパー層として用いることが出来る。
【０１５８】
また、前記絶縁性膜の細孔中に電子放出材料としてカーボンナノチューブを充填する方法としては、熱、あるいは電磁波（マイクロ波、光等）により、原材料ガスを分解、励起するＣＶＤ法等により適宜選択して用いることが出来、電子放出材料として金属を充填する方法は、メッキ法等を用いることが出来る。
【０１５９】
本発明の電子源アレイは、絶縁性基板上に形成されているカソード電極と細孔を有する絶縁性膜に充填された電子放出部との間に、バラスト抵抗層が挿入されている構造であってもよい。
【０１６０】
本構造においては、細孔中に規則正しく電子放出部が基板に垂直配向して形成されており、且つ、それぞれの電子放出部は細孔により電気的に絶縁されているので、このようにバラスト抵抗層（放出電流制限用の抵抗層）を配置することにより、一つ一つの電子放出部に並列にバラスト抵抗層を挿入できるので、電子源アレイの動作を安定化、均一化できる。
【０１６１】
電子源アレイの製造方法において、基板表面にカソード電極をパターニング形成する工程と、バラスト抵抗層をパターニング形成する工程と、前記バラスト抵抗層上に細孔を有する絶縁性膜となる前駆体をパターニング形成する工程と、前記前駆体に細孔を形成しかつ絶縁性膜に変換する工程と、前記細孔に電子放出材料を充填する工程と、ゲート電極をパターン形成する工程と、ゲート絶縁膜をパターニング形成する工程とを含み、更に、ゲート電極のパターン形成工程が第１のゲート電極をパターニング形成する工程と、第２のゲート電極をパターニング形成する工程である場合も含むことを特徴としてもよい。
【０１６２】
更に、前記製造工程のうち、細孔を有する絶縁性膜となる前駆体をパターニング形成する工程後、前記前駆体に細孔を形成する工程において、カソード電極を電極として陽極酸化法を用いることを特徴としてもよい。
【０１６３】
すなわち、前記細孔を有する絶縁性膜を形成する方法が、陽極酸化法であり、陽極酸化により形成されたバリア層を除去し、細孔を貫通させる方法が、陽極酸化と逆の電圧を印加することによりバリア層を溶解する方法であることを特徴としてもよい。
【０１６４】
本願発明の電子源アレイは、上記目的を達成するために、絶縁性基板上にライン状に配置されたカソード電極と、絶縁性膜を挟んで対向配置されたゲート電極とを具備する電子源アレイであって、前記ゲート電極は、前記カソード電極上に平面状に展開する電子放出領域を取り囲むよう配置され、且つ、前記電子放出領域内には、前記カソード電極上に複数個に分離分割された電子放出部が形成され、該電子放出部は、微小な大きさの電子放出材料を主成分とする集合体より構成されていてもよい。
【０１６５】
すなわち、上記電子放出部が微小な大きさの電子放出材料（例えば、カーボンナノチューブ、カーボンファイバー、黒鉛、ダイヤモンド、ダイヤモンドライクカーボン等の炭素系材料）を主成分とする集合体より構成されている場合において、ゲート電極に取り囲まれたカソード電極上に形成されている電子放出部が、電子放出領域内で複数に分離分割形成されている構成であってもよい。
【０１６６】
このように前記電子放出部が微小な大きさの電子放出材料の集合体より構成されており、前記カソード電極上に形成されている前記電子放出部が膜状に展開している場合には、細孔中に規則正しく電子放出部が形成されている場合と異なり、電子放出点の制御は困難であり電子放出は膜面内でランダムに生じる。前記電子放出部を電子放出領域内で複数に分離分割することで電子放出点が分散され、電子源アレイの動作を安定化、均一化できる。
【０１６７】
更には、前記カソード電極と電子放出領域内で複数に分離分割された前記電子放出部との間にバラスト抵抗層を挿入してもよい。
【０１６８】
このように、バラスト抵抗層を配置することにより、一つ一つの電子放出部に並列にバラスト抵抗層が挿入されるため、電子源アレイの動作をより安定化、均一化できる。
【０１６９】
電子源アレイの製造方法において、基板表面にカソード電極をパターニング形成する工程と、バラスト抵抗層をパターニング形成する工程と、前記バラスト抵抗層上に電子放出材料をパターニング形成する工程と、ゲート電極をパターニング形成する工程と、ゲート絶縁膜をパターニング形成する工程とを含むことを特徴としてもよい。
【０１７０】
また、カソード電極上に平面状に展開する電子放出領域内に複数に分離分割された前記電子放出部を形成する製造方法において、電子放出部がカーボンナノチューブ、カーボン ファイバー、黒鉛、ダイヤモンド、ダイヤモンドライクカーボン等の微小な大きさの電子放出材料を主成分とする集合体で構成される場合、カソード電極上に平面状に展開する電子放出領域内に複数に分離分割された前記電子放出部を形成する方法が、前記電子放出部を構成する微小電子放出材料を分散媒に分散させた分散溶液を、パターニングされたマスクを用いて印刷法により分離分割形成する、あるいは前記分散溶液を微小なノズルより吐出することにより分離分割形成することを特徴としてもよい。
【０１７１】
前記電子放出部は、微小な大きさの電子放出材料を主成分とする集合体であるので、分散媒に分散させることによりペーストとして扱うことが出来る。このため前記カソード電極及びゲート電極、ゲート絶縁膜等のその他構成要素もペーストを用いることが出来、これにより安価な印刷法やインクジェット法等が適用できるため、低コストで、大面積に電子源アレイを形成することができる。
【０１７２】
【発明の効果】
以上説明したように、本発明の電子源アレイによれば以下の効果を有する。
【０１７３】
第１に、カソード電極と細孔を形成する前駆体である層とを独立して設け、各層の機能分担を行うことにより、カソード電極、電子放出部、ゲート電極を任意の形状に形成することが可能となり、カソード電極に直交するようにゲート電極を配設することにより、ディスプレイを実現する上で必要不可欠であるＸ−Ｙマトリクス駆動が可能なとなった。
【０１７４】
さらに、電子放出部を形成する細孔を有する絶縁性膜を島状に分割配置し、一つ当たりの面積を小さくすることにより、プロセス中などで生じる、基板、カソード電極、ゲート電極からの熱歪を緩和することが可能となった。
【０１７５】
また、電子放出材料が充填された細孔の１つ１つを取り囲む形でゲート電極を配設することにより、電子放出部とゲート電極の距離を近接化し、低電圧で動作可能とし、さらに、電子放出部先端の電界集中を効率良く行うことが可能となった。
【０１７６】
また、電圧供給ラインを別途設けることにより、ゲート電極膜厚を厚く出来ない場合の、膜厚抵抗の増加による電圧降下や信号遅延の問題を解決することが可能となった。
【０１７７】
さらに、細孔中に充填する材料がカーボンナノチューブである場合、導電層を、触媒作用を有する金属で形成することにより、形成温度の低温化、カーボンナノチューブの構造欠陥の減少、必要とする部分への選択成長を行わせることが可能となり、また、細孔中に充填する材料が金属でありメッキ法で形成する場合、導電層をシード層として機能させることが可能となった。
【０１７８】
また、電子源の駆動法では、アノード電圧によりエミッタより電子を引き出し、ゲート電圧で電子を制御することにより、本実施例で記載の平面状に展開したエミッタに対し、均一な電界を印加できるので、より一層の特性の改善を行うことが出来た。
【図面の簡単な説明】
【図１】本発明の電子源アレイの斜視図（ａ）及び断面図（ｂ）である。
【図２】本発明の代表的な作製工程斜視図である。
【図３】本発明の代表的な作製工程であって、図２の線分ｘ−ｙでの工程断面図である。
【図４】実施例１及び３にかかる作製工程図である。
【図５】実施例１及び３にかかる作製工程図である。
【図６】実施例１及び３にかかる作製工程図である。
【図７】実施例２及び４にかかる作製工程図である。
【図８】実施例２及び４にかかる作製工程図である。
【図９】実施例２及び４にかかる作製工程図である。
【図１０】実施例５及び６にかかる作製工程図である。
【図１１】実施例５及び６にかかる作製工程図である。
【図１２】実施例５及び６にかかる作製工程図である。
【図１３】実施例５及び６にかかる作製工程図である。
【図１４】実施例５及び６にかかる作製工程図である。
【図１５】実施例５及び６にかかる作製工程図である。
【図１６】実施例５及び６にかかる作製工程図である。
【図１７】実施例７及び８にかかる作製工程図である。
【図１８】実施例７及び８にかかる作製工程図である。
【図１９】実施例７及び８にかかる作製工程図である。
【図２０】実施例７及び８にかかる作製工程図である。
【図２１】実施例７及び８にかかる作製工程図である。
【図２２】実施例７及び８にかかる作製工程図である。
【図２３】実施例７及び８にかかる作製工程図である。
【図２４】実施例８にかかる作製工程図である。
【図２５】本発明の他の電子源アレイの斜視図（ａ）及び断面図（ｂ）である。
【図２６】（ａ）は本発明の電子源アレイの等価回路、（ｂ）は従来の電子源アレイの等価回路である。
【図２７】実施例９及び１０にかかる作製工程図である。
【図２８】実施例９及び１０にかかる作製工程図である。
【図２９】実施例１１及び１２にかかる作製工程図である。
【図３０】実施例１１及び１２にかかる作製工程図である。
【図３１】本発明の他の電子源アレイの斜視図（ａ）及び断面図（ｂ）である。
【図３２】（ａ）は本発明の電子源アレイの等価回路、（ｂ）は従来の電子源アレイの等価回路である。
【図３３】実施例１３にかかる作製工程図である。
【図３４】実施例１３にかかる作製工程図である。
【図３５】従来の電子源アレイの断面図である。
【図３６】従来の電子源アレイの断面図である。
【図３７】従来の電子源アレイの断面図である。
【符号の説明】
１ 基板
２ カソード電極配線
２ａ カソード電極層
２ｂ バラスト抵抗層
２ｃ 導電層
３ ゲート絶縁層
４ 絶縁性膜
４ａ 前駆体（絶縁性膜になる前のもの）
５ 細孔
６ エミッタ
７ ゲート電極配線
７ａ 第１のゲート電極層
７ｂ 第２のゲート電極層
８ 電子放出部
９ 第２のゲート絶縁層
１０ キャップ
１１ 内部抵抗
１２ アノード電極
Claims (7)
- 絶縁性基板上にライン状に配置されたカソード電極と、絶縁性膜を挟んで対向配置されたゲート電極とを具備する電子源アレイであって、
前記カソード電極と前記ゲート電極の交差部分に、絶縁性膜中に貫通して形成された細孔を具備し、該細孔中に導電性材料または半導体材料が充填され、かつ該材料が前記カソード電極と電気的に接続されており、前記ゲート電極とは空間を隔てて形成され、
絶縁性基板上に形成されている前記カソード電極と細孔を有する前記絶縁性膜に充填された前記電子放出部との間に、カソード電極表面からバラスト抵抗層、導電層の順で構成されており、前記導電層がカーボンナノチューブの形成において触媒作用を有する材料、あるいはそれらを主成分とする混合物で構成されていることを特徴とする電子源アレイ。 - 絶縁性基板上にライン状に配置されたカソード電極と、絶縁性膜を挟んで対向配置されたゲート電極とを具備する電子源アレイであって、
前記カソード電極と前記ゲート電極の交差部分に、絶縁性膜中に貫通して形成された細孔を具備し、該細孔中に導電性材料または半導体材料が充填され、かつ該材料が前記カソード電極と電気的に接続されており、前記ゲート電極とは空間を隔てて形成され、
絶縁性基板上に形成されている前記カソード電極と細孔を有する前記絶縁性膜に充填された前記電子放出部との間に、カソード電極表面からバラスト抵抗層、導電層の順で構成されており、前記導電層がメッキ法においてシード層として機能する材料により構成されていることを特徴とする電子源アレイ。 - 前記ゲート電極が、電子放出材料が充填された少なくとも１つの細孔を取り囲むように形成されていることを特徴とする請求項１または２に記載の電子源アレイ。
- 前記ゲート電極が細孔を取り囲むように形成されている第１のゲート電極層と、細孔が形成されていない領域に形成されている第２のゲート電極層により構成されていることを特徴とする請求項１または２に記載の電子源アレイ。
- 前記絶縁性膜とゲート電極との間であって、電子放出部となる導電性材料あるいは半導体材料が充填された細孔が形成されていない領域の絶縁性膜上にゲート絶縁層が設けられていることを特徴とする請求項１ないし４のいずれか１項に記載の電子源アレイ。
- 前記バラスト抵抗層上に形成された金属膜からなる前駆体に細孔を形成し、かつ絶縁性膜に変換する陽極酸化工程において、
上記導電層に、前記陽極酸化工程より前記カソード電極及び前記バラスト抵抗層を保護する機能と、前記前駆体を完全に絶縁性膜に変換するためのストッパー層としての機能とを持たせた請求項１ないし５のいずれか１項に記載の電子源アレイ。 - 請求項１ないし６の何れかに記載の電子源アレイの駆動方法であって、
アノード電極に印加する電圧をＶ A 、ゲート電極に印加する電圧をＶ G 、電子放出部から前記アノード電極までの距離をｄ A 、前記電子放出部から前記ゲート電極までの距離をｄ G としたときに、前記電子放出部より放出された電子をＶ A ／ｄ A ＞Ｖ G ／ｄ G の領域で制御することを特徴とする電子源アレイの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000219621A JP3600126B2 (ja) | 1999-07-29 | 2000-07-19 | 電子源アレイ及び電子源アレイの駆動方法 |
| US09/627,656 US6650061B1 (en) | 1999-07-29 | 2000-07-28 | Electron-source array and manufacturing method thereof as well as driving method for electron-source array |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21497699 | 1999-07-29 | ||
| JP11-214976 | 1999-07-29 | ||
| JP2000219621A JP3600126B2 (ja) | 1999-07-29 | 2000-07-19 | 電子源アレイ及び電子源アレイの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001101966A JP2001101966A (ja) | 2001-04-13 |
| JP3600126B2 true JP3600126B2 (ja) | 2004-12-08 |
Family
ID=26520621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000219621A Expired - Fee Related JP3600126B2 (ja) | 1999-07-29 | 2000-07-19 | 電子源アレイ及び電子源アレイの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6650061B1 (ja) |
| JP (1) | JP3600126B2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989631B2 (en) * | 2001-06-08 | 2006-01-24 | Sony Corporation | Carbon cathode of a field emission display with in-laid isolation barrier and support |
| US7335603B2 (en) * | 2000-02-07 | 2008-02-26 | Vladimir Mancevski | System and method for fabricating logic devices comprising carbon nanotube transistors |
| US7030550B2 (en) | 2001-02-01 | 2006-04-18 | Sharp Kabushiki Kaisha | Electron emission device with multi-layered fate electrode |
| US6758957B1 (en) * | 2001-04-17 | 2004-07-06 | University Of Central Florida | Electrochemical deposition of carbon nanoparticles from organic solutions |
| US6756730B2 (en) * | 2001-06-08 | 2004-06-29 | Sony Corporation | Field emission display utilizing a cathode frame-type gate and anode with alignment method |
| US7002290B2 (en) * | 2001-06-08 | 2006-02-21 | Sony Corporation | Carbon cathode of a field emission display with integrated isolation barrier and support on substrate |
| US6682382B2 (en) * | 2001-06-08 | 2004-01-27 | Sony Corporation | Method for making wires with a specific cross section for a field emission display |
| JP3830416B2 (ja) * | 2001-06-28 | 2006-10-04 | 株式会社ノリタケカンパニーリミテド | 電子源用電極およびその製造方法ならびに電子管 |
| TW511108B (en) * | 2001-08-13 | 2002-11-21 | Delta Optoelectronics Inc | Carbon nanotube field emission display technology |
| JP3768937B2 (ja) | 2001-09-10 | 2006-04-19 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| JP3839713B2 (ja) * | 2001-12-12 | 2006-11-01 | 株式会社ノリタケカンパニーリミテド | 平面ディスプレイの製造方法 |
| JP2003197131A (ja) * | 2001-12-26 | 2003-07-11 | Hitachi Ltd | 平面表示装置およびその製造方法 |
| FR2836279B1 (fr) | 2002-02-19 | 2004-09-24 | Commissariat Energie Atomique | Structure de cathode pour ecran emissif |
| WO2003081694A2 (en) * | 2002-03-20 | 2003-10-02 | The Board Of Trustees Of The Leland Stanford Junior University | Molybdenum-based electrode with carbon nanotube growth |
| US6873118B2 (en) * | 2002-04-16 | 2005-03-29 | Sony Corporation | Field emission cathode structure using perforated gate |
| US6791278B2 (en) * | 2002-04-16 | 2004-09-14 | Sony Corporation | Field emission display using line cathode structure |
| JP3535871B2 (ja) | 2002-06-13 | 2004-06-07 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及び電子放出素子の製造方法 |
| CN100459181C (zh) * | 2002-11-05 | 2009-02-04 | 皇家飞利浦电子股份有限公司 | 纳米结构、具有这种纳米结构的电子器件和纳米结构的制造方法 |
| US7012582B2 (en) * | 2002-11-27 | 2006-03-14 | Sony Corporation | Spacer-less field emission display |
| US20040145299A1 (en) * | 2003-01-24 | 2004-07-29 | Sony Corporation | Line patterned gate structure for a field emission display |
| CN1287413C (zh) * | 2003-03-26 | 2006-11-29 | 清华大学 | 一种场发射显示器 |
| US20040189552A1 (en) * | 2003-03-31 | 2004-09-30 | Sony Corporation | Image display device incorporating driver circuits on active substrate to reduce interconnects |
| US7071629B2 (en) * | 2003-03-31 | 2006-07-04 | Sony Corporation | Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects |
| CN100419943C (zh) * | 2003-04-03 | 2008-09-17 | 清华大学 | 一种场发射显示装置 |
| JP4154356B2 (ja) | 2003-06-11 | 2008-09-24 | キヤノン株式会社 | 電子放出素子、電子源、画像表示装置及びテレビ |
| JP2005041835A (ja) * | 2003-07-24 | 2005-02-17 | Fuji Xerox Co Ltd | カーボンナノチューブ構造体、その製造方法、カーボンナノチューブ転写体および溶液 |
| US7459839B2 (en) * | 2003-12-05 | 2008-12-02 | Zhidan Li Tolt | Low voltage electron source with self aligned gate apertures, and luminous display using the electron source |
| JP4667031B2 (ja) | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 電子放出素子の製造方法、および該製造方法を用いた、電子源並びに画像表示装置の製造方法 |
| US7262555B2 (en) * | 2005-03-17 | 2007-08-28 | Micron Technology, Inc. | Method and system for discretely controllable plasma processing |
| JP2006269317A (ja) * | 2005-03-25 | 2006-10-05 | Hitachi Displays Ltd | 画像表示装置 |
| EP1874986B1 (en) * | 2005-04-25 | 2013-01-23 | Smoltek AB | Controlled growth of a nanostructure on a substrate, and electron emission devices based on the same |
| JP2006338893A (ja) * | 2005-05-31 | 2006-12-14 | Univ Of Tokushima | 電界放出ディスプレイ装置、電界放出型電子源装置 |
| JP2006337666A (ja) * | 2005-06-01 | 2006-12-14 | Sony Corp | 画像表示装置およびその駆動方法 |
| KR20070003467A (ko) * | 2005-07-02 | 2007-01-05 | 삼성전자주식회사 | 면광원장치와 이를 포함하는 액정표시장치 |
| US7279085B2 (en) * | 2005-07-19 | 2007-10-09 | General Electric Company | Gated nanorod field emitter structures and associated methods of fabrication |
| US7326328B2 (en) * | 2005-07-19 | 2008-02-05 | General Electric Company | Gated nanorod field emitter structures and associated methods of fabrication |
| US7485024B2 (en) * | 2005-10-12 | 2009-02-03 | Chunghwa Picture Tubes, Ltd. | Fabricating method of field emission triodes |
| SG140484A1 (en) * | 2006-08-24 | 2008-03-28 | Sony Corp | An electron emitter and a display apparatus utilizing the same |
| US8035990B2 (en) * | 2008-12-31 | 2011-10-11 | Youngtack Shim | Electromagnetically-countered display systems and methods |
| US8625306B2 (en) | 2006-08-28 | 2014-01-07 | Youngtack Shim | Electromagnetically-countered display systems and methods |
| JP2008071501A (ja) * | 2006-09-12 | 2008-03-27 | Noritake Co Ltd | 蛍光表示装置 |
| US7990068B2 (en) * | 2008-03-04 | 2011-08-02 | Xerox Corporation | Field emission light emitting device |
| WO2012018401A1 (en) * | 2010-08-06 | 2012-02-09 | Los Alamos National Security, Llc | A photo-stimulated low electron temperature high current diamond film field emission cathode |
| US9204665B2 (en) * | 2010-11-03 | 2015-12-08 | Cattien Van Nguyen | Electron flow generation |
| US10051720B1 (en) | 2015-07-08 | 2018-08-14 | Los Alamos National Security, Llc | Radio frequency field immersed ultra-low temperature electron source |
| KR102195027B1 (ko) * | 2019-03-04 | 2020-12-24 | 한국과학기술원 | 고유량 정전분무를 위한 추출판이 결합된 정전분무 시스템 및 이를 통한 정전분무 방법 |
| CN112903183B (zh) * | 2019-11-19 | 2022-11-22 | 北京大学 | 一种片上微型电离真空传感器及其制造方法 |
| CN113555445A (zh) * | 2020-04-23 | 2021-10-26 | 北京大学 | 一种片上三极管及其制造方法、集成电路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665241A (en) | 1970-07-13 | 1972-05-23 | Stanford Research Inst | Field ionizer and field emission cathode structures and methods of production |
| FR2593953B1 (fr) * | 1986-01-24 | 1988-04-29 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
| US5451830A (en) * | 1994-01-24 | 1995-09-19 | Industrial Technology Research Institute | Single tip redundancy method with resistive base and resultant flat panel display |
| US5872422A (en) * | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
| JPH1040805A (ja) | 1996-07-18 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 冷陰極素子及びその製造方法 |
| KR100286828B1 (ko) * | 1996-09-18 | 2001-04-16 | 니시무로 타이죠 | 플랫패널표시장치 |
| KR100365444B1 (ko) * | 1996-09-18 | 2004-01-24 | 가부시끼가이샤 도시바 | 진공마이크로장치와이를이용한화상표시장치 |
| JP3441923B2 (ja) | 1997-06-18 | 2003-09-02 | キヤノン株式会社 | カーボンナノチューブの製法 |
| JP3740295B2 (ja) | 1997-10-30 | 2006-02-01 | キヤノン株式会社 | カーボンナノチューブデバイス、その製造方法及び電子放出素子 |
| JP3886082B2 (ja) | 1997-11-12 | 2007-02-28 | キヤノン株式会社 | ナノ構造体及びその製造方法 |
| JPH11162383A (ja) | 1997-12-01 | 1999-06-18 | Ise Electronics Corp | 平面ディスプレイ |
| US6255771B1 (en) * | 1997-12-04 | 2001-07-03 | Emagin Corporation | Flashover control structure for field emitter displays and method of making thereof |
| JP3902883B2 (ja) | 1998-03-27 | 2007-04-11 | キヤノン株式会社 | ナノ構造体及びその製造方法 |
| JPH118852A (ja) | 1998-06-19 | 1999-01-12 | Mega Chips:Kk | 画像圧縮伸張装置 |
-
2000
- 2000-07-19 JP JP2000219621A patent/JP3600126B2/ja not_active Expired - Fee Related
- 2000-07-28 US US09/627,656 patent/US6650061B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001101966A (ja) | 2001-04-13 |
| US6650061B1 (en) | 2003-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600126B2 (ja) | 電子源アレイ及び電子源アレイの駆動方法 | |
| KR100435013B1 (ko) | 전자 방출 소자, 전자원, 및 화상 디스플레이 장치의 제조 방법 | |
| US7070472B2 (en) | Field emission display and methods of forming a field emission display | |
| JP3595718B2 (ja) | 表示素子およびその製造方法 | |
| US5872422A (en) | Carbon fiber-based field emission devices | |
| KR100648304B1 (ko) | 전계 전자 방출 물질, 전계 전자 방출 물질을 형성하는 방법 및, 전계 전자 방출 장치 | |
| JP3658346B2 (ja) | 電子放出素子、電子源および画像形成装置、並びに電子放出素子の製造方法 | |
| KR19990036142A (ko) | 전계 전자 방출 물질들 및 소자들 | |
| JP3581298B2 (ja) | 電界放出型電子源アレイ及びその製造方法 | |
| JP3573273B2 (ja) | 電子放出素子、及びその製造方法 | |
| JP2002289086A (ja) | 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 | |
| JP3581296B2 (ja) | 冷陰極及びその製造方法 | |
| JP3590007B2 (ja) | 電子放出素子およびその製造方法並びに該電子放出素子を用いた画像表示装置 | |
| JP3597740B2 (ja) | 冷陰極及びその製造方法 | |
| JP2000243247A (ja) | 電子放出素子の製造方法 | |
| JP2002203473A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
| JP3693935B2 (ja) | 電子源の製造方法 | |
| CN100428396C (zh) | 基于多孔氧化铝结构的薄膜阴极场发射显示器件 | |
| US20070200478A1 (en) | Field Emission Device | |
| JP2001250469A (ja) | 電界放出電子源アレイ及びその製造方法 | |
| JP4833639B2 (ja) | カソード基板及びその作製方法、並びに表示素子及びその作製方法 | |
| JP2002124180A (ja) | 電子放出素子の製造方法、電子放出素子、電子源及び画像形成装置 | |
| JP3597801B2 (ja) | 電子放出デバイス、その製造方法、表示装置、及びその駆動方法 | |
| TW200823953A (en) | Surface-conduction electron emitter and electron source using the same | |
| JP3568859B2 (ja) | 冷陰極及びその冷陰極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |