JP2000243247A - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JP2000243247A JP2000243247A JP4219399A JP4219399A JP2000243247A JP 2000243247 A JP2000243247 A JP 2000243247A JP 4219399 A JP4219399 A JP 4219399A JP 4219399 A JP4219399 A JP 4219399A JP 2000243247 A JP2000243247 A JP 2000243247A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- porous
- insulating layer
- porous alumina
- pores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 高効率・高精細・長寿命の電子放出素子の製
造方法を提供する。 【解決手段】 絶縁性基板１上に下部電極２，絶縁層
３，上部電極４，Ａｌ膜５を順次積層し（ａ）、Ａｌ膜
５に陽極酸化法等により細孔をあけ多孔質アルミナ６を
作製し（ｂ）、多孔質アルミナ６をマスクしてドライエ
ッチング法等により絶縁層３及び上部電極４上に多孔質
アルミナ６と同様の細孔７をあけ（ｃ）、メッキ法によ
り細孔７の底部の下部電極２上に導電体を堆積させ
（ｄ）、ウエットエッチング法等により多孔質アルミナ
６を溶解除去する（ｅ）。
造方法を提供する。 【解決手段】 絶縁性基板１上に下部電極２，絶縁層
３，上部電極４，Ａｌ膜５を順次積層し（ａ）、Ａｌ膜
５に陽極酸化法等により細孔をあけ多孔質アルミナ６を
作製し（ｂ）、多孔質アルミナ６をマスクしてドライエ
ッチング法等により絶縁層３及び上部電極４上に多孔質
アルミナ６と同様の細孔７をあけ（ｃ）、メッキ法によ
り細孔７の底部の下部電極２上に導電体を堆積させ
（ｄ）、ウエットエッチング法等により多孔質アルミナ
６を溶解除去する（ｅ）。
Description
【０００１】
【発明の属する技術分野】本発明は特にフラットパネル
ディスプレイに応用可能な冷陰極電子放出素子の製造方
法に関するものである。
ディスプレイに応用可能な冷陰極電子放出素子の製造方
法に関するものである。
【０００２】
【従来の技術】従来より、電子放出素子としては、大別
して熱電子放出素子と冷陰極電子放出素子を用いた２種
類のものが知られている。冷陰極電子放出素子には電界
放出（以下、ＦＥという）型があり、多数の電子放出素
子を一体として作成可能であり、フラットパネルディス
プレイへの応用が期待されている。
して熱電子放出素子と冷陰極電子放出素子を用いた２種
類のものが知られている。冷陰極電子放出素子には電界
放出（以下、ＦＥという）型があり、多数の電子放出素
子を一体として作成可能であり、フラットパネルディス
プレイへの応用が期待されている。
【０００３】ＦＥ型の例としてはＷ. Ｐ. Ｄｙｋｅ＆
Ｗ. Ｗ. Ｄｏｌａｎ、"Ｆｉｅｌｄｅｍｉｓｓｉｏｎ"、
Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉ
ｃｓ、８、８９（1956） あるいはC.A.Spindt,"PHYSIC
AL Properties of thin-film field emission cathodes
with molybdenium cones",J.Appl.Phys.,47,5248(197
6)等に開示されたものが知られている。
Ｗ. Ｗ. Ｄｏｌａｎ、"Ｆｉｅｌｄｅｍｉｓｓｉｏｎ"、
Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈｙｓｉ
ｃｓ、８、８９（1956） あるいはC.A.Spindt,"PHYSIC
AL Properties of thin-film field emission cathodes
with molybdenium cones",J.Appl.Phys.,47,5248(197
6)等に開示されたものが知られている。
【０００４】さらに、最近の例では、陽極酸化膜の細孔
を用いた電子放出素子が特開平５−１９８２５２及び特
開平５−２１１０２９に開示されている。これは、下部
電極上面に貫通孔を有する陽極酸化絶縁膜（多孔質層）
が形成され、貫通孔内に電子放出部が形成されてなる電
子放出素子である。
を用いた電子放出素子が特開平５−１９８２５２及び特
開平５−２１１０２９に開示されている。これは、下部
電極上面に貫通孔を有する陽極酸化絶縁膜（多孔質層）
が形成され、貫通孔内に電子放出部が形成されてなる電
子放出素子である。
【０００５】上記特開平５−１９８２５２の例を、図４
を用いて説明する。図中４１は基板、４２は下部電極、
４３は多孔質である絶縁層、４４は上部電極、４５は貫
通孔、４６は電子放出部である。上記の例では、下部電
極上の金属を陽極酸化して多孔質膜を形成した後、斜方
蒸着により上部電極を形成し、電子放出素子を作成して
いる。
を用いて説明する。図中４１は基板、４２は下部電極、
４３は多孔質である絶縁層、４４は上部電極、４５は貫
通孔、４６は電子放出部である。上記の例では、下部電
極上の金属を陽極酸化して多孔質膜を形成した後、斜方
蒸着により上部電極を形成し、電子放出素子を作成して
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、これら
従来の電子放出素子においては以下の様な問題があっ
た。
従来の電子放出素子においては以下の様な問題があっ
た。
【０００７】Spindtにより提案されたコーン状の電子放
出素子は、円形に開けられた電極の中心の作られた尖っ
た放出部より電子が放出する。したがって、電子放出部
は概ね数μ角に１個であり、極めて先鋭な点から電子が
放出するため、単位面積あたりの電子放出面積が小さ
い。すなわち、例えばディスプレイとして必要な放出電
流を得るためには１放出点から大きな放出電流密度が必
要となる。これは、電子放出部の熱的な破壊を引きおこ
し、FE素子の寿命を制限することになる。
出素子は、円形に開けられた電極の中心の作られた尖っ
た放出部より電子が放出する。したがって、電子放出部
は概ね数μ角に１個であり、極めて先鋭な点から電子が
放出するため、単位面積あたりの電子放出面積が小さ
い。すなわち、例えばディスプレイとして必要な放出電
流を得るためには１放出点から大きな放出電流密度が必
要となる。これは、電子放出部の熱的な破壊を引きおこ
し、FE素子の寿命を制限することになる。
【０００８】Spindt型以外にもゲート電極に形成された
孔から電子を放出させる電子放出素子が提案されてい
る。（例えば、特開平7-201275）Spindt型も同様である
がゲート電極に孔が形成されると、孔の周辺の電界は放
出電子を広げるように作用する。すなわち、電子ビーム
が大きくなるような電界が形成されるため、高精細なデ
ィスプレイに応用するためには不都合であり、小さな径
の電子ビームを得るためには収束電極等の手段を付加す
る必要がある。
孔から電子を放出させる電子放出素子が提案されてい
る。（例えば、特開平7-201275）Spindt型も同様である
がゲート電極に孔が形成されると、孔の周辺の電界は放
出電子を広げるように作用する。すなわち、電子ビーム
が大きくなるような電界が形成されるため、高精細なデ
ィスプレイに応用するためには不都合であり、小さな径
の電子ビームを得るためには収束電極等の手段を付加す
る必要がある。
【０００９】アルミニウムに陽極酸化により多数の微細
孔を形成し、その中に電子放出部を作製したFE素子の場
合、陽極酸化で形成した多孔質上に上部（ゲート）電極
を設ける際に、孔の内部が電極材料で埋め込まれないよ
うにする必要がある。その手段として斜方蒸着法が提案
されているが、ディスプレイのように大きな基板に適応
すると場所により入射角度や堆積量が異なるという問題
がある。更に陽極酸化で得られたアルミナの表面は、蒸
着膜表面に比べ凹凸が激しいために、上部電極も凹凸が
激しくなってしまう。これらにより、孔の周辺の電界が
乱れ、電子ビームが収束せずに広がってしまい高精細な
ディスプレイに応用するためには不都合である。
孔を形成し、その中に電子放出部を作製したFE素子の場
合、陽極酸化で形成した多孔質上に上部（ゲート）電極
を設ける際に、孔の内部が電極材料で埋め込まれないよ
うにする必要がある。その手段として斜方蒸着法が提案
されているが、ディスプレイのように大きな基板に適応
すると場所により入射角度や堆積量が異なるという問題
がある。更に陽極酸化で得られたアルミナの表面は、蒸
着膜表面に比べ凹凸が激しいために、上部電極も凹凸が
激しくなってしまう。これらにより、孔の周辺の電界が
乱れ、電子ビームが収束せずに広がってしまい高精細な
ディスプレイに応用するためには不都合である。
【００１０】本発明は、かかる従来技術の課題を解決す
るためになされたものであって、その目的とするところ
は、高効率・高精細・長寿命の電子放出素子の製造方法
を提供することにある。
るためになされたものであって、その目的とするところ
は、高効率・高精細・長寿命の電子放出素子の製造方法
を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、絶縁性基板上に下部電極、絶縁層、上部電
極、アルミニウム層を積層する工程と、該アルミニウム
層を多孔質アルミナ化する工程と、該多孔質アルミナ層
をマスクとして上部電極と絶縁層を多孔質化する工程
と、該多孔質絶縁層の孔内に導電体を堆積し、電子放出
体を形成する工程と、該多孔質アルミナ層を除去する工
程とから少なくともなることを特徴とする電子放出素子
の製造方法である。
に本発明は、絶縁性基板上に下部電極、絶縁層、上部電
極、アルミニウム層を積層する工程と、該アルミニウム
層を多孔質アルミナ化する工程と、該多孔質アルミナ層
をマスクとして上部電極と絶縁層を多孔質化する工程
と、該多孔質絶縁層の孔内に導電体を堆積し、電子放出
体を形成する工程と、該多孔質アルミナ層を除去する工
程とから少なくともなることを特徴とする電子放出素子
の製造方法である。
【００１２】また、アルミニウム層を多孔質アルミナ化
する工程が、陽極酸化であるようにしてもよい。
する工程が、陽極酸化であるようにしてもよい。
【００１３】また、多孔質アルミナ層をマスクとして上
部電極と絶縁層を多孔質化する工程が、ドライエッチン
グであるようにしてもよい。
部電極と絶縁層を多孔質化する工程が、ドライエッチン
グであるようにしてもよい。
【００１４】また、多孔質絶縁層の孔内に導電体を堆積
する工程が、電析であるようにしてもよい。
する工程が、電析であるようにしてもよい。
【００１５】また、多孔質絶縁層の孔内に導電体を堆積
する工程が、該多孔質絶縁層の孔内及び該多孔質アルミ
ナ層上に蒸着により導電体を形成した後、該多孔質アル
ミナ層及び該多孔質アルミナ層上の蒸着導電体を除去す
る工程であるようにしてもよい。
する工程が、該多孔質絶縁層の孔内及び該多孔質アルミ
ナ層上に蒸着により導電体を形成した後、該多孔質アル
ミナ層及び該多孔質アルミナ層上の蒸着導電体を除去す
る工程であるようにしてもよい。
【００１６】（作用）本発明の電子放出素子の製造方法
によれば、多数の微細な放出部を細孔内に形成でき、か
つ上部（ゲート）電極を平坦に形成できることにより、
電子放出面積を大きくし、放出電流が大きく、電子ビー
ム広がりの小さい電子放出素子すなわち、高効率・高精
細・長寿命の電子放出素子を作製することが可能であ
る。
によれば、多数の微細な放出部を細孔内に形成でき、か
つ上部（ゲート）電極を平坦に形成できることにより、
電子放出面積を大きくし、放出電流が大きく、電子ビー
ム広がりの小さい電子放出素子すなわち、高効率・高精
細・長寿命の電子放出素子を作製することが可能であ
る。
【００１７】微細な多孔質体の作製法としてアルミニウ
ムの陽極酸化法は有効である。アルミニウムを陽極酸化
することでミクロン以下の径の多数の細孔ができる。こ
れを本発明では、多孔質と呼ぶ場合がある。このアルミ
ナ細孔を用いて電子放出素子を作製することも可能であ
るが、多孔質アルミナをマスクとし、その下層の上部電
極および絶縁層にアルミナ同様の細孔をドライエッチン
グ法等で形成することにより再現性よく電子放出素子を
作製することができる。
ムの陽極酸化法は有効である。アルミニウムを陽極酸化
することでミクロン以下の径の多数の細孔ができる。こ
れを本発明では、多孔質と呼ぶ場合がある。このアルミ
ナ細孔を用いて電子放出素子を作製することも可能であ
るが、多孔質アルミナをマスクとし、その下層の上部電
極および絶縁層にアルミナ同様の細孔をドライエッチン
グ法等で形成することにより再現性よく電子放出素子を
作製することができる。
【００１８】多孔質アルミナのようなサブミクロンある
いはそれ以下の径の細孔を高密度に配列した形状に電子
放出素子を作製する利点は、孔周辺に発生する電界形状
の違いによる。すなわち、単一の孔の開口部における電
界は等電位面がドーム状に形成されるため、この電界に
より放出された電子は発散する方向に加速され、その結
果ビーム径が大きなものとなる。また、一部の電子が電
極に吸収される結果、電子放出効率が小さくなる。一
方、多数の細孔が高密度に配列している場合、電位が平
均化（平坦化）される効果により、電極に吸収される電
子が少なくなるとともにビームの広がりが抑えられる。
いはそれ以下の径の細孔を高密度に配列した形状に電子
放出素子を作製する利点は、孔周辺に発生する電界形状
の違いによる。すなわち、単一の孔の開口部における電
界は等電位面がドーム状に形成されるため、この電界に
より放出された電子は発散する方向に加速され、その結
果ビーム径が大きなものとなる。また、一部の電子が電
極に吸収される結果、電子放出効率が小さくなる。一
方、多数の細孔が高密度に配列している場合、電位が平
均化（平坦化）される効果により、電極に吸収される電
子が少なくなるとともにビームの広がりが抑えられる。
【００１９】アルミナの多孔質をそのまま電子放出素子
に使用する場合には、陽極酸化処理後にアルミナ表面に
上部電極を形成する必要があるが、表面のみに電極を形
成するのは技術的に困難な上、上部電極が陽極酸化アル
ミナ表面の凹凸形状をそのまま反映してしまう。本発明
によれば、平坦な絶縁層上に予め上部電極を平坦に形成
した後、上部電極及び絶縁層に細孔を形成する工程とな
るため、平坦な上部電極の作製が極めて容易となり、上
部電極の凹凸形状による孔の周辺の電界が乱れがなくな
り、電子ビーム広がりが押えられるので、高効率・高精
細なディスプレイへの応用が可能となる。
に使用する場合には、陽極酸化処理後にアルミナ表面に
上部電極を形成する必要があるが、表面のみに電極を形
成するのは技術的に困難な上、上部電極が陽極酸化アル
ミナ表面の凹凸形状をそのまま反映してしまう。本発明
によれば、平坦な絶縁層上に予め上部電極を平坦に形成
した後、上部電極及び絶縁層に細孔を形成する工程とな
るため、平坦な上部電極の作製が極めて容易となり、上
部電極の凹凸形状による孔の周辺の電界が乱れがなくな
り、電子ビーム広がりが押えられるので、高効率・高精
細なディスプレイへの応用が可能となる。
【００２０】
【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。
を説明する。
【００２１】はじめに、孔内導電体堆積が電析である場
合の製造工程について述べる。図１は本発明を最も良く
表わす図であり、本発明の電子放出素子の製造工程を模
式的に説明する断面図である。図１（ａ）〜（ｅ）に示
した様に、本発明の製造方法は５工程よりなる。
合の製造工程について述べる。図１は本発明を最も良く
表わす図であり、本発明の電子放出素子の製造工程を模
式的に説明する断面図である。図１（ａ）〜（ｅ）に示
した様に、本発明の製造方法は５工程よりなる。
【００２２】図１（ａ）に示す第１の工程は、下部電
極、絶縁層、上部電極、Ａｌ膜積層工程である。図に示
す様に、絶縁性基板１上に、下部電極２、絶縁層３、上
部電極４、Ａｌ膜５を順次積層する。後にゲート電極と
なる上部電極４は、通常の蒸着等により平坦に成膜され
る。基板１は、石英基板等その表面が絶縁性であれば良
い。下部電極２は導電体８に電流を供給するために設け
られており、金属等十分に低抵抗の材料で作製されるこ
とが好ましい。絶縁層３は、ＳｉＯ２等の電子放出電圧
以上の絶縁耐圧を有し、誘電率が小さい材料が好まし
い。上部電極４は下部電極２と同様に、金属等十分に低
抵抗の材料で作製されることが好ましい。図１（ｂ）に
示す第２の工程は、マスク作製（多孔質化）工程であ
る。Ａｌ膜５を陽極酸化法等により、細孔７をあけ多孔
質アルミナ６を作製する。
極、絶縁層、上部電極、Ａｌ膜積層工程である。図に示
す様に、絶縁性基板１上に、下部電極２、絶縁層３、上
部電極４、Ａｌ膜５を順次積層する。後にゲート電極と
なる上部電極４は、通常の蒸着等により平坦に成膜され
る。基板１は、石英基板等その表面が絶縁性であれば良
い。下部電極２は導電体８に電流を供給するために設け
られており、金属等十分に低抵抗の材料で作製されるこ
とが好ましい。絶縁層３は、ＳｉＯ２等の電子放出電圧
以上の絶縁耐圧を有し、誘電率が小さい材料が好まし
い。上部電極４は下部電極２と同様に、金属等十分に低
抵抗の材料で作製されることが好ましい。図１（ｂ）に
示す第２の工程は、マスク作製（多孔質化）工程であ
る。Ａｌ膜５を陽極酸化法等により、細孔７をあけ多孔
質アルミナ６を作製する。
【００２３】図１（ｃ）に示す第３の工程は、絶縁層、
上部電極多孔質化工程である。多孔質アルミナ６をマス
クとしてドライエッチング法等により、絶縁層、上部電
極に多孔質アルミナ６の細孔と同様な細孔をあける多孔
質化を行う。すなわち、多孔質アルミナ６の細孔が絶縁
層、上部電極に転写される。
上部電極多孔質化工程である。多孔質アルミナ６をマス
クとしてドライエッチング法等により、絶縁層、上部電
極に多孔質アルミナ６の細孔と同様な細孔をあける多孔
質化を行う。すなわち、多孔質アルミナ６の細孔が絶縁
層、上部電極に転写される。
【００２４】図１（ｄ）に示す第４の工程は、孔内導電
体堆積工程である。メッキ法により、細孔７の底部の下
部電極２上に、導電体８を電積させる。この際、電子放
出を行うために、導電体表面と上部ゲート電極底面の間
隙が数ｎｍ〜数十ｎｍとなる様に導電体８を堆積させる
のが好ましい。導電体８は、金属、金属酸化物、炭素、
炭化物、硼化物、窒化物等導電性を有し、耐熱性の高い
材料が適する。
体堆積工程である。メッキ法により、細孔７の底部の下
部電極２上に、導電体８を電積させる。この際、電子放
出を行うために、導電体表面と上部ゲート電極底面の間
隙が数ｎｍ〜数十ｎｍとなる様に導電体８を堆積させる
のが好ましい。導電体８は、金属、金属酸化物、炭素、
炭化物、硼化物、窒化物等導電性を有し、耐熱性の高い
材料が適する。
【００２５】図１（ｅ）に示す第５の工程は、マスク除
去工程である。ウエットエッチング法等により、多孔質
アルミナ６を溶解除去する。
去工程である。ウエットエッチング法等により、多孔質
アルミナ６を溶解除去する。
【００２６】以上の様にして、電子放出素子が作製され
る。なお、第５の工程のマスク除去工程と第４の孔内導
電体堆積工程の順序は入れ替わっても良い。
る。なお、第５の工程のマスク除去工程と第４の孔内導
電体堆積工程の順序は入れ替わっても良い。
【００２７】次に、孔内導電体堆積が蒸着である場合の
製造工程について述べる。図２は孔内導電体堆積が蒸着
である場合の電子放出素子の製造工程を模式的に説明す
る断面図である。図２（ａ）〜（ｅ）に示した様に、本
発明の製造方法は５工程よりなり、第１〜３の工程は前
述の図１に示した工程と同様である。
製造工程について述べる。図２は孔内導電体堆積が蒸着
である場合の電子放出素子の製造工程を模式的に説明す
る断面図である。図２（ａ）〜（ｅ）に示した様に、本
発明の製造方法は５工程よりなり、第１〜３の工程は前
述の図１に示した工程と同様である。
【００２８】図２（ｄ）に示す第４の工程は、導電体堆
積工程である。蒸着により、細孔７の底部の下部電極２
上に導電体８を、アルミナマスク６上に導電体９を同時
に堆積させる。この際、電子放出を行うために、導電体
表面と上部電極底面の間隙が数ｎｍ〜数十ｎｍとなる様
に導電体８を堆積させるのが好ましい。
積工程である。蒸着により、細孔７の底部の下部電極２
上に導電体８を、アルミナマスク６上に導電体９を同時
に堆積させる。この際、電子放出を行うために、導電体
表面と上部電極底面の間隙が数ｎｍ〜数十ｎｍとなる様
に導電体８を堆積させるのが好ましい。
【００２９】図２（ｅ）に示す第５の工程は、マスク及
びマスク６上に導電体除去工程である。ウエットエッチ
ング法等により、多孔質アルミナ６及び多孔質アルミナ
上導電体９を溶解除去（リフトオフ）する。
びマスク６上に導電体除去工程である。ウエットエッチ
ング法等により、多孔質アルミナ６及び多孔質アルミナ
上導電体９を溶解除去（リフトオフ）する。
【００３０】以上の様にして、電子放出素子が作製され
る。
る。
【００３１】
【実施例】以下に本発明の作製方法を実施例を用いて説
明する。
明する。
【００３２】
【実施例１】実施例１として、孔内導電体堆積が電析で
ある電子放出素子の製造方法ついて図面を参照しながら
説明する。
ある電子放出素子の製造方法ついて図面を参照しながら
説明する。
【００３３】図１は本発明を最も良く表わす図であり、
本発明の電子放出素子の製造工程を模式的に説明する断
面図である。図１（ａ）〜（ｅ）に示した様に、本発明
の製造方法は５工程よりなる。
本発明の電子放出素子の製造工程を模式的に説明する断
面図である。図１（ａ）〜（ｅ）に示した様に、本発明
の製造方法は５工程よりなる。
【００３４】図１（ａ）に示す第１の工程は、下部電
極、絶縁層、上部電極、Ａｌ膜積層工程である。図に示
す様に、石英基板１上に、下部電極２としてPt膜を厚さ
200nm、絶縁層３としてSiO2膜を100nm 、上部電極４と
してTa膜を20nm、Ａｌ膜５を200nm順次スパッタ法によ
り積層した。
極、絶縁層、上部電極、Ａｌ膜積層工程である。図に示
す様に、石英基板１上に、下部電極２としてPt膜を厚さ
200nm、絶縁層３としてSiO2膜を100nm 、上部電極４と
してTa膜を20nm、Ａｌ膜５を200nm順次スパッタ法によ
り積層した。
【００３５】図１（ｂ）に示す第２の工程は、マスク作
製（多孔質化）工程であり、Ａｌ膜５を以下の様に陽極
酸化法により、細孔７をあけ多孔質アルミナ６を作製し
た。すなわち、0.3Mシュウ酸水溶液中で、Ａｌ膜５を陽
極として、対向電極にPt板を用いて、直流40Vを印加す
ることにより、多孔質アルミナ６を作製した後、リン酸
中で孔の拡大（ポアワイド）を行った。電子顕微鏡で観
察したところ細孔の径は50nm程度で、アルミナ表面には
高低差20nm程度の凸凹が認められた。同倍率の観察で
は、上部電極Ta表面の凹凸は認められなかった。
製（多孔質化）工程であり、Ａｌ膜５を以下の様に陽極
酸化法により、細孔７をあけ多孔質アルミナ６を作製し
た。すなわち、0.3Mシュウ酸水溶液中で、Ａｌ膜５を陽
極として、対向電極にPt板を用いて、直流40Vを印加す
ることにより、多孔質アルミナ６を作製した後、リン酸
中で孔の拡大（ポアワイド）を行った。電子顕微鏡で観
察したところ細孔の径は50nm程度で、アルミナ表面には
高低差20nm程度の凸凹が認められた。同倍率の観察で
は、上部電極Ta表面の凹凸は認められなかった。
【００３６】図１（ｃ）に示す第３の工程は、絶縁層、
上部電極多孔質化工程である。陽極酸化法により作製し
た多孔質アルミナ６をマスクとして以下に示すドライエ
ッチング法により、絶縁層、上部電極に孔質アルミナ６
の細孔と同様な細孔をあける多孔質化を行った。即ち、
リアクティブイオンエッチング装置を用いて、CF4ガス
圧0.5Pa、投入電力200Wのプラズマで絶縁層SiO2、上部
電極Taをエッチングした。こうして、多孔質アルミナ６
の細孔が絶縁層、上部電極に転写された。
上部電極多孔質化工程である。陽極酸化法により作製し
た多孔質アルミナ６をマスクとして以下に示すドライエ
ッチング法により、絶縁層、上部電極に孔質アルミナ６
の細孔と同様な細孔をあける多孔質化を行った。即ち、
リアクティブイオンエッチング装置を用いて、CF4ガス
圧0.5Pa、投入電力200Wのプラズマで絶縁層SiO2、上部
電極Taをエッチングした。こうして、多孔質アルミナ６
の細孔が絶縁層、上部電極に転写された。
【００３７】図１（ｄ）に示す第４の工程は、孔内導電
体堆積工程である。Niメッキにより、細孔７の底部の下
部電極Pt上に、導電体８としてNiを電析させた。すなわ
ちNiメッキ液（NiSO4＋H3BO3）中で、対向電極にカーボ
ン板を用いて、下部電極Ptに−1.1Vの電圧パルスを印加
することにより、電析されるNi表面と上部ゲート電極Ta
底面の間隙が10ｎｍとなる様にNiを堆積させて、電子放
出部となる微小間隙を得た。
体堆積工程である。Niメッキにより、細孔７の底部の下
部電極Pt上に、導電体８としてNiを電析させた。すなわ
ちNiメッキ液（NiSO4＋H3BO3）中で、対向電極にカーボ
ン板を用いて、下部電極Ptに−1.1Vの電圧パルスを印加
することにより、電析されるNi表面と上部ゲート電極Ta
底面の間隙が10ｎｍとなる様にNiを堆積させて、電子放
出部となる微小間隙を得た。
【００３８】図１（ｅ）に示す第５の工程は、マスク除
去工程である。2MのNaOH水溶液を用いたウエットエッチ
ング法により、多孔質アルミナ６を溶解除去した。
去工程である。2MのNaOH水溶液を用いたウエットエッチ
ング法により、多孔質アルミナ６を溶解除去した。
【００３９】以上の様にして、電子放出素子が作製され
た。上記方法により微小な細孔が制御性よく形成される
とともに、上部電極表面も平坦に従来の薄膜形成プロセ
スを用いて形成できる利点がある。
た。上記方法により微小な細孔が制御性よく形成される
とともに、上部電極表面も平坦に従来の薄膜形成プロセ
スを用いて形成できる利点がある。
【００４０】本実施例により作製された電子放出素子を
真空装置内に設置し、下部電極を負極、上部（ゲート）
電極を正とした電圧を印加することにより、電子放出が
確認された。従来の多孔質アルミナを絶縁層に用いた場
合と比較して、電子ビームの広がりが押えられ、上部電
極表面の凹凸の悪影響を防ぐことができた。
真空装置内に設置し、下部電極を負極、上部（ゲート）
電極を正とした電圧を印加することにより、電子放出が
確認された。従来の多孔質アルミナを絶縁層に用いた場
合と比較して、電子ビームの広がりが押えられ、上部電
極表面の凹凸の悪影響を防ぐことができた。
【００４１】
【実施例２】実施例１に示した第５の工程のマスク除去
工程と第４の孔内導電体堆積工程の順序を入れ替えて行
い、その他は実施例１と同様にして電子放出素子を作製
したところ、実施例１と同様の効果が得られた。
工程と第４の孔内導電体堆積工程の順序を入れ替えて行
い、その他は実施例１と同様にして電子放出素子を作製
したところ、実施例１と同様の効果が得られた。
【００４２】
【実施例３】実施例３として、孔内導電体堆積を蒸着法
により行う電子放出素子の製造方法ついて図面を参照し
ながら説明する。
により行う電子放出素子の製造方法ついて図面を参照し
ながら説明する。
【００４３】図２は本発明の電子放出素子の製造工程を
模式的に説明する断面図である。図２（ａ）〜（ｅ）に
示した様に、本発明の製造方法は５工程よりなる。
模式的に説明する断面図である。図２（ａ）〜（ｅ）に
示した様に、本発明の製造方法は５工程よりなる。
【００４４】図２（ａ）に示す第１の工程は、下部電
極、絶縁層、上部電極、Ａｌ膜積層工程である。図に示
す様に、石英基板１上に、下部電極２としてTa膜を厚さ
200nm、絶縁層３としてSiO2膜を100nm 、上部電極４と
してTi膜を20nm、Ａｌ膜５を200nm順次スパッタ法によ
り積層した。
極、絶縁層、上部電極、Ａｌ膜積層工程である。図に示
す様に、石英基板１上に、下部電極２としてTa膜を厚さ
200nm、絶縁層３としてSiO2膜を100nm 、上部電極４と
してTi膜を20nm、Ａｌ膜５を200nm順次スパッタ法によ
り積層した。
【００４５】図２（ｂ）に示す第２の工程は、マスク作
製（多孔質化）工程であり、Ａｌ膜５を以下の様に陽極
酸化法により、細孔７をあけ多孔質アルミナ６を作製し
た。すなわち、0.3Mシュウ酸水溶液中で、Ａｌ膜５を陽
極として、対向電極にPt板を用いて、直流40Vを印加す
ることにより、多孔質アルミナ６を作製した後、リン酸
中で孔の拡大（ポアワイド）を行った。電子顕微鏡で観
察したところ細孔の径は50nm程度で、アルミナ表面には
高低差20nm程度の凸凹が認められた。同倍率の観察で
は、上部電極Ti表面の凹凸は認められなかった。
製（多孔質化）工程であり、Ａｌ膜５を以下の様に陽極
酸化法により、細孔７をあけ多孔質アルミナ６を作製し
た。すなわち、0.3Mシュウ酸水溶液中で、Ａｌ膜５を陽
極として、対向電極にPt板を用いて、直流40Vを印加す
ることにより、多孔質アルミナ６を作製した後、リン酸
中で孔の拡大（ポアワイド）を行った。電子顕微鏡で観
察したところ細孔の径は50nm程度で、アルミナ表面には
高低差20nm程度の凸凹が認められた。同倍率の観察で
は、上部電極Ti表面の凹凸は認められなかった。
【００４６】図２（ｃ）に示す第３の工程は、絶縁層、
上部電極多孔質化工程である。陽極酸化法により作製し
た多孔質アルミナ６をマスクとして以下に示すドライエ
ッチング法により、絶縁層、上部電極に孔質アルミナ６
の細孔と同様な細孔をあける多孔質化を行った。即ち、
リアクティブイオンエッチング装置を用いて、CF4ガス
圧0.5Pa、投入電力200Wのプラズマで絶縁層SiO2、上部
電極Tiをエッチングした。こうして、多孔質アルミナ６
の細孔が絶縁層、上部電極に転写された。
上部電極多孔質化工程である。陽極酸化法により作製し
た多孔質アルミナ６をマスクとして以下に示すドライエ
ッチング法により、絶縁層、上部電極に孔質アルミナ６
の細孔と同様な細孔をあける多孔質化を行った。即ち、
リアクティブイオンエッチング装置を用いて、CF4ガス
圧0.5Pa、投入電力200Wのプラズマで絶縁層SiO2、上部
電極Tiをエッチングした。こうして、多孔質アルミナ６
の細孔が絶縁層、上部電極に転写された。
【００４７】図２（ｄ）に示す第４の工程は、孔内導電
体堆積工程である。孔内導電体堆積は以下に示すスパッ
タ法によりMoの成膜を行った。なお、スパッタ法では、
実施例１、２のメッキ法の場合と異なり、孔内及びアル
ミナ上にも導電体が形成される。イオンビームスパッタ
装置を用いて、 Arガス圧0.02Pa、加速電圧2kv、ターゲ
ット電流300mAの条件で、孔内に成膜されるMo表面と上
部ゲート電極Ti底面の間隙が10ｎｍとなる様にTiを堆積
させて、電子放出部となる微小間隙を得た。
体堆積工程である。孔内導電体堆積は以下に示すスパッ
タ法によりMoの成膜を行った。なお、スパッタ法では、
実施例１、２のメッキ法の場合と異なり、孔内及びアル
ミナ上にも導電体が形成される。イオンビームスパッタ
装置を用いて、 Arガス圧0.02Pa、加速電圧2kv、ターゲ
ット電流300mAの条件で、孔内に成膜されるMo表面と上
部ゲート電極Ti底面の間隙が10ｎｍとなる様にTiを堆積
させて、電子放出部となる微小間隙を得た。
【００４８】図２（ｅ）に示す第５の工程は、マスク除
去工程である。2MのNaOH水溶液を用いたウエットエッチ
ング法により、多孔質アルミナ６を溶解除去した。この
際に多孔質アルミナ６上のMoは多孔質アルミナ６ごと除
去（リフトオフ）される。
去工程である。2MのNaOH水溶液を用いたウエットエッチ
ング法により、多孔質アルミナ６を溶解除去した。この
際に多孔質アルミナ６上のMoは多孔質アルミナ６ごと除
去（リフトオフ）される。
【００４９】以上の様にして、電子放出素子が作製され
た。上記方法により微小な細孔が制御性よく形成される
とともに、上部電極表面も平坦に従来の薄膜形成プロセ
スを用いて形成できる利点がある。
た。上記方法により微小な細孔が制御性よく形成される
とともに、上部電極表面も平坦に従来の薄膜形成プロセ
スを用いて形成できる利点がある。
【００５０】本実施例により作製された電子放出素子を
真空装置内に設置し、下部電極を負極、上部（ゲート）
電極を正とした電圧を印加することにより、電子放出が
確認された。従来の多孔質アルミナを絶縁層に用いた場
合と比較して、電子ビームの広がりが押えられ、上部電
極表面の凹凸の悪影響を防ぐことができた。
真空装置内に設置し、下部電極を負極、上部（ゲート）
電極を正とした電圧を印加することにより、電子放出が
確認された。従来の多孔質アルミナを絶縁層に用いた場
合と比較して、電子ビームの広がりが押えられ、上部電
極表面の凹凸の悪影響を防ぐことができた。
【００５１】
【実施例４】本実施例では電子放出素子を基板に２次元
的に複数個配置した電子源を作製した。図３はその平面
模式図であり、簡単のために３×３個の電子放出素子の
み表わしてある。形成される電子放出素子の個数および
その大きさは用途により適宜設定される。本発明によれ
ば、一個の電子放出素子の大きさを配線巾程度とするこ
とができ、高密度な電子源の作製も可能である。
的に複数個配置した電子源を作製した。図３はその平面
模式図であり、簡単のために３×３個の電子放出素子の
み表わしてある。形成される電子放出素子の個数および
その大きさは用途により適宜設定される。本発明によれ
ば、一個の電子放出素子の大きさを配線巾程度とするこ
とができ、高密度な電子源の作製も可能である。
【００５２】洗浄したガラス基板に下部電極を成膜し、
フォトリソグラフィーおよびエッチングによりライン状
に加工した。（図３の３１）材料および薄膜作製は実施
例１と同様とした。次に絶縁層、上部（ゲート）電極、
アルミニウム膜を積層したのち、レジストを塗布し、エ
ミッタ電極と直交するライン状にアルミニウム膜とゲー
ト膜をフォトリソグラフィーおよびエッチングにより加
工した。（図３の３２）次に陽極酸化部分のレジストを
除去し、実施例１と同様に、アルミニウム膜をシュウ酸
中、４０Vで多孔質化した後、ポアワイド処理した。陽
極酸化で形成したアルミナをマスクとしてCF4ガスのド
ライエッチングで上部（ゲート）電極および絶縁層を貫
通する細孔を形成した。
フォトリソグラフィーおよびエッチングによりライン状
に加工した。（図３の３１）材料および薄膜作製は実施
例１と同様とした。次に絶縁層、上部（ゲート）電極、
アルミニウム膜を積層したのち、レジストを塗布し、エ
ミッタ電極と直交するライン状にアルミニウム膜とゲー
ト膜をフォトリソグラフィーおよびエッチングにより加
工した。（図３の３２）次に陽極酸化部分のレジストを
除去し、実施例１と同様に、アルミニウム膜をシュウ酸
中、４０Vで多孔質化した後、ポアワイド処理した。陽
極酸化で形成したアルミナをマスクとしてCF4ガスのド
ライエッチングで上部（ゲート）電極および絶縁層を貫
通する細孔を形成した。
【００５３】以上のように作製した電子源の行列配線の
一方を走査配線、他方を信号配線としたマトリクス駆動
を行い、電子源に対向した蛍光体に電子を照射すること
により画像表示を行った。
一方を走査配線、他方を信号配線としたマトリクス駆動
を行い、電子源に対向した蛍光体に電子を照射すること
により画像表示を行った。
【００５４】
【発明の効果】以上説明した様に、本発明電子放出素子
の製造方法によれば、上部電極が平坦で、細孔内に導電
体を堆積した電子放出素子の製造が可能となり、これに
より高効率であり、高密度すなわち高精細であり、かつ
長寿命の電子放出素子が得られた。また、本製造方法を
用いて多数の電子放出素子を形成し、蛍光体等に電子を
照射することによりディスプレイに代表されるような画
像表示装置を実現することができた。
の製造方法によれば、上部電極が平坦で、細孔内に導電
体を堆積した電子放出素子の製造が可能となり、これに
より高効率であり、高密度すなわち高精細であり、かつ
長寿命の電子放出素子が得られた。また、本製造方法を
用いて多数の電子放出素子を形成し、蛍光体等に電子を
照射することによりディスプレイに代表されるような画
像表示装置を実現することができた。
【図１】図１は本発明の電子放出素子の作製工程を説明
する断面模式図である。
する断面模式図である。
【図２】図２は本発明の電子放出素子の作製工程を説明
する断面模式図である。
する断面模式図である。
【図３】図３は実施例により作製された電子放出素子の
平面模式図である。
平面模式図である。
【図４】図４は従来例の電子放出素子の断面模式図であ
る。
る。
１、４１：基板 ２、４２：下部電極 ３、４３：絶縁層 ４、４４：上部電極 ５：Ａｌ膜 ６：多孔質アルミナ ７、４５：細孔 ８、９：導電体 ３１：ライン状下部電極 ３２：ライン状上部電極 ４６：電子放出部
フロントページの続き (72)発明者 北村 伸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5C036 EE03 EE14 EG12 EH10
Claims (5)
- 【請求項１】絶縁性基板上に下部電極、絶縁層、上部電
極、アルミニウム層を積層する工程と、 該アルミニウム層を多孔質アルミナ化する工程と、 該多孔質アルミナ層をマスクとして上部電極と絶縁層を
多孔質化する工程と、 該多孔質絶縁層の孔内に導電体を堆積し、電子放出体を
形成する工程と、 該多孔質アルミナ層を除去する工程とから少なくともな
ることを特徴とする電子放出素子の製造方法。 - 【請求項２】アルミニウム層を多孔質アルミナ化する工
程が、陽極酸化であることを特徴とする請求項１記載の
電子放出素子の製造方法。 - 【請求項３】多孔質アルミナ層をマスクとして上部電極
と絶縁層を多孔質化する工程が、ドライエッチングであ
ることを特徴とする請求項１又は２記載の電子放出素子
の製造方法。 - 【請求項４】多孔質絶縁層の孔内に導電体を堆積する工
程が、電析であることを特徴とする請求項１乃至３のい
ずれかに記載の電子放出素子の製造方法。 - 【請求項５】多孔質絶縁層の孔内に導電体を堆積する工
程が、該多孔質絶縁層の孔内及び該多孔質アルミナ層上
に蒸着により導電体を形成した後、該多孔質アルミナ層
及び該多孔質アルミナ層上の蒸着導電体を除去する工程
であることを特徴とする請求項１乃至３のいずれかに記
載の電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219399A JP2000243247A (ja) | 1999-02-19 | 1999-02-19 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4219399A JP2000243247A (ja) | 1999-02-19 | 1999-02-19 | 電子放出素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000243247A true JP2000243247A (ja) | 2000-09-08 |
Family
ID=12629182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4219399A Withdrawn JP2000243247A (ja) | 1999-02-19 | 1999-02-19 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000243247A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004079774A1 (en) * | 2003-03-06 | 2004-09-16 | C.R.F. Società Consortile Per Azioni | Process to make nano-structurated emitters for incandescence light sources |
| JP2005197243A (ja) * | 2003-12-30 | 2005-07-21 | Crf Soc Consortile Per Azioni | 燃焼型光放出装置及びその製造方法 |
| EP1978407A1 (en) * | 2007-03-28 | 2008-10-08 | CRF Societa'Consortile per Azioni | Method for obtaining a transparent conductive film |
| CN100428396C (zh) * | 2005-09-16 | 2008-10-22 | 清华大学 | 基于多孔氧化铝结构的薄膜阴极场发射显示器件 |
| US7501649B2 (en) | 2003-01-30 | 2009-03-10 | Fujifilm Corporation | Sensor including porous body with metal particles loaded in the pores of the body and measuring apparatus using the same |
| US7554255B2 (en) | 2002-07-30 | 2009-06-30 | Postech Foundation | Electric field emission device having a triode structure fabricated by using an anodic oxidation process and method for fabricating same |
| KR101151648B1 (ko) * | 2010-12-31 | 2012-06-08 | 한국생산기술연구원 | 인쇄기법을 이용한 고세장비를 갖는 전극 형성방법 |
-
1999
- 1999-02-19 JP JP4219399A patent/JP2000243247A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554255B2 (en) | 2002-07-30 | 2009-06-30 | Postech Foundation | Electric field emission device having a triode structure fabricated by using an anodic oxidation process and method for fabricating same |
| US7501649B2 (en) | 2003-01-30 | 2009-03-10 | Fujifilm Corporation | Sensor including porous body with metal particles loaded in the pores of the body and measuring apparatus using the same |
| WO2004079774A1 (en) * | 2003-03-06 | 2004-09-16 | C.R.F. Società Consortile Per Azioni | Process to make nano-structurated emitters for incandescence light sources |
| WO2004079056A3 (en) * | 2003-03-06 | 2005-01-20 | Fiat Ricerche | Process to make nano-structurated components |
| US7322871B2 (en) | 2003-03-06 | 2008-01-29 | Crf Societa Consortile Per Azioni | Process to make nano-structured emitters for incandescence light sources |
| JP2005197243A (ja) * | 2003-12-30 | 2005-07-21 | Crf Soc Consortile Per Azioni | 燃焼型光放出装置及びその製造方法 |
| CN100428396C (zh) * | 2005-09-16 | 2008-10-22 | 清华大学 | 基于多孔氧化铝结构的薄膜阴极场发射显示器件 |
| EP1978407A1 (en) * | 2007-03-28 | 2008-10-08 | CRF Societa'Consortile per Azioni | Method for obtaining a transparent conductive film |
| KR101151648B1 (ko) * | 2010-12-31 | 2012-06-08 | 한국생산기술연구원 | 인쇄기법을 이용한 고세장비를 갖는 전극 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933664B2 (en) | Electron emitting device, electron source, and image forming apparatus | |
| US5534743A (en) | Field emission display devices, and field emission electron beam source and isolation structure components therefor | |
| CN101572206B (zh) | 电子源和图像显示装置 | |
| JP2007073208A (ja) | 電子放出素子、電子源および画像形成装置の製造方法 | |
| JP2004253201A (ja) | 電界放出型冷陰極およびその製造方法 | |
| KR100243990B1 (ko) | 전계방출 캐소드와 그 제조방법 | |
| JP2000243247A (ja) | 電子放出素子の製造方法 | |
| US5556530A (en) | Flat panel display having improved electrode array | |
| JP2001291465A (ja) | 冷陰極及びその製造方法 | |
| KR100415597B1 (ko) | 전계방출소자와 그 제조방법 | |
| US20070200478A1 (en) | Field Emission Device | |
| JP2003203554A (ja) | 電子放出素子 | |
| JP2002124180A (ja) | 電子放出素子の製造方法、電子放出素子、電子源及び画像形成装置 | |
| JP2000285791A (ja) | 電子放出素子及びその製造方法とそれを用いた電子源，撮像装置，画像形成装置 | |
| US8076832B2 (en) | Electron emitter structure and associated method of producing field emission displays | |
| JP2000348601A (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
| JP3568859B2 (ja) | 冷陰極及びその冷陰極の製造方法 | |
| JP4247649B2 (ja) | 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置 | |
| JP2002093308A (ja) | 電子放出素子、電子源、画像形成装置、及び電子放出素子の製造方法 | |
| JP3854174B2 (ja) | 表示装置およびその製造方法 | |
| KR100448479B1 (ko) | 박막형 전계 방출 소자의 제조방법 | |
| JP2010086927A (ja) | 電子線装置及び画像表示装置 | |
| JP2010262892A (ja) | 電子線装置及びこれを用いた画像表示装置 | |
| JP2003109489A (ja) | 電子放出素子、電子源及び画像形成装置 | |
| JP2000311589A (ja) | 電子放出素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |