KR100415597B1 - 전계방출소자와 그 제조방법 - Google Patents

Abstract

본 발명은 양극산화공정을 이용하여 형성된 게이트홀에 의해 구동전압을 낮추며 전자방출을 균일하게 할 수 있는 전계방출소자 및 그 제조방법에 관한 것이다.

본 발명에 따른 전계방출소자의 제조방법은 기판 상에 캐소드전극과 식각정지층을 형성하는 단계와, 상기 캐소드전극과 식각정지층이 형성된 기판 상에 절연층과 게이트전극 및 양극산화층을 형성하는 단계와, 상기 양극산화층을 부분적으로 양극산화하여 상기 양극산화층 내에 다수개의 미세홀을 형성하는 단계와, 상기 양극산화된 양극산화층을 마스크로 이용하는 사진식각법에 의해 상기 게이트전극 및 절연막을 관통하는 다수개의 미세홀을 형성하는 단계와, 상기 양극산화된 양극산화층을 제거하는 단계와, 상기 미세홀 내의 캐소드전극 상에 이미터를 형성하는 단계를 포함하며, 상기 식각정지층은 상기 미세홀의 형성시 상기 절연층의 식각깊이를 제어하여 상기 미세홀의 깊이를 제어하는 것을 특징으로 한다.

Description

전계방출소자와 그 제조방법{Field Emission Display and Fabricating Method Thereof}

본 발명은 전계방출소자 및 그 제조방법에 관한 것으로 특히, 양극산화공정을 이용하여 형성된 게이트홀에 의해 구동전압을 낮추며 전자방출을 균일하게 할 수 있는 전계방출 소자 및 그 제조방법에 관한 것이다.

최근들어, 신물질로 각광받고 있는 카본 나노튜브(Carbon Nanotube; 이하 "CNT"라 함)는 수 nm에서 수십 nm의 아주 작은 직경의 결정구조를 갖음과 아울러 내화학적 특성 및 기계적 강도가 우수하여 그의 응용이 기대되고 있다. 하나의 응용분야로서 CNT를 이용한 전계 방출 소자로의 제작이 연구되고 있는데, 특히 전계방출 표시 소자로의 응용이 기대되고 있다. 이는 CNT를 전계 방출 소자로 이용하는 경우 전자 방출 전압을 크게 낮출 수 있으므로 기존의 스핀트형 팁이나 실리콘팁등과 같은 전계방출소자를 이용하는 것보다 구동전압을 낮출 수 있을 뿐만 아니라 CNT의 내화학적 특성 및 기계적 강도가 우수하여 신뢰성이 좋은 소자 제작이 가능하기 때문이다. CNT의 전계 방출 전압이 낮은 이유는 직경이 nm로 아주 작으므로 전계강화효과(Field Enhancement Factor)가 커져 전자방출이 일어나는 임계전계(Turn-on Field)가 1~5V/㎛로 낮기 때문이다.

도 1은 종래의 3전극구조 CNT 전계 방출 소자를 나타낸 것이다.

도 1를 참고하면, 종래의 3전극구조 CNT 전계 방출 소자는 하부기판(64) 상의 캐소드전극(70)과, 캐소드전극(70) 상의 CNT 이미터(63) 및 절연층(66)과, 절연층(66) 상의 게이트전극(65)과, 상부기판(60) 상의 형광체(62)를 구비한다. 이러한 전계방출 소자에서는 캐소드전극(70)과 게이트전극(65)사이에 인가되는 전압에 의해 CNT이미터에서 전자가 방출되고, 방출된 전자는 상부기판(60)상의 애노드전극(도시하지 않음)에 의해 가속되어 형광체(62)와 충돌하게 된다. 이 경우, 게이트전극(65)에 인가되는 전압에 의해 방출량을 제어하게 된다.

도 2a내지 도 2d는 도 1에 도시된 CNT 전계방출소자의 제조방법을 단계적으로 나타낸 것이다.

도 2a에 도시된 바와 같이 하부기판(64) 상에 캐소드전극(70)과 절연물질층(66a) 및 게이트금속층(65a)을 순차적으로 성막하게 된다. 이어서, 게이트금속층을(65a) 에칭함으로써 도 2b에 도시된 바와 같이 게이트홀(68)을 갖는 게이트전극(65)이 형성된다. 그 다음, 게이트전극(65)의 홀(68)을 통해 절연물질층(66a)을 에칭하여 도 2c에 도시된 바와 같이 절연홀(69)을 갖는 절연층(66)이 형성된다. 그리고, 게이트홀(68) 및 절연홀(69)을 통해 노출된 캐소드전극(70)상에 CNT를 성장시켜 도 2d에 도시된 바와 같이 CNT 이미터(63)가 형성된다.

한편, 마이크로팁형의 전계방출소자에 있어서 구동전압을 낮추기 위한 노력들이 행해져 왔다. 팁 첨단부에 효율적인 전계집중과 낮은 구동전압을 달성하기 위해서는 팁 첨단부와 게이트홀과의 거리가 가까울수록 유리하다. 따라서 게이트홀의 크기를 1㎛이하로 줄이면서 신뢰성과 대면적이 가능한 공정 개발이 필요한데, 지금까지의 게이트홀 크기를 서브 마이크론(sub-micron)으로 형성가능한 방법들의 경우 새로운 추가 설비가 필요하며 공정상 상당히 복잡하다.

또한, 종래의 카본 나노 튜브를 이용한 발광 소자에 있어서 기판 상에 무작위 방향으로 성장시키거나 스크린 프린팅법으로 도포할 경우 모든 나노 튜브를 수직적으로 배열시키기가 어려울 뿐만 아니라 수직 정렬을 위한 새로운 공정이 개발 되어야 한다. 또한 게이트전극과 카본 나노 튜브의 거리가 일정하지 않은 경우 즉, 제조된 카본 나노 튜브들의 길이가 전체적으로 균일하지 않을 경우 동일한 전계집중이 될 수 없는 단점이 있다.

따라서, 본 발명의 목적은 양극산화공정을 이용하여 형성된 게이트홀에 의해 구동전압을 낮추며 전자방출을 균일하게 할 수 있는 전계방출 소자 및 그 제조방법에 관한 것이다.

도 1은 종래의 삼전극 CNT 전계 방출 소자를 나타내는 단면도.

도 2a 내지 도 2d는 도 1에 도시된 CNT전계 방출 소자의 제조방법을 단계적을 나타내는 단면도.

도 3a 내지 도 3d는 본 발명에 따른 게이트홀 제조방법을 단계적으로 나타내는 단면도.

도 4a 내지 도 4d는 본 발명에 따른 게이트홀을 포함하는 전계방출소자의 제조방법을 단계적으로 나타내는 단면도.

도 5a 내지 도 5c는 게이트홀 내에 형성되는 서로 다른 형태의 이미터를 나타내는 도면.

도 6은 도 5에 도시된 화소를 개략적으로 나타내는 도면.

도 7은 도 6에서 선 "A-A'"를 따라 절취하여 나타내는 화소의 단면도.

도 8은 도 5에 도시된 삼전극 구조의 전계방출소자를 나타내는 도면.

< 도면의 주요 부분에 대한 부호의 설명 >

10,64 : 하부기판 11,70 : 캐소드전극

12,66 : 절연층 13,65 : 게이트전극

14 : 알루미늄 박막 15 : 양극산화층

16 : 촉매 전이 금속 17 : 카본 나노 튜브

18 : 포토레지스트패턴 19 : 저항층

20 : 스페이서 21 : 애노드전극

22,62 : 형광체 23,63 : 이미터

24,68 : 게이트홀 25,69 : 절연홀

27,60 : 상부기판 65a : 게이트금속층

66a : 절연물질층

상기 목적을 달성하기 위하여, 본 발명에 따른 전계방출소자는 기판 상에 형성되는 캐소드전극과, 상기 기판 상에 산화물계 또는 질화물계 물질로 형성되는 절연층과, 상기 절연층 상에 형성되는 게이트전극과, 양극산화법과 사진식각법을 이용하여 상기 게이트전극 및 절연층을 관통하도록 형성되는 다수개의 미세홀과, 상기 미세홀 내의 캐소드전극 상에 형성되어 전자를 방출하는 이미터를 구비하는 하부기판과, 상기 하부기판과 대면되게 형성되며 투명전극과 형광체를 구비하는 상부기판과, 상기 상부기판과 하부기판과의 진공갭을 유지하는 스페이서를 구비하며, 상기 캐소드전극 상에는 상기 미세홀의 형성시 상기 절연층의 식각깊이를 제어하여 상기 미세홀의 깊이를 제어하는 식각정지층이 형성되는 것을 특징으로 한다.상기 목적을 달성하기 위하여, 본 발명에 따른 전계방출소자의 제조방법은 기판 상에 캐소드전극과 식각정지층을 형성하는 단계와, 상기 캐소드전극과 식각정지층이 형성된 기판 상에 절연층과 게이트전극 및 양극산화층을 형성하는 단계와, 상기 양극산화층을 부분적으로 양극산화하여 상기 양극산화층 내에 다수개의 미세홀을 형성하는 단계와, 상기 양극산화된 양극산화층을 마스크로 이용하는 사진식각법에 의해 상기 게이트전극 및 절연막을 관통하는 다수개의 미세홀을 형성하는 단계와, 상기 양극산화된 양극산화층을 제거하는 단계와, 상기 미세홀 내의 캐소드전극 상에 이미터를 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 3a 내지 도 8를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 게이트홀 형성과정을 단계적으로 나타낸 단면도이다.

도 3a와 같이, 실리콘(Si)웨이퍼 혹은 유리기판(10)의 상부에 산화실리콘(SiO₂)를 고주파 마그네트론 스퍼터링(RF magnetron sputtering) 혹은 화학 기상법 등의 방법으로 약 0.1~1㎛두께로 절연층(12)이 증착된다. 연속공정으로 알루미늄 박막(14)이 고주파 또는 직류형 마그네트론 스퍼터링(RF or DC magnetron sputtering), 진공증착법 등으로 0.1~0.5㎛두께로 절연층 상에 증착된다. 여기서, 유리기판(10)의 경우에는 실리콘 웨이퍼 정도의 표면 거칠기를 갖는 것이 미세홀(24) 형성에 유리하며 절연층(12)을 증착할 때 산화물계가 아닌 질화물계를 사용해도 무방하다.

도 3b와 같이, 양극산화층(15)은 인산 혹은 옥살산 용액 중에서 알루미늄 박막(14)을 애노드전극으로, 백금을 반대편 캐소드전극으로 하여 양단에 약 30~160V의 직류전압을 가하여 알루미늄박막(14)이 산화되면서 알루미나(Al₂O₃)로 형성된다. 이 때, 양극산화층(15)은 양극산화법에 의해 10~100㎚의 직경의 미세홀(24)을 갖게 된다.

도 3c와 같이, 양극 산화층(15)를 보호마스크(hard mask)로 하여 SiO₂를 CHF₃와 O₂의 혼합가스 분위기하에서 이방성 반응 이온 에칭(reactive ion etching ; 이하 "RIE"라 함)을 포함하는 사직식각법에 의해 절연층(12)이 패터닝되어 기판에 대하여 수직방향의 절연홀(cavity)(25)이 형성된다.

도 3d와 같이, 양극산화층(15)을 습식 에칭하여 제거하면, 기판 상에는 절연홀(25)을 갖는 절연층(12)이 잔존하게 된다. 이러한 절연홀(25)의 크기는 양극산화된 미세홀(24)의 크기와 일치한다.

도 4a 내지 도 4g는 본 발명의 3전극 구조를 갖는 전계방출소자의 제조방법을 나타내는 단면도이다.

도 4a에 도시된 바와 같이 유리기판(10) 상에 내열금속인 크롬(Cr), 니오븀(Nb), 몰리브덴(Mo), 텅스텐(W) 등의 캐소드금속층(11a)이 증착된다. 예를 들어, 캐소드금속층(11a)은 고온산화에 강한 니오븀(Nb)을 고주파 마그네트론 스퍼터링(Rf Magnetron Sputtering)으로 약 1000Å두께로 증착하고, 추후에 형성되는 산화실리콘(SiO₂)로 이루어진 절연막(12) RIE시 에칭을 종료하기 위하여 니오븀(Nb) 상에 식각정지층인 크롬(Cr)을 약 50~100Å정도 증착하여 2중막으로 형성된다. 이후 포토레지스터를 스핀 코팅한 후 노광, 현상공정으로 포토레지스트패턴(18)을 형성하게 된다. 이 포토레지스트패턴(18)을 이용한 에칭공정으로 캐소드금속층(11a)이 패터닝됨으로써 도 4b에 도시된 바와 같이 캐소드전극(11)이 형성된다. 이 때, 크롬(Cr)은 습식 에칭을 이용하고 니오븀(Nb)은 CF₄와 O₂혼합가스 분위기에서 RIE를 실시하게 된다.

캐소드전극(11)을 형성한 다음 도 4c에 도시된 바와 같이 절연막(12)으로 산화물 혹은 질화물을 사용하는데, 발광소자에서는 SiO₂를 반응성 스퍼터링 혹은 저압 화학기상법(LPCVD)으로 0.5~5㎛두께로 증착한다. 이후 연속 공정으로 양극 산화를 위한 알루미늄(Al) 등으로 이루어진 알루미늄 박막(14)과 Nb, Ti, W등으로 이루어진 게이트전극(13)이 형성된다. 이 때, 캐소드전극(11)과 동일한 재료를 사용해도 무방하다. 원하는 부분에 미세홀(24)을 형성하기 위하여 도 4d에 도시된 바와 같이 포토레지스트를 스핀코팅한 후 노광 및 현상공정으로 포토레지스트패턴(18)이 형성된다. 여기서, 포토레지스트패턴을 형성하기 위해 하나의 화소를 형성할 수 있는 마스크나 혹은 저항층용 마스크를 이용한다. 다음으로 도 4e에 도시된 바와 같이 알루미늄 박막(14)을 양극산화 하면 미세홀(24)을 갖는 양극산화층(15)이 형성된다. 포토레지스트패턴(18)를 제거한 후 미세홀(24)을 갖는 양극 산화층(15)을 마스크를 보호마스크로 이용하여 도 4f에 도시된 바와 같이 게이트전극(13) 및 절연층(12)이 이방성 건식에칭을 행한다. 이방성 건식에칭은 캐소드 전극(11)을 이루는 크롬(Cr)에 의해 에칭을 멈추게 된다. 즉, 크롬은 에칭 스타퍼(etch-stopper)의 역할을 하게 된다. 이후 양극산화층(15)를 습식 에칭하여 제거하면 도 4g에 도시된 바와 같이 절연홀(25)을 갖는 게이트전극(13) 및 절연층(12)이 형성된다. 이 때 절연홀(25)의 크기는 양극산화층(15)의 미세홀(24)의 크기와 일치한다. 이 후, 어드레스 구동을 위한 게이트전극(13)의 패턴형성공정이 실행된다. 패턴 형성방법은 캐소드 패턴 방법과 동일하며, 최종적인 화소모양은 도 6에 나타나 있다.

도 5a 내지 도 5c는 본 발명의 실시 예에 따른 3전극구조의 전계방출소자를 나타내는 단면도이다.

도 5a와 같이, 금속팁형태의 3극 구조의 전계방출소자의 미세팁을 형성하는 공정은 게이트 홀(24) 내부에 증착되지 않도록 희생층을 경사경착 후, 이미터(23) 재료인 금속 팁을 수직 진공 증착을 행한 다음 희생층을 리프트 오프(lift-off)하면 이미터(23)인 금속팁을 형성할 수 있는데 종래의 팁형성공정과 동일하다. 다만, 게이트 홀(24)의 직경이 약 수백~수천 Å정도이며 이에 맞춰 게이트절연층(12)의 높이를 조절하면 된다.

도 5b와 같이, CNT를 이용한 3극 구조의 전계방출소자의 카본 나노 튜브(17)를 선택적으로 성장하기 위한 공정은 촉매전이 금속(16)을 미세홀이 있는 절연층(12) 기저부에 전기 도금법으로 증착한다. 캐소드전극(11)을 음극으로 하여Co를 약 1~10nm두께로 절연층기저부에 있는 캐소드 전극(11)위에 전착한다. 카본 나노 튜브(17)는 촉매금속이 있는 미세홀 기저부에서 선택적으로 성장하게 되는데, 시편을 반응기 내부에 장입하고 반응기 온도를 약 600~900℃범위에서 유지한 다음 연료가스인 아세틸렌을 흘리면 미세홀 기저부에 있는 촉매 금속(16)에서 카본 나노 튜브(17)가 성장하기 시작한다. 최종 높이는 게이트 전극(13) 높이 바로 아래까지 성장시키면 되는데 이를 성장시간으로 조절한다. 이렇게 하여 최종적인 하판이 제작된다.

도 5c와 같이, 금속 뾰쪽팁의 3극 구조전계방출소자는 양극산화하여 형성된 미세홀 내부를 금속으로 채워놓은 구조로써 미세홀의 크기가 작아 이미터(23)로 사용된다. 금속을 채우는 방법으로는 캐소드전극(11)을 음극으로 하여 전기도금법 혹은 진공증착을 하면 다른 공정없이도 뾰쪽한 금속을 형성할 수 있다. 사용될 수 있는 금속으로는 내열성이 강한 Cr, Ta, Mo, Ti, Ni, Co등이 있다.

도 6은 본 발명의 한 화소에 해당되는 대표적인 개략도를 나타낸 것이다.

도 7은 도 6에서 선 "A-A'"를 따라 절취하여 화소의 단면도를 나타낸 것이다.

도 6 및 도 7를 결부하여 설명하면, 캐소드전극(11)과 게이트전극(13)이 상호 교차되어 형성되어 어드레스 가능하도록 되어 있으며, 또한 균일한 전자 방출을 위하여 저항층(19)이 한 화소내에 4영역으로 나뉘어 설계되어 있다. 따라서 한 영역이 아킹(arcing)등의 영향으로 파괴되더라도 다른 부분이 보완하다. 즉, 하나의 화소내에서 하나 이상의 영역으로 저항층(19)을 설계할 수 있다. 이와 아울러 게이트전극(13)에는 게이트홀(24)이 형성되고 각각의 게이트 홀(24)에 대응하여 캐소드전극(11)상에 이미터(23)가 형성된다. 이렇게 형성된 캐소드전극(11)을 접지전위로 하고 게이트전극(13)에 전압을 인가하면 두 전극(11,13)이 교차하는 부분에 위치하는 이미터(23)들의 첨두에는 고전계가 걸리고 이러한 고전계에 의해 전자가 방출된다. 이 때, 전자가 방출되기 위한 게이트전극(13)의 전압은 게이트홀(24)의 크기가 작아질수록 낮아지며, 이미터(23)의 재료 특성에 따라 달라진다.

도 8를 참고하면, 애노드전극(21) 및 형광체(22)가 적층된 상부기판(27)과, 금속팁 및 촉매 금속(16) 그리고 카본 나노 튜브(17) 등의 전자원과, 캐소드전극(11), 저항층(19), 게이트전극(13)과, 절연층(12)이 형성되는 하부기판(10)을 구비한다. 또한, 하부기판(10)상에는 상부기판(27)과 합착시 하부 유리기판(10)과 상부기판(27)간의 갭을 유지함과 아울러 진공응력을 견디기 위한 스페이서(20)가 형성된다.

상부기판(27) 상에는 애노드전극(21)이 형성된 후 3가지의 형광체(22)가 형성된다. 캐소드전극(11)들과 게이트전극(13)들에 순차적으로 전압을 인가해줌으로써 두 전극(11,13)이 교차하는 지점의 이미터(23)들로부터 전자들이 방출되어 마주보고 있는 형광체(22)를 발광시킴으로써 각각의 화소를 순차적으로 발광시킨다. 형광체(22)가 도포된 애노드전극(21)에는 고압이 인가되어 이미터(23)에서 방출된 전자를 가속시켜 대응하는 형광체(22)에 충돌하도록 한다.

이 때, 개별 화소의 휘도 및 칼라구현은 이미터(23)와 게이트전극(13)간에 걸어주는 전압차에 의해 방출되는 전류량이 달라지는 원리를 이용하여 휘도를 조절할 수 있으며 인접한 적색(R), 녹색(G), 청색(B)의 세 개 화소의 휘도조절을 통하여 칼라구현이 가능해진다.

상술한 바와 같이, 본 발명에 따른 전계방출소자와 그 제조방법은 양극산화공정을 이용하여 미세공의 크기와 밀도를 제어하므로 카본 나노 튜브의 밀도를 조절할 수 있어 방출 전류를 제어할 수 있으며 박막 증착과 양극 산화 공정만으로 대면적화가 가능하다.

또한, 이러한 양극산화공정은 종래 팁형태의 전계방출소자의 게이트 홀 형성 공정에도 적용할 수 있어서 종래기술보다 아주 낮은 구동전압으로 방출전류를 제어할 수 있으며 양극 산화 공정으로 게이트홀 크기를 10nm까지도 쉽게 조절할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (13)

1. 기판 상에 형성되는 캐소드전극과, 상기 기판 상에 산화물계 및 질화물계 중 어느 하나의 절연물질로 형성되는 절연층과, 상기 절연층 상에 형성되는 게이트전극과, 양극산화법과 사진식각법을 이용하여 상기 게이트전극 및 절연층을 관통하도록 형성되는 다수개의 미세홀과, 상기 미세홀 내의 캐소드전극 상에 형성되어 전자를 방출하는 이미터를 구비하는 하부기판과,

   상기 하부기판과 대면되게 형성되며 투명전극과 형광체를 구비하는 상부기판과,

   상기 상부기판과 하부기판과의 진공갭을 유지하는 스페이서를 구비하며,

   상기 캐소드전극 상에는 상기 미세홀의 형성시 상기 절연층의 식각깊이를 제어하여 상기 미세홀의 깊이를 제어하는 식각정지층이 형성되는 것을 특징으로 하는 전계방출소자.
2. 제 1 항에 있어서,

   상기 절연층은 SiO₂를 포함하는 것을 특징으로 하는 전계방출소자.
3. 제 1 항에 있어서,

   상기 이미터의 재료는 카본 나노 튜브 및 금속 중 어느 하나인 것을 특징으로 하는 전계방출소자.
4. 제 1 항에 있어서,

   상기 이미터 전자가 방출되는 면은 평면인 것을 특징으로 하는 전계방출소자.
5. 제 1 항에 있어서,

   상기 이미터 전자가 방출되는 면은 원추형인 것을 특징으로 하는 전계방출소자.
6. 기판 상에 캐소드전극과 식각정지층을 형성하는 단계와,

   상기 캐소드전극과 식각정지층이 형성된 기판 상에 절연층과 게이트전극 및 양극산화층을 형성하는 단계와,

   상기 양극산화층을 부분적으로 양극산화하여 상기 양극산화층 내에 다수개의 미세홀을 형성하는 단계와,

   상기 양극산화된 양극산화층을 마스크로 이용하여 상기 식각정지층이 노출될 때까지 상기 게이트전극 및 절연층을 패터닝하여 상기 게이트전극 및 절연층을 관통하는 다수개의 미세홀을 형성하는 단계와,

   상기 양극산화된 양극산화층을 제거하는 단계와,

   상기 미세홀 내의 캐소드전극 상에 이미터를 형성하는 단계를 포함하며,

   상기 식각정지층은 상기 미세홀의 형성시 상기 절연층의 식각깊이를 제어하여 상기 미세홀의 깊이를 제어하는 것을 특징으로 하는 전계방출소자의 제조방법.
7. 제 6 항에 있어서,

   상기 양극산화층의 재료는 알루미늄(Al)을 이용하는 것을 특징으로 하는 전계방출소자의 제조방법.
8. 제 6 항에 있어서,

   상기 이미터의 재료는 카본 나노 튜브 및 금속 중 어느 하나인 것을 특징으로 하는 전계방출소자의 제조방법.
9. 제 6 항에 있어서,

   상기 이미터 전자가 방출되는 면은 평면인 것을 특징으로 하는 전계방출소자의 제조방법.
10. 제 6 항에 있어서,

    상기 이미터 전자가 방출되는 면은 원추형인 것을 특징으로 하는 전계방출소자의 제조방법.
11. 제 6 항에 있어서,

    상기 기판과 대면되게 제2 기판 상에 투명전극을 형성하는 단계와,

    상기 투명전극 상에 형광체를 형성하는 단계와,

    상기 기판과 제2 기판 간의 갭을 유지하기 위한 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법.
12. 제 1 항에 있어서,

    상기 식각정지층은 Cr을 포함하며, 상기 캐소드전극은 Nb,Mo 및 W 중 어느 하나를 포함하는 것을 특징으로 하는 전계방출소자.
13. 제 6 항에 있어서,

    상기 식각정지층은 Cr을 포함하며, 상기 캐소드전극은 Nb,Mo 및 W 중 어느 하나를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법.