KR100274793B1 - 선형 전계방출 이미터 및 그의 제조방법 - Google Patents

Abstract

본 발명은 대면적의 전계방출디스플레이 구현에 적합한 선형 전계방출 이미터와 그의 제조 방법에 관한 것이다.

본 발명의 선형 전계방출 이미터는 기판 상에 형성되며 직선형의 첨예부를 갖는 선형이미터팁과, 소정 갭을 두고 선형이미터팁의 양측면에 대향되게끔 기판상에 형성된 절연층과, 절연층 상에 형성되는 게이트전극을 구비하며, 상기 선형이미터팁에 대향하는 게이트전극의 측면에는 규칙적으로 요(凹)부가 형성된다.

본 발명에 의하면, 선형의 이미터를 일반화된 코팅공정과 식각공정 등을 이용하여 제조함으로써 대면적의 FED에 응용가능한 균일한 선형팁을 제조할 수 있을 뿐만 아니라 선형이미터의 첨예부와 대응하는 게이트 전극이 규칙적으로 단차부가 형성되어 원하는 부위에서만 전자가 방출되도록 함으로써 전자방출의 효율을 향상시킬 수 있다.

Description

선형 전계방출 이미터 및 그의 제조방법(Field Emission Emitter of Line Type and Fabrication Method thereof)

본 발명은 전계방출 디스플레이 장치에 관한 것으로, 특히 대면적의 전계방출디스플레이(Field Emission Display; 이하, FED라고 한다) 구현에 적합한 선형(Line Type) 전계방출 이미터 어래이와 그의 제조 방법에 관한 것이다.

최근들어, 맨-머신 인터페이스(Man-Machine Intertace)의 주요한 역할을 담당하는 디스플레이 장치로써, 기존의 음극선관(CRT)의 부피 문제를 해결할 수 있을 뿐만 아니라 액정디스플레이(LCD) 장치의 시야각이나 휘도에 따르는 문제점을 해결할 수 있는 특징을 지닌 전계방출 디스플레이(Field Emission Display; FED) 장치에 대한 연구가 활발히 진행되고 있다.

전계방출 디스플레이 장치는 음극선관(CRT)과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 음극(즉, 이미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하는 냉음극을 이용하고 있다. 그리고, 방출된 전자를 양극 및 음극간의 전압으로 가속시켜 양극에 형성한 형광체막에 충돌 및 여기시켜 발광시킨다.

현재, FED에 응용되고 있는 이미터로써 도 1에 도시된 바와 같이 구조에 따라 분류되는 포인트형(Point Type)의 이미터와, 선형 이미터, 그리고 평면형 이미터가 주로 개발되고 있다. 이 이미터의 재질로는 몰리브덴, 탄탈륨, 텅스텐, 다이아몬드박막, 실리콘 등이 사용되고 있다.

도 1a에 도시된 원추형 이미터는 포인트형 이미터의 대표적인 형상으로 마이크로미터(㎛)의 크기로써 현재 FED 제품에 가장 많이 응용되고 있는 이미터의 구조이다. 그런데, 이 원추형 이미터는 회전증착법, 소위 스핀트법에 의해 형성됨으로써 균일한 형상으로 제조하기가 어려워 대면적 FED에 응용하기 어려운 문제점이 있다.

도 2를 참조하면, 원추형 이미터를 제조하는 공정을 단계적으로 설명하는 단면도가 도시되어 있다.

우선, 도 2a에 도시된 바와 같이 유리기판(10) 상에 이미터 전극(12)과 절연층(14)을 순차적으로 형성하고, 절연층(14) 위에 게이트 전극(18)을 이루는 금속막(Mo)을 형성한다. 이어서, 감광성수지 패턴을 이용한 포토리소그라피 공정에 의해 게이트전극(16)을 패턴화함으로써 도 2b에 도시된 바와 같이 절연층(14) 상에 게이트전극 패턴(16a)을 형성한다. 이 게이트전극 패턴(16a)을 통하여 절연층(14)을 식각하여 절연층 패턴(14a)을 형성함으로써, 도 2c에 도시된 바와 같이 원추형 이미터, 즉 팁이 형성될 공간이 마련되게 된다. 그 다음, 유리기판(10)을 도 2d에 도시된 바와 같은 회전축을 중심으로 회전시키면서 금속물질(Ni)을 소정의 각도(예컨데, 75°)로 입사시켜 게이트전극 패턴(16a)의 표면에 증착되도록 한다. 이에 따라, 게이트전극 패턴(16a)의 표면에 형성된 분리금속층(18)은 중심부에 인입홈을 갖게된다. 그리고, 도 2e에 도시된 바와 같이 기판(10)을 회전시키면서 팁물질(Mo)을 수직방향으로 입사시켜 분리금속층(18)의 표면에 증착시킴에 따라 금속층(18)의 표면에는 인입홈을 줄이는 형태로 팁물질층(20a)이 형성되고 팁형성공간, 즉 이미터전극(12) 상에는 원추형의 팁(20)이 형성되게 된다. 끝으로, 게이트전극 패턴(16a)을 보호하기 위하여 형성된 분리금속층(18)과 그 위에 형성된 팁물질층(20a)을 제거함으로써 도 2f에 도시된 바와 같은 원추형의 팁(20)이 형성된 전계방출 이미터 어래이(FEA)를 완성하게 된다.

이와 같은 종래의 원추형 이미터 제조방법은 회전증착법을 이용함에 따라 균일한 마이크로 팁을 형성하기 위해서는 공정을 정밀하게 제어해야하므로 대면적 FED에 응용하기는 어렵다.

도 3을 참조하면, 다른 형상의 포인트형 이미터 제조방법을 단계적으로 설명하는 단면도가 도시되어 있다. 도 3에 있어서, 이미터 팁의 재질은 실리콘으로써 실리콘의 이중식각공정에 의해 형성되게 된다.

상세히 하면, 우선 실리콘 기판(22) 상에 절연물질(SiO2, Si3N4)층을 형성한후 패턴화하여 도 3a에 도시된 바와 같이 실리콘 기판(22) 상에 캡(24)을 형성한다. 이 캡(24)을 통하여 실리콘 기판(22)을 비등방성(Anisotropic) 식각함으로써 도 3b에 도시된 바와 같이 기판(22) 상에 피라미드 형상의 돌출부, 즉 팁의 산부(26a)를 형성한다. 이어서, 실리콘 기판(22)을 수직식각하여 산부(26a)와 기둥부(26b)로 이루어진 팁(26)을 형성한 후 열산화시킴으로써 도 3c에 도시된 바와 같이 기판(22) 상에 첨예부를 갖는 팁(26)이 형성되도록 한다. 그 다음, 도 3d에 도시된 바와 같이 산화막(28)이 형성된 실리콘기판(22)과 캡(24) 상에 전자빕(E-beam)을 이용하여 원하는 두께의 절연층(30)을 형성한다. 그리고, 도 3e에 도시된 바와 같이 포토레지스트(32)로 어래이 에지부를 규정한 후 금속물질(34)을 증착시킨다. 끝으로, 포토레지스트(32) 및 캡(24) 상부의 금속물질(34b)과 포토레지스트(32)를 제거하고 절연층(30)을 등방성 식각한 후 캡(24)을 제거함으로써 도 3f에 도시된 바와 같이 실리콘기판(22) 상에 형성된 팁(26)과 팁 주위의 기판(22) 상에 적층된 절연층 패턴(30a)과 게이트(34a) 구조의 이미터 어래이가 완성된다.

그런데, 상기와 같은 실리콘 이미터 제조방법은 실리콘을 적당한 각도로 식각한 다음 다시 팁부위를 산화시켜 예리한 팁을 형성하는 것으로써, 팁으로 이용될 수 있는 물질이 실리콘에만 국한된다는 단점이 있다. 다시 말하여, 보다 안정된 전자방출특성을 얻기 위하여 사용되는 금속이나 다이아몬드박막 패턴을 실리콘 팁 상에 형성할 수 없다는 단점이 있다.

도 4를 참조하면, 원추형 팁을 제조하는 또 다른 방법을 단계적으로 설명하는 단면도가 도시되어 있다.

먼저, 실리콘기판을 산화마스크(Sio2)를 이용한 비등방성 식각을 수행함으로써 도 4a에 도시된 바와 같이 원추형의 홈이 형성된 실리콘 몰드(36)를 마련한후, 실리콘 몰드(36) 상에 균일한 두께의 절연층(38)을 형성한다. 이어서, 스퍼터링 공정에 의해 절연층(38) 상에 이미터전극(40)을 형성함으로써 이미터전극(40)의 하부에는 원추형의 팁(40a)이 형성되게 된다. 그 다음, 상부에 금속층(Al)(44)이 형성된 유리기판(42)을 그 금속층(44)에 직류(DC) 전압을 인가하면서 정전기 효과를 이용하여 도 4b에 도시된 바와 같이 이미터전극(40)의 표면에 접착시킨다. 그리고, 이미터전극(42) 하부의 절연층(38)을 식각하여 실리콘 몰드(36)를 제거한 후 뒤집어서 이미터전극(42) 상의 절연층(38) 표면에 게이트층(46)을 형성한다. 끝으로, 팁(40a) 부근의 게이트층(46)과 절연층(38)을 제거하여 도 4c에 도시된 바와 같이 이미터전극(40) 상의 원추형 팁(40a)과 그 팁의 경사면을 포획하는 형태로 형성된 절연층(38)과 게이트층(46)으로 이루어진 이미터 어래이를 완성한다.

그런데, 상기 실리콘 몰드를 이용한 이미터 제조방법은 식각공정에 의해 팁형상의 홈이 형성된 실리콘 몰드를 이용하여 팁을 형성한 후 제거해야 하므로 재료의 낭비가 초래되는 문제점이 있다.

또한, 포인트형 이미터는 각 제조방법에 따른 문제점과 더불어 공통적으로 균일한 형상의 이미터를 만드는 것이 어려우므로 대면적 FED에 응용하기 어렵다. 반면에, 도 1b에 도시된 바와 같은 선형이미터는 직선형으로써 포인트형 이미터에 비하여 대면적화가 용이하지만 이 선형 이미터 또한 도 3 및 도 4에 도시된 바와 같은 포인트형 이미터 제조방법을 주로 응용하여 제조함으로써, 상술한 재료선택의 한계와, 정밀한 공정제어 및 초기기판을 제거해야 하는 문제점이 있다.

따라서, 본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로써, 본 발명의 목적은 대면적의 전계방출 디스플레이 장치의 구현에 적합한 선형 전계방출 이미터 및 그 제조방법을 제공하는 것이다.

본 발명의 다른 목적은 제조공정을 단순화하여 대량생산에 적합하고 제조단가를 줄일 수 있는 선형 전계방출 이미터 및 그의 제조방법을 제공하는 것이다.

도 1은 일반적인 전계방출 이미터 구조들을 도시한 도면.

도 2는 종래의 기술에 따른 포인트형 이미터 제조공정을 단계적으로 나타내는 도면.

도 3은 종래의 다른 기술에 따른 포인트형 이미터 제조공정을 단계적으로 나타내는 단면도.

도 4는 종래의 또 다른 기술에 따른 포인트형 이미터 제조공정을 단계적으로 나타내는 단면도.

도 5은 본 발명의 실시 예에 따른 선형 전계방출 이미터를 나타내는 사시도.

도 6은 도 5의 선형 전계방출 이미터의 상면도.

도 7은 본 발명의 다른 실시 예에 따른 선형 전계방출 이미터의 상면도.

도 8은 본 발명에 실시 예에 따른 선형 전계방출 이미터 제조공정을 나타내는 단면도.

〈도면의 주요부분에 대한 부호의 간단한 설명〉

10, 42, 50 : 유리기판 12, 40, 52 : 이미터전극

14, 30, 38, 66 : 절연층 14a, 30a, 66a : 절연층 패턴

16, 34, 56a : 게이트전극층 16a, 34a, 46, 56 : 게이트전극 패턴

18 : 분리금속층 20, 26, 40a, 54 : 팁

20a, 54a, 54b : 팁물질층 22, 36 : 실리콘기판

24 : 캡 26a : 산부

26b : 기둥부 28 : 산화막

32 : 포토레지스트 44 : 금속층

60 : 저항층 62 : 제1 식각방지 패턴

64 : 제2 식각방지 패턴

상기 목적들을 달성하기 위하여, 본 발명에 따른 선형 전계방출 이미터는 기판 상에 형성되며 직선형의 첨예부를 갖는 선형이미터팁과, 소정 갭을 두고 선형이미터팁의 양측면에 대향되게끔 상기 기판상에 형성된 절연층과, 절연층 상에 형성되는 게이트전극을 구비한다. 상기 선형이미터팁에 대향하는 상기 게이트전극의 측면에는 규칙적으로 요(凹)부가 형성된다.

본 발명에 따른 선형 전계방출 이미터 제조방법은 기판의 표면에 이미터전극을 형성하는 제1 단계와, 이미터전극 상에 이미터물질층을 형성하여 그 일측부를 등방성 식각하는 제2 단계와, 이미터물질층의 다른 측부를 등방성 식각하여 직선형의 첨예부를 갖는 선형의 선형이미터팁을 형성하는 제3 단계와, 선형이미터팁이 형성된 이미터전극 상에 균일한 두께의 절연층을 형성하는 제4 단계와, 선형이미터팁의 첨예부와 대향하는 측면부 상에 요(凹)부를 가지는 패턴으로 패터닝되는 게이트 전극을 형성하는 제5 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예를 도 3 내지 도 8을 참조하여 상세하게 설명하기로 한다.

도 5는 본 발명의 실시 예에 따른 선형 전계방출 이미터 어래이를 도시한 사시도로써, 도 5의 선형 전계방출 이미터 어래이는 전자가 방출되는 선형의 팁(54)과, 팁(54)에 전압을 인가하기 위한 이미터 전극(52)과, 이미터 전극(52)이 형성된 기판(50)과, 팁(54)을 구동하기 위한 전압이 인가되는 게이트전극(56)과, 이미터전극(52)과 게이트전극(56) 사이에 형성된 절연체(도시하지 않음)을 구비한다.

도 5에 도시된 선형 전계방출 이미터 어래이에서 이미터전극(52)의 기판(50)의 표면에 평탄하게 형성되어 있다. 피라미드형의 단면을 갖는 팁(54)은 직선형으로써 이미터전극(52) 상에 형성되어 있다. 도시하지 않은 절연체는 선형의 팁(54) 사이의 이미터전극(52)의 표면에 형성되어 있다. 게이트전극(56)은 절연체의 표면에 형성된 것으로 선형 팁(54)의 선형 첨예부에 대향하도록 형성되어 있다. 게이트전극(54)에 있어서, 선형팁(54)의 첨예부에 대향하는 측면에는 규칙적으로 요(凹)부가 형성된다. 즉, 게이트전극(54)의 측면은 규칙적으로 단차를 가지게 된다. 이렇게 게이트전극(54)의 측면이 단차부를 가지기 때문에 선형팁(54)의 첨예부(54a)와 게이트전극(56) 사이의 간격을 규칙적으로 다르게 되므로 선형의 팁(54)과 게이트전극(56)간의 거리가 가까운 부분에서만 전자가 방출된다. 이를 상세히하면, 게이트전극(56)과 거리가 가까운 선형팁(54)의 첨예부(54a)에서는 전계강도가 강하게 되고 게이트전극(56)과 거리가 먼 선형팁(54)의 첨예부(54a)는 전계강도가 약하게 된다. 이에 따라, 게이트전극(56)에 인가되는 전압을 조절함에 따라 게이트전극(56)과 가까운 선형팁(54)의 첨예부(54a)에서만 전자방출이 일어나게 된다. 결과적으로, 게이트전극(56)의 단차부(56a)로 인하여 선형의 팁(54)이 일정하게 구분하는 효과를 가져와 형광체가 형성된 부분에만 방출된 전자를 입사시킴으로써 디스플레이를 구현할 수 있다.

도 6을 참조하면, 도 5에 도시된 선형 전계방출 이미터 어래이의 상면도가 도시되어 있다. 도 6에 도시된 선형 전계방출 이미터 어래이는 직선형 팁(54)의 첨예부에 대향하는 게이트전극(56)의 측부에 규칙적으로 단차부(56a)가 형성된 것을 나타내고 있다. 여기서, 게이트전극(56)의 단차부들(56a)에 대향하는 선형팁(54)의 첨예부에서는 약한 전계에 의해 전자방출이 일어나지 않음으로써 선형의 팁(54)를 일정 단위로 구분하는 역할을 하게 된다.

도 7은 본 발명의 제2 실시 예에 따른 선형 전계방출 이미터 어래이의 상면도를 도시한 것으로써, 도 7의 선형 전계방출 이미터 어래이는 일정단위로 패턴화된 선형팁 패턴(58)의 첨예부와, 선형팁 패턴(58)과 평행하게 형성되며 팁이 형성되지 않은 부분에서 단차부(56a)를 갖는 게이트 전극(56)을 나타낸다. 이 경우, 게이트전극(56)에 가까운 부분에만 형성된 선형팁 패턴(58)의 첨예부에서 전자가 방출되게 된다.

도 8은 본 발명의 실시 예에 따른 선형 전계방출 이미터 제조공정을 단계적으로 설명하는 단면도이다.

먼저, 도 8a에 도시된 바와 같이 기판(50) 상에 순차적으로 적층된 이미터전극(52)과 저항층(60)을 형성한다.

이 저항층(60) 상에 도 8b에 도시된 바와 같이 원하는 두께의 팁물질층(54a)을 형성한다.

이어서, 팁물질층(54a)의 일측부를 에칭하기 위한 포토레지스트나 다른 식각방지용 물질층을 형성한 후 패턴화하여 도 8c에 도시된 바와 같이 팁물질층(54a) 상에 식각방지 패턴(62)을 형성한다.

이 식각방비 패턴(62)을 통하여 하부의 팁물질층(54a)을 등방성 식각함으로써, 도 8d에 도시된 바와 같이 일측부에 소정 곡률의 식각면을 갖는 팁물질층(54b)을 형성한다.

도 8e에 도시된 바와 같이 상부의 식각방지 패턴(62)을 제거한다.

그 다음, 팁물질층(54b)의 다른 측부를 식각하기 위하여 도 8f에 도시된 바와 같이 식각면을 갖는 팁물질층(54b)이 형성된 저항층(60) 상에 균일한 두께의 제2 식각방지 패턴(64)을 형성한다.

제2 식각방지 패턴(64)을 통하여 팁물질층(54b)의 식각면을 만날때까지 다른 측부를 등방성식각함으로써, 도 8g에 도시된 바와 같이 단면이 삼각형이고 전자가 방출되는 첨예부를 갖는 선형팁(54)을 형성한다.

이어서, 도 8h에 도시된 바와 같이 선형팁(54) 상의 제2 식각방지 패턴(64)을 제거한다.

그 다음, 도 8i에 도시된 바와 같이 선형팁(54)이 형성된 저항층(60) 상에 균일한 두께의 절연층(66)을 형성한다.

그리고, 도 8j에 도시된 바와 같이 절연층(66) 상에 균일한 두께의 게이트전극층(56a)를 형성한다.

끝으로, 선형팁(54)의 주위의 게이트전극층(56a)과 절연층(66)을 순차적으로 식각하여 도 8k에 도시된 바와 같이 저항층(60) 상에 형성된 선형팁(54)의 양측부에 절연층 패턴(66a)과 게이트전극(56)이 적층된 구조로 선형팁 전계방출 이미터 어래이를 완성한다. 여기서, 게이트전극(56)과 절연층패턴(66a)은 원하는 패턴으로 에칭함으로써 도 5에 도시된 바와 같이 단차부를 갖도록 형성할 수 있다.

이와 같이, 본 발명에 따른 선형 전계방출 이미터 제조방법은 PVD나 CVD 등과 같은 증착공정이나 도금법 등과 같은 코팅법과, 반응성이온식각이나 습식식각 등의 일반화된 공정을 이용한다. 이에 따라, 간단한 공정으로 대면적의 FED에 응용가능한 선형팁을 제조할 수 있다.

또한, 상기 선형 전계방출 이미터 제조방법은 선형팁을 형성할 때 에칭을 이중으로 실시하여 선형팁의 끝부분이 직접 식각용 이온에 노출되는 단면적을 줄이므로써 보다 예리한 선형팁을 형성할 수 있다.

더불어, 실리콘과 같은 물질로 팁을 만들기 위해 종래에는 식각과 산화 후 식각을 해야함에 따라 산화조건이나 식각조건을 정밀하게 제어해야 하는 반면에, 상기 선형 전계방출 이미터 제조방법은 공정이 간단함에 따라 실리콘이 아닌 다른 팁물질을 이용하여도 쉽게 예리한 팁을 형성할 수 있다. 이에 따라, 종래와 같은 제약없이 팁 재료를 선택할 수 있다.

상술한 바와 같이, 본 발명에 따른 선형 전계방출 이미터에 의하면, 선형이미터의 첨예부와 대응하는 게이트 전극이 규칙적으로 단차부가 형성되어 형광체에 대향하는 원하는 부위에서만 전자가 방출되도록 함으로써 전자방출 효율이 향상되고 게이트전압을 종래의 선형이미터에 대비하여 낮출 수 있는 효과가 있다.

그리고, 본 발명에 따른 선형 전계방출 이미터 제조방법 의하면, 선형의 이미터를 일반화된 코팅공정과 식각공정 등을 이용하여 제조함으로써 대면적의 FED에 응용가능한 균일한 선형팁을 제조할 수 있다. 또한, 본 발명에 따른 선형 전계방출 이미터 제조방법은 종래의 스핀트법과 같이 대면적화에 응용하기 어려운 정밀한 제어를 필요로 하지 않을 뿐만 아니라 실리콘에칭법과 같은 재료선택의 제한이 없는 장점이 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

1. 기판 상에 형성되며 직선형의 첨예부를 갖는 선형이미터팁과,

   송정 갭을 두고 상기 선형이미터팁의 양측면에 대향되게끔 상기 기판상에 형성된 절연층과,

   상기 절연층 상에 형성되는 게이트전극을 구비하며,

   상기 선형이미터팁에 대향하는 상기 게이트전극의 측면에는 규칙적으로 요(凹)부가 형성되는 것을 특징으로 하는 선형 전계방출 이미터.
2. 제 1 항에 있어서,

   상기 기판의 표면에 형성되어 상기 선형이미터팁에 전계를 공급하는 이미터전극과,

   상기 이미터전극과 선형이미터팁 사이에 형성되어 전류를 제한하는 저항층을 추가로 구비하는 것을 특징으로 하는 선형 전계방출 이미터.
3. 제 1 항에 있어서,

   상기 선형이미터팁은 그 단면이 삼각형인 것을 특징으로 하는 선형 전계방출 이미터.
4. 제 1 항에 있어서,

   상기 게이트전극의 측면과 가깝게 위치한 상기 선형이미터팁의 첨예부에서만 전자가 방출되는 것을 특징으로 하는 선형 전계방출 이미터.
5. 기판의 표면에 이미터전극을 형성하는 제1 단계와,

   상기 이미터전극 상에 이미터물질층을 형성하여 그 일측부를 등방성 식각하는 제2 단계와,

   상기 이미터물질층의 다른 측부를 등방성 식각하여 직선형의 첨예부를 갖는 선형의 선형이미터팁을 형성하는 제3 단계와,

   상기 선형이미터팁이 형성된 이미터전극 상에 균일한 두께의 절연층을 형성하는 제4 단계와,

   선형이미터팁의 첨예부와 대향하는 측면부 상에 요(凹)부를 가지는 패턴으로 패터닝되는 게이트전극을 형성하는 제5 단계를 포함하는 것을 특징으로 하는 선형 전계방출 이미터 제조방법.
6. 제 5 항에 있어서,

   상기 제1 단계는 상기 이미터전극 상에 저항층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 선형 전계방출 이미터 제조방법.
7. 제 5 항에 있어서,

   상기 제2 단계는 상기 이미터물질층 상에 식각방지 패턴을 형성하는 단계와,

   상기 식각방지 패턴을 통하여 상기 이미터물질층의 일측부를 등방성 식각하는 단계와,

   상기 식각방지 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 선형 전계방출 이미터 제조방법.
8. 제 5 항에 있어서,

   상기 제3 단계는 일측부에 식각면을 갖는 상기 이미터물질층이 형성된 이미터전극 상에 균일한 두께의 제2 식각방지 패턴을 형성하는 단계와,

   상기 제2 식각방지 패턴을 통하여 상기 이미터물질층의 다른 측부를 상기 식각면에 접할때까지 등방성 식각하는 단계와,

   상기 제2 식각방지 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 선형 전계방출 이미터 제조방법.