KR100333758B1 - 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 - Google Patents
전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 Download PDFInfo
- Publication number
- KR100333758B1 KR100333758B1 KR1019990053307A KR19990053307A KR100333758B1 KR 100333758 B1 KR100333758 B1 KR 100333758B1 KR 1019990053307 A KR1019990053307 A KR 1019990053307A KR 19990053307 A KR19990053307 A KR 19990053307A KR 100333758 B1 KR100333758 B1 KR 100333758B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode line
- field
- tip
- emitter
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000000313 electron-beam-induced deposition Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 27
- 238000000034 method Methods 0.000 description 17
- 239000010408 film Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000025 interference lithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
게이트 홀의 크기가 불균일한 경우에도 균일한 방출 전류를 생성할 수 있는 전계 방출 표시 장치의 필드 에미터 어레이 및 이의 제조 방법이 개시되어 있다. 전계 방출 표시 장치에 크기가 불균일한 게이트 홀들이 형성된 경우에도 게이트 홀 크기의 평균값을 기준으로 에미터 팁의 선단이 게이트 전극의 하단과 수평적으로 일치하도록 에미터 어레이를 형성한다. 홀 크기 편차에 상관없이 일정한 크기의 전기장이 형성되어 디스플레이 전체에 걸쳐 일정한 크기의 방출 전류를 얻을 수 있다.
Description
본 발명은 전계 방출 표시 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 전계 방출 표시 소자의 필드 에미터 및 그 제조방법에 관한 것이다.
전계 방출 표시 장치는 액정 표시 장치 및 플라즈마 패널 표시 장치와 함께 차세대 평판형 표시 장치로서 관심이 집중되고 있다. 일반적으로, 전계 방출 표시 소자는 금속으로 이루어진 마이크로 팁에 강한 전기장이 인가될 때 마이크로 팁에서 전자들이 방출하는 성질을 이용하는 소자이다. 박막형 전계 방출 소자의 필드 에미터는 전자 방출용 마이크로 팁을 원뿔 모양으로 뾰족하게 만들고, 마이크로 팁에 전압을 인가하기 위한 게이트 전극을 수 ㎛로 아주 가까이 위치하여 수십 볼트의 낮은 전압에서도 전자 방출을 가능하게 하였다. 이에 따라, 애노드에 수백 볼트의 전압을 일정하게 인가하고 마이크로 팁(캐소드 전극)에 OV, 게이트 전극에 수십 볼트의 전압을 인가하게 되면 게이트 전극과 마이크로 팁 간의 강한 전기장에 의하여 마이크로 팁에서 전자가 방출되어 애노드 전극으로 가속되어 도달하게 된다.
이러한 종래의 전계 방출 디스플레이는 전자 방출소자가 형성되어 있는 캐소드판, 상기 캐소드판과 소정거리만큼 이격되어 대향하여 있는 형광체 패턴이 형성되어 있는 애노드판, 상기 캐소드판과 애노드판을 일정 거리만큼 유지시키기 위한 스페이서, 상기 캐소드판과 애노드판의 외곽을 봉지하기 위한 실런트 및 캐소드판과 애노드판 사이의 공간을 고진공으로 유지하기 위한 다수의 전원 공급장치 및 구동회로등으로 구성되어 있다.
상술한 바와 같은 전계 방출 장치를 제조하기 위하여는 먼저 전계 방출 소자들이 배열되어 있는 전계 방출 어레이를 제조한 후, 이를 애노드판과 결합시킨다.전계 방출 어레이(또는 필드 에미터 어레이; Field emitter array)는 기판상에 캐소드 전극을 형성한 후, 상기 캐소드 전극의 노출시키는 홀을 갖는 게이트 절연막과 게이트 전극을 형성한 후, 상기 홀에 전계 방출소자인 필드 에미터 팁을 형성한다. 필드 에미터 팁은 통상의 스핀트 공정에 의하여 형성된다.
도 1은 종래의 전계 방출 어레이의 평면도를 나타내고, 도 2는 도 1의 A-A선을 따라서 절단한 단면도를 나타낸다. 도시한 바와 같이, 기판(10)상에 세로 방향으로 캐소드 전극인 다수의 캐소드 라인(11)이 형성되어 있고, 상기 캐소드 라인(11)상에 게이트 절연막(12)이 형성되고, 상기 게이트 절연막(12)상에 가로 방향으로 상기 캐소드 라인(11)과 교차되면서 다수의 게이트 전극 라인(13)이 형성된다. 게이트 절연막(12) 및 게이트 전극 라인(13)에는 상기 캐소드 라인(11)을 부분적으로 노출시키는 게이트 홀(13a)이 일정한 크기를 갖고 규칙적으로 형성되어 있다. 상기 게이트 홀(13a)내에는 전계를 방출시키기 위한 에미터 팁(15)이 형성된다.
종래 기술에 의하면, 동일한 게이트 전압으로 에미터 팁(15)의 선단(15a)에 최대의 전기장을 인가하기 위하여 에미터 팁(15)의 선단(15a)의 위치를 게이트 전극 라인(13)의 하부면(13c)에 대향하는 상부면(13b)과 수평적으로 일치하도록 에미터 팁(15)을 형성한다.
필드 에미터 어레이에서 균일한 방출 전류를 얻기 위하여는 디스플레이에 전 영역에 걸쳐서 동일한 크기의 게이트 홀을 형성하여야 한다. 그렇지만, 실제적으로 도 1에 나타낸 바와 같이 동일한 크기의 게이트 홀(13a)을 형성하는 것은 불가능하다. 홀(13a)의 크기에는 편차가 발생하여, 크기 편차가 적은 홀(13a)을 형성하기 위하여는 고성능이고 고가인 포토 리소그래피 장비가 요구된다.
도 3은 실제 형성되는 전계 방출 어레이의 평면도이고, 도 4는 도 3의 실제 형성되는 전계 방출 어레이 중에서 홀이 작게 형성되는 경우, 기준 크기의 홀의 경우 및 홀이 크게 형성되는 경우를 도시한 전계 방출 어레이의 단면도이다.
도 3에 도시한 바와 같이 실제 형성되는 전계 방출 어레이는 크기가 불균일한 게이트 홀(13a)들이 형성된다. 이와 같이 크기가 불균일한 게이트 홀(13a)에 형성되는 에미터 팁(15)은 도 4에 도시한 바와 같이 선단의 위치가 불균일하다.
도 4를 참조하면, 제1 홀(13a1)은 크기가 기준보다 작은 경우이고, 제2 홀(13a2)는 기준 크기를 갖는 홀이고, 제3 홀(13a3)은 기준보다 큰 경우이다. 제 1홀(13a1)에는 기준 크기보다 작은 제1의 에미터 팁(15b1)이 형성되고, 제2 홀(13a2)에는 기준 크기 즉 선단부가 게이트 전극(13)의 상면(13b)에 일치하는 크기를 갖고, 제3 홀(13a3)에는 기준 크기보다 커서 선단부가 게이트 전극(13)의 상면(13b)보다 높은 위치에 위치하도록 형성된다.
이와 같이, 에미터 팁(15)은 게이트 홀들(13a)의 크기에 따라 선단의 높이가 달라지게 형성되며, 홀들(13a)의 크기가 작을수록 편차는 크게된다. 따라서, 에미터 팁들(15)의 선단에 생성되는 전기장의 크기도 달라지게 되며, 이로 인해 전계 방출 표시 장치 전체에 걸쳐서 균일한 전류를 얻지 못하게 된다. 이는 휘도의 불균일성을 야기하여 표시 장치의 성능을 저하시킨다.
따라서, 본 발명의 목적은 상술한 문제를 해결하여 게이트 홀의 크기가 불균일한 경우에도 균일한 방출 전류를 생성할 수 있는 전계 방출 표시 장치의 필드 에미터 어레이를 제공하는 것이다.
본 발명의 다른 목적은 상술한 전계 방출 표시 장치의 필드 에미터 어레이를 제조하는 데 적합한 필드 에미터 어레이의 제조 방법을 제공하는 것이다.
도 1은 종래의 전계 방출 어레이의 평면도를 나타낸다.
도 2는 도 1의 A-A선을 따라서 절단한 단면도를 나타낸다.
도 3은 실제 형성되는 전계 방출 어레이의 평면도이다.
도 4는 도 3의 실제 형성되는 전계 방출 어레이 중에서 홀이 작게 형성되는 경우, 기준 크기의 홀의 경우 및 홀이 크게 형성되는 경우를 도시한 전계 방출 어레이의 단면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 필드 에미터 어레이와 선단위치를 가변시켜 형성된 필드 에미터 어레이의 단면도들을 나타낸다.
도 6은 도 5a 내지 5d에 도시한 필드 에미터 어레이를 사용하여 방출된 전기장의 크기를 측정하여 나타낸 그래프이다.
도 7a 내지 도 7c 는 본 발명의 일 실시예에 따른 필드 에미터 어레이의 제조 방법을 나타낸 단면도들이다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명은 기판;상기 기판상에 형성된 캐소드전극라인;상기 캐소드전극라인상에 형성되어 상기 캐소드전극라인의 일부표면을 노출하는 다수의 게이트홀이 형성된 게이트절연층;상기 게이트절연층상에 형성되고, 상기 게이트홀과 연결되는 게이트홀이 형성된 게이트전극라인; 및상기 게이트홀들의 평균크기에 해당하는 상기 게이트전극의 하면높이에 그 선단이 대략 일치하게, 상기 다수의 게이트홀내에 각각 형성되는 다수의 필드에미터팁을 포함하는 전계방출표시장치의 필드에미터어레이를 제공한다.
기판상에 일정거리 이격되게 캐소드전극라인들을 형성하는 단계;상기 캐소드전극라인상에 상기 캐소드전극라인의 일부표면을 노출하는 게이트홀들이 형성되는 게이트절연층 및 게이트전극라인을 차례로 형성하는 단계; 및상기 게이트홀들의 평균크기에 해당하는 상기 게이트전극의 하면높이에 그 선단이 대략 일치하게, 상기 다수의 게이트홀내에 각각 에미터팁을 형성하는 단계를 포함하는 전계방출표시장치의 필드에미터어레이의 제조방법.
상기 에미터 팁은 예를 들면, 상기 홀들의 내부에 경사 증착 방법에 의하여 희생층을 상기 게이트 전극 라인의 하면과 수평적으로 일치하는 높이로 상기 홀들의 상부 및 측벽에 형성하고, 상기 에미터 팁용 물질을 전자빔 증착법에 의해 수직으로 상기 홀에 증착하여 형성할 수 있다.
본 발명에 의하면, 전계 방출 표시 장치에 크기가 불균일한 게이트 홀들이 형성된 경우에도 게이트 홀 크기의 평균값을 기준으로 에미터 팁의 선단이 게이트 전극의 하단(하면)과 수평적으로 일치하도록 에미터 어레이를 형성한다. 홀 크기 편차에 상관없이 일정한 크기의 전기장이 형성되어 디스플레이 전체에 걸쳐 일정한 크기의 방출 전류를 얻을 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 필드 에미터 어레이와 선단위치를 가변시켜 형성된 필드 에미터 어레이의 단면도들을 나타낸다.
도 5a 내지 도 5d를 참조하면, 기판(110)상에 세로 방향으로 캐소드 전극인 다수의 캐소드 라인(111)이 형성되어 있고, 상기 캐소드 라인(111)상에 게이트 절연막(112)이 형성되고, 상기 게이트 절연막(112)상에 가로 방향으로 상기 캐소드 라인(111)과 교차되면서 다수의 게이트 전극 라인(113)이 형성된다. 게이트절연막(112) 및 게이트 전극 라인(113)에는 상기 캐소드 라인(111)을 부분적으로 노출시키는 게이트 홀(113a)이 도 2에 도시한 바와 같은 공정상 편차가 있는 불규칙한 크기를 갖고 형성되어 있다. 상기 게이트 홀(113a)내에는 전계를 방출시키기 위한 에미터 팁(115)이 형성되어 있다.
도 5a에 도시한 필드 에미터 어레이는 에미터 팁(115)의 선단(115a)의 수평적인 위치를 게이트 전극 라인(113)의 상면(113b)에 일치시킨 경우에 얻어진 단면도이다. 즉, 도 4의 제2 에미터 팁(15b2)에서와 마찬가지로 형성시켜 수득한 단면도이다.
도 5b에 도시한 필드 에미터 어레이는 에미터 팁(115)의 선단(115a)의 수평적인 위치를 게이트 전극 라인(113)의 상면(113b)과 하면(113c)의 중간 지점에 일치시켜 수득하 단면도이다.
도 5c에 도시한 필드 에미터 어레이는 에미터 팁(115)의 선단(115a)의 수평적인 위치를 게이트 전극 라인(113)의 하면(113c)에 일치시킨 경우에 얻어진 단면도이다.
도 5d에 도시한 필드 에미터 어레이는 에미터 팁(115)의 선단(115a)의 수평적인 위치를 게이트 전극 라인(113)의 하면(113c)보다 0.1㎛아래의 지점에 일치시켜 수득한 단면도이다.
도 5a 내지 5d에서, 게이트 홀(113a)의 직경 크기를 1.1㎛를 기준으로 하고, 게이트 절연막(112)의 두께는 1.0㎛로 하고, 게이트 전극 라인(113)의 두께를 0.2㎛로 하고, 게이트 홀의 크기를 0.8㎛에서 1.4㎛까지 0.1㎛씩 크기가 변화된다. 게이트 홀(113a)의 크기는 기준 크기로부터 최대 ±30%까지 변화시켰다. 에미터 팁(115)의 종횡비는 1.1:1이고, 반지름은 50nm이다.
도 5a 내지 5d에 도시한 필드 에미터 어레이를 사용하여 게이트 전극에 100V의 전압을 인가하고, 애노드 전극에는 700V의 전압을 인가하였다. 이 때, 캐소드 전극과 애노드 전극간의 거리는 200㎛이었다. 에미터 팁(115)로부터 방출된 전기장의 크기를 측정하였다. 도 6은 도 5a 내지 5d에 도시한 필드 에미터 어레이를 사용하여 방출된 전기장의 크기를 측정하여 나타낸 그래프이다.
도 6에서 가로축은 게이트 홀 크기를 나타내고, 세로축은 최대 전기장의 세기를 나타낸다. 그래프 A는 도 5a의 필드 에미터 어레이의 게이트 홀 크기에 따른 전기장의 크기를 나타내고, 그래프 B는 도 5b의 필드 에미터 어레이의 게이트 홀 크기에 따른 전기장의 크기를 나타내고, 그래프 C는 도 5c의 필드 에미터 어레이의 게이트 홀 크기에 따른 전기장의 크기를 나타내고, 그래프 D는 도 5d의 필드 에미터 어레이의 게이트 홀 크기에 따른 전기장의 크기를 나타낸다.
도 6에서 알 수 있는 바와 같이, 종래 기술에서 같이, 에미터(115)의 선단(115a)을 게이트 전극 라인(113)의 하면(113c)에 일치시킨 경우의 필드 에미터 어레이(도 5c)에서 측정된 전기장의 크기 분포는 그렇지 않은 경우(도 5a, 5b 및 5d)에 비하여 균일한 전기장을 방출함을 알 수 있다.
즉, 에미터 팁(115)의 선단(115a)의 위치를 게이트 전극 라인(113)의 상면(113b)에 일치시킨 경우에 에미터 팁(115)의 선단(115a)에 인가되는 전기장의크기가 전체적으로 가장 크게 되지만, 홀의 크기에 변화가 있는 경우에는 전기장의 변화가 가장 크게 나타났다. 에미터 팁(115)의 선단(115a)의 기준 위치를 낮게 가져갈수록 게이트 홀(113a)의 크기 변화에 대한 전기장의 크기변화는 작아졌으며 게이트 전극 라인(113)의 하면(113c)에 일치시킨 경우에 가장 작은 전기장의 변화를 볼 수 있었다. 또한 게이트 전극 라인(113)의 하면(113c)보다 더 낮은 곳에 에미터 팁(115)의 선단(115a)의 기준 위치를 일치시킨 경우에는 오히려 전기장의 크기 편차가 커짐을 알 수 있다. 또한, 이러한 경우에는 전기장의 세기가 작아져서 방출 전류가 오히려 줄어들다..
도 7a 내지 도 7c 는 본 발명의 일 실시예에 따른 필드 에미터 어레이의 제조 방법을 나타낸 그래프이다.
도 7a를 참조하면, 먼저 유리 기판(110)상에 Mo, Ni, Nb 및 Cr등과 같은 도전성 금속을 스퍼터링 방법으로 0.2㎛의 두께로 증착하여 금속층을 형성한 후, 통상적인 사진 식각방법에 의해 상기 금속층을 패터닝하여 캐소드 전극 라인(111)을 형성한다. 다음에, 캐소드 전극 라인(111)이 형성되는 유리 기판(110)상에 질화 실리콘이나 산화 실리콘과 같은 절연성 물질을 화학 기상 증착 방법에 의해 1.0㎛의 두께로 증착하여 게이트 절연막(112)을 형성한다.
상기 게이트 절연막(112)상에 Mo, Ni, Nb 및 Cr등과 같은 도전성 금속을 스퍼터링 방법으로 0.2㎛의 두께로 증착하여 금속층을 형성한 후, 통상적인 사진 식각방법에 의해 상기 금속층을 패터닝하여 게이트 전극 라인(113)을 형성한다.
필요한 경우에는, 상기 캐소드 전극 라인(111)과 게이트 절연막(112)사이에,인가되는 전압을 조정하기 위하여 저항층(도시 안됨)을 형성할 수도 있다.
도 7b를 참조하면, 상기 게이트 전극 라인(113)이 형성되어 있는 게이트 절연막(112)상에 포토레지스트를 스핀 코팅법에 도포하여 포토레지스트막(도시 안됨)을 형성하고, 상기 포토레지스트 막을 노광한다. 균일한 게이트 홀(113a)을 얻기 위하여 고해상도의 스테퍼를 사용하여 형성하는 것이 바람직하다. 그렇지만, 게이트 홀은 콘택 얼라이너, 스테퍼, 홀로그래픽 리소그래피 장비, 레이저 간섭 리소그래피 장비 등을 이용하여 형성할 수 있다.
다음에, 상기 노광된 포토 레지스트 막을 현상하여 게이트홀(113a)을 형성하기 위한 포토레지스트 패턴(120)을 형성한다. 상기 포토 레지스트 패턴(120)을 에칭 마스크로 사용하여 상기 게이트 전극 라인(113)과 게이트 절연막(112)을 순차적으로 식각하여 게이트 홀(113a)을 형성한다.
상기 게이트 홀(113a)을 형성하는 방법으로서는 건식 식각 공정만을 이용할 수도 있고, 건식 식각 공정과 습식 식각공정을 병행하여 사용할 수도 있다.
저항층이 형성되지 않은 경우에, 건식 식각 공정을 사용할 때는, 1단계로 식각 가스로서 CHF3/O2를 이용하여 100%식각 공정을 수행하고, 2단계로 식각 가스로서 CF4/O2가스를 이용하여 20%정도 과도 에칭한다.
또한, 저항층이 형성되어 있는 경우에는, 1단계로 식각 가스로서 CHF3/O2를 이용하여 90%식각 공정을 수행하고, 2단계로 식각 가스로서 CHF3/C2F6나 CHF3/H2가스를 사용하여 30%정도로 식각 공정을 수행하여 과도 에칭한다.
도 7c를 참조하면, 사용된 포토 레지스트막을 제거한 후, 통상의 스핀트 공정을 이용하여 게이트 홀(113a)내에 에미터 팁(115)을 형성하여 도 5c에 나타낸 바와 같은 필드 에미터 어레이를 수득한다.
희생층으로 사용할 알루미늄 등의 금속을 전자빔증착법으로 15도 내외의 경사각을 두고 경사증착하여 희생층(도시 안됨)이 구멍 상부 및 구멍 벽에만 증착되도록 한다. 이 때, 희생층의 두께는 에미터 팁(115)의 선단(115a)이 게이트 전극 라인(113)의 하면(113c)에 위치하도록 하기 위하여, 게이트 전극 라인(113)의 하면(113c)에 일치시킨다. 계속해서 에미터 팁용 금속막, 예컨대 Cr, Mo, Nb, Ni 등을 역시 전자빔증착법에 의해 수직으로 증착해서 상기 게이트 홀(113a)속에 에미터 팁(115)을 형성한다. 물론 에미터 팁(115)을 형성하기 위하여 증착 공정을 수행하는 동안 희생층 상부에도 팁을 형성할 물질이 증착되며 증착이 진행됨에 따라 구멍이 닫히게 되어 팁 증착이 완료된다. 계속해서 희생층을 제거하면 희생층 상부의 잉여물질도 제거되어 캐소드 전극라인(111)상에 에미터 팁(115)이 형성된다.
이 때, 필요한 경우에는 에미터 팁(115)을 에미터의 일함수(work function)을 낮추기 위하여 일함수가 낮은 물질을 코팅할 수 있다. 또는 상기 에미터 팁(115)상에 내구성이 강한 물질을 코팅하여 내구성을 증가시킬 수도 있다.
다음에, 이렇게 하여 제조된 필드 에미터 어레이를 애노드 판과 결합시켜 전계 방출 디스플레이 장치를 완성한다. 이 때, 필드 에미터 어레이와 애노드 판간의 간격은 200 내지 2000㎛로 하고, 애노드 전극에는 400 내지 10KV의 전압을 인가하면, 디스플레이 장치를 구동한다.
본 발명에 의하면, 전계 방출 표시 장치에 크기가 불균일한 게이트 홀들이 형성된 경우에도 게이트 홀 크기의 평균값을 기준으로 에미터 팁의 선단이 게이트 전극의 하단(하면)과 수평적으로 일치하도록 에미터 어레이를 형성한다. 홀 크기 편차에 상관없이 일정한 크기의 전기장이 형성되어 디스플레이 전체에 걸쳐 일정한 크기의 방출 전류를 얻을 수 있다.
또한, 종래에는 균일하게 게이트 홀을 형성하기 위하여 고가의 고해상도 스테퍼와 사진 식각 장비를 이용하여 게이트 홀을 형성하여야 했지만, 본 발명에 의한 경우에는 어느 정도 편차를 가지고 있는 게이트 홀을 형성하는 경우에도 균일한 전기장을 방출할 수 있는 필드 에미터 어레이를 얻을 수 있기 때문에, 해상도나 공정능력이 다소 떨어지는 저가의 사진 식각 공정 장비를 이용하여 게이트홀을 형성할 수 있다. 따라서, 다소 홀 크기에 차이가 있는 게이트 홀을 형성한다고 하여도 균일한 휘도를 갖는 화면을 구현할 수 있어 제조 공정 원가를 낮출 수 있다.
또한, 종래의 기술에 의하면 캐소드 판에 저항층과 같은 전류 제어용 물질을 삽입하는 경우가 많았지만, 별도로 저항층을 삽입하지 않아도 균일한 방출 전류를 얻을 수 있다. 또한, 에미터 팁의 선단에 국부적으로 전기장의 크기가 증가된 전개 방출 팁이 없기 때문에 디스플레이 패널에 밝은 화소가 생성되지 않아 전계 방출 디스플레이의 신뢰성이 증가된다.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식으로 그 변형이나 개량이 가능하다.
Claims (5)
- 기판;상기 기판상에 형성된 캐소드전극라인;상기 캐소드전극라인상에 형성되어 상기 캐소드전극라인의 일부표면을 노출하는 다수의 게이트홀이 형성된 게이트절연층;상기 게이트절연층상에 형성되고, 상기 게이트홀과 연결되는 게이트홀이 형성된 게이트전극라인; 및상기 게이트전극라인의 하면높이에 선단들의 평균높이가 수평적으로 일치하게, 상기 다수의 게이트홀내에 각각 형성되는 다수의 필드에미터팁을 포함하는 전계방출표시장치의 필드에미터어레이.
- 삭제
- 제1항에 있어서, 상기 에미터 팁은 Mo, Ni, Nb 또는 Cr로 구성된 것을 특징으로 하는 전계 방출 표시 장치의 필드 에미터 어레이.
- 기판상에 일정거리 이격되게 캐소드전극라인들을 형성하는 단계;상기 캐소드전극라인상에 상기 캐소드전극라인의 일부표면을 노출하는 게이트홀들이 형성되는 게이트절연층 및 게이트전극라인을 차례로 형성하는 단계; 및상기 게이트전극라인의 하면높이에 선단들의 평균높이가 수평적으로 일치하게, 상기 다수의 게이트홀내에 각각 에미터팁을 형성하는 단계를 포함하는 전계방출표시장치의 필드에미터어레이의 제조방법.
- 제4항에 있어서, 상기 에미터 팁은 상기 홀들의 내부에 경사 증착 방법에 의하여 희생층을 상기 게이트 전극 라인의 하면과 수평적으로 일치하는 높이로 상기 홀들의 상부 및 측벽에 형성하고, 상기 에미터 팁용 물질을 전자빔 증착법에 의해 수직으로 상기 홀에 증착하여 형성하는 것을 특징으로 하는 전계 방출 표시 장치의 필드 에미터 어레이의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053307A KR100333758B1 (ko) | 1999-11-27 | 1999-11-27 | 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990053307A KR100333758B1 (ko) | 1999-11-27 | 1999-11-27 | 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010048579A KR20010048579A (ko) | 2001-06-15 |
| KR100333758B1 true KR100333758B1 (ko) | 2002-04-25 |
Family
ID=19622277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990053307A KR100333758B1 (ko) | 1999-11-27 | 1999-11-27 | 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333758B1 (ko) |
-
1999
- 1999-11-27 KR KR1019990053307A patent/KR100333758B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010048579A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6699642B2 (en) | Method of manufacturing triode carbon nanotube field emitter array | |
| US20050236963A1 (en) | Emitter structure with a protected gate electrode for an electron-emitting device | |
| KR100366694B1 (ko) | 다중팁전계방출소자의그제조방법 | |
| KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
| KR20010039952A (ko) | 전계 방출 디바이스 | |
| US6632114B2 (en) | Method for manufacturing field emission device | |
| KR20050071480A (ko) | 탄소 나노튜브 평판 디스플레이용 장벽 금속층 | |
| US5628661A (en) | Method for fabricating a field emission display | |
| US5757138A (en) | Linear response field emission device | |
| US5827100A (en) | Method for manufacturing field emission device | |
| KR100333758B1 (ko) | 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법 | |
| KR100312510B1 (ko) | 카본 나노튜브를 이용한 전계방출소자 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| JP2003203554A (ja) | 電子放出素子 | |
| KR100370246B1 (ko) | 전계방출소자 | |
| KR100323221B1 (ko) | 전계 방출 표시 소자의 필드 에미터 및 그 제조방법 | |
| JPH1031956A (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| KR100274793B1 (ko) | 선형 전계방출 이미터 및 그의 제조방법 | |
| JP3598568B2 (ja) | 冷電子放出素子及びその製造方法 | |
| KR100518838B1 (ko) | 전계방출형 표시소자의 전극 | |
| KR100375224B1 (ko) | 전계방출소자의 전극제조 방법 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
| KR100539737B1 (ko) | 전계 방출 소자의 제조 방법 | |
| KR20020009067A (ko) | 전계 방출 표시소자의 필드 에미터 및 그 제조방법 | |
| KR100343225B1 (ko) | 전계방출소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |