KR20050071480A - 탄소 나노튜브 평판 디스플레이용 장벽 금속층 - Google Patents

탄소 나노튜브 평판 디스플레이용 장벽 금속층 Download PDF

Info

Publication number
KR20050071480A
KR20050071480A KR1020057002919A KR20057002919A KR20050071480A KR 20050071480 A KR20050071480 A KR 20050071480A KR 1020057002919 A KR1020057002919 A KR 1020057002919A KR 20057002919 A KR20057002919 A KR 20057002919A KR 20050071480 A KR20050071480 A KR 20050071480A
Authority
KR
South Korea
Prior art keywords
layer
catalyst
catalyst layer
carbon nanotube
resistor
Prior art date
Application number
KR1020057002919A
Other languages
English (en)
Inventor
시몬 강
크래이그 배
정 재 김
Original Assignee
씨드림 디스플레이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨드림 디스플레이 코포레이션 filed Critical 씨드림 디스플레이 코포레이션
Publication of KR20050071480A publication Critical patent/KR20050071480A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3048—Distributed particle emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30446—Field emission cathodes characterised by the emitter material
    • H01J2201/30453—Carbon types
    • H01J2201/30469—Carbon nanotubes (CNTs)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/952—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 평판 디스플레이 및 탄소 나노튜브 기반 평판 디스플레이를 형성하는 방법에 관한 것이다. 일 실시예에서, 평판 디스플레이는 탄소 나노튜브의 초소형 구조가 형성되는 촉매층과 저항기 층 사이에 형성된 장벽층을 포함한다. 장벽층은 촉매층과 저항기 층 사이의 안티 확산층으로 동작하여 탄소 나노튜브의 성장 동안에 촉매층이 저항기 층 내로 확산되는 것을 방지한다. 장벽층은 촉매층의 부착 특성을 향상시켜서, 촉매층 상의 탄소 나노튜브 구조의 균일한 성장을 가능하게한다.

Description

탄소 나노튜브 평판 디스플레이용 장벽 금속층{BARRIER METAL LAYER FOR A CARBON NANOTUBE FLAT PANEL DISPLAY}
본 발명은 평판 디스플레이 분야에 관한 것이다. 보다 구체적으로는, 본 발명은 전자 방출용 장벽 금속을 구비하는 평판 디스플레이 및 이 평판 디스플레이를 형성하는 방법에 관한 것이다.
음극선관(CRT) 디스플레이는 통상적으로 종래 컴퓨터 디스플레이에서 최상의 휘도와 콘트라스트, 최고의 색 품질 및 최대화된 시야각을 제공한다. CRT 디스플레이는 통상 얇은 유리 화면 상에 증착되는 형광체 층을 사용한다. 이 CRT는 래스터 패턴(raster pattern)에서 형광체를 관통하여 주사되는 고 에너지의 전자를 생성하는 1~ 3개의 전자 빔을 사용함으로써 화상을 생성한다.
형광체는 원하는 화상을 형성하도록 전자 에너지를 가시광으로 변환한다. 그러나, 종래 기술의 CRT 디스플레이는 캐소드를 둘러싸는 거대한 진공 외피가 캐소드로부터 디스플레이의 화면으로까지 연장하여 있기 때문에 그 부피가 크다. 따라서, 통상, 과거에는 얇은 디스플레이를 형성하기 위해, 액티브 매트릭스 액정 디스플레이, 플라즈마 디스플레이 및 전자발광 디스플레이 기술과 같은 다른 타입의 디스플레이 기술들이 사용되었다.
최근, CRT 디바이스에서 사용된 것과 같은 동일한 프로세스를 사용하여 화상을 생성하기 위한 얇은 평판 디스플레이(FPD)가 개발되었다.
이러한 평판 디스플레이는 행과 열로 된 매트릭스 구조의 전극들을 포함하는 후면을 사용한다. U.S.특허 제5,541,473호에는 이러한 평판 디스플레이가 개시되어 있고, 본원에서 참조로 인용된다. 평판 디스플레이는 전형적으로는 매트릭스 어드레스되고, 매트릭스 어드레싱 전극들을 포함한다. 매트릭스에서 각 행 라인과 각 열 라인의 교차점은 전자 디스플레이에서 가장 작은 어드레스가능한 요소인 화소를 정의한다.
전자 디스플레이의 본질은, 화소를 개별적으로 온/오프하게 하는 능력이다. 전형적인 고 정보 콘텐츠 디스플레이는 33㎝ 대각선 직교 어레이에서 대략 25만 화소를 가질 것이고, 화소들 각기 전자회로들에 의해 개별적으로 제어된다. 화소 해상도는 보통 육안의 해상력 또는 그 이하이다. 따라서, 활성화된 화소 패턴으로부터 양호한 품질의 화상이 생성될 수 있다.
전계 방출 캐소드 구조의 어레이를 생성하기 위한 한가지 수단은 잘 확립된 초소형 반도체 제조 기술에 의존하는 것이다. 이 기술은 정밀하게 형상화된 전계 방출 팁들(tips)의 아주 규칙적인 어레이를 생성한다. 이 기술에 통상 사용되는 리소그래피는, 수많은 처리 단계들을 포함하는 데 이들 중 대부분은 습식 처리이다. 단위 면적당 팁 수, 팁 크기 및 이들의 간격은 이용가능한 포토레지스트 및 노출하고 있는 방사에 의해 결정된다.
이러한 방법에 의해 생성된 팁은 전형적으로는 0.5 ~ 1 ㎛ 정도의 기본 직경과, 어디에서나 0.5 ~ 2 ㎛ 정도의 높이와, 수십 나노미터의 팁 반경을 갖는 원추 형상이다. 이러한 크기는 높은 해상도 디스플레이에 가능한 화소 당 팁 수를 제한하고, 여기서 적절한 그레이 레벨을 제공하고, 안정성 및 긴 수명을 위한 팁 당 전류 밀도를 감소시키기 위한 균일한 방출을 위해서는 큰 수(화소 당 400~ 1000 방출기)가 바람직하다. 대화면 TV 등과 같이 넓은 영역에 걸친 주기적인 팁 어레이의 2차원 레지스트리(registry)를 유지하는 것은 종래 수단들에 의한 게이트 전계 방출 구조의 문제일 수도 있는 불량한 수율과 높은 비용을 갖게 한다.
U.S.특허 제4,338,164호는 에칭된 후 적절한 도전성의 전자 방출 재료로 충진될 컬럼 형 트레이스를 매트릭스에 제공하기 위해, 무거운 이온 가속기로부터 고 에너지 이온을 갖는 가용성 물질(예를 들어, 운모)을 조사하는 단계를 포함하는 일련의 복잡한 단계들을 포함하는, 위에 미소구조의 돌기를 갖는 평면 표면을 마련하는 방법을 개시한다. 원래의 가용성 물질이 용해된 다음 전자 방출 재료에 대해 도전성 기판을 제공하는 추가적인 금속 증착 단계들을 포함한다. 이 방법은 ㎠ 당 106 방출기까지 생성하며, 방출기는 대략 1~ 2㎛의 직경을 가진다.
U.S.특허 제5,266,530호는 기판, 바람직하게는 결정성 기판에서의 일련의 복잡한 증착 및 에칭 단계에 의해 마련된 게이트형 전자 전계 방출기를 개시한다.
도 1은 열전자 소스가 기판 상에 위치된 텅스텐으로 된 종래 기술의 평면 CRT 캐소드이다. 주사 전자와 데이터 전극이 화소 위치에서 다수의 홀을 갖는 유리판 위에 형성된다. 사전결정된 전압을 가지는 전극들이 여기에 이용되어 라인 캐소드로부터 방출된 전자들을 선택적으로 통과시켜 전자가 화면 쪽으로 가속되게 하고 화면의 내면 상에 코팅된 형광체를 여기시킨다. 도 1에 도시된 평면 CRT에 대해 과거에는 다른 타입의 방출기들이 제안되었다.
이러한 다른 방출기들 중에는 탄소 나노튜브를 사용하는 것이 있다. 탄소 나노튜브 디스플레이에서, 행 전극과 열 전극 사이에 전압이 인가될 때 전자들이 캐소드로부터 스크린으로 방출되어 화면 상에 형광체를 여기시켜 이미지를 생성하도록 패턴화된 미소 구조들이 행 전극 상에 배치된다.
도 2는 본 발명의 일 실시예로서, 캐소드(20)를 포함하는 종래 기술의 매트릭스 어드레스된 언게이트 전계 방출 디스플레이 디바이스(10)의 일부의 개략도(단면도)를 도시한다. 기판(14)에 의해 지지되는 행 도전체(16) 위에 배치된 패턴화된 미소구조 층(12)이 캐소드(20)를 제공한다. 통상 인듐 이온 산화물(ITO)인 투명 열 도전체(18)가 기판(22), 바람직하게는 유리 위에 배치된다. 이는 연속 또는 비연속적인 형광체(23)로 된 층을 지지하고 본 발명의 애노드(24)를 포함한다. 형광체(23)는 전자들에 의해 여기될 수 있다. 전압원(26)으로부터 전압을 인가하면, 미소구조 층(12)의 방출 위치에 인가되는 고 전계가 형성된다. 이는 열 도전자(18)와 행 도전자(16) 사이에 있는 저압 가스 또는 진공 갭(28)을 통해 전자가 흐르도록 한다.
도 3은 게이트 매트릭스 어드레스된 전계 방출 디스플레이 디바이스(30)의 다른 종래 기술의 예이다. 이 디바이스는 도전형 게이트 열(34), 절연 스페이서(36), 일반적으로 유리인 기판(41) 상에 지지되는 행 도전체(40)와 전기 접촉하고 기판 위에 증착된 패턴화된 미소구조층(38)을 포함하는 게이트 캐소드(32)를 포함한다. 캐소드(32)는 형광체(50)와 캐소드(32) 사이의 공간인 저압 가스 또는 바람직하게는 진공 갭(44)에 의해 애노드(42)로부터 이격된다. 애노드(42)는 위에 투명 형광 물질 함유층(50)이 위치하고 있는 기판(46)을 포함한다.
도 4는 종래 기술의 탄소 나노튜브 CRT 디스플레이의 일부의 단면도를 도시한다. 도 4에서의 디스플레이는 게이트 캐소드, 탄소 나노튜브 구조, 절연 스페이서로 구성된 패턴화된 미소구조 층, 그 위에 증착되고 기판 위에 지지된 행 도전체들과 전기접촉하는 패턴화된 미소구조 층을 포함한다. 캐소드는 낮은 압력의 진공에 의해 노드 구조로부터 이격되어 있다. 애노드는 전면(faceplate), 도전층 및 캐소드로 부터 방출된 전자가 형광체와 충돌하는 경우에 형광체를 여기시키는 형광체를 포함한다. 도 4에 도시된 나노튜브 구조는 전형적으로는 캐소드 도전체들과 미소구조 방출 소자들 사이의 저항층을 포함한다. 미소구조 방출 소자들과 저항층은 전형적으로는 평면 구성으로 되어 있다.
도 5는 종래 기술의 탄소 나노튜브 전계 방출 디스플레이 장치의 다른 예이다. 도 5의 전계 방출기는 FED 평판 디스플레이의 일부의 단면도인 다층 구조(300)를 도시한다. 다층 구조(100)는 전계 방출 후면 구조(110)를 포함한다. 전면 구조(160)에서 이미지가 생성된다.
후면 구조(110)는 일반적으로, 패턴화된 방출기 전극(120), 저항기 층(115), 전기 절연층(140), 게이트층(150) 및 절연층(135)을 통한 개구에 놓여있는 전자 방출 소자(140)를 포함한다. 전자 방출 소자(140)는 탄소계 재료이다.
후면(110)는 또한 전자 방출 소자(140)가 놓여있는 촉매층을 포함한다. 저항층(115) 및 촉매층(120)은 구조(100)에, 디스플레이에서 적절한 이미지를 생성하기 위해 요구되는 방출기 소자 정보의 균일성을 부여한다. 도 5에 도시된 구조(100)는 수직 구조로 된 구성이지만, 촉매층과 저항기 층(115)은 평면으로 제조될 수도 있다.
도 5에 도시된 종래 기술의 디바이스에서 촉매층으로서 니켈(Ni) 재료와 저항기층(115)으로서 실리콘계 재료(Si)를 갖는 것이 일반적이다. 본 경우에 Ni인 촉매재는 저항기(115) 재료와 직접 인터페이스를 이룬다. 촉매재(120)와 저항기(115) 재료 간의 인터페이스는 촉매재와 저항기(115) 재료 간의 내부 확산으로부터 다결정화 프로세스를 야기한다. 다결정화 프로세스는 종종 저항기 재료(115)의 저항값을 낮추게 한다. Ni 촉매재와 Si 저항기의 다결정화는 촉매층의 부착 능력에도 영향을 미친다. 촉매층이 저항기층(115)으로 확산함에 따라, 촉매층은 방출기 소자(140)와 저항기층(115) 간의 효과적인 부착층으로서 동작하는 능력을 상실한다. 촉매층의 부착 능력을 약하게 하면, 방출기 소자(140) 성장이 어렵게 되고 결국 고가의 제조 프로세스를 야기한다.
발명의 요약
본 발명의 이러한 목적들과 다른 목적들 및 이점들은 다양한 도면들에 도시되는 바람직한 실시예들에 대한 아래의 상세한 설명을 읽은 후에 당업자들에게 자명해질 것이다.
본 발명은 전술한 요구를 만족시키도록 패터닝된 금속 장벽층을 가진 전자 방출 장치를 제공한다. 본 장벽층은 한편에는 전자 방출 소자들 사이에 위치하는 다수의 측방으로 분리된 섹션을, 다른 한편에는 방출기 전극들을 포함한다. 보다 구체적으로, 장벽층은 촉매층의 섹션들 상에 위치한다. 촉매층의 섹션들은 각각의 방출기 전극을 따라 이격되어 있다.
본 발명은 캐소드를 포함하는 전극, 기판의 하나 이상의 표면의 적어도 일부 상에 배치된 개별 반도체 미세 구조들의 고밀도 어레이를 포함하는 층을 포함하는 전계 방출 디스플레이 장치를 제공하는데, 상기 미세 구조들은 106/cm2보다 큰 실수 밀도를 갖는다. 미세 구조의 일부는 하나 이상의 전자 방출 재료로 균일하게(conformally) 오버코팅된다.
디스플레이 장치는 서로 절연되어 이격되고 실질적으로 서로 평행한 제1 및 제2 도전성 전극들을 포함하는 전계 발생 구조를 더 포함한다. 제1 도전성 전극은, 바람직하게 탄소의 나노 구조들로 이루어진 전자 방출 소자들의 층, 저항기 층, 방출기의 분배 균일성을 제공하기 위한 촉매층 및 촉매층과 저항기 층 사이의 부착층으로 작용하는 금속 장벽층을 포함한다. 금속층은 저항기 층과 촉매층 사이에서 반확산 층으로도 작용한다.
본 발명의 전계 방출 디스플레이 장치용 전극을 제조하는 바람직한 방법은 매트릭스 어드레스 가능한 기판을 제공하는 단계를 포함한다.
본 발명의 금속 장벽층을 이용하는 전자 방출 장치를 제조하기 위하여, 일반적으로, 방출기 전극 위에 도전성 촉매층이 배치되고, 그 위에 유전층이 배치되고, 그 위에 제어 전극이 배치되는 구조가 먼저 제공된다. 이 구조에서 제어 전극 및 유전층을 통해 연장하는 복합 개구 내에 전자 방출 소자들이 위치하며, 따라서 전자 방출 소자들은 방출기 전극 위의 촉매층 위에 배치된다. 금속 장벽 섹션들의 생성은 제어 전극의 측부에 위치하는 공간 아래에 전반적으로 위치하는 촉매층의 부분들을 제거하는 단계를 포함한다.
제거 단계는 일반적으로 촉매층으로 적어도 부분적으로 형성된 마스크를 통해 장벽층을 에칭함으로써 수행된다. 이러한 기술을 이용함으로써, 일반적으로 촉매층을 방출기 전극을 따라 개별 섹션들로 패터닝하기 위해 개별 마스킹 단계를 수행할 필요가 없게 된다. 또한, 장벽층의 부분들이 장벽층 아래에서 측방으로 이격되는 실시예에서, 장벽층은 방출기 전극을 형성하기 위하여 방출기 층을 패터닝하는 데 일반적으로 사용되는 마스크를 이용하여 초기에 패터닝될 수 있다. 또한, 이러한 초기 패터닝을 촉매층에 제공하기 위한 추가 마스킹 단계를 수행할 필요가 없다. 결과적으로, 마스킹 단계들의 수를 증가시키지 않고 장벽층에 원하는 패턴을 제공할 수 있다.
본 명세서에 포함되어 그 일부를 구성하는 첨부된 도면들은 본 발명의 실시예들을 도시하며, 그 설명과 함께 본 발명의 원리를 설명하는 데 이바지한다.
도 1은 종래의 평면 CRT 디스플레이 장치를 나타내는 단면도.
도 2는 종래의 매트릭스 어드레스 언게이트 전계 방출 디스플레이 장치를 나타내는 단면도.
도 3은 종래의 매트릭스 어드레스 게이트 전계 방출 디스플레이 장치를 나타내는 단면도.
도 4는 종래의 탄소 나노튜브 디스플레이 장치를 나타내는 단면도.
도 5는 종래의 탄소 나노튜브 전계 방출 디스플레이 장치를 나타내는 단면도.
도 6a는 본 발명의 탄소 나노튜브 전계 방출 디스플레이 장치의 일 실시예.
도 6b-6g는 본 발명의 탄소 나노튜브 전자 방출 장치의 일 실시예를 제조하는 단계들을 나타내는 단면도.
도면 및 바람직한 실시예의 설명에서 동일한 부호는 동일하거나 매우 유사한 항목들 또는 항목을 나타내는 데 사용된다.
이제, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예들에 대한 참조가 구체적으로 이루어질 것이다. 본 발명은 바람직한 실시예들과 관련하여 설명되지만, 본 발명을 이 실시예들로 제한하려는 것이 아니라는 것을 이해할 것이다. 이와 달리, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 사상 및 범위에 포함될 수 있는 대안들, 변형들 및 균등물들을 포함하는 것으로 의도된다. 더욱이, 아래의 본 발명에 대한 상세한 설명에서는 본 발명의 철저한 이해를 제공하기 위하여 많은 특정 세부 사항들이 설명된다. 그러나, 본 발명이 이러한 특정 사항 없이도 실시될 수 있다는 것은 당업자들에게 자명할 것이다. 다른 예에서, 공지된 방법들, 프로시져들, 컴포넌트들 및 회로들은 본 발명의 특징들을 불필요하게 불명료하게 하지 않기 위하여 상세히 설명되지 않았다.
도 6a는 본 발명에 따라 수직 정렬 방식으로 도전체 스트립들로 패터닝된 수직 방출기 도전체를 포함하는 매트릭스 어드레스 전계 방출기의 코어를 나타낸다. 도 6a의 단면도는 직교 평면들을 통해 취해진다. 도 6a의 전계 방출기는 일반적으로 약 1 mm의 두께를 가진 유리로 구성된 평면 절연 기판(600)으로부터 제조된다. 도시를 간단히 하기 위해, 기판(600)은 도 6a의 사시도에 도시되지 않는다.
전반적으로 평행한 방출기 전극들(610)의 그룹이 도 6b에 도시된 바와 같이 기판(600) 상에 위치한다. 방출기 전극들(610)은 행 방향으로 연장하여 행 전극들을 구성한다. 도 6b에 도시된 바와 같이, 각각의 방출기 전극(610)은 대강 수직 이등변 사다리꼴인 횡단 프로파일을 갖는다. 이러한 프로파일은 방출기 전극들(610) 위에 형성되는 층들의 스텝 커버리지를 향상시키는 데 도움이 된다.
방출기 전극들(610)은 일반적으로 알루미늄, 몰리브덴 또는 크롬 또는 이 금속들 중 어느 하나의 합금으로 이루어진다. 방출기 전극들(610)은 일반적으로 약 1000-5000 옹스트롬의 두께를 갖는다.
본 발명의 일 실시예에서, 방출기 전극(610)은 많은 종래의 공지 증착 방법에 의해 인-시투(in-situ) 증착된다. 일 실시예에서, 스퍼터 증착이 이용될 수 있다.
방출기 전극(610)의 증착시, 포토레지스트 마스크 에이젼트(PR)가 설계된 패턴에 따라 방출기 전극(610)을 마스크한다. 이어서, 포토레지스트 마스크는 소프트 베이크된다. 포토레지스트 마스크로 마스크하고 베이크한 후, 방출기 전극(610)은 이 분야에 공지된 많은 포토리소그래피 프로세스에 의해 에칭된다. 이용 가능한 에칭 방법은 습식 에칭을 포함한다. 잔류 PR 마스크는 이 분야에 공지된 방법들에 의해 스트립된다.
이어서, 도 6c에 도시된 바와 같이, 방출기 전극층(610) 및 방출기 전극(610) 재료에 의해 커버되지 않은 유리(600)의 나머지 표면 상에 저항성 재료층의 증착에 의해 저항기 층(620)이 제조된다. 본 발명의 일 실시예에서, 저항기 층(620)은 방출기 전극(610)의 표면을 따라 각각의 화소에서 섬 형상으로 형성된다. 본 발명의 일 실시예에서, 저항기 층(620)은 이 분야에 공지된 많은 방법에 의해 증착된다. 일 실시예에서, 저항기 층(620)의 증착은 플라즈마 강화 화학 기상 증착(PECVD) 방법에 의해 이루어진다.
저항기 층(620)의 증착시, 포토레지스트 마스크 에이젼트(PR)가 저항기 층(620)을 마스크한다. 마스크 후, 저항기 층(620)은 소프트 베이크 및 노광된다. 이어서, 저항기 층(620)은 유리(600)의 표면의 윤곽을 따르도록 하드 베이킹 및 드라이 에칭에 의해 현상된다. 잔류 PR 마스크는 이 분야에 공지된 방법들에 의해 스트립된다.
이어서, 도 6d에 도시된 바와 같이 저항기 층(620) 상에 몰리브덴 층 및 도전성 금속을 각각 증착함으로써 패터닝된 장벽층(640) 및 촉매층(650)이 제조된다. 본 발명의 일 실시예에서, 장벽층(640)은 이 분야에 공지된 다수의 방법에 의해 증착된다. 일 실시예에서, 장벽층(640)의 증착은 스퍼터 증착 방법을 이용하여 이루어진다. 본 발명의 일 실시예에서, 장벽층은 티타늄 텅스텐(TiW)으로 형성된다.
본 발명의 다른 실시예에서, 장벽층은 티타늄 질화물(TiN)로 형성된다. 본 발명의 일 실시예에서, 장벽층은 텅스텐(W)으로 형성된다. 본 발명의 일 실시예에서, 장벽층(640)은 저항기 층(620)과, 본 발명의 탄소 나노튜브 방출 소자들이 상부에 배치되는 촉매층 사이의 반확산층으로서 작용한다. 따라서, 장벽층(640)은 촉매층 재료가 저항기 층(620) 안으로 확산되는 것을 방지한다. 본 발명의 다른 실시예에서, 장벽층(640)은 촉매층(650)의 부착성을 강화하여, 탄소 나노튜브 방출 소자들이 촉매층(650)에 부착될 수 있도록 한다.
촉매층(650)은 측방향으로 이격된 전반적으로 평행한 스트립(650)의 그룹으로 패터닝되며, 도 6e에 도시된 바와 같이 장벽층(640)의 상부에 위치되어, 탄소 나노튜브 전자 방출 소자의 증착을 위한 촉매층을 형성한다. 촉매 스트립(650)은 열 방향으로 연장하며, 각각의 방출기 전극(610)을 따라 이격된다. 각각의 촉매 스트립(650)은 모든 전극 위로 연장한다. 결과적으로, 스트립(650)은 각각의 전극(610)의 측방향으로 이격된 부분위에 놓이게 된다. 전류가 대개 전극(610)과 아래에 기술되는 상부에 놓인 전자 방출 소자 사이의 수직 방향으로 스트립(650)을 통해서 흐른다는 점에서 스트립(650)은 수직 도전체이다.
각각의 촉매 스트립(650)은 전형적으로 니켈, 이온, 코발트 또는 이들 금속의 합금으로 구성된다. 다른 실시예에서, 촉매층은 코발트로 구성된다. 코발트층의 두께는 1nm - 200nm이다.
도 6f에 도시된 바와 같이, 블랭킷 유전층(blanket dielectric layer)(630)이 촉매층(650) 및 저항기 층(620)의 표면 상에 형성되어 장벽층(640)에 의해서 피복되지 않은 채로 남은 저항층(620)의 일부를 피복한다. 촉매층(650)을 덮고있는, 측방향으로 이격된 전반적으로 평행한 스트립(630)의 그룹으로 구성되는 패터닝된 유전층이 이어서 형성된다. 각각의 유전체 스트립(630)은 상응하는 하나의 촉매 스트립(650) 상에 충분히 놓인다. 각각의 유전 스트립(630)의 세로 방향측 에지는 상응하는 저항성 스트립(620)의 세로측 에지와 대략적으로 수직 정렬된다. 유전체 스트립(630)은 전형적으로 1.5㎛의 두께를 가지는 실리콘 산화물로 구성된다. 다른 실시예에서, 유전체 스트립(630)은 1.5㎛의 두께를 가지는 실리콘 질화물로 구성된다.
도 6g에 도시된 바와 같이 전기적 비절연 게이트 층(670)의 블랭킷이 유전층(630) 상에 형성된다. 게이트 층(670)은 전형적으로 스퍼터 증착 크롬 또는 알루미늄을 유전층(630) 상에 증착함으로써 생성된다.
주 제어부로 의도된 패턴을 가지는 포토레지스트 마스크가 게이트 층(670) 상에 형성된다. 층(670)의 노출된 부분은 화학적 에칭제로 제거된다. 이와 달리, 층(670)의 노출된 부분을 제거하는 데에 플라즈마가 이용될 수 있다. 층(670)의 패터닝된 잔여 부분은 열 방향으로 연장하는 측방향으로 이격된 주 제어부의 그룹으로 구성된다.
주 제어 개구부(680)의 행과 열의 어레이는 주 제어부(670)를 통해 유전층(630)까지 연장한다. 하나의 주 제어 개구부(680)가 각각의 세트의 전자 방출 소자(690)에 대하여 제공된다. 특히, 하나의 주 제어 개구부(680)는 주 제어부(670)가 방출기 전극(610) 위로 교차하는 각각의 위치에 존재한다.
제어 개구부(680)를 구현하는 게이트 개구부는 주 제어 개구부(680)에 걸치는 각각의 게이트층(670)의 부분의 다수의 위치에 형성된다.
게이트 층(670)을 에칭 마스크로 이용하여, 게이트 개구부(680)를 통해서 유전체 스트립(630)이 에칭되어 유전체 개구부를 형성한다. 도 6a는 결과적인 구조를 도시한다. 게이트 개구부(680)를 생성하기 위한 에칭은 유전체 개구부가 게이트 층(670)을 다소 잘라내는 방식으로 통상적으로 수행된다. 잘려나가는 양은 층 증착 방출기 콘 재료(layer-deposited emitter cone material)가 유전체 개구부의 측벽 상에 축적되는 것과 전자 방출 소자(690)의 게이트 재료에의 전기적 단락을 회피하기에 충분히 크다.
전자 방출 탄소 나노튜브(690)는 이제 복합 개구부(680) 상에 형성된다. 탄소 나노튜브(690)를 생성하는 데에 다양한 기술이 이용될 수 있다. 한 기술로서, 전형적으로 탄소인 소기의 방출기 재료가 구조의 상부에 전반적으로 전면(600)의 위 표면에 수직인 방향으로 증발되어 증착된다. 방출기 재료는 촉매 도전층(650) 상에 축적되고, 게이트 개구부를 통과하여 도전성 스트립(650) 상에 축적되게 된다.
전계 방출기 동작 동안에, 전극(610 및 660) 상의 전압은 제어 전극(660)이 전자를 전자 방출 소자 세트로부터 추출하는 방식으로 제어된다. 반대편 소자(690)에 위치한 발광 장치의 애노드(도시되지 않음)는 추출된 전자를 애노드에 밀접하여 위치한 광 방출 소자쪽으로 당긴다. 전자는 각각의 활성화된 전자 방출 소자(690)에 의해서 방출되므로, 하부의 촉매 스트립(650)을 통해서 하부의 방출기 전극(610)으로 양의 전류가 흐른다.
촉매 스트립(650)은 전계 방출기에 전자 방출 균일성과 단락 회로 보호를 제공한다. 특히, 스트립(650)은 활성화된 전자 방출 소자(690)를 통해서 흐를 수 있는 최대 전류를 제한한다. 각각의 활성화된 소자(690)를 통해서 흐르는 양의 전류는 그 요소(690)에 의해서 공급되는 전자 전류와 같기 때문에, 스트립(650)은 활성화된 요소(690)에 의해서 방출되는 전자의 수를 제한한다. 이는 몇몇 소자들(690)이 동일한 추출 전압에서 다른 요소(690) 보다 많은 전자를 제공하는 것을 방지하며, 따라서 원하지 않는 밝은 점들이 평판 디스플레이의 시청 표면 상에 생기는 것을 방지한다.
또한, 게이트 전극(670) 중 하나가 하부의 도전성 스트립(650)에 전기적으로 단락되어 하부의 방출기 전극(610)에 전기적으로 결합되는 경우에, 단락 회로 위치에서의 촉매 스트립(650)은 단락 회로 접속을 통해서 흐르는 전류를 상당히 제한한다. 단락 회로 위치에서의 스트립(650)의 수직 컨덕턴스는 매우 커서 전극(660)과 전극(610) 사이의 실질적인 모든 전압 강하는 도전성 스트립(650)의 개재부 양단에 발생한다. 적절한 전자 방출기 설계로, 단락 회로의 존재는 임의의 다른 세트의 전자 방출 소자(690)의 동작에 불리한 영향을 미치지 않는다.
이러한 단락 회로는 유전체 스트립(630)을 통해서 생성된 도전성 경로에 의해서, 또는 하나 이상의 전자 방출 소자(690)가 그들의 게이트 전극(670)과 접촉하도록 함으로써 발생할 수 있다. 제어 전극-전자 방출 소자 단락 회로(control-electrode-to-electron-emissive-element short circuit)의 경우에, 각각의 단락된 전자 방출 소자(690)는 통상적으로 결함을 가진다. 그러나, 도전성 스트립(650)은 각각의 단락된 소자(690)를 흐르는 전류를 충분히 제한하여, 그러한 전자 방출 소자의 세트에서 단락되지 않은 소자(690)는 통상적으로 여전히 의도된 방식으로 작동한다. 촉매 스트립(650)은 이리하여 통상적으로 작은 퍼센트의 단락된 소자들(690)을 포함하는 전자 방출 소자(690)의 세트가 의도된 전자 방출 기능을 적절한 방식으로 수행하는 것을 가능하게 한다. 전자 방출 균일성이 실질적으로 유지된다.
본 발명에 따라 제조된 전자 방출기는 평판 CRT 디스플레이가 아닌 평판 장치를 제조하는 데에 이용될 수도 있다. 유사하게, 본 전자 방출기는 평판 장치가 아닌 제품에서 전자 소스로 이용될 수 있다. 따라서, 본 발명의 기술 분야의 당업자에 의해서 첨부된 청구의 범위에 규정된 본 발명의 범위 및 기술적 사상을 벗어나지 않고서 다양한 변경 및 응용이 이루어질 수 있을 것이다.

Claims (14)

  1. 활성 영역 표면을 구비하는 전면(faceplate) 및 활성 영역 표면을 구비하는 후면(backplate)- 상기 전면은 경계 영역에 의해서 주변이 둘러싸이는 활성 영역을 규정하도록 상기 후면에 부착됨 -을 포함하는 평판 디스플레이로서,
    촉매층과,
    저항기 층과,
    상기 촉매층 상에 배치된 다수의 탄소 나노튜브 전자 방출 소자와,
    상기 촉매층 상에의 상기 다수의 탄소 나노튜브의 형성동안에 상기 촉매층이 상기 저항기 층으로 확산하는 것을 방지하도록 상기 촉매층과 상기 저항기 층 사이에 개재된 장벽층
    을 포함하는 평판 디스플레이.
  2. 제 1 항에 있어서,
    상기 장벽층은 몰리브덴(molybdenum)으로 형성되는 평판 디스플레이.
  3. 제 1 항에 있어서,
    상기 장벽층은 티타늄 텅스텐(titanium tungsten)으로 형성되는 평판 디스플레이.
  4. 제 1 항에 있어서,
    상기 장벽층은 티타늄 질화물(titanium nitride)로 형성되는 평판 디스플레이.
  5. 제 2 항에 있어서,
    상기 장벽층은 몰리브덴의 합금으로 형성되는 평판 디스플레이.
  6. 제 3 항에 있어서,
    상기 장벽층은 티타늄 텅스텐의 합금으로 형성되는 평판 디스플레이.
  7. 제 4 항에 있어서,
    상기 장벽층은 티타늄 질화물의 합금으로 형성되는 평판 디스플레이.
  8. 제 1 항에 있어서,
    상기 장벽층은 스퍼터 증착에 의해서 형성되는 평판 디스플레이.
  9. 다수의 탄소 나노튜브 방출 소자와,
    상기 다수의 탄소 나노튜브 방출 소자를 상부에 구비하는 촉매층과,
    상기 촉매층 아래에 위치한 저항기 층과,
    상기 촉매층 상에의 상기 다수의 탄소 나노튜브 방출 소자의 형성 동안에 상기 촉매층의 부착 특성을 향상시키도록 상기 촉매층과 상기 저항기 층 사이에 위치한 금속간 부착층
    을 포함하는 전계 방출 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 금속간 부착층은 몰리브덴으로 형성되는 전계 방출 디스플레이 장치.
  11. 제 9 항에 있어서,
    상기 금속간 부착층은 티타늄 텅스텐으로 형성되는 전계 방출 디스플레이 장치.
  12. 제 9 항에 있어서,
    상기 금속간 부착층은 티타늄 질화물로 형성되는 전계 방출 디스플레이장치.
  13. 제 9 항에 있어서,
    상기 금속간 부착층은 몰리브텐의 합금으로 형성되는 전계 방출 디스플레이 장치.
  14. 제 9 항에 있어서,
    상기 금속간 부착층은 티타늄 텅스텐의 합금으로 형성되는 전계 방출 디스플레이 장치.
KR1020057002919A 2002-08-22 2003-08-20 탄소 나노튜브 평판 디스플레이용 장벽 금속층 KR20050071480A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/226,405 2002-08-22
US10/226,405 US6803708B2 (en) 2002-08-22 2002-08-22 Barrier metal layer for a carbon nanotube flat panel display

Publications (1)

Publication Number Publication Date
KR20050071480A true KR20050071480A (ko) 2005-07-07

Family

ID=31887213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002919A KR20050071480A (ko) 2002-08-22 2003-08-20 탄소 나노튜브 평판 디스플레이용 장벽 금속층

Country Status (8)

Country Link
US (2) US6803708B2 (ko)
EP (1) EP1547114A4 (ko)
JP (1) JP2006502555A (ko)
KR (1) KR20050071480A (ko)
CN (1) CN1679131A (ko)
AU (1) AU2003303718A1 (ko)
TW (1) TW200406726A (ko)
WO (1) WO2004064099A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071603B2 (en) * 2002-02-20 2006-07-04 Cdream Corporation Patterned seed layer suitable for electron-emitting device, and associated fabrication method
US20040207309A1 (en) * 2003-04-21 2004-10-21 Lesenco Dumitru Nicolae Flat color display device and method of manufacturing
JP2005005082A (ja) * 2003-06-11 2005-01-06 Hitachi Displays Ltd 自発光型平面表示装置
US7312155B2 (en) * 2004-04-07 2007-12-25 Intel Corporation Forming self-aligned nano-electrodes
US20050236963A1 (en) * 2004-04-15 2005-10-27 Kang Sung G Emitter structure with a protected gate electrode for an electron-emitting device
TWI256065B (en) * 2004-04-23 2006-06-01 Teco Nanoktech Co Ltd Structure for improving quadrupole field-emission display
US7834530B2 (en) * 2004-05-27 2010-11-16 California Institute Of Technology Carbon nanotube high-current-density field emitters
CN101437663B (zh) 2004-11-09 2013-06-19 得克萨斯大学体系董事会 纳米纤维带和板以及加捻和无捻纳米纤维纱线的制造和应用
CN100530615C (zh) * 2004-11-24 2009-08-19 鸿富锦精密工业（深圳）有限公司 散热装置及其制备方法
US20070116626A1 (en) * 2005-05-11 2007-05-24 Molecular Nanosystems, Inc. Methods for forming carbon nanotube thermal pads
FR2886284B1 (fr) * 2005-05-30 2007-06-29 Commissariat Energie Atomique Procede de realisation de nanostructures
JP5009511B2 (ja) * 2005-06-06 2012-08-22 富士通株式会社 電気的接続構造、その製造方法および半導体集積回路装置
KR20070042649A (ko) * 2005-10-19 2007-04-24 삼성에스디아이 주식회사 전자 방출 디바이스 및 이를 이용한 전자 방출 표시디바이스
FR2897718B1 (fr) * 2006-02-22 2008-10-17 Commissariat Energie Atomique Structure de cathode a nanotubes pour ecran emissif
US7393699B2 (en) 2006-06-12 2008-07-01 Tran Bao Q NANO-electronics
KR100791347B1 (ko) * 2006-10-26 2008-01-03 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법과 그에 의해 제조된반도체 집적 회로 장치
CN101563068B (zh) * 2006-12-18 2013-03-20 武田药品工业株式会社 缓释组合物和其制备方法
DE102007001130B4 (de) * 2007-01-04 2014-07-03 Qimonda Ag Verfahren zum Herstellen einer Durchkontaktierung in einer Schicht und Anordnung mit einer Schicht mit Durchkontaktierung
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US8125135B2 (en) * 2010-05-24 2012-02-28 Nanopacific Inc. Field emission display device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696028A (en) * 1992-02-14 1997-12-09 Micron Technology, Inc. Method to form an insulative barrier useful in field emission displays for reducing surface leakage
JP2809084B2 (ja) * 1994-01-28 1998-10-08 双葉電子工業株式会社 電界放出形蛍光表示装置
US5496200A (en) * 1994-09-14 1996-03-05 United Microelectronics Corporation Sealed vacuum electronic devices
US5872422A (en) * 1995-12-20 1999-02-16 Advanced Technology Materials, Inc. Carbon fiber-based field emission devices
US5828163A (en) * 1997-01-13 1998-10-27 Fed Corporation Field emitter device with a current limiter structure
US5847407A (en) * 1997-02-03 1998-12-08 Motorola Inc. Charge dissipation field emission device
JPH10308162A (ja) * 1997-05-07 1998-11-17 Futaba Corp 電界放出素子
US6144144A (en) * 1997-10-31 2000-11-07 Candescent Technologies Corporation Patterned resistor suitable for electron-emitting device
US6024597A (en) * 1997-11-26 2000-02-15 Hon Hai Precision Ind. Co., Ltd. Cable connector assembly with a shunting bar for short-circuiting
US6232706B1 (en) * 1998-11-12 2001-05-15 The Board Of Trustees Of The Leland Stanford Junior University Self-oriented bundles of carbon nanotubes and method of making same
US6250984B1 (en) * 1999-01-25 2001-06-26 Agere Systems Guardian Corp. Article comprising enhanced nanotube emitter structure and process for fabricating article
US6204597B1 (en) * 1999-02-05 2001-03-20 Motorola, Inc. Field emission device having dielectric focusing layers
EP1061554A1 (en) * 1999-06-15 2000-12-20 Iljin Nanotech Co., Ltd. White light source using carbon nanotubes and fabrication method thereof
US6062931A (en) * 1999-09-01 2000-05-16 Industrial Technology Research Institute Carbon nanotube emitter with triode structure
KR100480773B1 (ko) * 2000-01-07 2005-04-06 삼성에스디아이 주식회사 카본 나노 튜브를 이용한 3극 전계방출소자의 제작방법
US6590322B2 (en) * 2000-01-07 2003-07-08 The United States Of America As Represented By The Secretary Of The Navy Low gate current field emitter cell and array with vertical thin-film-edge emitter
KR100316780B1 (ko) * 2000-02-15 2001-12-12 김순택 격벽 리브를 이용한 3극관 탄소나노튜브 전계 방출 소자및 그 제작 방법
JP2002150922A (ja) * 2000-08-31 2002-05-24 Sony Corp 電子放出装置、冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
US6891319B2 (en) * 2001-08-29 2005-05-10 Motorola, Inc. Field emission display and methods of forming a field emission display

Also Published As

Publication number Publication date
WO2004064099A2 (en) 2004-07-29
AU2003303718A8 (en) 2004-08-10
WO2004064099A3 (en) 2004-12-29
CN1679131A (zh) 2005-10-05
JP2006502555A (ja) 2006-01-19
US6803708B2 (en) 2004-10-12
EP1547114A4 (en) 2006-04-26
US20040036400A1 (en) 2004-02-26
US20050001529A1 (en) 2005-01-06
AU2003303718A1 (en) 2004-08-10
EP1547114A2 (en) 2005-06-29
TW200406726A (en) 2004-05-01

Similar Documents

Publication Publication Date Title
KR20050071480A (ko) 탄소 나노튜브 평판 디스플레이용 장벽 금속층
US6144144A (en) Patterned resistor suitable for electron-emitting device
US7652418B2 (en) Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
US7156715B2 (en) Triode structure of field emission display and fabrication method thereof
US20050236963A1 (en) Emitter structure with a protected gate electrode for an electron-emitting device
US20040043219A1 (en) Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode
WO2006036986A2 (en) Cathode structure for field emission device
KR100259333B1 (ko) 평면형 전자방출 소자의 제조방법
KR100343222B1 (ko) 전계방출표시소자의제조방법
US6211608B1 (en) Field emission device with buffer layer and method of making
US20060028111A1 (en) Field emission device and field emission display using the same
KR20050088394A (ko) 보호층의 선택적 에칭
US7071603B2 (en) Patterned seed layer suitable for electron-emitting device, and associated fabrication method
US7053538B1 (en) Sectioned resistor layer for a carbon nanotube electron-emitting device
US20070141736A1 (en) Field emission device with self-aligned gate electrode structure, and method of manufacturing same
KR100378103B1 (ko) 전자원, 화상 형성 장치 및 전자원 제조 방법
JP3086445B2 (ja) 電界放出素子の形成方法
JPH07122178A (ja) 電界放出カソード及び電界放出カソードの製造方法
JP2004265745A (ja) 表示装置の製造方法
US20060113888A1 (en) Field emission display device with protection structure
KR20020031820A (ko) 전계방출표시소자 및 그 제조방법
WO2005020266A1 (en) Patterned seed layer suitable for a carbon nano-tube electron-emitting device, and associated fabrication method
EP1695367A1 (en) Patterned resistor layer suitable for a carbon nano-tube electron-emitting device, and associated fabrication method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid