KR100343222B1 - 전계방출표시소자의제조방법 - Google Patents

전계방출표시소자의제조방법 Download PDF

Info

Publication number
KR100343222B1
KR100343222B1 KR1019950001774A KR19950001774A KR100343222B1 KR 100343222 B1 KR100343222 B1 KR 100343222B1 KR 1019950001774 A KR1019950001774 A KR 1019950001774A KR 19950001774 A KR19950001774 A KR 19950001774A KR 100343222 B1 KR100343222 B1 KR 100343222B1
Authority
KR
South Korea
Prior art keywords
layer
field emission
photoresist
etching
holes
Prior art date
Application number
KR1019950001774A
Other languages
English (en)
Other versions
KR960030294A (ko
Inventor
최준희
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1019950001774A priority Critical patent/KR100343222B1/ko
Priority to US08/479,040 priority patent/US5735721A/en
Publication of KR960030294A publication Critical patent/KR960030294A/ko
Application granted granted Critical
Publication of KR100343222B1 publication Critical patent/KR100343222B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 전계 방출 표시 소자의 제조 방법에 관하여 개시한 것으로서, 본 발명에 의한 전계 방출 표시 소자의 제조 방법은 분항층으로 금속층을 이용한 그레이징 각도 증착을 이용하지 않고, 포토레지스트를 이용하여 분할층을 형성하기 위해 게이트 전극층에 포토레지스트를 형성하고 그 상부에 금속 마스크를 형성하여 홀을 식각하여 마이크로-팁을 형성함으로써 제조 공정을 단순화시킬 수 있고 마이크로-팁의 날카로운 형상을 조정하기가 용이하며, 또한 포토레지스트 자체가 솔벤트에 쉽게 용해되는 관계로 식각 공정시의 오염 영향을 최소화하여 신뢰성을 향상시킬 수 있도록 한 것이다.

Description

전계 방출 표시 소자의 제조 방법
본 발명은 전계 방출 표시 장치(Field Emission Display)의 제조방법에 관한 것으로서, 보다 상세하게는 평판 표시 장치 (flat panel display), 초고주파 증폭기 센서, 전자 빔 응용 기기 등의 소스로 사용할 수 있는 전계 방출 표시 소자의 제조 방법에 관한 것이다.
오늘날 인간과 컴퓨터, 그리고 기타 컴퓨터화된 기계장치와의 인터페이스를담당하는 디스플레이의 퍼스널화, 스페이스의 절약화 요구에 부응하여 지금까지의 디스플레이 장치, 특히 비교적 소비전력이 많고 큰부피로 인하여 취급이 곤란한 기존 텔레비젼 수상기의 CRT(Cathod Ray Tube)를 대신할 수 있는 화상 표시 장치로서 각종 평면 스크린이나 평판 디스플레이의 개발이 활발히 진행되고 있으며, 향후 벽걸이 텔레비젼 및 HDTV용 화상 표시 장치에의 적용을 목표로 하여 개발이 진행되고 있다.
이러한 평판형 디스플레이로서는 플라즈마 디스플레이 패널(Plasma Displary Pannel), 액정 표시 패널(Liquid Crystal Device) 및 전계 방출 표시 소자(Field Emission Display) 등이 있으며, 이러한 평판 디스플레이 중에서 비능동 발광형의 저소비전력으로 구동할 수 있는 액정 디스플레이(LCD)는 일본이나 미국, 구미 선진국을 중심으로하여 활발히 연구되고 있다. 그러나, 시야각 및 휘도 등의 문제로 새롭게 등장한 평판 디스플레이가 능동발광형의 전계방출형 전자방출 디스플레이(FED)로서 크게 주목 받고 있는 상황이다.
상기한 바와 같은 전계방출형 전자방출 디스플레이는 전계전자 방출소자와 전자를 받아 빛을 내는 형광체를 포함한 판을 구비하며, 이들은 전자 방출이 용이하도록 고진공접합된 패쇄 공간내에 마련된다. 상기 전계전자 방출소자는 게이트와 캐소오드에 일정 전압을 인가하면 미세팁으로부터 전계방출에 의한 전자가 방출된다. 이렇게 방출된 전자는 형광체를 포함한 애노드 판(Anode Plate)으로 가속되어 형광체에 빛을 내게 된다.
그리고, 상기한 전계방출소자는 화상표시의 기본 단위인 화소(pixel)에 수십내지 수백개의 미세팁을 포함하고 있어서, 박막형 트랜지스터 액정 디스플레이(TFT LCD)에서와 같이 한개의 트랜지스터가 작동하지 않으면 한개의 화소가 작동하지 않는 단점을 가지지 않을 뿐만 아니라 고휘도 저소비전력형으로서 전자가 형광체에 부딪혀 발광하는 원리에 의해 시야각도 넓힐 수 있는 장점을 가진다.
최근에는 반도체 제조 기술의 진전에 따라 반도체 제조 기술을 이용한 마이크로 팁의 제조 방법이 다수 제안되고 있어서, 차세대의 가장 각광받는 디스플레이로 기대되고 있다.
상기한 바와 같은 전계 방출 표시 소자는 제1도 내지 제4도에 개략적으로 나타내 보인 바와 같은 제조 공정에 의해 제조되어 진다.
상기 도면들을 참조하여 먼저 그 구조에 대해서 살펴보면, 하부유리기판(1)의 상면에는 캐소오드층(2)이 소정 패턴으로 형성되고, 이 캐소오드층(2)의 상면에는 소정 패턴의 개구홀이 형성된 절연체층(3)이 적층된다. 그리고, 이 절연체층(3)에 형성된 개구홀에 의해 노출된 기판상 캐소오드(2)의 표면에는 캐소오드(2)와 전기적으로 접속되는 원추형의 전계방출 마이크로 팁(6)이 어레이 구조로 다수 형성된다. 그리고, 상기 절연체층(3)의 상면에는 상기 개구홀과 대응되는 부위에 미세홀(4a)이 형성된 스트라이프 상의 게이트 전극(4)이 순차적으로 적층된 상태의 구조를 이루고 있다.
이와 같은 구조를 이루고 있는 전계 방출 표시 소자는 상기 캐소오드(2)와 게이트 전극(4)에 소정 전위의 전압이 인가되며, 전위의 전계효과에 의해, 상기 캐소오드(2)의 표면에 형성된 전계방출 마이크로팁(6)으로부터 전자가 방출되게 된다. 예를 들면, 상기 캐소오드(2)에 대해 상기 게이트 전극(4)에 수십 볼트에서 수백볼트 사이의 전압을 인가하게 되면 초미세 직경을 갖는 상기 원추형 마이크로 팁(6) 선단에 106V/cm 내지 107V/cm의 전계가 형성되어, 결국 상기 마이크로 팁(6) 하나하나에 10-l㎂ 내지 101㎂ 정도의 전류를 발생시켜 총 수백㎃정도의 전자방출을 얻을 수 있게 된다.
다음으로, 이상에서 살펴본 바와 같은 전계 방출 표시 소자의 종래 기술에 의한 제조 방법에 대하여 개략적으로 살펴보면 다음과 같은 단계의 공정을 거쳐서 이루어진다.
먼저 제1도에 예시된 바와 같이, 유리 기판(1) 상에 캐소오드층(2)을 스트라이프 상으로 형성하고, 절연체층(3)과 게이트 전극층(4)을 소정 패턴으로 순차 적층된 형태로 형성한다. 그리고, 제2도에 예시된 바와 같이, 그레이징 각도로 분할층(5)을 증착한다(grazing angle deposition).
다음에 제3도에서와 같이, 캐소오드층과 같은 물질로 마이크로-팁(6)을 증착시킨 다음, 제4도에 도시된 바와 같이 분할층(5)을 에칭하여 소자를 완성한다.
이와 같이 이루어지는 제조 방법의 각 단계에 있어서 가장 핵심이 되는 기술로서는 수십㎚의 마이크로-팁 어레이 형성 기술이다. 이 때의 분할층(parting layer; 5)은 주로 금속을 이용하는 것으로 게이트층(4)을 형성하고 미세홀(4a)을 형성한 다음 마이크로 팁(6)을 형성하기 전에 반드시 형성해야 한다. 이는 게이트층(4) 위에 쌓인 팁물질을 제거하기 위하여 필요하며, 제2도에 도시된 바와 같이공정상 특수하게 제작된 그레이징 각도 증착(grazing angle deposition)법을 사용하여야 하는 번거로움이 있다. 즉, 증착시 분할층 물질이 미세 핀홀 내부로 흘러 들어 가는 것을 방지하기 위해 증착빔과 기판의 각도(ø)가 약 15도를 이룰수 있도록 특정의 장비를 이용하여야 하는 번거로움이 있다.
또한, 분할층(5)의 두께가 정형화되어서 팁의 높이 등 그 기하학적 형태에 있어서 큰 융통성을 발휘할 수 없어서 방출 전계의 균일성이 저하되는 단점이 있다. 그리고, 금속 분할층(5)의 제거 방법에 있어서 전기화학적 에칭을 사용함으로써 잔여 메탈층이 오염(contamination)을 야기시켜서 소자에 누설 전류가 생길 수 있기 때문에 소자의 신뢰성이 저하될 수 있는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 종래의 전계 방출 표시 소자의 제조방법에 있어서의 단점과 문제점을 감안하여 이를 개선코자 창출된 것으로서,
본 발명의 목적은 분할층을 금속층으로 증착하지 않고 식각 패턴을 형성하는 포토레지스트를 분할층으로 사용하여 별도의 증착 방법을 사용하는 번거로움을 없앰으로써 제조공정을 단순화시킬 수 있는 전계방출소자의 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 전계 방출 표시 소자의 제조 방법은,
기판 상에 스트라이프 상의 캐소오드층을 형성하는 단계와;
상기 스트라이프 상의 캐소오드층이 형성된 기판 상에 절연층을 형성하는 단계와;
상기 절연층 상에 게이트 전극층을 증착하고 식각하여 상기 음극들과 교차하는 방향의 스트라이프 상으로 게이트 전극들을 형성하는 단계와;
상기 게이트 전극들이 형성된 상기 절연층 상에 포토레지스트층을 형성하는 단계와;
상기 포토레지스트층에 금속마스크를 이용하여 소정 직경의 홀들을 형성하기 위해 식각하는 단계와;
상기 포토레지스트를 분할층으로 사용하기 위해 식각되지 않은 부분을 남겨 놓고, 상기 게이트 전극층을 상기 소정 직경의 홀들을 형성하기 위해 식각하는 단계와;
상기 절연층을 상기 소정 직경의 홀들을 형성하기 위해 식각하는 단계와;
상기 홀들 내부에 원추형 전계 방출용 마이크로-팁들을 형성하는 단계; 및
상기 포토레지스트층을 리프트-오프시키는 단계;를 순차 포함하여 이루어지는 것을 특징으로 한다.
상기 본 발명에 의한 전계 방출 표시 소자의 제조 방법에 있어서, 특히 상기 포토레지스트층에 소정 직경의 홀들은 형성하는 식각단계에서 금속마스크를 사용하여 노광하고 반응성 이온 에칭 또는 습식 에칭에 의해 선택적으로 에칭하는 단계를 포함하는 것이 바람직하며, 상기 홀들 내부에 원추형 전계 방출용 마이크로-팁들을 형성하는 단계 이전에, 게이트층 위에 포토레지스트층을 남겨 놓고 홀 내부에 남아 있는 포토레지스트를 산소 플라즈마 머신으로 제거하는 단계와, 포토레지스트를 프리 베이킹하는 단계를 포함하여 이루어지는 것이 바람직하다.
그리고, 상기 캐소오드층은 Cr 또는 ITO(Induim Tin Oxide)를 1,500 내지 2,000Å 두께로 형성하는 것이 바람직하고, 상기 절연층은 SiO2를 1.0㎛ 두께로 형성하는 것이 바람직하며, 그리고 상기 게이트층은 Mo 또는 Cr 을 1,500 내지 2,000Å 두께로 형성하는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 전계 방출 표시 소자의 제조 방법에 대한 바람직한 실시예를 상세히 설명한다.
제5도 내지 제13도는 본 발명에 따른 전계 방출 표시 소자의 제조 공정 단계별 수직 단면도로서, 제13도는 본 발명에 따른 전계 방출 표시 소자 완성 후의 수직 단면도이다.
제13도를 참조하면 본 발명의 제조 방법에 의해 완성된 전계 방출 소자의 구조에 있어서는 종래의 제조방법에 의해 제조된 전계 방출 표시 소자의 구조와 동일한 구조를 가진다.
즉, 유리 기판(11)과 이 유리 기판(11) 상에 스트라이프 상으로 형성된 캐소오드(12)와, 이 캐소오드들(12) 상에 어레이 구조로 다수 형성된 전계 방출용의 마이크로-팁들(17)과, 이 마이크로-팁들(17)을 에워싸도록 형성된 철연체층(13), 마이크로-팁들(17)의 상부에 전계 방출이 가능하도록 하는 미세홀(14a)를 가지도록 상기 절연체층(13) 상에 형성된 게이트 전극(14)으로 구성되어 있다.
이와 같이 구성된 전계 방출 표시 장치를 제조하기 위한 본 발명에 의한 제조방법은 다음과 같다.
제5도에 도시된 바와 같이, 유리 기판(11) 상에 투명 Cr 또는 ITO를 이베포레이팅법에 의해 1,500 내지 2,000Å 두께로 적층한 다음, 스트라이프 상으로 식각하여 캐소오드층(12)을 형성하고, 이 캐소오드충(12)에 화학증착법을 이용하여 SiO2를 1.0㎛ 정도로 증착하여 절연체층(13)을 형성하고, 여기에 다시 Mo나 Cr을 1,500 내지 2,000Å 두께로 증착한 다음, 상기 캐소오드(12)와 교차하는 방향의 스트라이프 상으로 패터닝하여 게이트 전극들(14)을 형성한다.
다음에 제6도 내지 제7도에 도시된 바와 같이, 상기 캐소오드 전극층(12)에 원추형의 전계방출 마이크로 팁(17) 형성을 위한 소형 홀들을 사진 식각하기 위하여 상기 게이트 전극층(14)에 AZ계 포토레지스트(15)를 도포하고, 금속마스크(16)를 사용하여 노광한 다음 반응성 이온 에칭 또는 습식 에칭에 의해 선택적으로 에칭함으로써 홀들을 완성 한다.
그리고나서, 게이트층(14) 위에 포토레지스트(15)를 분할층으로 사용하기 위하여 남겨 놓고, 홀 내부에 남아 있는 포토레지스트를 산소 플라즈마 머신으로 제거한 다음, 포토레지스트를 약 150℃에서 5 내지 10분간 유지하여 프리 베이킹하고 미세홀(14a)의 직경을 줄인다. 이것은 포토레지스트의 하드 베이킹시에 선폭이 줄어드는 일반적인 현상을 이용하는 것이다.
다음에, 제12도에 도시된 바와 같이 Mo을 팁증착물(17')로 하여 상기 홀들에 수직 증착시켜 원추형 전계방출 마이크로 팁(17)을 형성하여 얻은 후, 제13도에 도시된 바와 같이, 포토레지스트 분할층(15)과 그 상부의 팁증착물 장벽층(17')을 아세톤 등의 솔벤트로 포토레지스트 스트립핑 방법을 이용하여 리프트-오프(lift-off)시킴으로써 전계 방출 표시 소자를 완성시킨다.
이상과 같은 단계를 거쳐서 제작된 전계 방출 표시 소자는 제14도에 도시된 바와 같이, 상부 유리 기판(20)이 스페이서(18)에 의해 진공접합된 구조를 이루게 되는데, 상기 상부 유리기판(20)의 하면에는 투명전도막(22)과 형광체층(21)이 적층된 구조를 이룬다. 그리고, 하부 유리기판(11)에는 진공배기관(미도시)이 연결되는 소형홀(미도시)이 형성되고, 확산펌프를 이용하여 고진공이 형성되게 된다.
이와 같은 구조에서 상부 유리기판(20)에는 캐소오드층(12)에 대하여 게이트층(14)보다 높은 포지티브 전압이 인가되어, 전계방출소자로부터 방출된 전자는 고진공을 통하여 상부 유리기판(20)에 형성되어 있는 형광체층(21)에 부딪혀 발광하게 된다. 이때 복수로 형성되어 있는 캐소오드와 게이트 라인에 적절한 디스플레이 신호를 보내주게 되면 원하는 화면을 디스플레이할 수 있게 된다.
이러한 전계 방출 표시 소자의 게이트에 rf 바이어스 전압을 걸어주면 초고주파 증폭기로 동작하고, 전자 빔을 제어하는 제어 그리드를 별도로 달아주면 전자 빔 응용 시스템, 즉 센서, SEM, e-beam 리소그래피 툴(lithography tool) 등에 응용할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 전계 방출 표시 소자의 제조 방법은 분할층으로 금속층을 이용한 그레이징 각도 증착을 이용하지 않고, 포토레지스트를 이용하여 분할층을 형성하기 위해 게이트 전극층에 포토레지스트를 형성하고 그 상부에 금속 마스크를 형성하여 홀을 식각하여 마이크로-팁을 형성함으로써,제조공정의 단순화를 도모할 수 있고, 마이크로-팁의 날카로운 형상 조정이 용이하며, 또한 포토레지스트 자체가 솔벤트에 쉽게 용해되는 관계로 식각 공정상의 오염의 문제가 해소되어 소자의 신뢰성을 향상시킬 수 있는 장점이 있다.
제1도 내지 제4도는 종래의 전계 방출 표시 소자의 제조 공정 단계별 수직 단면도로서,
제1도는 미세홀 형성 후의 수직 단면도,
제2도는 그레이징 각도 증착시의 수직 단면도,
제3도는 마이크로-팁 증착 공정시의 수직 단면도,
제4도는 종래의 전계 방출 표시 소자의 완성 후의 수직 단면도이다.
제5도 내지 제13도는 본 발명에 따른 전계 방출 표시 소자의 제조 공정 단계별 수직 단면도로서,
제5도는 게이트 전극층 형성후의 수직 단면도,
제6도는 포토레지스트층 형성후의 수직 단면도,
제7도는 금속마스크층 형성후의 수직 단면도,
제8도는 사진 식각에 의한 금속마스크의 식각후의 수직 단면도,
제9도는 금속마스크에 의한 포토레지스트층의 식각후의 수직 단면도,
제10도는 게이트 전극층의 식각후의 수직 단면도,
제11도는 절연층의 식각후의 수직 단면도,
제12도는 마이크로-팁 형성후의 수직 단면도,
제13도는 본 발명에 의한 제조 방법에 의해 완성된 전계 방출 표시 소자의 수직 단면도이다.
제14도는 본 발명의 제조 방법에 의해 제조된 전계 방출 표시 소자를 이용한 디스플레이 장치를 나타내 보인 개략적 단면 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
1... 유리기판 2... 캐소오드 3... 절연체층
4. 게이트 전극층 5... 분할층 6... 마이크로-팁
6'. 마이크로-팁 증착물질층 11... 유리기판 12... 캐소오드
13.. 절연체층 14... 게이트 전극층
15... 포토레지스트 16... Cr 마스크 17... 마이크로-팁
17'... 팁 증착물질층 18... 스페이서 20... 상부 유리 기판
21... 형광체 22... 투명전도막

Claims (7)

  1. 기판 상에 스트라이프 상의 캐소오드층을 형성하는 단계와;
    상기 스트라이프 상의 캐소오드층이 형성된 기판 상에 절연층을 형성하는 단계와;
    상기 절연층 상에 게이트 전극층을 증착하고 식각하여 상기 음극들과 교차하는 방향의 스트라이프 상으로 게이트 전극들을 형성하는 단계와;
    상기 게이트 전극들이 형성된 상기 절연층 상에 포토레지스트를 형성하는 단계와;
    상기 포토레지스트층에 금속마스크를 사용하여 소정 직경의 홀들을 형성하기 위해 식각하는 단계와;
    상기 포토레지스트를 분할층으로 사용하기 위해 식각되지 않은 부분을 남겨 놓고, 상기 게이트 전극층을 상기 소정 직경의 홀들을 형성하기 위해 식각하는 단계와;
    상기 절연층을 상기 소정 직경의 홀들을 형성하기 위해 식각하는 단계와;
    상기 홀들 내부에 원추형 전계 방출용 마이크로-팁들을 형성하는 단계; 및
    상기 포토레지스트층을 리프트-오프시키는 단계;를 순차 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 포토레지스트층에 소정 직경의 홀들을 형성하는 식각 단계에서 금속마스크를 사용하여 노광하고 반응성 이온 에칭 또는 습식 에칭에 의해 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 홀들 내부에 원추형 전계 방출용 마이크로-팁들을 형성하는 단계 이전에, 게이트층 위에 포토레지스트층을 남겨 놓고 홀 내부에 남아 있는 포토레지스트를 산소 플라즈마 머신으로 제거하는 단계와, 포토레지스트를 프리 베이킹하는 단계를 포함하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 캐소오드층은 Cr 또는 ITO(Induim Tin Oxide)를 1,500 내지 2,000Å 두께로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 절연층은 SiO2를 1.0㎛ 두께로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  6. 제1항에 있어서,
    상기 게이트층은 Mo 또는 Cr 을 1,500 내지 2,000Å 두께로 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  7. 제1항에 있어서,
    상기 포토레지스트는 AZ계인 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
KR1019950001774A 1995-01-28 1995-01-28 전계방출표시소자의제조방법 KR100343222B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950001774A KR100343222B1 (ko) 1995-01-28 1995-01-28 전계방출표시소자의제조방법
US08/479,040 US5735721A (en) 1995-01-28 1995-06-07 Method for fabricating a field emission display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950001774A KR100343222B1 (ko) 1995-01-28 1995-01-28 전계방출표시소자의제조방법

Publications (2)

Publication Number Publication Date
KR960030294A KR960030294A (ko) 1996-08-17
KR100343222B1 true KR100343222B1 (ko) 2002-11-23

Family

ID=19407551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001774A KR100343222B1 (ko) 1995-01-28 1995-01-28 전계방출표시소자의제조방법

Country Status (2)

Country Link
US (1) US5735721A (ko)
KR (1) KR100343222B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464298B1 (ko) * 1998-03-26 2005-04-06 삼성에스디아이 주식회사 전계방출표시소자및그제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139375B2 (ja) * 1996-04-26 2001-02-26 日本電気株式会社 電界放射冷陰極の製造方法
JP3080142B2 (ja) * 1996-05-10 2000-08-21 日本電気株式会社 電界放出型冷陰極の製造方法
US5930589A (en) * 1997-02-28 1999-07-27 Motorola, Inc. Method for fabricating an integrated field emission device
KR19990002067A (ko) * 1997-06-19 1999-01-15 엄길용 전계방출표시소자용 포커스 게이트 전극의 제조방법
KR100290142B1 (ko) * 1998-12-30 2001-06-01 구자홍 전계방출표시소자제조방법
US6017772A (en) * 1999-03-01 2000-01-25 Micron Technology, Inc. Field emission arrays and method of fabricating emitter tips and corresponding resistors thereof with a single mask
US6197607B1 (en) * 1999-03-01 2001-03-06 Micron Technology, Inc. Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
US6059625A (en) 1999-03-01 2000-05-09 Micron Technology, Inc. Method of fabricating field emission arrays employing a hard mask to define column lines
US6392750B1 (en) * 1999-08-31 2002-05-21 Candescent Technologies Corporation Use of scattered and/or transmitted light in determining characteristics, including dimensional information, of object such as part of flat-panel display
JP4037324B2 (ja) * 2002-12-13 2008-01-23 シャープ株式会社 電界放出ディスプレイの製造方法
JP4361434B2 (ja) * 2003-08-29 2009-11-11 富士フイルム株式会社 マスク及びマスクの作製方法、並びに、材料の加工方法
US7276389B2 (en) * 2004-02-25 2007-10-02 Samsung Electronics Co., Ltd. Article comprising metal oxide nanostructures and method for fabricating such nanostructures
WO2006116625A2 (en) * 2005-04-28 2006-11-02 California Institute Of Technology Batch-fabricated flexible intraocular retinal prosthesis systems and methods for manufacturing the same
WO2007041428A2 (en) * 2005-09-30 2007-04-12 Bae Systems Information And Electronic Systems Integration Inc. Process to fabricate integrated mwir emitter
GB2432714A (en) * 2005-10-06 2007-05-30 Seiko Epson Corp Thin film transistor and method for fabricating an electronic device
KR100745737B1 (ko) * 2006-04-19 2007-08-02 삼성에스디아이 주식회사 하프 톤 포토마스크를 이용한 전계방출 표시소자의제조방법
KR20080044702A (ko) * 2006-11-17 2008-05-21 삼성에스디아이 주식회사 전자 방출 디바이스, 그 제조 방법 및 그를 이용한 전자방출 디스플레이
US8260174B2 (en) 2008-06-30 2012-09-04 Xerox Corporation Micro-tip array as a charging device including a system of interconnected air flow channels

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755704A (en) * 1970-02-06 1973-08-28 Stanford Research Inst Field emission cathode structures and devices utilizing such structures
FR2593953B1 (fr) * 1986-01-24 1988-04-29 Commissariat Energie Atomique Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ
US4857799A (en) * 1986-07-30 1989-08-15 Sri International Matrix-addressed flat panel display
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit
DE4128596A1 (de) * 1991-08-28 1993-03-04 Siemens Ag Verfahren zur herstellung eines bandleiterlasers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464298B1 (ko) * 1998-03-26 2005-04-06 삼성에스디아이 주식회사 전계방출표시소자및그제조방법

Also Published As

Publication number Publication date
KR960030294A (ko) 1996-08-17
US5735721A (en) 1998-04-07

Similar Documents

Publication Publication Date Title
KR100343222B1 (ko) 전계방출표시소자의제조방법
US6359383B1 (en) Field emission display device equipped with nanotube emitters and method for fabricating
US20060189244A1 (en) Method for making large-area FED apparatus
US6803708B2 (en) Barrier metal layer for a carbon nanotube flat panel display
US5710483A (en) Field emission device with micromesh collimator
US5509839A (en) Soft luminescence of field emission display
US7489070B2 (en) Field emission device and field emission display using the same having a concave-shaped cathode to enhance electron focusing
KR100351070B1 (ko) 전계방출표시소자의제조방법
KR100351068B1 (ko) 전계방출표시장치및그제조방법
JP2003203554A (ja) 電子放出素子
KR940011723B1 (ko) Fed의 제조방법
JPH1031956A (ja) 集束電極を有する電界放出カソードの製造方法
KR100464295B1 (ko) 전계방출표시소자및그제조방법
KR100569269B1 (ko) 전계방출 표시소자의 제조방법
KR100343212B1 (ko) 수평전계효과전자방출소자및그제조방법
KR100322732B1 (ko) 수평전계효과전자방출소자및그제조방법
KR970010990B1 (ko) 전계전자방출소자 및 그의 제조방법
KR100343220B1 (ko) 전계방출소자의제조방법
KR20020054083A (ko) 전계 방출 표시 소자에서 필드 이미터 및 제조방법
KR100343225B1 (ko) 전계방출소자의제조방법
KR100357832B1 (ko) 전계 방출 표시장치의 포커싱 소자의 제조방법
KR100343206B1 (ko) 수평전계효과전자방출소자및그제조방법
KR100333758B1 (ko) 전계 방출 표시 소자의 필드 에미터 어레이 및 그 제조방법
KR20020039699A (ko) 전계방출표시소자 및 그 제조방법
KR20020074022A (ko) 전계방출소자의 집속전극 구조 및 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee