KR100881621B1 - 반도체 장치 및 그 형성방법 - Google Patents

반도체 장치 및 그 형성방법 Download PDF

Info

Publication number
KR100881621B1
KR100881621B1 KR1020070003836A KR20070003836A KR100881621B1 KR 100881621 B1 KR100881621 B1 KR 100881621B1 KR 1020070003836 A KR1020070003836 A KR 1020070003836A KR 20070003836 A KR20070003836 A KR 20070003836A KR 100881621 B1 KR100881621 B1 KR 100881621B1
Authority
KR
South Korea
Prior art keywords
metal layer
catalyst metal
conductive pattern
interlayer insulating
insulating film
Prior art date
Application number
KR1020070003836A
Other languages
English (en)
Other versions
KR20080066410A (ko
Inventor
원석준
강호규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070003836A priority Critical patent/KR100881621B1/ko
Priority to US11/972,192 priority patent/US20080246148A1/en
Priority to DE200810004183 priority patent/DE102008004183A1/de
Priority to CNA2008101277887A priority patent/CN101304019A/zh
Priority to JP2008006201A priority patent/JP2008172250A/ja
Publication of KR20080066410A publication Critical patent/KR20080066410A/ko
Application granted granted Critical
Publication of KR100881621B1 publication Critical patent/KR100881621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

탄소나노물질을 갖는 반도체 장치가 제공된다. 상기 반도체 장치는 기판, 상기 기판 상에 트렌치를 갖는 제 1 층간 절연막, 상기 트렌치의 하부에 제공된 하부 도전패턴, 상기 트렌치의 상부에 제공된 촉매 금속층, 상기 제 1 층간 절연막 상에 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막, 및 상기 개구부에 제공되고 상기 촉매 금속층으로부터 성장된 탄소나노물질을 포함한다.
탄소나노튜브, 콘택, 비아, 구리, 장벽층

Description

반도체 장치 및 그 형성방법{SEMICONDUCTOR DEVICE AND METHOD OF FORMING THEREOF}
도 1은 본 발명의 일 실시예들에 따른 반도체 장치를 설명하는 단면도이다.
도 2는 본 발명의 다른 실시예들에 따른 반도체 장치를 설명하는 단면도이다.
도 3은 본 발명의 또 다른 실시예들에 따른 반도체 장치를 설명하는 단면도이다.
도 4는 본 발명의 또 다른 실시예들에 따른 반도체 장치를 설명하는 단면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시예들에 따른 반도체 장치의 형성방법을 설명하는 단면도들이다.
도 6a 내지 도 6b는 본 발명의 다른 실시예들에 따른 반도체 장치의 형성방법을 설명하는 단면도들이다.
도 7a 내지 도 7b는 본 발명의 또 다른 실시예들에 따른 반도체 장치의 형성방법을 설명하는 단면도들이다.
도 8은 본 발명의 또 다른 실시예들에 따른 반도체 장치의 형성방법을 설명하는 단면도이다.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 탄소나노물질을 갖는 반도체 장치 및 그 형성방법에 관한 것이다.
반도체 장치에 포함되는 하부 도전체와 상부 도전체는 콘택 플러그(contact plug) 또는 비아 플러그(via plug)에 의해 서로 전기적으로 접속될 수 있다. 상기 플러그는 상기 하부 도전체와 상기 상부 도전체 사이의 층간 절연막을 관통한다. 상기 플러그의 하단 및 상단은 상기 하부 도전체 및 상기 상부 도전체에 각각 접속되어, 상기 하부 도전체와 상기 상부 도전체를 서로 전기적으로 접속시킨다.
반도체 장치의 고집적화에 따라, 상기 플러그의 크기가 점점 작아지고 있다. 이로 인하여, 상기 플러그를 통하여 흐르는 전류량이 점점 감소하여 반도체 장치의 특성이 열화될 수 있다. 예를 들면, 충분한 전류량이 공급되지 못하거나 배출되지 못함에 따른 신호 지연 또는 줄열(joule heating)의 발생은, 반도체 장치의 동작 오류를 유도할 수 있다. 따라서, 상기 플러그의 크기를 감소시키는 것이 어려워질 수 있다.
이러한 문제점을 해결하기 위한 일 방안으로, 상기 플러그를 금속을 함유하는 물질, 예컨대, 구리로 형성하는 것이 제안된 바 있다. 상기 구리를 통하여 흐르는 전류 밀도(즉, 단위 면적당 전류량)는 대략적으로 107 A/cm2 보다 작은 것으로 알려져 있다. 하지만, 상기 구리로 상기 플러그를 형성하는 경우에도, 상기 플러그의 크기(dimension)는 대략 50 나노미터에서 한계를 보인다. 즉, 상기 플러그의 크기(dimension)가 약 50 나노미터 보다 작은 경우, 상기 반도체 장치의 특성이 열화될 수 있다. 예를 들면, 상기 플러그의 크기가 작아짐에 따라, 구리의 일렉트로마이그레이션(electro-migration: EM)이 발생할 수 있다.
전술한 플러그의 문제점을 해결하기 위하여, 탄소나노튜브를 사용하는 것이 제안되고 있다. 상기 탄소나노물질을 통하여 흐르는 전류 밀도는 1010 A/cm2 정도로 구리보다 좋은 특성을 가진다.
그러나, 상기 탄소나노물질을 구리 배선에 양립할 수 있도록(compatible) 적용하는 것은 여전히 문제점으로 남겨져 있다. 따라서, 고집적화되는 경향의 반도체 업계에서, 보다 고집적화 및/또는 고속화가 가능한 반도체 장치가 절실히 요구되고 있다.
본 발명의 실시예들은 고집적화에 최적화된 반도체 장치 및 그 형성 방법을 제공하기 위한 것이다.
본 발명의 실시예들은 고속 동작에 최적화된 반도체 장치 및 그 형성 방법을 제공하기 위한 것이다.
본 발명의 실시예들은 탄소나노물질을 갖는 반도체 장치를 제공한다. 상기 반도체 장치는 기판, 상기 기판 상에 트렌치를 갖는 제 1 층간 절연막, 상기 트렌치 내에 제공된 하부 도전패턴, 상기 트렌치 내의 상기 하부 도전패턴 상에 제공된 촉매 금속층, 상기 제 1 층간 절연막 상에 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막, 및 상기 개구부에 제공되고 상기 촉매 금속층으로부터 성장된 탄소나노물질을 포함한다.
일 실시예에서, 상기 하부 도전패턴은 구리를 포함하고, 상기 반도체 장치는 상기 하부 도전패턴과 상기 촉매 금속층 사이에, 구리의 이동 및/또는 확산을 방지하는 제 1 장벽층을 더 포함할 수 있다. 상기 제 1 장벽층은 상기 하부 도전패턴 상에 선택적으로 제공될 수 있다. 상기 촉매 금속층은 상기 제 1 장벽층 보다 응집(agglomeration)이 잘 되는 물질로 구성될 수 있다. 상기 촉매 금속층은 상기 제 1 장벽층 상에 도트 형으로 배치될 수 있다. 상기 촉매 금속층은 산소를 포함하고, 상기 개구부에 노출된 부분 보다 상기 제 2 층간 절연막에 덮인 부분에서 적은 산소 함량이 있을 수 있다.
일 실시예에서, 상기 반도체 장치는 상기 제 2 층간 절연막 상에 제공되고, 상기 탄소나노물질의 상부에 접촉하는 상부 도전패턴을 더 포함할 수 있다.
본 발명의 실시예들은 탄소나노물질을 갖는 반도체 장치의 형성방법을 제공한다. 상기 방법은 기판 상에 트렌치를 갖는 제 1 층간 절연막을 형성하는 것, 상기 트렌치 내에 하부 도전패턴을 제공하는 것, 상기 트렌치 내의 상기 하부 도전패턴 상에 촉매 금속층을 제공하는 것, 상기 제 1 층간 절연막 상에 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막을 제공하는 것, 그리고 상기 개구 부에 상기 촉매 금속층으로부터 성장된 탄소나노물질을 제공하는 것을 포함한다.
일 실시예에서, 상기 방법은 상기 하부 도전패턴과 상기 촉매 금속층 사이에, 구리의 이동 및/또는 확산을 방지하는 제 1 장벽층을 형성하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 방법의 상기 촉매 금속층을 제공하는 것은 무전해 도금에 의하여 상기 예비 촉매 금속층을 형성하는 것, 그리고 상기 예비 촉매 금속층이 형성된 상기 기판을 열처리하는 것에 의하여 상기 예비 촉매 금속층이 서로 응집되어 도트 형의 촉매 금속층을 형성하는 것을 포함할 수 있다.
일 실시예에서, 상기 방법의 상기 제 2 층간 절연막을 제공하는 것은 상기 촉매 금속층을 포함하는 상기 기판에 절연막을 형성하는 것, 그리고 상기 절연막을 식각하여 촉매 금속층의 일부를 노출하도록 상기 개구부를 형성하는 것을 포함할 수 있다.
일 실시예에서, 상기 방법은 상기 탄소나노물질을 형성하기 전에, 상기 촉매 금속층의 상기 일부를 환원 분위기에 노출하는 것을 더 포함할 수 있다.
일 실시예에서, 상기 방법의 상기 제 2 층간 절연막을 제공하는 것은 상기 개구부 상에 상기 개구부와 연결되는 상부 트렌치를 형성하는 것, 그리고 상기 상부 트렌치에 상기 탄소나노물질의 상기 상부에 접촉하는 상부 도전패턴을 형성하는 것을 더 포함할 수 있다. 상기 상부 도전패턴을 형성하는 것은 상기 상부 트렌치에 구리의 이동 및/또는 확산을 방지하는 제 2 장벽층을 상기 탄소나노물질의 상기 상부에 접촉하도록 형성하는 것, 상기 제 2 장벽층 상에 구리패턴을 성장시키는 것을 포함할 수 있다. 상기 탄소나노물질을 제공하는 것은 상기 탄소나노물질의 상기 상부가 상기 상부 트렌치로 돌출되도록 상기 탄소나노물질을 성장시키는 것을 포함할 수 있다.
본 발명의 탄소나노물질은 통상적인 탄소나노튜브(carbon nano tube)뿐만 아니라, 플러린 또는 탄소나노섬유(carbon nano fiber)를 포함하는 다양한 양상의 도전성의 탄소나노물질들을 포함하는 용어로 이해될 수 있다. 탄소나노튜브는 탄소 육각체들이 종이처럼 말려 있는 중공을 갖는 구조로, 수 나노미터(㎚) 정도의 직경에 수백 나노미터(nm)의 길이를 가진다. 탄소나노튜브는 단일벽, 다중벽, 다발 등의 다양한 구조를 가질 수 있다. 탄소나노섬유는 탄소나노튜브와는 달리 중공을 가지지 않고, 속이 채워진 구조를 가진다. 플러린은 축구공 모양을 가진 탄소분자 C60으로 알려져 있다.
본 발명의 실시예들에서, 상기 개구부에 채워진 상기 탄소나노물질은 반도체 장치의 콘택 플러그(contact plug) 또는 비아 플러그(via plug)를 제공할 수 있다. 한편, 본 발명에서 사용되는 반도체 장치라는 용어는 일반적인 반도체 장치만으로 해석되지 않아야 한다. 예를 들면, 상기 반도체 장치는 센서, 저항, 인덕터 등의 다양한 전자 장치로 해석될 수 있음에 유의해야 한다. 즉, 상기 콘택 플러그 또는 상기 비아 플러그는 통상적인 반도체 장치의 플러그뿐만 아니라, 다양한 전자 장치의 상부 도전체와 하부 도전체 사이의 전기적 연결을 위한 수단으로 해석될 수 있다.
본 발명에서, "기판"은 임의의 반도체에 기초한 구조, 세라믹 기판, 알루미나 기판, 사파이어 기판, 실리카 기판, 유리기판, PCB 기판 등을 포함한다. 상기 반도체에 기초한 구조는 실리콘, 절연층 상에 실리콘이 위치하는 에스오아이(silicon-on-insulator: SOI), 사파이어 상에 실리콘이 위치하는 에스오에스(silicon-on-sapphire: SOS), 실리콘-게르마늄, 도핑 또는 도핑 되지 않은 실리콘, 에피탁시 성장 기술에 의해 형성된 에피탁시층, 또는 다른 반도체 구조를 포함할 수 있다. 또한, "기판"은 그 표면상에 도전막 또는 절연막이 형성된 것을 가리킬 수도 있다.
이하, 본 발명의 실시예들이 도시된 첨부 도면들을 참조하여, 본 발명이 더 상세히 설명된다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 부분, 물질 등을 기술하기 위해서 사용되었지만, 이들 부분이 같은 용어들에 의해서 한정되어서는 안 된다. 또한 이들 용어들은 단지 어느 소정 부분을 다른 부분과 구 별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제 1 부분으로 언급된 것이 다른 실시예에서는 제 2 부분으로 언급될 수도 있다.
도 1을 참조하여, 본 발명의 일 실시예들에 따른 반도체 장치가 설명된다. 상기 반도체 장치는 기판(100), 상기 기판 상에 트렌치(112)를 갖는 제 1 층간 절연막(110), 상기 트렌치 내의 하부(under portion)에 제공된 하부 도전패턴(120), 상기 트렌치 내의 상부(upper portion)에 제공된 촉매 금속층(134), 상기 제 1 층간 절연막 상에 상기 촉매 금속층을 노출하는 개구부(142)를 갖는 제 2 층간 절연막(140), 상기 개구부에 제공되고 상기 촉매 금속층으로부터 성장된 탄소나노물질(144), 및 상기 제 2 층간 절연막 상에 상기 탄소나노물질과 연결된 상부 도전패턴(150)을 포함할 수 있다.
상기 기판(100)은 소자분리막 및 상기 소자분리막에 의하여 정의되는 활성영역을 포함할 수 있다. 나아가, 상기 기판은 상기 소자분리막 또는 상기 활성영역 상의 다수의 배선(wiring) 및/또는 다수의 반도체 소자(semiconductor element)를 포함할 수 있다.
상기 제 1 층간 절연막(110)은 실리콘 산화막을 포함하는 저유전(low-k) 물질일 수 있다. 상기 하부 도전패턴(120)은 상기 트렌치(112)의 바닥면(bottom) 및 측벽에 접하는 제 1 장벽층(122), 및 구리 패턴(124)을 포함할 수 있다. 상기 구리 패턴은 그 하부에서 상기 제 1 장벽층(122)과 접하고, 구리의 성장을 위한 시드층(미도시)을 포함할 수 있다. 상기 하부 도전패턴(120)은 상기 다수의 배선 또는 상기 다수의 반도체 소자에 연결될 수 있다. 상기 제 1 장벽층(122)은 상기 구리가 상기 제 1 층간 절연막(110)으로 이동 및/또는 확산하는 것을 방지하기 위한 것으로, Ti, Ta, W, 및 이들의 질화물로 이루어지는 군에서 선택되는 하나 또는 2 이상의 물질을 포함할 수 있다. 상기 제 1 장벽층(122)은 예를 들면, Ta/TaN일 수 있다. 상기 시드층은 구리(Cu)인 것이 바람직하나 이에 한정되지 아니하고 백금(Pt), 금(Au), 은(Ag) 또는 니켈(Ni)을 포함하는 도전성 물질, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다. 상기 하부 도전패턴(120)은 상기 트렌치(112)의 측벽 상부를 노출하도록, 상기 트렌치에 제공될 수 있다. 즉, 상기 하부 도전패턴(120)의 상부면은 상기 제 1 층간 절연막의 상부면 보다 낮을 수 있다.
상기 구리의 이동 및/또는 확산을 방지하고 도전성을 갖는 제 2 장벽층(132)이, 상기 하부 도전패턴(120)과 상기 촉매 금속층(134) 사이에, 제공될 수 있다. 상기 제 2 장벽층(132)은 상기 하부 도전패턴(120) 상에 선택적으로 제공될 수 있다. 즉, 상기 제 2 장벽층(132)의 가장자리는 상기 트렌치(112)의 상기 측벽 상부에 접촉할 수 있다. 상기 제 2 장벽층(132)은 예를 들면, Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd, In 또는 W을 포함할 수 있다. 바람직하게는 상기 제 2 장벽층(132)은 Co-W-P일 수 있다.
상기 촉매 금속층(134)은 상기 탄소나노물질의 성장을 위한 촉매로 사용되는 금속을 포함할 수 있다. 상기 금속은 니켈(Ni), 알루미늄(Al), 코발트(Co), 몰리브덴(Mo), 백금(Pt), 이트륨(Y), 이리듐(Ir), 철(Fe), 지르코늄(Zr), 크롬(Cr), 칼슘(Ca), 란탄(La), 티타늄(Ti), 텅스텐(W), 텅스텐실리사이드(WSi), 코발트실리 사이드(CoSi), 니켈실리사이드(NiSi), 티타늄실리사이드(TiSi) 및 티타늄텅스텐(TiW) 중에 선택된 적어도 하나를 포함하는 물질, 또는 이들 중에 선택된 적어도 하나를 포함하는 산화물일 수 있다. 바람직하게는, 상기 금속은 상기 제 2 장벽층 보다 응집(agglomeration)이 잘 되는 물질일 수 있다. 상기 금속은 예를 들면, Ni 또는 Co일 수 있다. 상기 촉매 금속층(134)은 상기 제 2 장벽층 상에 서로 어느 정도로 이격된 도트(dot) 형으로 배치될 수 있다. 즉, 상기 촉매 금속층은 촉매 도트들일 수 있다. 상기 도트의 크기는 약 수 nm 일 수 있다.
상기 탄소나노물질은 복수개의 탄소나노튜브들, 탄소나노섬유들, 플러린들 또는 이들의 복합체일 수 있다. 예를 들면, 상기 복수개의 탄소나노튜브들 각각은 상기 촉매 도트들에 대응하여 배치될 수 있다.
상기 제 2 층간 절연막(140)은 실리콘 산화막을 포함하는 저유전막(low-k) 물질일 수 있다. 상기 개구부(142)는 상기 트렌치(112) 보다 좁은 폭을 가질 수 있다. 이에 따라, 상기 개구부는 상기 촉매 금속층(134)의 일부를 노출할 수 있다. 상기 탄소나노물질(144)은 상기 제 2 층간 절연막(140)의 상부면으로부터 돌출할 수 있다.
상기 상부 도전패턴(150)은 상기 제 2 층간 절연막(140) 상에 제공된다. 상기 탄소나노튜브들 또는 상기 탄소나노섬유들 사이에 공간이 있을 수 있다. 상기 상부 도전패턴(150)은 상기 공간에 제공되어 상기 탄소나노튜브들 또는 상기 탄소나노섬유들의 측면과 접촉할 수 있다.
도 2를 참조하여, 본 발명의 다른 실시예들에 따른 반도체 장치가 설명된 다. 도 1과 실질적으로 동일한 구성요소는 동일한 도면부호를 가지며, 다시 설명되지 않을 수 있다. 상기 제 2 층간 절연막(140)은 상기 개구부(142) 상에, 상기 개구부와 연결되는 상부 트렌치(143)를 가질 수 있다. 상기 상부 트렌치(143)는 상기 개구부 보다 넓은 폭 또는 길이를 가질 수 있다.
상부 도전패턴(150)은 상기 상부 트렌치(143) 내에 제공될 수 있다. 상기 상부 도전패턴(150)은 듀얼 다마신 구조일 수 있다. 상기 상부 도전패턴(150)은 상기 탄소나노물질에 접촉하고 구리의 이동 및/또는 확산을 방지하는 제 3 장벽층(152) 및 상기 시드층 상의 구리 패턴(154)을 포함할 수 있다. 상기 구리 패턴은 그 하부에서 상기 제 3 장벽층과 접하고, 상에 구리의 성장을 위한 시드층(미도시)을 포함할 수 있다.
상기 제 3 장벽층(152)은 상기 구리가 상기 제 2 층간 절연막(150)으로 이동 및/또는 확산하는 것을 방지하기 위한 것으로, Ti, Ta, W, 및 이들의 질화물로 이루어지는 군에서 선택되는 하나 또는 2 이상의 물질을 포함할 수 있다. 상기 제 3 장벽층(152)은 예를 들면, Ta/TaN일 수 있다. 상기 시드층은 구리(Cu)인 것이 바람직하나 이에 한정되지 아니하고 백금(Pt), 금(Au), 은(Ag) 또는 니켈(Ni)을 포함하는 도전성 물질, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다.
도 3을 참조하여, 본 발명의 또 다른 실시예들에 따른 반도체 장치가 설명된다. 도 1과 실질적으로 동일한 구성요소는 동일한 도면부호를 가지며, 다시 설명되지 않을 수 있다. 상기 촉매 금속층의 산화를 방지하기 위한 캐핑층(136)이 상기 촉매 금속층(134) 상에 추가로 제공될 수 있다. 다만, 개구부(142)에 노출된 상기 캐핑층(136)은 제거될 수 있다. 즉, 상기 캐핑층(136)은 상기 촉매 금속층(134)과 상기 제 2 층간 절연막(140) 사이에만 개재할 수 있다. 상기 캐핑층(136)은 Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd, In 또는 W을 포함할 수 있다. 상기 캐핑층(136)의 두께는 약 10nm 일 수 있다.
도 4를 참조하여, 본 발명의 또 다른 실시예들에 따른 반도체 장치가 설명된다. 도 1과 실질적으로 동일한 구성요소는 동일한 도면부호를 가지며, 다시 설명되지 않을 수 있다. 상기 촉매 금속층의 일부(134a)는 상기 개구부(142)에 의하여 노출되고, 다른 일부(134b)는 상기 제 2 층간 절연막(140)에 의하여 덮일 수 있다. 상기 촉매 금속층(134)은 산소를 포함할 수 있다. 상기 개구부(142)에 노출된 상기 촉매 금속층의 상기 일부(134a)는 상기 제 2 층간 절연막(140)에 덮인 다른 일부(134b) 보다 적은 산소 함량을 가질 수 있다.
한편, 도 3 또는 도 4를 참조하여 설명된 반도체 장치들의 상부 도전패턴(150)은 도 2를 참조하여 설명된 듀얼 다마신 구조일 수 있다.
도 5a 내지 도 5d를 참조하여, 본 발명의 일 실시예들에 따른 반도체 장치의 형성방법이 설명된다.
도 5a를 참조하면, 기판(100) 상에 트렌치(112)를 갖는 제 1 층간 절연막(110)이 형성된다. 상기 기판(100)은 제 1 도전형, 예를 들면 P형 도전형을 가지는 실리콘 기판일 수 있다. 상기 기판(100)은 소자분리막 및 상기 소자분리막에 의하여 정의되는 활성영역을 포함할 수 있다. 나아가, 상기 기판은 상기 소자분리막 또는 상기 활성영역 상의 다수의 배선 및 다수의 반도체 소자를 포함할 수 있다. 상기 제 1 층간 절연막(110)은 실리콘 산화막을 포함하는 저유전(low-k) 물질일 수 있다. 상기 제 1 층간 절연막(110)은 예를 들면, BPSG, PECVD 또는 PETEOS막일 수 있다. 상기 트렌치(112)는 상기 다수의 배선 및/또는 상기 다수의 반도체 소자를 노출할 수 있다.
하부 도전패턴(120)이, 잘 알려진 다마신 공정에 의하여, 상기 트렌치(112)의 하부에 제공된다. 상기 하부 도전패턴(120)을 제공하는 것은 상기 트렌치(112)의 바닥면과 측벽 및 상기 제 1 층간 절연막(110) 상에 제 1 장벽층(122)을 형성하는 것, 상기 제 1 장벽층(122) 상에 구리의 성장을 위한 시드층(미도시)을 형성하는 것, 및 상기 시드층으로부터 구리층을 성장시키는 것을 포함할 수 있다.
상기 제 1 장벽층(122)은 상기 구리가 상기 제 1 층간 절연막(110)으로 이동 및/또는 확산하는 것을 방지하기 위한 것으로, Ti, Ta, W, 및 이들의 질화물로 이루어지는 군에서 선택되는 하나 또는 2 이상의 물질을 포함할 수 있다. 상기 제 1 장벽층(122)은 예를 들면, Ta/TaN일 수 있다. 상기 시드층은 구리(Cu)인 것이 바람직하나 이에 한정되지 아니하고 백금(Pt), 금(Au), 은(Ag) 또는 니켈(Ni)을 포함하는 도전성 물질, 또는 이들 중 적어도 하나를 포함하는 합금일 수 있다. 상기 제 1 장벽층(122) 및 상기 시드층은, 잘 알려진, CVD 또는 PVD 방법으로 형성될 수 있다. 상기 구리층은, 상기 시드층을 이용하는 전기도금 방법에 의하여, 상기 트렌치(112)를 채우기에 충분한 두께로 형성될 수 있다.
화학적 기계적 연마 공정의 수행에 의하여, 상기 제 1 층간 절연막(120) 상 부의 상기 구리층, 상기 시드층 및 상기 제 1 장벽층이 연마되어, 상기 하부 도전패턴(120)이 형성된다. 상기 하부 도전패턴(120)은 상기 제 1 장벽층(122), 상기 시드층(미도시) 및 구리 패턴(124)을 포함할 수 있다. 상기 화학적 기계적 연마 공정에 의하여, 상기 하부 도전패턴(120)은 약간 리세스되어, 상기 트렌치(112)의 상기 측벽 상부를 노출할 수 있다.
도 5b를 참조하면, 상기 구리의 이동 및/또는 확산을 방지하는 제 2 장벽층(132)이 상기 하부 도전패턴(120) 상에 선택적으로 형성될 수 있다. 상기 제 2 장벽층(132)의 선택적 형성은 잘 알려진 무전해 도금(electroless plating)에 의하여 수행될 수 있다. 상기 선택적 형성에 의하여, 상기 제 2 장벽층(132)의 가장자리는 상기 트렌치(112)의 상기 측벽 상부에 접촉할 수 있다. 상기 제 2 장벽층(132)은 Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd, In 또는 W을 포함할 수 있다. 바람직하게는 상기 제 2 장벽층(132)은 Co-W-P일 수 있다.
촉매 금속층(134)이 상기 제 2 장벽층(132) 상에 선택적으로 형성되어, 상기 트렌치(112)의 상부를 채울 수 있다. 상기 촉매 금속층(134)은 탄소나노물질의 성장을 위한 촉매로 사용되는 금속을 포함할 수 있다. 상기 금속은 니켈(Ni), 알루미늄(Al), 코발트(Co), 몰리브덴(Mo), 백금(Pt), 이트륨(Y), 이리듐(Ir), 철(Fe), 지르코늄(Zr), 크롬(Cr), 칼슘(Ca), 란탄(La), 티타늄(Ti), 텅스텐(W), 텅스텐실리사이드(WSi), 코발트실리사이드(CoSi), 니켈실리사이드(NiSi), 티타늄실리사이드(TiSi) 및 티타늄텅스텐(TiW) 중에 선택된 적어도 하나를 포함하는 물질, 또는 이들 중에 선택된 적어도 하나를 포함하는 산화물일 수 있다. 또는 상기 금속은 합금 촉매로, 예를 들면 Fe-Ni, Fe-Pt, Fe-Mo, Ni-Mo, Co-Mo, 또는 Pt-Ru 일 수 있다. 바람직하게는, 상기 금속은 상기 제 2 장벽층 보다 응집(agglomeration)이 잘 되는 물질일 수 있다. 상기 금속은 예를 들면, Ni 또는 Co일 수 있다.
상기 촉매 금속층(134)은, 잘 알려진 무전해 도금에 의하여, 상기 제 2 장벽층(132) 상에 선택적으로 형성될 수 있다. 상기 촉매 금속층(134)은 도트 형으로 형성될 수 있다. 상기 도트의 크기는 상기 탄소나노물질의 직경에 대응되는 크기를 가질 수 있으며, 예를 들면 수 nm 정도 일 수 있다. 상기 촉매 금속층(134)을 도트 형으로 형성하는 것은 예비 촉매 금속층을 형성하는 것, 그리고 상기 예비 촉매 금속층이 형성된 상기 기판을 열처리하는 것에 의하여 상기 예비 촉매 금속층을 서로 응집시키는 것을 포함할 수 있다. 상기 열처리 온도는 상기 제 2 장벽층이 응집되지 않고 상기 예비 촉매 금속층이 응집될 수 있는 정도일 수 있다. 상기 열처리 온도는 예를 들면, 200 내지 500 ℃일 수 있다. 상기 열처리는 질소, 아르곤, 진공, 또는 수소 분위기에서 수행될 수 있다. 상기 열처리가 플라즈마에 의하여 수행되는 경우, 상기 열처리 온도는 보다 낮아져, 25 내지 450 ℃일 수 있다. 상기 열처리에 의하여 상기 제 2 장벽층이 응집되지 않기 위해서, 상기 제 2 장벽층의 두께를 상기 예비 촉매 금속층의 것보다 두껍게 할 수 있다. 두께가 얇을수록 응집이 잘 되기 때문이다. 따라서, 상기 제 2 장벽층에 비하여 상기 예비 촉매 금속층의 두께를 더 얇게 하면, 상기 열처리 온도를 보다 낮게 할 수 있다. 예를 들면, 상기 제 2 장벽층은 5 내지 50 nm, 상기 예비 촉매 금속층은 1 내지 10 nm일 수 있다. 한편, Ni이 Co 보다 응집이 더 잘되므로, 상기 예비 촉매 금속층으로 Ni을 사용하면 상기 열처리 온도를 보다 낮게 할 수 있다.
도 5c를 참조하면, 상기 촉매 금속층(134) 및 상기 제 1 층간 절연막(110) 상에 절연막이 형성된다. 상기 절연막의 일부가 식각되어, 상기 촉매 금속층의 일부를 노출하는 개구부(142)를 갖는 제 2 층간 절연막(140)이 형성된다. 상기 개구부(142)는 상기 트렌치(112) 보다 좁은 폭을 가질 수 있다. 이에 따라, 상기 촉매 금속층의 다른 일부는 상기 제 2 층간 절연막(140)에 의하여 덮일 수 있다. 상기 촉매 금속층(134)은 상기 개구부의 측벽에는 존재하지 않고, 상기 개구부(142)의 바닥면에만 한정되어 균일하게 존재할 수 있다.
도 5d를 참조하면, 탄소나노물질(144)이 상기 촉매 금속층(134)으로부터 성장되어, 상기 개구부(142)를 채운다. 상기 탄소나노물질(144)은 상기 제 2 층간 절연막(140)의 상부면으로부터 돌출되도록 형성될 수 있다. 따라서, 상기 탄소나노물질(144)의 상부는 상기 제 2 층간 절연막(140) 보다 높게 돌출될 수 있다. 상기 탄소나노물질(144)은 복수개의 탄소나노튜브들, 또는 복수개의 탄소나노섬유들로 형성될 수 있다. 상기 제 2 층간 절연막(140)의 상부면에는 상기 촉매 금속층(134)이 존재하지 않음으로, 상기 탄소나노물질(144)이 상기 제 2 층간 절연막(140)의 상부면에는 형성되지 않을 수 있다. 또한, 상기 촉매 금속층(134)이 상기 개구부의 측면에 존재하지 않으므로, 상기 탄소나노물질이 상기 개구부의 하부면으로부터 수직 방향으로 용이하게 성장할 수 있다. 상기 촉매 금속층(134)이 상기 개구부의 바닥면에 균일하게 존재하므로, 상기 탄소나노물질의 성장 또한 균일할 수 있다. 상기 촉매 금속층(134)이 도트 형인 경우, 상기 탄소나노물질(144)이 상기 촉매 도트에 상응하여 성장하기 때문에, 그 크기 및 분포가 보다 균일하고 용이하게 조절될 수 있다.
상기 탄소나노튜브 및 상기 탄소나노섬유는 잘 알려진 화학기상증착법(예를 들면, AP CVD법, 열 화학기상증착법, 플라즈마 화학기상증착법, 전자가속공명(electro cyclotron resonance: ECR) 화학기상증착법 등), 원자층적층법 또는 플라즈마 원자기상증착법 등에 의하여 형성될 수 있다. 상기 탄소 소스 가스는 탄화수소계 가스(예를 들면, C2H4, CH4), CO, CO2, 메탄올, 에탄올 및 활로겐화탄소(예를 들면, C4F6 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 공정 가스는 운송 가스(carrier gas)를 더 포함할 수 있다. 상기 운송 가스는 아르곤 가스, 질소 가스 또는 헬륨 가스 등의 불활성 가스일 수 있다. 상기 탄소나노튜브를 형성하기 전에, 상기 촉매 금속층(134)의 노출된 부분에, 암모니아(NH3) 가스를 사용하는 플라즈마 전처리 공정이 수행될 수 있다. 상기 촉매 금속층(134)의 노출된 표면이 상기 플라즈마 전처리됨으로써, 상기 탄소나튜브의 성장이 더욱 촉진될 수 있다. 상기 탄소나노섬유는 철, 코발트, 니켈의 전이금속 또는 그들의 합금촉매를 사용하여 탄화수소를 열분해함으로써, 형성될 수 있다. 상기 탄소나노물질 형성을 위한 온도는, 그 하부의 상기 제 2 장벽층이 응집되는 것을 방지하기 위하여, 450 ℃ 이하 일 수 있다.
도 1을 재차 참조하면, 상부 도전패턴(150)이 상기 탄소나노물질(134) 및 상기 제 2 층간 절연막(140) 상에 제공된다. 상기 탄소나노튜브들 또는 상기 탄소나노섬유들 사이에 공간이 있으므로, 상기 상부 도전패턴(150)은 상기 공간에 제공되어 상기 탄소나노튜브들 또는 상기 탄소나노섬유들의 측면과 접촉할 수 있다. 상기 상부 도전패턴(150)은 구리, 알루미늄 등을 포함할 수 있다.
도 6a 및 도 6b를 참조하여, 본 발명의 다른 실시예들에 따른 반도체 장치의 형성방법이 설명된다.
도 6a를 참조하면, 도 5b를 참조하여 설명된 기판 상에, 절연막이 형성된다. 상기 절연막의 일부가 식각되어, 상기 촉매 금속층의 일부를 노출하는 개구부(142), 및 상기 개구부(142) 상에 상기 개구부와 연결되는 상부 트렌치(143)가 형성될 수 있다. 상기 개구부(142) 및 상기 상부 트렌치(143)의 형성은 잘 알려진 듀얼 다마신 공정에 의하여 수행될 수 있다. 상기 상부 트렌치(143)는 상기 개구부 보다 넓은 폭 또는 길이를 가질 수 있다. 상기 개구부(142)는 상기 트렌치(112) 보다 좁은 폭을 가질 수 있다. 상기 촉매 금속층(134)은 상기 개구부의 측벽 및 상기 상부 트렌치에는 존재하지 않고, 상기 개구부(142)의 바닥면에만 한정되어 균일하게 존재할 수 있다.
도 6b를 참조하면, 탄소나노물질(144)이 상기 촉매 금속층(134)으로부터 성장되어, 상기 개구부(142)를 채운다. 상기 탄소나노물질(144)의 상부는 상기 개구부(142)로부터 상기 상부 트렌치(143)로 돌출할 수 있다.
상기 탄소나노물질(144)은 복수개의 탄소나노튜브들, 또는 복수개의 탄소나노섬유들로 형성될 수 있다. 상기 제 2 층간 절연막(140)의 상부면에는 상기 촉매 금속층(134)이 존재하지 않음으로, 상기 탄소나노물질(144)이 상기 제 2 층간 절연막(140)의 상부면 상에는 형성되지 않을 수 있다. 또한, 상기 촉매 금속층(134)이 상기 개구부의 측면 및 상기 상부 트렌치(143)에 존재하지 않으므로, 상기 탄소나노물질이 상기 개구부의 바닥면으로부터 수직 방향으로 용이하게 성장할 수 있다. 상기 촉매 금속층(134)이 상기 개구부의 바닥면에 균일하게 존재하므로, 상기 탄소나노물질의 성장 또한 균일할 수 있다. 상기 탄소나노물질은 도 5d를 참조하여 설명된 것과 동일한 방법으로 형성될 수 있다.
도 2를 재차 참조하면, 상부 도전패턴(150)이 상기 상부 트렌치(143) 내에 형성될 수 있다. 상기 상부 도전패턴(150)을 형성하는 것은 상기 상부 트렌치(143)의 바닥면과 측벽 및 상기 제 2 층간 절연막(140)의 상부면에 제 3 장벽층(152)을 형성하는 것, 상기 제 3 장벽층(152) 상에 구리의 성장을 위한 시드층(미도시)을 형성하는 것, 및 상기 시드층으로부터 구리층을 성장시키는 것을 포함할 수 있다. 화학적 기계적 연마 공정의 수행에 의하여, 상기 구리층, 상기 시드층 및 상기 제 3 장벽층이 연마되어, 상기 상부 도전패턴(150)이 형성된다. 상기 상부 도전패턴(150)은 상기 제 3 장벽층(152), 상기 시드층 및 구리 패턴(154)을 포함할 수 있다. 상기 상부 도전패턴(150)은 상기 탄소나노물질(143)의 상부에 접촉할 수 있다. 또한 상기 탄소나노튜브들 또는 상기 탄소나노섬유들 사이에 공간이 있으므로, 상기 상부 도전패턴(150)은 상기 공간에 제공되어 상기 탄소나노튜브들 또는 상기 탄소나노섬유들의 측면과 접촉할 수 있다.
도 7a 및 도 7b를 참조하여, 본 발명의 또 다른 실시예들에 따른 반도체 장 치의 형성방법이 설명된다.
도 5c를 참조하여 설명된 상기 제 2 층간 절연막의 형성 전에, 도 7a에 도시된 바와 같이, 상기 측매 금속층의 산화를 막기 위한 캐핑층(136)이 상기 촉매 금속층(134) 상에 추가로 제공될 수 있다. 상기 캐핑층(136)은 Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd, In 또는 W을 포함할 수 있다. 상기 캐핑층(136)은 무전해 도금에 의하여, 상기 촉매 금속층 상에 선택적으로 형성될 수 있다. 상기 캐핑층(136)의 두께는 약 10 nm일 수 있다.
도 7b를 참조하면, 상기 캐핑층(136) 및 상기 제 1 층간 절연막(110) 상에 절연막이 형성된다. 상기 절연막 상에 마스크 패턴(미도시)이 형성되고, 상기 마스크 패턴을 식각 마스크로 하는 잘 알려진 이방성 식각 공정에 의하여 상기 절연막의 일부가 제거된다. 상기 캐핑층의 일부를 노출하는 개구부(142)를 갖는 제 2 층간 절연막(140)이 형성된다. 상기 개구부(142)는 상기 트렌치(112) 보다 좁은 폭을 가질 수 있다. 이에 따라, 상기 캐핑층의 다른 일부는 상기 제 2 층간 절연막(140)에 의하여 덮일 수 있다. 상기 이방성 식각 공정 동안, 상기 캐핑층의 일부가 제거되어, 상기 촉매 금속층(134)이 노출될 수 있다. 따라서, 상기 촉매 금속층(134)은 상기 개구부의 측벽에는 존재하지 않고, 상기 개구부(142)의 바닥면에만 한정되도록 존재할 수 있다. 상기 캐핑층(136)은 상기 촉매 금속층(134)과 상기 제 2 층간 절연막(140) 사이에 개재할 수 있다.
이후의 공정은 도 5c 및 도 5d를 참조하여 설명된 것과 동일할 수 있다.
도 8을 참조하여, 본 발명의 또 다른 실시예들에 따른 반도체 장치의 형성방법이 설명된다.
도 5c를 참조하여 설명된 상기 제2 층간 절연막(140)의 형성 공정 및/또는 상기 개구부(142)의 형성 공정에 의하여, 상기 촉매 금속층(134)이 산화될 수 있다. 상기 촉매 금속층(134)은 예를 들면, CoOx 또는 NiOx와 같은 산화물로 되어, 그 상부의 탄소나노물질의 성장을 방해할 뿐만 아니라 탄소나노물질과의 접촉 저항이 증가할 수 있다. 따라서, 도 5d를 참조하여 설명된 상기 탄소나노물질의 형성 전에, 도 8에 도시된 바와 같이, 상기 개구부(142)에 노출된 상기 촉매 금속층의 일부(134a)를 환원 분위기에 노출하는 환원 공정을 수행하여, 상기 촉매 금속층의 산소를 제거할 수 있다. 상기 환원 공정은 예를 들면, 수소 가스를 포함하는 분위기에서 200 내지 400℃에서의 열처리로 수행될 수 있다. 플라즈마를 동반하는 경우, 상기 열처리 온도는 25 내지 450℃일 수 있다. 상기 개구부(142)에 노출된 상기 촉매 금속층의 일부(134a)는 상기 제 2 층간 절연막에 덮인 다른 일부(134b) 보다 적은 산소 함량을 가질 수 있다.
이후의 공정은 도 5c 및 도 5d를 참조하여 설명된 것과 동일할 수 있다.
한편, 본 발명의 또 다른 실시예들에 따른 반도체 장치들의 상부 도전패턴(150)은 도 6a, 도 6b 및 도 2를 참조하여 설명된 듀얼 다마신 공정에 의하여 형성될 수 있다.
본 발명의 실시예들에 의하면, 구리 배선의 일렉트로마이그레이션(electro- migration: EM)의 발생을 해결할 수 있고, 구리보다 좋은 전류 특성을 갖는 탄소나노물질을 사용하는 배선이 반도체 장치에 용이하게 적용될 수 있다. 고집적화 및 고속 동작에 최적화된 반도체 장치를 얻을 수 있다. 또한, 상기 촉매 금속층이 플러그의 바닥에만 균일하게 존재하여 탄소나노물질의 수직 및 균일한 성장이 가능하여, 보다 좋은 전류 특성을 얻을 수 있다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판;
    상기 기판 상에 트렌치를 갖는 제 1 층간 절연막;
    상기 트렌치 내에 제공된 하부 도전패턴;
    상기 트렌치 내의 상기 하부 도전패턴 상에 제공된 촉매 금속층;
    상기 제 1 층간 절연막 상에, 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막; 및
    상기 개구부에 제공되고, 상기 촉매 금속층으로부터 성장된 탄소나노물질을 포함하되,
    상기 하부 도전패턴은 구리 및 상기 하부 도전패턴과 상기 촉매 금속층 사이에 구리의 이동을 방지하는 제1 장벽층을 포함하고,
    상기 제 1 장벽층은 상기 하부 도전패턴 상에 선택적으로 제공되고,
    상기 촉매 금속층은 상기 제 1 장벽층 보다 응집(agglomeration)이 잘 되는 물질로 구성되고,
    상기 제 1 장벽층은 Co-W-P, Co-Sn-P, Co-P, Co-B, Co-Sn-B, Co-W-B, Ni-W-P, Ni-Sn-P, Ni-P, Ni-B, Ni-Sn-B, Ni-W-B, Pd, In 또는 W을 포함하는 반도체 장치.
  8. 청구항 7에 있어서,
    상기 촉매 금속층은 Ni 또는 Co을 포함하는 반도체 장치.
  9. 기판;
    상기 기판 상에 트렌치를 갖는 제 1 층간 절연막;
    상기 트렌치 내에 제공된 하부 도전패턴;
    상기 트렌치 내의 상기 하부 도전패턴 상에 제공된 촉매 금속층;
    상기 제 1 층간 절연막 상에, 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막; 및
    상기 개구부에 제공되고, 상기 촉매 금속층으로부터 성장된 탄소나노물질을 포함하되,
    상기 하부 도전패턴은 구리 및 상기 하부 도전패턴과 상기 촉매 금속층 사이에 구리의 이동을 방지하는 제1 장벽층을 포함하고,
    상기 촉매 금속층은 상기 제 1 장벽층 상에 도트 형으로 배치된 반도체 장치.
  10. 삭제
  11. 기판;
    상기 기판 상에 트렌치를 갖는 제 1 층간 절연막;
    상기 트렌치 내에 제공된 하부 도전패턴;
    상기 트렌치 내의 상기 하부 도전패턴 상에 제공된 촉매 금속층;
    상기 제 1 층간 절연막 상에, 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막; 및
    상기 개구부에 제공되고, 상기 촉매 금속층으로부터 성장된 탄소나노물질을 포함하되,
    상기 하부 도전패턴은 구리 및 상기 하부 도전패턴과 상기 촉매 금속층 사이에 구리의 이동을 방지하는 제1 장벽층을 포함하고,
    상기 개구부는 상기 트렌치 보다 좁은 폭을 갖고,
    상기 촉매 금속층은 산소를 포함하고,
    상기 개구부에 노출된 부분은 상기 제 2 층간 절연막에 덮인 부분보다 적은 산소 함량을 갖는 반도체 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 기판 상에 트렌치를 갖는 제 1 층간 절연막을 형성하는 것;
    상기 트렌치 내에 하부 도전패턴을 제공하는 것;
    상기 트렌치 내의 상기 하부 도전패턴 상에 촉매 금속층을 제공하는 것;
    상기 금속 촉매층 상에, 상기 촉매 금속층의 산화를 막기 위한, 캐핑층을 형성하는 것; 상기 제 1 층간 절연막 상에, 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막을 제공하는 것; 그리고
    상기 개구부에, 상기 촉매 금속층으로부터 성장된 탄소나노물질을 제공하는 것을 포함하되,
    상기 하부 도전패턴을 제공하는 것은 구리 및 상기 하부 도전패턴과 상기 촉매 금속층 사이에 상기 구리의 이동을 방지하는 제1 장벽층을 형성하는 것을 포함하고,
    상기 제 1 장벽층은 무전해 도금에 의하여, 상기 하부 도전패턴 상에 선택적으로 형성되는 반도체 장치의 형성방법.
  17. 삭제
  18. 삭제
  19. 기판 상에 트렌치를 갖는 제 1 층간 절연막을 형성하는 것;
    상기 트렌치 내에 하부 도전패턴을 제공하는 것;
    상기 트렌치 내의 상기 하부 도전패턴 상에 촉매 금속층을 제공하는 것;
    상기 제 1 층간 절연막 상에, 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막을 제공하는 것; 그리고
    상기 개구부에, 상기 촉매 금속층으로부터 성장된 탄소나노물질을 제공하는 것을 포함하되,
    상기 하부 도전패턴을 제공하는 것은 구리 및 상기 하부 도전패턴과 상기 촉매 금속층 사이에 상기 구리의 이동을 방지하는 제1 장벽층을 형성하는 것을 포함하고,
    상기 촉매 금속층을 제공하는 것은:
    무전해 도금에 의하여, 상기 예비 촉매 금속층을 형성하는 것; 그리고
    상기 예비 촉매 금속층이 형성된 상기 기판을 열처리하는 것에 의하여, 상기 예비 촉매 금속층이 서로 응집되어 도트 형의 촉매 금속층을 형성하는 것을 포함하는 반도체 장치의 형성방법.
  20. 청구항 19에 있어서,
    상기 예비 촉매 금속층은 상기 제 1 장벽층 보다 얇은 반도체 장치의 형성방법.
  21. 삭제
  22. 기판 상에 트렌치를 갖는 제 1 층간 절연막을 형성하는 것;
    상기 트렌치 내에 하부 도전패턴을 제공하는 것;
    상기 트렌치 내의 상기 하부 도전패턴 상에 촉매 금속층을 제공하는 것;
    상기 제 1 층간 절연막 상에, 상기 촉매 금속층을 노출하는 개구부를 갖는 제 2 층간 절연막을 제공하는 것; 그리고
    상기 개구부에, 상기 촉매 금속층으로부터 성장된 탄소나노물질을 제공하는 것을 포함하되,
    상기 하부 도전패턴을 제공하는 것은 구리 및 상기 하부 도전패턴과 상기 촉매 금속층 사이에 상기 구리의 이동을 방지하는 제1 장벽층을 형성하는 것을 포함하고,
    상기 제 2 층간 절연막을 제공하는 것은:
    상기 촉매 금속층을 포함하는 상기 기판에 절연막을 형성하는 것; 그리고
    상기 절연막을 식각하여, 상기 촉매 금속층의 일부를 노출하도록 상기 개구부를 형성하는 것을 포함하고,
    상기 탄소나노물질을 형성하기 전에,
    상기 촉매 금속층의 상기 일부를 환원 분위기에 노출하는 것을 포함하는 반도체 장치의 형성방법.
  23. 삭제
  24. 삭제
  25. 삭제
KR1020070003836A 2007-01-12 2007-01-12 반도체 장치 및 그 형성방법 KR100881621B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070003836A KR100881621B1 (ko) 2007-01-12 2007-01-12 반도체 장치 및 그 형성방법
US11/972,192 US20080246148A1 (en) 2007-01-12 2008-01-10 Electrical Interconnect Structures Having Carbon Nanotubes Therein and Methods of Forming Same
DE200810004183 DE102008004183A1 (de) 2007-01-12 2008-01-11 Integriertes Schaltkreisbauelement mit Kohlenstoffnanoröhren darin und Verfahren zur Herstellung desselben
CNA2008101277887A CN101304019A (zh) 2007-01-12 2008-01-14 集成电路装置及其形成方法
JP2008006201A JP2008172250A (ja) 2007-01-12 2008-01-15 カーボンナノチューブを有する電気配線構造及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003836A KR100881621B1 (ko) 2007-01-12 2007-01-12 반도체 장치 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20080066410A KR20080066410A (ko) 2008-07-16
KR100881621B1 true KR100881621B1 (ko) 2009-02-04

Family

ID=39821288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003836A KR100881621B1 (ko) 2007-01-12 2007-01-12 반도체 장치 및 그 형성방법

Country Status (3)

Country Link
US (1) US20080246148A1 (ko)
KR (1) KR100881621B1 (ko)
CN (1) CN101304019A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
US7862342B2 (en) * 2009-03-18 2011-01-04 Eaton Corporation Electrical interfaces including a nano-particle layer
CN102044475A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN102130091B (zh) * 2010-12-17 2013-03-13 天津理工大学 一种用于集成电路芯片的复合通孔互连结构
CN103187391B (zh) 2011-12-31 2016-01-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
KR101882753B1 (ko) * 2012-03-27 2018-07-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US8624396B2 (en) * 2012-06-14 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for low contact resistance carbon nanotube interconnect
US9397045B2 (en) * 2014-10-16 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of damascene structure
US10727122B2 (en) * 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
CN108695238B (zh) * 2017-04-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110400872B (zh) * 2018-04-24 2024-02-23 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110400871A (zh) * 2018-04-24 2019-11-01 中芯国际集成电路制造（天津）有限公司 碳纳米管存储结构的制造方法及半导体器件的制造方法
CN110635025B (zh) * 2018-06-25 2023-09-22 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法
CN110797455B (zh) * 2018-08-02 2023-08-22 中芯国际集成电路制造(上海)有限公司 存储器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060115827A (ko) * 2005-05-07 2006-11-10 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법
US20060292861A1 (en) 2004-02-26 2006-12-28 International Business Machines Corporation Method for making integrated circuit chip having carbon nanotube composite interconnection vias

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6803708B2 (en) * 2002-08-22 2004-10-12 Cdream Display Corporation Barrier metal layer for a carbon nanotube flat panel display
US20040182600A1 (en) * 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
KR20050051920A (ko) * 2003-11-28 2005-06-02 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
US7071100B2 (en) * 2004-02-27 2006-07-04 Kei-Wei Chen Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
JP2006108210A (ja) * 2004-10-01 2006-04-20 Fujitsu Ltd 配線接続構造およびその形成方法
JP4167212B2 (ja) * 2004-10-05 2008-10-15 富士通株式会社 カーボンナノチューブ構造体、半導体装置、および半導体パッケージ
JP5009511B2 (ja) * 2005-06-06 2012-08-22 富士通株式会社 電気的接続構造、その製造方法および半導体集積回路装置
KR100771546B1 (ko) * 2006-06-29 2007-10-31 주식회사 하이닉스반도체 메모리 소자의 커패시터 및 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060292861A1 (en) 2004-02-26 2006-12-28 International Business Machines Corporation Method for making integrated circuit chip having carbon nanotube composite interconnection vias
KR20060115827A (ko) * 2005-05-07 2006-11-10 삼성전자주식회사 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법

Also Published As

Publication number Publication date
KR20080066410A (ko) 2008-07-16
CN101304019A (zh) 2008-11-12
US20080246148A1 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
KR100881621B1 (ko) 반도체 장치 및 그 형성방법
JP4448356B2 (ja) 半導体装置およびその製造方法
US20220262675A1 (en) Interconnect Structure without Barrier Layer on Bottom Surface of Via
KR102051517B1 (ko) 구리 배선 구조체들을 위한 그래핀 캡
US7084507B2 (en) Integrated circuit device and method of producing the same
US8169085B2 (en) Semiconductor device and method of fabricating the same
JP5526457B2 (ja) 炭素細長構造束状体、その製造方法および電子素子
KR101298789B1 (ko) 반도체 장치
US7250366B2 (en) Carbon nanotubes with controlled diameter, length, and metallic contacts
US7625817B2 (en) Method of fabricating a carbon nanotube interconnect structures
US8598708B2 (en) Carbon nanotube-based interconnection element
KR100827524B1 (ko) 반도체 소자의 제조 방법
JP4208668B2 (ja) 半導体装置およびその製造方法
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
TW200903724A (en) Phase change memory device and method of fabricating the same
US9184133B2 (en) Graphene wiring and semiconductor device
US20050040847A1 (en) Process for producing a nanoelement arrangement, and nanoelement arrangement
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
JP4735314B2 (ja) 半導体装置およびその製造方法
TW200816372A (en) Interconnection structure and manufacturing method thereof
JP2006108210A (ja) 配線接続構造およびその形成方法
TWI322484B (en) Oblique recess for interconnecting conductors in a semiconductor device
CN118016596A (zh) 金属互联方法及金属互联结构
KR20230108327A (ko) Cmos 호환가능 그래핀 구조, 인터커넥트 및 제조 방법
JP6150420B2 (ja) ナノチューブ層を有する半導体デバイスおよび形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee