CN103187391B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103187391B
CN103187391B CN201110459310.6A CN201110459310A CN103187391B CN 103187391 B CN103187391 B CN 103187391B CN 201110459310 A CN201110459310 A CN 201110459310A CN 103187391 B CN103187391 B CN 103187391B
Authority
CN
China
Prior art keywords
layer
graphene layer
pseudo
wire
protein pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110459310.6A
Other languages
English (en)
Other versions
CN103187391A (zh
Inventor
王新鹏
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110459310.6A priority Critical patent/CN103187391B/zh
Priority to US13/664,317 priority patent/US8932950B2/en
Publication of CN103187391A publication Critical patent/CN103187391A/zh
Priority to US14/560,729 priority patent/US9087845B2/en
Application granted granted Critical
Publication of CN103187391B publication Critical patent/CN103187391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法。根据该方法，在石墨烯层上形成蛋白质管和贯穿该蛋白质管的导线，其中导线与石墨烯层电接触。还可在石墨烯层上形成围绕蛋白质管的伪介电材料层，以起到支撑的作用。由于形成蛋白质管和导线的过程不再采用蚀刻工艺，从而避免了对石墨烯层的破坏。该方法有助于推动石墨烯作为导电连线在半导体器件中的应用。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体领域，特别涉及半导体器件及其制造方法。
背景技术
石墨烯是目前已知导电性能最出色的材料之一。石墨烯中电子的运动速度可以达到光速的1/300，这一速度远远超过了电子在一般导体中的运动速度。正因如此，石墨烯被认为是半导体领域最具应用前景的导电互连材料之一。
图1示意性地示出了现有技术中的半导体互连结构的示意图。
在衬底101上形成有水平导电连线102。水平导电连线102一般为金属连线。水平导电连线102可具有图案化结构。水平导电连线102上形成有介电材料层103和贯穿介电材料层103的竖直导电连线104。
其中，竖直导电连线104的形成需要以下过程：首先，对介电材料层103进行蚀刻，以形成贯穿介电材料层103的纵向通孔。然后，向该通孔中沉积导电材料，以形成竖直导电连线104。该竖直导电连线104与水平导电连线102电接触。
石墨烯层已被用作导电互连线(可参见，非专利文献：，“PerformanceBenchmarkingforGrapheneNanoribbon，CarbonNanotube，andCuInterconnect”，作者：AzadNaeemiandJamesD.Meindl，IITC，2008，p183-185。上述文献的全文被引用作为本说明书的一部分)。文献指出，已制备成功厚度为原子层量级的石墨烯层纳米带。该石墨烯层纳米带的电阻率要比铜导线的电阻率更小。
申请人发现，当选择石墨烯层替代传统的水平导电连线时，在形成介电材料层和竖直导电连线的过程中，石墨烯层容易受到损坏。
这是由于，在形成介电材料层和竖直导电连线的过程中需要对介电材料层进行蚀刻工艺，以形成纵向通孔。由于石墨烯层的厚度仅为几个原子层的厚度，这种蚀刻极有可能破坏石墨烯层，从而极大限制了石墨烯作为导电连线在半导体器件中的应用。
发明内容
本发明的发明人发现了现有技术中存在的石墨烯作为导电连线容易被损坏的问题。本发明的一个目的是提供一种新的技术方案，不再使用蚀刻工艺，从而避免对石墨烯的破坏。
根据本发明的第一方面，提供一种半导体器件，包括：衬底上的石墨烯层；石墨烯层上的蛋白质管和贯穿所述蛋白质管的导线，其中，导线与石墨烯层电接触。
优选地，石墨烯层具有图案化结构，用作半导体器件中的导电互连线。
优选地，半导体器件还包括伪介电材料层，其中，伪介电材料层围绕蛋白质管，并与蛋白质管齐平。
优选地，伪介电材料层的材料为氧化物、碳化硅或N型掺杂的碳化硅，伪介电材料层的宽度为10nm～100nm，厚度为10nm～3000nm。
优选地，衬底上叠放有多个复合单元。每个所述复合单元包括石墨烯层、蛋白质管、导线和伪介电材料层。上层的复合单元中的石墨烯层与下层的复合单元中的导线电接触。
根据本发明的第二方面，还提供了一种制造半导体器件的方法。该方法包括：形成蛋白质管；形成贯穿蛋白质管的导线；将石墨烯层转移至所蛋白质管上，以使石墨烯层与导线电接触；将蛋白质管、导线以及石墨烯层转移到目标衬底上，其中使石墨烯层与衬底上暴露的导电元件电接触。
优选地，石墨烯层是通过如下步骤形成并转移至蛋白质管上的：在第二衬底上形成镍层，该镍层具有图案化结构；在图案化的镍层上形成石墨烯层，该石墨烯层也具有相同的图案化结构；在石墨烯层的表面旋涂保护层；湿法蚀刻该镍层以使石墨烯层与第二衬底分离；将石墨烯层和保护层转移至蛋白质管的第一表面上，以使石墨烯层与导线电接触；去除保护层。
优选地，形成蛋白质管的步骤包括：在第一衬底上形成伽玛微管蛋白层；在第一衬底上沉积超低介电常数材料层和伪介电材料层，超低介电常数材料层覆盖伽玛微管蛋白层，该伪介电材料层围绕超低介电常数材料层，并与超低介电常数材料层齐平；在超低介电常数材料层和伪介电材料层的上表面形成分子筛；利用灰化工艺(ASH)去除超低介电常数材料层，以形成空腔；将多肽压印进入所述分子筛中，以使多肽位于伽玛微管蛋白层的正上方，从而形成第一衬底上的第一结构；将第一结构倒置并浸入蛋白质溶液中，以使蛋白质进入空腔，形成从伽玛微管蛋白层延伸至多肽的蛋白质管。
优选地，伪介电材料层的材料为氧化物、碳化硅或N型掺杂的碳化硅，所述伪介电材料层的宽度为10nm～100nm，厚度为10nm～3000nm。
优选地，形成导线的步骤包括：将蛋白质管浸入金属盐溶液中，从而形成贯穿蛋白质管的导线；去除分子筛和所述多肽，以露出蛋白质管的第一表面，其中石墨烯层被转移到蛋白质管的第一表面上。
优选地，在将蛋白质管、导线以及石墨烯层转移到目标衬底上之后，还包括：去除伽玛微管蛋白层和第一衬底。
优选地，在去除伽玛微管蛋白层和第一衬底的步骤之后，还包括：对蛋白质管、导线和伪介电材料的远离衬底的一侧进行平坦化处理。
优选地，在衬底上依次形成多个复合单元。每个复合单元包括石墨烯层、蛋白质管、导线和伪介电材料层。上层的复合单元中的石墨烯层与下层的复合单元中的导线电接触。
本发明的一个优点在于，由于在石墨烯层上形成蛋白质管和贯穿蛋白质管的导线，导线与石墨烯层电接触，并且在形成蛋白质管和导线的过程中不再使用蚀刻工艺，从而避免石墨烯层受到破坏。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同描述一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出常见的半导体互连结构的示意图。
图2A至2P示意性地示出了根据本发明的一个实施例制造半导体器件的工艺流程的各个阶段。
图3是示出根据本发明的一个实施例制造半导体器件的方法的流程图。
图4示出根据本发明的一个实施例制造的半导体器件的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
下面参考图2A至图2P以及图3，描述根据本发明实施例的制造半导体器件的方法。图3是示出根据本发明的实施例制造半导体器件的方法的流程图。图2A至图2P均为截面图，示意性地示出了在一个可选实施例中实现图3所示各步骤的具体工艺流程的各个阶段。本领域技术人员应该明白，图3所示各步骤还有可能通过其它方式来实现。
在步骤S101中，形成蛋白质管。
可以同时形成多个蛋白质管。可以采用如下方法形成蛋白质管。
在第一衬底201上形成伽玛微管蛋白层202，如图2A所示。
伽玛微管蛋白层202可以只覆盖第一衬底201的部分区域。图2A中示出了两个伽玛微管蛋白层202，然而伽玛微管蛋白层202的数目不限于两个。
在第一衬底201上沉积超低介电常数材料层203和伪介电材料层204，如图2B所示。
可以首先形成超低介电常数材料层203，以覆盖伽玛微管蛋白层202。
然后形成伪介电材料层204。伪介电材料层204可以围绕超低介电常数材料层203，并与超低介电常数材料层203齐平。
伪介电材料层204位于超低介电常数材料层203的周围，可以起到支撑的作用。
伪介电材料层204的尺寸可以根据需要进行选择。例如，宽度可以为10nm～100nm，其厚度可以为10nm～3000nm。伪介电材料层204的材料可包括氧化物、碳化硅或N型掺杂的碳化硅。
在另一种方案中，也可以首先沉积伪介电材料层204，然后刻蚀伪介电材料层204，以形成一定尺寸的沟槽，之后在沟槽中形成超低介电常数材料层203。优选地，可采用化学机械抛光方法对伪介电材料层204和超低介电常数材料层203进行平整化处理。
在超低介电常数材料层203和伪介电材料层204的上表面形成分子筛205，如图2C所示。
关于形成分子筛的工艺可采用本领域的公知技术，例如，可参见非专利文献：《新型中孔分子筛——MCM-41的合成及表征》，作者：何静，孙鹏，段雪，李成岳，化学通报，1999年第3期。上述文献的全文被引用作为本说明书的一部分。
利用灰化工艺去除超低介电常数材料层204，以形成空腔206，如图2D所示。
将多肽207压印进入分子筛中，以使多肽207位于伽玛微管蛋白层204的正上方，从而形成位于第一衬底201之上的第一结构，如图2E所示。
压印进入分子筛205的多肽207也可采用其他肽类物质进行替换，或者采用其他合适的物质进行替换。
将第一结构倒置并浸入蛋白质溶液中。这样，可以使蛋白质进入空腔206，从而形成从伽玛微管蛋白层202延伸至多肽207的蛋白质管208，如图2F所示。其中，蛋白质作为介电材料。
在步骤S102中，形成贯穿蛋白质管的导线。
可以采用如下方法形成导线210。
如图2G所示，将蛋白质管208浸入金属盐溶液中，从而形成贯穿蛋白质管208的导线210。
例如，可将蛋白质管浸入铜盐溶液中，从而形成贯穿蛋白质管的铜导线。
去除分子筛205和多肽207，直至露出蛋白质管208的第一表面，如图2H所示。
在步骤S103中，将石墨烯层转移至所述蛋白质管上，以使石墨烯层与导线电接触。
所形成的石墨烯层可以具有图案化结构，作为半导体器件中的导电互连线。
可采用如下方法形成石墨烯层并将石墨烯层转移至蛋白质管上。
在第二衬底211上形成镍层212，如图2I所示。
镍层可具有图案化结构(图中未示出)。本领域的技术人员应当理解，可根据实际需要在镍层上形成不同的图案化结构。
在图案化的镍层212上形成石墨烯层213，如图2J所示。
石墨烯层213不限于形成在镍层上，也可根据需要形成在其他合适的材料上，例如形成在钴层、铂层、铱层或者钌层上。
可以采用化学气相沉积法制备石墨烯层213。
石墨烯层213的厚度可以为一个原子层的厚度，也可以为多个原子层的厚度。例如，可以形成厚度为12个原子层的石墨烯层。
所形成的石墨烯层213可具有与镍层212相同的图案化结构。
此外，也可以通过光刻工艺形成石墨烯层213上的图案。
在石墨烯层213的表面形成保护层214，如图2K所示。
优选地，可以采用旋涂法在石墨烯层的表面形成保护层。保护层可以是聚甲基丙烯酸甲酯(poly[methylmethacrylate]，PMMA)或者其他合适的材料。
采用湿法蚀刻镍层212，以使石墨烯层213与第二衬底211分离，如图2L所示。
优选地，可采用HCL湿法蚀刻工艺对镍层212进行蚀刻。
将石墨烯层213和保护层214转移至蛋白质管208的第一表面上，以使石墨烯层213与导线210电接触。然后，去除位于石墨烯213表面的保护层214，如图2M所示。
关于形成石墨烯的形成过程和转移过程可以参考非专利文献：al“Largeareafew-layergraphenefilmsonarbitrarysubstratesbychemicalvapordeposition”，作者：AlfonsoReina，XiaotingJia，JohnHo等，Nanoletters，第9卷，第1期，p31-35，2009。上述文献的全文被引用作为本说明书的一部分。
在步骤S104中，将蛋白质管、导线以及石墨烯层转移到目标衬底上。
其中，石墨烯层与衬底上暴露的导电元件电接触。
可以采用如下方法将蛋白质管、导线以及石墨烯层转移到目标衬底上。
去除伽玛微管蛋白层202和第一衬底201，如图2N所示。
将蛋白质管208、导线210以及石墨烯层213倒置，然后转移到目标衬底215上，使得石墨烯层213与目标衬底215上暴露的导电元件电接触，如图2O所示。
优选地，对蛋白质管208、导线210和伪介电材料层204的远离衬底215的一侧进行平坦化处理。
在另一种方案中，也可先将蛋白质管208、导线210、石墨烯层213、伽玛微管蛋白层202和第一衬底201转移到目标衬底215上，使得石墨烯层213与目标衬底201上暴露的导电元件电接触。然后，再去除伽玛微管蛋白层202和第一衬底201，并对蛋白质管208、导线210和伪介电材料204的远离目标衬底215的一侧进行平坦化处理。
优选地，可在目标衬底215上形成多个复合单元21，如图2P所示。
每个复合单元21可包括石墨烯层213、蛋白质管208、导线210和伪介电材料层204。
其中，石墨烯层213作为半导体器件中的导电互连线。上层的复合单元中的石墨烯层213与下层的复合单元中的导线210电接触，从而实现上下两层石墨烯层的电连接。
采用本发明的技术方案，在石墨烯层上形成蛋白质管和导线。该导线可与石墨烯层电接触。这样，石墨烯层可以作为半导体器件中水平导电连线。蛋白质管中的导线可以作为半导体器件中的竖直导电连线。由于在形成蛋白质管中的导线的过程中不再需要刻蚀的步骤，从而避免因刻蚀对石墨烯层所造成的损害。
下面参考图4描述通过本发明一个实施例半导体器件的结构示意图。该半导体器件可以采用图3所示的方法形成，也可以利用别的适当的方法形成。
该半导体器件包括衬底315上的石墨烯层313、石墨烯层313上的蛋白质管308和贯穿蛋白质管308的导线310。其中，导线310与石墨烯层313电接触。
石墨烯层313可具有图案化结构(图中未示出)，作为半导体器件中的导电互连线。
石墨烯层313上可设有多个蛋白质管308和导线310，蛋白质管308和导线310的数目不限于图中所示。
下面参考图2P描述通过本发明另一个实施例的方法制造的半导体器件。
在衬底215上形成有两个复合单元21。每个复合单元21包括石墨烯层213、蛋白质管208、导线210和伪介电材料层204。
其中，伪介电材料层204围绕蛋白质管208，并与蛋白质管208齐平。伪介电材料层204的材料可以为氧化物、碳化硅或N型掺杂的碳化硅，伪介电材料层204的宽度为10nm～100nm，厚度为10nm～3000nm。
石墨烯层213可具有图案化结构，用作半导体器件中的导电互连线。
上层的复合单元中的石墨烯层213与下层的复合单元中的导线210电接触，从而使得两个复合单元中的石墨烯层213实现电连接。
复合单元21的数目不限于两个，可以根据需要在衬底上形成多个复合单元。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种半导体器件，其特征在于，包括：
衬底上的石墨烯层；
石墨烯层上的蛋白质管和贯穿所述蛋白质管的导线，所述导线与所述石墨烯层电接触。
2.如权利要求1所述的半导体器件，其特征在于，所述石墨烯层具有图案化结构，用作所述半导体器件中的导电互连线。
3.如权利要求1所述的半导体器件，其特征在于，还包括伪介电材料层，其中，所述伪介电材料层围绕所述蛋白质管，并与所述蛋白质管齐平。
4.如权利要求3所述的半导体器件，其特征在于，所述伪介电材料层的材料为氧化物或碳化硅，所述伪介电材料层的宽度为10nm～100nm，厚度为10nm～3000nm。
5.如权利要求3所述的半导体器件，其特征在于，所述伪介电材料层的材料为N型掺杂的碳化硅。
6.如权利要求3所述的半导体器件，其特征在于，所述衬底上叠放有多个复合单元，每个所述复合单元包括所述石墨烯层、所述蛋白质管、所述导线和所述伪介电材料层，上层的复合单元中的石墨烯层与下层的复合单元中的所述导线电接触。
7.一种制造半导体器件的方法，其特征在于，包括：
形成蛋白质管；
形成贯穿所述蛋白质管的导线；
将石墨烯层转移至所述蛋白质管上，以使其与所述导线电接触；以及
将所述蛋白质管、所述导线以及所述石墨烯层转移到目标衬底上，其中使所述石墨烯层与所述衬底上暴露的导电元件电接触。
8.如权利要求7所述的方法，其特征在于，所述石墨烯层是通过如下步骤形成并转移至所述蛋白质管上的：
在第二衬底上形成镍层，所述镍层具有图案化结构；
在所述图案化的镍层上形成石墨烯层，所述石墨烯层也具有相同的图案化结构；
在所述石墨烯层的表面旋涂保护层；
湿法蚀刻所述镍层以使所述石墨烯层与所述第二衬底分离；
将所述石墨烯层和所述保护层转移至所述蛋白质管的第一表面上，以使所述石墨烯层与所述导线电接触；
去除所述保护层。
9.如权利要求7所述的方法，其特征在于，所述形成蛋白质管的步骤包括：
在第一衬底上形成伽玛微管蛋白层；
在所述第一衬底上沉积超低介电常数材料层和伪介电材料层，所述超低介电常数材料层覆盖所述伽玛微管蛋白层，所述伪介电材料层围绕所述超低介电常数材料层，并与所述超低介电常数材料层齐平；
在所述超低介电常数材料层和伪介电材料层的上表面形成分子筛；
利用灰化工艺去除所述超低介电常数材料层，以形成空腔；
将多肽压印进入所述分子筛中，以使所述多肽位于所述伽玛微管蛋白层的正上方，从而形成所述第一衬底上的第一结构；
将所述第一结构倒置并浸入蛋白质溶液中，以使蛋白质进入所述空腔，形成从所述伽玛微管蛋白层延伸至所述多肽的蛋白质管。
10.如权利要求9所述的方法，其特征在于，
所述伪介电材料层的材料为氧化物或碳化硅，所述伪介电材料层的宽度为10nm～100nm，厚度为10nm～3000nm。
11.如权利要求9所述的方法，其特征在于，所述伪介电材料层的材料为N型掺杂的碳化硅。
12.如权利要求9所述的方法，其特征在于，所述形成导线的步骤包括：
将所述蛋白质管浸入金属盐溶液中，从而形成贯穿所述蛋白质管的导线；
去除所述分子筛和所述多肽，以露出所述蛋白质管的第一表面，其中所述石墨烯层被转移到所述蛋白质管的第一表面上。
13.如权利要求9所述的方法，其特征在于，在将所述蛋白质管、所述导线以及所述石墨烯层转移到所述目标衬底上之后，还包括：
去除所述伽玛微管蛋白层和所述第一衬底。
14.如权利要求13所述的方法，其特征在于，在所述去除伽玛微管蛋白层和第一衬底的步骤之后，还包括：
对所述蛋白质管、所述导线和所述伪介电材料的远离所述衬底的一侧进行平坦化处理。
15.如权利要求14所述的方法，其特征在于，在所述衬底上依次形成多个复合单元，每个所述复合单元包括所述石墨烯层、所述蛋白质管、所述导线和所述伪介电材料层，上层的复合单元中的石墨烯层与下层的复合单元中的所述导线电接触。
CN201110459310.6A 2011-12-31 2011-12-31 半导体器件及其制造方法 Active CN103187391B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110459310.6A CN103187391B (zh) 2011-12-31 2011-12-31 半导体器件及其制造方法
US13/664,317 US8932950B2 (en) 2011-12-31 2012-10-30 Electrically conductive device and manufacturing method thereof
US14/560,729 US9087845B2 (en) 2011-12-31 2014-12-04 Electrically conductive device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110459310.6A CN103187391B (zh) 2011-12-31 2011-12-31 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103187391A CN103187391A (zh) 2013-07-03
CN103187391B true CN103187391B (zh) 2016-01-06

Family

ID=48678482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110459310.6A Active CN103187391B (zh) 2011-12-31 2011-12-31 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US8932950B2 (zh)
CN (1) CN103187391B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078044B (zh) * 2021-03-25 2024-06-14 中国科学院上海微系统与信息技术研究所 一种介电材料的制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208793A (zh) * 2005-06-08 2008-06-25 英特尔公司 碳纳米管互连接触
CN101264342A (zh) * 2008-02-25 2008-09-17 北京理工大学 丝素蛋白小口径血管
WO2010097517A2 (en) * 2009-02-26 2010-09-02 Valtion Teknillinen Tutkimuskeskus Graphene-containing platelets and electronic devices, and method of exfoliating graphene
EP2362459A1 (en) * 2010-02-24 2011-08-31 University College Cork-National University of Ireland, Cork Modified graphene structure and method of manufacture thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3578098B2 (ja) * 2001-03-16 2004-10-20 富士ゼロックス株式会社 電気接続体の製造方法、電気接続体および電気配線方法
US20040063915A1 (en) * 2002-08-21 2004-04-01 Diner Bruce A. Metalization of microtubules
WO2006119472A2 (en) * 2005-05-04 2006-11-09 The Arizona Board Of Regents On Behalf Of The University Of Arizona Directional self-assembly of biological electrical interconnects
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
US20120141817A1 (en) * 2007-03-27 2012-06-07 Ludmilla Morozova-Roche Thin metal nanowires produced by biotemplating
KR101630390B1 (ko) * 2010-01-08 2016-06-16 한국과학기술원 자기조립물질을 이용한 그라핀 나노구조체의 제조방법
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101208793A (zh) * 2005-06-08 2008-06-25 英特尔公司 碳纳米管互连接触
CN101264342A (zh) * 2008-02-25 2008-09-17 北京理工大学 丝素蛋白小口径血管
WO2010097517A2 (en) * 2009-02-26 2010-09-02 Valtion Teknillinen Tutkimuskeskus Graphene-containing platelets and electronic devices, and method of exfoliating graphene
EP2362459A1 (en) * 2010-02-24 2011-08-31 University College Cork-National University of Ireland, Cork Modified graphene structure and method of manufacture thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
γ -微管蛋白研究进展;董辉等;《生物化学与生物物理进展》;20021231;第686－690页 *
新型中孔分子筛—— MCM-41的合成及表征;何静等;《化学通报》;19991231(第3期);第28－35页 *

Also Published As

Publication number Publication date
US8932950B2 (en) 2015-01-13
US20150137370A1 (en) 2015-05-21
US20130168861A1 (en) 2013-07-04
US9087845B2 (en) 2015-07-21
CN103187391A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
CN109987576B (zh) 一种用于形成集成电路器件的方法
TWI525671B (zh) 半導體元件與其形成方法
JP2011222938A5 (zh)
CN104022017A (zh) 一种石墨烯图案化的方法及显示基板的制作方法
CN104067343B (zh) 制造器件的方法
CN106158600A (zh) 迭代自对准图案化
CN103117245A (zh) 空气隙互联结构的形成方法
CN104576323A (zh) 一种金属图形化结构及方法
JP6370883B2 (ja) マルチレベルマスク回路製造及び多層回路
CN103187391B (zh) 半导体器件及其制造方法
TWI321819B (en) Metal line damascene structure and fabricating method for the same
CN110176452A (zh) 集成电路结构及其制造方法
CN107452713A (zh) 形成具有改进黏附性的低电阻率贵金属互连的装置及方法
CN102259830B (zh) 与半导体工艺兼容的制造隔离腔体的方法及隔离腔体
JP5967835B2 (ja) 実質的に平坦な上面を備えたビア
CN106409673A (zh) 非晶碳膜的形成方法以及微机电系统器件的制作方法
KR101471190B1 (ko) 멤즈 구조체의 제조 방법
CN101269790B (zh) 微机电元件及其制造方法
CN103420328B (zh) Amr mems制造方法
CN101304024A (zh) 半导体器件及其制造方法
US20140001149A1 (en) Crossed slit structure for nanopores
CN105529298B (zh) 半导体元件及其制作方法
KR101567580B1 (ko) 유연 접속 구조물 및 그 제조 방법
KR101756847B1 (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법
CN105575766A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant