TWI525671B - 半導體元件與其形成方法 - Google Patents

半導體元件與其形成方法 Download PDF

Info

Publication number
TWI525671B
TWI525671B TW102146355A TW102146355A TWI525671B TW I525671 B TWI525671 B TW I525671B TW 102146355 A TW102146355 A TW 102146355A TW 102146355 A TW102146355 A TW 102146355A TW I525671 B TWI525671 B TW I525671B
Authority
TW
Taiwan
Prior art keywords
insulating material
forming
graphene
conductive structure
conductive
Prior art date
Application number
TW102146355A
Other languages
English (en)
Other versions
TW201434080A (zh
Inventor
楊士億
李明翰
李香寰
吳憲昌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201434080A publication Critical patent/TW201434080A/zh
Application granted granted Critical
Publication of TWI525671B publication Critical patent/TWI525671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體元件與其形成方法
本發明係關於半導體元件，更特別關於包含石墨烯為主的導電層與碳為主的黏著層之碳奈米管。
半導體元件已用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體元件的製造方法通常為依序沉積絕緣層或介電層、導電層、與半導體層於半導體基板上，再微影圖案化上述多種層狀物以形成電路構件與單元於半導體基板上。
半導體產業藉由降低結構尺寸，已持續改良多種電子構件(比如電晶體、二極體、電阻、電容、或類似物)的積體密度，即單位面積所能整合的構件數目更多。
導電材料如金屬或半導體可用於半導體元件，以用於積體電路的電性連接。多年來，用於電性連接的導電材料之金屬為鋁，而絕緣物為氧化矽。然而元件尺寸縮小後，需改變導電材料與絕緣材料以改良元件效能。
本發明一實施例提供一種半導體元件的形成方法，包括：提供工件，工件包括導電結構形成於第一絕緣材料 中，第二絕緣材料位於第一絕緣材料上，且第二絕緣材料具有開口於導電結構上；形成石墨烯為主的導電層於第二絕緣材料的開口中之導電結構露出的上表面上；形成碳為主的黏著層於第二絕緣材料中的開口的側壁上；以及形成碳奈米管於該第二絕緣材料之開口中的石墨烯為主的導電層及碳為主的黏著層上。
本發明一實施例提供一種半導體元件的形成方 法，包括：形成第一絕緣材料於工件上；形成導電結構於第一絕緣材料中；形成第二絕緣材料於第一絕緣材料與導電結構上；圖案化第二絕緣材料以露出導電結構的部份上表面；同時形成石墨烯為主的導電層於導電結構露出的上表面上，與碳為主的黏著層於圖案化之第二絕緣材料的側壁上；以及形成多個碳奈米管於圖案化之第二絕緣材料中，且碳奈米管位於石墨烯為主的導電層與碳為主的黏著層上。
本發明一實施例提供一種半導體元件，包括：工 件，包括導電結構位於第一絕緣材料中，以及第二絕緣材料位於第一絕緣材料上，其中第二絕緣材料具有開口於導電結構上；石墨烯為主的導電層，位於第二絕緣材料的開口中的導電結構露出的表面上；碳為主的黏著層，位於第二絕緣材料中的開口之側壁上；以及碳奈米管，位於圖案化之第二絕緣材料中，並位於石墨烯為主的導電層與碳為主的黏著層上。
Mx、Mx+1、Mx+2‧‧‧導線層
Vx、Vx+1‧‧‧通孔層
100‧‧‧半導體元件
102‧‧‧工件
104‧‧‧第一絕緣材料
104’‧‧‧虛線部份
106、136、136’‧‧‧導電結構
110、110”‧‧‧石墨烯為主的導電層
111‧‧‧觸媒
112、112”‧‧‧碳為主的黏著層
114‧‧‧第二絕緣材料
116‧‧‧碳沉積製程
118‧‧‧氣流
120、120’、140、140’‧‧‧CNT
122、123、126‧‧‧時段
124‧‧‧第三絕緣材料
128‧‧‧石墨烯片
134‧‧‧絕緣材料
160‧‧‧流程圖
162、164、166、168‧‧‧步驟
第1圖係本發明某些實施例中，包含多個碳奈米管(CNT) 的半導體元件之透視圖；第2至6圖係某些實施例中，製作半導體元件的製程剖視圖；第7圖係某些實施例中，包含多個石墨烯片的石墨烯為主之導電層的透視圖；第8至10圖係某些實施例中，製作半導體元件的製程剖視圖；第11至13圖係某些實施例中，製作半導體元件的製程剖視圖；第14至15圖係某些實施例中，製作半導體元件的製程剖視圖；第16圖係某些實施例中，半導體元件的剖視圖；以及第17圖係某些實施例中，製作半導體元件的方法流程圖。
如何製作與使用本發明實施例的方法將詳述於下。可以理解的是，本發明提供多種發明概念以實施於多種特定方向，但這些特定實施例僅用以舉例而非侷限本發明範疇。
本發明的某些實施例關於半導體元件與其製作方法。下述內容為新穎的半導體元件，其具有碳奈米管(CNT)作為通孔內連線。
第1圖係本發明某些實施例中，包含多個CNT 120的半導體元件100之透視圖。半導體元件100包含工件102，與位於工件102上的第一絕緣材料104。在某些實施例中，導電結構106係形成於部份第一絕緣材料104上。在其他實施例中，導 電結構106形成於第一絕緣材料104的所有厚度中。石墨烯為主的導電層110係位於至少部份的導電結構106上。多個CNT 120係形成於第二絕緣材料(未圖示於第1圖中，請見第8圖之第二絕緣材料114)中的石墨烯為主的導電層110之上。本發明之實施例包含的新穎方法詳述如下，可形成石墨烯為主的導電層110、形成第二絕緣材料114中開口側壁上之碳為主的黏著層(未圖示於第1圖中，請見第8圖之碳為主的黏著層112)、以及形成CNT 120。
第2至6圖係某些實施例中，製作半導體元件100的 製程剖視圖。為了製作半導體元件100，先提供工件102如第2圖所示。工件102可包含半導體基板，比如矽或覆有絕緣層的其他半導體材料。工件102可包含其他主動構件或電路(未圖示)。舉例來說，工件102可包含氧化矽於單晶矽上。工件102可包含其他導電層或其他半導體單元，比如電晶體、二極體、或類似物。半導體化合物如砷化鎵、磷化銦、矽鍺合金、或碳化矽可用以取代上述矽。舉例來說，工件102可包含絕緣層上矽(SOI)基板或絕緣層上鍺(GOI)基板。
第一絕緣材料104可形成於工件102上，如第2圖所 示。舉例來說，第一絕緣材料104可為氧化矽、氮化矽、其他絕緣材料、上述之組合、或上述之多層結構。在某些實施例中，第一絕緣材料104可為低介電常數之絕緣材料，其介電常數小於氧化矽之介電常數(約3.9)。在其他實施例中，第一絕緣材料104為超低介電常數之絕緣材料，其介電常數小於或等於約2.5。在另一實施例中，第一絕緣材料104可為其他材料，其具 有其他介電常數。第一絕緣材料104之厚度介於約0.1nm至約20nm之間。在另一實施例中，第一絕緣材料104可具有其他尺寸。舉例來說，第一絕緣材料104之形成或沉積方法可為化學氣相沉積(CVD)、電漿增強CVD(PECVD)、或上述之組合。在另一實施例中，可採用其他方法形成第一絕緣材料104。在某些實施例中，第一絕緣材料104包含通孔級金屬間介電(IMD)材料。
形成導電結構106於第一絕緣材料104中的鑲嵌製 程將敘述如下。對第一絕緣材料104進行微影圖案化，以形成用於導電結構的圖案。舉例來說，可形成光阻層(未圖示)於第一絕緣材料104上，再以穿過微影光罩(或由微影光罩反射)之能量曝光光阻層，以圖案化光阻層。上述微影光罩具有所需圖案於其上。接著顯影光阻層，並以蝕刻及/或灰化製程移除曝光部份(或未曝光的部份，端視光阻層為正光阻或負光阻)的光阻層。接著以圖案化之光阻層作為蝕刻遮罩，以移除部份第一絕緣材料104，形成第一絕緣材料104中導電結構106所需的圖案。在某些實施例中，只圖案化或移除第一絕緣材料104的頂部，如第2圖中的虛線部份104’。
導電結構106係形成於圖案化之第一絕緣材料104上，如第2圖所示。在某些實施例中，導電結構106可為銅、鐵、鈷、鎳、上述之合金、上述之混合、或上述之多層結構。在另一實施例中，導電結構106可為其他材料。導電結構106填入第一絕緣材料104中的圖案，亦覆蓋第一絕緣材料104的上表面。導電結構106之形成方法可為CVD、物理氣相沉積(PVD)、電化 學鍍(ECP)、無電電鍍、上述之組合、或其他方法。
如第3圖所示，接著以化學機械研磨(CMP)製程及/ 或蝕刻製程，移除超過第一絕緣材料104之上表面的導電結構106，並保留導電結構106於絕緣材料104中。在某些實施例中，導電結構106所包含的導電線路朝垂直紙面的方向延伸一段預定距離。導電結構106亦可包含具有曲折圖案的導電線路。上述移除超出絕緣材料104之上表面的導電結構106之CMP製程及/或蝕刻製程，亦可移除或凹陷化絕緣緣材料104的上側部份，如第3圖所示。在另一實施例中，絕緣材料104並未凹陷化，而導電結構106之上表面可與絕緣材料104之上表面等高(未圖示)。
在另一實施例中，導電結構106的形成方法可為減除式蝕刻製程(未圖示)。舉例來說，可形成導電結構106於工件102上，接著以微影製程圖案化導電結構106。第一絕緣材料104係形成於導電結構106上，比如位於相鄰的導電結構106之間。圖式中只有單一導電結構106，但某些實施例中的多個導電結構106係形成於半導體元件100之工件102的表面上(見第16圖)。
如第3圖所示，第二絕緣材料114係形成於導電結構106與第一絕緣材料104上。第二絕緣材料114與前述之第一絕緣材料104可為相同材料，且兩者可由相同方法形成。第二絕緣材料114之厚度介於約1nm至約100nm之間。在其他實施例中，第二絕緣材料114可具有其他尺寸。
第二絕緣材料114可由微影製程圖案化，以具有開口於至少部份導電結構106上並露出導電結構106的上表面，如 第4圖所示。
接著形成石墨烯為主的導電層110於第二絕緣材料 114的開口中導電結構106其露出的上表面上，並形成碳為主之黏著層112於第二絕緣材料114中的開口之側壁上，如第5圖所示。在某些實施例中，可同時形成石墨烯為主的導電層110於導電結構106的表面上以及碳為主的黏著層112於圖案化之第二絕緣材料114的側壁上。在某些實施例中，碳為主的黏著層112亦形成於第二絕緣材料114的上表面上。在某些實施例中，石墨烯為主的導電層110與碳為主的黏著層112之形成方法為碳沉積製程116。在某些實施例中，石墨烯為主的導電層110與碳為主的黏著層112之形成方法為氣相成長製程。在某些實施例中，石墨烯為主的導電層110與碳為主的黏著層112之形成方法可為CVD、常壓CVD(APCVD)、次大氣壓力的低壓CVD(LPCVD)、PECVD、原子層CVD(ALCVD)、或上述之組合。在某些實施例中，石墨烯為主的導電層110與碳為主的黏著層112之形成方法採用甲烷、氫氣、與氬氣。在另一實施例中，石墨烯為主的導電層110與碳為主的黏著層112之形成方法可為其他方法。
第6圖係第5圖中靠近導電結構106之上表面的部份 半導體元件100其詳細剖視圖。為形成石墨烯為主的導電層110，將含有甲烷、氫氣、與氬氣的氣流118導入置有半導體元件100的腔室中。在時段122中甲烷在反應控制區中擴散為靠近表面的氣層，即擴散至導電結構106的上表面並到達導電結構106的上表面。在時段123中，甲烷中的碳原子被導電結構的上 表面吸附，並分解形成活性碳物種。活性碳物種將擴散至觸媒(比如導電結構106所包含的銅、鐵、鈷、鎳、上述之合金、或上述之組合)的表面，或擴散至靠近導電結構上表面的觸媒中，以形成石墨烯片材料的石墨烯晶格。惰性物種如氫原子將自表面脫附以形成氫分子。在時段126中，氫分子經由邊界層擴散出導電結構106的上表面後由氣流118帶離。
第7圖係某些實施例中，具有多個石墨烯片128之石 墨烯為主的導電層110其透視圖。在某些實施例中，石墨烯為主的導電層110具有多個石墨烯片128形成於導電結構106的上表面上。在某些實施例中，石墨烯為主的導電層110包含的少數層的石墨烯片128，其形成方法可為選擇性成長。在某些實施中，石墨烯片128係一致的連續結構，其形成方法可為由下而上的逐層成長。在某些實施例中，石墨烯為主的導電層110的厚度介於約0.1nm至約20nm之間。在另一實施例中，石墨烯為主的導電層110可包含其他材料與尺寸，且可由其他方法形成。
在形成石墨烯為主的導電層110之石墨烯片128 時，將甲烷、氫、與氬氣導至半導體元件100之步驟亦同時形成碳為主的黏著層112(請見第5圖)於第二絕緣材料114中的開口或圖案之側壁上。在某些實施例中，碳為主的黏著層112包含非晶碳，其厚度介於約0.1nm至約20nm之間。在另一實施例中，碳為主的黏著層112可為其他材料或尺寸。
第8至10圖係某些實施例中，在第5至7圖的製作步驟後的半導體元件100其製程剖視圖。觸媒111係沉積於石墨烯 為主的導電層110上，如第8圖所示。觸媒111可為約1nm厚的材料如鐵，亦可為其他材料與其他尺寸。觸媒111係形成於第二絕緣材料114的圖案或開口之下表面中，並形成於第二絕緣材料114的上表面上，但不形成於第二絕緣材料114之圖案或開口的側壁上。接著成長CNT 120於觸媒111與石墨烯為主的導電層110上，如第8圖所示。接著對半導體元件100進行化學機械研磨，以移除超過第二絕緣材料114之上表面上的CNT 120與觸媒111。CNT 120可包含數以十計或數以百計的CNT延伸穿過第二絕緣材料114的厚度。在某些實施例中，CNT 120為導電的中空管。在某些實施例中，CNT 120可為較下層的導電結構106與較上層的導電結構136(見第10圖)之間的通孔內連線。在某些實施例中，石墨烯為主的導電層110有利於降低通孔內連線之CNT 120的接觸電阻。
在某些實施例中，較上方的導電結構136其形成方 法可為鑲嵌製程。第三絕緣材料124係形成於CNT 120與第二絕緣材料114上，如第9圖所示。在某些實施例中，圖案化第三絕緣材料124使其具有圖案，而圖案可用於形成導電結構136於CNT 120的上表面上。在某些實施例中，可在圖案化第三絕緣材料124後進行濕式清潔製程，以清潔半導體元件100。如第9圖所示之虛線部份所示，導電結構136係沉積或形成於第三絕緣材料124上。接著以CMP製程及/或蝕刻製程，移除超過第三絕緣材料124之上表面的多餘導電結構136，並保留導電結構136於第三絕緣材料124中及CNT 120上，如第10圖所示。在某些實施例中，導電結構的形成方法為電化學電鍍(ECP)。在這 些實施例中，可省略CMP製程及/或蝕刻製程。導電結構136之形成方法亦可為減除式蝕刻製程。在某些實施例中，導電結構136可為導電線路如前述之導電結構106。在某些實施例中，多個導電結構136係形成於半導體元件100的表面上。在某些實施例中，導電結構136可為金、銀、鋁、銅、鐵、鈷、鎳、上述之合金、上述之組合、或上述之多層結構，其形成方法與前述之導電結構106類似。在另一實施例中，導電結構136可為其他材料，且其形成方法可為其他方法。
如第1圖所示的剖視圖，多組CNT 120係形成於導 電結構106上。多個圖案可形成於單一導電結構106之上表面上的第二絕緣材料114中，而多個CNT 120係形成於每一圖案中。 用於CNT 120的圖案陣列可形成於單一導電結構106上，如第1圖所示。舉例來說，在半導體元件100的上視圖中，CNT 120的陣列形狀可為方形或矩形。陣列其上視形狀亦可為其他形狀如圓形、卵形、梯形、或其他形狀。
在第10圖的實施例中，包含中空管的CNT 120其空 隙並未填入任何材料。在其他實施例中，可將金屬填入CNT 120的空隙。舉例來說，可將金屬填入CNT 120。第11至13圖係本發明某些實施例中，製作半導體元件的製程剖視圖，其中CNT 120填有金屬如銅、銅合金、或其他金屬。在第8圖的製程後，包含金屬的導電結構136’係形成於CNT 120的空隙中，其形成方法可為ALD製程或其他順應性沉積製程，如第11圖所示。導電結構136’填入第8圖中CNT 120的空隙，以形成填充的CNT 140如第11圖所示。藉由CMP製程可移除超出第二絕緣材料114 之上表面的多餘導電材料136’與觸媒111，再沉積或形成第三絕緣材料124於第二絕緣材料114及填充的CNT 140。第三絕緣材料124可圖案化以形成圖案，且圖案係用以形成導電結構136於其中，如前述第9圖與第10圖中的實施例。舉例來說，導電結構136的形成方法可為ECP製程或其他製程。
在其他實施例中，半導體元件100可包含額外的石 墨烯為主的導電層110”，如第14與15圖所示。第14至15圖係某些實施例中，製作半導體元件100的製程剖視圖。在沉積第三絕緣材料124後，圖案化第三絕緣材料124使其形成用於導電結構136的圖案如第9圖所示。接著形成石墨烯為主的導電層110”在用於導電結構136之圖案的底部中，如第14圖所示。在某些實施例中，石墨烯為主的導電層110”的形成方法為PECVD。石墨烯為主的導電層110”係形成於多個CNT 120的上表面上，以及第三絕緣材料124的部份上表面上。
在其他實施例中，石墨烯為主的導電層110”之形成 方法為氣相成長製程，其與前述實施例中用以形成石墨烯為主的導電層110與碳為主的黏著層112之氣相成長製程類似。形成石墨烯為主的導電層110”的步驟，將形成碳為主的黏著層112”於第三絕緣材料124之側壁上，如第14圖所示。
接著形成導電結構136於石墨烯為主的導電層110” 上，或石墨烯為主的導電層110”與碳為主的黏著層112”(若包含碳為主的黏著層112”時)上，如第15圖所示。在某些實施例中，導電結構136之形成方法為ECP製程。前述實施例的其他方法亦可用於形成導電結構136。石墨烯為主的導電層110”係位 於CNT 120與導電結構136之間。
第16圖係某些實施例中，半導體元件100的剖視 圖。多個CNT 120與120’的層狀物或填充的CNT 140與140’係分別形成於半導體元件100的通孔層Vx與Vx+1中。CNT 120與120’或填充的CNT 140與140’之每一通孔層Vx與Vx+1，係分別位於兩個導線層Mx與Mx+1(或Mx+1與Mx+2)之間。第16圖僅圖示兩個通孔層(Vx與Vx+1)以及三個導線層(Mx、Mx+1、Mx+2)，但半導體元件100之內連線結構可包含更多的通孔層與導線層。在某些實施例中，包含通孔層(Vx與Vx+1)與導線層(Mx、Mx+1、Mx+2)的內連線層之形成方法，為用於半導體元件100的後段(BEOL)製程。觸媒層111(未圖示於第16圖，請見第10圖)可位於石墨烯為主的導電層110與CNT 120或140之間。同樣地，觸媒(未圖示)亦可位於石墨烯為主的導電層110’與CNT 120’或140’之間。
第16圖中的實施例其導電結構106與136、CNT 120 或120’、或填充的CNT 140或140’之形成方法可為雙鑲嵌製程。舉例來說，用於導電結構106與CNT 120或填充的CNT 140之圖案，可採用兩道圖案化步驟形成於單一的第二絕緣材料114中，接著以前述方法將上述材料填入圖案化之第二絕緣材料114。同樣地，用於導電結構136與CNT 120’或填充的CNT 140’之圖案，可採用兩道圖案化步驟形成於單一的第三絕緣材料124中，接著以前述方法將上述材料填入圖案化之第三絕緣材料124。至於導電結構136’的頂層可形成於單一的絕緣材料134中。在另一實施例中，，每一通孔層Vx與Vx+1以及每一導線層Mx、Mx+1、與Mx+2可形成於個別的絕緣材料中(未圖示)。
在某些實施例中，半導體元件100包含多個導電結 構136與136’於多個第三絕緣材料124與絕緣材料134中。另一CNT 120’係位於每一相鄰的導電結構136與136’之間，如第16圖所示。
第17圖係某些實施例中製作半導體元件100的方法 之流程圖160，請參考第4、5、及8圖。在步驟162中，提供工件102，其包含導電結構106形成於第一絕緣材料104中，與第二絕緣材料114位於第二絕緣材料104上，其中第二絕緣材料114具有開口於導電結構106上(見第4圖)。在步驟164中，石墨烯為主的導電層110係形成於第二絕緣材料114之開口中的導電結構106所露出的上表面上(見第5圖)。在步驟166中，形成碳為主的黏著層112於第二絕緣材料114之開口中的側壁上(亦見第5圖)。在步驟168中，形成CNT 120於圖案化之第二絕緣材料114中的石墨烯為主的導電層110與碳為主之黏著層112上(見第8圖)。
本發明的某些實施例包含半導體元件100的形成方法，亦包含以上述方法形成的半導體元件100。
本發明之某些實施例的優點包含提供新穎的半導體元件100，其具有的CNT 120或140包含石墨烯為主的導電層110與碳為主的黏著層112。在新穎的CNT整合方案中，石墨烯為主的導電層110可降低新穎的CNT 120或140所形成的通孔內連線之接觸電阻，比如使其具有超低接觸電阻。包含CNT 120或140的通孔內連線具有高電流密度、優異的電遷移豁免力、與優異的電性質、熱性質、及機械性質。石墨烯為主的導電層 110之形成方法可沉積順應性且一致的結構，可實質上改良CNT 120或140的成長製程。同時形成石墨烯為主的導電層110與碳為主的黏著層112的方法直接、有效、而且易於控制。在某些實施例中，石墨烯為主的導電層110可作為導電膠層以改良膜層黏著性，進而降低導電結構106、石墨烯為主的導電層110、與CNT 120或140的界面電阻。在某些實施例中，石墨烯為主的導電層110之合成方法包含CVD、APCVD、LPCVD、PECVD、或ALCVD，不但易於控制且成本低廉。此外，新穎的半導體元件100之結構與設計的製作流程易於實施。
本發明某些實施例中，半導體元件的形成方法包 括：提供工件，工件包括導電結構形成於第一絕緣材料中，第二絕緣材料位於第一絕緣材料上，且第二絕緣材料具有開口於導電結構上。上述方法包括形成石墨烯為主的導電層於第二絕緣材料的開口中的導電結構露出的上表面上，形成碳為主的黏著層於第二絕緣材料中的開口的側壁上，以及形成碳奈米管於圖案化之第二絕緣材料中的石墨烯為主的導電層及碳為主的黏著層上。
在其他實施例中，半導體元件的形成方法包括：形 成第一絕緣材料於工件上；形成導電結構於第一絕緣材料中；以及形成第二絕緣材料於第一絕緣材料與導電結構上。上述方法包括圖案化第二絕緣材料以露出導電結構的部份上表面，以及同時形成石墨烯為主的導電層於導電結構露出的上表面上，與碳為主的黏著層於圖案化之第二絕緣材料的側壁上。多個碳奈米管係形成於圖案化之第二絕緣材料中，且碳奈米管位 於石墨烯為主的導電層與碳為主的黏著層上。
其他實施例中的半導體元件包括：工件，包括導電 結構位於第一絕緣材料中，以及第二絕緣材料位於第一絕緣材料上，其中第二絕緣材料具有開口於導電結構上。石墨烯為主的導電層位於第二絕緣材料的開口中的導電結構露出的表面上。碳為主的黏著層位於第二絕緣材料中的開口之側壁上。碳奈米管位於圖案化之第二絕緣材料中，並位於石墨烯為主的導電層與碳為主的黏著層上。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。舉例來說，本技術領域中具有通常知識者自可在本發明範疇中採用多種結構、功能、製程、與材料。此外，本申請案的範疇並不限於特定實施例中的製程、機器、製造、材料組成、裝置、方法、與步驟。本技術領域中具有通常知識者自可依據本發明，採用現有或未來發展中與上述實施例具有實質上相同功能或達到實質上相同結果的製程、機器、製造、材料組成、裝置、方法、與步驟。綜上所述，所附申請專利範圍意在將這樣的製程、機器、製造、材料組成、裝置、方法、與步驟包括在內。
100‧‧‧半導體元件
102‧‧‧工件
104‧‧‧第一絕緣材料
106、136‧‧‧導電結構
110、110”‧‧‧石墨烯為主的導電層
111‧‧‧觸媒
112、112”‧‧‧碳為主的黏著層
114‧‧‧第二絕緣材料
120‧‧‧CNT
124‧‧‧第三絕緣材料

Claims (10)

  1. 一種半導體元件的形成方法，包括：提供一工件，該工件包括一導電結構形成於一第一絕緣材料中，一第二絕緣材料位於該第一絕緣材料上，且該第二絕緣材料具有一開口於該導電結構上；形成一石墨烯為主的導電層於該第二絕緣材料的該開口中之該導電結構露出的上表面上；形成碳為主的黏著層於該第二絕緣材料中的該開口的側壁上；以及形成一碳奈米管於該第二絕緣材料之該開口中的該石墨烯為主的導電層及該碳為主的黏著層上。
  2. 如申請專利範圍第1項所述之半導體元件的形成方法，其中形成該石墨烯為主的導電層之步驟包括形成多個石墨烯片，且其中形成該碳為主的黏著層之步驟包括形成非晶碳。
  3. 如申請專利範圍第1項所述之半導體元件的形成方法，其中形成該石墨烯為主的導電層之步驟包括形成第一石墨烯為主的導電層，且更包括形成一第二石墨烯為主的導電層於該碳奈米管的上表面上。
  4. 一種半導體元件的形成方法，包括：形成一第一絕緣材料於一工件上；形成一導電結構於該第一絕緣材料中；形成一第二絕緣材料於該第一絕緣材料與該導電結構上；圖案化該第二絕緣材料以露出該導電結構的部份上表面；同時形成一石墨烯為主的導電層於該導電結構露出的上表 面上，與一碳為主的黏著層於圖案化之該第二絕緣材料的側壁上；以及形成多個碳奈米管於圖案化之該第二絕緣材料中，且該碳奈米管位於該石墨烯為主的導電層與該碳為主的黏著層上。
  5. 如申請專利範圍第4項所述之半導體元件的形成方法，其中該導電結構包括一第一導電結構，其中該方法更包括形成一第三絕緣材料於該些碳奈米管與該第二絕緣材料上；圖案化該第三絕緣材料以形成開口露出每一該些碳奈米管的上表面；以及形成一導電材料於圖案化之該第三絕緣材料中，其中位於圖案化之該第三絕緣材料中的該導電材料包括一第二導電結構。
  6. 如申請專利範圍第4項所述之半導體元件的形成方法，更包括形成一導電材料於該第二絕緣材料與該些碳奈米管上，其中導電材料填充該些碳奈米管。
  7. 一種半導體元件，包括：一工件，包括一導電結構位於一第一絕緣材料中，以及一第二絕緣材料位於該第一絕緣材料上，其中該第二絕緣材料具有一開口於該導電結構上；一石墨烯為主的導電層，位於該第二絕緣材料的該開口中的該導電結構露出的表面上；一碳為主的黏著層，位於該第二絕緣材料中的該開口之側壁上；以及一碳奈米管，位於圖案化之該第二絕緣材料中，並位於該 石墨烯為主的導電層與該碳為主的黏著層上。
  8. 如申請專利範圍第7項所述之半導體元件，其中該導電結構包括一第一導電結構，且該半導體元件更包括一第二導電結構於一第三絕緣材料中，且該第二導電結構位於該碳奈米管上。
  9. 如申請專利範圍第8項所述之半導體元件，其中該第二導電結構基本上擇自金、銀、鋁、銅、鐵、鈷、鎳、上述之合金、或上述之組合。
  10. 如申請專利範圍第8項所述之半導體元件，其中該石墨烯為主的導電層包括一第一石墨烯為主的導電層，且其中該半導體元件更包括一第二石墨烯為主的導電層位於該第二導電結構與該碳奈米管之間。
TW102146355A 2013-02-19 2013-12-16 半導體元件與其形成方法 TWI525671B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/770,932 US9006095B2 (en) 2013-02-19 2013-02-19 Semiconductor devices and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201434080A TW201434080A (zh) 2014-09-01
TWI525671B true TWI525671B (zh) 2016-03-11

Family

ID=51310766

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146355A TWI525671B (zh) 2013-02-19 2013-12-16 半導體元件與其形成方法

Country Status (3)

Country Link
US (2) US9006095B2 (zh)
CN (1) CN103996651B (zh)
TW (1) TWI525671B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640430B2 (en) * 2015-09-17 2017-05-02 Nxp Usa, Inc. Semiconductor device with graphene encapsulated metal and method therefor
CN107275279B (zh) * 2016-04-08 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其的形成方法
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10269706B2 (en) * 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10157841B2 (en) * 2017-04-17 2018-12-18 Micron Technology, Inc. Construction of integrated circuitry and a method of forming an elevationally-extending conductor laterally between a pair of structures
KR102326519B1 (ko) * 2017-06-20 2021-11-15 삼성전자주식회사 반도체 장치
JP2019057572A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 金属配線の形成方法
CA2985254A1 (en) * 2017-11-14 2019-05-14 Vuereal Inc Integration and bonding of micro-devices into system substrate
KR20220034498A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US20220352018A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon-based liner to reduce contact resistance

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
JP4823213B2 (ja) 2005-03-17 2011-11-24 富士通株式会社 半導体パッケージ、およびその製造方法
US8907384B2 (en) * 2006-01-26 2014-12-09 Nanoselect, Inc. CNT-based sensors: devices, processes and uses thereof
CN105441903B (zh) 2008-02-25 2018-04-24 斯莫特克有限公司 纳米结构制造过程中的导电助层的沉积和选择性移除
US8946903B2 (en) * 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
CN102130040A (zh) * 2010-12-17 2011-07-20 天津理工大学 一种形成碳纳米管通孔互连金属化接触的方法
CN102795613B (zh) * 2011-05-27 2014-09-10 清华大学 石墨烯-碳纳米管复合结构的制备方法
US8716863B2 (en) 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
CN102403304B (zh) 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法

Also Published As

Publication number Publication date
US9006095B2 (en) 2015-04-14
TW201434080A (zh) 2014-09-01
US9484302B2 (en) 2016-11-01
US20140235049A1 (en) 2014-08-21
CN103996651B (zh) 2017-04-12
CN103996651A (zh) 2014-08-20
US20150200164A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
TWI525671B (zh) 半導體元件與其形成方法
US11348832B2 (en) Self-aligned via interconnect structures
US11264321B2 (en) Semiconductor devices employing a barrier layer
CN105023908B (zh) 复合接触插塞结构及其制造方法
TWI449128B (zh) 積體電路結構及其製造方法
US9349595B2 (en) Methods of manufacturing semiconductor devices
JP6056868B2 (ja) 配線形成方法
TWI269404B (en) Interconnect structure for semiconductor devices
CN105355620B (zh) 一种铜互连结构及其制造方法
JP2023062148A (ja) 二重金属電力レールを有する集積回路の製造方法
TW202029359A (zh) 半導體裝置的形成方法
JP2007534178A (ja) 低減された層内静電容量を有する集積回路の配線構造
CN103000575A (zh) 一种铜互连结构及其形成方法
CN102054755B (zh) 互连结构及其形成方法
US8772164B2 (en) Method for forming interconnection pattern and semiconductor device
JP2010040771A (ja) 半導体装置の製造方法
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
CN102646626B (zh) 一种导电插塞的形成方法
US9087845B2 (en) Electrically conductive device and manufacturing method thereof
KR102368955B1 (ko) 물질막의 선택적 제조 방법 및 금속 패턴의 제조 방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR101231234B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 및 그 제조방법
JP2010080606A (ja) 半導体装置の製造方法
JP4352080B2 (ja) 配線、電子装置及び電子装置の製造方法