CN103000575A - 一种铜互连结构及其形成方法 - Google Patents
一种铜互连结构及其形成方法 Download PDFInfo
- Publication number
- CN103000575A CN103000575A CN 201210353210 CN201210353210A CN103000575A CN 103000575 A CN103000575 A CN 103000575A CN 201210353210 CN201210353210 CN 201210353210 CN 201210353210 A CN201210353210 A CN 201210353210A CN 103000575 A CN103000575 A CN 103000575A
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnection structure
- copper
- diffusion impervious
- copper interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种铜互连结构及其形成方法，包括如下步骤：提供半导体衬底，所述半导体衬底上形成有介质层；刻蚀所述介质层，形成暴露衬底的沟槽；在所述沟槽底部，侧壁及所述介质层表面形成一层钌扩散阻挡层；在表面形成有钌扩散阻挡层的所述沟槽内填充金属铜；去除所述沟槽外的钌扩散阻挡层及金属铜。本发明通过采用新型材料制备扩散阻挡层，减薄了扩散阻挡层厚度，降低了薄膜电阻率，同时实现了铜的无籽晶层电镀，简化了工艺步骤。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种铜互连结构及其形成方法。
背景技术
随着CMOS晶体管尺寸不断地缩小，在高效率，高密度集成电路中的晶体管数量上升到几千万个，这些数量庞大的有源元件的信号集成需要多大十层以上的高密度金属连线，然而这些金属互连线带来的电阻和寄生电容已经成为限制这种高效集成电路的主要因素，因此，半导体工业已经从原来的铝互连工艺逐渐发展为金属铜互联。在目前的铜互连工艺中，在大面积电镀铜之前均需要事先利用PVD工艺沉积扩散阻挡层Ta/TaN和铜籽晶层，一方面起到防止铜扩散的作用，另一方面，增强铜与介质的粘附性。但是当芯片的特征尺寸变为45nm或者更小时，扩散阻挡层和铜籽晶层的等比例缩小将面临严重困难。首先，籽晶层必须足够薄，这样才可以避免在高深宽比结构上电镀铜时出现顶部外悬结构，防止产生空洞；但是同时它又不能太薄。其次，扩散阻挡层如果减薄到一定厚度，将失去对铜扩散的有效阻挡能力。
发明内容
本发明的目的在于提供一种用于铜互连结构及其形成方法，通过替换扩散阻挡层材料，减薄扩散阻挡层厚度，降低薄膜电阻率，简化工艺步骤。
为解决上述问题，本发明提供了一种用于铜互连的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有介质层；
刻蚀所述介质层，形成暴露衬底的沟槽；
在所述沟槽底部，侧壁及所述介质层表面形成一层钌扩散阻挡层；
在表面形成有钌扩散阻挡层的所述沟槽内填充金属铜；
去除所述沟槽外的钌扩散阻挡层及金属铜。
可选的，所述钌扩散阻挡层采用原子层沉积工艺形成。
可选的，沉积所述钌扩散阻挡层的工艺温度是150℃~200℃。
可选的，沉积所述钌扩散阻挡层的反应气体为Ru3（CO）12和载气CO。
可选的，所述钌扩散阻挡层的厚度为5nm~10nm。
可选的，在所述沟槽内填充金属铜所使用的工艺是电镀。
可选的，所述介质层自下而上依次包括刻蚀阻挡层与超低K电介质材料层。
为了达到上述目的，本发明还提出一种铜互连结构，包括：
半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有沟槽，暴露出所述半导体衬底；
钌扩散阻挡层，形成在所述沟槽底部及侧壁；
铜金属层，填充于所述沟槽内。
可选的，所述钌扩散阻挡层的厚度为5nm~10nm。
可选的，所述介质层自下而上依次包括蚀阻挡层与超低K电介质材料层。
可选的，所述刻蚀阻挡层的材料为SiCN。
可选的，所述的超低k电介质材料层的材料为SiCOH。
在本发明所提供得一种铜互连结构及其形成方法中，采用钌薄膜代替现有的Ta/TaN薄膜作为扩散阻挡层，在减薄扩散阻挡层厚度的同时，可以实现铜的无籽晶层电镀，简化了工艺步骤。此外，利用原子层沉积（ALD）工艺形成的钌薄膜在高深宽比的结构中具有100%台阶覆盖率，所形成的薄膜具有更高的质量和更低的电阻率。
附图说明
图1为本发明铜互连结构形成方法的一个较佳实施例的流程示意图；
图2至图5为采用图1所示步骤形成铜互连结构的剖面结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明利用示意图对具体结构及方法进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明铜互连结构形成方法的一个较佳实施例的流程示意图；
如图1 所示，执行步骤S01，在半导体衬底上依次形成刻蚀阻挡层与超低K电介质材料层；
执行步骤S02，刻蚀所述刻蚀阻挡层与超低K电介质材料层，形成暴露衬底的沟槽；
执行步骤S03，在所述沟槽内形成一层钌扩散阻挡层；
执行步骤S04，在表面形成有钌扩散阻挡层的所述沟槽内填充金属铜；
执行步骤S05，去除沟槽外多余的钌扩散阻挡层及金属铜；
图2至图5为采用图1所示步骤形成铜互连结构的剖面结构示意图。以下将结合图2至图5，详细说明本发明铜互连结构的形成方法。
如图2所示，提供一半导体衬底100，在所述半导体衬底100上自下而上依次形成刻蚀阻挡层101和超低k电介质材料层（ULK）102；所述半导体衬底100的材料可以为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底100的材料还可以是绝缘体上硅硅（SOI，Silicon On Insulator）,或者其他半导体材料或硅上外延结构。
所述刻蚀阻挡层101的材料可以是SiCN，所述刻蚀阻挡层 101用于作为后续刻蚀超低k电介质材料层（ULK）102步骤中的刻蚀停止层；
所述超低电介质材料102可以是SiCOH材料，其形成工艺可以采用现有的化学气相沉积工艺。
如图3所示，在超低k电介质材料层102上旋涂光刻胶103，并图案化，并以该图案化的光刻胶为掩膜，对超低k电介质材料层102和刻蚀阻挡层101进行刻蚀，形成暴露衬底100的沟槽104，所述刻蚀可以采用现有的等离子刻蚀工艺。形成沟槽后利用干法和/或湿法刻蚀工艺去除剩余的光刻胶。
如图4所示，利用原子层沉积（ALD）工艺在所述沟槽104侧壁，底部以及所述超低k电介质材料层102上形成一层扩散阻挡层105，所述扩散阻挡层材料为钌，厚度为5nm~10nm。沉积所述钌薄膜所采用的工艺温度为150℃~200℃，其中，较佳的工艺温度为180 ℃，反应气体为反应气体为Ru3（CO）12和载气CO。在这里，采用原子层沉积（ALD）工艺形成的钌薄膜在高深宽比的结构中具有100%台阶覆盖率，薄膜成分及厚度很容易得到控制，所形成的薄膜具有更高的质量和更低的电阻率。另外，相对于现有技术采用两步沉积工艺形成的TA/TAN扩散阻挡层，钌薄膜的形成，仅需一步工艺，且由于钌的电阻率较低（为7 μΩ-cm），可以使扩散阻挡层的厚度得到有效减薄。
同样如图4所示，在表面形成有扩散阻挡层的所述沟槽104内电镀金属铜106 。
由于在之前的步骤中用钌作为扩散阻挡层，在该薄膜上电镀铜和普通的铜电镀工艺相兼容。 钌的熔点为2250℃，即使900℃下也不与金属铜发生互熔，同时由于钌是贵金属，不容易被氧化，而且即便被氧化，生成的氧化钌也是导体，因此，钌金属薄膜也可以取代现有技术中的铜籽晶层，从而实现铜的无籽晶层电镀，简化了工艺步骤。
如图5所示，采用化学机械研磨（CMP）工艺去除所述沟槽外的扩散阻挡层及金属铜；
此外，在完成上述步骤后，继续执行形成CMOS器件铜后道的其他工艺，这些工艺步骤可以采用本领域技术人员所熟悉的方法形成，在此不赘述。
通过上述实施例中的步骤，得到了本发明的一种铜互连结构，如图5所示，具体包括：半导体衬底100，所述半导体衬底上自下而上依次形成有刻蚀阻挡层101和超低k电介质材料层（ULK）102，所述刻蚀阻挡层101和超低k电介质材料层中形成有沟槽104，暴露出所述半导体衬底；扩散阻挡层105，形成在所述沟槽底部及侧壁，所述扩散阻挡层材料为钌；铜金属层106，填充于所述沟槽内。
综上所述，本发明提供了一种铜互连结构及其形成方法，采用钌薄膜代替现有的Ta/TaN薄膜作为扩散阻挡层，在减薄扩散阻挡层厚度的同时，可以实现铜的无籽晶层电镀，简化了工艺步骤。此外，利用原子层沉积（ALD）工艺形成的钌薄膜在高深宽比的结构中具有100%台阶覆盖率，所形成的薄膜具有更高的质量和更低的电阻率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (13)
1.一种铜互连结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有介质层；
刻蚀所述介质层，形成暴露衬底的沟槽；
在所述沟槽底部，侧壁及所述介质层表面形成一层钌扩散阻挡层；
在表面形成有钌扩散阻挡层的所述沟槽内填充金属铜；
去除所述沟槽外的钌扩散阻挡层及金属铜。
2.如权利要求1所述的一种铜互连结构的形成方法，其特征在于，所述钌扩散阻挡层采用原子层沉积工艺形成。
3.如权利要求2所述的一种铜互连结构的形成方法，其特征在于，沉积所述钌扩散阻挡层的工艺温度是150℃~200℃。
4.如权利要求2所述的一种铜互连结构的形成方法，其特征在于，沉积所述钌扩散阻挡层的反应气体为Ru3（CO）12和载气CO。
5.如权利要求1所述的一种铜互连结构的形成方法，其特征在于，所述钌扩散阻挡层的厚度为5nm~10nm。
6.如权利要求1所述的一种铜互连结构的形成方法，其特征在于，在所述沟槽内填充金属铜所使用的工艺为电镀。
7.如权利要求1所述的一种铜互连结构的形成方法，其特征在于，所述沟槽外的钌扩散阻挡层及金属铜采用化学机械研磨工艺去除。
8.如权利要求1所述的一种铜互连结构的形成方法，其特征在于，所述介质层自下而上依次包括刻蚀阻挡层与超低K电介质材料层。
9.一种铜互连结构，其特征在于，包括:
半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有沟槽，暴露出所述半导体衬底；
钌扩散阻挡层，形成在所述沟槽底部及侧壁；
铜金属层，填充于所述沟槽内。
10.如权利要求10所述的一种铜互连结构，其特征在于，所述钌扩散阻挡层的厚度为5nm~10nm。
11.如权利要求10所述的一种铜互连结构，其特征在于，所述介质层自下而上依次包括蚀阻挡层与超低K电介质材料层。
12.如权利要求12所述的一种铜互连结构，其特征在于，所述刻蚀阻挡层的材料为SiCN。
13.如权利要求12所述的一种铜互连结构，其特征在于，所述的超低k电介质材料层的材料为SiCOH。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201210353210 CN103000575A (zh) | 2012-09-20 | 2012-09-20 | 一种铜互连结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201210353210 CN103000575A (zh) | 2012-09-20 | 2012-09-20 | 一种铜互连结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103000575A true CN103000575A (zh) | 2013-03-27 |
Family
ID=47928982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201210353210 Pending CN103000575A (zh) | 2012-09-20 | 2012-09-20 | 一种铜互连结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103000575A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016058175A1 (en) * | 2014-10-17 | 2016-04-21 | Acm Research (Shanghai) Inc. | Barrier layer removal method and semiconductor structure forming method |
| CN109904133A (zh) * | 2017-12-11 | 2019-06-18 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| CN112018078A (zh) * | 2020-07-29 | 2020-12-01 | 复旦大学 | 一种铜互连结构及其制作方法 |
| CN112864089A (zh) * | 2019-11-27 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构和互连结构的制备方法 |
| CN113013091A (zh) * | 2021-02-22 | 2021-06-22 | 上海华力集成电路制造有限公司 | 金属互连结构的制造方法 |
| WO2021249224A1 (zh) * | 2020-06-09 | 2021-12-16 | 盛美半导体设备(上海)股份有限公司 | 去除阻挡层的方法 |
-
2012
- 2012-09-20 CN CN 201210353210 patent/CN103000575A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016058175A1 (en) * | 2014-10-17 | 2016-04-21 | Acm Research (Shanghai) Inc. | Barrier layer removal method and semiconductor structure forming method |
| US10453743B2 (en) | 2014-10-17 | 2019-10-22 | Acm Research (Shanghai) Inc. | Barrier layer removal method and semiconductor structure forming method |
| CN109904133A (zh) * | 2017-12-11 | 2019-06-18 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| CN112864089A (zh) * | 2019-11-27 | 2021-05-28 | 长鑫存储技术有限公司 | 半导体结构和互连结构的制备方法 |
| WO2021249224A1 (zh) * | 2020-06-09 | 2021-12-16 | 盛美半导体设备(上海)股份有限公司 | 去除阻挡层的方法 |
| CN112018078A (zh) * | 2020-07-29 | 2020-12-01 | 复旦大学 | 一种铜互连结构及其制作方法 |
| CN112018078B (zh) * | 2020-07-29 | 2022-10-25 | 复旦大学 | 一种铜互连结构及其制作方法 |
| CN113013091A (zh) * | 2021-02-22 | 2021-06-22 | 上海华力集成电路制造有限公司 | 金属互连结构的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11348832B2 (en) | Self-aligned via interconnect structures | |
| US20200091314A1 (en) | Replacement metal gate structures | |
| US9484257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| JP7393437B2 (ja) | 完全にアライメント調整されたサブトラクティブプロセス及びその電子デバイス | |
| CN104600023A (zh) | 半导体集成电路制造的方法 | |
| TWI685938B (zh) | 跳孔結構 | |
| CN103000575A (zh) | 一种铜互连结构及其形成方法 | |
| TW201933570A (zh) | 中段製程結構 | |
| US20190341303A1 (en) | Global dielectric and barrier layer | |
| TWI668728B (zh) | 用作互連之虛擬閘極及其製法 | |
| TWI534892B (zh) | 半導體積體電路及其製造方法 | |
| US10763160B1 (en) | Semiconductor device with selective insulator for improved capacitance | |
| US9558999B2 (en) | Ultra-thin metal wires formed through selective deposition | |
| US10741497B2 (en) | Contact and interconnect structures | |
| US20190115250A1 (en) | Integrated Circuit with Conductive Line Having Line-Ends | |
| US20190311948A1 (en) | Fully aligned via in ground rule region | |
| CN108695233B (zh) | 半导体器件及其制造方法 | |
| US20070049008A1 (en) | Method for forming a capping layer on a semiconductor device | |
| KR101128705B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20220018890A (ko) | 금속 와이어들을 포함하는 집적 회로 장치들 및 이의 형성 방법들 | |
| CN105097473A (zh) | 一种双金属栅极的形成方法 | |
| CN102915958A (zh) | 一种铜互连结构及其制造方法 | |
| TWI803171B (zh) | 半導體結構及其製備方法 | |
| TWI802378B (zh) | 半導體裝置及其形成方法 | |
| TWI835167B (zh) | 積體電路裝置的形成方法及半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130327 |
|
| RJ01 | Rejection of invention patent application after publication |