CN112018078B - 一种铜互连结构及其制作方法 - Google Patents

一种铜互连结构及其制作方法 Download PDF

Info

Publication number
CN112018078B
CN112018078B CN202010746391.7A CN202010746391A CN112018078B CN 112018078 B CN112018078 B CN 112018078B CN 202010746391 A CN202010746391 A CN 202010746391A CN 112018078 B CN112018078 B CN 112018078B
Authority
CN
China
Prior art keywords
copper
layer
metal mask
hole
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010746391.7A
Other languages
English (en)
Other versions
CN112018078A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010746391.7A priority Critical patent/CN112018078B/zh
Publication of CN112018078A publication Critical patent/CN112018078A/zh
Application granted granted Critical
Publication of CN112018078B publication Critical patent/CN112018078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种铜互连结构及其制作方法。该铜互连结构包括：第一沟槽，形成在绝缘介质(200)内，所述第一沟槽内填充有第一层铜互连线(201)；通孔和第二沟槽，形成在所述介质层(209)中且垂直相连通，其中，所述通孔内部填充有铜材料(204)；所述第二沟槽底部形成有籽晶层(205)，内部填充有第二层铜互连线(207)；铜扩散阻挡层(208)，覆盖所述第一层铜互连线(201)表面和所述绝缘介质(200)表面，同时包覆所述通孔和所述第二沟槽的侧壁表面以及所述第二沟槽的下表面；铜扩散覆盖层(210)，形成在上述结构的上表面。

Description

一种铜互连结构及其制作方法
技术领域
本发明涉及集成电路制造领域，具体涉及一种铜互连结构及其制作方法。
背景技术
随着超大规模集成电路的高速发展，芯片的集成度不断提高，特征尺寸不断减小。金属互连的多层布线导致金属导线的电阻、线间电容和层间电容增大，从而使RC延迟时间、串扰噪声和功耗等增加，这些问题成为集成电路进一步发展的制约因素。为了解决上述问题，一方面采用Cu金属互连线(电阻率为1.7μΩ·cm)代替Al金属互联线(电阻率为3μΩ·cm)，减小电阻；另一方面用低介电常数(低k)介质材料(如SiCOH)代替二氧化硅(k>>3.9)，降低金属互连层间的寄生电容。随着技术节点的不断推进，铜互连双镶嵌工艺沟槽以及通孔的横向尺寸不断缩小，也就是说沟槽和通孔的深宽比不断增大。为了刻蚀出如此高深宽比的沟槽和通孔结构，工艺复杂性将不断增加。此外，为了能够在高深宽比的沟槽以及通孔中填充更多无孔洞、低电阻率的铜层，已经变得相当困难。进一步，根据国际半导体工艺技术发展规划，集成电路工艺中先进微处理器(MPU)技术对扩散阻挡层厚度要求，在10nm以下技术节点时，阻挡层将缩减到2nm以下。在如此高深宽比的沟槽以及通孔结构中生长如此薄的扩散阻挡层，仍然要求其具有良好的致密性、极佳的深孔台阶覆盖性和高温热稳定性，同样变得极其困难。
发明内容
为了解决上述问题，本发明公开一种铜互连结构，包括：第一沟槽，形成在绝缘介质内，所述第一沟槽内填充有第一层铜互连线；通孔和第二沟槽，形成在所述介质层中且垂直相连通，其中，所述通孔内部填充有铜材料，形成于所述第一层铜互连线上；所述第二沟槽底部形成有籽晶层，内部填充有第二层铜互连线；铜扩散阻挡层，覆盖所述通孔外的所述第一层铜互连线表面和所述绝缘介质表面，同时包覆所述通孔和所述第二沟槽的侧壁表面以及所述第二沟槽的下表面；铜扩散覆盖层，形成在上述结构的上表面。
本发明的铜互连结构中，优选为，所述铜扩散阻挡层是TaN、MnSiO3、TiN、ZrN、RuTaN、CoTiN中的至少一种。
本发明的铜互连结构中，优选为，所述介质层是SiO2、SiCOF、SiON、SiCOH中的至少一种。
本发明的铜互连结构中，优选为，所述籽晶层是Cu、Ru、Co、RuCo合金、CuRu合金、CuCo合金中的至少一种。
本发明的铜互连结构中，优选为，所述铜扩散覆盖层是SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种。
本发明还公开一种铜互连结构制作方法，包括以下步骤：在绝缘介质内形成第一沟槽，在所述第一沟槽内填充第一层铜互连线；形成第一金属掩膜，进行光刻、刻蚀，在所述第一金属掩膜上形成通孔，使通孔底部暴露出第一层铜互连线；以所述通孔底部的第一层铜互连线为籽晶层，在所述通孔内部电镀铜材料；形成籽晶层，光刻、刻蚀使部分所述绝缘介质露出，形成第二沟槽图案；形成第二金属掩膜，光刻和刻蚀工艺形成第二沟槽图形，电镀形成第二层铜互连线；采用湿法刻蚀方法去除所述第一金属掩膜和所述第二金属掩膜；在上述结构的表面形成铜扩散阻挡层，使其覆盖所述通孔外的所述第一层铜互连线表面和所述绝缘介质表面，同时包覆所述铜材料的侧壁以及所述第二层铜互连线侧壁和下表面；在所述铜扩散阻挡层表面覆盖介质层；采用化学机械抛光的方法去除上表面的所述介质层和所述铜扩散阻挡层；在上述结构表面形成铜扩散覆盖层。
本发明的铜互连结构制作方法中，优选为，所述第一金属掩膜，所述第二金属掩膜是TiN、Ti、TaN和Ta的至少一种。
本发明的铜互连结构制作方法中，优选为，所述铜扩散阻挡层是TaN、MnSiO3、TiN、ZrN、RuTaN、CoTiN中的至少一种。
本发明的铜互连结构制作方法中，优选为，所述介质层是SiO2、SiCOF、SiON、SiCOH中的至少一种。
本发明的铜互连结构制作方法中，优选为，所述籽晶层是Cu、Ru、Co、RuCo合金、CuRu合金、CuCo合金中的至少一种。
附图说明
图1是铜互连结构制作方法的流程图。
图2-15是铜互连结构制作方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图1-15和实施例对本发明的技术方案做进一步的说明。图1是铜互连结构制作方法的流程图，图2-15示出了铜互连结构制作方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：形成通孔并填充铜材料。首先，在绝缘介质200内形成第一沟槽，在第一沟槽内填充阻挡层/铜叠层材料，其中，阻挡层/铜叠层材料作为第一层铜互连线201以及互连结构的起始层；然后，采用物理气相沉积工艺沉积一层TiN薄膜作为第一金属掩膜202；最后，涂覆光刻胶203，并通过曝光和显影工艺形成图案，所得结构如图2所示。在本发明中采用TiN薄膜作为金属掩膜，但是本发明不限定于此，可以选择TiN、Ti、TaN和Ta的至少一种。
随后，以光刻胶203为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在第一金属掩膜202上形成通孔，通孔底部暴露出第一层铜互连线201，所得结构如图3所示。紧跟着在溶剂中溶解或灰化去除光刻胶203，所得结构如图4所示。进一步，以通孔底部的第一层铜互连线201为籽晶层，在通孔内部电镀铜材料204，所得结构如图5所示。由于铜在TiN等金属掩膜表面很难成核，所以在金属掩膜表面电镀铜会非常困难，从而只有通孔内部会填充铜材料。此外，由于金属掩膜可以导电，在电镀时可以形成导通电流。
步骤S2：生长籽晶层并电镀铜材料。具体而言，首先，采用物理气相沉积工艺沉积一层金属Ru薄膜作为籽晶层205，所得结构如图6所示。然后涂覆光刻胶，并采用光刻工艺形成用于限定第二沟槽的图案；接着，以光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在金属Ru薄膜表面形成图案；随后在溶剂中溶解或灰化去除光刻胶，所得结构如图7所示。紧接着采用物理气相沉积工艺沉积一层TiN薄膜作为第二金属掩膜206，所得结构如图8所示；随后通过光刻和刻蚀工艺形成第二沟槽图形，所得结构如图9所示。最后以金属Ru薄膜为铜电镀籽晶层，电镀铜材料作为第二层铜互连线207，所得结构如图10所示。在本发明中采用金属Ru作为籽晶层，采用TiN薄膜作为金属掩膜。但是本发明不限定于此，可以选择Cu、Ru、Co、RuCo合金、CuRu合金、CuCo合金中的至少一种作为籽晶层，生长工艺也可以采用化学气相沉积、原子层沉积、脉冲激光沉积和电子束蒸发；可以选择TiN、Ti、TaN和Ta的至少一种作为金属掩膜，生长工艺也可以采用化学气相沉积、原子层沉积、脉冲激光沉积和电子束蒸发。
步骤S3：生长铜扩散阻挡层和介质层。具体而言，首先，采用湿法刻蚀方法去除第一金属掩膜202和第二金属掩膜206，所得结构如图11所示。然后，采用原子层沉积的方法在上述结构的表面生长一层TaN薄膜作为铜扩散阻挡层208，所得结构如图12所示。最后，采用化学气相沉积的方法在铜扩散阻挡层208表面生长一层SiCOH薄膜作为介质层209，所得结构如图13所示。在本发明中采用TaN薄膜作为铜扩散阻挡层，SiCOH薄膜作为介质层；但是本发明并不限定于此，铜扩散阻挡层可以选择TaN、MnSiO3、TiN、ZrN、RuTaN、CoTiN中的至少一种，厚度介于1～3nm；介质层可以选择SiO2、SiCOF、SiON、SiCOH中的至少一种。
步骤S4：采用化学机械抛光的方法去除表面介质层209和铜扩散阻挡层208，所得结构如图14所示。
步骤S5：沉积铜扩散覆盖层。采用物理气相沉积的方法在第二层铜互连线207表面生长一层SiN薄膜作为铜扩散覆盖层210，所得结构如图15所示。但是本发明不限定与此，铜扩散覆盖层可以选择SiCN、SiC、SiN、Co、CoWP、CuSiN中的至少一种，生长工艺也可以选择化学气相沉积、脉冲激光沉积以及原子层沉积。
如图15所示，该铜互连结构包括：第一沟槽，形成在绝缘介质200内，第一沟槽内填充有第一层铜互连线201；通孔和第二沟槽，形成在介质层209中且垂直相连通，其中，通孔内部填充有铜材料204，形成于第一层铜互连线201上；第二沟槽底部形成有籽晶层205，内部填充有第二层铜互连线207；铜扩散阻挡层208，覆盖通孔外的第一层铜互连线201表面和绝缘介质200表面，同时包覆通孔和第二沟槽的侧壁表面以及第二沟槽的下表面；铜扩散覆盖层210，形成在上述结构的上表面。
本发明先制作通孔，再制作沟槽，并且以金属作为掩膜制作通孔，可以削弱铜互连整体工艺复杂性。此外，以较低一层铜互连线作为籽晶层电镀铜，可以不用额外生长籽晶层。再者，在铜互连结构外表面生长铜扩散阻挡层，相比在沟槽和通孔内表面生长铜扩散阻挡层，可以进一步简化工艺难度，降低生产成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种铜互连结构制作方法，其特征在于，
包括以下步骤：
在绝缘介质(200)内形成第一沟槽，在所述第一沟槽内填充第一层铜互连线(201)；
形成第一金属掩膜(202)，进行光刻、刻蚀，在所述第一金属掩膜(202)上形成通孔，使通孔底部暴露出第一层铜互连线(201)；
以所述通孔底部的第一层铜互连线(201)为籽晶层，在所述通孔内部电镀铜材料(204)；
形成籽晶层(205)，光刻、刻蚀使部分所述第一金属掩膜(202)露出，形成第二沟槽图案；
形成第二金属掩膜(206)，光刻和刻蚀工艺形成第二沟槽图形，电镀形成第二层铜互连线(207)；
采用湿法刻蚀方法去除所述第一金属掩膜(202)和所述第二金属掩膜(206)；
在上述结构的表面形成铜扩散阻挡层(208)，使其覆盖所述通孔外的所述第一层铜互连线(201)表面和所述绝缘介质(200)表面，同时包覆所述铜材料(204)的侧壁以及所述第二层铜互连线(207)侧壁和下表面；在所述铜扩散阻挡层(208)表面覆盖介质层(209)；
采用化学机械抛光的方法去除上表面的所述介质层(209)和所述铜扩散阻挡层(208)；
在上述结构表面形成铜扩散覆盖层(210)。
2.根据权利要求1所述的铜互连结构制作方法，其特征在于，
所述第一金属掩膜(202)，所述第二金属掩膜(206)是TiN、Ti、TaN和Ta的至少一种。
3.根据权利要求1所述的铜互连结构制作方法，其特征在于，
所述铜扩散阻挡层(208)是TaN、MnSiO3、TiN、ZrN、RuTaN、CoTiN中的至少一种。
4.根据权利要求1所述的铜互连结构制作方法，其特征在于，
所述介质层(209)是SiO2、SiCOF、SiON、SiCOH中的至少一种。
5.根据权利要求1所述的铜互连结构制作方法，其特征在于，
所述籽晶层(205)是Cu、Ru、Co、RuCo合金、CuRu合金、CuCo合金中的至少一种。
CN202010746391.7A 2020-07-29 2020-07-29 一种铜互连结构及其制作方法 Active CN112018078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010746391.7A CN112018078B (zh) 2020-07-29 2020-07-29 一种铜互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010746391.7A CN112018078B (zh) 2020-07-29 2020-07-29 一种铜互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112018078A CN112018078A (zh) 2020-12-01
CN112018078B true CN112018078B (zh) 2022-10-25

Family

ID=73499998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010746391.7A Active CN112018078B (zh) 2020-07-29 2020-07-29 一种铜互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112018078B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644029A (zh) * 2021-08-12 2021-11-12 上海集成电路制造创新中心有限公司 一种金属互连结构及其制造方法
CN116722093B (zh) * 2023-08-04 2023-12-08 季华实验室 显示基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083842A (en) * 1999-02-19 2000-07-04 Advanced Micro Devices Inc. Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
CN102318041A (zh) * 2009-02-17 2012-01-11 埃托特克德国有限公司 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
CN103000575A (zh) * 2012-09-20 2013-03-27 上海集成电路研发中心有限公司 一种铜互连结构及其形成方法
CN111373507A (zh) * 2017-11-22 2020-07-03 朗姆研究公司 SiO2在铜存在下在电介质表面上的选择性生长

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083842A (en) * 1999-02-19 2000-07-04 Advanced Micro Devices Inc. Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug
CN102318041A (zh) * 2009-02-17 2012-01-11 埃托特克德国有限公司 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连
CN103000575A (zh) * 2012-09-20 2013-03-27 上海集成电路研发中心有限公司 一种铜互连结构及其形成方法
CN111373507A (zh) * 2017-11-22 2020-07-03 朗姆研究公司 SiO2在铜存在下在电介质表面上的选择性生长

Also Published As

Publication number Publication date
CN112018078A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
JP5430946B2 (ja) 相互接続構造体形成方法
US9202743B2 (en) Graphene and metal interconnects
US6744090B2 (en) Damascene capacitor formed in metal interconnection layer
KR100642750B1 (ko) 반도체 소자 및 그 제조 방법
US6426249B1 (en) Buried metal dual damascene plate capacitor
JP5462807B2 (ja) 高い漏れ抵抗を有する相互接続構造体
JP4832807B2 (ja) 半導体装置
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
JP2003045967A (ja) 半導体素子及びその製造方法
US20150076695A1 (en) Selective passivation of vias
CN112018078B (zh) 一种铜互连结构及其制作方法
CN112151503B (zh) 一种石墨烯/铜复合互连结构及其制造方法
KR101055028B1 (ko) 강화된 상호접합 구조
JP3686325B2 (ja) 半導体装置及びその製造方法
KR100387265B1 (ko) 반도체 소자의 금속 배선 및 커패시터 제조 방법
US20040192008A1 (en) Semiconductor device including interconnection and capacitor, and method of manufacturing the same
CN112151504B (zh) 一种带有封孔层的铜互连结构及其制备方法
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
CN112018077A (zh) 一种铜互连结构及其制造方法
US20070273027A1 (en) Method of forming dual damascene pattern
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
KR100628244B1 (ko) 반도체소자의 제조방법
KR100617059B1 (ko) 반도체 소자의 다마신 형성방법
KR20060005182A (ko) 에어 갭을 갖는 절연막 형성방법 및 이를 이용한 반도체소자의 구리 금속배선 형성방법
CN113644029A (zh) 一种金属互连结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant