CN116722093B - 显示基板及其制作方法 - Google Patents
显示基板及其制作方法 Download PDFInfo
- Publication number
- CN116722093B CN116722093B CN202310977066.5A CN202310977066A CN116722093B CN 116722093 B CN116722093 B CN 116722093B CN 202310977066 A CN202310977066 A CN 202310977066A CN 116722093 B CN116722093 B CN 116722093B
- Authority
- CN
- China
- Prior art keywords
- copper
- fine copper
- section
- display substrate
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 187
- 229910052802 copper Inorganic materials 0.000 claims abstract description 174
- 239000010949 copper Substances 0.000 claims abstract description 174
- 238000000034 method Methods 0.000 claims description 61
- 230000008569 process Effects 0.000 claims description 56
- 239000011810 insulating material Substances 0.000 claims description 44
- 150000001282 organosilanes Chemical group 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 27
- 238000001259 photo etching Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 5
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开涉及显示技术领域，特别涉及一种显示基板及其制作方法，能够解决显示面板的良率较低的技术问题。该显示基板包括电气元件和铜柱，所述铜柱用于与其他基板键合；所述铜柱包括细铜下段、粗铜中段和细铜上段，所述细铜下段位于所述电气元件的阳极上，所述粗铜中段位于所述细铜下段上，所述细铜上段位于所述粗铜中段上；所述细铜下段和所述细铜上段的铜晶粒的晶粒度，小于所述粗铜中段的铜晶粒的晶粒度。
Description
技术领域
本公开涉及显示技术领域，特别涉及一种显示基板及其制作方法。
背景技术
随着微型投影机和可穿戴设备逐渐进入到现实生产与生活中，微型发光二极管(Micro Light Emitting Diode，Micro-LED)，以及有机发光二极管(Organic Micro LightEmitting Diode，OLED)在显示技术领域的应用越来越广泛。
在显示面板的制造过程中，需要将驱动基板与LED发光基板的焊盘进行键合（bonding），目前大多的铜焊盘部分采用单圆柱式铜柱的方式，在退火后使铜膨胀扩散，从而实现电气互联。键合工艺对铜焊盘的凹陷（dishing）值要求较严格，整面晶圆（wafer）工艺控制较难。若dishing值偏小，则在后续加热退火过程中，由于铜的膨胀较大，导致铜在界面处互相挤压，使得界面容易出现分层现象，随后铜延界面处泄露，会导致相邻像素间短路，造成显示面板的良率较低的技术问题。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种显示基板及其制作方法，能够提高显示面板的良率。
第一方面，本公开实施例提供一种显示基板，包括电气元件和铜柱，所述铜柱用于与其他基板键合；
所述铜柱包括细铜下段、粗铜中段和细铜上段，所述细铜下段位于所述电气元件的阳极上，所述粗铜中段位于所述细铜下段上，所述细铜上段位于所述粗铜中段上；
所述细铜下段和所述细铜上段的铜晶粒的晶粒度，小于所述粗铜中段的铜晶粒的晶粒度。
在一些实施例中，所述细铜下段和所述细铜上段的铜晶粒的晶粒度在100nm以下，所述粗铜中段的铜晶粒的晶粒度在300nm以上。
在一些实施例中，还包括包围所述粗铜中段的环形有机硅烷结构。
在一些实施例中，所述环形有机硅烷结构中注入有离子材料，从所述环形有机硅烷结构的内径至外径，注入的离子材料逐渐增多。
在一些实施例中，所述铜柱还包括焊盘，所述焊盘位于所述细铜上段上。
在一些实施例中，所述焊盘的铜晶粒的晶粒度小于所述粗铜中段的铜晶粒的晶粒度。
在一些实施例中，所述显示基板为驱动基板或LED发光基板。
第二方面，本公开实施例还提供一种显示基板的制作方法，包括：
在衬底上形成电气元件；
沉积绝缘材料，通过光刻工艺对电气元件的阳极处的绝缘材料进行刻蚀，形成第一通孔；
通过大马士革工艺，在第一通孔中形成细铜下段；
在细铜下段周围旋涂有机硅烷材料，通过光刻工艺对有机硅烷材料进行刻蚀，并对有机硅烷材料进行离子材料注入，形成环形有机硅烷结构；
沉积绝缘材料，通过光刻工艺对细铜下段处的绝缘材料进行刻蚀，形成第二通孔；
通过大马士革工艺，在第二通孔中形成粗铜中段；
沉积绝缘材料，通过光刻工艺对粗铜中段处的绝缘材料进行刻蚀，形成第三通孔；
通过大马士革工艺，在第三通孔中形成细铜上段；
沉积绝缘材料，通过光刻工艺对细铜上段处的绝缘材料进行刻蚀，形成第四通孔；
通过大马士革工艺，在第四通孔中形成焊盘。
在一些实施例中，在衬底上形成电气元件，包括：
通过光刻工艺形成LED器件的台阶图形；
沉积绝缘材料，通过光刻工艺对绝缘材料进行刻蚀，形成阳极通孔；
沉积金属材料，通过光刻工艺对金属材料进行刻蚀，形成LED器件的阳极和阴极。
在一些实施例中，还包括：
通过混合键合工艺，将显示基板与驱动基板键合。
本公开实施例提供的显示基板，包括电气元件和铜柱，铜柱用于与其他基板键合；铜柱包括细铜下段、粗铜中段和细铜上段，细铜下段位于电气元件上，粗铜中段位于细铜下段上，细铜上段位于粗铜中段上；细铜下段和细铜上段的铜晶粒的晶粒度，小于粗铜中段的铜晶粒的晶粒度。细铜下段和细铜上段采用致密的小晶粒，具有良好的电气互联作用，是主要的高质量电气互联组成部分；粗铜中段采用疏松的大晶粒，用于缓解铜在加热过程中的膨胀，使得细铜下段和细铜上段因加热退火产生热膨胀后，朝粗铜中段处挤压扩散，缓解膨胀压力，防止界面出现分层现象导致的相邻像素间短路，从而解决了显示面板的良率较低的技术问题。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的显示基板的示意图；
图2a至图2j为本公开实施例提供的显示基板的制作方法的工艺流程图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
本公开实施例提供一种显示基板，包括电气元件和铜柱，铜柱用于与其他基板键合。本实施例的显示基板以LED发光基板为例进行描述，其中的电气元件为LED发光单元，铜柱用于与驱动基板键合。
如图1所示，LED发光单元包括形成于衬底10上的GaN外延层11、多重量子阱12、发光外延层13、绝缘层14、阳极15和阴极16等，LED发光单元上覆盖有绝缘材料40。
铜柱包括细铜下段21、粗铜中段22和细铜上段23，细铜下段21位于电气元件上，具体为阳极15上，粗铜中段22位于细铜下段21上，细铜上段23位于粗铜中段22上。其中，细铜下段21和细铜上段23的铜晶粒的晶粒度，小于粗铜中段22的铜晶粒的晶粒度。
细铜下段21和细铜上段23采用致密的小晶粒，具有良好的电气互联作用，是主要的高质量电气互联组成部分；粗铜中段22采用疏松的大晶粒，用于缓解铜在两片晶圆键合互相扩散后，可能会多出的膨胀部分朝粗铜处挤压扩散，使得细铜下段21和细铜上段23因加热退火产生热膨胀后，朝粗铜中段22处挤压扩散，缓解膨胀压力，防止界面出现分层现象导致的相邻像素间短路，从而解决了显示面板的良率较低的技术问题。
在一些实施例中，细铜下段21和细铜上段23的铜晶粒的晶粒度在100nm以下，以具备良好的电气互联性能。粗铜中段22的铜晶粒的晶粒度在300nm以上，优选为500nm以上，使粗铜中段22能提供足够的膨胀空间，缓解膨胀压力。
在一些实施例中，该显示基板还包括包围粗铜中段22的环形有机硅烷结构3，有机硅烷属于有机物，质地较柔软，能够吸收因细铜上段23和细铜下段21挤压粗铜中段22而引起的形变。当粗铜中段22受到上下两个方向的挤压时，会向四周发生横向膨胀，而环形有机硅烷结构3质地柔软，能够吸收粗铜中段22的膨胀形变。
在一些实施例中，环形有机硅烷结构3中注入有离子材料，从环形有机硅烷结构3的内径至外径，注入的离子材料逐渐增多。有机硅烷采用离子注入渐变的材料，靠近粗铜中段22的部分注入的离子材料较少，远离粗铜中段22的部分注入的离子材料较多。使得靠近粗铜中段22部分的有机硅烷相对较软，能够较好的吸收膨胀压力，远离粗铜中段22部分的有机硅烷较硬，切确保能阻止铜的扩散，实现铜隔离，防止发生短路。
在一些实施例中，铜柱还包括焊盘，焊盘位于细铜上段23上，焊盘的面积大于细铜下段21、粗铜中段22和细铜上段23，能够提供更大的导体接触面积，保证电气互联的稳定性。
在一些实施例中，焊盘的铜晶粒的晶粒度小于粗铜中段22的铜晶粒的晶粒度，焊盘需要具有良好的电气互联作用，可以采用与细铜下段21、细铜上段23相同的晶粒度。
在一些实施例中，该显示基板也可以为驱动基板，其中的电气元件为驱动电路，铜柱用于与LED发光基板的LED发光单元键合。
在一些实施例中，驱动基板和LED发光基板也可以都采用上述铜柱结构，相互键合在一起的驱动基板和LED发光基板具有对称的铜柱结构。
本公开实施例还提供一种显示基板的制作方法，包括以下步骤：
步骤a，如图2a所示，在衬底上形成电气元件，具体过程如下：
通过光刻工艺在衬底10上形成LED器件的台阶图形，包括GaN外延层11、多重量子阱12和发光外延层13。
沉积绝缘材料，通过光刻工艺对绝缘材料进行刻蚀，形成具有阳极通孔的绝缘层14。
沉积金属材料，通过光刻工艺对金属材料进行刻蚀，形成LED器件的阳极15和阴极16。
步骤b，如图2b所示，沉积绝缘材料，通过光刻工艺对电气元件的阳极处的绝缘材料进行刻蚀，形成第一通孔。
绝缘材料40可以采用氧化硅或氮化硅，与LED器件中的绝缘层14可以采用相同的材料，也可以采用不同的材料。利用光刻胶，通过曝光、显影等光刻工艺对绝缘材料40进行刻蚀，在阳极15上方形成第一通孔210。
步骤c，如图2c所示，通过大马士革工艺，在第一通孔中形成细铜下段。
沉积晶粒度小于100nm的细铜晶粒，并通过大马士革工艺去除多余的细铜晶粒，在第一通孔中形成细铜下段21。
步骤d，如图2d所示，在细铜下段周围旋涂有机硅烷材料，通过光刻工艺对有机硅烷材料进行刻蚀，并对有机硅烷材料进行离子材料注入，形成环形有机硅烷结构。
利用旋涂工艺形成有机硅烷材料，再利用光刻胶，通过曝光、显影等光刻工艺对有机硅烷材料进行刻蚀。然后对有机硅烷材料进行离子材料注入，从有机硅烷材料的内径至外径，离子材料注入逐渐增多，形成环形有机硅烷结构3。
步骤e，如图2e所示，沉积绝缘材料，通过光刻工艺对细铜下段处的绝缘材料进行刻蚀，形成第二通孔。
本步骤中的绝缘材料采用与步骤b中相同的绝缘材料，并叠加在一起，形成厚度更大的一个整体绝缘材料40。利用光刻胶，通过曝光、显影等光刻工艺对绝缘材料40进行刻蚀，在环形有机硅烷结构3中形成第二通孔220。
步骤f，如图2f所示，通过大马士革工艺，在第二通孔中形成粗铜中段。
沉积晶粒度大于500nm的粗铜晶粒，并通过大马士革工艺去除多余的粗铜晶粒，在第二通孔中形成粗铜中段22。
步骤g，如图2g所示，沉积绝缘材料，通过光刻工艺对粗铜中段处的绝缘材料进行刻蚀，形成第三通孔。
本步骤中的绝缘材料采用与步骤e中相同的绝缘材料，并叠加在一起，形成厚度更大的一个整体绝缘材料40。利用光刻胶，通过曝光、显影等光刻工艺对绝缘材料40进行刻蚀，在粗铜中段22上方形成第三通孔230。
步骤h，如图2h所示，通过大马士革工艺，在第三通孔中形成细铜上段。
沉积晶粒度小于100nm的细铜晶粒，并通过大马士革工艺去除多余的细铜晶粒，在第三通孔中形成细铜上段23。
步骤i，如图2i所示，沉积绝缘材料，通过光刻工艺对细铜上段处的绝缘材料进行刻蚀，形成第四通孔。
本步骤中的绝缘材料采用与步骤g中相同的绝缘材料，并叠加在一起，形成厚度更大的一个整体绝缘材料40。利用光刻胶，通过曝光、显影等光刻工艺对绝缘材料40进行刻蚀，在细铜上段23上方形成第四通孔240。
步骤j，如图2j所示，通过大马士革工艺，在第四通孔中形成焊盘。
沉积晶粒度小于100nm的细铜晶粒，并通过大马士革工艺去除多余的细铜晶粒，在第四通孔中形成焊盘24。
在一些实施例中，该制作方法还包括：
通过混合键合（hybrid bonding）工艺，将显示基板与驱动基板键合，形成显示面板。
本公开实施例提供的显示基板的制作方法，与上述本公开实施例提供的显示基板具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种显示基板，其特征在于，包括电气元件和铜柱，所述铜柱用于与其他基板键合；
所述铜柱包括细铜下段、粗铜中段和细铜上段，所述细铜下段位于所述电气元件的阳极上，所述粗铜中段位于所述细铜下段上，所述细铜上段位于所述粗铜中段上；
所述细铜下段和所述细铜上段的铜晶粒的晶粒度，小于所述粗铜中段的铜晶粒的晶粒度；
还包括包围所述粗铜中段的环形有机硅烷结构，所述环形有机硅烷结构中注入有离子材料，从所述环形有机硅烷结构的内径至外径，注入的离子材料逐渐增多。
2.根据权利要求1所述的显示基板，其特征在于，所述细铜下段和所述细铜上段的铜晶粒的晶粒度在100nm以下，所述粗铜中段的铜晶粒的晶粒度在300nm以上。
3.根据权利要求1所述的显示基板，其特征在于，所述铜柱还包括焊盘，所述焊盘位于所述细铜上段上。
4.根据权利要求3所述的显示基板，其特征在于，所述焊盘的铜晶粒的晶粒度小于所述粗铜中段的铜晶粒的晶粒度。
5.根据权利要求1所述的显示基板，其特征在于，所述显示基板为驱动基板。
6.根据权利要求1所述的显示基板，其特征在于，所述显示基板为LED发光基板。
7.一种显示基板的制作方法，其特征在于，包括：
在衬底上形成电气元件；
沉积绝缘材料，通过光刻工艺对电气元件的阳极处的绝缘材料进行刻蚀，形成第一通孔；
通过大马士革工艺，在第一通孔中形成细铜下段；
在细铜下段周围旋涂有机硅烷材料，通过光刻工艺对有机硅烷材料进行刻蚀，并对有机硅烷材料进行离子材料注入，形成环形有机硅烷结构，从所述环形有机硅烷结构的内径至外径，注入的离子材料逐渐增多；
沉积绝缘材料，通过光刻工艺对细铜下段处的绝缘材料进行刻蚀，形成第二通孔；
通过大马士革工艺，在第二通孔中形成粗铜中段；
沉积绝缘材料，通过光刻工艺对粗铜中段处的绝缘材料进行刻蚀，形成第三通孔；
通过大马士革工艺，在第三通孔中形成细铜上段；
沉积绝缘材料，通过光刻工艺对细铜上段处的绝缘材料进行刻蚀，形成第四通孔；
通过大马士革工艺，在第四通孔中形成焊盘。
8.根据权利要求7所述的显示基板的制作方法，其特征在于，在衬底上形成电气元件，包括：
通过光刻工艺形成LED器件的台阶图形；
沉积绝缘材料，通过光刻工艺对绝缘材料进行刻蚀，形成阳极通孔；
沉积金属材料，通过光刻工艺对金属材料进行刻蚀，形成LED器件的阳极和阴极。
9.根据权利要求7所述的显示基板的制作方法，其特征在于，还包括：
通过混合键合工艺，将显示基板与驱动基板键合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310977066.5A CN116722093B (zh) | 2023-08-04 | 2023-08-04 | 显示基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310977066.5A CN116722093B (zh) | 2023-08-04 | 2023-08-04 | 显示基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116722093A CN116722093A (zh) | 2023-09-08 |
| CN116722093B true CN116722093B (zh) | 2023-12-08 |
Family
ID=87864729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310977066.5A Active CN116722093B (zh) | 2023-08-04 | 2023-08-04 | 显示基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116722093B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083842A (en) * | 1999-02-19 | 2000-07-04 | Advanced Micro Devices Inc. | Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug |
| JP2001085557A (ja) * | 1999-09-10 | 2001-03-30 | Hitachi Cable Ltd | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 |
| KR20070046376A (ko) * | 2005-10-31 | 2007-05-03 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 금속배선 형성방법 |
| TW201332028A (zh) * | 2012-01-20 | 2013-08-01 | Fujitsu Ltd | 電子裝置、其製造方法及電子裝置製造設備 |
| CN105097746A (zh) * | 2015-07-07 | 2015-11-25 | 中国科学院上海微系统与信息技术研究所 | 基于纳米孪晶铜的凸点下金属层及制备方法 |
| JP2019149460A (ja) * | 2018-02-27 | 2019-09-05 | 三菱マテリアル株式会社 | 絶縁回路基板及びその製造方法 |
| CN111739870A (zh) * | 2020-07-10 | 2020-10-02 | 电子科技大学 | 高聚物缓冲层铜同轴tgv、转接板及其制备方法 |
| CN112018078A (zh) * | 2020-07-29 | 2020-12-01 | 复旦大学 | 一种铜互连结构及其制作方法 |
| CN116093059A (zh) * | 2021-11-08 | 2023-05-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、堆叠结构及晶圆堆叠方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4461215B2 (ja) * | 2003-09-08 | 2010-05-12 | 独立行政法人産業技術総合研究所 | 低誘電率絶縁材料とそれを用いた半導体装置 |
| US7189650B2 (en) * | 2004-11-12 | 2007-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for copper film quality enhancement with two-step deposition |
| JP2014100711A (ja) * | 2011-02-28 | 2014-06-05 | Sanyo Electric Co Ltd | 金属接合構造および金属接合方法 |
| JP6001956B2 (ja) * | 2012-08-10 | 2016-10-05 | 株式会社東芝 | 半導体装置 |
-
2023
- 2023-08-04 CN CN202310977066.5A patent/CN116722093B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6083842A (en) * | 1999-02-19 | 2000-07-04 | Advanced Micro Devices Inc. | Fabrication of a via plug having high aspect ratio with a diffusion barrier layer effectively surrounding the via plug |
| JP2001085557A (ja) * | 1999-09-10 | 2001-03-30 | Hitachi Cable Ltd | 配線基板、半導体装置、それを用いた電子装置及びその製造方法 |
| KR20070046376A (ko) * | 2005-10-31 | 2007-05-03 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 금속배선 형성방법 |
| TW201332028A (zh) * | 2012-01-20 | 2013-08-01 | Fujitsu Ltd | 電子裝置、其製造方法及電子裝置製造設備 |
| CN105097746A (zh) * | 2015-07-07 | 2015-11-25 | 中国科学院上海微系统与信息技术研究所 | 基于纳米孪晶铜的凸点下金属层及制备方法 |
| JP2019149460A (ja) * | 2018-02-27 | 2019-09-05 | 三菱マテリアル株式会社 | 絶縁回路基板及びその製造方法 |
| CN111739870A (zh) * | 2020-07-10 | 2020-10-02 | 电子科技大学 | 高聚物缓冲层铜同轴tgv、转接板及其制备方法 |
| CN112018078A (zh) * | 2020-07-29 | 2020-12-01 | 复旦大学 | 一种铜互连结构及其制作方法 |
| CN116093059A (zh) * | 2021-11-08 | 2023-05-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、堆叠结构及晶圆堆叠方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116722093A (zh) | 2023-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7374441B2 (ja) | ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体 | |
| US8008191B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN102456647B (zh) | 导电柱结构 | |
| JP2008091857A (ja) | 貫通シリコンビア及びその形成方法 | |
| US7781892B2 (en) | Interconnect structure and method of fabricating same | |
| TW200937578A (en) | Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same | |
| CN104752379A (zh) | 包含铜柱结构的集成电路及其制造方法 | |
| WO2010097191A1 (en) | A metallization system of a semiconductor device including metal pillars having a reduced diameter at the bottom | |
| KR20050069591A (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
| CN116722093B (zh) | 显示基板及其制作方法 | |
| TW202220147A (zh) | 具有含錳襯墊層的半導體元件結構及其製備方法 | |
| US20140191409A1 (en) | Forming vias and trenches for self-aligned contacts in a semiconductor structure | |
| KR101997155B1 (ko) | 반도체 소자의 제조 방법 | |
| TW202220107A (zh) | 具有不同深寬比之導電栓柱與含錳襯墊層的半導體元件結構及其製備方法 | |
| KR20090060632A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN111463169B (zh) | 半导体装置的制造方法 | |
| TWI277126B (en) | Method of relieving wafer stress | |
| KR100668221B1 (ko) | Ｍｉｍ 캐패시터 형성 방법 | |
| KR100996160B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100683387B1 (ko) | 반도체 소자와 그 패드 형성 방법 | |
| US20060148188A1 (en) | Fabrication method for bipolar integrated circuits | |
| CN116169219A (zh) | 微型led器件制备方法、微型led器件以及显示装置 | |
| KR100430680B1 (ko) | 반도체소자의 금속배선 및 그 형성방법 | |
| TW202018936A (zh) | 發光裝置及其製造方法 | |
| TW202018937A (zh) | 發光裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |