JP2008091857A - 貫通シリコンビア及びその形成方法 - Google Patents

貫通シリコンビア及びその形成方法 Download PDF

Info

Publication number
JP2008091857A
JP2008091857A JP2007095538A JP2007095538A JP2008091857A JP 2008091857 A JP2008091857 A JP 2008091857A JP 2007095538 A JP2007095538 A JP 2007095538A JP 2007095538 A JP2007095538 A JP 2007095538A JP 2008091857 A JP2008091857 A JP 2008091857A
Authority
JP
Japan
Prior art keywords
forming
silicon via
insulating film
polymer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007095538A
Other languages
English (en)
Inventor
Kwon Whan Han
權 煥 韓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008091857A publication Critical patent/JP2008091857A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】積層パッケージの製作時絶縁膜形成費用を節減し、かつ、絶縁膜の絶縁特性を確保し、さらに、絶縁膜の均一度及び低い荒さを確保し、そして、絶縁膜自体の欠陥による素子不良発生を防止する構造を提供する。
【解決手段】多数の半導体チップで構成されたウェハ１１０の各チップに溝を形成するステップと、前記溝を埋め込むようにウェハ１１０上に液状のポリマーを形成するステップと、前記ポリマーをパタニングして溝の側壁にポリマーからなる絶縁膜１４０ａを形成するステップと、前記側壁に絶縁膜１４０ａが形成された溝を埋め込むように金属膜１７０を形成するステップと、前記溝内に埋め込まれている金属膜１７０が露出されるようにウェハ１１０の後面をバックグラインディングするステップと、を含む。
【選択図】図１Ｆ

Description

本発明は積層パッケージに関するもので、より詳しくは、積層されるシリコンチップ間の連結のための貫通ビア、貫通ビア形成体、及び貫通ビア形成方法に関するものである。
集積回路に対するパッケージング技術は小型化に対しての要求及び実装信頼性を満足させるため持続的に発展されてきた。最近になっては電気・電子製品の小型化とともに高性能化が要求されるにつれ積層に対する様々な技術が開発されている。
半導体産業でいう「積層」とは、少なくとも２個以上のチップまたはパッケージを垂直に積み上げることをいう。このような積層技術によると、メモリ素子の場合は半導体集積工程で具現可能なメモリ容量より２倍以上のメモリ容量を有する製品を具現できる。また、積層パッケージはメモリ容量増大はもちろん、実装密度及び実装面積使用の効率性の側面で利点を有する。このため、積層パッケージに関する研究及び開発が加速化されているのが事実である。
積層パッケージの一つの例として、貫通シリコンビア(Through silicon via)を利用した構造が提案された。貫通シリコンビアを利用した積層パッケージはチップ内に貫通シリコンビアを形成して前記貫通シリコンビアにより垂直にチップ間の物理的及び電気的な連結が行われるようにした構造であり、その製作過程は次の通りである。
ウェハレベルで各チップの所定の部位に垂直のホールを形成する。前記垂直ホールの表面に絶縁膜を形成する。前記絶縁膜上にシード金属膜を形成した状態で、前記垂直ホール内に電解メッキ工程を通して電解物質、つまり、金属を埋め込んで貫通シリコンビアを形成する。次いで、ウェハの後面をバックグラインディングして前記貫通シリコンビアを露出させる。
ウェハをソーイングして個別チップに分離させた後、基板上に少なくとも二つ以上のチップを貫通シリコンビアを利用して垂直に積み上げる。その後、積層されたチップを含んだ基板上面をモールディングし、基板下面にソルダボール（solder ball）を付着して積層パッケージ製作を完成する。
このような貫通シリコンビアを利用した積層パッケージにおいて、垂直ホールを埋め込む際、電解物質の拡散を防止するために前記垂直ホールの表面に絶縁膜を形成することになる。
ここで、前記絶縁膜としては高温の乾式酸化及び湿式酸化の工程による酸化膜または窒化膜を使用するのが一般的であるが、このような高温の乾式酸化及び湿式酸化工程による酸化膜または窒化膜はその形成工程に多くの費用が必要であり、かつ、絶縁特性を確保するためには適切な厚さが必要であるが、垂直ホールの大きさを考慮すると、満足できるくらいの絶縁特性を得るための厚さ確保に困難があり、さらに、垂直ホール内に膜を形成しなくてはならず、均一度及び低い荒さ（Low roughness）の確保が難しい。
付け加えて、前記高温の乾式酸化及び湿式酸化工程による酸化膜または窒化膜は垂直ホール内の電解物質とシリコン間の機械的特性差異を補完するのは難しい。具体的に、半導体チップは動作する間熱が発生するが、シリコンと金属物質の熱膨脹係数差異はこの過程で接合信頼性を大きく壊す要因として作用することになる。よって、熱膨張係数差異に起因する疲労を絶縁膜が解消しなければ、動作温度変化で各材料の変位変化量が変わるので、疲労が発生し、このような疲労によりパッケージの破壊が起こり、前記酸化膜または窒化膜は物質間熱膨張係数差異に起因する疲労を適切に解消させられないので、結果的に、パッケージの破壊を避けられない。
また、前記高温の乾式酸化及び湿式酸化工程による酸化膜または窒化膜は、その自体の欠陥発生時、欠陥から始まる亀裂が簡単にシリコン内部に伝播されチップの不良を惹き起こす可能性がある。
本発明は貫通シリコンビアを利用した積層パッケージの製作時絶縁膜形成費用を減らすことができる貫通シリコンビア、貫通シリコンビア形成体、及び貫通シリコンビアの形成方法を提供する。
また、本発明は貫通シリコンビアを利用した積層パッケージの製作時絶縁膜の絶縁特性を確保できる貫通シリコンビア、貫通シリコンビア形成体、及び貫通シリコンビアの形成方法を提供する。
さらに、本発明は貫通シリコンビアを利用した積層パッケージの製作時絶縁膜の均一度及び低い荒さを確保できる貫通シリコンビア、貫通シリコンビア形成体、及び貫通シリコンビアの形成方法を提供する。
そして、本発明は貫通シリコンビアを利用した積層パッケージの製作時絶縁膜の良好な機械的特性を確保できる貫通シリコンビア、貫通シリコンビア形成体、及び貫通シリコンビアの形成方法を提供する。
付け加えて、本発明は貫通シリコンビアを利用した積層パッケージの製作時絶縁膜自体の欠陥による素子不良発生を防止できる貫通シリコンビア、貫通シリコンビア形成体、及び貫通シリコンビアの形成方法を提供する。
一つの実施形態において、貫通シリコンビアは、チップを積層するための物理的及び電気的連結部材であり、チップを貫通するように形成された垂直ホールと、前記垂直ホールの表面に形成された絶縁膜及び前記絶縁膜を含んで前記垂直ホールを埋め込むように形成されたＣｕ、Ｎｉ、Ａｌなどの金属膜で構成され、前記絶縁膜は酸化膜及び窒化膜より機械的にソフトな可撓性を有するポリマーで構成される。
他の実施形態において、貫通シリコンビア形成方法は、多数の半導体チップで構成されたウェハの各チップに溝を形成するステップと、前記溝を埋め込むようにウェハ上に液状のポリマーを形成するステップと、前記ポリマーをパタニングして溝の側壁にポリマーからなる絶縁膜を形成するステップと、前記側壁に絶縁膜が形成された溝を埋め込むように金属膜を形成するステップと、及び前記溝内に埋め込まれた金属膜が露出されるようにウェハの後面をバックグラインディングするステップと、を含む。
前記溝を形成するステップは、前記ウェハ上に各チップの貫通シリコンビアの形成領域を露出させる感光膜パターンを形成するステップと、前記感光膜パターンをエッチングマスクとして利用し露出された部分をエッチングするステップと、及び前記感光膜パターンを除去するステップと、で構成される。
前記ポリマーのパタニングはフォトリソグラフィ工程で遂行するか、その自体を露光及び現像する方式で遂行するか、または、レーザーを利用して特定部分を除去する方式で遂行する。
前記金属膜を形成するステップは、前記絶縁膜を含む溝及びウェハ上にシード金属膜を蒸着するステップと、前記ウェハ上のシード金属膜上に前記溝及びそれに隣接したシード金属膜部分を露出させる感光膜パターンを形成するステップと、前記露出されたシード金属膜部分上に電解メッキ工程で金属膜をメッキするステップと、及び前記感光膜パターンを除去するステップと、で構成される。
本発明はチップを垂直に積み上げるための貫通シリコンビアの形成時シリコンと電解物質の間に介在する絶縁膜をポリマーで形成することによって酸化膜または窒化膜を形成する従来より絶縁膜形成費用を節減でき、かつ、均一な厚さ及び低い荒さを有する絶縁膜を形成できるし、さらに、絶縁特性を確保でき、そして、良好な機械的特性が確保できてパッケージの疲労破壊を防止できるので、結果的に、貫通シリコンビアを利用した積層パッケージの信頼性を向上できるのである。
本発明はシリコンと電解物質間の絶縁膜として機械的柔軟性を有するポリマーを使用する。即ち、本発明は液状のポリマーで垂直連結のために形成しておいた垂直ホールを詰めた後、これをフォトリソグラフィ工程を利用して適合な形態にパタニングし絶縁膜を形成する。
この場合、前記液状のポリマーはスピンコーティング等の方法で形成すればいいので、本発明は絶縁膜として酸化膜または窒化膜を形成する従来と比べて、前記絶縁膜形成費用が節減できる。また、本発明は液状のポリマーで垂直ホール全体を埋め込んだ後これをパタニングして絶縁膜を形成するので絶縁膜の均一な厚さ及び低い荒さが確保できるのはもちろん、満足できる絶縁特性が得られる適切な厚さが確保できる。
併せて、ポリマーは従来の絶縁膜として使用された酸化膜または窒化膜に比べ機械的にソフトな材料なので、本発明はポリマーが有する物性によりシリコンと金属間熱膨張係数差異に起因する疲労破壊を減らすことができる。繰り返して言うと、半導体チップが動作する間発生する熱によってシリコンと金属が熱膨張をし、これに起因して機械的なストレスが発するが、前記シリコンと金属との間に介在する絶縁膜が機械的柔軟性を有するソフトなポリマーであることに関連して、前記ポリマーが機械的なストレスを吸収及び分散させ、よって、本発明はパッケージの疲労による破壊を減らすことができるのである。
また、絶縁膜として使用する従来の酸化膜または窒化膜はその自体の欠陥から始まる亀裂がシリコン内部に伝播されチップの破壊を誘発させるが、本発明のポリマーはフレキシブルな特性のためその自体の欠陥が発生してもシリコン内部への亀裂伝播は大きくなく、よって、本発明は絶縁膜自体の欠陥に起因するチップの破壊を相当減少させることができる。
図１Ａ乃至図１Ｆは本発明の実施例による貫通シリコンビア形成方法を図示した工程別断面図である。
図１Ａを参照すると、貫通シリコンビア形成領域を有する多数の半導体チップで構成されたウェハ１１０上に感光膜を塗布する。前記感光膜を露光及び現像し各チップでの貫通シリコンビア形成領域を露出させる第１感光膜パターン１２０を形成する。前記第１感光膜パターン１２０をエッチングマスクとして利用し露出された貫通シリコンビア形成領域をエッチングして溝１３０を形成する。
図１Ｂを参照すると、Ｏ？プラズマアッシングのような公知の工程によりエッチングマスクとして使用した第１感光膜パターンを除去する。その後、溝１３０を含むウェハ１１０上に絶縁膜物質として液状のポリマー１４０を塗布する。前記液状のポリマー１４０はスピンコーティングのような工程進行が容易であるのはもちろん、酸化工程に比べ工程費用が少なく消耗される工程で塗布する。
図１Ｃを参照すると、溝１３０内に塗布された液状のポリマーをパタニングし前記溝１３０の側壁にポリマーからなる絶縁膜１４０ａを形成する。ここで、前記ポリマーパタニングは別途のフォトリソグラフィ工程を利用して遂行するか、または、前記ポリマーが感光性を有するのを利用してそれ自体を露光及び現像する方式で遂行する。かつ、前記ポリマーのパタニングはレーザーを利用し特定な部分を除去する方式でも遂行可能である。
図１Ｄを参照すると、溝１３０の側壁にポリマー材質の絶縁膜１４０ａが形成されたウェハ１１０上に電解メッキ工程のための薄膜のシード金属膜１５０を蒸着する。前記シード金属膜１５０上に金属膜が形成される領域を限定する第２感光膜パターン１６０を形成する。前記第２感光膜パターン１６０は溝１３０部分及びその周辺部分を露出させるように形成される。図１Ｅを参照すると、電解メッキ工程を通して第２感光膜１６０から露出されるシード金属膜部分上に前記溝１３０を埋め込むように金属膜１７０をメッキする。
図１Ｆを参照すると、メッキ防止膜として使用された第２感光膜パターンを公知の工程により除去し、次いで、前記第２感光膜パターンが除去され露出されたシード金属膜部分を除去する。
図１Ｇを参照すると、溝１３０内に埋め込まれた金属膜が露出されるようにウェハ１１０の後面をバックグラインディングし、これを通して、シリコンと金属との間に絶縁膜としてポリマーが介在された構造の貫通シリコンビア１８０を形成する。
以上、ここでは本発明を特定実施例に関連して図示し説明したが、本発明がそれに限定されるのではなく、以下の特許請求の範囲は本発明の精神と分野を脱しない限度内で本発明が多様に改造及び変形されることができることを当業界で通常の知識を有する者であれば容易に分かる。
本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。 本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。 本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。 本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。 本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。 本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。 本発明の実施例による貫通シリコンビアの形成方法を図示した工程別断面図である。
符号の説明
１１０ ウェハ
１２０ 第１感光膜パターン
１３０ 溝
１４０ ポリマー
１４０ａ 絶縁膜
１５０ シード金属膜
１６０ 第２感光膜パターン
１７０ 金属膜
１８０ 貫通シリコンビア

Claims (8)

  1. チップを貫通するように形成された垂直ホールと、前記垂直ホールの表面に形成された絶縁膜及び前記垂直ホール内埋め込まれた金属膜を含む貫通シリコンビアにおいて、
    前記絶縁膜は機械的柔軟性を有するポリマーで成されたことを特徴とする貫通シリコンビア。
  2. チップを貫通するように形成された垂直ホールの表面に形成された絶縁膜、及び前記垂直ホール内に埋め込まれた金属膜を含む、貫通シリコンビアが形成された貫通シリコンビア形成体において、
    前記絶縁膜は機械的柔軟性を有するポリマーで成されたことを特徴とする貫通シリコンビア形成体。
  3. 多数の半導体チップで構成されたウェハの各チップに溝を形成するステップと、
    前記溝を埋め込むようにウェハ上に液状のポリマーを形成するステップと、
    前記ポリマーをパタニングし溝の側壁にポリマーからなる絶縁膜を形成するステップと、
    前記側壁に絶縁膜が形成された溝を埋め込むように金属膜を形成するステップと、及び
    前記溝内に埋め込まれた金属膜が露出されるようにウェハの後面をバックグラインディングするステップと、
    を含むことを特徴とする貫通シリコンビアの形成方法。
  4. 前記溝を形成するステップは、前記ウェハ上に各チップの貫通シリコンビア形成領域を露出させる感光膜パターンを形成するステップと、前記感光膜パターンをエッチングマスクとして利用し露出された部分をエッチングするステップと、及び前記感光膜パターンを除去するステップと、で構成されることを特徴とする請求項３に記載の貫通シリコンビアの形成方法。
  5. 前記ポリマーのパタニングはフォトリソグラフィ工程で遂行することを特徴とする請求項３に記載の貫通シリコンビアの形成方法。
  6. 前記ポリマーのパタニングはそれ自体を露光及び現像する方式で遂行することを特徴とする請求項３に記載の貫通シリコンビアの形成方法。
  7. 前記ポリマーのパタニングはレーザーを利用して特定部分を除去する方式で遂行することを特徴とする請求項３に記載の貫通シリコンビアの形成方法。
  8. 前記金属膜を形成するステップは、前記絶縁膜を含む溝及びウェハ上にシード金属膜を蒸着するステップと、前記ウェハ上のシード金属膜上に前記溝及びそれに隣接したシード金属膜部分を露出させる感光膜パターンを形成するステップと、前記露出されたシード金属膜部分上に電解メッキ工程で金属膜をメッキするステップと、及び前記感光膜パターンを除去するステップと、で構成されることを特徴とする請求項３に記載の貫通シリコンビアの形成方法。
JP2007095538A 2006-09-30 2007-03-30 貫通シリコンビア及びその形成方法 Pending JP2008091857A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096718A KR100800161B1 (ko) 2006-09-30 2006-09-30 관통 실리콘 비아 형성방법

Publications (1)

Publication Number Publication Date
JP2008091857A true JP2008091857A (ja) 2008-04-17

Family

ID=39260317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007095538A Pending JP2008091857A (ja) 2006-09-30 2007-03-30 貫通シリコンビア及びその形成方法

Country Status (3)

Country Link
US (2) US7691748B2 (ja)
JP (1) JP2008091857A (ja)
KR (1) KR100800161B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047264A1 (ja) 2008-10-20 2010-04-29 住友ベークライト株式会社 スプレー塗布用ポジ型感光性樹脂組成物及びそれを用いた貫通電極の製造方法
US9202767B2 (en) 2011-03-08 2015-12-01 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20060290001A1 (en) * 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8586465B2 (en) 2007-06-07 2013-11-19 United Test And Assembly Center Ltd Through silicon via dies and packages
KR100871382B1 (ko) * 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8049310B2 (en) * 2008-04-01 2011-11-01 Qimonda Ag Semiconductor device with an interconnect element and method for manufacture
US7683459B2 (en) * 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
WO2009146587A1 (en) * 2008-06-05 2009-12-10 Hong Kong Applied Science & Technology Research Institute Co., Ltd Bongding method for through-silicon-via based 3d wafer stacking
TWI365528B (en) * 2008-06-27 2012-06-01 Advanced Semiconductor Eng Semiconductor structure and method for manufacturing the same
DE102009030958B4 (de) * 2008-07-23 2014-01-23 Infineon Technologies Ag Halbleiteranordnung mit einem Verbindungselement und Verfahren zur Herstellung einer solchen
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JPWO2010035379A1 (ja) * 2008-09-26 2012-02-16 パナソニック株式会社 半導体装置及びその製造方法
US7956442B2 (en) 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
US7928534B2 (en) * 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
US8030780B2 (en) 2008-10-16 2011-10-04 Micron Technology, Inc. Semiconductor substrates with unitary vias and via terminals, and associated systems and methods
US8102029B2 (en) 2008-10-31 2012-01-24 Fairchild Semiconductor Corporation Wafer level buck converter
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8264077B2 (en) * 2008-12-29 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips
TWI514493B (zh) * 2009-01-17 2015-12-21 Disco Corp 測試半導體晶圓之方法及裝置
US7839163B2 (en) * 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
EP2221606A3 (en) 2009-02-11 2012-06-06 Samsung Electronics Co., Ltd. Integrated bio-chip and method of fabricating the integrated bio-chip
US8097956B2 (en) * 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US7892963B2 (en) * 2009-04-24 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit packaging system and method of manufacture thereof
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8227340B2 (en) * 2009-04-30 2012-07-24 Infineon Technologies Ag Method for producing a copper connection between two sides of a substrate
US8158489B2 (en) * 2009-06-26 2012-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of TSV backside interconnects by modifying carrier wafers
US8298906B2 (en) * 2009-07-29 2012-10-30 International Business Machines Corporation Trench decoupling capacitor formed by RIE lag of through silicon via (TSV) etch
TWI405321B (zh) * 2009-09-08 2013-08-11 Ind Tech Res Inst 三維多層堆疊半導體結構及其製造方法
US8232115B2 (en) 2009-09-25 2012-07-31 International Business Machines Corporation Test structure for determination of TSV depth
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8354736B2 (en) * 2010-01-14 2013-01-15 Synopsys, Inc. Reclaiming usable integrated circuit chip area near through-silicon vias
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US8587121B2 (en) * 2010-03-24 2013-11-19 International Business Machines Corporation Backside dummy plugs for 3D integration
US8174124B2 (en) 2010-04-08 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy pattern in wafer backside routing
US8697569B2 (en) * 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
CN102376629B (zh) * 2010-08-17 2013-07-03 中国科学院上海微系统与信息技术研究所 一种借助悬架光刻胶实现硅通孔互连的方法
KR20120031811A (ko) 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
FR2965659B1 (fr) * 2010-10-05 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un circuit intégré
US8492241B2 (en) * 2010-10-14 2013-07-23 International Business Machines Corporation Method for simultaneously forming a through silicon via and a deep trench structure
US8970043B2 (en) 2011-02-01 2015-03-03 Maxim Integrated Products, Inc. Bonded stacked wafers and methods of electroplating bonded stacked wafers
US20130140688A1 (en) * 2011-12-02 2013-06-06 Chun-Hung Chen Through Silicon Via and Method of Manufacturing the Same
KR20130083721A (ko) 2012-01-13 2013-07-23 삼성전자주식회사 레이저 어블레이션을 이용한 관통 실리콘 비아 형성방법
US8519516B1 (en) 2012-03-12 2013-08-27 Micron Technology, Inc. Semiconductor constructions
US20130249047A1 (en) * 2012-03-26 2013-09-26 Nanya Technology Corporation Through silicon via structure and method for fabricating the same
US9105628B1 (en) 2012-03-29 2015-08-11 Valery Dubin Through substrate via (TSuV) structures and method of making the same
US9257384B2 (en) * 2012-06-05 2016-02-09 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
JP5912999B2 (ja) 2012-08-27 2016-04-27 信越石英株式会社 合成石英ガラスの熱処理方法
US9817928B2 (en) 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9190346B2 (en) 2012-08-31 2015-11-17 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US9281242B2 (en) * 2012-10-25 2016-03-08 Nanya Technology Corp. Through silicon via stacked structure and a method of manufacturing the same
CN103871951B (zh) * 2012-12-18 2016-07-06 中芯国际集成电路制造(上海)有限公司 沟槽填充方法
US10147642B1 (en) * 2013-04-25 2018-12-04 Macom Technology Solutions Holdings, Inc. Barrier for preventing eutectic break-through in through-substrate vias
US9852964B2 (en) 2014-03-24 2017-12-26 Intel Corporation Through-body via formation techniques
CN105731360B (zh) * 2014-12-09 2017-10-10 中芯国际集成电路制造(上海)有限公司 Mems传感器及其制备方法
US20160181302A1 (en) 2014-12-19 2016-06-23 Sensl Technologies Ltd Semiconductor photomultiplier
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
KR102411064B1 (ko) 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
US9807867B2 (en) 2016-02-04 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method of manufacturing the same
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
WO2023184401A1 (zh) * 2022-03-31 2023-10-05 京东方科技集团股份有限公司 基板及其制备方法、集成无源器件、电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045875A (ja) * 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
JP2005101067A (ja) * 2003-09-22 2005-04-14 Sharp Corp 基板の配線構造および配線形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US20100210745A1 (en) * 2002-09-09 2010-08-19 Reactive Surfaces, Ltd. Molecular Healing of Polymeric Materials, Coatings, Plastics, Elastomers, Composites, Laminates, Adhesives, and Sealants by Active Enzymes
JP2005026405A (ja) 2003-07-01 2005-01-27 Sharp Corp 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
DE102005020060B4 (de) * 2005-04-29 2012-02-23 Advanced Micro Devices, Inc. Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
TW200713472A (en) * 2005-09-19 2007-04-01 Analog Integrations Corp Polymer material and local connection structure of chip
EP2009468B1 (en) * 2007-06-29 2011-10-19 Varioptic Electrowetting device with polymer electrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045875A (ja) * 2001-07-30 2003-02-14 Nec Kagobutsu Device Kk 半導体装置およびその製造方法
JP2005101067A (ja) * 2003-09-22 2005-04-14 Sharp Corp 基板の配線構造および配線形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047264A1 (ja) 2008-10-20 2010-04-29 住友ベークライト株式会社 スプレー塗布用ポジ型感光性樹脂組成物及びそれを用いた貫通電極の製造方法
KR20110079646A (ko) 2008-10-20 2011-07-07 스미토모 베이클리트 컴퍼니 리미티드 스프레이 도포용 포지티브형 감광성 수지조성물 및 그것을 이용한 관통전극의 제조방법
US9005876B2 (en) 2008-10-20 2015-04-14 Sumitomo Bakelite Co., Ltd. Positive photosensitive resin composition for spray coating and method for producing through electrode using the same
US9202767B2 (en) 2011-03-08 2015-12-01 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US7691748B2 (en) 2010-04-06
KR100800161B1 (ko) 2008-02-01
US20100148370A1 (en) 2010-06-17
US20080079121A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP2008091857A (ja) 貫通シリコンビア及びその形成方法
US11862564B2 (en) Multi-layer line structure and method for manufacturing thereof
JP5102726B2 (ja) 半導体装置の製造方法
JP2008091852A (ja) 積層パッケージおよびその製造方法
JP5988939B2 (ja) 不連続な薄い半導体ウェハ表面のフィーチャ
JP2011009581A (ja) 半導体装置の製造方法及びその半導体装置
US20200075457A1 (en) Semiconductor device and fabrication method thereof
JP2004214594A (ja) 半導体装置およびその製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
KR20110135075A (ko) 반도체 소자의 제조 방법
JP2010016224A (ja) 半導体装置および半導体装置の製造方法
JP2005354046A (ja) 半導体装置の製造方法
JP2008085238A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JP4561307B2 (ja) 配線基板の製造方法および半導体装置の製造方法
KR20110008474A (ko) 반도체 패키지 및 그의 제조방법
KR101159720B1 (ko) 반도체 소자 및 그 제조 방법
TWI750658B (zh) 封裝結構及其製造方法
TWI559414B (zh) 基底穿孔製程
JP2006030230A (ja) 半導体装置の製造方法
CN114388464A (zh) 一种半导体结构及其制备方法、三维器件
KR100356788B1 (ko) 반도체 소자의 다층 금속배선 형성방법
JP2007123509A (ja) 半導体装置およびその製造方法
JP2008085237A (ja) 貫通電極付き基板の製造方法、及び貫通電極付き基板
JP2006310638A (ja) 半導体装置の製造方法
JP2010010200A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507