JP2005026405A - 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 - Google Patents
貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 Download PDFInfo
- Publication number
- JP2005026405A JP2005026405A JP2003189413A JP2003189413A JP2005026405A JP 2005026405 A JP2005026405 A JP 2005026405A JP 2003189413 A JP2003189413 A JP 2003189413A JP 2003189413 A JP2003189413 A JP 2003189413A JP 2005026405 A JP2005026405 A JP 2005026405A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode structure
- semiconductor substrate
- insulating layer
- metal plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】高速信号の遅れや波形の乱れを抑制できる貫通電極構造と、その製造方法を提供すること。
【解決手段】半導体チップ11,12の半導体基板および絶縁膜31を貫通する孔内に、半導体チップ11,12の厚み方向に延在する略円筒形の金属プラグ22と、この金属プラグ22の外周に配置されて有機樹脂からなる筒状の絶縁層23とを配置して、貫通電極構造を構成する。絶縁層23を、キシリレンポリマーで形成することにより、貫通電極構造のキャパシタンスを効果的に低減して、信号の劣化が低減できると共に、高速信号伝送が可能になる。
【選択図】 図1
【解決手段】半導体チップ11,12の半導体基板および絶縁膜31を貫通する孔内に、半導体チップ11,12の厚み方向に延在する略円筒形の金属プラグ22と、この金属プラグ22の外周に配置されて有機樹脂からなる筒状の絶縁層23とを配置して、貫通電極構造を構成する。絶縁層23を、キシリレンポリマーで形成することにより、貫通電極構造のキャパシタンスを効果的に低減して、信号の劣化が低減できると共に、高速信号伝送が可能になる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置に関する。
【0002】
【従来の技術】
近年、携帯電話や携帯情報機器等に代表される電子機器の小型化や軽量化の要求に伴い、回路基板の小型化が求められている。このような要求に対応するため、複数のLSI(大規模集積回路)を集積し、1チップのみで複数の機能を実現するシステムLSI技術が開発されている。これを第1の従来技術という。
【0003】
上記システムLSI技術は、複数の機能を集積化し、電子機器の小型化・高機能化が可能となる点で大きな効果を発揮するが、以下のような問題がある。例えばロジック部とメモリ部等のように、異なるプロセスを経て形成されるデバイスを1チップ化すると、製造工程が増大し、歩留まり率が低下する場合がある。また、メモリチップ等の単一の機能を有するチップよりも寸法が大きくなるので、チップの歩留りが低下し、したがって、製造コストが上昇する場合がある。このように、上記システムLSI技術は、小型化および高機能化の利点と、歩留まり率の低下およびコスト高の欠点とが、トレードオフの関係で発生する。
【0004】
さらに、上記システムLSIの製造に際して、設計の複雑化や、高機能の製造設備を導入する必要性も生じる。このように、高度な設計・製造レベルが要求されるシステムLSIは、近年特に厳しく要求されるタイム・トゥ・マーケット(受注から納品までにかかる時間)の短縮が、困難である。加えて、顧客の注文に応じた少量多品種の生産が前提となるので、設計および設備費用を回収するにあたって、価格の上昇は避け難い。これらのことから、あらゆる電子機器に対して半導体装置を1チップ化しようとするのは、必ずしも効率的ではない。
【0005】
このような1チップのシステムLSIの問題を解決するため、異なるプロセスを経て形成した複数のデバイスを、実装技術により複合化し、システムLSI化する考え方がある。そのような従来技術の一例として、中継基板に複数のチップを搭載してシステム化し、1パッケージとしてユーザーに提供する、いわゆるMCP(マルチ・チップ・パッケージ)を挙げることができる。これを第2の従来技術という。
【0006】
従来のMCPでは、ワイヤボンド技術やC4(controlled collapse chip connection:制御圧壊チップ接続)技術などを利用して、中継基板とチップとの接続を行っている。このMCPでは、上記チップ間の接続を、中継基板上の配線を介して行うので、構造が複雑になり、また、上記チップ数が増大するにつれ、上記中継基板上の配線やワイヤボンド配線が煩雑になるという課題を有する。また、配線を平面的に引き回せなくなるので、多層基板が必要になって、構造の複雑化とコスト上昇を招いたり、ワイヤボンドを行なうための空間上の制約が生じるという課題を有する。
【0007】
さらに、上記MCPは、システムが複雑になるに伴って配線やワイヤ線が長くなるので、電気信号の伝達に遅延が生じ、システムの高速化にも適合しにくいという課題もある。近年の電子機器の高機能化によって、電子回路内でやり取りされるデータ量は増大の一途にあり、クロック周波数も増加していく傾向がある。また、高機能コンピュータのようなハイエンドシステムだけでなく、携帯情報端末のような比較的低価格のシステムにおいても、GHzオーダーの信号伝送が必要とされてきている。このような高速化の要求に対応し難い点から、第2の従来技術としてのMCPは、将来に亘って有効な実装技術とは言えない。
【0008】
上記第1および第2の従来技術の課題を解決するものとして、図10に示すような半導体装置がある(特許文献1:特開平10−223833号公報)。この半導体装置では、デバイスを形成したウエハやチップに貫通電極を形成し、この貫通電極によって、積層した複数個のチップの電気的機械的接続を行う。以下、この技術を第3の従来技術という。
【0009】
図10において、111、112はSi(シリコン)などからなる半導体基板であり、121は上記半導体基板を貫通する穴に形成された貫通電極である。上記貫通電極121は、導体物質からなる金属プラグ122と、この金属プラグ122の周面を覆う絶縁層123とで構成されている。また、低融点金属などからなる接続部材161によって、上記金属プラグ122の端部を互いに接続して、複数の上記半導体基板を接続している。
【0010】
上記第3の従来技術によれば、異なるプロセスを経て形成されたチップ同士を、上記半導体基板111,112を貫通する貫通電極121によって直接接続している。上記チップは、500μm程度の厚みを有するウエハの状態から、薄型加工がなされているため、上記貫通電極の長さはそれよりも小さい。したがって、チップ間の接続を行う配線長は、第2の従来技術よりも短くなるため、高速化が要求されるシステムにも適合しやすい。また、複数のチップを縦方向に積層することから、半導体装置の小型化にも応えることができる。
【0011】
【特許文献1】
特開平10−223833号公報(第1図)
【0012】
【発明が解決しようとする課題】
上記第3の従来技術では、絶縁層123を、SiO2膜(膜厚100nm)とSi3N4膜(膜厚100nm)とを順次積層している。図11は、上記貫通電極の絶縁層123と金属プラグ122とを抜き出して示した模式図である。図11において、122は金属プラグ、230はSi3N4膜、231はSiO2膜である。
【0013】
図11に示す貫通電極の周囲をグランドとし、信号線である金属プラグ122側から順に、膜厚100nmのSi3N4膜230と、膜厚100nmのSiO2膜231とを形成している。両物質の比誘電率は、それぞれ4と7程度であることが知られている。一方、貫通穴の径については数値が示されていないが、仮に20μmであるとする。そうすると、上記貫通電極の単位長さ当たりのキャパシタンスを求めると、約62nFとなる。このキャパシタンスが小さい程、高速信号伝送に有利である。その理由を、以下に詳述する。
【0014】
電気回路において、任意の2点間の電気信号の伝播は、導体を経て行われる。電気信号を伝えるには、電流値の時間的変化が必要であるが、この変化が回路長さに対して十分に遅い(つまり、周波数が小さい)場合、その回路は、集中定数回路と呼ばれる。
【0015】
しかし、近年、電子回路でやり取りされる情報量は増加の一途であるため、回路の動作周波数も増大する傾向にある。上記動作周波数が高くなると、電子回路の回路長に関するデバイスの設計において、電流の時間変化も考慮に入れた設計が必要となる。すなわち、電気信号の伝達を波動として捉える必要があると言える。
【0016】
そこで、導体中の電子の移動により、電磁波が伝わっていく現象を考える。
【0017】
1本の信号線に沿って荷電粒子が伝わっていくと、電気力線がその周囲に発生し、この電気力線は、上記信号線に沿って移動していく。上記電気力線の終端部はグランド線であり、このグランド線に至るまでの物質中の荷電粒子(キャリア)に、上記電気力線が影響を及ぼす。上記信号線とグランド線との間に導体や半導体などがある場合、上記信号線の電荷の移動に伴う電気力線の移動によって、反対電荷のキャリアを誘起して動かすことになる。また、上記信号線とグランド線との間に絶縁体があれば、この絶縁物の分極を促し、それを時間的に変化させる。
【0018】
上記グランド線が信号線から遠くなると、その間に広がる電気力線によって移動する反対電荷や、分極が生じる絶縁体が増大することになるので、この反対電極の移動や分極の生成に要するエネルギーが増大して、電磁波エネルギーの減衰が増大することになる。
【0019】
これらを定量的に説明すると、以下のようになる。図12は、信号線とグランド線の等価回路であり、ΔLは単位長さ当たりのインダクタンスを表し、ΔRは抵抗を表し、ΔCはキャパシタンスを表す。また、100は信号線、101はグランド線である。各キャパシタに印加する電圧をV、各インダクタを流れる電流をIとすると、上記等価回路について、以下の式(1),(2)の関係が成り立つ。
【0020】
【数1】
ここで、zは電磁波の進行方向の座標である。式(1)、(2)よりVを消去すると、
【数2】
が得られる。ここで、
【数3】
とおくと、
【数4】
また、式(4)において、xは信号線の延在方向の座標であり、tは時間であり、eは自然対数の底である。また、式(5)において、kの虚数部が電磁波の減衰を示す。
【0021】
式(5)から分かるように、電磁波の減衰は、線路の抵抗およびキャパシタンスが大きいと大きくなり、インダクタンスが大きいと小さくなる。つまり、同一の抵抗値およびインダクタンスであれば、キャパシタンスが小さい方が信号の減衰が少なく、高周波数の信号伝送には有利である。
【0022】
このことを、図7の貫通電極に当てはめると、絶縁層123の周囲がグランド電位である場合の貫通電極のキャパシタンスは、Siなどからなる半導体基板によって生成される。
【0023】
この場合、Si中の不純物によるキャリア濃度が導体中の自由電子に比べて圧倒的に少ないために、上記Si基板でのキャリアの移動には時間を要する。従って、上記Si基板自体も誘電体として扱う必要がある。すなわち、実際の回路においては存在している図示しないグランド線と、絶縁層123との間に挟まれた上記Si基板の部分の誘電率も加味する必要がある。したがって、上記第3の従来技術における貫通電極のキャパシタンスは、実際には、単位長さ当たり約62nFという上述の概算値よりも大きな値になる。
【0024】
別の見方によれば、上記貫通電極を通る電子で生成される電磁波は、それ自身によってSi基板中に誘起されたホールに影響されて、高速の移動ができなくなる。すなわち、高速の信号伝送ができなくなる。
【0025】
そこで、本発明の目的は、高速信号の遅れや波形の乱れを抑制できる貫通電極構造と、その製造方法を提供することにある。
【0026】
【課題を解決するための手段】
上記目的を達成するため、本発明の貫通電極構造は、半導体基板を貫通する貫通孔と、
上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、
上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層と
を備えることを特徴としている。
【0027】
上記構成によれば、上記金属プラグの外側に絶縁層が位置しており、この絶縁層は有機樹脂からなるので、比誘電率が比較的小さくてキャパシタンスが比較的小さい。したがって、上記金属プラグに信号が伝送されるとき、上記絶縁層を通過する電磁波エネルギーの減衰が、効果的に低減される。したがって、この貫通電極構造は、高速信号伝送を行なうことができ、また、この伝送する信号の劣化を効果的に防止できる。
【0028】
上記貫通電極構造について、例えば、上記半導体基板に形成した直径が20μmの孔に、直径が10μmの金属プラグと、厚みが5μmで有機樹脂からなる絶縁層とを形成して構成した場合、上記有機樹脂を、比誘電率が2.7のキシリレンポリマー樹脂で形成することにより、単位長さ当たりの貫通電極のキャパシタンスが、約0.21nFとなる。したがって、第3の従来技術におけるキャパシタンスが約62nFの絶縁層に対して、約300分の1にキャパシタンスを低減できるので、上記金属プラグの電流値がe分の1にまで減衰する距離は、第3の従来技術に対して17.3倍となる。したがって、本発明によれば、電磁波エネルギーの減衰が小さくなるので、高速信号伝送に適した貫通電極構造が得られる。
【0029】
なお、上記半導体基板は、互いに異なる複数の半導体層からなるものでもよい。また、複数の半導体基板の間に導電層などが介設されたものでもよい。また、上記半導体基板の表面に絶縁層が形成されたものでもよい。上記半導体基板が、複数の半導体基板の間に導電層などが介設されたものや、上記半導体基板の表面に絶縁層が形成されたものである場合、上記有機樹脂からなる絶縁層によって、上記導電層や絶縁層による電磁波エネルギーの減衰を、効果的に低減することができる。
【0030】
本発明の貫通電極構造は、半導体基板を貫通する貫通孔と、
上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、
上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層と、
上記貫通孔内に形成され、上記絶縁層の外側に位置する導電層と
を備えることを特徴としている。
【0031】
上記構成によれば、上記金属プラグの外側に、有機樹脂からなる絶縁層が位置しており、この有機金属からなる絶縁層は、比誘電率が比較的小さくてキャパシタンスが比較的小さい。したがって、上記金属プラグに信号が伝送される際、上記絶縁層を通過する電磁波エネルギーの減衰が効果的に低減されるので、高速信号伝送が可能になると共に、この伝送する信号の劣化を効果的に防止できる。さらに、上記絶縁層の外側に導電層を有するので、上記金属プラグの周囲を通過する電磁波エネルギーの漏れが低減する。したがって、上記貫通電極構造は、金属プラグに信号が伝送される際のエネルギー損失が低減するので、上記信号を効果的に高速伝送できると共に、上記信号の劣化を防止できる。
【0032】
1実施形態の貫通電極構造では、上記導電層は、上記半導体基板に形成されたグランド線に接続されている。
【0033】
上記実施形態によれば、上記導電層がグランド線に接続されるので、上記金属プラグに信号が伝送される際に生じる電磁波の電気力線の全てが、上記導電層に収束する。したがって、上記電磁波のエネルギーが完全に貫通電極構造内に閉じ込められるので、大幅にエネルギー減衰の少ない信号伝送ができる。その結果、上記貫通電極構造は、高速信号伝送を高効率で行なうことができる。
【0034】
なお、上記グランド線は、上記半導体基板に形成された回路に含まれる接地電極や接地線等、どのようなものでもよく、要は、接地電位が得られるものであればよい。
【0035】
本発明の半導体チップは、上記貫通電極構造を備えたことを特徴としている。
【0036】
上記構成によれば、信号劣化が少なくて高速伝送が可能な貫通電極構造が備えるので、動作周波数が比較的高い電子回路が搭載可能な半導体チップが得られる。
【0037】
本発明のマルチチップ半導体装置は、上記半導体チップを少なくとも1つ含む複数の半導体チップを備え、
上記複数の半導体チップは、各々が有する貫通電極を介して互いに接続されていることを特徴としている。
【0038】
上記構成によれば、複数の半導体チップのうちの少なくとも1つが、本発明の貫通電極構造を備えた貫通電極を有するので、動作周波数が比較的高く、かつ、高機能のマルチチップ半導体装置が得られる。
【0039】
本発明の貫通電極構造の製造方法は、半導体基板に、所定の深さの孔を形成する工程と、
上記孔の少なくとも側壁面に、有機樹脂からなる絶縁層を形成する工程と、
上記絶縁層が少なくとも側壁面に形成された孔に、金属を充填して金属プラグを形成する工程と
を含むことを特徴としている。
【0040】
上記構成によれば、上記半導体基板に、例えばエッチングなどにより、所定の深さの孔を形成する。この孔の少なくとも側壁面に、例えば気相化学蒸着法などにより、有機樹脂からなる絶縁層を形成する。この絶縁層が側壁面に形成された孔に、金属を充填して金属プラグを形成する。
【0041】
上記半導体基板の孔の側壁面に形成する絶縁層としては、比誘電率が2.7のキシリレンポリマー樹脂が、貫通電極構造のキャパシタンスを大幅に低減可能な点で好ましい。また、上記キシリレンポリマーは、室温の蒸着プロセスによって、滑らかで厚い膜を形成でき、ガスの透過性が少なく、さらに、耐有機溶剤性、耐酸性および耐アルカリ性に優れる点で好ましい。したがって、高速伝送可能で高信頼の貫通電極構造を、比較的容易に製造できる。
【0042】
上記半導体基板の孔の側壁面に形成する絶縁膜として、若しくは、比誘電率が3.2程度のポリイミド樹脂でもよい。液状樹脂を微小粒径の霧状にし、対象物に噴霧する、いわゆるスプレーコーティングの手法を用いれば、蒸着プロセスを用いることなく、孔壁面へのコーティングが可能である。
【0043】
本発明の貫通電極構造の製造方法は、半導体基板に、所定の深さを有する孔を形成する工程と、
上記孔に、感光性を有する樹脂を充填する工程と、
上記充填された樹脂に、平面において略中央に位置すると共に長手方向に延在する孔を、フォトリソグラフィによって形成する工程と、
上記樹脂に形成された孔に、金属を充填して金属プラグを形成する工程と
を備えることを特徴としている。
【0044】
上記構成によれば、上記半導体基板に形成した孔に、感光性を有する樹脂を充填した後、フォトリソグラフィによって、平面において略中央に位置すると共に長手方向に延在する孔を形成する。したがって、この孔は、側壁面が比較的滑らかに形成される。また、上記感光性樹脂に形成する孔は、フォトリソグラフィに用いるマスクデザインを変更することによって、異なる寸法のものが容易に得られる。したがって、上記金属プラグに伝送する信号に応じて、上記感光性樹脂からなる絶縁層の厚みを、容易に適宜設定することができる。また、例えば、上記感光性樹脂としてカルド型樹脂を用いることにより、高解像度の現像が可能となるので、上記半導体基板に形成する素子の仕様に応じて、様々の寸法の貫通電極デザインに対応できる。また、上記カルド型樹脂は、比誘電率がSiO2よりも小さいので、高速信号伝送に適した貫通電極構造が得られる。
【0045】
若しくは、感光性樹脂として、感光性ポリイミドでもかまわない。その場合においても、比誘電率がSiO2よりも小さいので、高速信号伝送に適した貫通電極を得ることができる。
【0046】
本発明の貫通電極構造の製造方法は、半導体基板に、所定の深さを有する孔を形成する工程と、
上記孔の少なくとも側壁面に、導電膜を形成する工程と、
上記導電膜の表面に、有機樹脂からなる絶縁層を形成する工程と、
上記導電膜および絶縁層が形成された孔内に、金属を充填して金属プラグを形成する工程と
を含むことを特徴としている。
【0047】
上記構成によれば、上記半導体基板に所定深さの孔を形成し、この孔の少なくとも側壁面に、導電膜を形成する。この導電膜の表面に、有機樹脂からなる絶縁層を形成し、上記導電膜および絶縁層が形成された孔内に、金属を充填して金属プラグを形成する。上記絶縁層を、キャパシタンスが比較的小さい有機樹脂で形成しているので、上記金属プラグに信号が伝送される際、上記絶縁層を通過する電磁波エネルギーの減衰を効果的に低減できる。また、上記金属プラグに信号が伝送される際、上記金属プラグの周囲を通過する電磁波エネルギーの漏れを、上記導電膜によって防止できる。したがって、高速伝送が可能であり、かつ、信号劣化の防止が可能な貫通電極構造を製造できる。
【0048】
1実施形態の貫通電極構造の製造方法は、上記導電膜と、上記半導体基板に形成されたグランド線とを接続する工程を備える。
【0049】
上記実施形態によれば、上記導電膜をグランド線に接続するので、上記金属プラグに信号が伝送される際に生じる電磁波の電気力線の全てを、上記導電層に収束できる。したがって、上記電磁波のエネルギーを完全に閉じ込めて、大幅にエネルギー減衰が少なく、その結果、高速信号伝送を高効率に実現可能な貫通電極構造を製造できる。
【0050】
1実施形態の貫通電極構造の製造方法は、上記半導体基板を、この半導体基板の裏面から研磨して、上記半導体基板に形成された孔を貫通孔にする工程を備える。
【0051】
上記実施形態によれば、上記貫通電極を形成する工程の後、上記半導体基板の厚みを薄くするので、上記貫通電極を形成する工程における破損が比較的少なくでき、したがって、上記半導体基板のハンドリングが容易になる。また、上記半導体基板の厚みを薄くするので、この半導体基板を用いた半導体チップを効果的に薄くでき、したがって、厚み方向に複数の半導体チップを積層してなるマルチチップ半導体装置を、効果的に高密度かつ小型にできる。また、上記マルチチップ半導体装置を形成する際に互いに接続される貫通電極構造の長さが、効果的に短くなるので、信号の減衰等が低減されて、優れた電気特性を有する貫通電極構造が得られる。
【0052】
なお、本発明の貫通電極構造の製造方法において、上記半導体基板に形成する孔は、この孔の形成時に、上記半導体基板を貫通してもよい。
【0053】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【0054】
図1は、本発明の第1実施形態の貫通電極構造を備えたマルチチップ半導体装置を示す断面図である。このマルチチップ半導体装置は、半導体チップ11,12を厚み方向に積み重ねて成る積層型であり、各々の半導体チップ11,12は貫通電極21を備える。上記半導体チップ11,12の表面には絶縁膜31が形成されている。この絶縁膜31によって、半導体チップ11,12の表面に形成された回路を覆っている。上記半導体チップ11,12の表面側には、この半導体チップ11,12の回路を貫通電極21に接続する接続パット41を備える。上記半導体チップ11,12の裏面には、絶縁膜51が形成されている。上記半導体チップ11,12の貫通電極21,21は、半導体チップ11,12の表面側の端部と裏面側の端部とに設けられた接続部材61,62によって、互いに接続されている。
【0055】
上記貫通電極21は、上記半導体チップ11,12の厚み方向に延在する略円筒形の金属プラグ22と、この金属プラグ22の外周に配置された筒状の絶縁層23とで構成している。上記絶縁層23は、有機樹脂で形成されており、比誘電率が小さい物質であるのが好ましい。また、数μmの厚膜に形成できる材料が好ましい。
【0056】
上記有機樹脂からなる絶縁層23の材料としては、例えばキシリレンポリマー樹脂(パリレン樹脂:登録商標)を挙げることができる。もしくは、感光性樹脂であり、耐熱性にも優れたカルド型樹脂を挙げることができる。または、ポリイミド樹脂でも構わない。ポリイミド樹脂も耐熱性に優れ、感光性を有する材料の入手も可能である。
【0057】
この貫通電極21は、上記有機樹脂からなる絶縁層23を、上記金属プラグ22の外周に数μmの厚みをなして形成したので、キャパシタンスが従来よりも効果的に低減する。したがって、上記貫通電極21は、高速信号伝送に好適であり、その結果、高速信号処理に好適なマルチチップ半導体装置が実現できる。
【0058】
以下、上記貫通電極構造の製造方法を、図2〜4を参照して説明する。
【0059】
図2は、貫通電極を形成すべき半導体基板10である。この半導体基板10はSi等からなり、素子を作り込んで集積回路を形成した後、表面に絶縁膜31を形成する工程を終えた段階である。貫通電極は、上記半導体基板10がウェハの状態で形成するが、図2には、簡単のため、1チップ領域のみを図示している。この半導体基板10は、素子が形成された素子形成領域1を表面に備え、この素子形成領域1と外部とを接続するための内部配線2を、上記絶縁膜31中に形成している。この絶縁膜31としては、SiO2等の公知の材料が用いられる。
【0060】
まず、図3(a)に示すように、上記絶縁膜31を貫通して半導体基板10に達する孔20を設ける。この孔20は、RIE(反応性イオンエッチング法)、レーザー法などの公知の手法を用いて形成する。本実施形態では、RIEにより、直径20μmの開口を形成した。
【0061】
続いて、図3(b)に示すように、上記半導体基板10上の絶縁膜31の表面と、上記孔20の内側面とに、有機樹脂からなる絶縁層23を形成する。この絶縁層23の材料は、比誘電率が小さいものが好ましい。本実施形態では、気相化学蒸着法により形成するパリレン樹脂が、常温プロセスで形成可能であるので好ましい。
【0062】
まず、アルコール系溶剤によって半導体基板を洗浄し、前処理液に浸した後、乾燥させて、気相化学蒸着法でパリレン樹脂を成膜する。上記孔20の内側面に膜厚5μmの製膜を行う場合、約1.5時間程度を要する。
【0063】
次に、図3(c)に示すように、上記半導体基板の孔20の内側面に絶縁層23が成膜されてなる孔内に、金属プラグ22を形成する。この金属プラグ20の形成方法は特に限定されず、スパッタ法、気相化学蒸着法、メッキ法など、公知の方法で形成することができる。特に、導電性のペーストを用いたスクリーン印刷法は、簡単な工程で孔埋めができるので好ましい。上記導電性のペーストとしては、例えば、数十nmの直径を有する金属微粒子が有機溶剤や還元剤に分散されてなるものが好ましい。
【0064】
本実施形態では、スクリーン印刷により、Cu粒子のペーストを孔内に供給した後、200℃で約30分の焼成を行なって、バルクCuと略同等の電気伝導率をもつ金属プラグを形成した。上記スクリーン印刷は、上記半導体基板の孔20の径にあわせて、20μmの開口を有して厚みが10μmのステンレスマスクを用いて行った。
【0065】
ここで、上記焼成後の金属プラグの体積は、埋め込みを行ったペーストの体積から目減りが生じる。これは、ペースト中の有機溶剤が占めていた体積と、印刷時のスキージの動きによりペースト中に巻き込まれる気泡とに起因するものである。したがって、特に気泡の巻き込みを低減させるために、減圧雰囲気下で印刷を行なうのが好ましい。例えば、スクリーンや印刷すべき半導体基板、ペーストなどを真空チャンバの中に収容可能な印刷機を用いて、5kPaの圧力下で印刷を行なう。その後、常圧に戻すことにより、上記印刷時に巻き込まれた気泡の体積が20分の1程度になる。この後、焼成を行なう。この焼成後の体積の減少分は、有機溶剤の揮発に起因するものが主となるので、減圧を行なわない場合と比較して、体積の減少を大幅に抑制することができる。したがって、3回程度の印刷・焼成プロセスの繰り返しにより、孔内の略全てにCuを埋め込んで、金属プラグ22を形成することができる。
【0066】
ここで、ペースト中に含まれる金属微粒子を、Cuではなく、AuやAgに替えることにより、金属プラグの電気伝導度を上げることができ、さらに損失の少ない貫通電極が得られる。
【0067】
次に、図4(d)に示すように、上記金属プラグ22と、内部配線2とを接続する接続配線71を形成する。まず、上記有機樹脂からなる絶縁層23について、配線2を接続すべき部分に対応する位置に、レーザー工法によって開口部を設ける。この開口部を設けた絶縁層23をマスクとして、ドライエッチング法により、上記絶縁膜31に開口を設ける。
【0068】
その後、上記接続配線71を形成する。この接続配線71は、電解Cuメッキ法を用いて形成するのが好ましい。まず、スパッタ法により、厚みが0.1μmのTi/W(チタン/タングステン)合金層と、厚みが0.15μmのCu層とを形成してシード層を形成する。その後、フォトレジストを塗布して、フォト工程を行なった後、上記配線2の接続部と金属プラグ22とを接続する部分のみを除去する。このレジスト除去部分のみに、電解メッキ法によって、Cu層を5〜10μm程度の厚みに形成する。
【0069】
なお、本実施形態では、上記金属プラグ22と接続配線71とを別々に形成したが、上記金属プラグ22と接続配線71とを同時に形成しても構わない。この場合、上記絶縁層23の形成工程の後、フォトリソグラフィにより、接続配線を形成する箇所と、金属プラグを形成する孔とを除く部分に、レジスト膜を形成する。このレジスト膜は、20μm程度までの厚みに形成する。上記レジスト膜をマスクとして、Cu等を含んだペーストの印刷を行なう。この場合も、減圧雰囲気下で印刷を行なうことにより、焼成後の体積の減少を低減することができる。
【0070】
上記接続配線71を形成した後、図4(e)に示すように、最終絶縁膜81および表面側の接続部材61を形成する。上記最終絶縁膜81は、ポリイミドなどをスピンコートで供給して不要部を除去する工程により形成する。また、上記接続部材61の材料としては、SnPb,SnAgのような低融点合金や、Au,Cu表面にSnメッキを施したもの等を使用できる。
【0071】
さらに、図4(e)の半導体基板10の裏面に、化学機械研磨を施すことによって、上記半導体基板10の裏面部分を研磨除去して、上記金属プラグ22および絶縁層23からなる貫通電極21の端部を露出させる。上記化学機械研磨を行った後は、上記半導体基板10の裏面に、残留応力によるダメージ層が生成され、また、金属プラグ材料などが一面に分布して、信頼性の低下の虞が生じる。したがって、上記半導体基板10の裏面を所定の厚みに亘ってエッチング除去して、上記ダメージ層および金属プラグ材料を除去する。
【0072】
そして、上記接続配線71と同様に、Ti/W合金とCu層とでシード層を形成し、フォトレジストの塗布、露光および現像を行ない、上記シード層を所定形状にエッチングした後、電解メッキ法によってCu層を形成して、裏面の配線(図示せず)を形成する。さらに、裏面に最終絶縁膜82を形成した後、表面側と同様の材料によって裏面側の接続部材62を形成して、図4(f)に示すような半導体チップが完成する。
【0073】
上記貫通電極21を備える複数の半導体チップを、半導体基板10の厚み方向に積み重ねて、表側の接続部材61と裏側の接続部材62とを互いに接続することによって、本発明のマルチチップ半導体装置が得られる。
【0074】
上記マルチチップ半導体装置は、各々の半導体チップが、キャパシタンスが比較的小さい上記貫通電極21を介して接続されているので、信号の劣化が比較的少ない状態で高速信号伝送を行うことができる。したがって、このマルチチップ半導体装置は、小型化と高機能化とを両立することができる。
【0075】
上記実施形態では、上記絶縁層23を気相化学蒸着法で形成したが、他の方法によって形成してもよい。上記絶縁層23を形成する他の工程について、以下、説明する。
【0076】
図3(a)に示す工程を行なって、上記絶縁膜31を貫通して半導体基板10に達する孔20を形成した後、図5(a)に示すように、上記孔20内に樹脂24を埋め込む。この樹脂24を埋め込む方法は、気泡の巻き込みが低減可能であると共に比較的簡易に行なえる点で、減圧下での印刷法が好ましい。上記樹脂24は、感光性を有し、かつ、耐熱性が高い材料が好ましい。このような樹脂の一例として、カルド型樹脂を挙げることができる。上記カルド型樹脂は、比誘電率が3程度であって、SiO2等より低誘電率であるので、電気特性にも優れている。また、高解像性を有するので、10〜15μm径の開口を効果的に形成することができる。
【0077】
上記樹脂24を埋め込んだ後、この樹脂24の中央部分以外の部分にUV(紫外)光を照射し、露光・現像を行って、上記中央部を除去する。ポジ型レジストの場合には、除去すべき中央部のみにUV光を照射する。上記露光・現像工程によって、図5(b)示すように、上記孔20内の樹脂24に、平面において略中央に開口すると共に、軸方向に延びる孔を形成する。
【0078】
この後、図3(c)以降の工程と同様の工程により、上記樹脂24の孔内に金属プラグを形成し、貫通電極を形成する。
【0079】
上記感光性の樹脂24を用いてフォトリソグラフィによって絶縁層を形成する場合、上記金属プラグを埋め込む孔の寸法を、マスクデザインの変更によって容易に変更できる。したがって、絶縁層を気相化学蒸着法により形成する場合と比べて、所望の形状の金属プラグを容易に得ることができる。
【0080】
なお、図5(a)の樹脂24は、感光性樹脂でったが、感光性を有しない樹脂であってもよい。その場合には、上記孔20に樹脂を埋め込んだ後、レジスト材料を塗布し、露光・現像を行って、上記孔20に埋め込んだ樹脂の中央部のみを露出させる。この後、エッチングを行って開口を形成し、図5(b)に示すような孔を樹脂24に形成すればよい。この場合、感光性を有しない樹脂材料を用いることができるので、材料の選択性が広くなるという利点がある。
【0081】
図6は、本発明の第2実施形態のマルチチップ半導体装置を示す断面図である。図6において、11,12は半導体チップであり、210は貫通電極である。また、31は半導体チップ表面の絶縁膜、41はチップ内の配線と接続された接続パッド、51は半導体チップの裏面の絶縁膜、61は半導体チップ間の表面側の接続部材、62は半導体チップの裏面側の接続部材である。
【0082】
上記貫通電極210は、中央部の金属プラグ22と、この金属プラグの外周に形成された絶縁層23と、この絶縁層23の外周に形成された外側導電層25とで構成されている。上記外側導電層25は、半導体チップに形成された回路のグランド線(図示せず)に接続されていることが好ましい。
【0083】
上記貫通電極210は、信号線である金属プラグ22の外側に、絶縁層を介して外側導電層25を有するので、この貫通電極210内を伝わる電磁波エネルギーの漏洩が少なくなり、高速信号伝送に適した貫通電極構造となる。さらに、上記外側導電層25をグランド線と接続することにより、信号線である金属プラグ22に近接して平行にグランド線が延在する伝送線路が形成される。したがって、同軸ケーブルと同様の構造となるため、所定の特性インピーダンスが得られ、その結果、電気信号の全周波数帯域に対して同等の抵抗を有する構造となる。その結果、アナログ信号だけでなく、パルス波でやり取りされるデジタル信号であって、特に、高周波のデジタル信号に対して波形の歪みを防止することができる。すなわち、高速信号伝送に好適な貫通電極が得られる。
【0084】
次に、第2実施形態のマルチチップ半導体装置の製造方法を、図7〜9を参照して説明する。第1実施形態と同一の構成部分には同一の参照番号を付して、詳細な説明を省略する。
【0085】
まず、図7(a)に示すような第1実施形態と同様の素子形成領域1、内部配線2および絶縁膜31が形成された半導体基板10に、図7(b)に示すように、上記絶縁膜31を貫通して半導体基板10に達する孔20を形成する。なお、この工程よりも前に、グランド線3の上方に位置する絶縁膜31の部分を削除して、上記グランド線3を露出させておく。
【0086】
そして、図7(c)に示すように、上記孔20の内側面と、上記半導体基板10上の絶縁膜31の表面とに、外側導電層25を形成する。この外側導電層25の形成方法や材料は特に限定するものではないが、例えば、TiCl4とNH3を原料ガスとした気相化学蒸着法により、TiNを1μmの厚みで形成する。ここで、上記外側導電層25は、上記絶縁膜31の部分が削除されて露出していた上記グランド線3と、接続される。
【0087】
続いて、図8(d)に示すように、上記外側導電層25の表面に絶縁層23を形成し、この後、図8(e)に示すように、金属プラグ22を形成する。上記絶縁層23および金属プラグ22は、第1実施形態と同様の方法で形成する。
【0088】
引き続いて、接続配線71の形成を行う。本実施形態では、上記絶縁層23の下に外側導電層25が存在するので、上記接続配線71を内部配線2に接続する再、上記外側導電層25に対して絶縁する必要がある。そのため、上記絶縁層23の表面から、上記接続配線71に接続すべき内部配線2に達する接続孔を形成し、その後、上記接続孔の内周面を覆う絶縁膜32をさらに形成する。この後、上記内周面に絶縁膜32が形成された接続孔を介して、上記内部配線2と金属プラグ22とを接続する接続配線71を形成する。
【0089】
そして、第1実施形態と同様の方法により、図9に示すような最終絶縁膜81と接続部材61とを形成する。この後、上記半導体基板10の裏面を研磨・エッチング除去して、上記貫通電極210の下端を露出する。そして、上記半導体基板の裏面に最終絶縁膜82および接続部材62を形成して、半導体チップが完成する。
【0090】
上記工程によって形成した複数の半導体チップを厚み方向に積層し、接続部材61,62を互いに接続することによって、図6に示すようなマルチチップ半導体装置が完成する。
【0091】
上記第1および第2実施形態において、上記貫通電極21,210を形成する際、上記絶縁膜31および半導体基板10に形成した孔20は、上記半導体基板10を貫通しない深さに形成したが、上記孔20は、上記半導体基板10を貫通して形成してもよい。この場合、上記半導体基板10を貫通した孔20は、非貫通である場合よりも、内側面に気相化学蒸着法によって絶縁層23を容易に形成することができるという利点を有する。
【0092】
【発明の効果】
以上より明らかなように、本発明の貫通電極構造によれば、半導体基板を貫通する貫通孔と、上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層とを備えるので、上記金属プラグの外側に位置する絶縁層は有機樹脂からなり、比誘電率が比較的小さくてキャパシタンスが比較的小さい。したがって、上記金属プラグに信号が伝送されるとき、上記絶縁層を通過する電磁波エネルギーの減衰を効果的に低減でき、その結果、高速信号伝送が可能であって、伝送信号の劣化を効果的に防止可能な貫通電極構造が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の貫通電極構造を備えたマルチチップ半導体装置を示す断面図である。
【図2】第1実施形態の貫通電極構造を形成すべき半導体基板を示す図である。
【図3】図3(a),(b),(c)は、第1実施形態の貫通電極構造の製造方法を示す工程図である。
【図4】図4(d),(e),(f)は、図3(c)に引き続いて、第1実施形態の貫通電極構造の製造方法を示す工程図である。
【図5】図5は、第1実施形態の貫通電極構造の製造方法について、絶縁層を形成する他の方法を示す工程図である。
【図6】本発明の第2実施形態の貫通電極構造を備えたマルチチップ半導体装置を示す断面図である。
【図7】図7(a),(b),(c)は、第2実施形態の貫通電極構造の製造方法を示す工程図である。
【図8】図8(d),(e),(f)は、図7(c)に引き続いて、第2実施形態の貫通電極構造の製造方法を示す工程図である。
【図9】図9は、図8(f)に引き続いて、第2実施形態の貫通電極構造の製造方法を示す工程図である。
【図10】従来のマルチチップ半導体装置を示す図である。
【図11】従来のマルチチップ半導体装置が備える貫通電極を示す図である。
【図12】信号線とグランド線の等価回路を示す図である。
【符号の説明】
11,12 半導体チップ
21 貫通電極
22 金属プラグ
23 絶縁層
31 表面側の絶縁膜
41 接続パット
51 裏面側の絶縁膜
61 表面側の接続部材
62 裏面側の接続部材
【発明の属する技術分野】
本発明は、貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置に関する。
【0002】
【従来の技術】
近年、携帯電話や携帯情報機器等に代表される電子機器の小型化や軽量化の要求に伴い、回路基板の小型化が求められている。このような要求に対応するため、複数のLSI(大規模集積回路)を集積し、1チップのみで複数の機能を実現するシステムLSI技術が開発されている。これを第1の従来技術という。
【0003】
上記システムLSI技術は、複数の機能を集積化し、電子機器の小型化・高機能化が可能となる点で大きな効果を発揮するが、以下のような問題がある。例えばロジック部とメモリ部等のように、異なるプロセスを経て形成されるデバイスを1チップ化すると、製造工程が増大し、歩留まり率が低下する場合がある。また、メモリチップ等の単一の機能を有するチップよりも寸法が大きくなるので、チップの歩留りが低下し、したがって、製造コストが上昇する場合がある。このように、上記システムLSI技術は、小型化および高機能化の利点と、歩留まり率の低下およびコスト高の欠点とが、トレードオフの関係で発生する。
【0004】
さらに、上記システムLSIの製造に際して、設計の複雑化や、高機能の製造設備を導入する必要性も生じる。このように、高度な設計・製造レベルが要求されるシステムLSIは、近年特に厳しく要求されるタイム・トゥ・マーケット(受注から納品までにかかる時間)の短縮が、困難である。加えて、顧客の注文に応じた少量多品種の生産が前提となるので、設計および設備費用を回収するにあたって、価格の上昇は避け難い。これらのことから、あらゆる電子機器に対して半導体装置を1チップ化しようとするのは、必ずしも効率的ではない。
【0005】
このような1チップのシステムLSIの問題を解決するため、異なるプロセスを経て形成した複数のデバイスを、実装技術により複合化し、システムLSI化する考え方がある。そのような従来技術の一例として、中継基板に複数のチップを搭載してシステム化し、1パッケージとしてユーザーに提供する、いわゆるMCP(マルチ・チップ・パッケージ)を挙げることができる。これを第2の従来技術という。
【0006】
従来のMCPでは、ワイヤボンド技術やC4(controlled collapse chip connection:制御圧壊チップ接続)技術などを利用して、中継基板とチップとの接続を行っている。このMCPでは、上記チップ間の接続を、中継基板上の配線を介して行うので、構造が複雑になり、また、上記チップ数が増大するにつれ、上記中継基板上の配線やワイヤボンド配線が煩雑になるという課題を有する。また、配線を平面的に引き回せなくなるので、多層基板が必要になって、構造の複雑化とコスト上昇を招いたり、ワイヤボンドを行なうための空間上の制約が生じるという課題を有する。
【0007】
さらに、上記MCPは、システムが複雑になるに伴って配線やワイヤ線が長くなるので、電気信号の伝達に遅延が生じ、システムの高速化にも適合しにくいという課題もある。近年の電子機器の高機能化によって、電子回路内でやり取りされるデータ量は増大の一途にあり、クロック周波数も増加していく傾向がある。また、高機能コンピュータのようなハイエンドシステムだけでなく、携帯情報端末のような比較的低価格のシステムにおいても、GHzオーダーの信号伝送が必要とされてきている。このような高速化の要求に対応し難い点から、第2の従来技術としてのMCPは、将来に亘って有効な実装技術とは言えない。
【0008】
上記第1および第2の従来技術の課題を解決するものとして、図10に示すような半導体装置がある(特許文献1:特開平10−223833号公報)。この半導体装置では、デバイスを形成したウエハやチップに貫通電極を形成し、この貫通電極によって、積層した複数個のチップの電気的機械的接続を行う。以下、この技術を第3の従来技術という。
【0009】
図10において、111、112はSi(シリコン)などからなる半導体基板であり、121は上記半導体基板を貫通する穴に形成された貫通電極である。上記貫通電極121は、導体物質からなる金属プラグ122と、この金属プラグ122の周面を覆う絶縁層123とで構成されている。また、低融点金属などからなる接続部材161によって、上記金属プラグ122の端部を互いに接続して、複数の上記半導体基板を接続している。
【0010】
上記第3の従来技術によれば、異なるプロセスを経て形成されたチップ同士を、上記半導体基板111,112を貫通する貫通電極121によって直接接続している。上記チップは、500μm程度の厚みを有するウエハの状態から、薄型加工がなされているため、上記貫通電極の長さはそれよりも小さい。したがって、チップ間の接続を行う配線長は、第2の従来技術よりも短くなるため、高速化が要求されるシステムにも適合しやすい。また、複数のチップを縦方向に積層することから、半導体装置の小型化にも応えることができる。
【0011】
【特許文献1】
特開平10−223833号公報(第1図)
【0012】
【発明が解決しようとする課題】
上記第3の従来技術では、絶縁層123を、SiO2膜(膜厚100nm)とSi3N4膜(膜厚100nm)とを順次積層している。図11は、上記貫通電極の絶縁層123と金属プラグ122とを抜き出して示した模式図である。図11において、122は金属プラグ、230はSi3N4膜、231はSiO2膜である。
【0013】
図11に示す貫通電極の周囲をグランドとし、信号線である金属プラグ122側から順に、膜厚100nmのSi3N4膜230と、膜厚100nmのSiO2膜231とを形成している。両物質の比誘電率は、それぞれ4と7程度であることが知られている。一方、貫通穴の径については数値が示されていないが、仮に20μmであるとする。そうすると、上記貫通電極の単位長さ当たりのキャパシタンスを求めると、約62nFとなる。このキャパシタンスが小さい程、高速信号伝送に有利である。その理由を、以下に詳述する。
【0014】
電気回路において、任意の2点間の電気信号の伝播は、導体を経て行われる。電気信号を伝えるには、電流値の時間的変化が必要であるが、この変化が回路長さに対して十分に遅い(つまり、周波数が小さい)場合、その回路は、集中定数回路と呼ばれる。
【0015】
しかし、近年、電子回路でやり取りされる情報量は増加の一途であるため、回路の動作周波数も増大する傾向にある。上記動作周波数が高くなると、電子回路の回路長に関するデバイスの設計において、電流の時間変化も考慮に入れた設計が必要となる。すなわち、電気信号の伝達を波動として捉える必要があると言える。
【0016】
そこで、導体中の電子の移動により、電磁波が伝わっていく現象を考える。
【0017】
1本の信号線に沿って荷電粒子が伝わっていくと、電気力線がその周囲に発生し、この電気力線は、上記信号線に沿って移動していく。上記電気力線の終端部はグランド線であり、このグランド線に至るまでの物質中の荷電粒子(キャリア)に、上記電気力線が影響を及ぼす。上記信号線とグランド線との間に導体や半導体などがある場合、上記信号線の電荷の移動に伴う電気力線の移動によって、反対電荷のキャリアを誘起して動かすことになる。また、上記信号線とグランド線との間に絶縁体があれば、この絶縁物の分極を促し、それを時間的に変化させる。
【0018】
上記グランド線が信号線から遠くなると、その間に広がる電気力線によって移動する反対電荷や、分極が生じる絶縁体が増大することになるので、この反対電極の移動や分極の生成に要するエネルギーが増大して、電磁波エネルギーの減衰が増大することになる。
【0019】
これらを定量的に説明すると、以下のようになる。図12は、信号線とグランド線の等価回路であり、ΔLは単位長さ当たりのインダクタンスを表し、ΔRは抵抗を表し、ΔCはキャパシタンスを表す。また、100は信号線、101はグランド線である。各キャパシタに印加する電圧をV、各インダクタを流れる電流をIとすると、上記等価回路について、以下の式(1),(2)の関係が成り立つ。
【0020】
【数1】
ここで、zは電磁波の進行方向の座標である。式(1)、(2)よりVを消去すると、
【数2】
が得られる。ここで、
【数3】
とおくと、
【数4】
また、式(4)において、xは信号線の延在方向の座標であり、tは時間であり、eは自然対数の底である。また、式(5)において、kの虚数部が電磁波の減衰を示す。
【0021】
式(5)から分かるように、電磁波の減衰は、線路の抵抗およびキャパシタンスが大きいと大きくなり、インダクタンスが大きいと小さくなる。つまり、同一の抵抗値およびインダクタンスであれば、キャパシタンスが小さい方が信号の減衰が少なく、高周波数の信号伝送には有利である。
【0022】
このことを、図7の貫通電極に当てはめると、絶縁層123の周囲がグランド電位である場合の貫通電極のキャパシタンスは、Siなどからなる半導体基板によって生成される。
【0023】
この場合、Si中の不純物によるキャリア濃度が導体中の自由電子に比べて圧倒的に少ないために、上記Si基板でのキャリアの移動には時間を要する。従って、上記Si基板自体も誘電体として扱う必要がある。すなわち、実際の回路においては存在している図示しないグランド線と、絶縁層123との間に挟まれた上記Si基板の部分の誘電率も加味する必要がある。したがって、上記第3の従来技術における貫通電極のキャパシタンスは、実際には、単位長さ当たり約62nFという上述の概算値よりも大きな値になる。
【0024】
別の見方によれば、上記貫通電極を通る電子で生成される電磁波は、それ自身によってSi基板中に誘起されたホールに影響されて、高速の移動ができなくなる。すなわち、高速の信号伝送ができなくなる。
【0025】
そこで、本発明の目的は、高速信号の遅れや波形の乱れを抑制できる貫通電極構造と、その製造方法を提供することにある。
【0026】
【課題を解決するための手段】
上記目的を達成するため、本発明の貫通電極構造は、半導体基板を貫通する貫通孔と、
上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、
上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層と
を備えることを特徴としている。
【0027】
上記構成によれば、上記金属プラグの外側に絶縁層が位置しており、この絶縁層は有機樹脂からなるので、比誘電率が比較的小さくてキャパシタンスが比較的小さい。したがって、上記金属プラグに信号が伝送されるとき、上記絶縁層を通過する電磁波エネルギーの減衰が、効果的に低減される。したがって、この貫通電極構造は、高速信号伝送を行なうことができ、また、この伝送する信号の劣化を効果的に防止できる。
【0028】
上記貫通電極構造について、例えば、上記半導体基板に形成した直径が20μmの孔に、直径が10μmの金属プラグと、厚みが5μmで有機樹脂からなる絶縁層とを形成して構成した場合、上記有機樹脂を、比誘電率が2.7のキシリレンポリマー樹脂で形成することにより、単位長さ当たりの貫通電極のキャパシタンスが、約0.21nFとなる。したがって、第3の従来技術におけるキャパシタンスが約62nFの絶縁層に対して、約300分の1にキャパシタンスを低減できるので、上記金属プラグの電流値がe分の1にまで減衰する距離は、第3の従来技術に対して17.3倍となる。したがって、本発明によれば、電磁波エネルギーの減衰が小さくなるので、高速信号伝送に適した貫通電極構造が得られる。
【0029】
なお、上記半導体基板は、互いに異なる複数の半導体層からなるものでもよい。また、複数の半導体基板の間に導電層などが介設されたものでもよい。また、上記半導体基板の表面に絶縁層が形成されたものでもよい。上記半導体基板が、複数の半導体基板の間に導電層などが介設されたものや、上記半導体基板の表面に絶縁層が形成されたものである場合、上記有機樹脂からなる絶縁層によって、上記導電層や絶縁層による電磁波エネルギーの減衰を、効果的に低減することができる。
【0030】
本発明の貫通電極構造は、半導体基板を貫通する貫通孔と、
上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、
上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層と、
上記貫通孔内に形成され、上記絶縁層の外側に位置する導電層と
を備えることを特徴としている。
【0031】
上記構成によれば、上記金属プラグの外側に、有機樹脂からなる絶縁層が位置しており、この有機金属からなる絶縁層は、比誘電率が比較的小さくてキャパシタンスが比較的小さい。したがって、上記金属プラグに信号が伝送される際、上記絶縁層を通過する電磁波エネルギーの減衰が効果的に低減されるので、高速信号伝送が可能になると共に、この伝送する信号の劣化を効果的に防止できる。さらに、上記絶縁層の外側に導電層を有するので、上記金属プラグの周囲を通過する電磁波エネルギーの漏れが低減する。したがって、上記貫通電極構造は、金属プラグに信号が伝送される際のエネルギー損失が低減するので、上記信号を効果的に高速伝送できると共に、上記信号の劣化を防止できる。
【0032】
1実施形態の貫通電極構造では、上記導電層は、上記半導体基板に形成されたグランド線に接続されている。
【0033】
上記実施形態によれば、上記導電層がグランド線に接続されるので、上記金属プラグに信号が伝送される際に生じる電磁波の電気力線の全てが、上記導電層に収束する。したがって、上記電磁波のエネルギーが完全に貫通電極構造内に閉じ込められるので、大幅にエネルギー減衰の少ない信号伝送ができる。その結果、上記貫通電極構造は、高速信号伝送を高効率で行なうことができる。
【0034】
なお、上記グランド線は、上記半導体基板に形成された回路に含まれる接地電極や接地線等、どのようなものでもよく、要は、接地電位が得られるものであればよい。
【0035】
本発明の半導体チップは、上記貫通電極構造を備えたことを特徴としている。
【0036】
上記構成によれば、信号劣化が少なくて高速伝送が可能な貫通電極構造が備えるので、動作周波数が比較的高い電子回路が搭載可能な半導体チップが得られる。
【0037】
本発明のマルチチップ半導体装置は、上記半導体チップを少なくとも1つ含む複数の半導体チップを備え、
上記複数の半導体チップは、各々が有する貫通電極を介して互いに接続されていることを特徴としている。
【0038】
上記構成によれば、複数の半導体チップのうちの少なくとも1つが、本発明の貫通電極構造を備えた貫通電極を有するので、動作周波数が比較的高く、かつ、高機能のマルチチップ半導体装置が得られる。
【0039】
本発明の貫通電極構造の製造方法は、半導体基板に、所定の深さの孔を形成する工程と、
上記孔の少なくとも側壁面に、有機樹脂からなる絶縁層を形成する工程と、
上記絶縁層が少なくとも側壁面に形成された孔に、金属を充填して金属プラグを形成する工程と
を含むことを特徴としている。
【0040】
上記構成によれば、上記半導体基板に、例えばエッチングなどにより、所定の深さの孔を形成する。この孔の少なくとも側壁面に、例えば気相化学蒸着法などにより、有機樹脂からなる絶縁層を形成する。この絶縁層が側壁面に形成された孔に、金属を充填して金属プラグを形成する。
【0041】
上記半導体基板の孔の側壁面に形成する絶縁層としては、比誘電率が2.7のキシリレンポリマー樹脂が、貫通電極構造のキャパシタンスを大幅に低減可能な点で好ましい。また、上記キシリレンポリマーは、室温の蒸着プロセスによって、滑らかで厚い膜を形成でき、ガスの透過性が少なく、さらに、耐有機溶剤性、耐酸性および耐アルカリ性に優れる点で好ましい。したがって、高速伝送可能で高信頼の貫通電極構造を、比較的容易に製造できる。
【0042】
上記半導体基板の孔の側壁面に形成する絶縁膜として、若しくは、比誘電率が3.2程度のポリイミド樹脂でもよい。液状樹脂を微小粒径の霧状にし、対象物に噴霧する、いわゆるスプレーコーティングの手法を用いれば、蒸着プロセスを用いることなく、孔壁面へのコーティングが可能である。
【0043】
本発明の貫通電極構造の製造方法は、半導体基板に、所定の深さを有する孔を形成する工程と、
上記孔に、感光性を有する樹脂を充填する工程と、
上記充填された樹脂に、平面において略中央に位置すると共に長手方向に延在する孔を、フォトリソグラフィによって形成する工程と、
上記樹脂に形成された孔に、金属を充填して金属プラグを形成する工程と
を備えることを特徴としている。
【0044】
上記構成によれば、上記半導体基板に形成した孔に、感光性を有する樹脂を充填した後、フォトリソグラフィによって、平面において略中央に位置すると共に長手方向に延在する孔を形成する。したがって、この孔は、側壁面が比較的滑らかに形成される。また、上記感光性樹脂に形成する孔は、フォトリソグラフィに用いるマスクデザインを変更することによって、異なる寸法のものが容易に得られる。したがって、上記金属プラグに伝送する信号に応じて、上記感光性樹脂からなる絶縁層の厚みを、容易に適宜設定することができる。また、例えば、上記感光性樹脂としてカルド型樹脂を用いることにより、高解像度の現像が可能となるので、上記半導体基板に形成する素子の仕様に応じて、様々の寸法の貫通電極デザインに対応できる。また、上記カルド型樹脂は、比誘電率がSiO2よりも小さいので、高速信号伝送に適した貫通電極構造が得られる。
【0045】
若しくは、感光性樹脂として、感光性ポリイミドでもかまわない。その場合においても、比誘電率がSiO2よりも小さいので、高速信号伝送に適した貫通電極を得ることができる。
【0046】
本発明の貫通電極構造の製造方法は、半導体基板に、所定の深さを有する孔を形成する工程と、
上記孔の少なくとも側壁面に、導電膜を形成する工程と、
上記導電膜の表面に、有機樹脂からなる絶縁層を形成する工程と、
上記導電膜および絶縁層が形成された孔内に、金属を充填して金属プラグを形成する工程と
を含むことを特徴としている。
【0047】
上記構成によれば、上記半導体基板に所定深さの孔を形成し、この孔の少なくとも側壁面に、導電膜を形成する。この導電膜の表面に、有機樹脂からなる絶縁層を形成し、上記導電膜および絶縁層が形成された孔内に、金属を充填して金属プラグを形成する。上記絶縁層を、キャパシタンスが比較的小さい有機樹脂で形成しているので、上記金属プラグに信号が伝送される際、上記絶縁層を通過する電磁波エネルギーの減衰を効果的に低減できる。また、上記金属プラグに信号が伝送される際、上記金属プラグの周囲を通過する電磁波エネルギーの漏れを、上記導電膜によって防止できる。したがって、高速伝送が可能であり、かつ、信号劣化の防止が可能な貫通電極構造を製造できる。
【0048】
1実施形態の貫通電極構造の製造方法は、上記導電膜と、上記半導体基板に形成されたグランド線とを接続する工程を備える。
【0049】
上記実施形態によれば、上記導電膜をグランド線に接続するので、上記金属プラグに信号が伝送される際に生じる電磁波の電気力線の全てを、上記導電層に収束できる。したがって、上記電磁波のエネルギーを完全に閉じ込めて、大幅にエネルギー減衰が少なく、その結果、高速信号伝送を高効率に実現可能な貫通電極構造を製造できる。
【0050】
1実施形態の貫通電極構造の製造方法は、上記半導体基板を、この半導体基板の裏面から研磨して、上記半導体基板に形成された孔を貫通孔にする工程を備える。
【0051】
上記実施形態によれば、上記貫通電極を形成する工程の後、上記半導体基板の厚みを薄くするので、上記貫通電極を形成する工程における破損が比較的少なくでき、したがって、上記半導体基板のハンドリングが容易になる。また、上記半導体基板の厚みを薄くするので、この半導体基板を用いた半導体チップを効果的に薄くでき、したがって、厚み方向に複数の半導体チップを積層してなるマルチチップ半導体装置を、効果的に高密度かつ小型にできる。また、上記マルチチップ半導体装置を形成する際に互いに接続される貫通電極構造の長さが、効果的に短くなるので、信号の減衰等が低減されて、優れた電気特性を有する貫通電極構造が得られる。
【0052】
なお、本発明の貫通電極構造の製造方法において、上記半導体基板に形成する孔は、この孔の形成時に、上記半導体基板を貫通してもよい。
【0053】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【0054】
図1は、本発明の第1実施形態の貫通電極構造を備えたマルチチップ半導体装置を示す断面図である。このマルチチップ半導体装置は、半導体チップ11,12を厚み方向に積み重ねて成る積層型であり、各々の半導体チップ11,12は貫通電極21を備える。上記半導体チップ11,12の表面には絶縁膜31が形成されている。この絶縁膜31によって、半導体チップ11,12の表面に形成された回路を覆っている。上記半導体チップ11,12の表面側には、この半導体チップ11,12の回路を貫通電極21に接続する接続パット41を備える。上記半導体チップ11,12の裏面には、絶縁膜51が形成されている。上記半導体チップ11,12の貫通電極21,21は、半導体チップ11,12の表面側の端部と裏面側の端部とに設けられた接続部材61,62によって、互いに接続されている。
【0055】
上記貫通電極21は、上記半導体チップ11,12の厚み方向に延在する略円筒形の金属プラグ22と、この金属プラグ22の外周に配置された筒状の絶縁層23とで構成している。上記絶縁層23は、有機樹脂で形成されており、比誘電率が小さい物質であるのが好ましい。また、数μmの厚膜に形成できる材料が好ましい。
【0056】
上記有機樹脂からなる絶縁層23の材料としては、例えばキシリレンポリマー樹脂(パリレン樹脂:登録商標)を挙げることができる。もしくは、感光性樹脂であり、耐熱性にも優れたカルド型樹脂を挙げることができる。または、ポリイミド樹脂でも構わない。ポリイミド樹脂も耐熱性に優れ、感光性を有する材料の入手も可能である。
【0057】
この貫通電極21は、上記有機樹脂からなる絶縁層23を、上記金属プラグ22の外周に数μmの厚みをなして形成したので、キャパシタンスが従来よりも効果的に低減する。したがって、上記貫通電極21は、高速信号伝送に好適であり、その結果、高速信号処理に好適なマルチチップ半導体装置が実現できる。
【0058】
以下、上記貫通電極構造の製造方法を、図2〜4を参照して説明する。
【0059】
図2は、貫通電極を形成すべき半導体基板10である。この半導体基板10はSi等からなり、素子を作り込んで集積回路を形成した後、表面に絶縁膜31を形成する工程を終えた段階である。貫通電極は、上記半導体基板10がウェハの状態で形成するが、図2には、簡単のため、1チップ領域のみを図示している。この半導体基板10は、素子が形成された素子形成領域1を表面に備え、この素子形成領域1と外部とを接続するための内部配線2を、上記絶縁膜31中に形成している。この絶縁膜31としては、SiO2等の公知の材料が用いられる。
【0060】
まず、図3(a)に示すように、上記絶縁膜31を貫通して半導体基板10に達する孔20を設ける。この孔20は、RIE(反応性イオンエッチング法)、レーザー法などの公知の手法を用いて形成する。本実施形態では、RIEにより、直径20μmの開口を形成した。
【0061】
続いて、図3(b)に示すように、上記半導体基板10上の絶縁膜31の表面と、上記孔20の内側面とに、有機樹脂からなる絶縁層23を形成する。この絶縁層23の材料は、比誘電率が小さいものが好ましい。本実施形態では、気相化学蒸着法により形成するパリレン樹脂が、常温プロセスで形成可能であるので好ましい。
【0062】
まず、アルコール系溶剤によって半導体基板を洗浄し、前処理液に浸した後、乾燥させて、気相化学蒸着法でパリレン樹脂を成膜する。上記孔20の内側面に膜厚5μmの製膜を行う場合、約1.5時間程度を要する。
【0063】
次に、図3(c)に示すように、上記半導体基板の孔20の内側面に絶縁層23が成膜されてなる孔内に、金属プラグ22を形成する。この金属プラグ20の形成方法は特に限定されず、スパッタ法、気相化学蒸着法、メッキ法など、公知の方法で形成することができる。特に、導電性のペーストを用いたスクリーン印刷法は、簡単な工程で孔埋めができるので好ましい。上記導電性のペーストとしては、例えば、数十nmの直径を有する金属微粒子が有機溶剤や還元剤に分散されてなるものが好ましい。
【0064】
本実施形態では、スクリーン印刷により、Cu粒子のペーストを孔内に供給した後、200℃で約30分の焼成を行なって、バルクCuと略同等の電気伝導率をもつ金属プラグを形成した。上記スクリーン印刷は、上記半導体基板の孔20の径にあわせて、20μmの開口を有して厚みが10μmのステンレスマスクを用いて行った。
【0065】
ここで、上記焼成後の金属プラグの体積は、埋め込みを行ったペーストの体積から目減りが生じる。これは、ペースト中の有機溶剤が占めていた体積と、印刷時のスキージの動きによりペースト中に巻き込まれる気泡とに起因するものである。したがって、特に気泡の巻き込みを低減させるために、減圧雰囲気下で印刷を行なうのが好ましい。例えば、スクリーンや印刷すべき半導体基板、ペーストなどを真空チャンバの中に収容可能な印刷機を用いて、5kPaの圧力下で印刷を行なう。その後、常圧に戻すことにより、上記印刷時に巻き込まれた気泡の体積が20分の1程度になる。この後、焼成を行なう。この焼成後の体積の減少分は、有機溶剤の揮発に起因するものが主となるので、減圧を行なわない場合と比較して、体積の減少を大幅に抑制することができる。したがって、3回程度の印刷・焼成プロセスの繰り返しにより、孔内の略全てにCuを埋め込んで、金属プラグ22を形成することができる。
【0066】
ここで、ペースト中に含まれる金属微粒子を、Cuではなく、AuやAgに替えることにより、金属プラグの電気伝導度を上げることができ、さらに損失の少ない貫通電極が得られる。
【0067】
次に、図4(d)に示すように、上記金属プラグ22と、内部配線2とを接続する接続配線71を形成する。まず、上記有機樹脂からなる絶縁層23について、配線2を接続すべき部分に対応する位置に、レーザー工法によって開口部を設ける。この開口部を設けた絶縁層23をマスクとして、ドライエッチング法により、上記絶縁膜31に開口を設ける。
【0068】
その後、上記接続配線71を形成する。この接続配線71は、電解Cuメッキ法を用いて形成するのが好ましい。まず、スパッタ法により、厚みが0.1μmのTi/W(チタン/タングステン)合金層と、厚みが0.15μmのCu層とを形成してシード層を形成する。その後、フォトレジストを塗布して、フォト工程を行なった後、上記配線2の接続部と金属プラグ22とを接続する部分のみを除去する。このレジスト除去部分のみに、電解メッキ法によって、Cu層を5〜10μm程度の厚みに形成する。
【0069】
なお、本実施形態では、上記金属プラグ22と接続配線71とを別々に形成したが、上記金属プラグ22と接続配線71とを同時に形成しても構わない。この場合、上記絶縁層23の形成工程の後、フォトリソグラフィにより、接続配線を形成する箇所と、金属プラグを形成する孔とを除く部分に、レジスト膜を形成する。このレジスト膜は、20μm程度までの厚みに形成する。上記レジスト膜をマスクとして、Cu等を含んだペーストの印刷を行なう。この場合も、減圧雰囲気下で印刷を行なうことにより、焼成後の体積の減少を低減することができる。
【0070】
上記接続配線71を形成した後、図4(e)に示すように、最終絶縁膜81および表面側の接続部材61を形成する。上記最終絶縁膜81は、ポリイミドなどをスピンコートで供給して不要部を除去する工程により形成する。また、上記接続部材61の材料としては、SnPb,SnAgのような低融点合金や、Au,Cu表面にSnメッキを施したもの等を使用できる。
【0071】
さらに、図4(e)の半導体基板10の裏面に、化学機械研磨を施すことによって、上記半導体基板10の裏面部分を研磨除去して、上記金属プラグ22および絶縁層23からなる貫通電極21の端部を露出させる。上記化学機械研磨を行った後は、上記半導体基板10の裏面に、残留応力によるダメージ層が生成され、また、金属プラグ材料などが一面に分布して、信頼性の低下の虞が生じる。したがって、上記半導体基板10の裏面を所定の厚みに亘ってエッチング除去して、上記ダメージ層および金属プラグ材料を除去する。
【0072】
そして、上記接続配線71と同様に、Ti/W合金とCu層とでシード層を形成し、フォトレジストの塗布、露光および現像を行ない、上記シード層を所定形状にエッチングした後、電解メッキ法によってCu層を形成して、裏面の配線(図示せず)を形成する。さらに、裏面に最終絶縁膜82を形成した後、表面側と同様の材料によって裏面側の接続部材62を形成して、図4(f)に示すような半導体チップが完成する。
【0073】
上記貫通電極21を備える複数の半導体チップを、半導体基板10の厚み方向に積み重ねて、表側の接続部材61と裏側の接続部材62とを互いに接続することによって、本発明のマルチチップ半導体装置が得られる。
【0074】
上記マルチチップ半導体装置は、各々の半導体チップが、キャパシタンスが比較的小さい上記貫通電極21を介して接続されているので、信号の劣化が比較的少ない状態で高速信号伝送を行うことができる。したがって、このマルチチップ半導体装置は、小型化と高機能化とを両立することができる。
【0075】
上記実施形態では、上記絶縁層23を気相化学蒸着法で形成したが、他の方法によって形成してもよい。上記絶縁層23を形成する他の工程について、以下、説明する。
【0076】
図3(a)に示す工程を行なって、上記絶縁膜31を貫通して半導体基板10に達する孔20を形成した後、図5(a)に示すように、上記孔20内に樹脂24を埋め込む。この樹脂24を埋め込む方法は、気泡の巻き込みが低減可能であると共に比較的簡易に行なえる点で、減圧下での印刷法が好ましい。上記樹脂24は、感光性を有し、かつ、耐熱性が高い材料が好ましい。このような樹脂の一例として、カルド型樹脂を挙げることができる。上記カルド型樹脂は、比誘電率が3程度であって、SiO2等より低誘電率であるので、電気特性にも優れている。また、高解像性を有するので、10〜15μm径の開口を効果的に形成することができる。
【0077】
上記樹脂24を埋め込んだ後、この樹脂24の中央部分以外の部分にUV(紫外)光を照射し、露光・現像を行って、上記中央部を除去する。ポジ型レジストの場合には、除去すべき中央部のみにUV光を照射する。上記露光・現像工程によって、図5(b)示すように、上記孔20内の樹脂24に、平面において略中央に開口すると共に、軸方向に延びる孔を形成する。
【0078】
この後、図3(c)以降の工程と同様の工程により、上記樹脂24の孔内に金属プラグを形成し、貫通電極を形成する。
【0079】
上記感光性の樹脂24を用いてフォトリソグラフィによって絶縁層を形成する場合、上記金属プラグを埋め込む孔の寸法を、マスクデザインの変更によって容易に変更できる。したがって、絶縁層を気相化学蒸着法により形成する場合と比べて、所望の形状の金属プラグを容易に得ることができる。
【0080】
なお、図5(a)の樹脂24は、感光性樹脂でったが、感光性を有しない樹脂であってもよい。その場合には、上記孔20に樹脂を埋め込んだ後、レジスト材料を塗布し、露光・現像を行って、上記孔20に埋め込んだ樹脂の中央部のみを露出させる。この後、エッチングを行って開口を形成し、図5(b)に示すような孔を樹脂24に形成すればよい。この場合、感光性を有しない樹脂材料を用いることができるので、材料の選択性が広くなるという利点がある。
【0081】
図6は、本発明の第2実施形態のマルチチップ半導体装置を示す断面図である。図6において、11,12は半導体チップであり、210は貫通電極である。また、31は半導体チップ表面の絶縁膜、41はチップ内の配線と接続された接続パッド、51は半導体チップの裏面の絶縁膜、61は半導体チップ間の表面側の接続部材、62は半導体チップの裏面側の接続部材である。
【0082】
上記貫通電極210は、中央部の金属プラグ22と、この金属プラグの外周に形成された絶縁層23と、この絶縁層23の外周に形成された外側導電層25とで構成されている。上記外側導電層25は、半導体チップに形成された回路のグランド線(図示せず)に接続されていることが好ましい。
【0083】
上記貫通電極210は、信号線である金属プラグ22の外側に、絶縁層を介して外側導電層25を有するので、この貫通電極210内を伝わる電磁波エネルギーの漏洩が少なくなり、高速信号伝送に適した貫通電極構造となる。さらに、上記外側導電層25をグランド線と接続することにより、信号線である金属プラグ22に近接して平行にグランド線が延在する伝送線路が形成される。したがって、同軸ケーブルと同様の構造となるため、所定の特性インピーダンスが得られ、その結果、電気信号の全周波数帯域に対して同等の抵抗を有する構造となる。その結果、アナログ信号だけでなく、パルス波でやり取りされるデジタル信号であって、特に、高周波のデジタル信号に対して波形の歪みを防止することができる。すなわち、高速信号伝送に好適な貫通電極が得られる。
【0084】
次に、第2実施形態のマルチチップ半導体装置の製造方法を、図7〜9を参照して説明する。第1実施形態と同一の構成部分には同一の参照番号を付して、詳細な説明を省略する。
【0085】
まず、図7(a)に示すような第1実施形態と同様の素子形成領域1、内部配線2および絶縁膜31が形成された半導体基板10に、図7(b)に示すように、上記絶縁膜31を貫通して半導体基板10に達する孔20を形成する。なお、この工程よりも前に、グランド線3の上方に位置する絶縁膜31の部分を削除して、上記グランド線3を露出させておく。
【0086】
そして、図7(c)に示すように、上記孔20の内側面と、上記半導体基板10上の絶縁膜31の表面とに、外側導電層25を形成する。この外側導電層25の形成方法や材料は特に限定するものではないが、例えば、TiCl4とNH3を原料ガスとした気相化学蒸着法により、TiNを1μmの厚みで形成する。ここで、上記外側導電層25は、上記絶縁膜31の部分が削除されて露出していた上記グランド線3と、接続される。
【0087】
続いて、図8(d)に示すように、上記外側導電層25の表面に絶縁層23を形成し、この後、図8(e)に示すように、金属プラグ22を形成する。上記絶縁層23および金属プラグ22は、第1実施形態と同様の方法で形成する。
【0088】
引き続いて、接続配線71の形成を行う。本実施形態では、上記絶縁層23の下に外側導電層25が存在するので、上記接続配線71を内部配線2に接続する再、上記外側導電層25に対して絶縁する必要がある。そのため、上記絶縁層23の表面から、上記接続配線71に接続すべき内部配線2に達する接続孔を形成し、その後、上記接続孔の内周面を覆う絶縁膜32をさらに形成する。この後、上記内周面に絶縁膜32が形成された接続孔を介して、上記内部配線2と金属プラグ22とを接続する接続配線71を形成する。
【0089】
そして、第1実施形態と同様の方法により、図9に示すような最終絶縁膜81と接続部材61とを形成する。この後、上記半導体基板10の裏面を研磨・エッチング除去して、上記貫通電極210の下端を露出する。そして、上記半導体基板の裏面に最終絶縁膜82および接続部材62を形成して、半導体チップが完成する。
【0090】
上記工程によって形成した複数の半導体チップを厚み方向に積層し、接続部材61,62を互いに接続することによって、図6に示すようなマルチチップ半導体装置が完成する。
【0091】
上記第1および第2実施形態において、上記貫通電極21,210を形成する際、上記絶縁膜31および半導体基板10に形成した孔20は、上記半導体基板10を貫通しない深さに形成したが、上記孔20は、上記半導体基板10を貫通して形成してもよい。この場合、上記半導体基板10を貫通した孔20は、非貫通である場合よりも、内側面に気相化学蒸着法によって絶縁層23を容易に形成することができるという利点を有する。
【0092】
【発明の効果】
以上より明らかなように、本発明の貫通電極構造によれば、半導体基板を貫通する貫通孔と、上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層とを備えるので、上記金属プラグの外側に位置する絶縁層は有機樹脂からなり、比誘電率が比較的小さくてキャパシタンスが比較的小さい。したがって、上記金属プラグに信号が伝送されるとき、上記絶縁層を通過する電磁波エネルギーの減衰を効果的に低減でき、その結果、高速信号伝送が可能であって、伝送信号の劣化を効果的に防止可能な貫通電極構造が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の貫通電極構造を備えたマルチチップ半導体装置を示す断面図である。
【図2】第1実施形態の貫通電極構造を形成すべき半導体基板を示す図である。
【図3】図3(a),(b),(c)は、第1実施形態の貫通電極構造の製造方法を示す工程図である。
【図4】図4(d),(e),(f)は、図3(c)に引き続いて、第1実施形態の貫通電極構造の製造方法を示す工程図である。
【図5】図5は、第1実施形態の貫通電極構造の製造方法について、絶縁層を形成する他の方法を示す工程図である。
【図6】本発明の第2実施形態の貫通電極構造を備えたマルチチップ半導体装置を示す断面図である。
【図7】図7(a),(b),(c)は、第2実施形態の貫通電極構造の製造方法を示す工程図である。
【図8】図8(d),(e),(f)は、図7(c)に引き続いて、第2実施形態の貫通電極構造の製造方法を示す工程図である。
【図9】図9は、図8(f)に引き続いて、第2実施形態の貫通電極構造の製造方法を示す工程図である。
【図10】従来のマルチチップ半導体装置を示す図である。
【図11】従来のマルチチップ半導体装置が備える貫通電極を示す図である。
【図12】信号線とグランド線の等価回路を示す図である。
【符号の説明】
11,12 半導体チップ
21 貫通電極
22 金属プラグ
23 絶縁層
31 表面側の絶縁膜
41 接続パット
51 裏面側の絶縁膜
61 表面側の接続部材
62 裏面側の接続部材
Claims (10)
- 半導体基板を貫通する貫通孔と、
上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、
上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層と
を備えることを特徴とする貫通電極構造。 - 半導体基板を貫通する貫通孔と、
上記貫通孔内に形成され、この貫通孔の軸方向に延在する金属プラグと、
上記貫通孔内に形成され、上記金属プラグの外側に位置すると共に有機樹脂からなる絶縁層と、
上記貫通孔内に形成され、上記絶縁層の外側に位置する導電層と
を備えることを特徴とする貫通電極構造。 - 請求項2に記載の貫通電極構造において、
上記導電層は、上記半導体基板に形成されたグランド線に接続されていることを特徴とする貫通電極構造。 - 請求項1乃至3のいずれか1つに記載の貫通電極構造を備えた半導体チップ。
- 請求項4に記載の半導体チップを少なくとも1つ含む複数の半導体チップを備え、
上記複数の半導体チップは、各々が有する貫通電極を介して互いに接続されていることを特徴とするマルチチップ半導体装置。 - 半導体基板に、所定の深さの孔を形成する工程と、
上記孔の少なくとも側壁面に、有機樹脂からなる絶縁層を形成する工程と、
上記絶縁層が少なくとも側壁面に形成された孔に、金属を充填して金属プラグを形成する工程と
を含むことを特徴とする貫通電極構造の製造方法。 - 半導体基板に、所定の深さを有する孔を形成する工程と、
上記孔に、感光性を有する樹脂を充填する工程と、
上記充填された樹脂に、平面において略中央に位置すると共に長手方向に延在する孔を、フォトリソグラフィによって形成する工程と、
上記樹脂に形成された孔に、金属を充填して金属プラグを形成する工程と
を備えることを特徴とする貫通電極構造の製造方法。 - 半導体基板に、所定の深さを有する孔を形成する工程と、
上記孔の少なくとも側壁面に、導電膜を形成する工程と、
上記導電膜の表面に、有機樹脂からなる絶縁層を形成する工程と、
上記導電膜および絶縁層が形成された孔内に、金属を充填して金属プラグを形成する工程と
を含むことを特徴とする貫通電極構造の製造方法。 - 請求項8に記載の貫通電極構造の製造方法において、
上記導電膜と、上記半導体基板に形成されたグランド線とを接続する工程を備えることを特徴とする貫通電極構造の製造方法。 - 請求項6から請求項9にいずれか1つに記載の貫通電極構造の製造方法において、
上記半導体基板を、この半導体基板の裏面から研磨して、上記半導体基板に形成された孔を貫通孔にする工程を備えることを特徴とする貫通電極構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003189413A JP2005026405A (ja) | 2003-07-01 | 2003-07-01 | 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003189413A JP2005026405A (ja) | 2003-07-01 | 2003-07-01 | 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005026405A true JP2005026405A (ja) | 2005-01-27 |
Family
ID=34187633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003189413A Pending JP2005026405A (ja) | 2003-07-01 | 2003-07-01 | 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005026405A (ja) |
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066412A (ja) * | 2004-08-24 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置および半導体装置製造方法 |
WO2006087957A1 (ja) * | 2005-02-17 | 2006-08-24 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、半導体装置 |
JP2007220781A (ja) * | 2006-02-15 | 2007-08-30 | Fujikura Ltd | 貫通電極基板及びその製造方法 |
KR100800161B1 (ko) | 2006-09-30 | 2008-02-01 | 주식회사 하이닉스반도체 | 관통 실리콘 비아 형성방법 |
JP2009503809A (ja) * | 2005-06-14 | 2009-01-29 | キュービック・ウエハ・インコーポレーテッド | 背面対前面バイアプロセス |
JP2009021604A (ja) * | 2007-07-12 | 2009-01-29 | Dongbu Hitek Co Ltd | 半導体チップとその製造方法及びこれを有する積層パッケージ |
KR100919860B1 (ko) * | 2007-11-26 | 2009-09-30 | 파워테크 테크놀로지 인코포레이티드 | Tsv를 가지는 반도체 칩 디바이스 및 그 제조방법 |
KR101104962B1 (ko) | 2008-11-28 | 2012-01-12 | 한국전자통신연구원 | 관통 비아 제조 방법 |
DE102011000926A1 (de) * | 2011-01-03 | 2012-07-05 | Nanya Technology Corporation | Integrierte Schaltkreis-Anordnung und Verfahren zum Anfertigen derselben |
KR101178839B1 (ko) | 2008-05-28 | 2012-09-03 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 |
US8278738B2 (en) | 2005-02-17 | 2012-10-02 | Sharp Kabushiki Kaisha | Method of producing semiconductor device and semiconductor device |
JP2012221975A (ja) * | 2011-04-04 | 2012-11-12 | Panasonic Corp | インターポーザおよびその製造方法 |
US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8324715B2 (en) | 2010-08-10 | 2012-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2013074275A (ja) * | 2011-09-29 | 2013-04-22 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
US8492902B2 (en) | 2010-09-27 | 2013-07-23 | Samsung Electronics Co., Ltd. | Multi-layer TSV insulation and methods of fabricating the same |
JP2013201353A (ja) * | 2012-03-26 | 2013-10-03 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
JP2014057065A (ja) * | 2012-09-12 | 2014-03-27 | Samsung Electronics Co Ltd | Tsv構造を備える集積回路素子及びその製造方法 |
US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
WO2015134279A1 (en) * | 2014-03-04 | 2015-09-11 | Qualcomm Incorporated | Substrate with conductive vias |
KR101585217B1 (ko) * | 2009-10-30 | 2016-01-14 | 삼성전자주식회사 | 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들 |
US9305960B2 (en) | 2014-04-04 | 2016-04-05 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US10090352B2 (en) | 2012-05-31 | 2018-10-02 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device and semiconductor device |
-
2003
- 2003-07-01 JP JP2003189413A patent/JP2005026405A/ja active Pending
Cited By (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066412A (ja) * | 2004-08-24 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置および半導体装置製造方法 |
US8278738B2 (en) | 2005-02-17 | 2012-10-02 | Sharp Kabushiki Kaisha | Method of producing semiconductor device and semiconductor device |
WO2006087957A1 (ja) * | 2005-02-17 | 2006-08-24 | Sharp Kabushiki Kaisha | 半導体装置の製造方法、半導体装置 |
US9754907B2 (en) | 2005-06-14 | 2017-09-05 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
JP2009503809A (ja) * | 2005-06-14 | 2009-01-29 | キュービック・ウエハ・インコーポレーテッド | 背面対前面バイアプロセス |
US10340239B2 (en) | 2005-06-14 | 2019-07-02 | Cufer Asset Ltd. L.L.C | Tooling for coupling multiple electronic chips |
US8846445B2 (en) | 2005-06-14 | 2014-09-30 | Cufer Asset Ltd. L.L.C. | Inverse chip connector |
US9324629B2 (en) | 2005-06-14 | 2016-04-26 | Cufer Asset Ltd. L.L.C. | Tooling for coupling multiple electronic chips |
US9147635B2 (en) | 2005-06-14 | 2015-09-29 | Cufer Asset Ltd. L.L.C. | Contact-based encapsulation |
JP2007220781A (ja) * | 2006-02-15 | 2007-08-30 | Fujikura Ltd | 貫通電極基板及びその製造方法 |
US7691748B2 (en) | 2006-09-30 | 2010-04-06 | Hynix Semiconductor Inc. | Through-silicon via and method for forming the same |
KR100800161B1 (ko) | 2006-09-30 | 2008-02-01 | 주식회사 하이닉스반도체 | 관통 실리콘 비아 형성방법 |
US8704347B2 (en) | 2006-11-22 | 2014-04-22 | Tessera, Inc. | Packaged semiconductor chips |
US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
US9070678B2 (en) | 2006-11-22 | 2015-06-30 | Tessera, Inc. | Packaged semiconductor chips with array |
US8653644B2 (en) | 2006-11-22 | 2014-02-18 | Tessera, Inc. | Packaged semiconductor chips with array |
US8405196B2 (en) | 2007-03-05 | 2013-03-26 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8310036B2 (en) | 2007-03-05 | 2012-11-13 | DigitalOptics Corporation Europe Limited | Chips having rear contacts connected by through vias to front contacts |
US8735205B2 (en) | 2007-03-05 | 2014-05-27 | Invensas Corporation | Chips having rear contacts connected by through vias to front contacts |
JP2009021604A (ja) * | 2007-07-12 | 2009-01-29 | Dongbu Hitek Co Ltd | 半導体チップとその製造方法及びこれを有する積層パッケージ |
US8735287B2 (en) | 2007-07-31 | 2014-05-27 | Invensas Corp. | Semiconductor packaging process using through silicon vias |
KR100919860B1 (ko) * | 2007-11-26 | 2009-09-30 | 파워테크 테크놀로지 인코포레이티드 | Tsv를 가지는 반도체 칩 디바이스 및 그 제조방법 |
KR101178839B1 (ko) | 2008-05-28 | 2012-09-03 | 에스케이하이닉스 주식회사 | 적층 반도체 패키지 |
KR101104962B1 (ko) | 2008-11-28 | 2012-01-12 | 한국전자통신연구원 | 관통 비아 제조 방법 |
KR101585217B1 (ko) * | 2009-10-30 | 2016-01-14 | 삼성전자주식회사 | 재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들 |
US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US8796135B2 (en) | 2010-07-23 | 2014-08-05 | Tessera, Inc. | Microelectronic elements with rear contacts connected with via first or via middle structures |
US8324715B2 (en) | 2010-08-10 | 2012-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
US9362203B2 (en) | 2010-09-17 | 2016-06-07 | Tessera, Inc. | Staged via formation from both sides of chip |
US9847277B2 (en) | 2010-09-17 | 2017-12-19 | Tessera, Inc. | Staged via formation from both sides of chip |
US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
US8809190B2 (en) | 2010-09-17 | 2014-08-19 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8610259B2 (en) | 2010-09-17 | 2013-12-17 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8847380B2 (en) | 2010-09-17 | 2014-09-30 | Tessera, Inc. | Staged via formation from both sides of chip |
US9355948B2 (en) | 2010-09-17 | 2016-05-31 | Tessera, Inc. | Multi-function and shielded 3D interconnects |
US8492902B2 (en) | 2010-09-27 | 2013-07-23 | Samsung Electronics Co., Ltd. | Multi-layer TSV insulation and methods of fabricating the same |
US8736066B2 (en) | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US9099296B2 (en) | 2010-12-02 | 2015-08-04 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages with plural active chips |
US8587126B2 (en) | 2010-12-02 | 2013-11-19 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
US9269692B2 (en) | 2010-12-02 | 2016-02-23 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
US8637968B2 (en) | 2010-12-02 | 2014-01-28 | Tessera, Inc. | Stacked microelectronic assembly having interposer connecting active chips |
US9224649B2 (en) | 2010-12-08 | 2015-12-29 | Tessera, Inc. | Compliant interconnects in wafers |
US8796828B2 (en) | 2010-12-08 | 2014-08-05 | Tessera, Inc. | Compliant interconnects in wafers |
US8610264B2 (en) | 2010-12-08 | 2013-12-17 | Tessera, Inc. | Compliant interconnects in wafers |
DE102011000926A1 (de) * | 2011-01-03 | 2012-07-05 | Nanya Technology Corporation | Integrierte Schaltkreis-Anordnung und Verfahren zum Anfertigen derselben |
JP2012221975A (ja) * | 2011-04-04 | 2012-11-12 | Panasonic Corp | インターポーザおよびその製造方法 |
JP2013074275A (ja) * | 2011-09-29 | 2013-04-22 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2013201353A (ja) * | 2012-03-26 | 2013-10-03 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
US9240330B2 (en) | 2012-03-26 | 2016-01-19 | Renesas Electronics Corporation | Method of manufacturing a semiconductor integrated circuit device |
US10090352B2 (en) | 2012-05-31 | 2018-10-02 | Canon Kabushiki Kaisha | Manufacturing method for semiconductor device and semiconductor device |
KR101932660B1 (ko) * | 2012-09-12 | 2018-12-26 | 삼성전자 주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
JP2014057065A (ja) * | 2012-09-12 | 2014-03-27 | Samsung Electronics Co Ltd | Tsv構造を備える集積回路素子及びその製造方法 |
WO2015134279A1 (en) * | 2014-03-04 | 2015-09-11 | Qualcomm Incorporated | Substrate with conductive vias |
US9596768B2 (en) | 2014-03-04 | 2017-03-14 | Qualcomm Incorporated | Substrate with conductive vias |
US9305960B2 (en) | 2014-04-04 | 2016-04-05 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005026405A (ja) | 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置 | |
US9570350B2 (en) | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods | |
US6624501B2 (en) | Capacitor and semiconductor device | |
US7846852B2 (en) | Method for manufacturing capacitor embedded in interposer | |
US6806176B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
EP1734576A1 (en) | Semiconductor device having through electrode and method of manufacturing the same | |
WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
KR20120092435A (ko) | 반도체 칩 및 그 제조방법 | |
US20190115321A1 (en) | Semiconductor Devices and Methods of Manufacture Thereof | |
TW200933842A (en) | Semiconductor device having wafer level chip scale packaging substrate decoupling | |
JP4106438B2 (ja) | 多層微細配線インターポーザおよびその製造方法 | |
CN112151492A (zh) | 用于桥接管芯第一级互连(fli)的光刻限定的垂直互连通路(via) | |
US20230075019A1 (en) | Electronic system with power distribution network including capacitor coupled to component pads | |
JP4154478B2 (ja) | 感光性ポリイミドを用いた貫通電極形成方法 | |
JP4354759B2 (ja) | 埋込み電極の形成方法および半導体装置の製造方法 | |
JPH08181211A (ja) | 半導体素子およびその製造方法 | |
JP2006049557A (ja) | 半導体装置 | |
JP2001223448A (ja) | 回路基板及びその製造方法 | |
CN109461661B (zh) | 滤波器封装结构及其封装方法 | |
CN111081696A (zh) | 半导体封装和制造半导体封装的方法 | |
US11705421B2 (en) | Apparatus including solder-core connectors and methods of manufacturing the same | |
CN115250569B (zh) | 一种高频线路板及其制备方法 | |
US9741645B2 (en) | Dense interconnect with solder cap (DISC) formation with laser ablation and resulting semiconductor structures and packages | |
CN117546288A (zh) | 扇出型芯片封装结构和制备方法 | |
CN109346821A (zh) | 圆片级硅基集成小型化分形天线及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080722 |