CN115250569B - 一种高频线路板及其制备方法 - Google Patents
一种高频线路板及其制备方法 Download PDFInfo
- Publication number
- CN115250569B CN115250569B CN202210696264.XA CN202210696264A CN115250569B CN 115250569 B CN115250569 B CN 115250569B CN 202210696264 A CN202210696264 A CN 202210696264A CN 115250569 B CN115250569 B CN 115250569B
- Authority
- CN
- China
- Prior art keywords
- wiring layer
- glass
- holes
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000011521 glass Substances 0.000 claims abstract description 199
- 238000000034 method Methods 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 7
- 239000006089 photosensitive glass Substances 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 238000007788 roughening Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000003814 drug Substances 0.000 claims description 5
- 244000137852 Petrea volubilis Species 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000005488 sandblasting Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 2
- 238000001182 laser chemical vapour deposition Methods 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000013461 design Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- -1 ABF Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Abstract
本发明涉及集成电路技术领域,提供一种高频线路板及其制备方法,包括玻璃通孔、第一绝缘层,N个玻璃通孔堆叠错开放置,形成所述玻璃通孔的重叠区域及非重叠区域,N个玻璃通孔的重叠区域为密集布线区域,所述玻璃通孔的非重叠区域为非密集布线区域。同时可水平设置M个所述玻璃通孔,所述N个垂直堆叠的所述玻璃通孔和M个水平设置的所述玻璃通孔形成的空腔可封装器件,并通过焊线或凸点键合在玻璃通孔的布线上。本发明可满足不同器件扇出布线的需求,且错开的玻璃通孔有利于散热。
Description
技术领域
本发明属于集成电路技术领域,特别涉及一种高频线路板及其制备方法和应用。
背景技术
在现有的芯片IC的封装技术中,常采用IC载板用于芯片布线的扇出,将nm级别的布线扇出至um级的封装载板及PCB母板。在IC芯片与PCB母板之间,常采用封装载板进行电性连接,也常在IC芯片和封装载板之间加上转接板(内插板),用于高密度垂直互联。现有技术常采用硅通孔技术,如台积电公开号为CN110534507B的“贯穿硅通孔设计、三维集成电路及其制造方法”专利,通过硅通孔(TSV)设计将IC芯片叠层设计,增大布线的密度及减少功耗。
华为专利公开号为CN114287057A“一种芯片堆叠封装及终端设备”在2022年04月05日已公开,该专利通过在第一走线结构和第二走线结构之间设置第一芯片和第二芯片;第一芯片的有源面面向第二芯片的有源面;第一芯片的有源面包括第一交叠区域和第一非交叠区域,第二芯片的有源面包括第二交叠区域和第二非交叠区域;第一交叠区域与第二交叠区域交叠,第一交叠区域和第二交叠区域连接;第一非交叠区域与第二走线结构连接;第二非交叠区域与第一走线结构连接,从而解决了因采用硅通孔技术而导致的成本高的问题。该专利存在的局限性在于:芯片通过错开进行互联,虽有利于芯片的散热,但是该结构垂直两芯片的互联受加工密度限制,该结构在模拟芯片(大线路)存在较高的应用价值,但是不适用在数字芯片(nm级线宽)的互联上,将两个nm级别线宽的数字芯片进行直接互联,对RDL层的加工存在极大的挑战。同时,将两个芯片错开,异构设计使得RDL层与数字芯片结合处存在结合的应力问题(易断裂)。华为在该专利中没有采用硅通孔技术,推断可能也是硅通孔技术加工受制裁所致。
目前,硅基转接板存在两个主要问题:1)成本高,硅通孔(TSV)制作采用硅刻蚀工艺,随后硅通孔需要氧化绝缘层、薄晶圆等技术;2)电学性能差,硅材料属于半导体材料,传输线在传输信号时,信号与衬底材料有较强的电磁耦合效应,衬底中产生涡流现象,造成信号完整性较差(插损、串扰等)。作为一种可能替代硅基转接板的材料,玻璃通孔(TGV)转接板因其众多优势正在成为国内外半导体企业和科研院所的研究热点。与硅基转接板相比,玻璃转接板的优势主要体现在以下几个方面:1)低成本;2)优良的高频电学特性;3)大尺寸超薄玻璃衬底易于获取;4)工艺流程简单。
发明内容
为了克服上述的缺点,本发明提供一种高频线路板,通过该高频线路板解决华为专利CN114287057A存在的结合的应力问题(易断裂)及nm级布线扇出限制问题。
第一方面,本发明保护一种高频线路板,具体如下:
一种高频线路板,包括第一玻璃通孔、第一绝缘层,所述玻璃通孔堆叠错开放置,形成所述玻璃通孔的重叠区域及非重叠区域,所述玻璃通孔的重叠区域为密集布线区域,所述玻璃通孔的非重叠区域为非密集布线区域。
垂直堆叠所述玻璃通孔,所述玻璃通孔的正反面形成第一布线层、第二布线层、第三布线层,所述第一布线层、所述第二布线层及所述第三布线层通过第二导通部及第三导通部电性互联。
所述第一布线层、所述第二布线层及所述第三布线层在所述玻璃通孔的重叠区域通过所述第三导通部电性互联。
所述第一布线层、所述第二布线层及所述第三布线层在所述玻璃通孔的非重叠区域通过所述第二导通部电性互联。
所述第一绝缘层包裹填充所述玻璃通孔的重叠区域及非重叠区域,使得所述第二布线层、所述第二导通部及所述第三导通部被所述第一绝缘层包裹,所述第一布线层及所述第三布线层的顶部从所述第一绝缘层露出。
所述第一绝缘层形成第一导通部,所述第一导通部分布在所述玻璃通孔的非重叠区域,抵接所述第一布线层、所述第二布线层及所述第三布线层在所述玻璃通孔的非重叠区域。
优选地,所述第一导通部的孔径均大于所述第二导通部及所述第三导通部的孔径。
优选地,将M个所述玻璃通孔水平错开放置,M个水平放置的所述玻璃通孔与N个垂直堆叠的所述玻璃通孔形成空腔,所述空腔容纳有源器件及无源器件,所述有源器件及所述无源器件通过焊线或凸点键合所述第一布线层、所述第二布线层及所述第三布线层。
第二方面,本发明保护一种高频线路板的制备方法,具体如下:
1)所述玻璃通孔的制备步骤为:
S1:提供玻璃基板,对所述玻璃基板的正反面进行粗化,保持所述玻璃基板的粗糙度Rz为0.1um-10um,所述粗化流程可通过砂纸物理打磨、喷砂工艺及化学药水微蚀中的至少一种方式;对所述玻璃基板的正反面物理沉积、溅镀、蒸镀一层种子层,其中种子层为金属导电材质;对所述玻璃基板进行二次粗化,保持所述玻璃基板的粗糙度Rz为0.01um-2um,所述粗化流程为化学药水微蚀;
S2:对步骤S1已粗化的所述玻璃基板涂覆一层光刻胶,通过光显影流程形成图案层,采用化学药水去除非图案区域的所述光刻胶;对形成的图案层进行CVD化学气相沉积,褪去所述光刻胶形成所述第一布线层、所述第二布线层及所述第三布线层;对所述第一布线层、所述第二布线层及所述第三布线层在玻璃通孔的非重叠区域进行通孔制作,其中所述通孔制作采用等离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,所述非重叠区域形成的通孔仅贯通所述玻璃通孔的正反面;
S3:对形成的所述第一布线层、所述第二布线层及所述第三布线层中所述玻璃通孔的重叠区域进行掩膜保护;所述玻璃通孔的非重叠区域形成的通孔进行金属沉积,形成所述第二导通部。
2)所述高频线路板的制备步骤:
S1:提供所述玻璃通孔,错开放置,将所述玻璃通孔已进行掩膜保护的重叠区域进行对位精准放置;
S2:将所述第一绝缘层包裹填充所述玻璃通孔的重叠区域及非重叠区域,使得所述第一布线层、所述第二布线层、所述第三布线层、所述第二导通部及所述第三导通部被所述第一绝缘层包裹,对所述第一绝缘层进行平整操作,使得所述第一布线层及所述第三布线层的顶部从所述第一绝缘层露出;
S3:将所述第一绝缘层激光烧蚀、化学气相沉积形成所述第一导通部,所述第一导通部分布在所述玻璃通孔的非重叠区域,并被所述第一绝缘层包裹;
S4:对步骤S3中所述玻璃通孔的重叠区域进行通孔制作,其中所述通孔制作采用离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,所述重叠区域形成的通孔贯通第二布线层,使得所述重叠区域形成的通孔贯通若干个垂直堆叠的所述玻璃通孔;
S5:对步骤S4所述玻璃通孔的重叠区域形成的通孔进行金属沉积,形成所述第三导通部,导通所述玻璃通孔的重叠区域的线路密集区域。
第三方面,本发明保护一种由上述高频线路板在通讯模组中的应用,具体如下:
提供射频模块、IC载板及所述高频线路板,所述IC载板内埋RF射频有源器件及RF前端无源器件,所述IC载板的所述RF射频有源器件的布线通过所述高频线路板的所述第三导通部扇出到所述第一布线层、所述第二布线层、所述第三布线层;
所述IC载板的所述RF前端无源器件的布线通过所述高频线路板的所述第一导通部及所述第二导通部扇出到所述第一布线层、所述第二布线层、所述第三布线层;
所述射频模块内埋RF射频有源器件及RF前端无源器件,所述射频模块的RF射频有源器件通过所述高频线路板的所述第三导通部扇出到所述第一布线层、所述第二布线层、所述第三布线层;
所述射频模块的所述RF前端无源器件的布线通过所述高频线路板的所述第一导通部及所述第二导通部扇出到所述第一布线层、所述第二布线层、所述第三布线层。
本发明提供一种高频线路板,该高频线路板产生的有益效果有:
(1)采用玻璃通孔技术,将多个玻璃通孔错开设置,重叠区域进行密集的通孔设计,进行密集的布线,用于导通垂直堆叠的多个有源器件,有利于有源器件密集布线的扇出;
(2)通过错开设置多个玻璃通孔,对非重叠的区域进行非密集的通孔设计,主要可用于无源器件(滤波、电容、电阻、开关等)的布线连接,避免将无源器件布局在密集布线区域导致布线空间减少;
(3)通过玻璃通孔自身材料的理化性质,玻璃有利于有源器件的散热,同时错开的多个玻璃通孔与绝缘层的接触面积增大,有利于加快散热;
(4)通过玻璃通孔设计有利于散热,避免热量对无源器件的影响,如热量过高降低了滤波器的工作效率;
(5)将IC有源器件通过多个玻璃通孔埋设在多个玻璃通孔形成的封闭空间中,有利于减少贴件封装带来的整板过厚,通过多个玻璃通孔形成的封闭空间有利于减少IC有源器件对无源器件的电磁干扰。
附图说明
图1是实施例一高频线路板的主视图;
图2是实施例二高频线路板的立体图;
图3是实施例二高频线路板的俯视图;
图4是实施例三另一高频线路板的叠层示意图;
图5是实施例三另一高频线路板的主视图;
图6是实施例四电连接IC的高频线路板的主视图;
图7是实施例四另一电连接IC的高频线路板的主视图;
图8是实施例四另一电连接IC的高频线路板的主视图;
图9是实施例五IC Substrate模块示意图;
图10是实施例五RF模块示意图;
图11是实施例五高频线路板形成的通讯模组示意图。
图标:101是第一玻璃通孔,102是第一绝缘层,1001是第一布线层,1002是第二布线层,1003是第三布线层,1004是第一导通部,1005是第二导通部,1006是第三导通部,201是第一玻璃通孔,202是第一无源器件,203是第二无源器件,2001是第一布线层,2002是第二布线层,2003是第三布线层,2004是第四布线层,2005是焊线,2006是第三导通部,301是第一玻璃通孔,302是第一绝缘层,3001是第一布线层,3002是第二布线层,3003是第三布线层,3004是第四布线层,3005是第五布线层,3006是第二导通部,3007是第三导通部,301a是第一玻璃通孔,301b是第二玻璃通孔,301c是第三玻璃通孔,301d是第四玻璃通孔,401a是第一玻璃通孔,401b是第二玻璃通孔,402a是第一绝缘层,402b是第二绝缘层,403a是IC器件,403b是IC器件,403c是无源器件,404是焊线,4001是第一布线层,4002是第二布线层,4003是第三布线层,4004是第四布线层,405是凸点,4006是第二导通部,4007是第三导通部,501是载板第一布线层,502是载板第一布线层,503是载板第三布线层,504是载板第四布线层,505是有源器件,506是焊球,507是无源器件,508是射频有源器件,509是射频无源器件,510是RF第一布线层,511是第三绝缘层,512是RF主动发射单元,513是RF被动发射单元,514是馈线,515是第四绝缘层。
具体实施方式
下面对本发明的实施例作详细说明,下述的实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的试验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
实施例一:
一种高频线路板,如图1,具体如下:
图1为高频线路板100,包括第一玻璃通孔101及第一绝缘层102,第一玻璃通孔101堆叠错开放置,形成第一玻璃通孔101的重叠区域及非重叠区域,两个第一玻璃通孔101的正反面形成第一布线层1001、第二布线层1002,第三布线层1003,第一布线层1001、第二布线层1002及第三布线层1003通过第一导通部1004、第二导通部1005及第三导通部1006实现电性互联,第一绝缘层102包裹填充第一玻璃通孔101的重叠区域及非重叠区域,使得第二布线层1002、第一导通部1004、第二导通部1005及第三导通部1006被第一绝缘层102完全包裹,第一布线层1001及第三布线层1003的顶部从第一绝缘层102露出,以实现多层互联导通及元件键合。其中第二导通部1005与第三导通部1006的孔径优选为等尺寸,第一导通部1004的上下孔径尺寸均大于第二导通部1005与第三导通部1006的孔径。
第一绝缘层优选为环氧树脂、ABF、聚丙烯中的至少一种。
第一玻璃通孔101的具体制备步骤为:
1)提供玻璃基板,对玻璃基板的正反面进行粗化,保持玻璃基板的粗糙度Rz为0.01um-5um,粗化流程可通过砂纸物理打磨、喷砂工艺及化学药水微蚀;
2)对玻璃基板的正反面物理沉积、溅镀、蒸镀一层种子层,其中种子层为金属导电材质,优选为铜、银、铝材质;
3)对玻璃基板进行二次粗化,保持玻璃基板的粗糙度Rz为0.01um-2um,粗化流程为化学药水微蚀;
4)对步骤3)已粗化的玻璃基板涂覆一层感光膜或光刻胶,通过光显影流程形成图案层,采用化学药水去除非图案区域的感光膜或光刻胶;
5)对步骤4)形成的图案层进行金属沉积(CVD化学气相沉积),褪去感光膜或光刻胶形成第一布线层1001、第二布线层1002及第三布线层1003;
6)对步骤5)形成的第一布线层1001、第二布线层1002及第三布线层1003中第一玻璃通孔101的非重叠区域进行通孔制作,其中通孔制作可优选等离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,通过工艺参数调整,使得非重叠区域形成的通孔仅贯通第一玻璃通孔101的正反面;
7)对步骤5)形成的第一布线层1001、第二布线层1002及第三布线层1003中第一玻璃通孔101的重叠区域进行掩膜保护;
8)对步骤6)第一玻璃通孔101的非重叠区域形成的通孔进行金属沉积,优选为物理沉积,形成第二导通部1005。
其中高频线路板100的具体制备步骤为:
1)提供两个上述制得的第一玻璃通孔101,错开放置,将两个第一玻璃通孔101已进行掩膜保护的重叠区域进行对位精准放置,使得第三导通部1006对应的焊盘相对应,不偏位;
2)将第一绝缘层102包裹填充第一玻璃通孔101的重叠区域及非重叠区域,使得第一布线层1001、第二布线层1002、第三布线层1003、第一导通部1004、第二导通部1005及第三导通部1006被第一绝缘层102完全包裹,对第一绝缘层102进行平整操作,优选为等离子蚀刻,使得第一布线层1001及第三布线层1003的顶部从第一绝缘层102露出;
3)形成第一导通部1004,实现第一玻璃通孔101的非重叠区域垂直方向的跨层导通,即第一导通部1004与第二导通部1005跨层导通,其中第一玻璃通孔101的非重叠区域为线路非密集区域;
4)对步骤3)两个第一玻璃通孔101的重叠区域进行通孔制作,其中通孔制作可优选等离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,通过调整工艺参数,使得重叠区域形成的通孔可贯通第二布线层1002,使得重叠区域形成的通孔贯通上下两个第一玻璃通孔101;
5)对步骤4)第一玻璃通孔101的重叠区域形成的通孔进行金属沉积,优选为物理沉积,形成第三导通部1006,其中第一玻璃通孔101的重叠区域为线路密集区域。
其中第二布线层1002在第一玻璃通孔101的重叠区域进行跨层导通的焊盘可为铜柱、凸点、锡块中的一种。
实施例二:
一种高频线路板,如图2~3,具体如下:
高频线路板200,包括第一玻璃通孔201及第一绝缘层(图中未画出),第一玻璃通孔201堆叠错开放置,形成第一玻璃通孔201的重叠区域及非重叠区域,两个第一玻璃通孔201的正反面形成第一布线层2001、第二布线层2002、第三布线层2003及第四布线层2004。在第一玻璃通孔201的重叠区域,第一布线层2001、第二布线层2002及第三布线层2003通过第三导通部2006实现互联导通。在第一玻璃通孔201的非重叠区域可设置第一无源器件202、第二无源器件203,第一无源器件202、第二无源器件203通过焊线2005与第二布线层2002进行电性导通,其中第一无源器件202、第二无源器件203及焊线2005埋设在第一绝缘层(图中未画出)中。
其中第一无源器件202可为电容、电阻及滤波器等无源器件中的至少一种,可设置若干个;
其中第二无源器件203可为电容、电阻及滤波器等无源器件中的至少一种,可设置若干个;
实施例三:
一种高频线路板,如图4~5,具体如下:
高频线路板300,取实施例一形成的第一玻璃通孔301,其中第一玻璃通孔301可包含第一玻璃通孔301a,第二玻璃通孔301b,第三玻璃通孔301c,第四玻璃通孔301d,其尺寸厚度可不同,其中第一玻璃通孔301a,第二玻璃通孔301b,第三玻璃通孔301c,第四玻璃通孔301d堆叠设置,形成第一玻璃通孔301的重叠区域及非重叠区域,重叠区域对应的第三导通部3007的焊盘相对应,不偏位。
其中第一玻璃通孔301形成有第一布线层3001、第二布线层3002、第三布线层3003、第四布线层3004及第五布线层3005。其中第一布线层3001与第二布线层3002在非重叠区域的线路非密集区域通过第二导通部3006进行导通,第一布线层3001、第二布线层3002、第三布线层3003、第四布线层3004及第五布线层3005在重叠区域的线路密集区域通过第三导通部3007进行跨层导通,其中第三导通部3007的制备中,通孔制作可优选等离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,通过调整工艺参数,使得通孔可贯通第二布线层3002、第三布线层3003、第四布线层3004,使得通孔贯通上下第一玻璃通孔301a与第四玻璃通孔301d的重叠区域的线路密集区域。
第一绝缘层302包裹填充第一玻璃通孔301的重叠区域及非重叠区域,使得第一布线层3001、第二布线层3002、第三布线层3003、第四布线层3004及第五布线层3005、第二导通部3006及第三导通部3007被第一绝缘层302完全包裹,对第一绝缘层302进行平整操作,优选为等离子蚀刻,使得第一布线层3001及第五布线层3005的顶部从第一绝缘层302露出,用于制备键合所需的铜柱、凸点、锡块中的一种。
其中第二布线层3002、第三布线层3003、第四布线层3004在第一玻璃通孔301的重叠区域第三导通部3007进行跨层导通的线路焊盘可设置铜柱、凸点、锡块中的一种。
实施例四:
一种高频线路板,如图6~8,具体如下:
图6为高频线路板400,包括第一玻璃通孔401a、第二玻璃通孔401b及第一绝缘层402,第二玻璃通孔401b与两个相同的第一玻璃通孔401a在垂直Z轴方向进行堆叠,第二玻璃通孔401b与两个相同的第一玻璃通孔401a各存在一个重叠区域,两个相同的第一玻璃通孔401a在延伸端与第二玻璃通孔401b各存在一个非重叠区域,重叠区域为密集布线区域,非重叠区域为非密集布线区域。第二玻璃通孔401b与两个相同的第一玻璃通孔401a存在一个非重叠区域,非密集布线区域通过第二玻璃通孔401b的第二导通部4006与垂直堆叠的三个IC器件403a进行互联导通。
高频线路板400还包括第一布线层4001,第二布线层4002及第三布线层4003。在两个相同的第一玻璃通孔401a延伸端与第二玻璃通孔401b的两个非重叠区域通过第二导通部4006实现第一布线层4001与第二布线层4002的跨层导通。在第二玻璃通孔401b与两个相同的第一玻璃通孔401a存在的两个重叠区域通过第三导通部4007实现第一布线层4001,第二布线层4002及第三布线层4003的跨层导通。垂直堆叠的IC器件403a通过焊线404与第一布线层4001实现电性导通。
第一绝缘层402a包裹填充第一玻璃通孔401a与第二玻璃通孔401b的重叠区域及非重叠区域及垂直堆叠的三个IC器件403a,使得第一布线层4001、第二布线层4002、第三布线层4003、第二导通部4006及第三导通部4007被第一绝缘层402a完全包裹。对第一绝缘层402a进行平整操作,优选为等离子蚀刻,使得第一布线层4001及第三布线层4003的顶部从第一绝缘层402a露出,用于制备键合所需的铜柱、凸点、锡块中的一种。
图7为高频线路板400的另一实施例,设置对称堆叠的第一玻璃通孔401a、第二玻璃通孔401b,使得两个第一玻璃通孔401a在X-Y轴水平堆叠,两个第二玻璃通孔401b在Z轴平行堆叠,两个第一玻璃通孔401a通过向水平方向延伸,与两个第二玻璃通孔401b形成三个非重叠区域及两个重叠区域,三个非重叠区域为非密集线路区域,两个重叠区域为密集线路区域。两个对称堆叠的第一玻璃通孔401a、第二玻璃通孔401b形成一封闭空腔,封闭空腔埋设IC器件403a。
高频线路板400还包括第一布线层4001,第二布线层4002、第三布线层4003及第四布线层4004。在第二布线层4002可设置凸点405,凸点405可用于电性连接垂直堆叠的三个IC器件403a,其中凸点405的材质可为锡球、锡块或铜柱中的至少一种。
图8为高频线路板400的另一实施例,在上述图6展示的高频线路板100中,通过在Z轴垂直方向再加入两个X-Y轴平行放置的第一玻璃通孔401a,使得第一玻璃通孔401a在Z轴垂直方向,其延伸部与第二玻璃通孔401b存在非重叠区域,在非重叠区域埋设IC器件403b及无源器件403c,IC器件403b与第一布线层4001及第三布线层4003电性连接,无源器件403c与第三布线层4003电性连接。
高频线路板400还包括第一布线层4001,第二布线层4002、第三布线层4003、第四布线层4004及第五布线层4005,第三导通部4007贯穿第一布线层4001,第二布线层4002、第三布线层4003、第四布线层4004及第五布线层4005。
第一绝缘层402a包裹填充第一玻璃通孔401a与第二玻璃通孔401b的重叠区域及非重叠区域及垂直堆叠的三个IC器件403a、IC器件403b及无源器件403c,使得第一布线层4001、第二布线层4002、第三布线层4003、第四布线层4004及第五布线层4005、第二导通部4006及第三导通部4007被第一绝缘层402a完全包裹。其中在第二布线层4002重叠区域的密集布线区域及凸点405可设置第二绝缘层402b,其中第二绝缘层402b为刻蚀后形成的玻璃材质图案,用以强化重叠区域的密集布线及凸点405的应力。
实施例五:
一种通讯模组,如图9~11,具体如下:
如图9为IC载板500,包括载板第一布线层501,载板第一布线层502,载板第三布线层503,载板第四布线层504,有源器件505,焊球506,无源器件507。其中载板第一布线层501为RDL层,通过焊球506电性连接有源器件505及无源器件507,其中有源器件505可为功放器、射频芯片中的至少一种,无源器件507可为电容、电阻、开关及滤波器中的至少一种。IC载板500可通过焊球506电性连接PCB母板(图中未画出)。
如图10为RF射频模组,其中射频有源器件508,射频无源器件509,RF第一布线层510,第三绝缘层511,RF主动发射单元512,RF被动发射单元513,馈线514,第四绝缘层515。射频有源器件508与射频无源器件509通过RF第一布线层510电性连接,RF第一布线层510通过馈线514与RF主动发射单元512连接,通过RF主动发射单元512发射信号到RF被动发射单元513。
其中,第三绝缘层511的介电常数大于第四绝缘层515的介电常数,第三绝缘层511的介电常数为3.5~4.6,第四绝缘层515的介电常数为2.0~3.2。
优选地,第一绝缘层的介电常数大于第三绝缘层的介电常数,多个玻璃通孔的介电常数大于第一绝缘层的介电常数。
如图11为通讯模组结构示意图,其中在IC载板500的RDL层上形成高频线路板100,将高频线路板100两个第一玻璃通孔101堆叠错开放置,形成第一玻璃通孔101的重叠区域及非重叠区域,第一玻璃通孔101的重叠区域为密集布线区域,第一玻璃通孔101的非重叠区域为非密集布线区域,第一玻璃通孔101的重叠区域通过第三导通部1006电性导通RF射频模组中的射频有源器件508与IC载板500中的有源器件505,第一玻璃通孔101的非重叠区域通过第二导通部1005与第一导通部1004电性导通RF射频模组中的射频无源器件509与IC载板500中的无源器件507,从而实现根据不同的器件布线粗细的要求将不同的布线分区域扇出,有源器件通过密集布线区域形成的第三导通部1006进行布线扇出,无源器件通过非密集布线区域形成的第一导通部1006及第二导通部1005进行布线扇出。
本发明提供一种高频线路板,该高频线路板具有的有益效果有:1)采用玻璃通孔技术,将多个玻璃通孔错开设置,重叠区域进行密集的通孔设计,进行密集的布线,用于导通垂直堆叠的多个有源器件,有利于有源器件密集布线的扇出;2)通过错开设置多个玻璃通孔,对非重叠的区域进行非密集的通孔设计,主要可用于无源器件(滤波、电容、电阻、开关等)的布线连接,避免将无源器件布局在密集布线区域导致布线空间减少;3)通过玻璃通孔自身材料的理化性质,玻璃有利于有源器件的散热,同时错开的多个玻璃通孔与绝缘层的接触面积增大,有利于加快散热;4)通过玻璃通孔设计有利于散热,避免热量对无源器件的影响,如热量过高降低了滤波器的工作效率。5)将IC有源器件通过多个玻璃通孔埋设在多个玻璃通孔形成的封闭空间中,有利于减少贴件封装带来的整板过厚,通过多个玻璃通孔形成的封闭空间有利于减少IC有源器件对无源器件的电磁干扰;6)本发明提供的通讯模组通过错开的多个玻璃通孔,填充不同介电常数的绝缘层,第三绝缘层的介电常数大于第四绝缘层的介电常数,第一绝缘层的介电常数大于第三绝缘层的介电常数,多个玻璃通孔的介电常数大于第一绝缘层的介电常数,有利于减少高频信号的后辐射损耗,提高天线辐射体的增益。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种高频线路板,包括玻璃通孔(101)、第一绝缘层(102),其特征在于:所述玻璃通孔(101)垂直堆叠错开放置,形成所述玻璃通孔(101)的重叠区域及非重叠区域,所述玻璃通孔(101)的重叠区域为密集布线区域,所述玻璃通孔(101)的非重叠区域为非密集布线区域;
所述玻璃通孔(101)垂直堆叠,所述玻璃通孔(101)的正反面形成第一布线层(1001)、第二布线层(1002)、第三布线层(1003),所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)通过第二导通部(1005)及第三导通部(1006)电性互联;
所述玻璃通孔(101)的非重叠区域分布有第一导通部(1004),所述第一导通部(1004)抵接所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)在所述玻璃通孔(101)的非重叠区域的非密集布线区域,所述第一导通部(1004)被所述第一绝缘层(102)包裹。
2.如权利要求1所述高频线路板,其特征在于:所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)在所述玻璃通孔(101)的重叠区域通过所述第三导通部(1006)电性互联。
3.如权利要求1所述高频线路板,其特征在于:所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)在所述玻璃通孔(101)的非重叠区域通过所述第二导通部(1005)电性互联。
4.如权利要求1所述高频线路板,其特征在于:所述第一绝缘层(102)包裹填充所述玻璃通孔(101)的重叠区域及非重叠区域,使得所述第二布线层(1002)、所述第二导通部(1005)及所述第三导通部(1006)被所述第一绝缘层(102)包裹,所述第一布线层(1001)及所述第三布线层(1003)的顶部从所述第一绝缘层(102)露出。
5.如权利要求1所述高频线路板,其特征在于:所述第一导通部(1004)的孔径均大于所述第二导通部(1005)及所述第三导通部(1006)的孔径。
6.如权利要求1所述高频线路板,其特征在于:M个所述玻璃通孔(101)水平错开放置,M个水平放置的所述玻璃通孔(101)与N个垂直堆叠的所述玻璃通孔(101)形成空腔,所述空腔容纳有源器件及无源器件,所述有源器件及所述无源器件通过焊线(404)及凸点(405)键合所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)。
7.如权利要求1-6任意一项所述高频线路板在通讯模组中的应用,其特征在于:包括射频模块、IC载板及权利要求1-6任意一项所述高频线路板,所述IC载板内埋RF射频有源器件及RF前端无源器件,所述IC载板的所述RF射频有源器件的布线通过所述高频线路板的所述第三导通部(1006)扇出到所述第一布线层(1001)、所述第二布线层(1002)、所述第三布线层(1003);
所述IC载板的所述RF前端无源器件的布线通过所述高频线路板的所述第一导通部(1004)及所述第二导通部(1005)扇出到所述第一布线层(1001)、所述第二布线层(1002)、所述第三布线层(1003);
所述射频模块内埋RF射频有源器件及RF前端无源器件,所述射频模块的RF射频有源器件通过所述高频线路板的所述第三导通部(1006)扇出到所述第一布线层(1001)、所述第二布线层(1002)、所述第三布线层(1003);
所述射频模块的所述RF前端无源器件的布线通过所述高频线路板的所述第一导通部(1004)及所述第二导通部(1005)扇出到所述第一布线层(1001)、所述第二布线层(1002)、所述第三布线层(1003)。
8.一种高频线路板的制备方法,其特征在于,应用于权利要求1-6任一项所述高频线路板,所述玻璃通孔(101)的制备步骤为:
S1:提供玻璃基板,对所述玻璃基板的正反面进行粗化,保持所述玻璃基板的粗糙度Rz为0.1um-10um,所述粗化流程可通过砂纸物理打磨、喷砂工艺及化学药水微蚀中的至少一种方式;对所述玻璃基板的正反面物理沉积、溅镀、蒸镀一层种子层,其中种子层为金属导电材质;对所述玻璃基板进行二次粗化,保持所述玻璃基板的粗糙度Rz为0.01um-2um,所述粗化流程为化学药水微蚀;
S2:对步骤S1已粗化的所述玻璃基板涂覆一层光刻胶,通过光显影流程形成图案层,采用化学药水去除非图案区域的所述光刻胶;对形成的所述图案层进行CVD化学气相沉积,褪去所述光刻胶形成所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003);对所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)在所述玻璃通孔(101)的非重叠区域进行通孔制作,其中所述通孔制作采用等离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,所述非重叠区域形成的通孔仅贯通所述玻璃通孔(101)的正反面;
S3:对形成的所述第一布线层(1001)、所述第二布线层(1002)及所述第三布线层(1003)中所述玻璃通孔(101)的重叠区域进行掩膜保护;所述玻璃通孔(101)的非重叠区域形成的通孔进行金属沉积,形成所述第二导通部(1005);
所述高频线路板(100)的制备步骤:
S1:提供所述玻璃通孔(101),错开放置,将所述玻璃通孔(101)已进行掩膜保护的重叠区域进行对位精准放置;
S2:将所述第一绝缘层(102)包裹填充所述玻璃通孔(101)的重叠区域及非重叠区域,使得所述第一布线层(1001)、所述第二布线层(1002)、所述第三布线层(1003)、所述第二导通部(1005)及所述第三导通部(1006)被所述第一绝缘层(102)包裹,对所述第一绝缘层(102)进行平整操作,使得所述第一布线层(1001)及所述第三布线层(1003)的顶部从所述第一绝缘层(102)露出;
S3:将所述第一绝缘层(102)激光烧蚀、化学气相沉积形成所述第一导通部(1004),所述第一导通部(1004)分布在所述玻璃通孔(101)的非重叠区域,并被所述第一绝缘层(102)包裹;
S4:对步骤S3中所述玻璃通孔(101)的重叠区域进行通孔制作,其中所述通孔制作采用离子刻蚀法、光敏玻璃法、激光诱导刻蚀法中的至少一种,所述重叠区域形成的通孔贯通第二布线层(1002),使得所述重叠区域形成的通孔贯通垂直堆叠的若干个所述玻璃通孔(101);
S5:对步骤S4所述玻璃通孔(101)的重叠区域形成的通孔进行金属沉积,形成所述第三导通部(1006),导通所述玻璃通孔(101)的重叠区域的线路密集区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210696264.XA CN115250569B (zh) | 2022-06-20 | 2022-06-20 | 一种高频线路板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210696264.XA CN115250569B (zh) | 2022-06-20 | 2022-06-20 | 一种高频线路板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115250569A CN115250569A (zh) | 2022-10-28 |
CN115250569B true CN115250569B (zh) | 2024-02-06 |
Family
ID=83697788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210696264.XA Active CN115250569B (zh) | 2022-06-20 | 2022-06-20 | 一种高频线路板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115250569B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105580135A (zh) * | 2013-09-27 | 2016-05-11 | 高通Mems科技公司 | 具有通孔条的半导体器件 |
WO2021062742A1 (zh) * | 2019-09-30 | 2021-04-08 | 华为技术有限公司 | 一种芯片堆叠封装及终端设备 |
CN114334948A (zh) * | 2021-12-15 | 2022-04-12 | 中国电子科技集团公司第三十八研究所 | 数字收发集成微系统及制作方法 |
-
2022
- 2022-06-20 CN CN202210696264.XA patent/CN115250569B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105580135A (zh) * | 2013-09-27 | 2016-05-11 | 高通Mems科技公司 | 具有通孔条的半导体器件 |
WO2021062742A1 (zh) * | 2019-09-30 | 2021-04-08 | 华为技术有限公司 | 一种芯片堆叠封装及终端设备 |
CN114334948A (zh) * | 2021-12-15 | 2022-04-12 | 中国电子科技集团公司第三十八研究所 | 数字收发集成微系统及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115250569A (zh) | 2022-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11004810B2 (en) | Semiconductor package structure | |
US9743530B2 (en) | Chip capacitors | |
US6362525B1 (en) | Circuit structure including a passive element formed within a grid array substrate and method for making the same | |
TWI390644B (zh) | 形成整合被動元件模組的半導體裝置和方法 | |
US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
CN108155178A (zh) | 集成扇出型封装 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
WO2002047162A2 (en) | Microelectronic package having an integrated heat sink and build-up layers | |
KR20020043435A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR20080057190A (ko) | 향상된 접지 성능과 매립된 안테나를 갖는 3d 전자 패키징구조체 | |
WO2009002381A2 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
US20140048914A1 (en) | Wiring board with embedded device and electromagnetic shielding | |
US11469186B2 (en) | Semiconductor device package and method for manufacturing the same | |
US9184113B1 (en) | Methods of forming coaxial feedthroughs for 3D integrated circuits | |
US20230411826A1 (en) | Antenna packaging structure and manufacturing method thereof | |
US20230335882A1 (en) | Antenna packaging structure and manufacturing method thereof | |
CN112054005B (zh) | 电子封装件及其制法 | |
US7067352B1 (en) | Vertical integrated package apparatus and method | |
CN115250569B (zh) | 一种高频线路板及其制备方法 | |
TWI395318B (zh) | 使用嵌入式晶片載板之薄型立體堆疊封裝結構 | |
CN112992851B (zh) | 转接板及其制备方法 | |
CN107946267B (zh) | 一种芯片结构及制作方法 | |
EP3444840A2 (en) | Embedded chip packages and methods for manufacturing an embedded chip package | |
CN115064524B (zh) | 导电孔阵列电容、制备方法、芯片、制备方法和电子设备 | |
US11532543B2 (en) | Manufacturing method of package carrier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |