CN109461661B - 滤波器封装结构及其封装方法 - Google Patents

滤波器封装结构及其封装方法 Download PDF

Info

Publication number
CN109461661B
CN109461661B CN201811110350.8A CN201811110350A CN109461661B CN 109461661 B CN109461661 B CN 109461661B CN 201811110350 A CN201811110350 A CN 201811110350A CN 109461661 B CN109461661 B CN 109461661B
Authority
CN
China
Prior art keywords
layer
dielectric layer
silicon substrate
transmission line
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201811110350.8A
Other languages
English (en)
Other versions
CN109461661A (zh
Inventor
张伟博
罗乐
徐高卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811110350.8A priority Critical patent/CN109461661B/zh
Publication of CN109461661A publication Critical patent/CN109461661A/zh
Application granted granted Critical
Publication of CN109461661B publication Critical patent/CN109461661B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种滤波器封装结构及其封装方法，包括如下步骤：1)提供一高阻硅基板；2)于高阻硅基板的第一表面形成具有预设深度的凹槽，并于高阻硅基板内形成穿硅通孔；3)于穿硅通孔的内壁形成绝缘层；4)形成导电穿硅通孔结构；5)形成第一地线及第二地线，并形成第一介质层；6)形成第二介质层；并形成第三介质层；7)形成第一传输线；并形成第二传输线；8)形成第四介质层，并形成第三传输线。本发明采用高阻硅基板作为滤波器的芯片衬底，利用微带线传输结构将滤波器与衬底相连接，高阻硅基板上的导电穿硅通孔结构将引线引至高阻硅基板的背面，从而可以从垂直方向直接与封装基底相连接，与封装体内其他器件实现互联。

Description

滤波器封装结构及其封装方法
技术领域
本发明属于半导体技术领域，特别是涉及一种滤波器封装结构及其封装方法。
背景技术
无线通信行业的快速发展对微波滤波器提出了更高的要求：更好的性能，更小的尺寸，更轻的重量和更低的成本。传统的滤波器一般制作在PCB基板或者陶瓷基板上，但是基板材料的介电常数、厚度，以及滤波器的尺寸一致性较差，特别是在比较高的频带，这些误差对滤波器的参数将造成比较大的影响。同时，制作完成的分立元件需要与其他有源、无源芯片一起表贴在PCB板上，这种方法往往会占用很大的面积，这就给射频前端系统的小型化制造了巨大的障碍。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种滤波器封装结构及其封装方法用于解决现有技术中滤波器制作在PCB基板或陶瓷基板上存在的上述诸多问题。
为实现上述目的及其他相关目的，本发明提供一种滤波器封装结构的封装方法，所述滤波器封装结构的封装方法包括如下步骤：
1)提供一高阻硅基板，所述高阻硅基板包括相对的第一表面及第二表面；
2)于所述高阻硅基板的第一表面形成具有预设深度的凹槽，并于所述高阻硅基板内形成穿硅通孔，所述穿硅通孔沿所述高阻硅基板的厚度方向贯穿所述高阻硅基板；
3)于所述穿硅通孔的内壁形成绝缘层；
4)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构，所述导电穿硅通孔结构包括信号线及连接地线，所述连接地线环绕所述信号线，且与所述信号线具有间距；
5)于所述高阻硅基板的第一表面及第二表面分别形成第一地线及第二地线，并于所述凹槽内形成第一介质层；所述第一地线及所述第二地线均与所述连接地线相连接，并暴露出所述信号线，所述第一介质层至少填满所述凹槽；
6)于所述高阻硅基板的第一表面形成第二介质层，所述第二介质层覆盖所述第一地线，并暴露出所述信号线；并于所述高阻硅基板的第二表面形成第三介质层，所述第三介质层覆盖所述第二地线，并暴露出所述信号线；
7)于所述第二介质层内及所述第二介质层表面形成第一传输线，所述第一传输线与所述信号线相连接；并于所述第三介质层内及所述第三介质层表面形成第二传输线，所述第二传输线与所述信号线相连接；
8)于所述第二介质层远离所述高阻硅基板的表面形成第四介质层，所述第四介质层至少暴露出部分所述第一传输线，并于所述第四介质层内及所述第四介质层表面形成第三传输线，所述第三传输线与所述第一传输线相连接。
可选地，所述高阻硅基板的电阻率为2500Ω·cm～3500Ω·cm。
可选地，步骤2)包括如下步骤：
2-1)采用热氧化工艺于所述高阻硅基板的表面形成一层第一氧化硅层；
2-2)对所述第一氧化硅层进行图形化处理，以于所述第一氧化硅层内形成定义出所述凹槽的开口图形；
2-3)依据所述第一氧化硅层刻蚀所述高阻硅基板，以于所述高阻硅基板内形成所述凹槽；
2-4)去除所述第一氧化硅层；
2-5)采用热氧化工艺于所述高阻硅基板的表面形成第二氧化硅层；
2-6)对所述第二氧化硅层进行图形化处理，以于所述第二氧化硅层内形成定义出所述穿硅通孔的开口图形；
2-7)依据所述第二氧化硅层刻蚀所述高阻硅基板，以于所述高阻硅基板内形成所述穿硅通孔；
2-8)去除所述第二氧化硅层。
可选地，步骤3)中，采用热氧化工艺于所述高阻硅基板的表面形成第三氧化硅层作为所述绝缘层。
可选地，步骤5)包括如下步骤：
5-1)于所述高阻硅基板的第二表面形成第一金属层；并于所述第一金属层的表面形成保护层；
5-2)于所述高阻硅基板的第一表面形成第一地线种子层；
5-3)于所述第一地线种子层的表面形成第二金属层；并去除所述保护层；
5-4)于所述凹槽内形成所述第一介质层；
5-5)刻蚀所述第二金属层以形成所述第一地线；并刻蚀所述第一金属层以形成所述第二地线。
可选地，步骤5-1)与步骤5-2)之间还包括如下步骤：对所述高阻硅基板的第一表面进行平坦化处理。
作为本发明的一种优选方案，步骤7)包括如下步骤：
7-1)于所述第二介质层内及所述第二介质层表面形成第一传输线种子层；
7-2)于所述第一传输线种子层表面形成所述第一传输线；
7-3)于所述第三介质层内及所述第三介质层表面形成第二传输线种子层；
7-4)于所述第二传输线种子层的表面形成所述第二传输线。
作为本发明的一种优选方案，步骤8)包括如下步骤：
8-1)于所述第四介质层内及所述第四介质层表面形成第三传输线种子层；
8-2)于所述第三传输线种子层表面形成所述第三传输线。
本发明还提供一种滤波器封装结构，所述滤波器封装结构包括：
高阻硅基板，所述高阻硅基板包括相对的第一表面及第二表面；所述高阻硅基板的第一表面形成有凹槽，且所述高阻硅基板内形成穿硅通孔，所述穿硅通孔沿所述高阻硅基板的厚度方向贯穿所述高阻硅基板；
导电穿硅通孔结构，位于所述穿硅通孔内；所述导电穿硅通孔结构包括信号线及连接地线，所述连接地线环绕所述信号线，且与所述信号线具有间距；
第一地线，位于所述高阻硅基板的第一表面，与所述连接地线相连接，并暴露出所述信号线；
第二地线，位于所述高阻硅基板的第二表面，与所述连接地线相连接，并暴露出所述信号线；
第一介质层，位于所述凹槽内，且至少填满所述凹槽；
第二介质层，位于所述高阻硅基板的第一表面，并覆盖所述第一地线；
第三介质层，位于所述高阻硅基板的第二表面，并覆盖所述第二地线；
第一传输线，位于所述第二介质层内及所述第二介质层表面，且与所述信号线相连接；
第二传输线，位于所述第三介质层内及所述第三介质层表面，且与所述信号线相连接；
第四介质层，位于所述第二介质层远离所述高阻硅基板的表面；
第三传输线，位于所述第四介质层内及所述第四介质层表面，且与所述第一传输线相连接。
可选地，所述高阻硅基板的电阻率为2500Ω·cm～3500Ω·cm。
可选地，所述滤波器封装结构还包括：
绝缘层，至少位于所述导电穿硅通孔结构与所述高阻硅基板之间；
第一地线种子层，位于所述第一地线与所述高阻硅基板之间；
第一传输线种子层，位于所述第一传输线与所述第二介质层之间；
第二传输线种子层，位于所述第二传输线与所述第三介质层之间；
第三传输线种子层，位于所述第三传输线与所述第四介质层之间。
如上所述，本发明的一种滤波器封装结构及其封装方法，具有以下有益效果：
本发明采用高阻硅基板作为滤波器的芯片衬底，利用微带线传输结构将滤波器与衬底相连接，高阻硅基板上的导电穿硅通孔结构将引线引至高阻硅基板的背面，从而可以从垂直方向直接与封装基底相连接，与封装体内其他器件实现互联；穿硅通孔采用带屏蔽笼结构的穿硅通孔，能够降低射频信号穿过高阻硅基板时产生的损耗，同时可以保证良好的散热；相较于传统集成在转接板上的分立式滤波器，本发明的滤波器封装结构可以有效减小封装体积，并能实现最短的走线，降低高频应用时的寄生效应；同时，在高阻硅基板上还能进一步集成其他有源和无源器件，实现新型的系统级封装。
附图说明
图1显示为本发明实施例一中提供的滤波器封装结构的封装方法的流程图。
图2至图20显示为本发明实施例一中提供的滤波器封装结构的封装方法各步骤所得结构的截面结构示意图；其中，图20显示为本发明提供的滤波器封装结构的截面结构示意图。
元件标号说明
10 高阻硅基板
11 第一氧化硅层
12 凹槽
13 第二氧化硅层
14 穿硅通孔
141 第一穿硅通孔
142 第二穿硅通孔
15 绝缘层
16 导电穿硅通孔结构
161 连接地线
162 信号线
17 第一金属线
171 第二地线
18 保护层
19 第二金属层
191 第二地线
20 第一介质层
21 第二介质层
22 第三介质层
23 第一传输线
24 第二传输线
25 第四介质层
26 第三传输线
S1～S8 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图20。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种滤波器封装结构的封装方法，所述滤波器封装结构的封装方法包括如下步骤：
1)提供一高阻硅基板，所述高阻硅基板包括相对的第一表面及第二表面；
2)于所述高阻硅基板的第一表面形成具有预设深度的凹槽，并于所述高阻硅基板内形成穿硅通孔，所述穿硅通孔沿所述高阻硅基板的厚度方向贯穿所述高阻硅基板；
3)于所述穿硅通孔的内壁形成绝缘层；
4)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构，所述导电穿硅通孔结构包括信号线及连接地线，所述连接地线环绕所述信号线，且与所述信号线具有间距；
5)于所述高阻硅基板的第一表面及第二表面分别形成第一地线及第二地线，并于所述凹槽内形成第一介质层；所述第一地线及所述第二地线均与所述连接地线相连接，并暴露出所述信号线，所述第一介质层至少填满所述凹槽；
6)于所述高阻硅基板的第一表面形成第二介质层，所述第二介质层覆盖所述第一地线，并暴露出所述信号线；并于所述高阻硅基板的第二表面形成第三介质层，所述第三介质层覆盖所述第二地线，并暴露出所述信号线；
7)于所述第二介质层内及所述第二介质层表面形成第一传输线，所述第一传输线与所述信号线相连接；并于所述第三介质层内及所述第三介质层表面形成第二传输线，所述第二传输线与所述信号线相连接；
8)于所述第二介质层远离所述高阻硅基板的表面形成第四介质层，所述第四介质层至少暴露出部分所述第一传输线，并于所述第四介质层内及所述第四介质层表面形成第三传输线，所述第三传输线与所述第一传输线相连接。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一高阻硅基板10，所述高阻硅基板10包括相对的第一表面及第二表面。
作为示例，所述高阻硅基板10的电阻率为2500Ω·cm～3500Ω·cm，优选地，所述高阻硅基板10的电阻率为3000Ω·cm。
在步骤2)中，请参阅图1中的S2步骤及图3至图7，其中，图7为图6的局部俯视结构示意图，于所述高阻硅基板10的第一表面形成具有预设深度的凹槽12，并于所述高阻硅基板10内形成穿硅通孔14，所述穿硅通孔14沿所述高阻硅基板10的厚度方向贯穿所述高阻硅基板10。
作为示例，步骤2)包括如下步骤：
2-1)采用热氧化工艺于所述高阻硅基板10的表面形成一层第一氧化硅层11，如图3所示；所述第一氧化硅层11的厚度可以为但不仅限于2μm；
2-2)对所述第一氧化硅层11进行图形化处理，以于所述第一氧化硅层11内形成定义出所述凹槽12的开口图形；具体的，首先于所述第一氧化硅层11的表面旋涂光刻胶层；其次，对所述光刻胶层进行图形化处理；然后，依据图形化处理后的所述光刻胶层刻蚀所述第一氧化硅层11，以对所述第一氧化硅层11进行图形化处理；最后，利用丙酮等去除所述光刻胶层；
2-3)依据所述第一氧化硅层11刻蚀所述高阻硅基板10，以于所述高阻硅基板10内形成所述凹槽12，如图4所示；
2-4)去除所述第一氧化硅层11，去除所述第一氧化硅层11之后得到的结构如图4所示；具体的，可以采用BOE溶液(缓冲氧化物刻蚀液)去除所述第一氧化硅层11；
2-5)采用热氧化工艺于所述高阻硅基板10的表面形成第二氧化硅层13，如图5所示；所述第二氧化硅层13的厚度可以为但不仅限于2μm；
2-6)对所述第二氧化硅层13进行图形化处理，以于所述第二氧化硅层13内形成定义出所述穿硅通孔14的开口图形；具体的，首先于所述第二氧化硅层13的表面旋涂光刻胶层；其次，对所述光刻胶层进行图形化处理；然后，依据图形化处理后的所述光刻胶层刻蚀所述第二氧化硅层13，以对所述第二氧化硅层13进行图形化处理；最后，利用丙酮等去除所述光刻胶层；
2-7)依据所述第二氧化硅层13刻蚀所述高阻硅基板10，以于所述高阻硅基板10内形成所述穿硅通孔(TSV)14，如图6及图7所示；
2-8)去除所述第二氧化硅层13，去除所述第二氧化硅层13后得到的结构如图6及图7所示；具体的，可以采用BOE溶液(缓冲氧化物刻蚀液)去除所述第二氧化硅层13。具体的，所述穿硅通孔14可以为带屏蔽笼穿硅通孔，即如图7所示，所述穿硅通孔14包括第一穿硅通孔141及第二穿硅通孔142，每个所述第二穿硅通孔142外围均形成有若干个环绕所述第二穿硅通孔142的所述第一穿硅通孔141，即若干个所述第一穿硅通孔141环绕所述第二穿硅通孔142且与所述第二穿硅通孔142具有间距；每个所述第二穿硅通孔142周围环绕的所述第一穿硅通孔141的数量可以根据实际需要进行设定，优选地，本实施例中，每个所述第二穿硅通孔142周围可以但不仅限于环绕六个所述第一穿硅通孔141。所述第一穿硅通孔141用于形成连接地线161，所述第二穿硅通孔142用于形成信号线162。所述穿硅通孔14采用带屏蔽笼结构的穿硅通孔，能够降低射频信号穿过所述高阻硅基板10时产生的损耗，同时可以保证良好的散热。
在步骤3)中，请参阅图1中的S3步骤及图8，于所述穿硅通孔14的内壁形成绝缘层15。
作为示例，可以采用热氧化工艺于所述高阻硅基板10的表面形成第三氧化硅层作为所述绝缘层15。形成的所述绝缘层15可以如图8所示覆盖于所述穿硅通孔14的侧壁及所述高阻硅基板10的整个表面，也可以仅覆盖于所述穿硅通孔14的侧壁上。
作为示例，所述绝缘层15的厚度可以为但不仅限于2μm。
在步骤4)中，请参阅图1中的S4步骤及图9至图10，其中，图10为图9的局部俯视结构示意图，于所述穿硅通孔14内填充金属层以形成导电穿硅通孔结构16，所述导电穿硅通孔结构16包括信号线162及连接地线161，所述连接地线161环绕所述信号线162，且与所述信号线162具有间距。
作为示例，可以采用电镀工艺于所述穿硅通孔14内形成所述导电穿硅通孔结构16；具体的，可以采用电镀金属铜的方式填充所述穿硅通孔14以形成所述导电穿硅通孔结构16。
作为示例，如图10所示，每个所述信号线162外围均环绕若干个所述连接地线161，每个所述信号线162外围的所述连接地线161的数量可以根据实际需要进行设定，优选地，本实施例中，每个所述信号线162外围可以但不仅限于环绕六个所述连接地线161。所述穿硅通孔结构16采用带屏蔽笼结构的穿硅通孔，能够降低射频信号穿过所述高阻硅基板10时产生的损耗，同时可以保证良好的散热。
在步骤5)中，请参阅图1中的S5步骤及图11至图17，于所述高阻硅基板10的第一表面及第二表面分别形成第一地线191及第二地线171，并于所述凹槽12内形成第一介质层20；所述第一地线191及所述第二地线171均与所述连接地线161相连接，并暴露出所述信号线162，所述第一介质层20至少填满所述凹槽12。
作为示例，步骤5)包括如下步骤：
5-1)于所述高阻硅基板10的第二表面形成第一金属层17，如图11所示；并于所述第一金属层17的表面形成保护层18，如图12所示；具体的，所述第一金属层17可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第一金属层17包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃；所述保护层18可以为光刻胶层；
5-2)于所述高阻硅基板10的第一表面形成第一地线种子层；具体的，所述第一地线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第一地线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃；
5-3)于所述第一地线种子层的表面形成第二金属层19；并去除所述保护层18，如图13所示；具体的，于所述第一地线种子层的表面旋涂光刻胶层，将所述光刻胶层图形化以于所述光刻胶层内形成开口，所述开口暴露出所述第一地线种子层。于所述开口内形成所述第二金属层19；
5-4)于所述凹槽12内形成所述第一介质层20；形成所述第一介质层20之后，所述第一介质层20填满所述凹槽12并覆盖所述第二金属层19的表面如图14所示，此时，需要于所述第一金属层17表面形成一层光刻胶层(譬如，厚度为7μm的光刻胶层)进行保护，再对所述第一介质层20进行化学机械研磨，以使得所述第一介质层20的上表面与所述凹槽12的上表面及所述第二金属层19的上表面均相平齐，如图15所示；所述第一介质层20可以包括BCB(苯并环丁烯)材料层、PBO(聚对苯撑苯并双口恶唑纤维)材料层或PI(聚酰亚胺)材料层；
5-5)刻蚀所述第二金属层19以形成所述第一地线191，如图16所示；并刻蚀所述第一金属层17以形成所述第二地线171，如图17所示。
作为示例，步骤5-1)与步骤5-2)之间还包括如下步骤：对所述高阻硅基板10的第一表面进行平坦化处理；具体的，可以采用化学机械研磨工艺对所述高阻硅基板10的第一表面进行平坦和处理。
作为示例，刻蚀所述第二金属层19的同时，去除所述第一地线191之外的所述第一地线种子层。
在步骤6)中，请参阅图1中的S6步骤及图18，于所述高阻硅基板10的第一表面形成第二介质层21，所述第二介质层21覆盖所述第一地线191，并暴露出所述信号线162；并于所述高阻硅基板10的第二表面形成第三介质层22，所述第三介质层22覆盖所述第二地线171，并暴露出所述信号线162。
作为示例,可以先于所述高阻硅基板10的第一表面形成第二介质材料层，所述第二介质材料层覆盖所述高阻硅基板10的第一表面及所述第一地线191，然后再对所述第二介质材料进行刻蚀已形成所述第二介质层21；同样，可以先于所述高阻硅基板10的第二表面形成第三介质材料层，所述第三介质材料层覆盖所述高阻硅基板10的第二表面及所述第二地线171，然后再对所述第三介质材料进行刻蚀已形成所述第三介质层22。
在步骤7)中，请参阅图1中的S7步骤及图19，于所述第二介质层21内及所述第二介质层21表面形成第一传输线23，所述第一传输线23与所述信号线162相连接；并于所述第三介质层22内及所述第三介质层22表面形成第二传输线24，所述第二传输线24与所述信号线162相连接。
作为示例，步骤7)包括如下步骤：
7-1)于所述第二介质层21内及所述第二介质层21表面形成第一传输线种子层；具体的，所述第一传输线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第一传输线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃；
7-2)于所述第一传输线种子层表面形成所述第一传输线23；具体的，首先于所述第一传输线种子层表面旋涂光刻胶层，然后对所述光刻胶层进行图形化，以于所述光刻胶层内形成定义出所述第一传输线23的位置及形状的开口，所述开口暴露出所述第一传输线种子层；采用电镀工艺于所述开口内电镀金属铜以形成所述第一传输线23；所述第一传输线23的厚度可以为但不仅限于5μm；去除所述光刻胶层；
7-3)于所述第三介质层22内及所述第三介质层22表面形成第二传输线种子层；具体的，所述第二传输线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第二传输线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃；
7-4)于所述第二传输线种子层的表面形成所述第二传输线24；具体的，首先于所述第二传输线种子层表面旋涂光刻胶层，然后对所述光刻胶层进行图形化，以于所述光刻胶层内形成定义出所述第二传输线24的位置及形状的开口，所述开口暴露出所述第二传输线种子层；采用电镀工艺于所述开口内电镀金属铜以形成所述第二传输线24；所述第二传输线24的厚度可以为但不仅限于5μm；去除所述光刻胶层。
作为示例，形成所述第一传输线23及所述第二传输线24之后，还包括去除所述第一传输线23之外的所述第一传输线种子层及所述第二传输线24之外的所述第二传输线种子层的步骤。
在步骤8)中，请参阅图1中的S8步骤及图20，于所述第二介质层21远离所述高阻硅基板10的表面形成第四介质层25，所述第四介质层25至少暴露出部分所述第一传输线23，并于所述第四介质层25内及所述第四介质层25表面形成第三传输线26，所述第三传输线26与所述第一传输线23相连接。
作为示例，步骤8)包括如下步骤：
8-1)于所述第四介质层25内及所述第四介质层25表面形成第三传输线种子层；具体的，所述第三传输线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第三传输线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃；
8-2)于所述第三传输线种子层表面形成所述第三传输线26；具体的，首先于所述第三传输线种子层表面旋涂光刻胶层，然后对所述光刻胶层进行图形化，以于所述光刻胶层内形成定义出所述第三传输线26的位置及形状的开口，所述开口暴露出所述第三传输线种子层；采用电镀工艺于所述开口内电镀金属铜以形成所述第三传输线26；所述第三传输线26的厚度可以为但不仅限于5μm；去除所述光刻胶层。
作为示例，形成所述第三传输线26之后，还包括去除所述第三传输线26之外的所述第三传输线种子层的步骤。
作为示例，所述第二介质层21、所述第三介质层22及所述第四介质层25的材料可以与所述第一介质层20的材料相同。
实施例二
请结合图2至图19继续参阅图20，本发明还提供一种滤波器封装结构，所述滤波器封装结构包括：高阻硅基板10，所述高阻硅基板10包括相对的第一表面及第二表面；所述高阻硅基板10的第一表面形成有凹槽12，且所述高阻硅基板10内形成穿硅通孔14，所述穿硅通孔14沿所述高阻硅基板10的厚度方向贯穿所述高阻硅基板10；导电穿硅通孔结构16，所述导电穿硅通孔结构16位于所述穿硅通孔14内；所述导电穿硅通孔结构16包括信号线162及连接地线161，所述连接地线161环绕所述信号线162，且与所述信号线162具有间距；第一地线191，所述第一地线191位于所述高阻硅基板10的第一表面，与所述连接地线161相连接，并暴露出所述信号线162；第二地线171，所述第二地线171位于所述高阻硅基板10的第二表面，与所述连接地线161相连接，并暴露出所述信号线162；第一介质层20，所述第一介质层20位于所述凹槽12内，且至少填满所述凹槽12；第二介质层21，所述第二介质层21位于所述高阻硅基板10的第一表面，并覆盖所述第一地线191；第三介质层22，所述第三介质层22位于所述高阻硅基板10的第二表面，并覆盖所述第二地线171；第一传输线23，所述第一传输线23位于所述第二介质层21内及所述第二介质层21表面，且与所述信号线162相连接；第二传输线24，所述第二传输线24位于所述第三介质层22内及所述第三介质层22表面，且与所述信号线162相连接；第四介质层25，所述第四介质层25位于所述第二介质层21远离所述高阻硅基板10的表面；第三传输线26，所述第三传输线26位于所述第四介质层25内及所述第四介质层25表面，且与所述第一传输线23相连接。
作为示例，所述高阻硅基板10的电阻率为2500Ω·cm～3500Ω·cm，优选地，所述高阻硅基板10的电阻率为3000Ω·cm。
具体的，所述穿硅通孔14可以为带屏蔽笼穿硅通孔，即如图7所示，所述穿硅通孔14包括第一穿硅通孔141及第二穿硅通孔142，每个所述第二穿硅通孔142外围均形成有若干个环绕所述第二穿硅通孔142的所述第一穿硅通孔141，即若干个所述第一穿硅通孔141环绕所述第二穿硅通孔142且与所述第二穿硅通孔142具有间距；每个所述第二穿硅通孔142周围环绕的所述第一穿硅通孔141的数量可以根据实际需要进行设定，优选地，本实施例中，每个所述第二穿硅通孔142周围可以但不仅限于环绕六个所述第一穿硅通孔141。所述第一穿硅通孔141用于形成连接地线161，所述第二穿硅通孔142用于形成信号线162。所述穿硅通孔14采用带屏蔽笼结构的穿硅通孔，能够降低射频信号穿过所述高阻硅基板10时产生的损耗，同时可以保证良好的散热。
作为示例，如图10所示，每个所述信号线162外围均环绕若干个所述连接地线161，每个所述信号线162外围的所述连接地线161的数量可以根据实际需要进行设定，优选地，本实施例中，每个所述信号线162外围可以但不仅限于环绕六个所述连接地线161。所述穿硅通孔结构16采用带屏蔽笼结构的穿硅通孔，能够降低射频信号穿过所述高阻硅基板10时产生的损耗，同时可以保证良好的散热。
作为示例，所述第二地线171可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第二地线171包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，所述第一地线191的材料、所述第一传输线23的材料、所述第二传输线24的材料及所述第三传输线26的材料均可以包括金属铜。
作为示例，所述第一介质层20、所述第二介质层21、所述第三介质层22及所述第四介质层25均可以包括BCB(苯并环丁烯)材料层、PBO(聚对苯撑苯并双口恶唑纤维)材料层或PI(聚酰亚胺)材料层。
作为示例，所述滤波器封装结构还包括：绝缘层15，所述绝缘层15至少位于所述导电穿硅通孔结构16与所述高阻硅基板10之间；第一地线种子层，所述第一地线种子层位于所述第一地线191与所述高阻硅基板10之间；第一传输线种子层，所述第一传输线种子层位于所述第一传输线23与所述第二介质层21之间；第二传输线种子层，所述第二传输线种子层位于所述第二传输线24与所述第三介质层22之间；第三传输线种子层，所述第三传输线种子层位于所述第三传输线26与所述第四介质层25之间。
作为示例，所述绝缘层15可以包括氧化硅层，所述绝缘层15的厚度可以为但不仅限于2μm。
作为示例，所述第一地线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第一地线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，所述第一传输线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第一传输线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，所述第二传输线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第二传输线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
作为示例，所述第三传输线种子层可以包括TiW(钨化钛)层及Au(金)层中的至少一种，优选地，本实施例中，所述第三传输线种子层包括依次上下叠置的TiW层及Au层；所述TiW层的厚度可以为200埃～800埃，所述Au层的厚度可以为1000埃～3000埃，优选地，本实施例中，所述TiW层的厚度可以为500埃，所述Au层的厚度可以为2000埃。
综上所述，本发明滤波器封装结构及其封装方法，所述滤波器封装结构的封装方法包括如下步骤：1)提供一高阻硅基板，所述高阻硅基板包括相对的第一表面及第二表面；2)于所述高阻硅基板的第一表面形成具有预设深度的凹槽，并于所述高阻硅基板内形成穿硅通孔，所述穿硅通孔沿所述高阻硅基板的厚度方向贯穿所述高阻硅基板；3)于所述穿硅通孔的内壁形成绝缘层；4)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构，所述导电穿硅通孔结构包括信号线及连接地线，所述连接地线环绕所述信号线，且与所述信号线具有间距；5)于所述高阻硅基板的第一表面及第二表面分别形成第一地线及第二地线，并于所述凹槽内形成第一介质层；所述第一地线及所述第二地线均与所述连接地线相连接，并暴露出所述信号线，所述第一介质层至少填满所述凹槽；6)于所述高阻硅基板的第一表面形成第二介质层，所述第二介质层覆盖所述第一地线，并暴露出所述信号线；并于所述高阻硅基板的第二表面形成第三介质层，所述第三介质层覆盖所述第二地线，并暴露出所述信号线；7)于所述第二介质层内及所述第二介质层表面形成第一传输线，所述第一传输线与所述信号线相连接；并于所述第三介质层内及所述第三介质层表面形成第二传输线，所述第二传输线与所述信号线相连接；8)于所述第二介质层远离所述高阻硅基板的表面形成第四介质层，所述第四介质层至少暴露出部分所述第一传输线，并于所述第四介质层内及所述第四介质层表面形成第三传输线，所述第三传输线与所述第一传输线相连接。本发明采用高阻硅基板作为滤波器的芯片衬底，利用微带线传输结构将滤波器与衬底相连接，高阻硅基板上的导电穿硅通孔结构将引线引至高阻硅基板的背面，从而可以从垂直方向直接与封装基底相连接，与封装体内其他器件实现互联；穿硅通孔采用带屏蔽笼结构的穿硅通孔，能够降低射频信号穿过高阻硅基板时产生的损耗，同时可以保证良好的散热；相较于传统集成在转接板上的分立式滤波器，本发明的滤波器封装结构可以有效减小封装体积，并能实现最短的走线，降低高频应用时的寄生效应；同时，在高阻硅基板上还能进一步集成其他有源和无源器件，实现新型的系统级封装。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种滤波器封装结构的封装方法，其特征在于，所述滤波器封装结构的封装方法包括如下步骤：
1)提供一高阻硅基板，所述高阻硅基板包括相对的第一表面及第二表面；
2)于所述高阻硅基板的第一表面形成具有预设深度的凹槽，并于所述高阻硅基板内形成穿硅通孔，所述穿硅通孔沿所述高阻硅基板的厚度方向贯穿所述高阻硅基板；
3)于所述穿硅通孔的内壁形成绝缘层；
4)于所述穿硅通孔内填充金属层以形成导电穿硅通孔结构，所述导电穿硅通孔结构包括信号线及连接地线，所述连接地线环绕所述信号线，且与所述信号线具有间距；
5)于所述高阻硅基板的第一表面及第二表面分别形成第一地线及第二地线，并于所述凹槽内形成第一介质层；所述第一地线及所述第二地线均与所述连接地线相连接，并暴露出所述信号线，所述第一介质层至少填满所述凹槽，该步骤包括：5-1)于所述高阻硅基板的第二表面形成第一金属层；并于所述第一金属层的表面形成保护层；5-2)于所述高阻硅基板的第一表面形成第一地线种子层；5-3)于所述第一地线种子层的表面形成第二金属层；并去除所述保护层；5-4)于所述凹槽内形成所述第一介质层；5-5)刻蚀所述第二金属层以形成所述第一地线；并刻蚀所述第一金属层以形成所述第二地线；
6)于所述高阻硅基板的第一表面形成第二介质层，所述第二介质层覆盖所述第一地线，并暴露出所述信号线；并于所述高阻硅基板的第二表面形成第三介质层，所述第三介质层覆盖所述第二地线，并暴露出所述信号线；
7)于所述第二介质层内及所述第二介质层表面形成第一传输线，所述第一传输线与所述信号线相连接；并于所述第三介质层内及所述第三介质层表面形成第二传输线，所述第二传输线与所述信号线相连接；
8)于所述第二介质层远离所述高阻硅基板的表面形成第四介质层，所述第四介质层至少暴露出部分所述第一传输线，并于所述第四介质层内及所述第四介质层表面形成第三传输线，所述第三传输线与所述第一传输线相连接。
2.根据权利要求1所述的滤波器封装结构的封装方法，其特征在于，所述高阻硅基板的电阻率为2500Ω·cm～3500Ω·cm。
3.根据权利要求1所述的滤波器封装结构的封装方法，其特征在于，步骤2)包括如下步骤：2-1)采用热氧化工艺于所述高阻硅基板的表面形成一层第一氧化硅层；
2-2)对所述第一氧化硅层进行图形化处理，以于所述第一氧化硅层内形成定义出所述凹槽的开口图形；
2-3)依据所述第一氧化硅层刻蚀所述高阻硅基板，以于所述高阻硅基板内形成所述凹槽；
2-4)去除所述第一氧化硅层；
2-5)采用热氧化工艺于所述高阻硅基板的表面形成第二氧化硅层；
2-6)对所述第二氧化硅层进行图形化处理，以于所述第二氧化硅层内形成定义出所述穿硅通孔的开口图形；
2-7)依据所述第二氧化硅层刻蚀所述高阻硅基板，以于所述高阻硅基板内形成所述穿硅通孔；
2-8)去除所述第二氧化硅层。
4.根据权利要求3所述的滤波器封装结构的封装方法，其特征在于，步骤3)中，采用热氧化工艺于所述高阻硅基板的表面形成第三氧化硅层作为所述绝缘层。
5.根据权利要求1所述的滤波器封装结构的封装方法，其特征在于，步骤5-1)与步骤5-2)之间还包括如下步骤：对所述高阻硅基板的第一表面进行平坦化处理。
6.根据权利要求1所述的滤波器封装结构的封装方法，其特征在于，步骤7)包括如下步骤：
7-1)于所述第二介质层内及所述第二介质层表面形成第一传输线种子层；
7-2)于所述第一传输线种子层表面形成所述第一传输线；
7-3)于所述第三介质层内及所述第三介质层表面形成第二传输线种子层；
7-4)于所述第二传输线种子层的表面形成所述第二传输线。
7.根据权利要求1所述的滤波器封装结构的封装方法，其特征在于，步骤8)包括如下步骤：
8-1)于所述第四介质层内及所述第四介质层表面形成第三传输线种子层；
8-2)于所述第三传输线种子层表面形成所述第三传输线。
8.一种滤波器封装结构，其特征在于，所述滤波器封装结构依权利要求1-7任一项所述的封装方法制备而成，所述滤波器封装结构包括：
高阻硅基板，所述高阻硅基板包括相对的第一表面及第二表面；所述高阻硅基板的第一表面形成有凹槽，且所述高阻硅基板内形成穿硅通孔，所述穿硅通孔沿所述高阻硅基板的厚度方向贯穿所述高阻硅基板；
导电穿硅通孔结构，位于所述穿硅通孔内；所述导电穿硅通孔结构包括信号线及连接地线，所述连接地线环绕所述信号线，且与所述信号线具有间距；
第一地线，位于所述高阻硅基板的第一表面，与所述连接地线相连接，并暴露出所述信号线；
第二地线，位于所述高阻硅基板的第二表面，与所述连接地线相连接，并暴露出所述信号线；
第一介质层，位于所述凹槽内，且至少填满所述凹槽；
第二介质层，位于所述高阻硅基板的第一表面，并覆盖所述第一地线；
第三介质层，位于所述高阻硅基板的第二表面，并覆盖所述第二地线；
第一传输线，位于所述第二介质层内及所述第二介质层表面，且与所述信号线相连接；
第二传输线，位于所述第三介质层内及所述第三介质层表面，且与所述信号线相连接；
第四介质层，位于所述第二介质层远离所述高阻硅基板的表面；
第三传输线，位于所述第四介质层内及所述第四介质层表面，且与所述第一传输线相连接。
9.根据权利要求8所述的滤波器封装结构，其特征在于，所述高阻硅基板的电阻率为2500Ω·cm～3500Ω·cm。
10.根据权利要求8所述的滤波器封装结构，其特征在于，所述滤波器封装结构还包括：
绝缘层，至少位于所述导电穿硅通孔结构与所述高阻硅基板之间；
第一地线种子层，位于所述第一地线与所述高阻硅基板之间；
第一传输线种子层，位于所述第一传输线与所述第二介质层之间；
第二传输线种子层，位于所述第二传输线与所述第三介质层之间；
第三传输线种子层，位于所述第三传输线与所述第四介质层之间。
CN201811110350.8A 2018-09-21 2018-09-21 滤波器封装结构及其封装方法 Expired - Fee Related CN109461661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811110350.8A CN109461661B (zh) 2018-09-21 2018-09-21 滤波器封装结构及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811110350.8A CN109461661B (zh) 2018-09-21 2018-09-21 滤波器封装结构及其封装方法

Publications (2)

Publication Number Publication Date
CN109461661A CN109461661A (zh) 2019-03-12
CN109461661B true CN109461661B (zh) 2020-10-20

Family

ID=65606886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811110350.8A Expired - Fee Related CN109461661B (zh) 2018-09-21 2018-09-21 滤波器封装结构及其封装方法

Country Status (1)

Country Link
CN (1) CN109461661B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114976565A (zh) * 2022-06-20 2022-08-30 无锡中微高科电子有限公司 一种环柱微同轴射频传输线及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723306A (zh) * 2012-06-28 2012-10-10 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN103367336A (zh) * 2012-04-02 2013-10-23 台湾积体电路制造股份有限公司 多维集成电路的电源线滤波器
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742195A (zh) * 2016-04-01 2016-07-06 江苏长电科技股份有限公司 一种蚀刻埋孔型表面声滤波芯片封装结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367336A (zh) * 2012-04-02 2013-10-23 台湾积体电路制造股份有限公司 多维集成电路的电源线滤波器
CN102723306A (zh) * 2012-06-28 2012-10-10 中国科学院上海微系统与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法

Also Published As

Publication number Publication date
CN109461661A (zh) 2019-03-12

Similar Documents

Publication Publication Date Title
US10813214B2 (en) Cavities containing multi-wiring structures and devices
US9666930B2 (en) Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
JP6297126B2 (ja) パッケージ、および、その伝送線の形成方法
EP2965353B1 (en) A substrate-less interposer
EP2513969B1 (en) Via structure integrated in electronic substrate
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
US7763976B2 (en) Integrated circuit module with integrated passive device
KR102310655B1 (ko) Wlcsp용 수직 인덕터
US9275933B2 (en) Semiconductor device
US10867890B2 (en) Mutli-chip package with encapsulated conductor via
CN107437453B (zh) 用于在info封装件上的无线充电结构的堆叠的线圈及其形成方法
CN108155178A (zh) 集成扇出型封装
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
TW201131592A (en) Inductors and methods for integrated circuits
US10347607B2 (en) Semiconductor devices and methods of manufacture thereof
TWI812168B (zh) 三維元件結構及其形成方法
CN114946023A (zh) 具有堆叠的金属线的集成电感器
CN107492437A (zh) 一种玻璃基高q值电感及其制备方法
CN109461661B (zh) 滤波器封装结构及其封装方法
CN109473405A (zh) 一种硅刻蚀通孔的扇出型晶圆级封装结构及其方法
KR102096457B1 (ko) 반도체 디바이스 구조물 및 이를 형성하는 방법
US11728291B2 (en) Semiconductor arrangement in fan out packaging including magnetic structure around transmission line
TWI615933B (zh) 半導體裝置及其製造方法
CN113035834B (zh) 转接板及其制备方法
KR20230098518A (ko) 반도체 패키지 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201020

CF01 Termination of patent right due to non-payment of annual fee