CN111081696A - 半导体封装和制造半导体封装的方法 - Google Patents
半导体封装和制造半导体封装的方法 Download PDFInfo
- Publication number
- CN111081696A CN111081696A CN201911415897.3A CN201911415897A CN111081696A CN 111081696 A CN111081696 A CN 111081696A CN 201911415897 A CN201911415897 A CN 201911415897A CN 111081696 A CN111081696 A CN 111081696A
- Authority
- CN
- China
- Prior art keywords
- shielding
- electronic component
- interposer
- pads
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
本公开的实施例涉及半导体封装。半导体封装包括：衬底，包括多个连接焊盘和多个接地焊盘；电子部件，被联接到衬底的安装表面，并且通过至少一个引线与多个连接焊盘中的至少一个连接；第一中介层，被布置在电子部件的背离衬底的第一表面上，并且包括相对布置的绝缘表面和接地表面；其中绝缘表面与电子部件的第一表面绝缘地耦合；并且接地表面经由第一屏蔽结构与多个接地焊盘连接。提供了具有屏蔽结构的半导体封装。本公开的的实施例的方案还提供了半导体封装的制造方法。
Description
技术领域
本公开的实施例一般地涉及半导体领域，并且更具体地涉及半导体封装和制造半导体封装的方法。
背景技术
集成电路和其它电子器件可以被封装在半导体封装上。半导体封装可以被集成到诸如无线通信装置或者是其他产品上。在一些情况下，半导体封装上的集成电路和/或电子器件可能会彼此干扰或干扰其它电子部件。
需要提供一种半导体封装结构，以提高半导体封装的抗干扰能力。
发明内容
根据本公开的实施例，提供了半导体封装和制造半导体封装的方法，以解决或部分解决现有半导体封装存在的上述问题和其他问题。
在本公开的第一方面中，提供了一种半导体封装，包括：衬底，包括多个连接焊盘和多个接地焊盘；电子部件，被联接到衬底的安装表面，并且通过至少一个引线与多个连接焊盘中的至少一个连接；第一中介层，被布置在电子部件的背离衬底的第一表面上，并且包括相对布置的绝缘表面和接地表面；其中绝缘表面与电子部件的第一表面绝缘地耦合；并且接地表面经由第一屏蔽结构与多个接地焊盘连接。
在电子部件的表面布置包括绝缘表面和接地表面的第一中介层，并且通过第一屏蔽结构将接地表面与多个接地焊盘连接，使电子部件的上方形成第一屏蔽结构。如此，位于电子部件顶部的第一中介层的接地表面、以及第一屏蔽结构共同接地，由此，形成了包围电子部件的良好的屏蔽外壳，以提高电子部件的电磁屏蔽性能。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
在一些实施例中，第一屏蔽结构包括多个第一屏蔽线或第一屏蔽带。将多个第一屏蔽线或第一屏蔽带的每个连接到接地焊盘可以形成接地屏蔽，由此，可以屏蔽外界的干扰信号的能量，从而至少部分地和/或全部地为电子部件提供屏蔽效果。
在一些实施例中，多个接地焊盘与多个连接焊盘对应设置，使得被连接到每个接地焊盘的第一屏蔽线或第一屏蔽带与被连接到对应的连接焊盘的引线相对应。将第一屏蔽线或第一屏蔽带与对应的引线相对应设置，可以方便地保证对应的引线与接地线或接地带之间的间距一致，以可以提供更好地屏蔽电子部件，并且为电子部件传输的信号提供了连续的恒定的参考基准(即接地屏蔽线或屏蔽带)。
在一些实施例中，第一中介层至少覆盖电子部件的第一表面的面积的80％。可以为第一中介层连接第一屏蔽结构预留一定空间，以与引线对应地布置第一屏蔽结构(例如，第一屏蔽线或第一屏蔽带)。
在一些实施例中，还包括：第二中介层，位于电子部件与衬底之间，并且电子部件通过第二中介层与衬底的安装表面联接，第二中介层包括多个屏蔽焊盘；第二屏蔽结构，包括多个第二屏蔽线或第二屏蔽带，第二屏蔽线或第二屏蔽带与多个屏蔽焊盘中的一个或多个连接以至少部分地包围电子部件。
利用第二中介层，进一步在电子部件的外围形成第二屏蔽结构，可以进一步提高电子部件的抗干扰能力。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
在一些实施例中，第一中介层是硅中介层。由此，可以在半导体制造过程中方便地实现中介层的制造。
本公开的第二方面提供了一种制造半导体封装的方法。方法包括以下步骤：在衬底上提供多个连接焊盘和多个接地焊盘；将电子部件联接到衬底的安装表面，并且利用至少一个引线将电子部件与多个连接焊盘中的至少一个连接；在电子部件的背离衬底的第一表面上设置包括相对布置的绝缘表面和接地表面的第一中介层，使得绝缘表面与第一表面绝缘地耦合；利用多个第一屏蔽线或第一屏蔽带将接地表面与多个接地焊盘连接，使得多个第一屏蔽线或第一屏蔽带形成第一屏蔽结构。
如此，位于电子部件顶部的第一中介层的接地表面、以及第一屏蔽结构共同接地，由此，形成了包围电子部件的良好的屏蔽外壳，以提高电子部件的电磁屏蔽性能。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
在一些实施例中，方法还包括：将多个接地焊盘与多个连接焊盘对应地设置，使得被连接到每个接地焊盘的第一屏蔽线或第一屏蔽带与被连接到对应的连接焊盘的引线相对应。
将第一屏蔽线或第一屏蔽带与对应的引线相对应设置，可以方便地保证对应的引线与接地线或接地带之间的间距一致，以可以提供更好地屏蔽效果，并且为电子部件传输的信号提供了连续的恒定的参考基准(即接地屏蔽线或屏蔽带)。
在一些实施例中，第一中介层至少覆盖电子部件的第一表面的面积的80％。可以为第一中介层连接第一屏蔽结构预留一定空间，以与引线对应地布置第一屏蔽结构(例如，第一屏蔽线或第一屏蔽带)。
在一些实施例中，方法还包括：在电子部件与衬底之间布置第二中介层，使得电子部件通过第二中介层与衬底的安装表面联接，第二中介层包括多个屏蔽焊盘；将多个第二屏蔽线或第二屏蔽带与多个屏蔽焊盘中的一个或多个连接，使得多个第二屏蔽线或第二屏蔽带形成第二屏蔽结构，第二屏蔽结构至少部分地包围电子部件。
利用第二中介层，进一步在电子部件的外围形成第二屏蔽结构，可以进一步提高电子部件的抗干扰能力。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所公开的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文公开的各实施例。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
图1示出了根据本公开的实施例的半导体封装的简化截面示意图；
图2示出了根据本公开的实施例的半导体封装的简化截面示意图；
图3示出了图2中的根据本公开的实施例的半导体封装的俯视图；
图4示出了图2中的根据本公开的实施例的半导体封装的俯视图；以及
图5示出了根据本公开的实施例的制造半导体封装的方法的流程图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。
如上所述，目前存在提高半导体器件的抗干扰的性能的需求。针对上述问题以及其他可能的潜在问题，本公开的实施例提供了一种半导体封装和制造半导体封装的方法。以下结合图1-图5来具体描述本公开的实施例。
在第一方面，本公开提供了一种半导体封装。图1示出了根据本公开的实施例的半导体封装的示意图。总体上，半导体封装包括衬底10、电子部件20、第一中介层30。
衬底10包括多个连接焊盘12和多个接地焊盘14。连接焊盘12是用于与电子部件20进行通信或电连接的焊盘。接地焊盘14是用于接地的焊盘。在一些实施例中，连接焊盘12和接地焊盘14可以分别是一个或多个焊盘和/或互连迹线。
在一些实施例中，衬底10可以是有机结构。在其它实施例中下，衬底10可以是无机的(例如，陶瓷等)。衬底10可以具有任何适当尺寸和/或形状。例如，在示例性实施例中，衬底10可以是矩形面板，衬底10可以由任何适当材料制造，包括聚合物材料、玻璃纤维、塑料、复合材料、玻璃、陶瓷材料、FR-5材料、其组合等。
电子部件20被联接到衬底10的安装表面，并且电子部件20通过至少一个引线21与多个连接焊盘12中的至少一个连接，从而将电子部件20电气和机械地联接到衬底10。
在一些实施例中，电子部件包括至少一个集成电路芯片，电子部件可以经由任何方式而电气和机械地联接到衬底10，例如是金属柱、焊料凸块、各向异性导电膜(ACF)、不导电膜(NCF)及其等已知技术。
第一中介层30被布置在电子部件20的背离衬底10的第一表面23上(即图1中所示出的电子部件20的顶部表面)。第一中介层30包括相对布置的绝缘表面35和接地表面33，如图1所示，接地表面33比绝缘表面35更远离电子部件20。
在一些实施例中，绝缘表面35和接地表面33可以是第一中介层30上的绝缘层和接地层。并且，绝缘表面35与电子部件20的第一表面23绝缘地联接，接地表面33经由第一屏蔽结构31与多个接地焊盘14连接。
在一些实施例中，接地表面33可以通过任何适当方式而被形成在第一中介层30上(例如，硅中介层上)。例如，利用物理气相沉积、化学气相沉积、溅镀、金属膏沉积、其组合等而形成的导通金属层。
在另一些实施例中，接地表面33可以是一层金属层，例如是铝、银、铜等和/或铝、银、铜等的合金。接地表面33可以经由溅镀、膏料印刷、刮印、原子层沉积(ALD)或多种不同的物理气相沉积(PVD)技术来形成。
如此，可以充分地将电子部件20包围在第一屏蔽结构中，以提高电子部件的电磁屏蔽性能。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
利用绝缘表面35与电子部件20绝缘地耦合，并且将接地表面33与接地焊盘通过第一屏蔽结构31连接。这样，位于电子部件20顶部的第一中介层30的接地表面33、以及第一屏蔽结构31共同接地，由此，形成了包围电子部件20的良好的屏蔽外壳，可以充分地屏蔽外界的干扰能量，也能屏蔽电子部件20向外发射的能量(例如电场和/或磁场)。
在一些实施例中，第一中介层30是硅中介层。可以在半导体制造过程中方便地实现第一中介层的制造。如前所述，该硅中介层包括接地表面33。
在一些实施例中，第一屏蔽结构31包括多个第一屏蔽线或第一屏蔽带。由此，可以屏蔽外界的干扰信号的能量，从而至少部分地和/或全部地为电子部件提供屏蔽效果。
在一些实施例中，如图1所示，多个接地焊盘14与多个连接焊盘12对应设置。这样被连接到每个接地焊盘14的第一屏蔽线或第一屏蔽带与被连接到对应的连接焊盘12的引线21相对应。
由此，可以方便地保证对应的引线与接地线或接地带之间的间距一致，以可以提供更好地屏蔽电子部件，并且为电子部件传输的信号提供了连续的恒定的参考基准(即接地屏蔽线或屏蔽带)。
在一些实施例中，第一中介层30至少覆盖电子部件20的第一表面23的面积的80％。由此，可以为第一中介层连接第一屏蔽结构预留一定空间，以与引线对应地布置第一屏蔽结构(例如，第一屏蔽线或第一屏蔽带)。在一些实施例中，使第一中介层至少覆盖电子部件20的第一表面23的面积的例如范围85％-90％(例如，88％)、或者范围90％-98％(例如，95％)。这样布置，既能保证屏蔽效果，又能简化制造工艺。
在一些实施例中，如图2-图4所示，半导体封装还可以进一步包括第二中介层40和第二屏蔽结构42。图2示出了包括第二中介层40的半导体封装的侧视图，图3是图2的半导体封装的俯视图，图4示出了图2的半导体封装的俯视图。为了避免图中的混乱，在图4中略去了图2-图3中的接地焊盘14、连接焊盘12、引线21、第一屏蔽结构31，仅示出了第二屏蔽结构42的示意图。
如图2和图4所示，第二中介层40位于电子部件20与衬底10之间，并且电子部件20通过第二中介层40与衬底10的安装表面联接，第二中介层40包括多个屏蔽焊盘41。第二屏蔽结构42包括多个第二屏蔽线或第二屏蔽带，第二屏蔽线或第二屏蔽带与多个屏蔽焊盘41中的一个或多个连接，从而电子部件20被第二屏蔽结构42至少部分地包围。
利用第二中介层，进一步在电子部件的外围形成第二屏蔽结构，可以进一步提高电子部件的抗干扰能力。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
在一些实施例中，如图3和图4所示，第二中介层40的底表面与衬底10联接，第二中介层40的顶表面45与电子部件20联接。多个屏蔽焊盘41被布置在第二中介层40的顶表面45上。在一些实施例中，第二中介层40比电子部件20的面积大，例如大1％-10％。以简化屏蔽焊盘41的制造工艺以及促进第二屏蔽结构42与屏蔽焊盘41的连接。
在一些实施例中，如图4所示，第二屏蔽线或第二屏蔽带例如可以从电子部件20的一侧上的屏蔽焊盘41连接到电子部件20的另一侧上的屏蔽焊盘41。第二屏蔽线或第二屏蔽带可以以预定密度重复连接多道。根据需要屏蔽水平的要求，可以设计第二屏蔽线或第二屏蔽带的密度、连接方式。例如，可以将多个第二屏蔽线或第二屏蔽带布置成为包围电子部件20的网状壳体屏蔽结构，以提供局部和/或全局屏蔽。
应当理解的是，半导体封装中可以设置任何数量的电子部件10。电子部件10可以包括但不限于集成电路、有源器件、无源器件、二极管、晶体管、连接器、电阻器、电感器、电容器、微机电系统(MEMS)、其组合等。
在本公开的第二方面，提供了制造半导体封装的方法。如图5所示，该方法包括以下步骤：
在步骤510中，在衬底10上提供多个连接焊盘12和多个接地焊盘14；
在步骤520中，将电子部件20联接到衬底10的安装表面，并且利用至少一个引线21将电子部件20与多个连接焊盘12中的至少一个连接；
在步骤530中，在电子部件20的背离衬底10的第一表面23上设置包括相对布置的绝缘表面35和接地表面33的第一中介层30，使得绝缘表面35与第一表面23绝缘地耦合；
在步骤540中，利用多个第一屏蔽线或第一屏蔽带将接地表面33与多个接地焊盘14连接，使得多个第一屏蔽线或第一屏蔽带形成第一屏蔽结构31。
如此，位于电子部件20顶部的第一中介层30的接地表面33、以及第一屏蔽结构31共同接地，由此，形成了包围电子部件20的良好的屏蔽外壳，以提高电子部件的电磁屏蔽性能。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
在一些实施例中，方法还包括以下步骤：将多个接地焊盘14与多个连接焊盘12对应地设置，使得被连接到每个接地焊盘14的第一屏蔽线或第一屏蔽带与被连接到对应的连接焊盘12的引线21相对应。
以此方式，能够保证对应的引线与接地线或接地带之间的间距一致，以可以提供更好地屏蔽效果，并且为电子部件传输的信号提供了连续的恒定的参考基准(即接地屏蔽线或屏蔽带)。
在一些实施例中，在实现该方法时，如前文所述，第一中介层30至少覆盖电子部件20的第一表面23的面积的80％，或者如前文所述的其他比例。
在一些实施例中，方法还包括以下步骤：
在电子部件20与衬底10之间布置第二中介层40，使得电子部件20通过第二中介层40与衬底10的安装表面联接，第二中介层40包括多个屏蔽焊盘41；
将多个第二屏蔽线或第二屏蔽带与多个屏蔽焊盘41中的一个或多个连接，使得多个第二屏蔽线或第二屏蔽带形成第二屏蔽结构42，第二屏蔽结构42至少部分地包围电子部件20。
利用第二中介层，进一步在电子部件的外围形成第二屏蔽结构，可以进一步提高电子部件的抗干扰能力。这对用于传输高速信号、高速差分信号、射频信号的传输器件而言，可以提供良好的屏蔽性能，可以保证信号的完整性。
应当理解，本公开的第二方面的制造方法适于制造本公开的第一方面的半导体封装，或者说，本公开的第一方面的半导体封装的结构特征的实施例的单个或组合特征均可以被结合到本公开的第二方面中。
本文中的屏蔽线和/或屏蔽带可以被预先制造并且然后经由拾取和放置技术而附接到衬底10。第一屏蔽线和/或屏蔽带可以通过其与接地焊盘14(例如包括银或铜)的连接而连接到衬底10。第一屏蔽线屏蔽线和/或屏蔽带可以包括金、银或铜、铝、和/或其它适合的金属及其组合。第二屏蔽线和/或屏蔽带可以通过其与屏蔽焊盘41(例如包括银或铜)的连接而连接到第二中介层40。第二屏蔽线和/或屏蔽带可以包括金、银或铜、铝、和/或其它适合的金属及其组合。
作为示例，线的直径可以大致在大约6微米到大约80毫米的范围中，示例性直径/半径为大约2mm。带的直径可以为大致15微米到大致80毫米，示例性直径为大致2mm。在一些实施例中，当存在多个电子部件20时，并非所有电子部件都被第一屏蔽结构和第二屏蔽结构覆盖。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所公开的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文公开的各实施例。
Claims (10)
1.一种半导体封装，其特征在于，包括：
衬底(10)，包括多个连接焊盘(12)和多个接地焊盘(14)；
电子部件(20)，被联接到所述衬底(10)的安装表面，并且通过至少一个引线(21)与所述多个连接焊盘(12)中的至少一个连接；
第一中介层(30)，被布置在所述电子部件(20)的背离所述衬底(10)的第一表面(23)上，并且包括相对布置的绝缘表面(35)和接地表面(33)；
其中所述绝缘表面(35)与所述电子部件(20)的所述第一表面(23)绝缘地耦合；并且所述接地表面(33)经由第一屏蔽结构(31)与所述多个接地焊盘(14)连接。
2.根据权利要求1所述的半导体封装，其特征在于，所述第一屏蔽结构(31)包括多个第一屏蔽线或第一屏蔽带。
3.根据权利要求2所述的半导体封装，其中所述多个接地焊盘(14)与所述多个连接焊盘(12)对应设置，使得被连接到每个接地焊盘(14)的所述第一屏蔽线或第一屏蔽带与被连接到对应的连接焊盘(12)的所述引线(21)相对应。
4.根据权利要求1所述的半导体封装，其中所述第一中介层(30)至少覆盖所述电子部件(20)的所述第一表面(23)的面积的80％。
5.根据权利要求1所述的半导体封装，还包括：
第二中介层(40)，位于所述电子部件(20)与所述衬底(10)之间，并且所述电子部件(20)通过所述第二中介层(40)与所述衬底(10)的安装表面联接，所述第二中介层(40)包括多个屏蔽焊盘(41)；
第二屏蔽结构(42)，包括多个第二屏蔽线或第二屏蔽带，所述第二屏蔽线或第二屏蔽带与所述多个屏蔽焊盘(41)中的一个或多个连接以至少部分地包围所述电子部件(20)。
6.根据权利要求1所述的半导体封装，其中所述第一中介层(30)是硅中介层。
7.一种制造半导体封装的方法，包括以下步骤：
在衬底(10)上提供多个连接焊盘(12)和多个接地焊盘(14)；
将电子部件(20)联接到所述衬底(10)的安装表面，并且利用至少一个引线(21)将所述电子部件(20)与所述多个连接焊盘(12)中的至少一个连接；
在所述电子部件(20)的背离所述衬底(10)的第一表面(23)上设置包括相对布置的绝缘表面(35)和接地表面(33)的第一中介层(30)，使得所述绝缘表面(35)与所述第一表面(23)绝缘地耦合；
利用多个第一屏蔽线或第一屏蔽带将所述接地表面(33)与所述多个接地焊盘(14)连接，使得所述多个第一屏蔽线或第一屏蔽带形成第一屏蔽结构(31)。
8.根据权利要求7所述的方法，其中所述方法还包括：
将所述多个接地焊盘(14)与所述多个连接焊盘(12)对应地设置，使得被连接到每个接地焊盘(14)的所述第一屏蔽线或第一屏蔽带与被连接到对应的连接焊盘(12)的所述引线(21)相对应。
9.根据权利要求7所述的方法，其中所述第一中介层(30)至少覆盖所述电子部件(20)的所述第一表面(23)的面积的80％。
10.根据权利要求7-9中的任一项所述的方法，还包括：
在所述电子部件(20)与所述衬底(10)之间布置第二中介层(40)，使得所述电子部件(20)通过所述第二中介层(40)与所述衬底(10)的安装表面联接，所述第二中介层(40)包括多个屏蔽焊盘(41)；
将多个第二屏蔽线或第二屏蔽带与所述多个屏蔽焊盘(41)中的一个或多个连接，使得所述多个第二屏蔽线或第二屏蔽带形成第二屏蔽结构(42)，所述第二屏蔽结构(42)至少部分地包围所述电子部件(20)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911415897.3A CN111081696A (zh) | 2019-12-31 | 2019-12-31 | 半导体封装和制造半导体封装的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911415897.3A CN111081696A (zh) | 2019-12-31 | 2019-12-31 | 半导体封装和制造半导体封装的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111081696A true CN111081696A (zh) | 2020-04-28 |
Family
ID=70320923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911415897.3A Pending CN111081696A (zh) | 2019-12-31 | 2019-12-31 | 半导体封装和制造半导体封装的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081696A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023138205A1 (zh) * | 2022-01-22 | 2023-07-27 | 华为技术有限公司 | 封装结构、电子设备及封装方法 |
-
2019
- 2019-12-31 CN CN201911415897.3A patent/CN111081696A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023138205A1 (zh) * | 2022-01-22 | 2023-07-27 | 华为技术有限公司 | 封装结构、电子设备及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10529670B2 (en) | Shielded package with integrated antenna | |
| US7945231B2 (en) | Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same | |
| US7981730B2 (en) | Integrated conformal shielding method and process using redistributed chip packaging | |
| US20180197824A1 (en) | Anti-emi shielding package and method of making same | |
| EP2195839B1 (en) | Redistribution structures for microfeature workpieces | |
| US8772088B2 (en) | Method of manufacturing high frequency module and high frequency module | |
| US7566962B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
| US20150076670A1 (en) | Chip package structure and manufacturing method thereof | |
| US9245854B2 (en) | Organic module EMI shielding structures and methods | |
| CN108807360A (zh) | 半导体封装设备和制造半导体封装设备的方法 | |
| CN107452696B (zh) | 电磁屏蔽封装体以及制造方法 | |
| CN102446870A (zh) | 具有静电放电及防电磁波干扰的封装件 | |
| JP2005268793A (ja) | 電磁障害減衰システム及び方法 | |
| KR101056748B1 (ko) | 전자파 차폐수단을 갖는 반도체 패키지 | |
| CN111081696A (zh) | 半导体封装和制造半导体封装的方法 | |
| US8546921B2 (en) | Hybrid multilayer substrate | |
| CN211238248U (zh) | 半导体封装 | |
| KR101741648B1 (ko) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 | |
| KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| KR20090039407A (ko) | 반도체 패키지 및 그 제조방법 | |
| CN109075155B (zh) | 封装电路系统结构 | |
| TW202245204A (zh) | 用於模組內之電磁干擾(emi)屏蔽之導電通孔或溝槽之應用 | |
| KR20220016623A (ko) | 통신 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |