CN108807360A - 半导体封装设备和制造半导体封装设备的方法 - Google Patents

半导体封装设备和制造半导体封装设备的方法 Download PDF

Info

Publication number
CN108807360A
CN108807360A CN201810073632.9A CN201810073632A CN108807360A CN 108807360 A CN108807360 A CN 108807360A CN 201810073632 A CN201810073632 A CN 201810073632A CN 108807360 A CN108807360 A CN 108807360A
Authority
CN
China
Prior art keywords
carrier
packaging device
semiconductor packaging
antenna
antenna pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810073632.9A
Other languages
English (en)
Inventor
金锡奉
朴璿姝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun And Moonlight Semiconductor (korea) Co Ltd
Advanced Semiconductor Engineering Korea Inc
Original Assignee
Sun And Moonlight Semiconductor (korea) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun And Moonlight Semiconductor (korea) Co Ltd filed Critical Sun And Moonlight Semiconductor (korea) Co Ltd
Publication of CN108807360A publication Critical patent/CN108807360A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一种半导体封装设备包含载体、电子组件、封装体和天线。所述载体具有第一表面、与所述第一表面相对的第二表面，以及延伸于所述第一表面与所述第二表面之间的侧面。所述电子组件安置于所述载体的所述第一表面上。所述封装体安置于所述载体的所述第一表面上并囊封所述电子组件。所述天线安置于所述载体的所述侧面的至少一部分上。

Description

半导体封装设备和制造半导体封装设备的方法
技术领域
本公开涉及一种半导体封装设备和一种制造所述半导体封装设备的方法，且更具体地说，涉及一种具有天线图案的半导体封装设备和制造所述半导体封装设备的方法。
背景技术
例如蜂窝电话等无线通信设备可包含用于发射并接收射频(radio frequency，RF)信号的天线。一些无线通信设备包含各自安置于电路板的不同部分上的天线和通信模块。根据一些方法，单独地制造天线与通信模块，并在将天线和通信模块放置于电路板上之后将其电连接到一起。因此，所述两个组件可能带来单独的制造成本。此外，可能难以降低无线通信设备的大小以获得合适紧凑的产品设计。另外，天线与通信模块之间的RF信号发射路径可能较长，由此降低在天线与通信模块之间发射的信号的质量。
发明内容
在根据一些实施例的方面中，一种半导体封装设备包含载体、电子组件、封装体和天线。所述载体具有第一表面、与所述第一表面相对的第二表面，以及延伸于所述第一表面与所述第二表面之间的侧面。所述电子组件安置于所述载体的所述第一表面上。所述封装体安置于所述载体的所述第一表面上并囊封所述电子组件。所述天线安置于所述载体的所述侧面的至少一部分上。
在根据一些实施例的另一方面中，一种制造半导体封装设备的方法包含：提供多个载体单元，所述载体单元中的每一个具有第一表面和与所述第一表面相对的第二表面；在所述第一表面与所述第二表面之间和所述载体单元中的每一个的周边上安置天线图案；在所述载体单元中的每一个的所述第一表面上安装电子组件；在所述载体单元中的每一个的所述第一表面上安置封装体以囊封所述电子组件；以及将所述载体单元划分成多个分离的载体单元以暴露所述载体单元中的每一个的所述天线图案。
附图说明
图1A说明根据本公开的一些实施例的半导体封装设备的横截面图。
图1B说明根据本公开的一些实施例的半导体封装设备的底视图。
图2说明根据本公开的一些实施例的半导体封装设备的横截面图。
图3A说明根据本公开的一些实施例的半导体封装设备的横截面图。
图3B说明根据本公开的一些实施例的半导体封装设备的横截面图。
图3C说明根据本公开的一些实施例的半导体封装设备的横截面图。
图4A说明根据本公开的一些实施例的半导体封装设备的横截面图。
图4B说明根据本公开的一些实施例的半导体封装设备的横截面图。
图5A、图5B和图5C说明根据本公开的一些实施例的半导体制造方法。
图6A、图6B和图6C说明根据本公开的一些实施例的半导体制造方法。
贯穿图式和详细描述使用共同参考标号来指示相同或相似元件。从以下结合附图作出的详细描述可最好地理解本公开。
具体实施方式
图1A说明根据本公开的一些实施例的半导体封装设备1的横截面图。半导体封装设备1包含衬底10、电子组件11、封装体12和天线13。
衬底10可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物，或聚合物浸渍的玻璃纤维类铜箔层合物。衬底10可包含互连结构，例如重新分布层(redistributionlayer，RDL)或接地元件。衬底具有表面101和与表面101相对的表面102。在一些实施例中，衬底10的表面101被称作上表面或第一表面，且衬底10的表面102被称作下表面或第二表面。衬底10进一步具有侧表面103和104。侧面103在第一表面101与第二表面102之间延伸。侧面104在第一表面101与第二表面102之间延伸并与侧面103相对。
衬底10在其中包含导电元件11m。导电元件11m沿着衬底10的侧表面103和104且邻近于所述侧表面而安置。导电元件11m连接到衬底10的接地分段以提供电磁干扰(electromagnetic interference，EMI)屏蔽罩。举例来说，导电元件11m可防止电子组件11受到由天线13发射的辐射干扰。导电元件11m可具有或界定至少一个孔11h，且因此天线13可通过通过孔11h的导电连接件与电子组件11连接。在一些实施例中，衬底10可在其下表面102上包含多个导电接点11p以提供半导体封装设备1与其它电路之间的电气连接。在一些实施例中，衬底10可以是多层衬底，且天线13的馈送元件可取决于设计规范而安置于衬底10的任何层处。
电子组件11安置于衬底10的上表面101上。电子组件11可包含无源电子组件，例如电容器、电阻器或电感器，或包含有源电子组件，例如集成电路(integrated circuit，IC)芯片或晶粒。电子组件11可电连接到衬底10(例如电连接到RDL)，且可借助于倒装芯片或导线接合技术获得电气连接。
天线13安置于衬底10的侧面103上。天线13经配置以辐射方向性辐射方向图。方向图可垂直于衬底10的侧面103。在一些实施例中，天线13包含端射天线。在一些实施例中，天线可包含第一天线图案13a和第二天线图案13b。第一天线图案13a和第二天线图案13b安置于衬底10的侧面104上。第一天线图案13a与第二天线图案13b以物理方式彼此分离，并通过衬底10内的电气连接11v(例如通孔)电连接。
封装体12安置于衬底10的上表面101上以覆盖或囊封电子组件11。在一些实施例中，封装体12包含环氧树脂，包含填充剂、模制化合物(例如环氧模塑料或其它模制化合物)、聚酰亚胺、酚化合物或材料、包含分散在其中的硅酮的材料或其组合。在一些实施例中，封装体12的侧面123与衬底10的侧面103不共面。举例来说，封装体12的侧面123在平行于衬底10的上表面101的方向上从衬底10的侧面103突出(例如衬底10的侧面103从封装体12的侧面123凹入)。封装体12的侧面123与天线13大体上共面。
在一些可比的无线设备中，天线阵列和其它电子组件集成到单个封装设备中，以减小无线设备的总大小。但是，由于上面可安置天线阵列的洁净区域的空间受限，可能难以改进天线阵列的性能(例如增益或带宽)。根据本公开的一些实施例，通过在衬底10的侧表面103、104上安置天线13或第一天线图案13a和第二天线图案13b，可增大清洁区域而不增大封装设备的大小。因此，对于给定大小，半导体封装设备1可比某些其它无线设备容纳更多天线，这又可提高天线阵列的性能。
图1B是图1A中展示的半导体封装设备1的底视图。天线13沿着或接近衬底10的侧表面布置以包围衬底10。衬底10可在其下表面上包含多个导电接点11p(例如焊球或导电垫)，以提供半导体封装设备1与其它电路之间的电气连接。
图2说明根据本公开的一些实施例的半导体封装设备2的横截面图。半导体封装设备2类似于图1A中的半导体封装设备1，且它们之间的差异是衬底20的侧面203在平行于衬底20的上表面201的方向上从封装体的侧面123突出，且半导体封装设备2进一步包含屏蔽层24。
屏蔽层24覆盖封装体12的外部表面。屏蔽层24电连接到衬底20的导电元件21m。屏蔽层24通过导电元件21m接地。屏蔽层24与导电元件21m一起为电子组件11提供EMI屏蔽。相比于图1中展示的半导体封装设备1的导电元件11m，半导体封装设备2的屏蔽层24和导电元件21m为电子组件11提供改善的电磁屏蔽能力。
在一些实施例中，屏蔽层24是导电薄膜，并可包含例如铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)或不锈钢或混合物、合金或其其它组合。屏蔽层24可包含单个导电层或多个导电层。在一些实施例中，屏蔽层24包含多个导电层，且多个导电层可包含相同材料，多个导电层中的一些可彼此包含不同的材料(例如而多个导电层中的一些包含相同材料)，或多个导电层中的每一个可彼此包含不同的材料。在一些实施例中，屏蔽层24的每个导电层具有高达约200微米(μm)的厚度，例如高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm，或高达约500纳米(nm)，以及低至约100nm或更少、低至约50nm或更少，或低至约10nm或更少。在一些实施例中，屏蔽层24的每个导电层可具有介于约10nm到约200μm的范围内的厚度。在一些实施例中，屏蔽层24的一或多个导电层的厚度可以是大于约200μm或小于约10nm。在一些实施例中，屏蔽层24包含多个导电层，且不同导电层可以具有不同的厚度。
由于衬底20的侧面203在平行于上表面201的方向上从封装体12的侧面123突出，因此衬底20的上表面201和天线13(包含第一天线图案13a和第二天线图案13b)的部分从屏蔽层24暴露。导电元件21m可包含或界定至少一个孔以提供天线13与电子组件11之间的电气连接。
图3A说明根据本公开的一些实施例的半导体封装设备3A的横截面图。半导体封装设备3A类似于图1中展示的半导体封装设备1，不同之处在于半导体封装设备3A进一步包含电容器35和36。
电容器35安置于衬底10的上表面101上。电容器35包含两个端——第一金属板35m1和第二金属板35m2。第一金属板35m1安置于衬底10的上表面101上并在电子组件11上方延伸。第二金属板35m2安置于衬底10的上表面101上并在第一金属板35m1上方延伸。举例来说，第二金属板35m2的部分在电子组件11上方与第一金属板35m1的部分重叠。在一些实施例中，电容器35通过衬底10内的电气连接而连接到电子组件11。在一些实施例中，介电材料可安置于第一金属板35m1与第二金属板35m2的重叠部分之间。
电容器36安置于衬底10的上表面101上。电容器36包含彼此分离的两个端——第一金属板(或第一金属条)36m1和第二金属板(或第二金属条)36m2。第一金属板36m1安置于衬底10的上表面101上并大体上垂直于衬底10的上表面101。第二金属板36m2安置于衬底10的上表面101上并大体上垂直于衬底10的上表面101。举例来说，第一金属板36m1平行于第二金属板36m2。在一些实施例中，电容器36通过衬底10内的电气连接而连接到电子组件11。在一些实施例中，介电材料36d1可安置于第一金属板36m1与第二金属板36m2之间。
在类似的实例中，半导体封装设备的电容器将占据衬底中的较大面积。根据一些实施例，通过在电子组件11上方形成或安置电容器35的两个金属板35m1、35m2或通过垂直于衬底10的上表面101而形成或安置电容器36的两个金属板36m1、36m2，可以减小半导体封装设备3A的面积。
图3B说明根据本公开的一些实施例的半导体封装设备3B的横截面图。半导体封装设备3B类似于图1A中的半导体封装设备1，不同之处在于半导体封装设备3B进一步包含并联连接的两个电容器35与35a。
图3B中展示的电容器35类似于图3A中展示的电容器35。电容器35a包含两个端——第一金属板35m3和第二金属板35m4，所述两个端在电容器35的第一金属板35m1和第二金属板35m2上方延伸。在一些实施例中，电容器35a通过衬底10内的电气连接而连接到电子组件11。在一些实施例中，介电材料35d1和35d2可分别安置于电容器35的第一金属板35m1与第二金属板35m2的重叠部分之间和电容器35a的第一金属板35m3与第二金属板35m4的重叠部分之间。
图3C说明根据本公开的一些实施例的半导体封装设备3C的横截面图。半导体封装设备3C类似于图1中的半导体封装设备1，不同之处在于半导体封装设备3C进一步包含电容器37。
电容器37安置于电子组件11上方。电容器37包含两个端——第一金属板37m1和第二金属板37m2。第一金属板37m1安置于电子组件11上方，且通过绝缘层38与电子组件11的背侧以物理方式分离。第二金属板37m2安置于第一金属板37m1上方，且通过介电层37d1或封装体12与第一金属板37m1以物理方式分离。电容器37通过导电线11w连接到电子组件11。
图4A说明根据本公开的一些实施例的半导体封装设备4A的横截面图。半导体封装设备4A类似于图3A中的半导体封装设备3A，不同之处在于半导体封装4A的天线43安置于封装体12上。
如图4A中所展示，天线43安置于封装体12的上表面121上。天线43通过导电元件48连接到电容器35。在一些实施例中，电容器35通过衬底10内的电气连接而连接到电子组件11，且因此天线43可通过电容器35连接到电子组件11。在一些实施例中，电容器35可充当滤波器。在一些实施例中，半导体封装设备4A可进一步包含安置于衬底10的侧面103上的天线。
图4B说明根据本公开的一些实施例的半导体封装设备4B的横截面图。半导体封装设备4B类似于图4A中的半导体封装设备4A，不同之处在于半导体封装4B不包含任何天线。
屏蔽层49安置于封装体12上以覆盖封装体12的外部表面(包含上表面121和侧面123)和衬底10的侧面103。屏蔽层49连接到衬底10的接地分段以为电子组件11提供EMI屏蔽。在一些实施例中，屏蔽层49是共形屏蔽罩。屏蔽层49与衬底10的下表面102对准；例如屏蔽层49的底部与衬底10的下表面102大体上共面。屏蔽层49通过导电元件48连接到电容器35。
在一些实施例中，屏蔽层49是导电薄膜，并可包含例如Al、Cu、Cr、Sn、Au、Ag、Ni或不锈钢，或混合物、合金或其其它组合。屏蔽层49可包含单个导电层或多个导电层。在一些实施例中，屏蔽层49包含多个导电层，且多个导电层可包含相同材料，多个导电层中的一些可彼此包含不同的材料(例如而多个导电层中的一些包含相同材料)，或多个导电层中的每一个可彼此包含不同的材料。在一些实施例中，屏蔽层49的每个导电层具有高达约200μm的厚度，例如高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm，或高达约500nm，以及低至约100nm或更少、低至约50nm或更少，或低至约10nm或更少。在一些实施例中，屏蔽层49的每个导电层可具有介于约10nm到约200μm的范围内的厚度。在一些实施例中，屏蔽层49的一或多个导电层的厚度可以是大于约200μm或小于约10nm。在一些实施例中，屏蔽层49包含多个导电层，且不同导电层可以具有不同的厚度。
图5A、5B和5C说明根据本公开的一些实施例的半导体制造方法。
参考图5A，提供包含衬底10的衬底条。衬底10可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物，或聚合物浸渍的玻璃纤维类铜箔层合物。衬底10可包含互连结构，例如RDL或接地元件。
衬底10包含在其中形成或安置的预定天线图案53。在一些实施例中，预定天线图案53在两个邻近个别衬底之间的界面处形成或安置。在一些实施例中，天线图案53的上表面531从衬底10的上表面101暴露。举例来说，天线图案53的上表面531与衬底10的上表面101大体上共面。
衬底10进一步包含在其中形成或安置的导电元件11m。导电元件11m沿着且邻近于天线图案53而形成或安置。导电元件11m连接到衬底10的接地分段以提供EMI屏蔽罩。举例来说，导电元件11m可防止将在后续工艺中形成或安置的电子组件11受到由天线图案53发射的辐射干扰。导电元件11m可具有或界定至少一个孔，且因此天线图案53可通过通过孔的导电连接件与电子组件11连接。在一些实施例中，衬底10可包含形成或安置于其下表面102上的多个导电接点11p。在一些实施例中，衬底10可以是多层衬底，且天线图案53的馈送元件可取决于设计规范而安置于衬底10的任何层处。
电子组件11形成或安置于每个衬底10的上表面101上。电子组件11可包含无源电子组件，例如电容器、电阻器或电感器，或包含有源电子组件，例如IC芯片或晶粒。电子组件11可电连接到衬底10(例如电连接到RDL)，且可借助于倒装芯片或导线接合技术获得电气连接。
参考图5B，封装体12形成或安置于衬底条的上表面101上，以覆盖或囊封每个衬底10上的电子组件11和天线图案53的上表面531。举例来说，可通过在衬底条的上表面101上施加囊封体来形成或安置封装体12。在一些实施例中，囊封体可包含例如酯醛基树脂、环氧基树脂、硅酮基树脂或另一种合适的材料。在一些实施例中，可使用数个模制技术中的任一个来施加囊封体，模制技术例如压缩成型、射出模制或传递模塑。
参考图5C，执行单分操作以将衬底条划分成多个个别衬底。举例来说，可通过切穿封装体12和衬底10来执行单分操作。在一些实施例中，在衬底10的形成或安置预定天线图案53的区域处执行单分操作。在单分操作之后，天线53暴露并与封装体12的侧面123共面。在一些实施例中，可以通过切割、激光切割或通过其它合适的工艺来执行单分。
图6A、6B和6C说明根据本公开的一些实施例的半导体制造方法。在一些实施例中，在图5A中的操作之后执行图6A中的操作。
参考图6A，封装体62形成或安置于衬底条的上表面101上以覆盖或囊封每个衬底10上的电子组件11，并暴露导电元件11m的上表面11m1和天线图案53的上表面531。在一些实施例中，天线图案53安置于衬底条内的载体单元中的每一个的周边处。举例来说，可通过将囊封体施加到衬底条的上表面101来形成或安置封装体62。在一些实施例中，囊封体可包含例如酯醛基树脂、环氧基树脂、硅酮基树脂或另一种合适的材料。在一些实施例中，可使用不规则模制工艺或选择性模制工艺来施加囊封体。
粘合剂61接着形成或安置于天线图案53的上表面531上以覆盖天线图案53的上表面531。粘合剂61用以在后续工艺中保护天线图案53的上表面531。
参考图6B，屏蔽层64形成或安置于封装体62上以覆盖封装体62的外部表面。屏蔽层64电连接到衬底10的导电元件11m。屏蔽层64通过导电元件11m接地。屏蔽层64与导电元件11m一起为电子组件11提供EMI屏蔽。可使用数个涂层技术中的任一个来形成或安置屏蔽层64，涂层技术例如无电极电镀、电镀、打印、喷洒、溅镀或真空沉积。粘合剂61用以防止天线图案53在形成或安置屏蔽层64的操作期间与屏蔽层64接触。
参考图6C，移除粘合剂61并执行单分操作以将衬底条划分成多个个别衬底。举例来说，可通过切穿衬底10来执行单分操作。在一些实施例中，在衬底10的形成或安置预定天线图案53的区域处执行单分操作。在单分操作之后，天线53暴露。在一些实施例中，可通过切割、激光切割或通过其它合适的工艺来执行单分。在一些实施例中，在单分操作之后形成多个分离的载体单元(例如衬底10)。
如本文中所使用，术语“大致”、“大体上”、“大体”和“约”用以描述并考虑小的变化。当与事件或情形结合使用时，所述术语可以指其中事件或情形明确发生的例子以及其中事件或情形极近似于发生的例子。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。举例来说，“大体上”平行可指相对于0°的小于或等于±10°的角变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。举例来说，“大体上”垂直可指相对于90°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°)的角度变化范围。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或大体上共面的。
此外，有时在本文中以范围格式呈现量、比率和其它数值。此类范围格式是为便利和简洁起见而使用，且应灵活地理解为不仅包含明确地指定为范围限制的数值，且还包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”是指转移电流的能力。导电材料通常指示对于电流的流动展现极少或零对抗的那些材料。电导率的一个量度是西门子/米(S/m)。通常，导电材料是电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度变化。除非另外指定，否则在室温下测量材料的电导率。
在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书定义的本公开的真实精神和范围。所述说明可能未必按比例绘制。归因于制造工艺和公差，本公开中的艺术再现与实际设备之间可能存在区别。可存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可做出修改，以使具体情况、材料、物质组成、方法或工艺适应于本公开的目标、精神和范围。所有所述修改都既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但可理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (20)

1.一种半导体封装设备，其包括：
载体，其具有第一表面、与所述第一表面相对的第二表面，以及延伸于所述第一表面与所述第二表面之间的侧面；
电子组件，其安置于所述载体的所述第一表面上；
封装体，其安置于所述载体的所述第一表面上并囊封所述电子组件；以及
天线，其安置于所述载体的所述侧面的至少一部分上。
2.根据权利要求1所述的半导体封装设备，其进一步包括在所述载体内且邻近于所述载体的所述侧面的导电元件。
3.根据权利要求2所述的半导体封装设备，其中所述导电元件接地以形成电磁干扰EMI屏蔽罩。
4.根据权利要求2所述的半导体封装设备，其中所述导电元件界定孔以提供所述天线与所述电子组件之间的电气连接。
5.根据权利要求2所述的半导体封装设备，其进一步包括安置于所述封装体上以覆盖所述封装体的EMI屏蔽罩，所述EMI屏蔽罩与所述导电元件接触。
6.根据权利要求5所述的半导体封装设备，其中所述载体的所述第一表面的部分从所述EMI屏蔽罩暴露。
7.根据权利要求1所述的半导体封装设备，其中所述载体的所述侧面从所述封装体的侧面凹入。
8.根据权利要求1所述的半导体封装设备，其中所述天线与所述封装体的侧面大体上共面。
9.根据权利要求1所述的半导体封装设备，其中所述天线包括第一天线图案和与所述第一天线图案分离的第二天线图案，所述第一天线图案通过所述载体内的通孔电连接到所述第二天线图案。
10.根据权利要求1所述的半导体封装设备，其进一步包括安置于所述载体的所述第一表面上的电容器，所述电容器包括：
第一金属板，其安置于所述载体的所述第一表面上并包含在所述电子组件上方延伸的延伸部分；以及
第二金属板，其安置于所述载体的所述第一表面上并包含在所述第一金属板上方延伸的延伸部分，其中所述第二金属板的所述延伸部分与所述第一金属板的所述延伸部分重叠。
11.根据权利要求10所述的半导体封装设备，其中所述电容器进一步包括安置于所述第一金属板与所述第二金属板之间的介电材料。
12.根据权利要求1所述的半导体封装设备，其进一步包括安置于所述载体的所述第一表面上的电容器，所述电容器包括：
第一金属条，其安置于所述载体的所述第一表面上并大体上垂直于所述载体的所述第一表面延伸；
第二金属条，其安置于所述载体的所述第一表面上并邻近于所述第一金属条，其中所述第二金属条大体上平行于所述第一金属条延伸；以及
介电材料，其安置于所述第一金属条与所述第二金属条之间。
13.根据权利要求1所述的半导体封装设备，其进一步包括：
绝缘层，其安置于所述电子组件的背侧上；
电容器，其安置于所述绝缘层上，所述电容器包括：
第一金属条，其安置于所述绝缘层上；
介电层，其安置于所述第一金属条上；以及
第二金属条，其安置于所述介电层上；以及
导电线，其将所述电容器电连接到所述电子组件。
14.一种制造半导体封装设备的方法，所述方法包括：
提供多个载体单元，所述载体单元中的每一个具有第一表面和与所述第一表面相对的第二表面；
在所述第一表面与所述第二表面之间和所述载体单元中的每一个的周边上安置天线图案；
在所述载体单元中的每一个的所述第一表面上安装电子组件；
在所述载体单元中的每一个的所述第一表面上安置封装体以囊封所述电子组件；以及
将所述载体单元划分成多个分离的载体单元以暴露所述载体单元中的每一个的所述天线图案。
15.根据权利要求14所述的方法，其中在划分所述多个载体单元之后，所述天线图案是在所述分离的载体单元中的每一个的侧面上。
16.根据权利要求15所述的方法，其中所述天线图案与所述分离的载体单元中的每一个的所述封装体的侧面大体上共面。
17.根据权利要求14所述的方法，其中划分所述多个载体单元包括切穿安置所述天线图案的所述多个载体单元。
18.根据权利要求14所述的方法，其进一步包括在所述载体单元中的每一个内邻近于所述天线图案而安置导电元件。
19.根据权利要求18所述的方法，其进一步包括在所述封装体上安置EMI屏蔽罩以覆盖所述封装体并与所述导电元件接触。
20.根据权利要求14所述的方法，其中所述天线图案包括第一部分和与所述第一部分分离的第二部分，所述天线图案的所述第一部分通过所述载体单元中的每一个内的通孔电连接到所述天线图案的所述第二部分。
CN201810073632.9A 2017-04-26 2018-01-25 半导体封装设备和制造半导体封装设备的方法 Pending CN108807360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/497,655 2017-04-26
US15/497,655 US10622318B2 (en) 2017-04-26 2017-04-26 Semiconductor package device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN108807360A true CN108807360A (zh) 2018-11-13

Family

ID=63916852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810073632.9A Pending CN108807360A (zh) 2017-04-26 2018-01-25 半导体封装设备和制造半导体封装设备的方法

Country Status (2)

Country Link
US (1) US10622318B2 (zh)
CN (1) CN108807360A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834343A (zh) * 2019-04-18 2020-10-27 日月光半导体制造股份有限公司 半导体设备封装和其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7390779B2 (ja) * 2017-04-28 2023-12-04 日東電工株式会社 フレキシブル配線回路基板および撮像装置
TWI698046B (zh) * 2019-01-17 2020-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11189593B2 (en) * 2019-09-13 2021-11-30 Analog Devices International Unlimited Company Integrated device package
US11581274B2 (en) * 2020-06-19 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11393775B2 (en) 2020-12-04 2022-07-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11817362B2 (en) * 2021-07-13 2023-11-14 Advanced Semiconductor Engineering, Inc. Electronic apparatus

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187548A (en) * 1990-06-29 1993-02-16 Samsung Electronics Co., Ltd. Stacked capacitor of a dram cell with fin-shaped electrodes having supporting layers
JP2001339008A (ja) * 2000-03-24 2001-12-07 Ngk Spark Plug Co Ltd 配線基板
US20020158307A1 (en) * 2000-04-14 2002-10-31 Kazuyoshi Honda Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
DE10246953A1 (de) * 2002-10-08 2004-04-29 Leopold Kostal Gmbh & Co. Kg Elektronische Schaltungsanordnung
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
US20050258552A1 (en) * 2004-05-18 2005-11-24 Kim Sung J Semiconductor molding method and structure
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
TW200943499A (en) * 2008-04-02 2009-10-16 Siliconware Precision Industries Co Ltd Method of fabricating semiconductor package
KR20110131622A (ko) * 2010-05-31 2011-12-07 삼성전기주식회사 반도체 패키지의 제조 방법
US20120199958A1 (en) * 2011-02-09 2012-08-09 Murata Manufacturing Co., Ltd. Method of manufacturing high frequency module and high frequency module
CN103050482A (zh) * 2011-10-17 2013-04-17 矽品精密工业股份有限公司 封装结构及其制法
KR20130077565A (ko) * 2011-12-29 2013-07-09 주식회사 네패스 반도체 패키지 및 그 제조 방법
US20150070228A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
CN105552061A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装元件
US20170077039A1 (en) * 2015-09-10 2017-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW312288U (en) * 1996-08-29 1997-08-01 Qiu-Xiang Ceng Improved structure of towel for bathroom use
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US7166905B1 (en) 2004-10-05 2007-01-23 Integrated Device Technology, Inc. Stacked paddle micro leadframe package
KR100790685B1 (ko) * 2005-09-16 2008-01-02 삼성전기주식회사 무선통신 단말기의 내장형 안테나 모듈
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US8164158B2 (en) * 2009-09-11 2012-04-24 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device
ITMI20111416A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US9153542B2 (en) * 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
KR102234236B1 (ko) 2013-09-13 2021-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015084418A (ja) * 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US10109592B2 (en) * 2013-11-26 2018-10-23 Infineon Technologies Ag Semiconductor chip with electrically conducting layer
CN107645033B (zh) * 2016-07-21 2020-10-02 环旭电子股份有限公司 电子模块

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187548A (en) * 1990-06-29 1993-02-16 Samsung Electronics Co., Ltd. Stacked capacitor of a dram cell with fin-shaped electrodes having supporting layers
JP2001339008A (ja) * 2000-03-24 2001-12-07 Ngk Spark Plug Co Ltd 配線基板
US20020158307A1 (en) * 2000-04-14 2002-10-31 Kazuyoshi Honda Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
DE10246953A1 (de) * 2002-10-08 2004-04-29 Leopold Kostal Gmbh & Co. Kg Elektronische Schaltungsanordnung
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
JP2005032763A (ja) * 2003-07-07 2005-02-03 Seiko Epson Corp 半導体装置
US20050258552A1 (en) * 2004-05-18 2005-11-24 Kim Sung J Semiconductor molding method and structure
TW200943499A (en) * 2008-04-02 2009-10-16 Siliconware Precision Industries Co Ltd Method of fabricating semiconductor package
KR20110131622A (ko) * 2010-05-31 2011-12-07 삼성전기주식회사 반도체 패키지의 제조 방법
US20120199958A1 (en) * 2011-02-09 2012-08-09 Murata Manufacturing Co., Ltd. Method of manufacturing high frequency module and high frequency module
CN103050482A (zh) * 2011-10-17 2013-04-17 矽品精密工业股份有限公司 封装结构及其制法
KR20130077565A (ko) * 2011-12-29 2013-07-09 주식회사 네패스 반도체 패키지 및 그 제조 방법
US20150070228A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
CN105552061A (zh) * 2014-10-22 2016-05-04 日月光半导体制造股份有限公司 半导体封装元件
US20170077039A1 (en) * 2015-09-10 2017-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834343A (zh) * 2019-04-18 2020-10-27 日月光半导体制造股份有限公司 半导体设备封装和其制造方法

Also Published As

Publication number Publication date
US10622318B2 (en) 2020-04-14
US20180315719A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN107068657B (zh) 包含天线层的半导体封装件及其制造方法
US7648858B2 (en) Methods and apparatus for EMI shielding in multi-chip modules
KR101250677B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI668831B (zh) 電子裝置與電子封裝件
US20180197824A1 (en) Anti-emi shielding package and method of making same
CN108878407B (zh) 半导体封装装置及其制造方法
JP2003273571A (ja) 素子間干渉電波シールド型高周波モジュール
CN108933121A (zh) 半导体封装装置
CN107910319A (zh) 半导体封装装置及其制造方法
CN104022106A (zh) 具有波导管天线的半导体封装件及其制造方法
US11721884B2 (en) Semiconductor device package and method of manufacturing the same
US11996373B2 (en) Semiconductor device package and method of manufacturing the same
US10847481B2 (en) Semiconductor package device
CN111800996A (zh) 电子装置模块及制造该电子装置模块的方法
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
CN108666279B (zh) 电子封装件及其制法
JP2010258137A (ja) 高周波モジュールおよびその製造方法
KR20200090718A (ko) 전자 소자 모듈
CN111081696A (zh) 半导体封装和制造半导体封装的方法
CN105393646A (zh) 布线基板及其制造方法
US11997783B2 (en) Electronic devices
CN112908963B (zh) 基板结构、制备方法及电子产品
US20240038678A1 (en) Electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination