CN107910319A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN107910319A
CN107910319A CN201710982761.5A CN201710982761A CN107910319A CN 107910319 A CN107910319 A CN 107910319A CN 201710982761 A CN201710982761 A CN 201710982761A CN 107910319 A CN107910319 A CN 107910319A
Authority
CN
China
Prior art keywords
substrate
area
line segment
building brick
electronic building
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710982761.5A
Other languages
English (en)
Other versions
CN107910319B (zh
Inventor
江忠信
纪光庭
郑明祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN107910319A publication Critical patent/CN107910319A/zh
Application granted granted Critical
Publication of CN107910319B publication Critical patent/CN107910319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Details Of Aerials (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种半导体封装装置，其包括：衬底、半导体装置、第一电子组件、天线辐射方向图和第一封装主体。所述衬底具有第一区域和第二区域。所述半导体装置设置在所述衬底的所述第一区域上。所述第一电子组件设置在所述衬底的所述第二区域上。所述天线辐射方向图设置在所述衬底的所述第二区域上并且电连接到所述第一电子组件。所述第一封装主体包封所述衬底的所述第一区域以及所述半导体装置，而暴露所述天线辐射方向图、所述第一电子组件以及所述衬底的所述第二区域。

Description

半导体封装装置及其制造方法
技术领域
本发明涉及半导体封装装置及其制造方法，且更确切地说涉及具有天线和屏蔽盖的半导体封装装置及其制造方法。
背景技术
在至少部分地由针对增强处理速度和较小尺寸的需求的驱动下，半导体装置已变得越来越复杂。增强处理速度倾向于涉及较高的时钟速度，这可涉及信号电平之间的更频繁的转换，这继而可引起在较高频率或较短波长处的较高电平的电磁发射。电磁发射可从源半导体装置中辐射，并且可入射到邻近半导体装置上。如果邻近半导体装置处的电磁发射的电平足够高，那么这些发射可不利地影响邻近半导体装置的操作。此现象有时被称为电磁干扰(EMI)。较小大小的半导体装置可通过在整个电子系统内提供较高密度的半导体装置而加重EMI，并且因此加重邻近半导体装置处的较高电平的不希望的电磁发射。另外，当天线辐射方向图集成在半导体装置中时，半导体封装装置中的有限空间可能会限制集成天线的设计。因此，令人希望的是设计一种满足高密度集成电路的发展所带来的需求的半导体装置。
发明内容
在本发明的一或多个实施例中，半导体封装装置包含衬底、半导体装置、第一电子组件、天线辐射方向图和第一封装主体。衬底具有第一区域和第二区域。半导体装置设置在衬底的第一区域上。第一电子组件设置在衬底的第二区域上。天线辐射方向图设置在衬底的第二区域上并且电连接到第一电子组件。第一封装主体包封衬底的第一区域以及半导体装置，而暴露天线辐射方向图、第一电子组件以及衬底的第二区域。
在本发明的一或多个实施例中，电子模块包含电路板、第一天线辐射方向图和半导体封装装置。第一天线辐射方向图设置在电路板上。半导体封装装置设置在电路板上。半导体封装装置包含衬底、半导体装置和第二天线辐射方向图。衬底具有第一区域和第二区域。半导体装置设置在衬底的第一区域上。第二天线辐射方向图设置在衬底的第二区域上并且电连接到电路板上的第一天线辐射方向图。
在本发明的一或多个实施例中，半导体封装装置包含天线辐射方向图、第一电子组件、第二电子组件和第三电子组件。天线辐射方向图包含馈电线、第一线段、第二线段和第三线段。馈电线设置在第一线段与第二线段之间。第二线段设置在馈电线与第三线段之间。第一电子组件将第一线段与馈电线电连接。第二电子组件将馈电线与第二线段电连接。第三电子组件将第二线段与第三线段电连接。
附图说明
图1A说明根据本发明的一些实施例的半导体封装装置的透视图。
图1B说明根据本发明的一些实施例的图1A所示出的半导体封装装置的一部分的放大视图。
图2说明根据本发明的一些实施例的半导体封装装置的透视图。
图3说明根据本发明的一些实施例的半导体封装装置的透视图。
图4说明根据本发明的一些实施例的半导体封装装置的透视图。
图5A、图5B、图5C、图5D、图5E和图5F说明根据本发明的一些实施例的制造半导体封装装置的方法。
图6A、图6B、图6C、图6D和图6E说明根据本发明的一些实施例的制造半导体封装装置的方法。
贯穿图式和具体实施方式使用共用参考编号来指示相同或类似组件。从以下结合附图作出的详细描述，本发明将会更显而易见。
具体实施方式
图1A说明根据本发明的一些实施例的半导体封装装置1的透视图。半导体封装装置1包含衬底10、天线辐射方向图11和载体15。
衬底10可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维类铜箔层合物。衬底10包含第一区域10A和邻近第一区域10A的第二区域10B。在一些实施例中，衬底10的第二区域10B的宽度W1与衬底10的第二区域10B的长度L1的比小于约0.25。在一些实施例中，半导体装置设置在衬底10的第一区域10A上。
在一些实施例中，天线辐射方向图11设置在衬底10的第二区域10B上方，而电子组件设置在衬底10的第一区域10A上方。衬底10可包含例如再分布层(RDL)等互连结构，用于电子组件(例如，设置在衬底10的第一区域10A上方的电子组件)之间和/或电子组件与天线辐射方向图11之间的电连接。在一些实施例中，衬底10的第二区域10B的宽度W1与天线辐射方向图11的工作波长的比小于约0.013。
载体15可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维类铜箔层合物。载体15用来支撑衬底10。除衬底10之外，载体15还可包含一或多个电路。载体15可包含例如RDL等互连结构，用于电路(例如，载体15处的一或多个电路)之间和/或电路与衬底10之间的电连接。在一些实施例中，载体15和衬底10包含相同材料。或者，载体15和衬底10可包含不同材料。
如图1A所示出，在一些实施例中，衬底10设置在载体15的边缘的中间处。在其它实施例中，衬底10可设置在载体15的边缘的拐角处。在其它实施例中，取决于设计需求，衬底10可设置在沿载体15的边缘的任何位置处。
图1B说明图1A所示出的衬底10的放大视图。电子组件设置在衬底10的第一区域10A上方。电子组件可以是有源或无源组件或者其组合。有源电子组件可以是例如集成电路(IC)芯片或裸片或其它半导体装置。无源电子组件可以是例如电容器、电阻器或电感器。每个电子组件可电连接到一或多个其它电子组件、衬底10(例如，电连接到RDL)或天线辐射方向图11，并且电连接可借助于倒装接合或导线接合技术实现。
在一些实施例中，天线辐射方向图11设置在衬底10的第二区域10B的顶表面上。天线辐射方向图11包含馈电线111a、线段111b、111c、111d和电子组件112a、112b、112c。馈电线111a延伸到衬底10的第一区域10A中，从而电连接到衬底10的第一区域10A中的电子组件(例如，馈电线111a电连接到衬底10的第一区域10A中的半导体装置)。线段111b位于馈电线111a的一侧(例如，第一侧)并且沿衬底10的第二区域10B的边缘延伸。线段111b与馈电线111a隔开或物理上分开。线段111c位于馈电线111a的相反侧(例如，第二侧)(例如，位于馈电线111a的与线段111b所处侧相反的一侧)。线段111c与馈电线111a隔开或物理上分开。线段111d位于线段111b的一侧并且与线段111b隔开或物理上分开。举例来说，馈电线111a位于线段111b的第一侧，而线段111d位于与线段111b的第一侧相反的第二侧。
在一些实施例中，电子组件112a设置在馈电线111a和线段111b上方并且将馈电线111a电连接到线段111b。电子组件112b设置在馈电线111a和线段111c上方并且将馈电线111a电连接到线段111c。电子组件112c设置在线段111b和线段111d上方并且将线段111b电连接到线段111d。电子组件112a、112b、112c例如是电容器、可调节或可变电容器、电感器、可调节或可变电感器、可调节或可变电阻器或者其组合。
在一些实施例中，通孔113a穿透衬底10的第二区域10B并且将线段111c电连接到载体15的接地层。通孔113b穿透衬底10的第二区域10B并且将线段111d电连接到载体15的接地层。
在一些实施例中，封装主体设置在衬底10的第一区域10A的顶表面上并且包封设置在衬底10的第一区域10A上的电子组件。封装主体暴露衬底10的第二区域10B。在其它实施例中，封装主体可包封衬底10的第一区域10A和第二区域10B两者。举例来说，第一封装主体可包封衬底10的第一区域10A并且第二封装主体可包封衬底10的第二区域10B。在一些实施例中，封装主体包含其中分散有填充剂的环氧树脂。
在一些实施例中，护罩12设置在封装主体的外表面上并且覆盖封装主体和电子组件。护罩12电连接到衬底10的接地元件，例如通孔、金属层或金属迹线。在一些实施例中，护罩12是保形护罩。在一些实施例中，护罩12是导电薄膜，并且可包含例如铝(Al)、铜(Cu)、铬(Cr)、锡(Sn)、金(Au)、银(Ag)、镍(Ni)或不锈钢，或混合物、合金或它的其它组合。护罩12可包含单个导电层或多个导电层。在护罩12包含多个导电层的实施例中，多个导电层可各自包含相同材料，或者多个导电层中的一些可包含不同材料(例如，而多个导电层中的其它导电层可包含相同材料)，或者多个中的每一个可包含与多个导电层中的其它导电层不同的材料。在一些实施例中，护罩12的每个导电层的厚度高达约200微米(μm)，例如高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm或高达约500纳米(nm)。在一些实施例中，护罩12的每个导电层的厚度低至约100nm或更少、低至约50nm或更少或低至约10nm或更少。在护罩12包含多个导电层的一些实施例中，不同导电层可具有不同的厚度。
在一些实施例中，封装主体设置在衬底10的第一区域10A和第二区域10B两者上。也就是说，设置在衬底10的第一区域10A上的电子组件，设置在第二区域10B上的天线辐射方向图11，以及设置在第二区域10B上的电子组件112a、112b、112c由封装主体覆盖。然而，在一些实施例中，护罩12选择性地设置在封装主体对应于衬底10的第一区域10A的外表面上。也就是说，护罩12并不覆盖封装主体对应于衬底10的第二区域10B的外表面，而是护罩12暴露封装主体对应于衬底10的第二区域10B的外表面。
如上文所提及，由于电子组件112a、112b、112c可以是可调节或可变电容器、电感器或电阻器，因此可通过改变电容器或电感器来调节天线辐射方向图11的性能或工作频率，所述性能或工作频率形成天线辐射方向图11的一部分。因此，天线辐射方向图11的工作频率可更加精确并且半导体封装装置1的性能可得以提高。另外，在一些实施例中，天线区域的宽度(例如，W1)与天线区域的长度(例如，L1)的比可减小到小于约0.25，从而将会最小化半导体封装装置的大小。此外，护罩12可保护设置在衬底10的第一区域10A上的电子组件不受从天线辐射方向图11辐射的射频信号。
图2说明根据本发明的一些实施例的半导体封装装置2的透视图。半导体封装装置2包含衬底20、第一天线辐射方向图21、第二天线辐射方向图23和载体25。
衬底20可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维类铜箔层合物。衬底20包含第一区域20A和邻近第一区域20A的第二区域20B。在一些实施例中，衬底20的第二区域20B的宽度W2与衬底20的第二区域20B的长度L2的比小于约0.25。在一些实施例中，半导体装置设置在衬底20的第一区域20A上。
载体25可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维类铜箔层合物。载体25用来支撑衬底20。除衬底20之外，载体25还可包含一或多个电路。载体25可包含例如RDL等互连结构，用于电路(例如，载体25处的一或多个电路)之间和/或电路与衬底20之间的电连接。在一些实施例中，载体25和衬底20包含相同材料。或者，载体25和衬底20可包含不同材料。
如图2所示出，衬底20设置在载体25的边缘的中间。在其它实施例中，衬底20可设置在载体25的边缘的拐角处。在其它实施例中，取决于设计需求，衬底20可设置在沿载体25的边缘的任何位置处。
在一些实施例中，电子组件设置在衬底20的第一区域20A上方。电子组件可以是有源或无源组件或者其组合。有源电子组件可以是例如IC芯片或裸片或其它半导体装置。无源电子组件可以是例如电容器、电阻器或电感器。
在一些实施例中，第一天线辐射方向图21设置在衬底20的第二区域20B上方。第一天线辐射方向图21包含馈电线211a、线段211b、211c、211d和电子组件212a、212b。馈电线211a延伸到衬底20的第一区域20A中，从而电连接到衬底20的第一区域20A中的电子组件(例如，馈电线211a电连接到衬底20的第一区域20A中的半导体装置)。线段211b位于馈电线211a的一侧(例如，第一侧)并且沿衬底20的第二区域20B的边缘延伸。线段211b与馈电线211a隔开或分开。线段211c位于馈电线211a的相反侧(例如，第二侧)(例如，位于馈电线211a的与线段211b所处侧相反的一侧)。线段211c与馈电线211a隔开或分开。
在一些实施例中，电子组件212a设置在馈电线211a和线段211b上方并且将馈电线211a电连接到线段211b。电子组件212b设置在馈电线211a和线段211c上方并且将馈电线211a电连接到线段211c。电子组件212a、212b例如是电容器、可调节或可变电容器、电感器、可调节或可变电感器、可调节或可变电阻器或者其组合。通孔穿透衬底20的第二区域20B并且将线段211c电连接到载体25的接地层。
在一些实施例中，第二天线辐射方向图23设置在载体25上方。第二天线辐射方向图23包含线段231a、231b和电子组件232a。线段231a通过位于衬底20的侧壁表面的线段211d电连接到第一天线辐射方向图21。线段231a与线段231b隔开或分开。
电子组件232a设置在线段231a和线段231b上方并且将线段231a电连接到线段231b。电子组件232a例如是电容器、可调节或可变电容器、电感器、可调节或可变电感器、电阻器、可调节或可变电阻器或者其组合。在一些实施例中，衬底20的第二区域20B的宽度W2与第一天线辐射方向图21和第二天线辐射方向图23的工作波长的比小于约0.013。
在一些实施例中，封装主体设置在衬底20的第一区域20A的顶表面上并且包封设置在衬底20的第一区域20A上的电子组件。封装主体暴露衬底20的第二区域20B。在其它实施例中，封装主体可包封衬底20的第一区域20A和第二区域20B两者。举例来说，第一封装主体可包封衬底20的第一区域20A，而第二封装主体可包封衬底20的第二区域20B。在一些实施例中，封装主体包含其中分散有填充剂的环氧树脂。
在一些实施例中，护罩22设置在封装主体的外表面上并且覆盖封装主体和电子组件。护罩22电连接到衬底20的接地元件，例如通孔、金属层或金属迹线。在一些实施例中，护罩22是保形护罩。在一些实施例中，护罩12是导电薄膜，并且可包含例如Al、Cu、Cr、Sn、Au、Ag、Ni或不锈钢，或混合物、合金或它的其它组合。护罩22可包含单个导电层或多个导电层。在护罩22包含多个导电层的实施例中，多个导电层可各自包含相同材料，或者多个导电层中的一些可包含不同材料(例如，而多个导电层中的其它导电层可包含相同材料)，或者多个中的每一个可包含与多个导电层中的其它导电层不同的材料。在一些实施例中，护罩22的每个导电层的厚度高达约200μm，例如，高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm或高达约500nm。在一些实施例中，护罩22的每个导电层的厚度低至约100nm或更少、低至约50nm或更少或低至约10nm或更少。在护罩22包含多个导电层的一些实施例中，不同导电层可具有不同的厚度。
在一些实施例中，封装主体设置在衬底20的第一区域20A和第二区域20B两者上。也就是说，设置在衬底20的第一区域20A上的电子组件、设置在第二区域20B上的第一天线辐射方向图21和电子组件212a、212b由封装主体覆盖。然而，在一些实施例中，护罩22选择性地设置在封装主体对应于衬底20的第一区域20A的外表面上。也就是说，护罩22并不覆盖封装主体对应于衬底20的第二区域20B的外表面，而是护罩22暴露封装主体对应于衬底20的第二区域20B的外表面。
如上文所提及，由于电子组件212a、212b、232a可以是可调节或可变电容器、电感器或电阻器，因此可通过改变电容器或电感器来调节第一天线辐射方向图21和第二天线辐射方向图23的性能或工作频率。另外，与图1中的半导体封装装置1相比，由于电子组件232a位于衬底20的第二区域20B外部，因此可增大第一天线辐射方向图21的天线区域，这进而可促进半导体封装装置2的性能。此外，护罩22可保护设置在衬底20的第一区域20A上的电子组件不受从第一天线辐射方向图21辐射的射频信号。
图3说明根据本发明的一些实施例的半导体封装装置3的透视图。半导体封装装置3类似于半导体封装装置2。然而，参考图3，在一些实施例中，第一天线辐射方向图21和第二天线辐射方向图23通过通孔213而电连接。通孔213穿透衬底20的第二区域20B并且将第一天线辐射方向图21的线段211b电连接到第二天线辐射方向图23的线段231a。在一些实施例中，通孔213位于线段211b以及电子组件212a和212b下方或以下。
图4说明根据本发明的实施例的半导体封装装置4的透视图。半导体封装装置4类似于半导体封装装置3。然而，半导体封装4进一步包含线段411a、431a、431b和电子组件412a、432a。
在一些实施例中，线段411a设置在衬底20的第二区域20B上方并且平行于线段211b。线段411a与馈电线211a和线段211b隔开或物理上分开。电子组件412a设置在馈电线211a和线段411a上方并且将馈电线211a电连接到线段411a。
线段431a设置在载体25上并且平行于线段231a。线段431a与馈电线231a隔开或物理上分开。线段431b设置在载体25上并且与线段431a隔开或物理上分开。电子组件432a设置在线段431a和线段431b上方并且将线段431a电连接到线段431b。通孔413穿透衬底20的第二区域20B并且将线段411a电连接到线段431a。
在一些实施例中，通过增加另一天线辐射方向图(例如，如由线段411a、431a、431b和电子组件412a、432a形成)，可形成另一循环迹线以获得另一天线共振频率。因此，半导体封装装置4的天线可被设计为双频带天线或宽带天线。
图5A到5F说明根据本发明的一些实施例的制造半导体封装装置的方法。
参考图5A，提供衬底50。衬底50可以是例如并行制造的多个衬底等多个衬底中的一个。衬底50可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维类铜箔层合物。衬底50可包含例如RDL等互连结构50R，用于在设置在衬底50上的组件之间电连接。衬底50具有第一区域50A和第二区域50B。在一些实施例中，半导体装置设置在衬底50的第一区域50A上。
在一些实施例中，一或多个电子组件52安装在每个衬底50的第一区域50A的顶表面上。电子组件52可以是有源或无源组件。电子组件52可以倒装接合或导线接合到衬底50。有源电子组件可以是例如IC芯片或裸片或其它半导体装置。无源电子组件可以是例如电容器、电阻器或电感器。
在一些实施例中，天线辐射方向图511形成在每个衬底50的第二区域50B的顶表面上。天线辐射方向图511与安装在衬底50的第一区域50A上的电子组件52隔开或物理上分开。天线辐射方向图511的馈电线通过衬底50的互连结构50R电连接到电子组件52。换句话说，天线辐射方向图511的馈电线电连接到可以是安装在衬底50的第一区域50A上的半导体装置的一部分的电子组件52。
参考图5B，封装主体53形成在衬底50的第一区域50A上以包封衬底50的第一区域50A的顶表面以及电子组件52，而暴露衬底50的第二区域50B以及天线辐射方向图511。在一些实施例中，封装主体53包含其中分散有填充剂的环氧树脂。封装主体53可通过例如选择性成模制、转移模制或压缩模制等模制技术形成。
参考图5C，衬底50放置在载体59上。保护层58形成来覆盖衬底50的第二区域50B以及天线辐射方向图511。在一些实施例中，保护层58可以是由紫外(UV)固化胶或热固化胶形成的带或罩。
参考图5D，保形护罩54形成来覆盖从保护层58暴露的部分。在一些实施例中，保形护罩54是导电薄膜，并且可包含例如Al、Cu、Cr、Sn、Au、Ag、Ni或不锈钢，或混合物、合金或它的其它组合。保形护罩54可通过金属涂布或通过任何其它合适的工艺形成。保形护罩54可包含单个导电层。根据本发明的一些实施例，保形护罩54可包含由相同材料或不同材料形成的若干导电层。在一些实施例中，每个导电层的厚度可以是例如高达约200μm、高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm或高达约500nm。在一些实施例中，每个导电层的厚度可以是例如低至约100nm或更少、低至约50nm或更少或低至约10nm或更少。
参考图5E，保护层58和载体59被移除。因此，保形护罩54保持在封装主体53以及衬底50的第一区域50A的侧表面501上。
参考图5F，电子组件512设置在天线辐射方向图511上方以将天线辐射方向图511的一个线段电连接到天线辐射方向图511的另一线段。电子组件512例如是电容器、可调节或可变电容器、电感器、可调节或可变电感器、电阻器、可调节或可变电阻器或其组合。在一些实施例中，衬底50接着可接合到主板或系统板以形成半导体封装装置(例如，如图1A所示出的半导体封装装置1)。
图6A到6E说明根据本发明的一些实施例的制造半导体封装装置的方法。
参考图6A，提供衬底60。衬底60可以是例如并行制造的多个衬底等多个衬底中的一个。衬底60可以是例如印刷电路板，例如纸质铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维类铜箔层合物。衬底60可包含例如RDL等互连结构60R，用于在设置在衬底60上的组件之间电连接。衬底60具有第一区域60A和第二区域60B。在一些实施例中，半导体装置设置在衬底60的第一区域60A上。
在一些实施例中，一或多个电子组件62安装在每个衬底60的第一区域60A的顶表面上。电子组件62可以是有源或无源组件。电子组件62可以倒装接合或导线接合到衬底60。有源电子组件可以是例如IC芯片或裸片或其它半导体装置。无源电子组件可以是例如电容器、电阻器或电感器。
在一些实施例中，天线辐射方向图611形成在每个衬底60的第二区域60B的顶表面上。天线辐射方向图611与安装在衬底60的第一区域60A的顶表面上的电子组件62隔开或物理上分开。天线辐射方向图611的馈电线通过衬底60的互连结构60R电连接到电子组件62。换句话说，天线辐射方向图611的馈电线电连接到可以是安装在衬底60的第一区域60A上的半导体装置的一部分的电子组件62。
在一些实施例中，电子组件612设置在天线辐射方向图611上方以将天线辐射方向图611的一个线段电连接到天线辐射方向图611的另一线段。电子组件612例如是电容器、可调节或可变电容器、电感器、可调节或可变电感器、电阻器、可调节或可变电阻器或其组合。
参考图6B，封装主体63形成在衬底60的第一区域60A上以包封衬底60的顶表面、电子组件62、电子组件612和天线辐射方向图611。在一些实施例中，封装主体63包含其中分散有填充剂的环氧树脂。封装主体63可通过例如转移模制或压缩模制等模制技术形成。
参考图6C，孔63h经形成以穿透封装主体63，从而暴露衬底60上的导电垫60p。孔63h可通过钻探或蚀刻形成。因此，在一些实施例中，封装主体63可分成两部分，例如，覆盖衬底60的第一区域60A的第一封装主体(包含电子组件62)，以及覆盖衬底60的第二区域60B的第二封装主体(包含天线辐射方向图611和电子组件612)。
保护层68形成来覆盖封装主体63的覆盖衬底60的第二区域60B以及天线辐射方向图611的一部分。在一些实施例中，保护层68可以是由UV固化胶或热固化胶形成的罩或阻焊剂。
参考图6D，衬底60放置在载体69上。保形护罩64形成来覆盖封装主体63、保护层68以及衬底60的侧表面。在一些实施例中，保形护罩64是导电薄膜，并且可包含例如Al、Cu、Cr、Sn、Au、Ag、Ni或不锈钢，或混合物、合金或它的其它组合。保形护罩64可通过金属涂布或通过任何其它合适的工艺形成。保形护罩64可包含单个导电层。根据本发明的一些实施例，保形护罩64可包含由相同材料或不同材料形成的若干导电层。在一些实施例中，每个导电层的厚度可以是例如高达约200μm、高达约150μm、高达约100μm、高达约50μm、高达约10μm、高达约5μm、高达约1μm或高达约500nm。在一些实施例中，每个导电层的厚度可以是例如低至约100nm或更少、低至约50nm或更少或低至约10nm或更少。
参考图6E，保护层68和载体69被移除。因此，保形护罩64保持在衬底60的第一区域60A的侧表面601以及封装主体63的在图6C所示出的操作期间不被保护层68覆盖的一部分上。在一些实施例中，衬底60接着可接合到主板或系统板。
如本文所使用，术语“大致”、“基本上”、“实质”和“约”用来描述和解释小的变化。当与事件或情形结合使用时，所述术语可能使指其中事件或情形明确发生的情况以及其中事件或情形极接近于发生的情况。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。对于另一实例，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。举例来说，“基本上”平行可能是指相对于0°的小于或等于±10°的角度变化范围，例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°、或小于或等于±0.05°。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或基本上共面。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，这些范围格式是用于便利和简洁起见，且应灵活地理解，不仅包括明确地指定为范围限制的数值，而且包括涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每个数值和子范围一般。
如本文所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”是指转移电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度为西门子每米(S/m)。通常，导电材料为电导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定，否则材料的电导率是在室温下测量。
在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本发明的具体实施例描述及说明本发明，但这些描述及说明并不限制本发明。本领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书定义的本发明的真实精神和范围。所述说明可能未必按比例绘制。归因于制造过程及公差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或工艺适应于本发明的目标、精神和范围。所有所述修改都既定在所附权利要求书的范围内。虽然本文揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序及分组并非本发明的限制。

Claims (20)

1.一种半导体封装装置，其包括：
衬底，其具有第一区域和第二区域；
半导体装置，其位于所述衬底的所述第一区域上；
第一电子组件，其位于所述衬底的所述第二区域上；
天线辐射方向图，其位于所述衬底的所述第二区域上并且电连接到所述第一电子组件；以及
第一封装主体，其包封所述衬底的所述第一区域以及所述半导体装置，而暴露所述天线辐射方向图、所述第一电子组件以及所述衬底的所述第二区域。
2.根据权利要求1所述的半导体封装装置，其进一步包括第二封装主体，所述第二封装主体包封所述衬底的所述第二区域以及所述天线辐射方向图。
3.根据权利要求1所述的半导体封装装置，其进一步包括位于所述衬底的所述第二区域上的第二电子组件以及位于所述衬底的所述第二区域上的第三电子组件，其中所述天线辐射方向图进一步包括：
馈电线，其电连接到所述半导体装置；
第一线段，其通过所述第一电子组件电连接到所述馈电线；
第二线段，其通过所述第二电子组件电连接到所述馈电线；以及
第三线段，其通过所述第三电子组件电连接到所述第二线段。
4.根据权利要求1所述的半导体封装装置，其中所述衬底的所述第二区域的宽度与所述天线辐射方向图的工作波长的比小于约0.013。
5.根据权利要求1所述的半导体封装装置，其中所述衬底的所述第二区域的宽度与所述衬底的所述第二区域的长度的比小于约0.25。
6.根据权利要求1所述的半导体封装装置，其进一步包括位于所述第一封装主体上的护罩。
7.一种电子模块，其包括：
电路板；
第一天线辐射方向图，其位于所述电路板上；以及
半导体封装装置，其位于所述电路板上，所述半导体封装装置包括：
衬底，其包括第一区域和第二区域；
半导体装置，其位于所述衬底的所述第一区域上；以及
第二天线辐射方向图，其位于所述衬底的所述第二区域上并且电连接到所述电路板上的所述第一天线辐射方向图。
8.根据权利要求7所述的电子模块，其进一步包括位于所述电路板上的第一电子组件，其中所述第一天线辐射方向图进一步包括第一线段以及通过所述第一电子组件电连接到所述第一线段的第二线段。
9.根据权利要求8所述的电子模块，其中所述第一电子组件是可变电容器。
10.根据权利要求8所述的电子模块，其进一步包括位于所述衬底上的第二电子组件以及位于所述衬底上的第三电子组件，其中所述第二天线辐射方向图进一步包括电连接到所述第一天线辐射方向图的所述第一线段的第三线段、通过位于所述衬底上的所述第二电子组件电连接到所述第三线段的馈电线、以及通过位于所述衬底上的所述第三电子组件电连接到所述馈电线的第四线段。
11.根据权利要求10所述的电子模块，其进一步包括形成在所述衬底的所述第二区域的侧壁表面上的导电图案，其中所述第二天线辐射方向图的所述第三线段通过所述导电图案电连接到所述第一天线辐射方向图的所述第一线段。
12.根据权利要求10所述的电子模块，其中所述衬底包括导电通孔，并且所述第二天线辐射方向图的所述第三线段通过所述衬底中的所述导电通孔电连接到所述第一天线辐射方向图的所述第一线段，其中所述导电通孔位于所述第三电子组件下方。
13.根据权利要求7所述的电子模块，其中所述衬底的所述第二区域的宽度与所述第一和第二天线辐射方向图的工作波长的比小于约0.013。
14.根据权利要求7所述的电子模块，其中所述衬底的所述第二区域的宽度与所述衬底的所述第二区域的长度的比小于约0.25。
15.根据权利要求7所述的电子模块，其中所述半导体封装装置设置在沿所述电路板的边缘的中间位置处。
16.根据权利要求7所述的电子模块，其中所述半导体封装装置设置在所述电路板的拐角处。
17.一种半导体封装装置，其包括：
天线辐射方向图，其包括馈电线、第一线段、第二线段和第三线段，其中所述馈电线设置在所述第一线段与所述第二线段之间，并且所述第二线段设置在所述馈电线与所述第三线段之间；
第一电子组件，其将所述第一线段与所述馈电线电连接；
第二电子组件，其将所述馈电线与所述第二线段电连接；以及
第三电子组件，其将所述第二线段与所述第三线段电连接。
18.根据权利要求17所述的半导体封装装置，其进一步包括：
衬底，其包括第一区域、第二区域、第一通孔和第二通孔，其中所述天线辐射方向图、所述第一电子组件、所述第二电子组件和所述第三电子组件设置在所述衬底的所述第二区域上，所述第一通孔形成在所述第一电子组件下方，并且所述第二通孔形成在所述第三电子组件下方；以及
半导体装置，其设置在所述衬底的所述第一区域上。
19.根据权利要求18所述的半导体封装装置，其进一步包括：
封装主体，其覆盖所述衬底的所述第一区域而暴露所述衬底的所述第二区域；以及
护罩，其位于所述封装主体上。
20.根据权利要求17所述的半导体封装装置，其进一步包括第四电子组件，其中所述天线辐射方向图进一步包括经由所述第四电子组件电连接到所述馈电线的第四线段，其中所述第四线段基本上平行于所述第二线段。
CN201710982761.5A 2016-11-04 2017-10-20 半导体封装装置及其制造方法 Active CN107910319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/344,392 2016-11-04
US15/344,392 US9859232B1 (en) 2016-11-04 2016-11-04 Semiconductor package device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN107910319A true CN107910319A (zh) 2018-04-13
CN107910319B CN107910319B (zh) 2019-09-06

Family

ID=60788979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710982761.5A Active CN107910319B (zh) 2016-11-04 2017-10-20 半导体封装装置及其制造方法

Country Status (2)

Country Link
US (2) US9859232B1 (zh)
CN (1) CN107910319B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081684A (zh) * 2018-10-18 2020-04-28 日月光半导体制造股份有限公司 半导体装置封装及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190103365A1 (en) * 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package
KR101982056B1 (ko) * 2017-10-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
US11251135B2 (en) * 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US10903561B2 (en) * 2019-04-18 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11211302B2 (en) * 2019-10-17 2021-12-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11581274B2 (en) 2020-06-19 2023-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11735830B2 (en) * 2021-08-06 2023-08-22 Advanced Semiconductor Engineering, Inc. Antenna device and method for manufacturing the same
US11887863B2 (en) 2021-09-07 2024-01-30 STATS ChipPAC Pte. Ltd. Double-sided partial molded SIP module
US20230140748A1 (en) * 2021-10-29 2023-05-04 STATS ChipPAC Pte. Ltd. Antenna-in-Package Devices and Methods of Making

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186980A1 (en) * 2010-02-03 2011-08-04 Rfmarq, Inc. Wireless Element With Antenna Formed On A Thin Film Substrate For Embedding into Semiconductor packages
CN103050482A (zh) * 2011-10-17 2013-04-17 矽品精密工业股份有限公司 封装结构及其制法
CN103311641A (zh) * 2012-03-09 2013-09-18 三星电子株式会社 电子设备的内置天线
CN105633547A (zh) * 2014-11-21 2016-06-01 三星电子株式会社 天线和包括天线的电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264348A (ja) * 2002-03-07 2003-09-19 Sony Corp 高周波モジュール
US7973730B2 (en) * 2006-12-29 2011-07-05 Broadcom Corporation Adjustable integrated circuit antenna structure
US7768457B2 (en) * 2007-06-22 2010-08-03 Vubiq, Inc. Integrated antenna and chip package and method of manufacturing thereof
US7760144B2 (en) * 2008-08-04 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Antennas integrated in semiconductor chips
US9653415B2 (en) 2015-02-18 2017-05-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110186980A1 (en) * 2010-02-03 2011-08-04 Rfmarq, Inc. Wireless Element With Antenna Formed On A Thin Film Substrate For Embedding into Semiconductor packages
CN103050482A (zh) * 2011-10-17 2013-04-17 矽品精密工业股份有限公司 封装结构及其制法
CN103311641A (zh) * 2012-03-09 2013-09-18 三星电子株式会社 电子设备的内置天线
CN105633547A (zh) * 2014-11-21 2016-06-01 三星电子株式会社 天线和包括天线的电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081684A (zh) * 2018-10-18 2020-04-28 日月光半导体制造股份有限公司 半导体装置封装及其制造方法

Also Published As

Publication number Publication date
US20180130758A1 (en) 2018-05-10
CN107910319B (zh) 2019-09-06
US9859232B1 (en) 2018-01-02
US10332848B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN107910319B (zh) 半导体封装装置及其制造方法
TWI738664B (zh) 半導體封裝裝置及其製造方法
CN107068657B (zh) 包含天线层的半导体封装件及其制造方法
US8004068B2 (en) Shielded multi-layer package structures
US8410584B2 (en) Semiconductor device packages with electromagnetic interference shielding
US10879197B2 (en) Package structure and method of fabricating package structure
CN108878407B (zh) 半导体封装装置及其制造方法
US10424545B2 (en) Semiconductor package device and method of manufacturing the same
CN108933121B (zh) 半导体封装装置
US10157855B2 (en) Semiconductor device including electric and magnetic field shielding
US10622318B2 (en) Semiconductor package device and method of manufacturing the same
CN107887344A (zh) 电子封装结构及其制法
US11316274B2 (en) Semiconductor device package and method of manufacturing the same
US11996373B2 (en) Semiconductor device package and method of manufacturing the same
US10847481B2 (en) Semiconductor package device
US11997783B2 (en) Electronic devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant