JP2003264348A - 高周波モジュール - Google Patents

高周波モジュール

Info

Publication number
JP2003264348A
JP2003264348A JP2002062550A JP2002062550A JP2003264348A JP 2003264348 A JP2003264348 A JP 2003264348A JP 2002062550 A JP2002062550 A JP 2002062550A JP 2002062550 A JP2002062550 A JP 2002062550A JP 2003264348 A JP2003264348 A JP 2003264348A
Authority
JP
Japan
Prior art keywords
transmission line
layer
high frequency
ground
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002062550A
Other languages
English (en)
Inventor
Takahiko Kosemura
孝彦 小瀬村
Akihiko Okuhora
明彦 奥洞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002062550A priority Critical patent/JP2003264348A/ja
Priority to PCT/JP2003/002584 priority patent/WO2003075393A1/ja
Priority to US10/475,940 priority patent/US7239851B2/en
Priority to KR1020037014436A priority patent/KR100971815B1/ko
Priority to CNB038002264A priority patent/CN1253964C/zh
Publication of JP2003264348A publication Critical patent/JP2003264348A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Abstract

(57)【要約】 【課題】 ベース基板部上に高精度かつ安定した高周波
特性の高周波回路部を形成する。 【解決手段】 ベース基板部２の平坦化されたビルドア
ップ形成面１６上に、各層が誘電絶縁層上に配線パター
ンや成膜素子を形成してなる多層の配線層を有しかつ最
上層の配線層１７に配線パターンや成膜素子１９ととも
に多数個のランド２２とグランドパターン２０とが形成
された高周波回路部３と、この高周波回路部３の配線層
１７上に実装される半導体チップ４を備える。配線層１
７に形成されて成膜素子１９と所定のランド２２との間
を接続する伝送線路２４が、グランドパターン２０に形
成した抜きパターン領域２０ａ内を導かれることによ
り、コプレーナ型伝送線路として構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線通信機能やス
トレージ機能等を有する無線通信モジュール等に好適に
用いられる高周波モジュールに関する。
【０００２】
【従来の技術】各種情報の通信システムは、近年、各種
の通信端末機器やデータ処理システムの開発、ＩＳＤＮ
（Integrated Service Digital Network）やデジタル放
送等のサービス網の整備等によって、むしろ設置型機器
よりも携帯型機器によって情報の授受が行われるように
なっている。通信機器には、無線通信機能やストレージ
機能等を有する無線通信モジュールが搭載される。無線
通信モジュールは、例えば、アンテナや切替スイッチを
有し情報信号を受信或いは送信するアンテナ部、送信機
能と受信機能との切替を行う送受信切替部、周波数変換
回路や復調回路等を有する受信回路部、パワーアンプや
ドライブアンプ或いは変調回路等を有する送信回路部、
受信回路部や送信回路部に基準周波数を供給する基準周
波数生成回路部等を備えている。
【０００３】無線通信モジュールは、高機能化或いは多
機能化が図られてデータ情報や画像情報等の各種情報の
高速通信を可能とするとともに、携帯型通信機器に搭載
されるために小型軽量であるとともに低消費電力特性が
要求されている。無線通信モジュールは、従来、各種フ
ィルタや結合器等を基板上にコンデンサやコイル等のチ
ップ部品を搭載して集中定数設計による回路で構成して
いた。しかしながら、無線通信モジュールにおいては、
かかる集中定数設計回路による構成では上述した要求仕
様を満足することが困難となるために、一般に配線基板
にインダクタやキャパシタ等の受動素子を成膜形成する
とともに各受動素子や実装部品等をマイクロストリップ
ラインやストリップライン等の伝送線路を介して接続す
る分布定数設計による回路で構成している。
【０００４】図４に示した高周波モジュール基板１００
は、２層構成の高周波回路部１０１が一般的な多層プリ
ント配線技術によって形成された４層構成のベース基板
部１０２上にビルドアップ形成されてなる。高周波モジ
ュール基板１００は、高周波回路部１０１がそれぞれ誘
電絶縁層上に第１配線層１０３と第２配線層１０４とを
パターン形成してなり、これら配線層１０３、１０４内
に詳細を省略するが薄膜技術や厚膜技術によってインダ
クタやキャパシタ等の受動素子が成膜形成されてなる。
第１配線層１０３には、各受動素子やランド等の間を接
続する分布定数設計の伝送線路１０５がパターン形成さ
れている。
【０００５】高周波モジュール基板１００は、詳細を省
略するがベース基板部１０２の各配線層１０６乃至１０
９内に電源回路や制御系回路が形成されており、第３配
線層１０６をいわゆる全面ベタのグランド層と構成して
なる。高周波モジュール基板１００は、このグランド層
１０６を介して高周波回路部１０１とベース基板部１０
２とを電気的に分離することにより、相互の電気的干渉
を抑制して特性向上を図っている。また、高周波モジュ
ール基板１００は、グランド層１０６をグランド面とし
て定義することにより、伝送線路１０５をマイクロスト
リップラインとして機能させてなる。
【０００６】図５に示した高周波モジュール基板１１０
も、２層構成の高周波回路部１１１が一般的な多層プリ
ント配線技術によって形成された４層構成のベース基板
部１１２上にビルドアップ形成されてなり、高周波回路
部１１１やベース基板部１１２の基本的な構成を上述し
た高周波モジュール基板１１０と同様とする。高周波モ
ジュール基板１１０は、高周波回路部１１１の第１配線
層１１３に分布定数設計の伝送線路１１５がパターン形
成されるとともに、この伝送線路１１５とそれぞれ絶縁
を保持してグランドパターン１１６ａ、１１６ｂが形成
されてなる。
【０００７】高周波モジュール基板１１０は、ベース基
板部１１２の各配線層１１７乃至１２０のそれぞれ伝送
線路１１５と対向する部位に抜きパターン１１７ａ乃至
１２０ａを形成することにより、この伝送線路１１５に
対するグランド面が定義されない構成となっている。高
周波モジュール基板１１０は、高周波モジュール基板１
１０は、かかる構成を採用することにより、伝送線路１
１５をコプレナーラインとして機能させてなる。なお、
高周波モジュール基板１１０は、ベース基板部１１２の
全ての各配線層１１７乃至１２０に抜きパターン１１７
ａ乃至１２０ａを形成したが、伝送線路１１５のコプレ
ナーライン機能を損なわない構成として例えば第５配線
層１１９が全面ベタのグランド層として構成してもよ
い。
【０００８】図６に示した高周波モジュール基板１３０
も、２層の配線層１３３、１３４を有する高周波回路部
１３１が、一般的な多層プリント配線技術によって形成
された４層の配線層１３７乃至１４０を有するベース基
板部１３２上にビルドアップ形成されてなり、高周波回
路部１３１やベース基板部１３２の基本的な構成を上述
した高周波モジュール基板１１０と同様とする。高周波
モジュール基板１３０は、高周波回路部１３１の第１配
線層１３３に分布定数設計の伝送線路１３５がパターン
形成されるとともに、この伝送線路１３５とそれぞれ絶
縁を保持してグランドパターン１３６ａ、１３６ｂが形
成されてなる。
【０００９】高周波モジュール基板１３０は、ベース基
板部１３２の第３配線層１３７をいわゆる全面ベタのグ
ランド層と構成してなる。高周波モジュール基板１３０
は、このグランド層１３７を介して高周波回路部１３１
とベース基板部１３２とを電気的に分離することによっ
て、相互の電気的干渉を抑制して特性向上を図ってい
る。また、高周波モジュール基板１３０は、グランド層
１３７をグランド面として定義することにより、伝送線
路１３５をグランドコプレナーラインとして機能させて
なる。
【００１０】図７に示した高周波モジュール基板１５０
も、２層の配線層１５３、１５４を有する高周波回路部
１５１が、一般的な多層プリント配線技術によって形成
された４層の配線層１５７乃至１６０を有するベース基
板部１５２上にビルドアップ形成されてなり、高周波回
路部１５１やベース基板部１５２の基本的な構成を上述
した高周波モジュール基板１１０と同様とする。高周波
モジュール基板１５０は、高周波回路部１５１の第１配
線層１５３に分布定数設計の伝送線路１５５がパターン
形成されるとともに、この伝送線路１５５とそれぞれ絶
縁を保持してグランドパターン１５６ａ、１５６ｂが形
成されてなる。
【００１１】高周波モジュール基板１５０は、ベース基
板部１５２の第３配線層１５７をいわゆる全面ベタのグ
ランド層と構成してなる。高周波モジュール基板１５０
は、このグランド層１５７を介して高周波回路部１５１
とベース基板部１５２とを電気的に分離することによっ
て、相互の電気的干渉を抑制して特性向上を図ってい
る。また、高周波モジュール基板１５０は、グランド層
１５７をグランド面として定義することにより、伝送線
路１５５をグランドコプレナーラインとして機能させて
なる。
【００１２】高周波モジュール基板１５０は、ベース基
板部１５２の第４配線層１５８に分布定数設計の伝送線
路１６１がパターン形成されるとともに、この伝送線路
１６１を挟んでグランド層１５７と対向する第５配線層
１５９もいわゆる全面ベタのグランド層と構成してな
る。高周波モジュール基板１５０は、かかる構成により
ストリップラインとして機能する伝送線路１６１がベー
ス基板部１５２の内層に形成され、高周波回路部１５１
のグランドコプレナーラインとして機能する伝送線路１
５５とを混載してなる。
【００１３】
【発明が解決しようとする課題】ところで、従来の高周
波モジュールにおいては、高周波回路ブロックの特に高
周波信号処理部のみに多層配線基板のある層に設けたグ
ランドパターンをグランド面として定義してマイクロス
トリップ型伝送線路を形成することによって、コストメ
リットの向上を図るとともに基板面積の有効活用化を図
っている。高周波モジュールにおいては、表面に半導体
チップや各種の電子部品を実装することから、例えば図
８に示すような高周波モジュール基板２００が備えられ
る。
【００１４】高周波モジュール基板２００も、詳細を省
略するが多層プリント配線技術により形成されたベース
基板部上に高周波回路部がビルドアップ形成されてな
る。高周波モジュール基板２００には、図８に示す高周
波回路部の表面層２０１に、スパイラル型インダクタ素
子２０２が成膜形成されるとともにこのインダクタ素子
２０２を囲んでグランドパターン２０３が形成されてい
る。インダクタ素子２０２は、一端側を伝送線路２０４
と接続されるとともに詳細を省略するが他端側をビアを
介して高周波回路部の内層回路と接続されている。
【００１５】高周波モジュール基板２００には、表面層
２０１上に図示しない半導体チップをフリップチップ実
装する多数個のランド２０５乃至２０８が形成されてい
る。第１のランド２０５と第４のランド２０８は、それ
ぞれグランドパターン２０９ａ、２０９ｂが一体に形成
されており、詳細を省略するがベース基板部側のビルド
アップ面に形成されたグランドパターンとそれぞれビア
を介して接続されるグランド用ランドである。第２のラ
ンド２０６は、ＤＣ信号用のランドである。第３のラン
ド２０７は、インダクタ素子２０２と接続された伝送線
路２０４の一端側が接続されるＲＦ信号用のランドであ
る。伝送線路２０４は、ベース基板部側に形成されたグ
ランドパターンをグランド面として定義したマイクロス
トリップ型伝送線路である。
【００１６】なお、高周波モジュール基板２００には、
表面層２０１上にさらに多数個のランドや適宜の伝送線
路或いはキャパシタ素子やレジスタ素子等の受動素子も
適宜形成されている。また、高周波モジュール基板２０
０には、アンテナ素子や結合器パターン等も成膜形成さ
れる。高周波モジュール基板２００には、グランド接続
を不要とする適宜の表面実装型分子部品も搭載される。
【００１７】以上のように構成された高周波モジュール
基板２００は、ベース基板部側のビルドアップ面にグラ
ンドパターンを形成したことにより、内層にデジタル信
号の伝送線路等を形成することが可能となり高密度実装
化が図られる。一方、高周波モジュール基板２００は、
ＤＣ信号用伝送線路２１０が表面層２０１上において第
２のランド２０６から最短で引き回し形成される。した
がって、高周波モジュール基板２００においては、ラン
ド２０５、２０８のグランドパターン２０９ａ、２０９
ｂが、インダクタ素子２０２のグランドパターン２０３
と分離されて連続性が保持されない構造となってしま
う。
【００１８】高周波モジュール基板２００においては、
グランドパターン２０９ａ、２０９ｂが、上述したよう
にビアを介してベース基板部側のグランドパターンと接
続されるために、ビアの抵抗成分やインダクタンス成分
が高周波特性に影響を及ぼすといった問題がある。さら
に、高周波モジュール基板２００においては、各受動素
子がベース基板部側のグランドパターンとの間にキャパ
シタ成分を生じることにより、自己共振周波数やクオリ
ティファクタのＱ値の低下等を生じて特性が劣化すると
いった問題があった。
【００１９】また、高周波モジュール基板２００は、上
述したようにベース基板部側にグランド面を定義するグ
ランドパターンを形成して伝送線路２０４をマイクロス
トリップ型伝送線路として構成することから、ベース基
板部側の各層に厚みバラツキが発生する。したがって、
高周波モジュール基板２００は、ベース基板部上にビル
ドアップ形成される高周波回路部を高精度に形成するこ
とが困難となり、高周波特性が劣化するといった問題が
ある。
【００２０】したがって、本発明は、最上層配線部にベ
ース基板部側にグランド面の定義を不要とするコプレナ
ー型伝送線路を形成することにより、各絶縁層の高精度
の厚み管理を不要として高周波特性の向上を図った高周
波モジュールを提供することを目的に提案されたもので
ある。
【００２１】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる高周波モジュールは、最上層に平坦化処
理が施されてビルドアップ形成面を形成してなる多層プ
リント配線板からなるベース基板部と、このベース基板
部のビルドアップ形成面上に積層形成され各層が誘電絶
縁層上に配線パターンや成膜素子を形成してなる高周波
回路部と、この高周波回路部の最上層の配線層上に実装
された半導体チップや電子部品等の実装部品とを備えて
なる。高周波回路部には、最上層の配線層に配線パター
ンや成膜素子とともに多数個のランドとグランドパター
ンとが形成され、この最上層の配線層上に相対する各ラ
ンドに端子が接合されかつグランドパターンにグランド
端子が接合されることによって実装部品が実装される。
高周波モジュールは、高周波回路部の最上層の配線層に
形成されて成膜素子と所定のランドとを接続する伝送線
路を、グランドパターンに形成した抜きパターン領域内
を絶縁を保持して導くことにより、共通平面において周
囲を囲まれるとともに下層の配線層内にグランド面の定
義を不要とするコプレーナ型伝送線路として構成してな
る。
【００２２】以上のように構成された本発明にかかる高
周波モジュールによれば、高周波回路部が比較的廉価な
多層プリント配線基板からなるベース基板部の平坦化さ
れたビルドアップ形成面上に積層形成されることによ
り、コスト低減を図って高周波回路部の配線部内に高精
度の成膜素子や配線パターンを形成することが可能とな
る。高周波モジュールによれば、高周波回路部の最上層
の配線層にコプレーナ型伝送線路を形成することによっ
てベース基板部側にグランド面の定義を不要とすること
から、各配線層の絶縁層の厚みバラツキを低減するとと
もに最上層の配線層に形成されるグランドパターンの分
断を回避して各成膜素子や端子部間の高周波的接続性や
連続性が保持されて高周波特性の向上が図られる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図に示した高周波モジュール１は、情報通信機能やスト
レージ機能等を有しており、例えば搬送周波数帯が５Ｇ
Ｈｚの小規模無線通信システム仕様のパーソナルコンピ
ュータ、携帯電話機や携帯情報端末機或いは携帯オーデ
ィオ機器等の各種電子機器に搭載され或いはオプション
として挿脱される超小型通信機能モジュール体等に用い
られる。高周波モジュール１は、図１に示すようにベー
ス基板部２と、このベース基板部２上に積層形成された
高周波回路部３とから構成され、高周波回路部３の表面
に例えば高周波送受信回路部の周辺回路機能を有する半
導体チップ４や複数個の表面実装型電子部品５ａ乃至５
ｃ等が実装されてなる。
【００２４】高周波モジュール１は、ベース基板部２と
高周波回路部３とが電気的に分離された構造となってお
り、高周波回路部３に対する電気的干渉が抑制されて特
性の向上が図られている。高周波モジュール１は、詳細
を省略するがベース基板部２に電源回路や制御系の回路
或いはデジタル信号処理回路が形成されるとともに、こ
のベース基板部２が図示しないインターポーザ或いはマ
ザー基板等への実装部を構成する。高周波モジュール１
においては、ベース基板部２に充分な面積を有する電源
回路やグランドパターンが形成されることによって、高
周波回路部３に対してレギュレーションの高い電源供給
が行われる。
【００２５】ベース基板部２は、一般的なプリントサー
キットボード技術等によって形成された４層構成の多層
プリント配線板からなる。ベース基板部２は、例えば一
対の両面銅貼り有機基板６、７がプリプレグ８を介して
一体に接合されてなる。第１の有機基板６及び第２の有
機基板７には、銅箔にフォトリソグラフ処理やエッチン
グ処理等が施されてそれぞれの表裏主面に第３配線層９
と第４配線層１０及び第５配線層１１と第６配線層１２
とが形成される。ベース基板部２は、第３配線層９乃至
第６配線層１２が適宜に形成されたビアを介して層間接
続されてなる。
【００２６】なお、ベース基板部２は、その他のプリン
トサーキットボード技術、例えば一対の有機基板の表裏
主面にそれぞれメッキレジストによるパターニングを行
い、アディティブ法等によってメッキ導体を形成して第
３配線層９乃至第６配線層１２を形成するようにしても
よい。
【００２７】ベース基板部２は、第６配線層１２をソル
ダレジスト等からなる保護層により被覆するとともに、
この保護層の所定箇所にフォトリソグラフ処理等を施こ
すことにより開口部を形成する。ベース基板部２は、各
開口部に露出された第６配線層１２の適宜の配線パター
ンに例えば無電解Ｎｉ−Ａｕめっきを施して多数の端子
１３が形成される。ベース基板部２は、これら端子１３
が、高周波モジュール１を図示しないインターポーザ等
に実装する際の接続端子を構成する。
【００２８】ベース基板部２は、第３配線層９の一部に
グランドパターン１４が形成されるとともに、第５配線
層１１が全面に亘って銅箔層を残していわゆるベタパタ
ーンからなるグランド層を構成している。ベース基板部
２には、第３配線層９のグランドパターン１４と第５配
線層１１のベタパターンとに挟まれた第４配線層１０内
に分布定数設計による伝送線路１５ａ、１５ｂが形成さ
れている。これら伝送線路１５ａ、１５ｂは、上下の配
線層に形成された各グランドパターンをグランド面とし
て定義することによってストリップラインとして機能
し、例えばフィルタパターンや結合器パターンとして作
用する。
【００２９】ベース基板部２は、上述した構成によって
第４配線層１０が電気的にもシールドされることで、こ
の第４配線層１０にデジタル信号の処理回路等を形成す
ることが可能となり高周波モジュール１の高密度化が図
られるようになる。ベース基板部２は、内部に部分的な
グランドパターン１４を有しているが、詳細を後述する
ように高周波回路部３に形成される所定の伝送線路に対
してグランド面として定義されるグランドパターンを有
しない構造である。したがって、ベース基板部２は、第
３配線層９乃至第６配線層１２の各絶縁層の高精度の厚
み管理を不要として、換言すれば各絶縁層が所定の厚み
に保持されて後述する高周波回路部３の高周波特性への
影響を低減するようになる。
【００３０】ベース基板部２は、第１の有機基板６と第
２の有機基板７とが低比誘電率特性と低Ｔａｎδ特性、
すなわち高周波特性に優れるとともに機械的剛性と耐熱
性及び耐薬品性を有する有機基材を有している。第１の
有機基板６及び第２の有機基板７は、かかる特性を有す
る有機基材がガラス繊維を網目模様に織ったガラス織布
をコア材として一体化されるとともに、上述したように
その表裏主面にそれぞれ銅箔が貼り付けられてなる。有
機基材としては、液晶ポリマ（ＬＣＰ）、ベンゾシクロ
ブテン（ＢＣＢ）、ポリイミド、ポリノルボルネン（Ｐ
ＮＢ）、ポリフェニレンエーテル（ＰＰＥ）、ポリテト
ラフルオロエチレン（テフロン：登録商標名）、ビスマ
レイドトリアジン（ＢＴ−ｒｅｓｉｎ）、又はこれら樹
脂にセラミック粉等の無機基材を分散してなる基材等か
ら選択された有機基材が用いられる。
【００３１】ベース基板部２は、詳細を省略するが第３
配線層９上に絶縁樹脂層を形成するとともに、配線パタ
ーンの表面を含んでこの絶縁樹脂層に平坦化処理を施し
て高周波回路部３を積層形成するビルドアップ形成面１
６を形成してなる。平坦化処理は、例えばアルミナとシ
リカの混合液からなる研磨剤を用いて、絶縁樹脂層を第
３配線層９の配線パターンを露出させる研磨処理によっ
て行われる。ベース基板部２は、平坦化されたビルドア
ップ形成面１６の形成方法として、上述した研磨処理ば
かりでなく、例えば方向性化学エッチング法（ＲＩＥ：
Reactive Ion Etching）やプラズマエッチング法（Ｐ
Ｅ：Plasma Etching）等を施して平坦化するようにして
もよい。
【００３２】ベース基板部２は、上述した第３配線層９
乃至第６配線層１２の４層構造に限定されず、さらに多
層に構成してもよいことは勿論である。高周波モジュー
ル１は、上述したように比較的廉価な有機基板６、７を
用いて一般的なプリントサーキッドボード技術等により
第３配線層９乃至第６配線層１２を形成することで、比
較的精度が高く量産性もよくかつ低コスト化が図られて
製作される。
【００３３】以上のように構成されたベース基板部２に
は、平坦化されたビルドアップ形成面１６上に薄膜技術
や厚膜技術によって精密な高周波回路部３がビルドアッ
プ形成される。高周波回路部３は、ビルドアップ形成面
１６上に形成された第２配線層１８と、この第２配線層
１８上に形成された第１配線層１７との２層構成からな
る。第１配線層１７と第２配線層１８とは、適宜に形成
された図示しないビアを介して層間接続が図られるとと
もにベース基板部２との電気的接続が図られている。
【００３４】第２配線層１８は、例えばビルドアップ形
成面１６上に上述した有機基材６、７と同様の誘電絶縁
材をスピンコート法やロールコート法等によって所定の
厚みを以って塗布してなる誘電絶縁層と、この誘電絶縁
層に形成される配線パターンとからなる。誘電絶縁層に
は、例えばスパッタ法等によりＡｌ、Ｐｔ或いはＡｕ等
の金属薄膜層が全面に亘って形成され、この金属薄膜層
にフォトリソグラフ処理によるパターン形成、エッチン
グ処理による不要金属薄膜層の除去等の工程を施して導
体パターンが形成される。第２配線層１８には、詳細を
省略するがキャパシタ素子やレジスタ素子等の受動素子
或いはフィルタ素子等が形成される。
【００３５】誘電絶縁層には、例えばスパッタ法等によ
って導体パターンを含んで全面に亘って窒化タンタル層
が成膜形成される。窒化タンタル層は、選択的に残され
て第２配線層１８においてレジスタ素子を形成するとと
もに、陽極酸化されてキャパシタ素子の誘電体膜として
作用する酸化タンタルのベースとなる。窒化タンタル層
には、キャパシタ素子の下電極やレジスタ素子形成部に
対向する部位に開口部を設けた陽極酸化マスク層が形成
されて陽極酸化処理が施される。窒化タンタル層には、
各開口部に対応する部位が選択的に陽極酸化されること
によって酸化タンタル層が形成されるとともに、不要部
分がエッチング処理等によって除去される。なお、キャ
パシタ素子やレジスタ素子の形成方法は、上述した工程
に限定されるものでは無く、例えば窒化タンタル層の全
面に亘って陽極酸化処理を施して酸化タンタル層を形成
した後にパターニングを行って形成してもよい。
【００３６】第２配線層１８は、上述したようにベース
基板部２の平坦化されたビルドアップ形成面１６上に形
成されることから、誘電絶縁層がその厚みを充分に管理
されて形成されるとともに各受動素子等も高精度に形成
される。なお、第２配線層１８は、上述した工程を経て
形成されるものに限定されず、例えば誘電絶縁層に配線
パターンに対応したパターン溝を形成した後にその全面
にスパッタ法等により金属薄膜層を形成し、さらにこの
金属薄膜層を誘電絶縁層が露出するまで研磨処理を施す
ことによって形成してもよい。第２配線層１８は、かか
る工程を経ることによって全体に高精度の厚みを以って
形成されるとともに後述する第１配線層１７を形成する
形成面の平坦化が図られるようになる。
【００３７】第１配線層１７は、高周波モジュール１の
最上層を構成し、上述したように半導体チップ４や電子
部品５ａ乃至５ｃが実装される。第１配線層１７も、上
述した第２配線層１８と同様に、誘電絶縁層と、この誘
電絶縁層に適宜形成された配線パターンとからなる。第
１配線層１７は、第２配線層１８上に形成された誘電絶
縁層上にスパッタ法等によって例えば高周波帯域におい
て損失の小さい特性を有するＣｕ層を成膜形成し、この
Ｃｕ層にフォトリソグラフ処理やエッチング処理を施し
て所定の配線パターンが形成される。
【００３８】第１配線層１７には、図２に示すように誘
電絶縁層上に、第１のスパイラル型インダクタ素子１９
ａ乃至１９ｃと、第１のインダクタ素子１９ａと第２の
インダクタ素子１９ｂとを囲む第１のグランドパターン
２０と、第３のインダクタ素子１９ｃを囲む第２のグラ
ンドパターン２１とが形成されている。第１配線層１７
には、半導体チップ４の各端子がそれぞれ直接接合され
ることによりフリップチップ実装する多数個の半導体実
装用ランド２２と、電子部品５ａ乃至５ｃを直接実装す
る電子部品実装用ランド２３ａ乃至２３ｃとが形成され
ている。
【００３９】第１配線層１７には、第１のインダクタ素
子１９ａ乃至第３のインダクタ素子１９ｃと半導体チッ
プ実装用ランド２２とを接続する第１の伝送線路２４ａ
乃至第３の伝送線路２４ｃが形成されている。第１配線
層１７には、半導体チップ実装用ランド２２と電子部品
実装用ランド２３とを接続する第１の伝送線路２５ａ乃
至第３の伝送線路２５ｃが形成されている。第１配線層
１７には、高周波信号伝送線路２６や、デジタル信号伝
送線路２７が形成されている。
【００４０】なお、第１配線層１７には、上述した各イ
ンダクタ素子１９ばかりでなく、キャパシタ素子やレジ
スタ素子等の受動素子或いはアンテナ素子やフィルタ素
子等の各種機能素子を成膜形成してもよい。また、第１
配線層１７には、グランド接続される半導体チップ４を
搭載するようにしたが、電子部品５と同様にグランド接
続を不要とする半導体チップを実装するようにしてもよ
い。半導体チップ４については、フリップチップ実装法
ばかりでなく他の適宜の表面実装方法によって第１配線
層１７上に実装するようにしてもよいことは勿論であ
る。第１配線層１７は、詳細を省略するが各ランド２
２、２３を除いて、インダクタ素子１９や各伝送線路２
４乃至２７を例えばソルダレジスト等からなる保護層に
よって被覆するようにしてもよい。
【００４１】第１配線層１７には、図２に鎖線で示すよ
うに略中央部の矩形領域が半導体チップ４を実装するチ
ップ実装領域２８とされ、このチップ実装領域２８の四
辺に沿って上述した多数個の半導体チップ実装用ランド
２２が配置されている。半導体チップ実装用ランド２２
は、詳細を後述するように高周波信号の入出力用ランド
２２ａ、デジタル信号の入出力用ランド２２ｂ或いはグ
ランドランド２２ｃ等からなる。半導体チップ実装用ラ
ンド２２は、上述したようにその一部が伝送線路２４、
２５を介して各インダクタ素子１９や電子部品５と接続
されるとともに、詳細を省略するが他の一部がビアを介
して第２配線層１８の配線パターンと適宜接続されてな
る。
【００４２】各インダクタ素子１９は、それぞれ外周側
の端部が伝送線路２４に接続され、内周側の端部が詳細
を省略するがビアを介して第２配線層１８の配線パター
ン１８ａと適宜接続されてなる。第１のインダクタ素子
１９ａと第２のインダクタ素子１９ｂは、上述したよう
に円形の絶縁領域２０ａ、２０ｂを介して第１のグラン
ドパターン２０によって周囲を囲まれている。第１のイ
ンダクタ素子１９ａと第２のインダクタ素子１９ｂは、
詳細を後述するように第１のグランドパターン２０に形
成した抜きパターン領域２０ｃ、２０ｄ内を絶縁を保持
されて導かれた第１の伝送線路２４ａ及び第２の伝送線
路２４ｂを介して半導体チップ実装用ランド２２とそれ
ぞれ接続されている。
【００４３】第３のインダクタ素子１９ｃは、上述した
ように円形の絶縁領域２１ａを介して第２のグランドパ
ターン２１によって周囲を囲まれている。第３のインダ
クタ素子１９ｃは、第２のグランドパターン２１に形成
した切欠き部２１ｂを通して導かれた第３の伝送線路２
４ｃを介して半導体チップ実装用ランド２２と接続され
ている。
【００４４】高周波信号伝送線路２６は、図３に示すよ
うに、一端側が所定の半導体チップ実装用ランド２２の
入出力用ランド２２と接続されるとともに他端側がチッ
プ実装領域２８の内方へと導かれて図示しないビアを介
して第２配線層１８或いはベース基板部２と接続されて
いる。デジタル信号伝送線路２７も、一端側が所定の半
導体チップ実装用ランド２２と接続されるとともに、他
端側がチップ実装領域２８の内方或いは外方へと適宜導
かれて図示しないビアを介して第２配線層１８或いはベ
ース基板部２と接続されている。
【００４５】高周波回路部３においては、チップ実装領
域２８の一部が、図２において破線で示す上述したベー
ス基板部２側の第３の配線層９に形成されたグランドパ
ターン１４と対向されてなる。高周波回路部３において
は、第１配線層１７の一方領域（同図において右側領
域）に形成された第３のインダクタ素子１９ｃの伝送線
路２４ｃ或いは第２の電子部品５ｂや第３の電子部品５
ｃの伝送線路２５ｂ、２５ｃが、ベース基板部２側のグ
ランドパターン１４と対向するようにして形成されてい
る。各伝送線路２４ｃ及び伝送線路２５ｂ、２５ｃは、
グランドパターン１４をグランド面として定義すること
により、マイクロストリップ型伝送線路を構成する。
【００４６】高周波回路部３は、上述したように第１配
線層１７の一部の領域にマイクロストリップ型伝送線路
を形成した構造となっている。高周波回路部３において
は、この領域がグランドパターン１４の影響を受けるこ
とで、グランドパターン１４と対向されない詳細を後述
する他方領域Ａ（図２において左側領域）に対して高周
波特性的に不利な構成となる。したがって、高周波回路
部３においては、この領域にさほど高精度の高周波特性
を要求しない受動素子を含む回路部が形成される。高周
波回路部３は、かかる構成を採用することによって高周
波回路ブロックとデジタル回路ブロックとを高密度に実
装した高周波モジュール１を製作することを可能とす
る。高周波回路部３は、例えば高周波フロントエンド回
路ブロックとベースバンド回路ブロックとを搭載した高
周波モジュール１について、基板面積を有効利用して小
型化を図ることを可能とする。
【００４７】高周波回路部３は、図１に示すように第１
配線層１７の左側領域Ａが上述したようにベース基板部
２側のグランドパターン１４と対向されない領域として
構成されてなる。高周波回路部３においては、かかる構
成によってこの左側領域Ａがベース基板部２側のグラン
ドパターンの影響を受けずに高周波特性的に安定した領
域となり、この領域Ａ内に形成した第１のインダクタ素
子１９ａや第２のインダクタ素子１９ｂの動作特性の向
上が図られる。なお、高周波回路部３は、この領域Ａも
ベース基板部２側の第５配線層１１のグランドパターン
と対向するが、充分な対向間隔が保持されていることに
より第１のインダクタ素子１９ａや第２のインダクタ素
子１９ｂに対する高周波特性的にほとんど影響を生じさ
せることは無い。
【００４８】高周波回路部３には、領域Ａ内に上述した
ように第１のインダクタ素子１９ａ及び第２のインダク
タ素子１９ｂとともに第１の伝送線路２４ａ及び第２の
伝送線路２４ｂが形成されている。第１の伝送線路２４
ａ及び第２の伝送線路２４ｂは、それぞれが図３に詳細
を示すように、一端側を第１のインダクタ素子１９ａ或
いは第２のインダクタ素子１９ｂと接続されている。第
１の伝送線路２４ａ及び第２の伝送線路２４ｂは、それ
ぞれ第１のグランドパターン２０に形成した抜きパター
ン２０ｃ、２０ｄ内を絶縁を保持した状態で導かれ、他
端側を高周波信号入出力ランド２２ａと接続されてい
る。したがって、第１の伝送線路２４ａ及び第２の伝送
線路２４ｂは、共通平面において周囲をグランドパター
ンにより囲まれた構造であり、対向する他の層にグラン
ド面を定義しない伝送線路であることからコプレナー型
伝送線路を構成している。
【００４９】高周波回路部３においては、図３に詳細を
示すように半導体チップ４のグランド端子が接合される
グランドランド２２ｃが第１のグランドパターン２０と
一体化されて形成されている。高周波回路部３において
は、第１のグランドパターン２０が半導体チップ４の高
周波特性用グランド機能と第１のインダクタ素子１９ａ
及び第２のインダクタ素子１９ｂのガードグランド機能
として作用する。高周波回路部３においては、第１のグ
ランドパターン２０が一体化された構造であるとともに
半導体チップ４のグランド端子を第１のグランドパター
ン２０と一体化されたグランドランド２２ｃに直接接合
することから、半導体チップ４と第１のインダクタ素子
１９ａ或いは第２のインダクタ素子１９ｂとの高周波的
接続性や連続性を保持して高精度でかつ安定した高周波
特性を有する高周波モジュール１の製作を可能とする。
【００５０】以上のように構成された高周波モジュール
１は、第１のインダクタ素子１９ａと第２のインダクタ
素子１９ｂ及び電子部品５ａや第１のグランドパターン
２０或いは高周波信号伝送線路２６等によって高周波系
回路部を構成する。高周波モジュール１は、電子部品５
ｂ、５ｃやデジタル信号伝送路２７等によってデジタル
系回路部を構成する。さらに、高周波モジュール１は、
第３のインダクタ素子１９ｃや第２のグランドパターン
２１等によってアナログ低周波系回路部を構成する。高
周波モジュール１は、このように第１配線層１７上に高
周波系回路部、デジタル系回路部及びアナログ低周波系
回路部が混載されてなる。
【００５１】高周波モジュール１は、ベース基板部２の
平坦化されたビルドアップ形成面１６上に、薄膜技術や
厚膜技術によってインダクタ素子１９やキャパシタ素子
等の受動素子或いはフィルタ素子や配線パターン等を有
する高周波回路部３が積層形成されてなる。したがっ
て、高周波モジュール１は、高周波回路部３内に高精度
の成膜素子が形成されるとともに配線パターン等の微細
配線化が図られる。
【００５２】高周波モジュール１は、高周波回路部３の
第１配線層１７に形成されて半導体チップ４の接続端子
が接合される半導体チップ実装用ランド２２とインダク
タ素子１９とを接続する第１の伝送線路２４ａ及び第２
の伝送線路２４ｂが形成される。高周波モジュール１
は、高周波回路部３の第１配線層１７に形成されてイン
ダクタ素子１９のガードグランドとして作用する第１の
グランドパターン２０と半導体チップ４のグランド端子
が接合されるグランドランド２２ｃとが一体化されてな
る。高周波モジュール１は、半導体チップ４と第１のイ
ンダクタ素子１９とが高周波的接続性や連続性が充分に
保持され高精度でかつ安定した高周波特性を有する。
【００５３】高周波モジュール１は、第１の伝送線路２
４ａと第２の伝送線路２４ｂとを第１のグランドパター
ン２０形成した抜きパターン２０ｃ、２０ｄ内に導くこ
とによって共通平面においてグランドが周囲を囲むよう
に構成してなる。高周波モジュール１は、第１の伝送線
路２４ａと第２の伝送線路２４ｂとが、下層側にグラン
ド面の定義を不要とするコプレナー型伝送線路を構成す
る。高周波モジュール１は、ベース基板部２や高周波回
路部３の内層にグランドパターンが不要となることで、
高周波回路部３の最上層に厚み精度の高い誘電絶縁層を
介して第１配線層１７が形成される。高周波モジュール
１は、誘電絶縁層の高精度の厚み管理を不要として高精
度かつ良好な高周波特性を有する。
【００５４】なお、上述した高周波モジュール１におい
ては、ベース基板部２の一部にグランドパターン１４を
形成することによって、高周波回路部３側にコプレナー
型伝送線路とともにマイクロストリップ型伝送線路やグ
ランドコプレナー型伝送線路を形成しかつベース基板部
２側にストリップ型伝送線路を形成したが、かかる構成
に限定されるものでは無い。高周波モジュール１におい
ては、例えば高周波回路部３側にコプレナー型伝送線路
のみを形成するようにしてもよい。
【００５５】また、高周波モジュール１は、グランドパ
ターン１４がいわゆるベタパターンとして形成されると
ともに高周波回路部３の必要な領域に対向してその一部
に抜きパターンを形成し、第１の伝送線路２４ａと第２
の伝送線路２４ｂとを抜きパターン領域とパターン形成
領域とに対向して形成してもよい。高周波モジュール１
は、グランドパターン１４と対向された第１の伝送線路
２４ａ或いは第２の伝送線路２４ｂがこれをグランド面
と定義することでグランドコプレナー型伝送線路を構成
する。高周波モジュール１は、第１配線層１７内に必要
に応じてコプレナー型伝送線路とともに他の伝送線路を
混載して部分的に高精度の高周波特性領域を構成するよ
うにしてもよい。
【００５６】
【発明の効果】以上詳細に説明したように本発明にかか
る高周波モジュールによれば、高周波回路部がベース基
板部の平坦化されたビルドアップ形成面上に積層形成さ
れることにより、高周波回路部の配線部内に受動素子や
各種機能素子等の成膜素子を高精度に形成することが可
能となる。高周波モジュールによれば、高周波回路部の
最上層の配線層内に下層側の配線層内にグランド面の定
義を不要とするとともにグランドパターンにより周囲を
囲まれて導かれるコプレナー型伝送線路を形成すること
によって、各配線層の絶縁層の厚みバラツキが低減され
るとともにグランドパターンの影響が排除されかつ最上
層の配線層に形成されるグランドパターンの分断を回避
して各成膜素子やランド間の高周波的接続性や連続性が
保持され、高周波特性の向上が図られるようになる。
【図面の簡単な説明】
【図１】本発明にかかる高周波モジュールの要部縦断面
図である。
【図２】同高周波モジュールの要部平面図である。
【図３】高周波回路部の最上層の配線層に形成されるコ
プレナー型伝送線路を説明する要部平面図である。
【図４】マイクロストリップ型伝送線路を有する高周波
モジュールの要部縦断面図である。
【図５】コプレナー型伝送線路を有する高周波モジュー
ルの要部縦断面図である。
【図６】グランドコプレナー型伝送線路を有する高周波
モジュールの要部縦断面図である。
【図７】ストリップ型伝送線路を有する高周波モジュー
ルの要部縦断面図である。
【図８】従来の高周波モジュールの要部平面図である。
【符号の説明】
１ 高周波モジュール、２ ベース基板部、３ 高周波
回路部、４ 半導体チップ、５ 電子部品、６，７ 有
機基板、８ プリプレグ、９ 第３配線層、１０ 第４
配線層、１１ 第５配線層、１２ 第６配線層、１４
グランドパターン、１６ ビルドアップ形成面、１７
第１配線層、１８ 第２配線層、１９インダクタ素子、
２０ 第１のグランドパターン、２２ 半導体チップ実
装用ランド、２４ 第１の伝送線路、２５ 第２の伝送
線路、２８ チップ実装領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 AA16 CC02 CC06 CD12 CD23 CD24 EE11 EE23 5E346 AA12 AA13 AA15 AA35 BB06 BB11 CC10 CC32 CC53 CC54 DD03 DD23 DD32 DD33 DD44 EE33 GG17 GG18 GG22 HH06 HH25 5J014 CA41 CA56

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 多層プリント配線板を有し、最上層に平
    坦化処理が施されてビルドアップ形成面を形成してなる
    ベース基板部と、 各層が誘電絶縁層上に配線パターンや成膜素子が形成さ
    れ上記ベース基板部のビルドアップ形成面上に積層形成
    された多層の配線層からなり、最上層の配線層に上記配
    線パターンや成膜素子とともに多数個のランドとグラン
    ドパターンとが形成された高周波回路部と、 少なくとも上記高周波回路部の各ランド上に接合される
    端子と上記グランドパターンと接続されるグランド端子
    とを有し、上記高周波回路部の最上層に実装される半導
    体チップや電子部品からなる実装部品とを備え、 上記高周波回路部の最上層の配線層に形成されて上記成
    膜素子と所定のランドとの間を接続する伝送線路が、上
    記グランドパターンに形成した抜きパターン領域内を絶
    縁保持されて導かれることにより、下層側にグランド面
    を定義しないコプレーナ型伝送線路として構成されるこ
    とを特徴とする高周波モジュール。
  2. 【請求項２】 上記高周波回路部の配線層内に、上記ベ
    ース基板部の配線層の一部に形成したグランドパターン
    をグランド面として定義することによってマイクロスト
    リップ型伝送線路やグランドコプレーナ型伝送線路を構
    成する第２の伝送線路が形成されるとともに、 上記ベース基板部の配線層内に、上下層に形成したグラ
    ンドパターンに挟まれてストリップ型伝送線路を構成す
    る第３の伝送線路が形成されることを特徴とする請求項
    １に記載の高周波モジュール。
JP2002062550A 2002-03-07 2002-03-07 高周波モジュール Pending JP2003264348A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002062550A JP2003264348A (ja) 2002-03-07 2002-03-07 高周波モジュール
PCT/JP2003/002584 WO2003075393A1 (fr) 2002-03-07 2003-03-05 Module haute frequence
US10/475,940 US7239851B2 (en) 2002-03-07 2003-03-05 High frequency module
KR1020037014436A KR100971815B1 (ko) 2002-03-07 2003-03-05 고주파 모듈
CNB038002264A CN1253964C (zh) 2002-03-07 2003-03-05 高频模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002062550A JP2003264348A (ja) 2002-03-07 2002-03-07 高周波モジュール

Publications (1)

Publication Number Publication Date
JP2003264348A true JP2003264348A (ja) 2003-09-19

Family

ID=27784898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002062550A Pending JP2003264348A (ja) 2002-03-07 2002-03-07 高周波モジュール

Country Status (5)

Country Link
US (1) US7239851B2 (ja)
JP (1) JP2003264348A (ja)
KR (1) KR100971815B1 (ja)
CN (1) CN1253964C (ja)
WO (1) WO2003075393A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237450A (ja) * 2005-02-28 2006-09-07 Sony Corp 半導体パッケージ及び半導体装置
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
JP2011061303A (ja) * 2009-09-07 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> 高速電気線路
JP2015213239A (ja) * 2014-05-02 2015-11-26 株式会社村田製作所 回路基板及び分波回路
JP2021534705A (ja) * 2018-08-31 2021-12-09 センサービュー・インコーポレイテッドSensorview Incorporated 電界紡糸によって形成されたナノ構造物質を利用した伝送線路及びその製造方法
JP2021534704A (ja) * 2018-08-31 2021-12-09 センサービュー・インコーポレイテッドSensorview Incorporated ナノ構造物質を利用した伝送線路及びその製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
CN1875549A (zh) * 2003-11-11 2006-12-06 株式会社村田制作所 高频模件
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
EP1938882B1 (en) * 2005-10-13 2011-02-23 Yamashin-Filter Corp. Filtration device
US8219060B2 (en) * 2006-07-28 2012-07-10 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US7761078B2 (en) * 2006-07-28 2010-07-20 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
KR101120508B1 (ko) * 2007-08-22 2012-02-29 (주) 와이팜 간섭 현상을 줄이기 위한 레이아웃 구조
WO2010067497A1 (ja) * 2008-12-10 2010-06-17 株式会社村田製作所 高周波モジュール
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
JP5178899B2 (ja) * 2011-05-27 2013-04-10 太陽誘電株式会社 多層基板
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
JP6259813B2 (ja) * 2013-07-11 2018-01-10 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
WO2015035052A1 (en) 2013-09-04 2015-03-12 Molex Incorporated Connector system with cable by-pass
US20150214204A1 (en) * 2014-01-28 2015-07-30 Infineon Technologies Ag Electronic Device and Method for Fabricating an Electronic Device
CN107113994B (zh) 2015-01-11 2019-12-27 莫列斯有限公司 芯片封装旁路组件
US10367280B2 (en) 2015-01-11 2019-07-30 Molex, Llc Wire to board connectors suitable for use in bypass routing assemblies
CN107548480B (zh) 2015-05-04 2020-08-11 莫列斯有限公司 采用旁路组件的计算设备
WO2017123574A1 (en) 2016-01-11 2017-07-20 Molex, Llc Routing assembly and system using same
US10424878B2 (en) 2016-01-11 2019-09-24 Molex, Llc Cable connector assembly
CN110839182B (zh) 2016-01-19 2021-11-05 莫列斯有限公司 集成路由组件以及采用集成路由组件的系统
US9807882B1 (en) * 2016-08-17 2017-10-31 Qualcomm Incorporated Density-optimized module-level inductor ground structure
JP6524985B2 (ja) * 2016-08-26 2019-06-05 株式会社村田製作所 アンテナモジュール
US9859232B1 (en) * 2016-11-04 2018-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN110235301B (zh) * 2017-01-31 2022-04-22 三星电子株式会社 基于液晶的高频装置和高频开关
JP6777136B2 (ja) * 2018-11-20 2020-10-28 Tdk株式会社 アンテナモジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0523554A (ja) 1991-07-18 1993-02-02 Teijin Ltd セルロース系中空糸
JPH05275862A (ja) 1992-03-26 1993-10-22 Toshiba Lighting & Technol Corp 高周波回路用配線板
JPH06252612A (ja) 1993-02-24 1994-09-09 Kyocera Corp ストリップ線路内蔵回路基板
JPH08181358A (ja) * 1994-12-27 1996-07-12 Aisin Seiki Co Ltd 熱電変換素子並びにその製造方法及びその製造装置
JPH08181458A (ja) 1994-12-27 1996-07-12 Sony Corp 多層プリント配線板及びその製造方法
US5699023A (en) * 1995-07-24 1997-12-16 Murata Manufacturing Co., Ltd. High-frequency switch
JPH09238005A (ja) 1996-03-01 1997-09-09 Mitsubishi Electric Corp 高周波線路、それを用いた高周波回路、低雑音増幅器
JPH1032521A (ja) * 1996-07-17 1998-02-03 Murata Mfg Co Ltd デュプレクサ
EP1909390A2 (en) * 1996-09-26 2008-04-09 Matsushita Electric Industrial Co., Ltd. Diplexer, duplexer, and two-channel mobile communications equipment
JPH11354717A (ja) 1998-06-04 1999-12-24 Ricoh Co Ltd 高周波インダクタ
DE69930453T2 (de) * 1998-10-27 2006-09-28 Murata Manufacturing Co., Ltd., Nagaokakyo Zusammengestellte Hochfrequenzkomponente und damit ausgerüstetes mobiles Kommunikationsgerät
JP3484090B2 (ja) * 1998-12-22 2004-01-06 株式会社日立製作所 スイッチ型アンテナ共用器および移動無線端末
JP2002064301A (ja) * 1999-03-18 2002-02-28 Hitachi Metals Ltd トリプルバンド用高周波スイッチモジュール
JP2000286628A (ja) 1999-03-30 2000-10-13 Kokusai Electric Co Ltd 八木アンテナ基板及びそれを用いた無線通信機
US6476695B1 (en) * 1999-05-26 2002-11-05 Sharp Kabushiki Kaisha High frequency module
JP3638479B2 (ja) 1999-08-31 2005-04-13 京セラ株式会社 高周波用配線基板およびその接続構造
JP2001068852A (ja) 1999-08-30 2001-03-16 Kyocera Corp 多層配線基板およびその製造方法
JP2001177013A (ja) 1999-12-14 2001-06-29 Matsushita Commun Ind Co Ltd 高周波半導体装置及びその装置を用いた無線装置
JP2002033582A (ja) 2000-07-14 2002-01-31 Kyocera Corp 多層配線基板
JP2002033562A (ja) 2000-07-19 2002-01-31 Sony Corp 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法
JP3711846B2 (ja) * 2000-07-27 2005-11-02 株式会社村田製作所 高周波モジュール及びそれを用いた移動体通信装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237450A (ja) * 2005-02-28 2006-09-07 Sony Corp 半導体パッケージ及び半導体装置
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
JP2011061303A (ja) * 2009-09-07 2011-03-24 Nippon Telegr & Teleph Corp <Ntt> 高速電気線路
JP2015213239A (ja) * 2014-05-02 2015-11-26 株式会社村田製作所 回路基板及び分波回路
US9673775B2 (en) 2014-05-02 2017-06-06 Murata Manufacturing Co., Ltd. Circuit substrate and branch circuit including high pass filter and low pass filter with mounting portions on substrate body
JP2021534705A (ja) * 2018-08-31 2021-12-09 センサービュー・インコーポレイテッドSensorview Incorporated 電界紡糸によって形成されたナノ構造物質を利用した伝送線路及びその製造方法
JP2021534704A (ja) * 2018-08-31 2021-12-09 センサービュー・インコーポレイテッドSensorview Incorporated ナノ構造物質を利用した伝送線路及びその製造方法

Also Published As

Publication number Publication date
US7239851B2 (en) 2007-07-03
KR100971815B1 (ko) 2010-07-22
CN1253964C (zh) 2006-04-26
US20040155734A1 (en) 2004-08-12
KR20040086150A (ko) 2004-10-08
CN1507671A (zh) 2004-06-23
WO2003075393A1 (fr) 2003-09-12

Similar Documents

Publication Publication Date Title
JP2003264348A (ja) 高周波モジュール
KR100862544B1 (ko) 고주파 모듈 장치
JP4318417B2 (ja) 高周波モジュール基板装置
KR100949224B1 (ko) 필터 회로 장치 및 그 제조 방법
US6714422B2 (en) High frequency module device and method for its preparation
US7599190B2 (en) High-frequency module, and method of producing same
US7741162B2 (en) Method for manufacturing high-frequency module device
KR100895208B1 (ko) 고주파 모듈 기판 장치
US20040130877A1 (en) Substrate for high-frequency module and high-frequency module
KR20040080921A (ko) 회로 기판 장치 및 그 제조 방법
JP3941416B2 (ja) 高周波モジュール装置及びその製造方法
JP4211378B2 (ja) キャパシタ素子
JP4595240B2 (ja) 高周波モジュール基板装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219