CN1507671A - 高频模块 - Google Patents

高频模块 Download PDF

Info

Publication number
CN1507671A
CN1507671A CNA038002264A CN03800226A CN1507671A CN 1507671 A CN1507671 A CN 1507671A CN A038002264 A CNA038002264 A CN A038002264A CN 03800226 A CN03800226 A CN 03800226A CN 1507671 A CN1507671 A CN 1507671A
Authority
CN
China
Prior art keywords
artwork
transmission lines
wiring layer
ground connection
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038002264A
Other languages
English (en)
Other versions
CN1253964C (zh
Inventor
С��Т
小濑村孝彦
奥洞明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1507671A publication Critical patent/CN1507671A/zh
Application granted granted Critical
Publication of CN1253964C publication Critical patent/CN1253964C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19015—Structure including thin film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

本发明是在基础基板部(2)上形成高频回路部(3)的高频模块。其具有：在基础基板部(2)的平坦化的增高形成面(16)上形成，其各层在电介质绝缘层上形成配线图模和成膜元件的多层配线层，并且在最上层的配线层(17)上形成配线图模和电感元件(19)的同时形成多个接合面(22)和接地图模(20)的高频回路部(3)；在高频回路部(3)的配线层(17)上安装的半导体芯片(4)。通过在配线层(17)上形成的连接电感元件(19)和规定的接合面(22)之间传送线路(24)导入在接地图模(20)上形成的拔出图模区域(20c)内，构成共面型传送线路。

Description

高频模块
技术领域
本发明涉及应用在具有无线通讯机能和存储机能的无线通讯组件等内的高频模块。
本申请以在日本国内2002年3月7日申请的日本专利申请序号2002-062250为基础要求优先权，本申请参照、引用该申请。
背景技术
各种信息通讯系统随着各种通讯终端设备和数据处理系统的开发，通过装备ISDN(Integrated Service Digital Network：综合服务数字网)和数字式发送等服务网，使用从固定式设备到移动式设备的信息接收、发送正受到注视。在通讯设备中装载具有无线通讯机能和存储机能的无线通讯组件。无线通讯组件例如具有：天线部，其有天线和切换开关、发送或接收信息信号；发送接收切换部，其进行发送机能和接收机能的切换；接收回路部，其具有频率变换回路和解调回路，发送回路部，其有功率放大和驱动放大或调制回路等；标准频率发生回路，其向接收回路部和发送回路部供给标准频率等。
当前，要求无线通讯组件实现特性高功能化和多功能化，在能进行数据信息和图像信息等各种信息的高速通讯的同时要求小型轻量能装载在移动通讯设备内，并具有低耗电特性。过去，通过在基板上装载各种滤滤器和耦合器、电容和线圈等芯片元件，由集中常数设计的回路中构成无线通讯组件。在无线通讯组件中，因为由有关的集中常数设计的回路的结构满足上述的要求规格困难，所以，一般地在配线基板上成膜形成电感和电容等被动元件的同时通过微波带状线路和带状线路的输送线路连接各被动元件和安装元件，形成由分布常数设计形成的回路结构。
现在已提出申请中的在图1中表示的高频模块基板100是在通过普通的多层印刷线路技术形成的4层结构的基础基板部102上增高形成二层结构的高频回路部101。高频模块100的高频回路101分别在电介质绝缘层上图模形成第一配线层103和第二配线层104图模，在这些配线层103、104内通过薄膜技术或厚膜技术成膜形成电感和电容等被动元件，其详细说明省略。在第一配线层103中，图模形成连接各被动元件和接线区等之间的分布常数设计的传送线路105。
在高频模块基板100的基础基板部102的各配线层106～109内形成电源回路和控制回路，其详细说明省略，把第三配线层106构成所谓全部β接地层。由于高频模块100通过该接地层106把高频回路部101和基础基板部102电气地隔离，因此抑制相互间电气干扰而提高特性。高频模块基板100通过定义接地层106为接地面，使传送线路105作为微波带状线路发挥功能。
图2表示的高频模块基板110也是在通过普通的多层印刷线路技术形成的4层结构的基础基板部112上增高形成二层的高频回路部111，高频回路部111和基础基板部112的基本的构造与上述的高频模块基板110相同。该高频模块基板110在高频回路111的第一配线层113上图模形成分布常数设计的传送线路115，并且形成分别和该传送线路115保持绝缘的接地图模116a、116b。
图2中表示的高频模块基板110通过在基础基板部112的各配线层117～120的分别与传送线路115对向的部分形成拔出图模117a～120a，而形成不定义对该传送线路115的接地面的结构。高频模块基板110通过采用有关结构，使传送线路115作为共面线路发挥功能。再有，尽管高频模块基板110在基础基板112的全部各配线层117～120形成了拔出图模117a～120a，但是，作为不损害传送线路115的共面线路功能的结构，也可以形成第五配线层119作为全部β接地层的结构。
图3中表示的高频模块基板130也是在通过普通的多层印刷线路技术形成的具有4层配线层137～140的基础基板部132上增高形成具有二层配线层133、134的高频回路部131，形成高频回路部131和基础基板部132的基本的结构与上述高频模块基板110相同。该高频模块基板130在高频回路部131的第一配线层133上图模形成分布常数设计的传送线路135，并且形成与该传送线路135分别保持绝缘的接地图模136a、136b。
图3中所示的高频模块基板130，将基础基板部132的第三配线层137构成为所谓全面β接地层。由于高频模块基板130通过该接地层137使高频回路部131与基础基板部132电气地分离，因此抑制相互间的电气干扰、提高特性。该高频模块基板130通过定义接地层137作为接地面，使得传送线路135作为接地共面线路发挥功能。
图4中表示的高频模块基板150也是在通过普通的多层印刷线路技术形成的具有4层配线层157～160的基础基板部152上增高形成具有二层配线层153、154的高频回路部151，高频回路部151和基础基板部152的基本的构造与上述的高频模块基板110相同。高频模块基板150在高频回路部151的第一配线层153上图模形成分布常数设计的传送线路155，并且形成与该传送线路155分别保持绝缘的接地图模156a、156b。
图4中所示的高频模块基板150，将基础基板部152的第三配线层157构成为全面β接地层。由于高频模块基板150通过该接地层157电气地分离高频回路部151与基础基板部152，因此抑制相互间的电气干扰、提高特性。再有，高频模块基板150通过定义接地层157作为接地面，使得传送线路155作为接地共面线路发挥功能。
图4中表示的高频模块基板150，在基础基板部152的第四配线层158上图模形成分布常数设计的传送线路161，并且，与接地层157对向、夹着该传送线路161的第五配线层159也构成所谓全面β接地层。高频模块基板150通过有关的结构在基础基板部152的内层形成发挥带状线路功能的传送线路161，其与高频回路部151的作为发挥接地共面线路功能的传送线路155混载。
然而，在现有的高频模块中，由于只在高频回路区块的特别高频信号处理部的多层配线基板的某一层设置的接地图模被定义为接地面而形成微波带型传送线路，谋求合理的低成本，并且有效合理地利用基板面积。在高频模块中，例如，由于在模块表面安装半导体芯片和各种电子元件，具有如图5所示的高频模块基板200。
如图5所示的高频模块基板200也是在通过多层印刷线路技术形成的基础基板部上增高形成高频回路部，省略详细说明。如图5所示，在高频模块基板200的高频回路部的表面层201，用薄膜技术形成螺旋形电感器元件202，并且围着该电感元件202形成接地图模203。电感元件202的一端和传送线路204连接，并且其另一端通过镀金属夹层和高频回路的内层回路连接，其详细说明省略。
在高频模块基板200，如图5所示在表面层201上形成多个接合面205～208，其用于以倒装片法安装没作图示的半导体芯片。第一接合面205和第四接合面208分别与接地图模209a、209b形成一体，其详细说明省略，其是分别通过镀金属夹层与在基础基板部侧的增高形成面上形成的接地图模连接的接地用接合面。第二接合面206是DC信号(直流信号)用的接合面。第三接合面207是连接与电感元件202连接的传送线路204的一端侧的RF(射频)信号用接合面。传送线路204是微波带型传送线路，其定义了在基础基板部侧形成的接地图模作为接地面。
再有，在图5所示的高频波模块基板200的表面层201上还适当形成多个接合面和适宜的传送线路或者电容元件和电阻元件等被动元件。在该高频模块基板200上还成膜形成天线元件和耦合器图模等，也还安装不需要接地连接的适宜表面安装型分子部件。
在如图5所示，高频模块基板200，通过在基础基板部侧的增高形成面上形接地图模，就能在内层形成数字信号传送线等，可以实现高密度集装化。另一方面，在高频模块基板200的表面层201上从第二接合面206以最短的引线形成DC(直流)信号用传送线路210。从而，在高频模块基板200中，形成接合面205、208的接地图模209a、209b和电感元件202的接地图模203分离且不保持连续性的结构。在该高频模块基板200，因为接地图模209a、209b如上所述地通过镀金属夹层与基础基板部侧的接地图模连接，所以会产生诸如镀金属夹层的电阻成分和电感成分影响高频波特性的问题。再有，在高频模块基板200，由于各被动元件与基础基板部侧的接地图模之间会产生电容成份，因此会产生诸如自共振频率和质量因数的Q值下降，特性恶化的问题。
再有，由于如图5所示的高频模块基板200如上所述地在基础基板部侧，形成定义接地面的接地图模，把传送线路204构成微波带型传送线路，因此，在基础基板部侧的各层会产生厚度不均匀。因而，如图5所示的高频模块基板200在基础基板部上难于高精度地形成增高成形的高频回路部，会产生诸如高频特性恶化的问题。
发明内容
本发明的目的在于提供能解决上述的现有提案的高频模块存在的问题的新型的高频模块。
本发明的另一目的在于提供通过在最上层线路部形成在基础基板部侧不需要定义接地面的共面型传送线路，不需要高精度控制各绝缘层的的厚度、实现提高高频特性的高频模块。
涉及本发明的高频模块具有：基础基板部，其由在最上层施加平坦化处理、形成增高成形面的多层印刷线路板构成；高频回路部，其在该基础基板部的增高成形面上积层形成，各层在电介质绝缘层上形成线路图模和成膜元件；安装元件，其是在该高频回路部的最上层的配线层上安装的半导体芯片和电子元件等。在高频回路部，在最上层的配线层形成线路图模和薄膜元件，同时形成多个接合面和接地图模，通过在该最上层的配线层上相对的各接合面上连接端子，并且在接地图模上连接接地端子而安装元件。
高频模块通过把在高频回路部的最上层的配线层形成并连接成膜元件和规定的接合面的传送线路保持绝缘导入在接地图模上形成的拔出图模接合面内，构成共面型传送线路，其在共同平面内周围被包围，同时不需要在下层的配线层内定义接地面。
涉及本发明的高频模块，由于其高频回路部是在用比较低价的多层印刷线路基板制成的基础基板部的平坦化的增高形成面上积层形成，因此，能实现降低成本、能在高频回路部的配线部内形成高精度的成膜元件和配线图模。
再有，涉及本发明的高频模块，通过在高频回路部的最上层的配线层形成共面型传送线路，在基础基板部侧不用定义接地面，因此降低了各配线层的绝缘层的厚度的不均匀，同时避免在最上层的配线层形成的接地图模的断开，同时保持各成膜元件和端子部之间的高频连接性和连续性，提高高频特性。
本发明的进一步的目的、通过本发明而获得的具体的优点，从参照以下的附图说明的实施方式的说明会更进一步明了。
附图说明
图1是表示具有微波带型传送线路的高频模块的主要部分纵剖面图；
图2是表示具有共面型传送线路的高频模块的主要部分纵剖面图；
图3是表示具有接地共面型传送线路高频模块的主要部分纵剖面图；
图4是表示具有带型传送线路的高频模块的主要部分纵剖面图；
图5是表示现有提案的高频模块的主要部分俯视图；
图6是表示涉及本发明的高频模块的主要部分纵剖面图；
图7是表示涉及本发明的高频模块的主要部分俯视图；
图8是说明在高频回路部的最上层的配线层形成的共面型传送线路的主要部分俯视图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。
涉及本发明的高频模块具有信息通讯功能和存储功能，应用于例如安装在载波频带规格为5GHz的小规模无线通讯系统规格的个人计算机、移动电话机和携带式信息终端设备或携带式音响设备等各种电子设备中，或者作为选择件插入、拔出的超小型通讯机能组件体等。
涉及本发明的高频模块1，如图6所示，由基础基板部2和在该基础基板部2上积层形成的高频回路3构成。在高频回路部3的表面安装诸如具有高频发送接收回路部的外围回路机能的半导体芯片4和多个表面安装型电子部件5a～5c等。
涉及本发明的高频模块1具有电气地分离基础基板部2和高频回路部3的构造，以实现抑制对高频回路部3的电气的干扰、提高特性。高频模块1在基板部2上形成电源回路和控制系统的回路或者数字信号处理回路，同时该基础基板2构成向没作图示的中间部位或者主基板安装的安装部，其详细说明省略。在高频模块1中，通过在基础基板部2上形成具有充分面积的电源回路和接地图模，对高频回路部3供给调节率高的电源。
基础基板部2由通过普通的印刷线路板技术形成的4层结构的多层印刷线路板构成。例如，基础基板部2用一对两面敷铜的有机基板6、7通过粘合材料8粘接形成一体。在第一有机基板6以及第二有机基板7，对铜箔施加光刻处理和蚀刻处理，在各自的表里两面上分别形成第三配线层9和第四配线层10以及第五配线层11和第六配线层12。基础基板部2通过第三配线层9～第六配线层12上适当地形成的接线点形成层间连接。
再有，基础基板部2也可以用其他的印刷线路板技术形成第三配线层9～第六配线层12，例如通过在一对有机基板的表背里各面分别电镀抗蚀层，进行图模制造，通过添加法等形成电镀导体等。
基础基板部2用由焊料抗蚀层等形成的保护层覆盖第六配线层12，并且通过在该保护层的规定点施以光刻处理等形成开口部；然后，基础基板部2在各开口部露出的第六配线层12的适当的配线图模上，例如施加无电解镀Ni-Au基而形成多个端子13。基础基板部2的这些端子13构成在没作图示的插件中间部位安装高频模块1时的连接端子。
基础基板部2在第三配线层9的一部分形成接地图模14的同时贯穿第五配线层11的全部残留铜箔层构成由β图模形成的接地层。在基础基板部2中，在由第三配线层9的接地图模14和第五配线层11的β图模夹着的第四配线层10内形成由分布常数设计的传送线路15a、16b。这些传送线路15a、15b，通过把在上下配线层上形成的各接地图模定义成接地面，而发挥作为带状线路的机能，例如，起滤波器图模和耦合器图模的作用。
基础基板部2的第四配线层10通过上述的结构被电气地屏蔽，因此就能够在该第四配线层10上形成数字信号处理回路等，实现高频模块1的高密度化。基础基板部2在其内部具有部分的接地图模14，但是，正如以后详细叙述的是对于在高频回路部3形成的规定的传送线路没有作为接地面定义的接地图模的结构。因而，基础基板部2不需要对第三配线层9～第六配线层12的各绝缘层进行高精度的厚度控制，换言之，保持着各绝缘层为规定的厚度，降低对后述的高频回路3的高频特性的影响。
基础基板部2的第一有机基板6和第二有机基板7具有低比介电常数特性和低Tanδ特性，即具有优良的高频特性，同时具有机械的刚性和耐热性以及耐药性。第一有机基板6和第二有机基板7的具有上述特性的有机材料是把由玻璃纤维织成网状的织物作为核材形成一体，并且如上所述地在其表里两主面上分别贴敷铜箔制成。
作为有机基材，使用从下述材料中选择的有机材料：液晶聚合物(LCP)，苯并环丁烯(BCB)，聚酰亚胺，聚降冰片烯(PNB)，聚亚苯基醚(PPE)，聚四氟乙烯(注册商标名：特氟龙)，双马来酰亚胺三嗪树脂(BT-树脂)，或者在上述树酯中掺入陶瓷粉等无机材料制成的材料等。
基础基板部2，在第三配线层9上形成绝缘树脂层，同时在包括配线图模表面在该绝缘树脂层上实施平坦化处理而形成积层形成高频回路部3的增高形成面16。详细叙述省略。关于平坦化处理，例如使用由氧化铝和二氧化硅的混合液制成的研磨剂研磨处理绝缘树脂层，使第三配线层9的配线图模露出。作为基础基板部2的平坦化的增高形成面16的形成方法，不仅有上述的研磨处理法，也可以实施诸如方向性化学蚀刻法(RIE：ReactiveIon Etching)或等离子蚀刻法(PE：Plasma Etching)等进行平坦化。
基础基板部2不局限于上述的第三配线层9～第六配线层12的4层构造，也可能构成更多层，这是不言而喻的。高频模块1由于使用如上述的比较低价的有机基板6、7，通过一般的印刷线路板技术等形成第三配线层9～第六配线层12，因此能实现比较高精度、批量生产率良好且低成本制造。
在如上所述地构成的基础基板部2中，通过薄膜技术或厚膜技术在平坦化的增高形成面16上增高形成精密的高频回路部3。高频回路3由在增高形成面16上形成的第二配线层18和在该第二配线层18上形成的第一配线层17的两层结构形成。第一配线层17和第二配线层18通过适当形成的没作图示的镀金属夹层实现层间连接，同时实现和基础基板部2的电气连接。
第二配线层18包括：例如通过旋压敷层法或辊压敷层法在增高形成面16上以规定的厚度涂敷与上述有机基板6、7相同的电介质绝缘材料形成的电介质绝缘层；以及在该电介质绝缘层上形成的配线图模。例如，用溅射法遍及电介质绝缘层全面上形成Al、Pt或Au等金属薄膜层，在该金属层上实施光刻处理形成图膜，实施蚀刻处理去除不要的金属薄膜层，通过实施上述工序形成导体图模。在第二配线层18上形成电容元件或电阻元件等被动元件或者滤波元件等，详细叙述省略。
例如通过溅射法遍及电介质绝缘层全面并且包括导体图模上成膜形成氮化钽层。有选择地残留氮化钽层，在第二配线层18上形成电阻元件；同时，阳极氧化氮化钽层形成起电容元件的电介质膜作用的氧化钽的基础。在氮化坦层上在对向电容元件的下电极或电阻元件形成部的部分形成设置开口部的阳极氧化掩膜层，进行阳极氧化处理，在氮化坦层中，通过有选择地阳极氧化对应各开口部的部位形成氧化坦层，同时通过蚀刻处理除去不要的部分。再有，关于电容元件和电阻元件的形成方法，不局限于使用上述工序，例如，也可以在全部氮化坦层上实施阳极氧化处理形成氧化坦层之后，再进行图模制作。
因为第二配线层18如上述地在基础基板部2的平坦化的增高形成面16上形成，所以电介质绝缘层的厚度充分控制而形成，同时也高精度地形成各被动元件。再有，第二配线层18并不局限于经过上述工序形成，例如，也可以先在电介质绝缘层上形成对应配线图模的图模槽，然后通过溅射法在全面上形成金属薄膜层，进而再研磨处理该金属薄膜层，直到露出电介质绝缘层为止。第二配线层18通过实施上述工序其全体形成高精度的厚度，同时实现了形成后述的第一配线层17的形成面的平坦化。
第一配线层17构成高频模块1的最上层，如上所述地安装半导体芯片4和电子部件5a～5c。第一配线层17也如上述的第二配线层18那样由电介质绝缘层和在该电介质绝缘层上适当形成的配线图模构成。第一配线层17是在第二配线层18上形成电介质层，再在该电介质层上通过溅射等法形成具有在高频带域损失小的特性的Cu薄膜层，对该Cu层施以光刻处理和蚀刻处理形成规定的配线图模。
在第一配线层17，在如图7所示的电介质绝缘层上形成第一螺旋形电感元件19a～19c、围着第一电感元件19a和第二电感元件19b的第一接地图模20以及围着第三电感元件19c的第二接地图模21。在第一配线层17上形成通过分别直接连接半导体芯片4的各端子安装倒装芯片的多个半导体安装用接合面22，以及直接安装电子部件5a～5c的电子部件安装用接合面23a～23c。
在第一配线层17，形成第一传送线路24a～第三传送线路24c，这些使第一电感元件19a～第三电感元件19c与半导体芯片安装用接合面22相连接。在第一配线层17，形成第一传送线路25a～第三传送线路25c，这些使半导体芯片安装用接合面22与电子元件安装用接合面23a～23c相连接。在第一配线层17形成高频信号传送线路26和数字信号传送线路27。
再有，在第一配线层17不仅是上述的各电感元件19，而且电容元件和电阻元件等被动元件或者天线元件和滤波元件等各种功能元件都可以用成膜技术制成。再有，在第一配线层17上安装了接地的半导体芯片4，然而也可以和电子部件5一样地安装不用接地的半导体芯片。关于半导体芯片4不仅用倒装片安装法，当然也可以用其他适宜的表面安装法在第一配线层17上安装。第一配线层17，除去接合面22、23外，电感元件19、各传送线路24a～24c、各传送线路27，例如，都可以用焊料抗蚀层等形成的保护层覆盖。其详细说明省略。
在第一配线层17上，如图7中用点划线表示地略中央部的矩形区域形成安装半导体芯片4的芯片安装区域28，沿着该芯片安装区域28的四边配置着上述多个半导体芯片安装用接合面22。半导体芯片安装用接合面22，以后详细叙述，由高频信号输入输出用接合面22a、数字信号的输入输出用接合面22b或者接地接合面22c等构成。半导体芯片安装用接合面22，如上述地，其一部分通过传送线路24、25与各电感元件19、电子元件5连接，同时，其另一部分通过镀金属夹层与第二配线层18的配线图模适当连接。其详细说明省略。
各电感元件19其外周侧的端部分别与传送线路24连接，其内周侧的端部通过镀金属夹层与第二配线层18的配线图模18a适当地连接。详细说明省略。第一电感元件19a和第二电感元件19b通过上述的圆形的绝缘区20a、20b被第一接地图模20包围。第一电感元件19a和第二电感元件19b，以后详细叙述，通过保持绝缘导入在第一接地图模20上形成的拔出图模区20c、20d内的第一传送线路24a和第二传送线路24b，分别与半导体芯片安装用接合面22连接。
第三电感元件19c通过上述的圆形的绝缘区21a被第二接地图模21包围。第三电感元件19c借助于通过在第二接地图模21上形成的缺口21b导入的第三传送线路24c与半导体芯片安装用接合面22连接。
高频信号传送线路26，如图8所示，一端侧与规定的半导体芯片安装用接合面22的输入输出用接合面22b连接；同时，另一端导向芯片安装区域28的内部，通过没作图示的镀金属夹层与第二配线层18或者基础基板部2连接。数字信号传送线路27也同样，其一端与规定的半导体芯片安装用接合面22连接；同时，另一端被适当导向芯片安装区域28的内部或外部，通过没作图示的镀金属夹层，与第二配线层18或者基础基板部2连接。
在高频回路3，芯片安装区域28的一部分与在图7中用虚线表示的上述的基础基板部2侧的第三配线层9上形成的接地图模14相对向。在高频回路3的第一配线层17的图7中右侧的区域一侧的区域形成的第三电感元件19c的传送线路24c或者第二电子部件5b和第三电子部件5c的传送线路25b、25c对向基础基板部2侧的接地图模14形成。各传送线路24c以及25b、25c，通过定义接地图模14为接地面构成微波带型传送线路。
高频回路3具有如上述地在第一配线层17的一部分区域形成微波带型传送线路的构造。在高频回路3中，由于该区域受到接地图模14的影响，因此，形成对于不与接地图模14对向的、以后详细说明的图7中左侧的区域A对高频特性不良的结构。因而，在高频回路部3的该区域形成具有高频特性精度要求不那么高的被动元件的回路部。通过高频回路部3采用上述构造，就能够制作高密度地安装高频回路区块和数字回路区块的高频模块1。高频回路部3就安装了高频前端回路区块和基本频带回路区块的高频波模块1而言，能够有效地利用基板面积，实现小型化。
如图6所示，高频回路3的第一配线层17的左侧的区域A构成为如上所述地不与基础基板部2侧的接地图模14对向的区域。在高频回路3中通过有关的构造，该左侧的区域A成为不受基础基板部2侧的接地图模的影响的高频特性稳定的区域，可以实现提高在该区域A内形成的第一电感元件19a和第二电感元件19b的动作特性。再有，高频回路3的该区域A尽管也与基础基板部2侧的第五配线层11的接地图模对向，但是由于保持着充分的对向间隔，因此，对第一电感元件19a和第二电感元件19b几乎不产生高频特性的影响。
在高频回路部3的区域A内，如上所述，与第一电感元件19a以及第二电感元件19b一起形成第一传送线路24a以及第二传送线路24b。如图8所示，第一传送线路24a以及第二传送线路24b各自的一端分别与第一电感元件19a或者第二电感元件19b连接。第一传送线路24a以及第二传送线路24b分别以绝缘状态被导入在第一接地图模20上形成的拔出图模20c、20d内，另一端连接在高频信号输入输出接合面22a上。因而，第一传送线路24a以及第二传送线路24b是在共同平面内周围被接地图模包围的构造，因为是在对向的其他层没定义接地面的传送线路，所以构成共面型传送线路。
如图8中详细表示地，在高频回路3中，连接半导体芯片4的接地端子的接地接合面22c和第一接地图模20一体化地形成。在高频回路3中，第一接地图模20具有半导体芯片4的高频特性用接地功能以及具有第一电感元件19a和第二电感元件19b的保护接地功能。在高频回路部3，因为第一接地图模20是一体化的构造，同时在与第一接地图模20形成一体的接地接合面22c上直接连接半导体芯片4的接地端子，所以，能够制作保持半导体芯片4与第一电感元件19a或者第二电感元件19b的高频的连接性和连续性、具有高精度并且稳定的高频特性的高频模块1。
涉及如上述结构的本发明的高频模块1通过第一电感元件19a和第二电感元件19b以及电子部件5a和第一接地图模20或者高频信号传送线路26等构成高频系统回路部。高频模块1通过电子部件5b、5c和数字信号传送线路27等构成数字系统回路部。进而，高频模块1通过第三电感元件19c和第二接地图模21等构成模拟低频系统回路。高频模块1如此地形成在第一配线层17上混载高频回路部、数字回路部以及模拟低频回路部的状态。
涉及本发明的高频模块1在基础基板部2的平坦化的增高形成面16上，通过薄膜技术和厚膜技术，积层形成具有电感元件19和电容元件等被动元件、或者滤波元件和配线图模等的高频回路部3。因而，高频模块1在高频回路部3内能形成高精度的成膜元件，同时能实现配线图模等的微细配线化。
涉及本发明的高频模块1形成第一传送线路24a以及第二传送线路24b，其连接电感元件19和在高频回路部3的第一配线层17上形成、连接半导体芯片4的接线端子的半导体芯片安装用接合面22。高频模块1一体化形成在高频回路3的第一配线层17上形成、起电感元件19的保护接地作用的第一接地图模20和连接半导体芯片4的接地端子的接地接合面22c。高频模块1具有充分地保持半导体芯片4和第一电感元件19的高频的连续性和连接性、高精度并且稳定的高频特性。
涉及本发明的高频模块1，通过在第一接地图模20形成的拔出图模20c、20d内导入第一传送线路24a和第二传送线路24b，形成在共通平面内接地面围着第一传送线路24a和第二传送线路24b周围的结构。该高频模块1的第一传送线路24a和第二传送线路24b构成在下层侧不需要定义接地面的共面型传送线路。由于高频模块1在基础基板部2和高频波回路部3的内层不要接地图模，因此在高频回路3的最上层，通过厚度精度高的电介质绝缘层形成第一配线层17。高频模块1不需要对电介质绝缘层的厚度进行高精度的控制，具有高精度并且良好的高频特性。
在上述的高频模块1中，通过在基础基板部2的一部分形成接地图模14，在高频回路部3侧形成共面型传送线路的同时形成微波带型传送线路和接地共面形传送线路，并且在基础基板部2侧形成带型传送线路，但是并不限制于上述的构造。在涉及本发明的高频模块1中，例如，也可以在高频回路3侧只形成共面型传送线路。
涉及本发明的高频模块1也可以形成接地图模14为所谓的β图模，同时在其对向高频回路3的必要的区域的局部形成拔出图模，把第一传送线路24a和第二传送线路24b对向拔出图模区域和图模形成区域。高频模块1的与接地图模14对向的第一传送线路24a或者第二传送线路24b通过定义接地图模14为接地面构成接地共面型传送线路。高频模块1根据需要也可以在第一配线层17内与共面型传送线路同时混载其他的传送线路，构成部分高精度的高频特性区域。
再有，本发明不限制于参照附图说明的上述的实施方式，只要不脱离本发明范围及其宗旨就可以进行各种变更、置换或用同等功能代替。这对于本专业者是好理解的。
产业上利用的可能性
涉及本发明的高频模块，因为在基础基板部的平坦化的增高形成面上积层形成高频回路部，所以能在高频回路部的配线部内高精度地形成被动元件和各种功能元件等的成膜元件。
涉及本发明的高频模块，通过在高频回路部的最上层的配线层内形成共面型传送线路(其在下层侧的配线层内不要定义接地面，同时，由接地图模包围其周围地被导入)，降低各配线层的绝缘层的厚度的不均匀，同时排除接地图模的影响，避免在最上层的配线层形成的接地图模的断开，保持各成膜元件和接合面间的高频的连接性和连续性，实现提高高频特性。

Claims (2)

1.一种高频模块，其具有：基础基板部，其具有多层印刷线路板、在最上层实施平坦化处理形成增高形成面；高频回路部，其由各层在电介质绝缘层上形成配线图模和成膜元件、在上述基础基板部的增高形成面上积层形成的多层配线层构成，在最上层的配线层上与上述配线图模和成膜元件同时形成多个接合面和接地图模；安装元件，其由至少有在上述高频回路部的各接合面上连接的端子以及与上述接地图模连接的接地端子、安装在上述高频回路部的最上层的半导体芯片和电子部件组成；其特征在于，通过在上述接地图模上形成的拔出图模区域内保持绝缘导入在上述高频回路部的最上层的配线层上形成连接在上述膜成形元件和规定的接合面之间的传送线路，构成在下层侧不定义接地面的共面型传送线路。
2.如权利要求1所述的高频模块，其特征在于，在上述高频回路部的配线层内形成第二传送线路，其通过定义在上述基础基板部的配线层的一部分形成的接地图模作为接地面、构成微波带型传送线路和接地共面型传送线路；同时在上述基础基板部的配线层内形成第三传送线路，其构成被在上下层形成的接地图模夹着形成的带型传送线路。
CNB038002264A 2002-03-07 2003-03-05 高频模块 Expired - Fee Related CN1253964C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62550/2002 2002-03-07
JP2002062550A JP2003264348A (ja) 2002-03-07 2002-03-07 高周波モジュール

Publications (2)

Publication Number Publication Date
CN1507671A true CN1507671A (zh) 2004-06-23
CN1253964C CN1253964C (zh) 2006-04-26

Family

ID=27784898

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038002264A Expired - Fee Related CN1253964C (zh) 2002-03-07 2003-03-05 高频模块

Country Status (5)

Country Link
US (1) US7239851B2 (zh)
JP (1) JP2003264348A (zh)
KR (1) KR100971815B1 (zh)
CN (1) CN1253964C (zh)
WO (1) WO2003075393A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246414A (zh) * 2008-12-10 2011-11-16 株式会社村田制作所 高频模块
CN104810298A (zh) * 2014-01-28 2015-07-29 英飞凌科技股份有限公司 电子器件和用于制造电子器件的方法
CN109644549A (zh) * 2016-08-17 2019-04-16 高通股份有限公司 密度优化的模块级电感器接地结构
CN110235301A (zh) * 2017-01-31 2019-09-13 三星电子株式会社 基于液晶的高频装置和高频开关
CN111200184A (zh) * 2018-11-20 2020-05-26 Tdk株式会社 天线模块

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
JP4318417B2 (ja) * 2001-10-05 2009-08-26 ソニー株式会社 高周波モジュール基板装置
US6828514B2 (en) * 2003-01-30 2004-12-07 Endicott Interconnect Technologies, Inc. High speed circuit board and method for fabrication
JPWO2005046070A1 (ja) * 2003-11-11 2007-05-24 株式会社村田製作所 高周波モジュール
US7294904B1 (en) * 2005-02-10 2007-11-13 Xilinx, Inc. Integrated circuit package with improved return loss
JP2006237450A (ja) * 2005-02-28 2006-09-07 Sony Corp 半導体パッケージ及び半導体装置
DE102006023123B4 (de) * 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
WO2007043668A1 (ja) * 2005-10-13 2007-04-19 Yamashin-Filter Corp. 濾過装置
US8219060B2 (en) 2006-07-28 2012-07-10 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US7761078B2 (en) * 2006-07-28 2010-07-20 Qualcomm Incorporated Dual inductor circuit for multi-band wireless communication device
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
KR101120508B1 (ko) * 2007-08-22 2012-02-29 (주) 와이팜 간섭 현상을 줄이기 위한 레이아웃 구조
US9011177B2 (en) 2009-01-30 2015-04-21 Molex Incorporated High speed bypass cable assembly
JP2011023381A (ja) * 2009-07-13 2011-02-03 Nippon Zeon Co Ltd 積層モジュール
JP5155269B2 (ja) * 2009-09-07 2013-03-06 日本電信電話株式会社 高速電気線路
JP5178899B2 (ja) * 2011-05-27 2013-04-10 太陽誘電株式会社 多層基板
US9142921B2 (en) 2013-02-27 2015-09-22 Molex Incorporated High speed bypass cable for use with backplanes
JP6259813B2 (ja) * 2013-07-11 2018-01-10 株式会社村田製作所 樹脂多層基板、および樹脂多層基板の製造方法
JP6208878B2 (ja) 2013-09-04 2017-10-04 モレックス エルエルシー ケーブルバイパスを備えるコネクタシステム
JP6024702B2 (ja) 2014-05-02 2016-11-16 株式会社村田製作所 回路基板及び分波回路
CN107112666B (zh) 2015-01-11 2019-04-23 莫列斯有限公司 板连接器组件、连接器和旁路线缆组件
TWI637568B (zh) 2015-01-11 2018-10-01 莫仕有限公司 Circuit board bypass assembly and its components
US10739828B2 (en) 2015-05-04 2020-08-11 Molex, Llc Computing device using bypass assembly
US10424878B2 (en) 2016-01-11 2019-09-24 Molex, Llc Cable connector assembly
CN108713355B (zh) 2016-01-11 2020-06-05 莫列斯有限公司 路由组件及使用路由组件的系统
WO2017127513A1 (en) 2016-01-19 2017-07-27 Molex, Llc Integrated routing assembly and system using same
JP6524985B2 (ja) 2016-08-26 2019-06-05 株式会社村田製作所 アンテナモジュール
US9859232B1 (en) 2016-11-04 2018-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
KR20200025902A (ko) * 2018-08-31 2020-03-10 주식회사 센서뷰 나노구조 물질을 이용한 전송선로 및 그 제조방법
KR20200025917A (ko) * 2018-08-31 2020-03-10 주식회사 센서뷰 전기방사에 의해 형성된 나노구조 물질을 이용한 전송선로 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0523554A (ja) 1991-07-18 1993-02-02 Teijin Ltd セルロース系中空糸
JPH05275862A (ja) * 1992-03-26 1993-10-22 Toshiba Lighting & Technol Corp 高周波回路用配線板
JPH06252612A (ja) 1993-02-24 1994-09-09 Kyocera Corp ストリップ線路内蔵回路基板
JPH08181358A (ja) * 1994-12-27 1996-07-12 Aisin Seiki Co Ltd 熱電変換素子並びにその製造方法及びその製造装置
JPH08181458A (ja) 1994-12-27 1996-07-12 Sony Corp 多層プリント配線板及びその製造方法
EP0756381B1 (en) * 1995-07-24 2001-03-14 Murata Manufacturing Co., Ltd. High-frequency switch
JPH09238005A (ja) * 1996-03-01 1997-09-09 Mitsubishi Electric Corp 高周波線路、それを用いた高周波回路、低雑音増幅器
JPH1032521A (ja) * 1996-07-17 1998-02-03 Murata Mfg Co Ltd デュプレクサ
EP0872953A4 (en) * 1996-09-26 2006-06-14 Matsushita Electric Ind Co Ltd BRANCH FILTER AND DOUBLE-USED DEVICE, AND MULTI-FREQUENCY MOBILE COMMUNICATION DEVICE USING THE BRANCH FILTER
JPH11354717A (ja) 1998-06-04 1999-12-24 Ricoh Co Ltd 高周波インダクタ
EP0998035B1 (en) * 1998-10-27 2006-03-22 Murata Manufacturing Co., Ltd. Composite high frequency component and mobile communication device including the same
JP3484090B2 (ja) * 1998-12-22 2004-01-06 株式会社日立製作所 スイッチ型アンテナ共用器および移動無線端末
JP2002064301A (ja) * 1999-03-18 2002-02-28 Hitachi Metals Ltd トリプルバンド用高周波スイッチモジュール
JP2000286628A (ja) * 1999-03-30 2000-10-13 Kokusai Electric Co Ltd 八木アンテナ基板及びそれを用いた無線通信機
KR20010049422A (ko) * 1999-05-26 2001-06-15 마찌다 가쯔히꼬 고주파 모듈
JP3638479B2 (ja) 1999-08-31 2005-04-13 京セラ株式会社 高周波用配線基板およびその接続構造
JP2001068852A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多層配線基板およびその製造方法
JP2001177013A (ja) 1999-12-14 2001-06-29 Matsushita Commun Ind Co Ltd 高周波半導体装置及びその装置を用いた無線装置
JP2002033582A (ja) * 2000-07-14 2002-01-31 Kyocera Corp 多層配線基板
JP2002033562A (ja) * 2000-07-19 2002-01-31 Sony Corp 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法
JP3711846B2 (ja) * 2000-07-27 2005-11-02 株式会社村田製作所 高周波モジュール及びそれを用いた移動体通信装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102246414A (zh) * 2008-12-10 2011-11-16 株式会社村田制作所 高频模块
CN102246414B (zh) * 2008-12-10 2014-05-28 株式会社村田制作所 高频模块
CN104810298A (zh) * 2014-01-28 2015-07-29 英飞凌科技股份有限公司 电子器件和用于制造电子器件的方法
CN109644549A (zh) * 2016-08-17 2019-04-16 高通股份有限公司 密度优化的模块级电感器接地结构
CN110235301A (zh) * 2017-01-31 2019-09-13 三星电子株式会社 基于液晶的高频装置和高频开关
US10921654B2 (en) 2017-01-31 2021-02-16 Samsung Electronics Co., Ltd. Liquid crystal-based high-frequency device and high-frequency switch
CN110235301B (zh) * 2017-01-31 2022-04-22 三星电子株式会社 基于液晶的高频装置和高频开关
CN111200184A (zh) * 2018-11-20 2020-05-26 Tdk株式会社 天线模块
CN111200184B (zh) * 2018-11-20 2022-07-15 Tdk株式会社 天线模块

Also Published As

Publication number Publication date
US20040155734A1 (en) 2004-08-12
KR100971815B1 (ko) 2010-07-22
WO2003075393A1 (fr) 2003-09-12
JP2003264348A (ja) 2003-09-19
US7239851B2 (en) 2007-07-03
CN1253964C (zh) 2006-04-26
KR20040086150A (ko) 2004-10-08

Similar Documents

Publication Publication Date Title
CN1253964C (zh) 高频模块
KR101189369B1 (ko) 자기 코어가 임베딩된 집적된 평면형 가변 변압기
KR100295933B1 (ko) 비아형성방법및이에의한비아구조체
US8203418B2 (en) Manufacture and use of planar embedded magnetics as discrete components and in integrated connectors
CN1270403C (zh) 电路板装置及其制造方法
CN1320646C (zh) 半导体器件
CN1470070A (zh) 包括具有嵌入式电容器的内插器的电子装置及其制作方法
CN104471707A (zh) 模块
CN1476633A (zh) 高频模件板装置
US20060246674A1 (en) Passive element chip and manufacturing method thereof, and highly integrated module and manufacturing method thereof
JP2002217650A (ja) 積層電力増幅器モジュール
EP1648028A1 (en) Composite electronic component
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
KR20160140307A (ko) 칩 인덕터
CN1577839A (zh) 混合集成电路
US10453774B1 (en) Thermally enhanced substrate
US6888218B2 (en) Embedded capacitor multi-chip modules
CN101232780A (zh) 内置电容器的印刷布线板的制造方法
CN1914727A (zh) 电子零部件及其制造方法
CN1242663C (zh) 呈电子宏元件形式的无线通信印刷电路板和相应的接口结构以及向母板转移的方法
US20080123309A1 (en) Slim design main board
CN102341895A (zh) 半导体芯片及半导体装置
US20210307158A1 (en) Radio-Frequency Arrangement Having Two Interconnected Radio-frequency Components
EP4312471A1 (en) Component carrier with signal conductive element and shielding conductive structure
CN115881715B (zh) 一种基于厚薄膜电路基板的lange电桥及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060426

Termination date: 20120305