KR20010049422A - 고주파 모듈 - Google Patents

고주파 모듈 Download PDF

Info

Publication number
KR20010049422A
KR20010049422A KR1020000028597A KR20000028597A KR20010049422A KR 20010049422 A KR20010049422 A KR 20010049422A KR 1020000028597 A KR1020000028597 A KR 1020000028597A KR 20000028597 A KR20000028597 A KR 20000028597A KR 20010049422 A KR20010049422 A KR 20010049422A
Authority
KR
South Korea
Prior art keywords
wiring
passive
passive element
frequency module
elements
Prior art date
Application number
KR1020000028597A
Other languages
English (en)
Inventor
나카미치마수미
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010049422A publication Critical patent/KR20010049422A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명에 따른 고주파 모듈은 지정된 레지스턴스 값을 갖는 복수의 저항소자(34)가 어레이로서 형성되고 각 저항소자(34)에 전기적 접속을 제공하는 배선패턴(35)이 형성되는 배선을 갖는 저항 어레이층(3c) 및 지정된 커패시턴스 값을 갖는 복수의 커패시터 어레이층이 어레이로서 형성되고 각 커패시터 소자(31)에 전기적 접속을 제공하는 배선패턴(32a,32b)이 형성되는 배선을 갖는 커패시터 어레이층(3a)이 제공된다.
각각의 배선패턴(32a,32b,35)을 간단하게 수정함으로써 임의로 주어진 조합에서, 복수의 저항소자 사이의 배선 및 복수의 커패시터 소자 사이의 배선을 제공함으로써 원하는 회로 상수를 얻을 수 있다. 상기 구성에 따라, 설계 변경을 용이하게 하는 소형 및 박형의 고주파 모듈이 저가로 제공될 수 있다.

Description

고주파 모듈 {High Frequency Module}
본 발명은 휴대전화 등에 적합한 고주파 모듈에 관한 것이다.
종래의 고주파 모듈에서는, 상기 목적에 따라 일면기판, 양면기판, 또는 적층기판을 사용하여 마이크로스트립 라인을 포함하는 스트립 라인을 구성하고, 그 상층에 회로상 필요한 저항, 커패시터 및 반도체 부품을 탑재한다.
도8의 개략적인 사시도에 종래의 고주파 모듈의 일례를 나타낸다. 도8에 도시한 바와 같이, 상기 고주파 모듈은, 밑면으로부터, 하측실드층(105), 공진기용 스트립 라인이 형성된 기판층(104), 접지층(103), 소위 칩 부품(저항, 커패시터 및 다른 반도체 부품)이 설치된 꼭대기층(102) 및 메탈 캡 실드 케이스(l01)가 적층된 구성을 갖는다.
상기와 같은 구성을 갖는 종래의 고주파 모듈에서는, 상기 칩 부품의 형태에 의해 모듈의 크기와 두께가 결정된다. 시장 수요에 따라, 부품 제조업자들은 상기 칩 부품의 크기 및 두께를 감소시키는 데 노력하고 있다.
한편, 조립체 제조업자들은 고밀도 실장을 위해 전용설비 및 각종 시뮬레이터를 도입하여 회로 설계를 진행시키고 있다. 이러한 상황에서, 각종 휴대전화, PDA(Personal Digital Assistants) 등은 점점 소형화, 박형화 및 경량화가 요구되고 있다. 이 요구에 부응하기 위해, 모듈의 소형화가 불가피하게 되었다.
종래의 모듈에서는, 1608(1.6㎜ × 0.8㎜)의 칩사이즈로부터 1005(1.0㎜ ×0.5㎜)사이즈로 이행되고, 0603(0.06㎜ × 0.3㎜)사이즈도 일부 채용되고 있다. 1005로부터 0603으로의 칩사이즈의 이행은 부품, 실장, 실장설비, 수율 등의 단가와 관련된 지수함수적으로 늘어나는 많은 문제점을 포함하고 있다.
그러나, 종래의 기술은 상기한 바와 같이 시장이 요구하는 소형, 경량 및 저가격을 달성할 만큼 충분하게 대처되지 않았다. 또한, 0603 사이즈 칩의 프로세스 기술이 확립되면, 상기 프로세스 기술에 적용되는 신규기술을 고려해야 한다. 상기 종래 기술로는 이와 같은 프로세스 기술에 충분히 대처할 수 없다.
본 발명은 상기 과제를 해결하도록 고안되었고, 설계변경이 용이한 소형, 경량, 저가격의 고주파 모듈을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 따른 고주파 모듈에는, 어레이로 형성되는 복수의 제 1 수동소자 및 복수의 제 1 수동소자들 사이에 전기적 접속을 제공하는 제 1 수동소자 배선패턴을 포함하는 배선을 가진 제 1 수동소자 어레이층과, 어레이로 형성되는 복수의 제 2 수동소자 및 복수의 제 2 수동소자 사이에 전기적 접속을 제공하는 제 2 수동소자 배선패턴을 포함하는 배선을 가진 제 2 수동소자 어레이층이 제공된다. 본 발명의 구성은, 제 1 또는 제 2 수동소자 배선패턴을 간단하게 수정함으로써 주어진 임의의 조합에서, 복수의 제 1 수동소자간 또는 복수의 제 2 수동소자간 내부배선을 제공하여, 원하는 회로 상수를 구할 수 있는 것을 특징으로 한다.
저항소자, 커패시터 소자 및 인덕터 소자 중 하나가 상기 제 1 수동 소자에 대응한다. 유사하게, 저항소자, 커패시터 소자 및 인덕터 소자 중 하나가 상기 제 2 수동 소자에 대응한다.
본 발명에 따른 고주파 모듈에서는, 예컨대, 배선을 가진 제 1 수동소자 어레이층 및 배선을 가진 제 2 수동소자 어레이층이 상기 기판의 다른 표면 또는 상기 기판의 동일 표면상에 형성된다. 상기 양쪽의 경우에, 제 1 수동소자 배선패턴 및 제 2 수동소자 배선패턴은 배선을 가진 제 1 수동소자 어레이층과 배선을 가진 제 2 수동소자 어레이층 사이에 있는 배선에 의해 전기적으로 접속된다.
배선을 가진 상기 제 1 수동소자 어레이층 및 배선을 가진 제 2 수동소자 어레이층은 각각 하나의 기판의 상부 표면 및 하부 표면상에 형성되고, 상기 제 1 수동소자 배선패턴 및 제 2 수동소자 배선패턴은 상기 기판을 통해 제공된 스루홀에 형성되는 도전층에 의해 제공된다.
상기 구성의 본 발명에 따르면, 어레이, 예컨대, 고주파 모듈이 적용되는 특정 목적에 관계없이 미리 정해진 지정된 레지스턴스 값, 커패시턴스 값, 또는 인덕턴스 값을 갖는 소자들의 어레이로 형성되는 저항소자, 커패시터 소자, 또는 인덕터 소자, 및 원하는 목적에 필요한 회로 상수가 상기 배선패턴만을 변경하여 상기 소자들을 조합함으로써 얻어질 수 있다. 이와 같은 고주파 모듈은 다양한 목적에 적용되어 다양한 요구를 충족시키는 표준 고주파 모듈로서 설계될 수 있다. 이로써 상당한 생산비 절감을 할 수 있는 대량 생산을 가능하게 한다.
또한, 설계를 수정할 때, 회로 설계의 수정 외에 각 어레이층의 배선패턴만을 수정하면 되므로 개발비뿐만 아니라 개발 시간이 단축될 수 있다.
본 발명에 따른 고주파 모듈의 수동소자 어레이로서 저항 어레이, 커패시터 어레이, 또는 인덕터 어레이를 프린팅, 기화, 포토에칭 및 선택적인 도금과 같은 기술을 사용하여 형성하면, 정확도가 향상됨으로써 산업적으로 중요한 원하는 동작 특징이 형성될 수 있다.
또한, 칩 부품을 형성할 때 수동소자가 사용되지 않기 때문에, 더 이상 종래의 0603 사이즈 칩과 같은 극히 소형의 칩 부품을 다룰 필요가 없다. 따라서, 장착기 등의 고가의 설비가 불필요해진다.
또한, 본 발명에 따르면, 복수의 수동소자 부품이 기판 레이어의 주요 표면에 적층되도록 형성하여 실장됨으로써 예컨대, 적층체의 상부 꼭대기층에 능동 소자인 반도체 소자들만이 장착되게 할 수 있다. 따라서 종래의 설비들에 의해 충분히 대처할 수 있다
본 발명에 따른 고주파 모듈의 바람직한 일 실시예에서, 스트립라인 및 능동 전자부품중 적어도 하나는 배선을 갖는 제 1 수동소자 어레이층의 상부나 하부 또는 상부 및 하부 모두에 배열된다.
본 발명에 따른 고주파 모듈은 복수의 제 1 수동소자와 복수의 제 2 수동소자 중 적어도 하나가 동일한 레지스턴스 값, 커패시턴스 값, 또는 인덕턴스 값을 갖도록 구성될 수 있다. 또한, 복수의 제 1 수동소자와 복수의 제 2 수동소자 중 적어도 하나는 복수의 그룹으로 분할될 수 있고, 각 그룹을 형성하는 모든 수동 소자들은 동일한 레지스턴스 값, 커패시턴스 값, 또는 인덕턴스 값으로 설정될 수 있다.
상기 구성은, 원하는 회로상수가 제 1 또는 제 2 수동소자 배선패턴만을 수정함으로써 임의로 주어진 조합의 복수의 제 1 수동소자간 및 복수의 제 2 수동소자간에 배선을 제공하여 얻어질 수 있기 때문에, 가능하게 된다.
본 발명의 다른 목적, 특징 및 장점은 첨부된 도면들을 참조한 본 발명의 상세 설명으로부터 명백하게 될 것이다.
도1a~1d는 본 발명의 실시예에 따른 고주파 모듈의 개략적인 구조를 도시한 주요부 단면도,
도2는 본 발명의 실시예에 따른 고주파 모듈의 개념을 나타낸 개략적인 사시도,
도3a~3c는 예 1의 특정 회로를 형성하기 전의 단계에서 미리 생성되어 차후의 사용을 위해 저장되는 구조를 나타낸 도면으로서, 각각 도3a는 평면도, 도3b는 도3a의 IIIB-IIIB의 단면도, 및 도3c는 저부 평면도,
도4a~4c는 예 1의 특정회로를 형성한 후의 구조를 나타내는 도면으로서, 각각 도4a는 평면도, 도4b는 도4a의 IVB-IVB의 단면도, 및 도4c는 저부 평면도,
도5는 도4a~4c에 도시된 예 1의 회로가 측방향의 3개의 행으로 배열된 구조를 나타낸 단면도,
도6a 및 6b는 예 2의 특정 회로를 형성하기 전의 단계에서 미리 생성되어 차후의 사용을 위해 저장된 구조를 나타낸 도면,
도7a는 예 2의 특정 회로를 형성한 후의 구조를 나타낸 레이아웃 평면도, 및 도7b는 상기 구조의 등가 회로도, 및
도8은 종래 고주파 모듈의 개략적인 구조를 나타낸 주요부의 사시도이다.
이하, 본 발명의 실시예에 대해 도면을 참조하여 설명한다.
도1a 내지 도1d는 본 실시예의 고주파 모듈의 개략적인 구조를 도시한 주요부 단면도로서, 기판층들 사이의 경계를 더 명확하게 나타내기 위해, 각 기판층들이 독립적으로 도시된 네 개의 기판층들이 적층되어 있다. 상기 고주파 모듈은, 윗쪽으로부터, 제 1 기판층(상부 기판층)(1)(도1a), 제 2 기판층(2)(도1b), 제 3 기판층(3)(도1c) 및 제 4 기판층(4)(도1d)의 적층 기판으로 형성된다. 이 기판층중, 본 실시예의 특징이 되는 것은 제 3 기판층(3)이므로, 우선 제 3 기판층(3)에 대해 설명한다.
제 3 기판층(3)에서, 어레이로 배열된 커패시터 소자(31) 및 배선 패턴층(32a,32b)을 포함하는 커패시터 어레이층(3a)이 제 3 기판(3)의 절연기판(30)의 상부 표면상에 형성된다. 또한, 어레이로 배열된 저항막(34) 및 배선패턴(35)을 포함하는 배선을 가진 저항 어레이층(3c)은 절연기판(30)의 하면에 형성된다. 또한, 비어홀(36)이 절연기판(30)에 형성되고, 배선을 가진 저항 어레이층(3c) 및 배선을 가진 커패시터 어레이층(3a)이 비어홀(36)에 매립된 도체를 통해 전기적으로 접속된다. 따라서, 절연기판(30)은 내부배선층(3b)에 대응한다.
절연기판(30)의 상부 표면상의 배선을 가진 커패시터 어레이층(3a)에서는, 커패시터(31)의 유전체을 형성하여 커패시터 소자(31)를 형성하는 TaO2(산화 탄탈) 박막(31a)이 배선 패턴층들(32a,32b) 사이에 삽입되도록, Al 및 Cu 등의 도전성 물질에 의해 형성되는 배선과 전극을 포함하는 배선패턴층(32a,32b)이 형성된다. 배선패턴(32a,32b)상에는 상부에 배치되는 제 2 기판층(2)에 전기적으로 접속되는부분(접촉부분)을 제외하고 수지 재료 등으로 형성되는 절연막(33)이 제공된다.
또한, 절연기판(30) 하부의 배선을 가진 저항 어레이층(3c)에서는, W 등의 저항성 재료로 형성되는 저항막(34)이 배선패턴(35)에 의해 도면의 수평방향으로 양측으로부터 둘러싸이도록, Al 및 Cu 등의 도전성 재료에 의해 형성되는 전극 및 배선을 포함하는 배선패턴(35)이 형성된다.
배선을 가진 커패시터 어레이층(3a)의 배선패턴(32a,32b)의 일부 및 배선을 가진 저항 어레이층(3c)의 배선패턴(35)의 일부는 절연기판(30)의 내부에 형성된 비어홀(36)에 의해 전기적으로 접속되어 절연기판(30)이 결선층(3b)으로서 작용한다.
비록 단일의 커패시터 소자 및 단일의 저항소자만이 도1c에 도시되지만, 실제로, 이들은 복수로 제공되어 어레이의 형태로 형성된다.
상기한 바와 같이 구성된 본 실시예의 배선을 가진 커패시터 어레이층(3a)에서는, 배선패턴(32)의 패터닝에 의해, 원하는 회로설계에 따라 커패시터 소자에 배선라인을 선택적으로 제공함으로써 생성되는 이들 커패시터 소자의 조합으로부터 회로상 필요한 상수로서의 커패시턴스 값을 얻을 수 있다.
또한, 배선을 가진 저항 어레이층(3c)에서는, 배선패턴(35)의 패터닝에 의해, 원하는 회로설계에 따라 저항소자에 배선을 선택적으로 제공함으로써 생성되는 이들 저항소자의 조합으로부터 회로상 필요한 상수로서의 레지스턴스 값을 얻을 수 있다.
상기 제 3 기판층(3)상에 제 2 기판층(2)이 적층된다. 제 2 기판층(2)에는 절연기판(20)의 하부에, 접지전도층(23) 및 제 3 기판층(3)과 접속되는 접속단자(24)가 형성된다. 접속단자(24)는 제 3 기판층(3)의 배선을 가진 커패시터 어레이층(3a)의 배선패턴(32)의 절연막(33)이 형성되지 않은 부분에 전기적으로 접속된다.
절연기판(20)의 상부에는, 절연기판(20)의 내부에 형성된 스루홀(22)을 통해 접속단자(24)와 전기적으로 접속되어, 제 1 기판층(1)과 전기적 접속을 제공하는 접속단자(21)가 형성되어 있다.
제 2 기판층(2)의 상부에는, 제 1 기판층(1)(상부 기판층)이 적층된다. 제 1 기판층(1)에는 절연기판(10)의 하부에 스트립라인(14) 및 제 2 기판층(2)과 접속되는접속단자(15)가 형성된다. 이 접속단자(15)는 제 2 기판층(2)의 접속단자(21)에 전기적으로 접속된다.
절연기판(10)의 상부에는, 능동 전기부품(11) 및 능동 전기부품(11)에 대한 배선패턴(12)이 형성된다. 이 배선패턴(12)의 일부는 절연기판(10)의 내부에 형성된 스루홀(13)을 통해 접속단자(15)와 전기적으로 접속된다.
또한, 상기 제 3 기판층(3)의 하부에는 제 4 기판층(4)이 적층된다. 제 4 기판층(4)에는, 절연기판(40)의 상부에, 제 3 기판층(3)의 저항 어레이층(3c)의 배선패턴(35)의 일부와 전기적으로 접속되는 접속단자(41)가 형성된다.
절연기판(40)의 하부에는, 접지면(43) 및 절연기판(40)의 내부에 형성된 스루홀(42)을 통해 접속단자(41)와 전기적으로 접속되는 접속단자(44)가 형성된다.
도1a-도1d에 도시한 배선패턴, 접속단자와 접속부분, 스루홀, 비어홀 등은, 본 발명의 개념을 나타내기 위해 도시된 것이며 본 발명은 상기한 바로 한정되는 것이 아니라, 필요하면 배선 등이 제공된다.
다음, 본 실시예에 따른 고주파 모듈에 대해, 이 고주파 모듈의 개념을 나타내는 개략적인 사시도인 도2를 참조하여 설명한다.
저항 어레이(56)는 복수의 저항소자가 어레이 형태로 배열된 것으로, 저항용 배선패턴(55)은 이 저항 어레이(56)의 배선패턴이다. 저항 어레이(56) 및 저항용 배선패턴(55)은 상기 도1c의 제 3 기판층(3)의 배선을 가진 저항 어레이층(3)에 대응한다. 커패시터 어레이(54)는 복수의 커패시터 소자가 어레이 형태로 배열된 것으로, 배선패턴(53a,53b)은 커패시터 어레이(54)용 배선패턴이다. 커패시터 어레이(54) 및 커패시터용 배선패턴(53a,53b)이 도1c의 커패시터 어레이층에 대응한다. 도2에서는, 명확성을 위해, 배선패턴(55, 53a, 53b)이 어레이(54,56)와 분리된 층으로서 도시된다. 도1c에 도시된 배선층(3b)에 대응하는 배선층(58)은 커패시터 어레이(53a)의 배선패턴과 저항 어레이(55)의 배선패턴 사이에 있다.
본 실시예에 의하면, 이와 같이 구성함으로써, 예컨대 저항 소자 및 커패시터 소자에 의해 각각 형성되는 저항어레이(54) 및 커패시터 어레이(54)가 일정 레지스턴스 값 및 일정 커패시턴스 값의 어레이로 될 수 있고, 회로상 필요한 상수가 이들 소자의 조합에 의해 제공될 수 있다. 특정용도의 모듈은 통상 회로상수를 변경함으로써 제공될 수 있기 때문에, 간단하게 배선패턴(55, 53a, 53b)을 변경함으로써 각종 요구에 대응할 수 있다.
커패시터(53b)의 배선패턴상에는, 스트립라인(52)(도1의 제 1 기판의 스트립라인(14)에 대응)이 배열되고, 그 위에 상부 표면 실드(shield) 기판(51)(도1a에 도시되지 않음)이 제공된다. 하측 실드층(57)(도1d의 제 4 기판층의 접지면(43)에 대응)이 저항 어레이(56)의 하부에 배열된다.
또한, 상기 실시예에 있어서, 도1c의 배선을 가진 커패시터 어레이층(3a) 또는 도2의 커패시터 어레이(54)를 형성하는 복수의 커패시터 소자의 커패시턴스 값과 도1c의 배선을 가진 저항 어레이층(3c) 또는 도2의 저항 어레이(56)을 형성하는 복수의 커패시터소자의 레지스턴스 값들은 모두 동일한 값으로 설정될 수 있다. 또한, 설계상 필요하다면, 어레이를 형성하는 복수의 커패시터 소자 및 복수의 저항 소자가 몇몇의 그룹, 즉 상이한 커패시턴스 값이나 상이한 레지스턴스 값으로 설정되는 그룹으로 분할될 수 있다. 따라서, 상기 소자의 상수가 이미 설정되었을 때에도, 기본적으로 배선패턴의 선택만으로 설계된 회로에 필요한 상수로 조정될 수 있다. ·
상기 실시예에서는, 도1c의 제 3 기판층(3)에서와 같이, 배선을 가진 커패시터 어레이층(3a) 및 배선을 가진 저항 어레이층(3c)이 하나의 절연기판(30)의 양면에 형성된다. 그러나, 원하는 회로의 규모에 따라, 이들의 어레이를 한 면에 형성할 수도 있다. 이 경우에는, 동일면내에, 저항 어레이, 커패시터 어레이 및 그들의 배선패턴이 형성되어야 하고, 그 후, 배선이 제공되어야 한다. 이는, 상기 회로 규모가 이와 같은 고집적도의 저항 어레이 및 커패시터 어레이를 필요로 하지 않을 때 효과적이고, 이에 따라 적층된 레이어의 수가 감소될 수 있다.
또한, 상기 실시예에서는, 커패시터 소자 또는 저항소자의 배선패턴에 의한 선택성에 대해 기술되었지만, 회로요소에서는, 도1a의 제 1 기판층(1)의 스트립라인(14)이나 도2의 스트립라인(52)에 의해 형성되는 인덕터의 배선선택에 의한 접근도 물론 가능하다.
또한, 본 실시예의 커패시터 어레이나 저항 어레이를 형성하는 수단으로서는, IC(집적 회로) 분야에서 자주 이용되는 리소그래피 기술, 진공증착 기술 및 도금 수단에 의해 더 두꺼운 배선층을 형성하는 등의 기술 이외에, 하이브리드 IC 기술에 채용되는 인쇄기술이 이용된다.
칩 부품이 탑재된 도8에 도시한 종래의 고주파 모듈과 비교하여, 본 실시예의 고주파 모듈은 상기 칩높이가 막두께 정도로 구성될 수 있도록 극히 얇게 제조될 수 있다.
또한, 마스크레벨에서의 배선 정밀도 및 커패시터나 저항의 치수 정밀도가 향상되기 때문에, 설계치에 더 가까운 특성을 달성할 수 있는 동시에 더욱 소형화된 모듈을 생산할 수 있다. 또한, 본 실시예에 따른 고주파 모듈은 대량 생산에 적합하고 배선마스크와의 교환과 같은 사소한 교환으로 쉽게 수정될 수 있도록 IC용으로 채용된 프로세스를 사용하여 형성될 수 있다.
상기한 바와 같이, 본 발명에 따르면, 더 얇고 더 소형의 고주파 모듈이 제조될 수 있고, 설비를 덜 필요로 하고 심지어 개발 시간의 단축을 용이하게 실현할 수 있다.
본 실시예의 제 3 기판층(3)의 두가지 예, 즉 미리 제조될 수 있고 차후의 사용을 위해 저장될 수 있는 다기능의 구조를 포함하는 한가지 예 및 원하는 특정 회로를 형성하는 배선 패턴을 수정한 후의 구조를 포함하는 다른 예가 도3a 내지 도7b에 근거하여 설명된다.
예 1
우선, 예 1에서는, 본 발명의 개념을 응용하여, 커패시터 어레이(31) 및 커패시터(32a,32b)의 배선패턴이 절연기판(30)상에 형성되는 한편 저항 어레이(34) 및 저항(35)의 배선패턴이 절연기판(30) 하부에 형성된 구조에 대해 도3a 내지 도5를 참조하여 설명한다.
도3a 내지 도3c는 본 예의 특정회로를 형성하기 전 단계에서 미리 제조될 수 있고 차후의 사용을 위해 저장될 수 있는 구성을 설명한다. 이 상태에서, TaO2박막(31a)은 커패시터 어레이(31)의 유전체막을 형성하고, TaO2박막(31a)을 상기 도면의 수직 방향으로 삽입하여 형성되는 2개의 배선패턴(32a,32b)중에, 하부층에 더 가까운 배선패턴(32a)만이 절연기판(30)상에 형성된다. 또한, 저항 어레이(34)를 형성하는 저항막(34a)만이 절연기판(30)의 하측에 형성된다.
상기 구성이 미리 준비된 후, 원하는 회로에 대응하는 배선패턴(32b)이 상기 TaO2 박막(31a)의 상부 표면으로부터 비어홀(36)을 통해 절연기판의 상부 표면에 형성되고, 원하는 회로에 대응하는 배선패턴(35)이 절연기판(30)의 하측에 형성되어 배선패턴(35)이 양측으로부터 수평방향으로 저항막(34a)을 둘러싸게 됨으로써 도4a 내지 도4c에 도시된 구성이 얻어진다.
도4a 내지 도4c에 도시된 구성은 단지 형성된 상기 회로의 일부분이다. 실제로는, 예컨대, 복수의 상기와 같은 구성이 위에서 볼 때 길이방향 및 횡방향으로 형성되며, 예컨대, 도5에 도시된 구성과 같은 단면 구성을 갖는 회로가 형성된다. 예 2
예 2에서는, 본 발명의 개념을 응용하여, 커패시터 어레이(31)와 커패시터(32a,32b)의 배선패턴, 및 저항 어레이(34)와 저항(35)의 배선패턴이 모두 절연기판(30)의 상부 표면상에 형성되는 구조에 대해 도6a 내지 7b를 참조하여 설명한다.
도6a 및 도6b는 본 예의 특정회로를 형성하기 전 단계에서 미리 제조될 수 있고 후의 사용을 위해 저장될 수 있는 구조를 나타낸다. 이 상태에서, 커패시터 어레이(31)의 유전체막을 형성하는 TaO2박막(31a)이 절연기판(30)의 상부 표면상에 형성되고, 배선패턴(32a,32b)이 TaO2박막(31a)을 상기 도면의 수직방향으로 삽입되도록 TaO2박막(31a) 근처에만 형성된다. 또한, 본 예에서는, 배선패턴(35)이 양측으로부터 수평방향으로 저항막(34a)을 둘러싸도록 저항막(34a)의 근처에만 형성되는 상태로, 저항 어레이(34)를 형성하는 저항막(34a) 및 배선패턴(35)이 상기 절연기판의 상부 표면상에 형성된다. 또한 절연기판(30)을 통해 제공되는 비어홀의 내부 주위 표면 및 비어홀 근처의 절연기판의 상부 표면과 하측 모두에 도전막(37)이 형성된다.
이와 같이 미리 준비된 상기 구성에, 배선패턴들(32a, 32b, 35, 37)중 어느 하나가 전기적으로 접속되도록 원하는 회로에 대응하는 배선패턴(38)이 절연기판(30)의 상부 표면상에 부가적으로 제공되어, 도7a 및 도7b에 도시된 구성이 얻어진다.
이상 본 발명이 상세하게 기술되었지만, 단지 설명과 예시를 위한 것으로서, 이것으로 한정하려는 것은 아니며, 본 발명의 정신 및 범위는 첨부된 특허청구범위에 의해 한정될 뿐이다.
상기한 바와 같이, 본 발명에 따르면, 더 얇고 더 소형의 고주파 모듈이 제조될 수 있고, 설비를 덜 필요로 하고 심지어 개발 시간의 단축을 용이하게 실현할 수 있다.

Claims (8)

  1. 어레이 형태로 형성되는 복수의 제 1 수동소자(31) 및 상기 복수의 제 1 수동소자들(31) 사이에 전기적 접속을 제공하는 제 1 수동소자 배선패턴(32a,32b)을 포함하는 배선을 가진 제 1 수동 소자 어레이층(3a); 및
    어레이 형태로 형성되는 복수의 제 2 수동소자(34) 및 상기 복수의 제 2 수동소자들 사이에 전기적 접속을 제공하는 제 2 수동소자 배선패턴(35)을 포함하는 배선을 가진 제 2 수동 소자 어레이층(3c)을 포함하고,
    상기 제 1 및 제 2 수동소자 배선(32a, 32b,35)만을 간단하게 수정함으로써 임의로 주어진 조합에서, 각각 상기 복수의 제 1 수동소자들(31) 사이의 배선 및 상기 복수의 제 2 수동소자들(34) 사이의 배선을 제공함으로써 원하는 회로 상수가 얻어지는 고주파 모듈.
  2. 제 1항에 있어서, 상기 복수의 제 1 수동소자(31)는 각각 저항소자, 커패시터 소자, 및 인덕터 소자중 하나이고, 상기 복수의 제 2 수동소자(34)는 각각 저항소자, 커패시터 소자, 및 인덕터 소자중 하나인 고주파 모듈.
  3. 제 1항에 있어서, 배선을 가진 상기 제 1 수동소자 어레이층(3a) 및 배선을 가진 제 2 수동소자 어레이층(3c)이 다른 표면에 형성되고, 상기 제 1 수동소자 배선패턴(32a,32b)을 상기 제 2 수동소자 배선패턴(35)과 전기적으로 접속하는 배선이 배선을 가진 상기 제 1 수동소자 어레이층(3a)과 배선을 가진 제 1 수동소자 어레이층(3c) 사이에 있는 고주파 모듈.
  4. 제 3항에 있어서, 배선을 가진 상기 제 1 수동소자 어레이층(3a) 및 배선을 가진 제 2 수동소자 어레이층(3c)이 각각 하나의 기판의 상부 표면 및 하부 표면에 형성되고, 상기 제 1 수동소자 배선패턴(32a,32b) 및 상기 제 2 수동소자 배선패턴(35)이 상기 기판을 통해 제공되는 스루홀에 형성되는 도전층에 의해 전기적으로 접속되는 고주파 모듈.
  5. 제 1항에 있어서, 배선을 가진 상기 제 1 수동소자 어레이층(3a) 및 배선을 가진 제 2 수동소자 어레이층(3c)이 동일 표면상에 형성되고, 제 1 수동소자 배선패턴(32a,32b)을 상기 제 2 수동소자 배선패턴(35)과 전기적으로 접속하는 배선이 배선을 가진 상기 제 1 수동소자 어레이층(3a)과 배선을 가진 상기 제 2 수동소자 어레이층(3c) 사이에 제공되어 배선을 가진 상기 제 1 수동소자 어레이층(3a)과 배선을 가진 상기 제 2 수동소자 어레이층(3c)이 접속되는 고주파 모듈.
  6. 제 2항에 있어서, 스트립라인(14) 및 능동 전기부품(11)중 적어도 하나가 배선을 가진 상기 제 1 수동소자 어레이층(3a)의 상부 또는 하부중 적어도 한쪽에 배열되는 고주파 모듈.
  7. 제 2항에 있어서, 상기 복수의 제 1 수동소자(31) 및 상기 복수의 제 2 수동소자(34)중 적어도 하나가 동일한 레지스턴스 값, 동일한 커패시턴스 값, 또는 동일한 인덕턴스 값을 갖는 고주파 모듈.
  8. 제 2항에 있어서, 상기 복수의 제 1 수동소자(31) 및 상기 복수의 제 2 수동소자(34)중 적어도 하나가 복수의 그룹으로 분할되고, 상기 복수의 그룹 각각을 형성하는 모든 수동소자가 동일한 레지스턴스 값, 동일한 커패시턴스 값, 또는 동일한 인덕턴스 값을 갖는 고주파 모듈.
KR1020000028597A 1999-05-26 2000-05-26 고주파 모듈 KR20010049422A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14613799 1999-05-26
JP11-146137 1999-05-26

Publications (1)

Publication Number Publication Date
KR20010049422A true KR20010049422A (ko) 2001-06-15

Family

ID=15400990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000028597A KR20010049422A (ko) 1999-05-26 2000-05-26 고주파 모듈

Country Status (2)

Country Link
US (1) US6476695B1 (ko)
KR (1) KR20010049422A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443349B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 반도체 장치 및 반도체 장치의 설계 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246692A1 (en) * 2001-07-12 2004-12-09 Toshiya Satoh Electronic circuit component
US6985712B2 (en) * 2001-08-27 2006-01-10 Matsushita Electric Industrial Co., Ltd. RF device and communication apparatus using the same
JP2003264348A (ja) * 2002-03-07 2003-09-19 Sony Corp 高周波モジュール
US6873185B2 (en) 2002-06-19 2005-03-29 Viasic, Inc. Logic array devices having complex macro-cell architecture and methods facilitating use of same
US7373171B2 (en) * 2003-02-14 2008-05-13 Tdk Corporation Front end module
US7335966B2 (en) * 2004-02-26 2008-02-26 Triad Semiconductor, Inc. Configurable integrated circuit capacitor array using via mask layers
EP1738412A1 (en) * 2004-04-02 2007-01-03 Triad Semiconductor, Inc. Via configurable architecture for customization of analog circuitry in a semiconductor device
US7334208B1 (en) 2004-11-09 2008-02-19 Viasic, Inc. Customization of structured ASIC devices using pre-process extraction of routing information
US7692309B2 (en) * 2007-09-06 2010-04-06 Viasic, Inc. Configuring structured ASIC fabric using two non-adjacent via layers
US9665073B2 (en) 2013-11-21 2017-05-30 Tricklestar Ltd Sensor
US10372192B2 (en) 2015-11-23 2019-08-06 Tricklestar Ltd System and an apparatus for controlling electric power supply and methods therefor
US10444816B2 (en) 2015-11-23 2019-10-15 Tricklestar Ltd System and an apparatus for controlling electric power supply and methods therefor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2714426C3 (de) * 1977-03-31 1981-02-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied
US4489364A (en) * 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
JPS57202774A (en) 1982-03-29 1982-12-11 Nec Corp Semiconductor device
JPS6120363A (ja) 1984-07-09 1986-01-29 Nec Corp ＧａＡｓ集積回路
US4803595A (en) * 1986-11-17 1989-02-07 International Business Machines Corporation Interposer chip technique for making engineering changes between interconnected semiconductor chips
US5177594A (en) * 1991-01-09 1993-01-05 International Business Machines Corporation Semiconductor chip interposer module with engineering change wiring and distributed decoupling capacitance
DE4203939C2 (de) * 1991-02-15 1995-05-24 Murata Manufacturing Co Bandpaßfilter
US5910755A (en) * 1993-03-19 1999-06-08 Fujitsu Limited Laminate circuit board with selectable connections between wiring layers
DE19639947A1 (de) * 1996-09-27 1998-04-16 Siemens Matsushita Components Passives Netzwerk in Chip-Bauform
JP3371812B2 (ja) * 1998-07-02 2003-01-27 株式会社村田製作所 積層型インダクタアレイ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443349B1 (ko) * 2001-12-24 2004-08-09 주식회사 하이닉스반도체 반도체 장치 및 반도체 장치의 설계 방법

Also Published As

Publication number Publication date
US6476695B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
US7339452B2 (en) Embedded inductor and application thereof
US6545876B1 (en) Technique for reducing the number of layers in a multilayer circuit board
US6961231B1 (en) Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
US7256354B2 (en) Technique for reducing the number of layers in a multilayer circuit board
US7504922B2 (en) Embedded inductor element and chip package applying the same
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
KR20010049422A (ko) 고주파 모듈
KR100543853B1 (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
US6759744B2 (en) Electronic circuit unit suitable for miniaturization
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
KR100769536B1 (ko) 공통 커플링 영역을 갖는 매립식 커패시터 장치
CN110634826A (zh) 半导体器件
US7573721B2 (en) Embedded passive device structure and manufacturing method thereof
US20050157447A1 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
US7671282B2 (en) Structure of a circuit board for improving the performance of routing traces
JP3322665B2 (ja) 高周波モジュール
KR100218676B1 (ko) 스피럴 인덕터의 구조
KR100910457B1 (ko) 내장형 박막 캐패시터
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication
US20060060937A1 (en) Embedded passive component
US20080093702A1 (en) Semiconductor device having a passive device
JP2001167974A (ja) 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置
JPS62259500A (ja) 回路基板
KR100826352B1 (ko) 커패시터를 내장한 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application