JPS6120363A - ＧａＡｓ集積回路 - Google Patents
ＧａＡｓ集積回路Info
- Publication number
- JPS6120363A JPS6120363A JP14181184A JP14181184A JPS6120363A JP S6120363 A JPS6120363 A JP S6120363A JP 14181184 A JP14181184 A JP 14181184A JP 14181184 A JP14181184 A JP 14181184A JP S6120363 A JPS6120363 A JP S6120363A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- ohmic
- electrodes
- ohmic electrodes
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 5
- 238000012937 correction Methods 0.000 abstract description 3
- 239000011229 interlayer Substances 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＧａＡｓを材料とした半導体集積回路罠関し、
％ＫＧａＡｓ結晶層を抵抗体として有する半導体集積回
路に関する。
％ＫＧａＡｓ結晶層を抵抗体として有する半導体集積回
路に関する。
（従来の技術）
ＧａＡｓを材料とした集積回路は電子移動度がＳｉと比
べて大きく為速動作が期待できることから注目をあつめ
ておシ活発な研究開発が進められている０ 従来、ＧａＡｓ集積回路においてショットキー障壁接合
ゲート型電界効果トランジスタ（以下。
べて大きく為速動作が期待できることから注目をあつめ
ておシ活発な研究開発が進められている０ 従来、ＧａＡｓ集積回路においてショットキー障壁接合
ゲート型電界効果トランジスタ（以下。
ＦＥＴと略記する）および抵抗体の能動層はクエハー内
均−性にすぐれているといわれるイオン注入技術を利用
し、て形成されている。しかし、イオン注入技術におい
て、能動層シート抵抗の再現性は必ずしも充分ではない
ためＦＥＴと抵抗体の能動層を別個のイオン注入条件で
形成する揚台なと、ＦＥＴ能動層のシート抵抗が設計値
通り形成されていながら、抵抗体能動層のシート抵抗が
設計値からずれていることによシ回路として動作せず、
製品歩留りの低下を招くという欠点があった。またこの
場合、製品工程も最初から開始しなければならず、最終
製品を得るために９！する時間的損失も太きいという欠
点があった。
均−性にすぐれているといわれるイオン注入技術を利用
し、て形成されている。しかし、イオン注入技術におい
て、能動層シート抵抗の再現性は必ずしも充分ではない
ためＦＥＴと抵抗体の能動層を別個のイオン注入条件で
形成する揚台なと、ＦＥＴ能動層のシート抵抗が設計値
通り形成されていながら、抵抗体能動層のシート抵抗が
設計値からずれていることによシ回路として動作せず、
製品歩留りの低下を招くという欠点があった。またこの
場合、製品工程も最初から開始しなければならず、最終
製品を得るために９！する時間的損失も太きいという欠
点があった。
（発明が解決しようとする問題点）
本発明の目的は上記欠点を除去し、イオン注入の結果得
られた抵抗体シート抵抗値が設計よりずれた場合、パタ
ーン追加を行うことＫより抵抗値を修正しうるＧ ａ
Ａ ｓ半導体集積回路を提供することにある。
られた抵抗体シート抵抗値が設計よりずれた場合、パタ
ーン追加を行うことＫより抵抗値を修正しうるＧ ａ
Ａ ｓ半導体集積回路を提供することにある。
（問題点を解決するための手段）
本発明によれば、ＧａＡｓ結晶層を能動領域とするＦＨ
Ｔと（） ａ Ａ ｓ結晶層を抵抗領域とする抵抗体と
が同一の半Ｐ譬性ＧａＡｓ基板上に形成されてなる半導
体集積回路に、訃いて、抵抗体の両端に一対のオーム性
電極が設けられており、さらＫこのオーム性重極間の抵
抗体上に少なくともひとつ以上のオーム性１！極が設け
られていることを特徴とするＧ ａ Ａ ｓ集積回路が
得られる。
Ｔと（） ａ Ａ ｓ結晶層を抵抗領域とする抵抗体と
が同一の半Ｐ譬性ＧａＡｓ基板上に形成されてなる半導
体集積回路に、訃いて、抵抗体の両端に一対のオーム性
電極が設けられており、さらＫこのオーム性重極間の抵
抗体上に少なくともひとつ以上のオーム性１！極が設け
られていることを特徴とするＧ ａ Ａ ｓ集積回路が
得られる。
（実施例）
以下本発明の実施例を図面を用いて説明する。
第１図は本発明の一実施例を説明するだめのもので１本
発明による抵抗体を示した平面図である０抵抗体能動層
】の両端にオーム性電極２が形成され、更にこの１！極
２間に他のオーム性電極３が設けられている。各オーム
性電極２および３上にけ集積回路の表面保獲膜を兼ねた
層間絶縁膜にスルーホール４および５が形成され、この
スルー示−ル４を介してオーム性電極２とＴｉ／Ｐｔ／
Ａｕからなる第２層配線６が接続されている。
発明による抵抗体を示した平面図である０抵抗体能動層
】の両端にオーム性電極２が形成され、更にこの１！極
２間に他のオーム性電極３が設けられている。各オーム
性電極２および３上にけ集積回路の表面保獲膜を兼ねた
層間絶縁膜にスルーホール４および５が形成され、この
スルー示−ル４を介してオーム性電極２とＴｉ／Ｐｔ／
Ａｕからなる第２層配線６が接続されている。
いま抵抗体能動層１のシート抵抗が設計値と比較し大き
い方向罠ずれている場合、ずれた程度に合わせて抵抗値
修正用オーム性電極３を選択し、第２図に示す如く、修
正用マスクによりＴ ｉ ／Ａ ｕの配線７を蒸着およ
びソフトオフ法により形成して、オーム性電極２と５を
スルーホール８を介して接続する。
い方向罠ずれている場合、ずれた程度に合わせて抵抗値
修正用オーム性電極３を選択し、第２図に示す如く、修
正用マスクによりＴ ｉ ／Ａ ｕの配線７を蒸着およ
びソフトオフ法により形成して、オーム性電極２と５を
スルーホール８を介して接続する。
（発明の効果）
以上の説明から明らかな様に、本発明によれば半導体集
積回路の製造工程を最初からやりなおすことなく、集積
回路に使用された抵抗体の抵抗値の修正が可能となり、
製品歩留りの低下が回避でき、かつ最終製品までに要す
る時間的損失も最小に抑えることができる利点が得られ
る。
積回路の製造工程を最初からやりなおすことなく、集積
回路に使用された抵抗体の抵抗値の修正が可能となり、
製品歩留りの低下が回避でき、かつ最終製品までに要す
る時間的損失も最小に抑えることができる利点が得られ
る。
第１図は本発明の一実施例による抵抗体の平面図で、第
２図は本発明による一実施例の利用法を示す抵抗体の平
面図である。 ■・・・・・・ＧａＡｓ抵抗体能動層、２．３・・・・
・・オーム性電極、４．５・・・・・・スルーホール、
６・・・・・第２層配Ｌ ７・・・・・・Ｔ ｉ ／
Ａｕ 配線、’８・・・・・・スルーホール。 第１ 図 帛２＠
２図は本発明による一実施例の利用法を示す抵抗体の平
面図である。 ■・・・・・・ＧａＡｓ抵抗体能動層、２．３・・・・
・・オーム性電極、４．５・・・・・・スルーホール、
６・・・・・第２層配Ｌ ７・・・・・・Ｔ ｉ ／
Ａｕ 配線、’８・・・・・・スルーホール。 第１ 図 帛２＠
Claims (1)
- ＧａＡｓ結晶層を抵抗領域する抵抗体が半絶縁性ＧａＡ
ｓ基板上に形成されてなる集積回路において、前記抵抗
体の両端に一対のオーム性電極が設けられており、さら
に該オーム性電極間の前記抵抗体上に少なくともひとつ
以上のオーム性電極が設けられていることを特徴とする
ＧａＡｓ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14181184A JPS6120363A (ja) | 1984-07-09 | 1984-07-09 | ＧａＡｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14181184A JPS6120363A (ja) | 1984-07-09 | 1984-07-09 | ＧａＡｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120363A true JPS6120363A (ja) | 1986-01-29 |
Family
ID=15300678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14181184A Pending JPS6120363A (ja) | 1984-07-09 | 1984-07-09 | ＧａＡｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166256A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6476695B1 (en) | 1999-05-26 | 2002-11-05 | Sharp Kabushiki Kaisha | High frequency module |
-
1984
- 1984-07-09 JP JP14181184A patent/JPS6120363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166256A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6476695B1 (en) | 1999-05-26 | 2002-11-05 | Sharp Kabushiki Kaisha | High frequency module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169124B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR0163833B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61164263A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS6120363A (ja) | ＧａＡｓ集積回路 | |
| US5204735A (en) | High-frequency semiconductor device having emitter stabilizing resistor and method of manufacturing the same | |
| US6420739B1 (en) | GaAs semiconductor device having a capacitor | |
| JPH06140629A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61104654A (ja) | ＧａＡｓ集積回路 | |
| JPH05190574A (ja) | 電界効果トランジスタ | |
| JPH07273296A (ja) | 半導体装置 | |
| JPH05275456A (ja) | 半導体装置及びその製造方法 | |
| JPS5931073A (ja) | 電界効果トランジスタの製造方法 | |
| JP2507030B2 (ja) | 電界効果トランジスタ | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JP2003163225A (ja) | 半導体装置およびその製造方法 | |
| JPS58119674A (ja) | シヨツトキ−バリアゲ−ト電界効果トランジスタ | |
| JPH05308141A (ja) | 電界効果トランジスタ | |
| JPS60257162A (ja) | ＧａＡｓ半導体集積回路 | |
| JPS6373671A (ja) | 半導体装置の製造方法 | |
| JPH04199517A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0810766B2 (ja) | 静電誘導半導体装置およびその製法 | |
| JPS62211960A (ja) | 半導体装置の製造方法 | |
| JPH01134975A (ja) | 半導体集積回路装置 | |
| JPH0434830B2 (ja) | ||
| JPH04157731A (ja) | 半導体装置の製造方法 |