JPS61104654A - ＧａＡｓ集積回路 - Google Patents
ＧａＡｓ集積回路Info
- Publication number
- JPS61104654A JPS61104654A JP22730784A JP22730784A JPS61104654A JP S61104654 A JPS61104654 A JP S61104654A JP 22730784 A JP22730784 A JP 22730784A JP 22730784 A JP22730784 A JP 22730784A JP S61104654 A JPS61104654 A JP S61104654A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- correction
- gaas
- resistance value
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 238000012937 correction Methods 0.000 abstract description 11
- 238000013461 design Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012467 final product Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＧ ａ Ａ ｓを材料とした半導体集積回路に
関し、特にＧ ａ Ａ ｓ結晶層を抵抗体とした半導体
集積回路に関する。
関し、特にＧ ａ Ａ ｓ結晶層を抵抗体とした半導体
集積回路に関する。
（従来の技術およびその問題点）
Ｇ ａ Ａ ｓをＩ料とした集積回路は電子移動Ｊ膨が
８ｉに比べて大きく、高速動作が期待できることから注
目奮あつめており、活発な研究が進められている。
８ｉに比べて大きく、高速動作が期待できることから注
目奮あつめており、活発な研究が進められている。
従来、０ａＡｓ集積回路においてショットキー障壁接合
ゲート型電界効果トランジスタ（以下ＰＥＴと略記する
）および抵抗体の能１層はウェハー内的−性にすぐれて
いるといわれるイオン注入技術を利用して形成されてい
る。しかし、イオン注入技術による能動ノー形成におい
て、シート抵抗値の再現性は必ずしも充分ではないため
、ＦＥＴと抵抗体の能動層を別工程で形成する場合など
ＦＥＴ能動層のシート抵抗が設計値通りに形成されてい
ながら抵抗体能動層のシート抵抗が設計値からはずれて
しまうことが起り、その結果回路としてｒ”ｈ賛の特性
が得られず製品歩留シの低下全招くという欠点があった
。またこの場合、製造工程も最初から始めなければなら
ず最終製品を得るために要する時間的損失も大きいとい
う欠点があった。
ゲート型電界効果トランジスタ（以下ＰＥＴと略記する
）および抵抗体の能１層はウェハー内的−性にすぐれて
いるといわれるイオン注入技術を利用して形成されてい
る。しかし、イオン注入技術による能動ノー形成におい
て、シート抵抗値の再現性は必ずしも充分ではないため
、ＦＥＴと抵抗体の能動層を別工程で形成する場合など
ＦＥＴ能動層のシート抵抗が設計値通りに形成されてい
ながら抵抗体能動層のシート抵抗が設計値からはずれて
しまうことが起り、その結果回路としてｒ”ｈ賛の特性
が得られず製品歩留シの低下全招くという欠点があった
。またこの場合、製造工程も最初から始めなければなら
ず最終製品を得るために要する時間的損失も大きいとい
う欠点があった。
本発明の目的は、上ｄ己欠点′ｆ：除去し、イオン注入
の結果得られた抵抗シート抵抗値が設計よりずれた場合
、修正工程を施すことによりパターンを追加し抵抗体抵
抗値全修正しうるＧ ａ Ａ ｓ半導体集積回路を提供
することにある。
の結果得られた抵抗シート抵抗値が設計よりずれた場合
、修正工程を施すことによりパターンを追加し抵抗体抵
抗値全修正しうるＧ ａ Ａ ｓ半導体集積回路を提供
することにある。
（問題点を解決するための手段）
本発明によれば、Ｇ ａ Ａ ｓ結晶層を能動領域にす
るＦＥＴとＧ ａ Ａ ｓ結晶層を抵抗領域とする抵抗
体が、同一の半絶縁性Ｇ ａ Ａ ｓ基板上に形成され
てなる半導体集積回路において、ｍｆＪ記抵抗体に近接
してその抵抗体と同形状あるいは異なる形状の他の抵抗
値修正用抵抗体がすくなくともひとつ以上配置されてお
り、抵抗体に修正用抵抗体を適宜接続することによシ所
望の抵抗値を得るようにしたことを特徴とするＧ ａ
Ａ ｓ集積回路が得られる。
るＦＥＴとＧ ａ Ａ ｓ結晶層を抵抗領域とする抵抗
体が、同一の半絶縁性Ｇ ａ Ａ ｓ基板上に形成され
てなる半導体集積回路において、ｍｆＪ記抵抗体に近接
してその抵抗体と同形状あるいは異なる形状の他の抵抗
値修正用抵抗体がすくなくともひとつ以上配置されてお
り、抵抗体に修正用抵抗体を適宜接続することによシ所
望の抵抗値を得るようにしたことを特徴とするＧ ａ
Ａ ｓ集積回路が得られる。
（実施例）
以下本発明について図面を用いて説明する。図は本発明
の一実施例を説明するためのもので、抵抗体部分の平面
図を示したものである。したがって、図にはＵ ａ Ａ
ｓ基板やその上に形成されるＦＥ Ｔは省略して示し
ていない。
の一実施例を説明するためのもので、抵抗体部分の平面
図を示したものである。したがって、図にはＵ ａ Ａ
ｓ基板やその上に形成されるＦＥ Ｔは省略して示し
ていない。
抵抗体能動層１の両端に一対のオーム性電極２が設けら
れている抵抗体３に近接して抵抗値修正用抵抗体４を俵
数個配置する。これら修正用抵抗体４の両端にも一対の
オーム性電極５が形成されている。谷オーム性電極５上
にはスルーホール６が形成され、このスルーホール６を
介して第２層配線７とオーム性電極２が接続される構成
になっている。抵抗体３の抵抗値が設計値と比較して大
きい方向にずれている場合、その程度に合わせて修正Ｊ
１１抵抗体４０個数を選択し、修正用抵抗体４のオーム
性電極５を抵抗体３のオーム性電極２と接続パターン形
成工程によりＴ ｉ ／ Ａ ｕからなる接続パターン
８で互いに接続する。
れている抵抗体３に近接して抵抗値修正用抵抗体４を俵
数個配置する。これら修正用抵抗体４の両端にも一対の
オーム性電極５が形成されている。谷オーム性電極５上
にはスルーホール６が形成され、このスルーホール６を
介して第２層配線７とオーム性電極２が接続される構成
になっている。抵抗体３の抵抗値が設計値と比較して大
きい方向にずれている場合、その程度に合わせて修正Ｊ
１１抵抗体４０個数を選択し、修正用抵抗体４のオーム
性電極５を抵抗体３のオーム性電極２と接続パターン形
成工程によりＴ ｉ ／ Ａ ｕからなる接続パターン
８で互いに接続する。
（発明の効果）
以上の説明から明らかな様に本発明によれば、集積［す
１路の製造工程全最初からやりなおすことなく集積回路
に使用された抵抗体の抵抗値の修正が可能となり、製品
歩留りの低下が回避できかつ最終製品までに要する時間
的損失も最小に抑えることができるオロ点が得られる。
１路の製造工程全最初からやりなおすことなく集積回路
に使用された抵抗体の抵抗値の修正が可能となり、製品
歩留りの低下が回避できかつ最終製品までに要する時間
的損失も最小に抑えることができるオロ点が得られる。
図は本発明による集積回路に使用される抵抗体の平面図
である。 １・・・・・・抵抗体能動層、２．５・・・・・・オー
ム性電極、３・・・・・・抵抗体、４・・・・・・抵抗
値修正用抵抗体、６・・・・・・スルーホール、７・・
・・・・第２層配線、８・・・・・・接続用パターン。
である。 １・・・・・・抵抗体能動層、２．５・・・・・・オー
ム性電極、３・・・・・・抵抗体、４・・・・・・抵抗
値修正用抵抗体、６・・・・・・スルーホール、７・・
・・・・第２層配線、８・・・・・・接続用パターン。
Claims (1)
- ＧａＡｓ結晶層を能動領域にするショットキー障壁接
合ゲート型電界効果トランジスタとＧａＡｓ結晶層を抵
抗領域とする抵抗体が同一の半絶縁性ＧａＡｓ基板上に
形成されてなる半導体集積回路において、該抵抗体に近
接して該抵抗体と同形状あるいは異なる形状の抵抗値修
正用抵抗体がすくなくともひとつ以上配置されているこ
と特徴とするＧａＡｓ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22730784A JPS61104654A (ja) | 1984-10-29 | 1984-10-29 | ＧａＡｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22730784A JPS61104654A (ja) | 1984-10-29 | 1984-10-29 | ＧａＡｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61104654A true JPS61104654A (ja) | 1986-05-22 |
Family
ID=16858754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22730784A Pending JPS61104654A (ja) | 1984-10-29 | 1984-10-29 | ＧａＡｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166256A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-10-29 JP JP22730784A patent/JPS61104654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63166256A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6230360A (ja) | 超高周波集積回路装置 | |
| JPS61104654A (ja) | ＧａＡｓ集積回路 | |
| KR0163833B1 (ko) | 반도체 장치의 제조방법 | |
| JPS63127575A (ja) | 多セル型マイクロ波電界効果トランジスタ | |
| JP2828974B2 (ja) | 化合物半導体集積回路の製造方法 | |
| JPS6120363A (ja) | ＧａＡｓ集積回路 | |
| JPH01109770A (ja) | 半導体装置の製造方法 | |
| JP4084436B2 (ja) | 化合物半導体装置の特性の制御方法 | |
| JPH0364963A (ja) | 半導体装置 | |
| JPS61117865A (ja) | バイポ―ラトランジスタの製法 | |
| JPS60257162A (ja) | ＧａＡｓ半導体集積回路 | |
| JPS5892272A (ja) | 負帰還型ＧａＡｓマイクロ波モノリシツク増幅回路装置 | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH07273296A (ja) | 半導体装置 | |
| JPS58107677A (ja) | 半導体装置 | |
| JPS6130298Y2 (ja) | ||
| KR100269394B1 (ko) | 반도체소자제조방법 | |
| JPH0677019A (ja) | 抵抗の形成方法 | |
| JP2735403B2 (ja) | 半導体装置 | |
| JPS60260159A (ja) | 半導体装置 | |
| JPH02299243A (ja) | 電界効果トランジスタ | |
| JPH03125434A (ja) | ショットキゲート電界効果トランジスタ及びその製造方法 | |
| JPH01134975A (ja) | 半導体集積回路装置 | |
| JPH05275456A (ja) | 半導体装置及びその製造方法 | |
| JPS5976437A (ja) | 半導体装置 |