JPS5976437A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5976437A
JPS5976437A JP18791882A JP18791882A JPS5976437A JP S5976437 A JPS5976437 A JP S5976437A JP 18791882 A JP18791882 A JP 18791882A JP 18791882 A JP18791882 A JP 18791882A JP S5976437 A JPS5976437 A JP S5976437A
Authority
JP
Japan
Prior art keywords
substrate
pad
layer
gate
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18791882A
Other languages
English (en)
Other versions
JPS641050B2 (ja
Inventor
Satoru Shibata
悟 柴田
Minoru Matsumoto
稔 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18791882A priority Critical patent/JPS5976437A/ja
Publication of JPS5976437A publication Critical patent/JPS5976437A/ja
Publication of JPS641050B2 publication Critical patent/JPS641050B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体装置に関する。詳しくは、化合物半導体
、特にガリウムヒ素（ＧａＡｓ　）よりなる半導体装置
において、基板電極用ポンディングパッドとの剥離を防
止する半導体装置の改良に関する。
■技術の背景 ガリウムヒ素（ＧａＡｇ）、インジウムリン（工ｎＰ）
等の化合物半導体は、含有不純物の調整により容易に非
導電性となしうるので、かかる化合物半導体を使用して
製造される半導体装置においては、その基板を絶縁性ま
たは半絶縁性とし、この絶縁性または半絶縁性の半導体
基板上に、導電性を有し、これと同種の半導体層を選択
的に島状に形成してこの導電性の半導体層中に所望の素
子を形成し、各電極は絶縁性または半絶縁性半導体基板
上に展延して配線され、基板上に形成されたポンディン
グパッドに接続されることが一般である。
したがって、このポンディングパッドは、できるだけ比
抵抗が小さく、ボンディングワイヤとの密着性の良好な
物質をもって形成されることが望ましい。
（６）従来技術と問題点 ところで、例えは、半絶縁性ガリウムヒ素（ＧａＡｇ　
）よりなる基板上に形成されたシーツトキゲート型電界
効果トランジスタ（以下、ＧａＡｇＭＥＳ　ＩＦＫＴと
いう。）の場合、アルミニウム（Ａｏをもってゲート電
極を形成し、チタン／白金／金（Ｔｉ　／　Ｐｔ　／　
Ａｕ　）よりなる三重層をもってポンディングパッドを
形成することが一般である。ここで、上層の金（Ａｕ　
）は、比抵抗が小さく、ボンディングワイヤ（金）との
密着性は良好であり、下層のチタン（Ｔ１）及び白金（
ｐｔ　）は、上層の金（Ａｕ　）の拡散を防止するため
に用いられ、下地ガリウムヒ素（ＧａＡｓ　）基板、或
いは、シ冒ットキ電極のアルミニウム（ＡＩ）との合金
化を防止する。
しかし、上記のポンディングパッドをなす三重層は、下
地の基板との接着が弱く、製造工程中、あるいは使用時
に基板から剥離し、製造歩留りや装置の寿命に悪影響を
与えるという欠点がある。
（４）発明の目的 本発明の目的は、この欠点を解消することにあり、ポン
ディングパッドに接続された電極を有する半導体装置の
製造方法において、電極引出用ポンディングパッドの剥
離を有効に防止し、製造歩留りが向上され、寿命の長い
半導体装置を提供することにある。
（５）発明の構成 本発明によれば、基板上に形成された動作層から該基板
上に延在された電極と、該電極に接続されたポンディン
グパッドとを備え、該ポンディングパッドと基板との間
に、該基板と合金化し且つポンディングパッドとの密着
性が高い物質が介在されてなることを特徴とする半導体
装置が提供される。
従来技術における上記のような欠点は、ポンディングパ
ッドと基板をなすガリ・ウムヒ素（ＧａＡｓ）との接着
強度が小さいことに起因して発生すると考えられる。こ
の欠点を解消するためには、基板とポンディングパッド
との間に、基板をなすガリウムヒ素（ＧａＡｓ　）とも
、ポンディングパッドとも密着性の高い物質よりなる介
在層を形成し、基板とポンディングパッドとの接着強度
を高めればよい。
例えば、ガリウムヒ素（ＧａＡｓ　）よりなる基板上に
、真空蒸着法を使用して金ゲルマニウム（Ａｕ−Ｇｅ　
）合金と金（Ａｕ　）とよりなる介在層をこれらの混合
物として同時に形成し、これを介在層となししかるのち
、３５０〔℃〕〜４５０　（’Ｃ）の温度範囲において
熱処理を行なうことにより基板との合金化を起こさせ、
さらに、その上に例えば、チタン／白金／金（Ｔｔ　／
ｐｔ　／Ａｕ）よりなるポンディングパッドを形成すれ
ばその基板との密着性が良好である。かかる介在層とし
て、金のみを用いてもよい。
このような構成によれば、金又は金を主成分とする金属
を基板のガリウムヒ素（ＧａＡｓ　）と合金化させるた
め、基板のガリウムヒ素（ＧａＡｓ　）との密着性は向
上し、かつ、この合金層はポンディングパッドの下層の
チタン（Ｔ１）との密着性が良いので、ポンディングパ
ッドと基板との密着性を高めるために極めて有効である
。
しかも、上記の如き、シロットキゲート型電界効果トラ
ンジスタにおいては、ソース・ドレイン電極・配線′・
ポンディングパッドには、金又は金を主成分とする金属
を使用することが一般的であるから、これらの形成工程
中に、上記の介在層も同時に形成することができ、付加
的工程をほとんど必要としないという作業上の利点も有
する。
（６）発明の実施例 以下図面を参照しつつ、本発明の一実施例に係る半導体
装置についてその製造方法とともに説明し、本発明の構
成と特有の効果とを明らかにする。
−例として、半絶縁性ガリウムヒ素（ＧａＡａ　）基板
上にｎ型ガリウムヒ素（ｚ＋ＧａＡｓ　）動作層を有す
るＧａＡｓ　ＭＫＳ　ＦＦ１Ｔ　　における、本発明の
要旨である電極・配線及び基板との介在層′を有するポ
ンディングパッド形成工程について述べる。第１乃至４
図は、いずれも第５図のＡ−Ａ断面に沿った断面図であ
る。
第１図参照 半絶縁性ガリウムヒ素（ＧａＡｓ　）よりなる基板ｌ上
にｎ型ガリウムヒ素（ｎＧａＡｓ　）よりなる動作層２
を選択的に形成した後に、金ゲルマニウム（Ａｕ−Ｇｅ
　）合金と金（Ａｕ　）との混合物よりなる介在層３を
ゲート用ポンディングパッド形成予定領域に選択的に形
成する。この工程は、ソース・ドレイン電極・配線・ポ
ンディングパッド（図示せず。）形成工程と同時に行な
われ、公知の製造方法と、金ゲルマニウム（Ａｕ−Ｇｅ
）合金と金（Ａｕ）との両者をターゲットとして同時に
用いる真空蒸着法とを使用して、ソース・ドレイン電極
・配線・ポンディングパッド及び介在層３を形成したの
ち３５０　［：℃］〜４５０　〔℃：］の温度において
熱処理を行なうことにより、それぞれ、基板との合金化
を行なう。
第２図・第３図参照 続いて、アルミニウム（Ａｌ）よりなるゲート電極・配
線４を公知の方法を使用して選択的に形成し、しかるの
ち、基板１の全面に二酸化シリコン（５１Ｏ２）よりな
る絶縁膜５を形成する。
第４図参照 上記工程終了後チタン／白金／金（Ｔｔ／ｐｔ／Ａｕ）
よりなるゲート用ポンディングパッドを形成する。この
工程は、まず、フォトリソグラフィー法とフッ酸（ＨＦ
　）をエツチング液としてなすウェットエツチング法と
を使用して、ゲート用ポンディングパッド形成領域の二
酸化シリコン（Ｓｉ０２）膜５を選択的に除去し、続い
て基板の全面に、真空蒸着法を使用して、チタン（Ｔ１
）、白金（ｐｔ　）、及び金（Ａｕ　）よりなる層６．
７、及び８を順次形成したのち、ポンディングパッド形
成領域以外の領域の上記三重層を、リフトオフ法により
フォトレジストと共に一括除去することによって実行で
きる。
第５図に、上記工程により形成されたＧａＡｓＭ］１Ｏ
８ＦＥＴの基板の平面図（但し、絶縁膜は図示せず。）
を示す。図において、１０．１１は、介在層３と同様金
ゲルマニウム（Ａｕ−Ｇｅ　）合金及び金（Ａｕ）との
混合物よりなるソース・ドレイン電極配線・ポンプイン
グツ・°ラドであり、９は、チタン／白金／金（Ｔｉ　
／　Ｐｔ　／　Ａｕ　）よりなるゲート用ポンディング
パッドである。
以上の工程によれば、付加的工程をほとんど必要とせず
に、基板とゲート用ポンディングパッドの接着強度を高
めることができ、製造歩留りや品質の向上に鳴動に寄与
する。
■発明の詳細 な説明せるとおり、本発明によれば、ポンディングパッ
ドに接続されたゲート電極を有する半導体装置において
、ゲート電極引出用ポンディングパッドの剥離を有効に
防止し得、製造歩留りが向上され、寿命の長い半導体装
置を提供することができる。
【図面の簡単な説明】
第１図乃至第４図は、本発明の一実施例に係るＧａＡｓ
　ＭＥＳ　ＦＥＴ　　の製造方法において、本発明の要
旨である、ゲート電極・配線及び基板との介在層を有す
るポンディングパッド形成工程の主要製造工程完了後の
基板断面図であり、第５図は、完成したＧａＡｓ　ＭＥ
Ｓ　ＦＬＩＴ　　の基板平面図である。 １　・・・　半絶縁性基板（ＧａＡｓ　）　、２　　・
・・動作層（ｎＧａＡｓ　）、　　３　・・・　介在層
（Ａｕ−Ｇｅ合金とＡｕとの混合物）、　　４　・・・
　ゲート電極・配線（Ａｌ）、　　５　・・・　絶縁膜
（Ｓｉ０２）、６．７．８　・・・　ゲート用ポンディ
ングパッド（Ｔｉ　／　Ｐｔ　／　Ａｕ　三重層）、　
　９　・・・　ゲート用ポンディングパッド（Ｔｉ　／
　Ｐｔ　／　Ａｕ三重層）、１０．１１　　・・・　ソ
ース・ドレイン電極・配線−ポンディングパッド（Ａｕ
Ｇθ合金とＡｕとの混合物。

Claims (1)

    【特許請求の範囲】
  1. 基板上に形成された動作層から該基板上に延在された電
    極と、該電極に接続されたポンディングパッドとを備え
    、該ポンディングパッドと基板との間に、該基板と合金
    化し且つボンデ子ングパツドとの密着性が高い物質が介
    在されてなることを特徴とする半導体装置。
JP18791882A 1982-10-26 1982-10-26 半導体装置 Granted JPS5976437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18791882A JPS5976437A (ja) 1982-10-26 1982-10-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18791882A JPS5976437A (ja) 1982-10-26 1982-10-26 半導体装置

Publications (2)

Publication Number Publication Date
JPS5976437A true JPS5976437A (ja) 1984-05-01
JPS641050B2 JPS641050B2 (ja) 1989-01-10

Family

ID=16214479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18791882A Granted JPS5976437A (ja) 1982-10-26 1982-10-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS5976437A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871687A (en) * 1985-01-28 1989-10-03 Telettra Telefonia Elettronica E Radio S.P.A. Method of fabricating a MESFET transistor with gate spaced above source electrode by layer of air or the like
JP2015010931A (ja) * 2013-06-28 2015-01-19 富士電機株式会社 半導体圧力センサ装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871687A (en) * 1985-01-28 1989-10-03 Telettra Telefonia Elettronica E Radio S.P.A. Method of fabricating a MESFET transistor with gate spaced above source electrode by layer of air or the like
JP2015010931A (ja) * 2013-06-28 2015-01-19 富士電機株式会社 半導体圧力センサ装置およびその製造方法

Also Published As

Publication number Publication date
JPS641050B2 (ja) 1989-01-10

Similar Documents

Publication Publication Date Title
JPH03166734A (ja) ヘテロ接合バイポーラトランジスタ
US4695869A (en) GAAS semiconductor device
US5260603A (en) Electrode structure of semiconductor device for use in GaAs compound substrate
JPS5976437A (ja) 半導体装置
JPH05275373A (ja) 化合物半導体装置の製造方法
GB1196834A (en) Improvement of Electrode Structure in a Semiconductor Device.
JPS58123724A (ja) 半導体装置
JP2530932B2 (ja) 電界効果型トランジスタ及びその製造方法
JPS5842631B2 (ja) 接合ゲ−ト型電界効果トランジスタの製造方法
JPS6016463A (ja) オ−ム性電極
JPH05190574A (ja) 電界効果トランジスタ
JPH036817A (ja) 半導体素子の多層電極の製造方法
JPH02189936A (ja) 半導体装置の製造方法
JPS63160274A (ja) 砒化ガリウム半導体装置
JPS63318145A (ja) 半導体装置の製造方法
JPH0439228B2 (ja)
JPS6173381A (ja) 半導体集積回路装置の製造方法
JPS5810823A (ja) 半導体装置の製造方法
JPS62122255A (ja) 化合物半導体装置
JPH0845966A (ja) 砒化ガリウム半導体装置
JPH0491441A (ja) 電界効果トランジスタの製造方法
JPS6298667A (ja) 砒化ガリウム半導体装置およびその製造方法
JPS62229955A (ja) 半導体装置
JPH05299634A (ja) 化合物半導体素子およびその製法
JPS6077469A (ja) 半導体装置の製造方法