JPS5842631B2 - 接合ゲ−ト型電界効果トランジスタの製造方法 - Google Patents
接合ゲ−ト型電界効果トランジスタの製造方法Info
- Publication number
- JPS5842631B2 JPS5842631B2 JP2578576A JP2578576A JPS5842631B2 JP S5842631 B2 JPS5842631 B2 JP S5842631B2 JP 2578576 A JP2578576 A JP 2578576A JP 2578576 A JP2578576 A JP 2578576A JP S5842631 B2 JPS5842631 B2 JP S5842631B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mask
- field effect
- effect transistor
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は接合ゲート型電界効果トランジスタ、とくに
高抵抗性基板上の半導体薄層を能動領域とする接合ゲー
ト型電界効果トランジスタの製造方法に関する。
高抵抗性基板上の半導体薄層を能動領域とする接合ゲー
ト型電界効果トランジスタの製造方法に関する。
接合ゲート型電界効果トランジスタはｐｎ接合、あるい
はショットキー障壁接合よりなるゲート電極と、ソース
電極、ドレイン電極と称するオーム、性電極とから構成
された三端子増幅素子であり、その中でも現在量も注目
されている構造は第１図（断面図）に示すごとく高抵抗
性基板１１上のｎ型Ｇ ａ Ａ ｓ結晶層１２上にオー
ム性接触からなるソース電極１３、ドレイン電極１４と
、ショットキー障壁接合からなるゲート電極１５とが設
けられた構造のＧ ａ Ａ ｓショットキー障壁ゲート
型電界効果トランジスタである。
はショットキー障壁接合よりなるゲート電極と、ソース
電極、ドレイン電極と称するオーム、性電極とから構成
された三端子増幅素子であり、その中でも現在量も注目
されている構造は第１図（断面図）に示すごとく高抵抗
性基板１１上のｎ型Ｇ ａ Ａ ｓ結晶層１２上にオー
ム性接触からなるソース電極１３、ドレイン電極１４と
、ショットキー障壁接合からなるゲート電極１５とが設
けられた構造のＧ ａ Ａ ｓショットキー障壁ゲート
型電界効果トランジスタである。
第１図のごとき構造の素子においてはソース電極とドレ
イン電極とが同一平面上に配置されているために各電極
接触部における広がり抵抗が大きく素子の利得、雑音特
性の点で好ましくない。
イン電極とが同一平面上に配置されているために各電極
接触部における広がり抵抗が大きく素子の利得、雑音特
性の点で好ましくない。
しかもこのような構造の素子においては各電極接触部に
電界が集中するのでこの領域での電極破壊、結晶破壊が
起こりやすく素子の信頼性寿命の点でも好ましくない。
電界が集中するのでこの領域での電極破壊、結晶破壊が
起こりやすく素子の信頼性寿命の点でも好ましくない。
したがって素子の特性、信頼性（寿命）を向上させるた
めには、ソース電極、ドレイン電極を同一平面上に配置
するのでなく互いに対向するように配置することが必要
であった。
めには、ソース電極、ドレイン電極を同一平面上に配置
するのでなく互いに対向するように配置することが必要
であった。
従来、高抵抗Ｇ ａ Ａ ｓ性基板上のｎ型ＧａＡｓ動
作層に接触面が互いに対向したオーム性電極をうる方法
として２つの方法が用いられていた。
作層に接触面が互いに対向したオーム性電極をうる方法
として２つの方法が用いられていた。
第１の方法は第２図（断面図）に示すごとくゲート電極
１５の両側に高不純物濃度領域２１を例えば選択成長等
により形成し、その表面にソース電極１３、ドレイン電
極１４が設ける方法である。
１５の両側に高不純物濃度領域２１を例えば選択成長等
により形成し、その表面にソース電極１３、ドレイン電
極１４が設ける方法である。
この方法においては前記の広がり抵抗、電界集中は大幅
に低減されるが現在のところ微細パターンの選択成長を
おこなうことが極めて難しく製造上量産性に乏しいとい
う欠点がある。
に低減されるが現在のところ微細パターンの選択成長を
おこなうことが極めて難しく製造上量産性に乏しいとい
う欠点がある。
第２の方法は第３図ａ。ｂ、ｃ（断面図）に示すととく
オーム性電極領域以外の領域をホトレジストマスク３１
で覆い、露出部分の半導体結晶層を化学エツチングによ
り除去し、メサ状の能動領域３２を得る工程（第３図ａ
と、オーム性電極金属を高真空中で斜め方向から蒸着す
ることにより、前記メサ状の能動領域３２の側面にオー
ム性電極金属３３を付着せしめる工程〔同図ｂ〕と、前
記ホトレジストマスクを剥離した後合金化熱処理するこ
とによりオーム性電極１３，１４をうる工程〔同図Ｃ〕
とからなる方法である。
オーム性電極領域以外の領域をホトレジストマスク３１
で覆い、露出部分の半導体結晶層を化学エツチングによ
り除去し、メサ状の能動領域３２を得る工程（第３図ａ
と、オーム性電極金属を高真空中で斜め方向から蒸着す
ることにより、前記メサ状の能動領域３２の側面にオー
ム性電極金属３３を付着せしめる工程〔同図ｂ〕と、前
記ホトレジストマスクを剥離した後合金化熱処理するこ
とによりオーム性電極１３，１４をうる工程〔同図Ｃ〕
とからなる方法である。
しかしこの方法においては同図す。Ｃからもわかるごと
くホトレジストマスク３１の傘３４のためにオーム性電
極金属３３はメサ状の能動領域３２の側面の頂上まで付
着させることが極めて困難であった。
くホトレジストマスク３１の傘３４のためにオーム性電
極金属３３はメサ状の能動領域３２の側面の頂上まで付
着させることが極めて困難であった。
本発明は上記のごとき従来の方法の欠点にかんがみてな
されたものであり、その目的は接触面が互いに対向した
一対のオーム性電極（ソース電極、ドレイン電極）を容
易に実現することのできる接合ゲート型電界効果トラン
ジスタの製造方法を提供することにある。
されたものであり、その目的は接触面が互いに対向した
一対のオーム性電極（ソース電極、ドレイン電極）を容
易に実現することのできる接合ゲート型電界効果トラン
ジスタの製造方法を提供することにある。
本発明によれば、オーム性電極領域以外の領域をマスク
で覆って後イオンミーリング法により該オーム性電極領
域の半導体結晶層を除去し、次にオーム性電極金属を蒸
着し、さらに前記マスクとマスク上のオーム性電極金属
：とを同時に除去して合金化熱処理することによりオー
ム性電極をうる′ことを特徴とする高抵抗性基板上の半
導体結晶層を動作層とする接合ゲート型電界効果トラン
ジスタの製造方法が得られる。
で覆って後イオンミーリング法により該オーム性電極領
域の半導体結晶層を除去し、次にオーム性電極金属を蒸
着し、さらに前記マスクとマスク上のオーム性電極金属
：とを同時に除去して合金化熱処理することによりオー
ム性電極をうる′ことを特徴とする高抵抗性基板上の半
導体結晶層を動作層とする接合ゲート型電界効果トラン
ジスタの製造方法が得られる。
以下本発明の詳細を図面により説明する。
第４図は本発明の第１の実施例を説明するための図であ
る。
る。
まず高抵抗性Ｇ ａ Ａ ｓ基板１１上にエピタキシア
ル成長させたキャリア濃度約１×１０１７／−１厚み約
０．３μのｎ型’ＧａＡｓ結晶１２の表面に通常用いら
れているリフトオフ法番こよりアルミニウム（Ａｌ）か
らなるショットキー障壁ゲート電極１５を設ける〔第４
図ａ〕、なおこのときゲート電極のポンディングパッド
が形成される領域の結晶層は通常の化学エツチング法に
よりあらかじめ除去されている方がパッドめ下の余分な
寄生容量を低減させる上で好ましい。
ル成長させたキャリア濃度約１×１０１７／−１厚み約
０．３μのｎ型’ＧａＡｓ結晶１２の表面に通常用いら
れているリフトオフ法番こよりアルミニウム（Ａｌ）か
らなるショットキー障壁ゲート電極１５を設ける〔第４
図ａ〕、なおこのときゲート電極のポンディングパッド
が形成される領域の結晶層は通常の化学エツチング法に
よりあらかじめ除去されている方がパッドめ下の余分な
寄生容量を低減させる上で好ましい。
次に、ソース電極領域４１、ドレイン電極領域４２を残
し他の領域を厚み約０．３μのホトレジストマスク３１
で覆い〔同図ｂ〕、次に例えばＩ Ｘ １０−４朋Ｈｇ
程度の低真空アルゴン雰囲気中でイオンミーリングを行
う。
し他の領域を厚み約０．３μのホトレジストマスク３１
で覆い〔同図ｂ〕、次に例えばＩ Ｘ １０−４朋Ｈｇ
程度の低真空アルゴン雰囲気中でイオンミーリングを行
う。
イオンミーリング法が従来の化学エツチング法と異なる
点は、イオン・ミーリング法においてはエツチングがイ
オンビームの入射方向のみにおこなわれ、゛化学エツチ
ングに１けるようにエツチング液の拡散によりあらゆる
方向にエツチングが進むことがない点と、イオンミーリ
ング法においてはホトレジストマスクもエツチングされ
、マスク自体の面積も除々に減少していくという性質を
もっている点である。
点は、イオン・ミーリング法においてはエツチングがイ
オンビームの入射方向のみにおこなわれ、゛化学エツチ
ングに１けるようにエツチング液の拡散によりあらゆる
方向にエツチングが進むことがない点と、イオンミーリ
ング法においてはホトレジストマスクもエツチングされ
、マスク自体の面積も除々に減少していくという性質を
もっている点である。
以上のイオンミーリング法の２つの特徴から、イオンミ
ーリングによって得られる断面は第４図Ｃのととくホト
レジストマスクの傘が生じず、しかもメサ状の能動領域
３２の側面は斜めになる。
ーリングによって得られる断面は第４図Ｃのととくホト
レジストマスクの傘が生じず、しかもメサ状の能動領域
３２の側面は斜めになる。
このことはメサ状の能動領域の側面にオーム性電極金属
を真空蒸着によって付着せしめるにあたっては極めて有
利である。
を真空蒸着によって付着せしめるにあたっては極めて有
利である。
次に金（Ａｕ）−ゲルマニウム（Ｇｅ）合金等を真空蒸
着し、ホトレジストマスク３１と該マスク上の蒸着金属
を同時に剥離し、合金化熱処理をおこなえば第４図ｄの
ごとき構造の素子かえられる。
着し、ホトレジストマスク３１と該マスク上の蒸着金属
を同時に剥離し、合金化熱処理をおこなえば第４図ｄの
ごとき構造の素子かえられる。
なおオーム性電極金属（ＡｕＧｅ）の真空蒸着にあたっ
ては第３図において説明したと同様に若干斜め方向から
蒸着する方が能動領域の側面により厚い蒸着膜が得られ
ることは言うまでもない。
ては第３図において説明したと同様に若干斜め方向から
蒸着する方が能動領域の側面により厚い蒸着膜が得られ
ることは言うまでもない。
なおイオンミーリングのマスクとしては必ずしもホトレ
ジストを使用する必要はなく例えばＳ １０２のごとき
酸化膜でも同様に利用できる。
ジストを使用する必要はなく例えばＳ １０２のごとき
酸化膜でも同様に利用できる。
第４図に示した実施例ではゲート電極とオーム性電極と
を別々のホトレジスト工程で行ったが、これらを１回の
ホトレジスト工程でセルファライン（Ｓｅｌｆ ａｌ
ｉｇｎ ）的におこなうことも可能である。
を別々のホトレジスト工程で行ったが、これらを１回の
ホトレジスト工程でセルファライン（Ｓｅｌｆ ａｌ
ｉｇｎ ）的におこなうことも可能である。
この方法を第５図を用いて説明する。
先ず第・４図で示した場合と同様に高抵抗性ＧａＡｓ基
板１１上にｎ型ＧａＡｓ結晶層１２を成長させさらにゲ
ート金属（Ａｌ）５１をウェーハ全面に真空蒸着する〔
第５図ａ〕、次にソース領域、ドレイン領域を残して他
の領域をホトレジストマスク３１で覆う〔同図ｂ〕、次
にＡｌを化学エツチングして所定のゲート長をもつゲー
ト電極１５をうる〔同図Ｃ〕、次にイオンミーリングに
より露出部のｎ型ＧａＡｓ結晶層を除去する〔同図ｄ〕
、次にオーム性電極金属を蒸着し、マスクおよびマスク
上のオーム性電極金属を剥離して合金化すれば同図ｅの
ごとき素子が得られる。
板１１上にｎ型ＧａＡｓ結晶層１２を成長させさらにゲ
ート金属（Ａｌ）５１をウェーハ全面に真空蒸着する〔
第５図ａ〕、次にソース領域、ドレイン領域を残して他
の領域をホトレジストマスク３１で覆う〔同図ｂ〕、次
にＡｌを化学エツチングして所定のゲート長をもつゲー
ト電極１５をうる〔同図Ｃ〕、次にイオンミーリングに
より露出部のｎ型ＧａＡｓ結晶層を除去する〔同図ｄ〕
、次にオーム性電極金属を蒸着し、マスクおよびマスク
上のオーム性電極金属を剥離して合金化すれば同図ｅの
ごとき素子が得られる。
以上説明したごとく本発明による製造方法においては、
互いに対向したオーム性接触がえられるので電極接触部
の広がり抵抗、あるいは電界集中が低減でき性能、信頼
性のよい接合型電界効果トランジスタが得られる。
互いに対向したオーム性接触がえられるので電極接触部
の広がり抵抗、あるいは電界集中が低減でき性能、信頼
性のよい接合型電界効果トランジスタが得られる。
またこの方法の他の利点はオーム性電極がイオンミーリ
ングによって露出した清浄な面に付着されるので良好な
オーム性□接触が得られやすいことである。
ングによって露出した清浄な面に付着されるので良好な
オーム性□接触が得られやすいことである。
第１図は従来の素子の構造、第２図、第３図は従来の改
善例を説明するための図、第４；第５図は本発明の詳細
な説明するための図である。 図において１１・・・・・・高抵抗性基板、１２・・・
・・・ｎ型Ｇ ａ Ａ ｓ結晶層、１３・・・・・・ソ
ース電極、１４・・・・・・ドレイン電極、１５・・・
・・・ゲート電極、２１・・・・・・高不純物濃度領域
、３１・・・・・・ホトレジストマスク、３２・・・・
・・メサ状の能動領域、３３・・・・・・オーム性電極
金属、３４・・・・・・ホトレジストマスクの傘、４１
・・・・・・ソース電極領域、４２・・・・・・ドレイ
ン電極領域、５１・・・・・・アルミニウムを示す。
善例を説明するための図、第４；第５図は本発明の詳細
な説明するための図である。 図において１１・・・・・・高抵抗性基板、１２・・・
・・・ｎ型Ｇ ａ Ａ ｓ結晶層、１３・・・・・・ソ
ース電極、１４・・・・・・ドレイン電極、１５・・・
・・・ゲート電極、２１・・・・・・高不純物濃度領域
、３１・・・・・・ホトレジストマスク、３２・・・・
・・メサ状の能動領域、３３・・・・・・オーム性電極
金属、３４・・・・・・ホトレジストマスクの傘、４１
・・・・・・ソース電極領域、４２・・・・・・ドレイ
ン電極領域、５１・・・・・・アルミニウムを示す。
Claims (1)
- １ ソース電極およびドレイン電極以外の領域をマスク
で覆ってのち、イオンミーリング法により該マスクから
露出した高抵抗性基板上の半導体薄層を除去し、次にオ
ーム性電極金属を蒸着しさらに前記マスクとマスク上の
オーム性電極金属とを同時に除去し、合金化熱処理をお
こなうことによりソース電極、ドレイン電極を形成する
ことを特徴とする接合ゲート型電界効果トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2578576A JPS5842631B2 (ja) | 1976-03-10 | 1976-03-10 | 接合ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2578576A JPS5842631B2 (ja) | 1976-03-10 | 1976-03-10 | 接合ゲ−ト型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52109375A JPS52109375A (en) | 1977-09-13 |
| JPS5842631B2 true JPS5842631B2 (ja) | 1983-09-21 |
Family
ID=12175475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2578576A Expired JPS5842631B2 (ja) | 1976-03-10 | 1976-03-10 | 接合ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842631B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08240476A (ja) * | 1995-03-03 | 1996-09-17 | Yoichiro Kuroiwa | 地震報知器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556668A (en) * | 1978-10-23 | 1980-04-25 | Nec Corp | Field-effect transistor |
| JPS56105678A (en) * | 1980-01-28 | 1981-08-22 | Mitsubishi Electric Corp | Field-effect transistor |
| JPS5750478A (en) * | 1980-09-12 | 1982-03-24 | Nec Corp | Manufacture of semiconductor device |
-
1976
- 1976-03-10 JP JP2578576A patent/JPS5842631B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08240476A (ja) * | 1995-03-03 | 1996-09-17 | Yoichiro Kuroiwa | 地震報知器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52109375A (en) | 1977-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155561A (en) | Permeable base transistor having an electrode configuration for heat dissipation | |
| JPS60201666A (ja) | 半導体装置 | |
| US8637872B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| CA1271850A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS583303Y2 (ja) | シヨツトキバリアダイオ−ド | |
| JPH0638421B2 (ja) | バイポ―ラトランジスタの製法 | |
| JPH01165166A (ja) | ショットキバリアダイオード | |
| JP2835398B2 (ja) | 電界効果トランジスタの製法 | |
| JPH0249012B2 (ja) | Handotaisochinoseizohoho | |
| JPH0555141A (ja) | 半導体量子細線の形成方法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPS6252962A (ja) | 半導体装置 | |
| JPS62229955A (ja) | 半導体装置 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPS58111375A (ja) | 化合物半導体装置 | |
| JPS62122290A (ja) | 発光素子 | |
| JPS5935188B2 (ja) | シヨツトキバリア・ダイオ−ドの製法 | |
| JPS6122671A (ja) | シヨツトキ障壁ゲ−ト型電解効果トランジスタの製造方法 | |
| EP0146212A1 (en) | Schottky barrier diode and method of manufacturing it | |
| JPS641050B2 (ja) | ||
| JPH07335953A (ja) | 半導体装置の製造方法 | |
| JPS63228671A (ja) | 半導体装置の製造方法 | |
| JPS61101081A (ja) | 砒化ガリウム半導体装置およびその製造方 |