JPS6252962A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置、特に、ガリウム・ヒ素よりなる化
合物半導体を利用した半導体装置の電気的信顛性の向上
に適用してを効な技術に関する。

〔背景技術〕

半導体装置には、搭載されている半導体ペレットにショ
ットキ電極が形成されている、いわゆるＭ　Ｅ　Ｓ　（
Ｍｅｔａｌ　Ｓｓ＋ｍ１ｃｏｎｄｕｃｔｏｒ）　Ｆ　Ｅ
　Ｔがある。半導体ペレットがガリウム・ヒ素（Ｇａ−
Ａｓ）４４１結晶の半導体基板で形成されている場合、
上記ショットキ電極としてタングステン−アルミニウム
（Ｗ−ＡＩ）合金で形成されたものが知られている。こ
のＷ−Ａ１合金電極はタングステン（Ｗ）単独で形成し
た場合の耐熱性の改善を図ったものである。すなわち、
半導体装置の製造工程に半導体基板内部に不純物イオン
を打ち込んだ後に、約８００℃に加熱する拡散工程があ
る。その際、上記タングステンのみの電極の場合は、シ
ョットキダイオードが破壊され、電極としての機能を果
たさなくなる。

前記のＷ−Ａ１合金電極は、このような問題はない、と
ころが、電極を形成する際のドライエツチングにおいて
、塩素系のエツチングガス（ＣＣｌ４、ＣＣＩ□Ｆ８、
ＢＣｌ、等）を使用すると、Ｇａ−Ａｓ基板をもエツチ
ングしてしまうので好ましくなく、一方、エツチングガ
スとしてフッ素系のもの（ＣＦ、、ＳＦ４．ＮＦ３等）
を使用すると、アルミニウムの残渣を生じエツチング不
良を起こし易いという問題があることが本発明者により
見い出された。

なお、前記のＷ−Ａ１合金電極については、ガリウム・
ヒ素アイシー　シンポジウム　テクニカル　ダイジェス
ト（Ｃ；ａ−Ａｓ　　ＩＣＳｙｍｐｏｓｉｕｓ　Ｔｅｃ
ｈｎｉｃａｌ　Ｄｉｇｅｓｔ）　　１９８３、Ｐ１３４
〜Ｐｉ３７に詳説されている。

（発明の目的） 本発明の目的は、半導体ペレットに形成されているショ
ットキ電極の信頬性向上に適用して有効な技術を提供す
ることにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、シぢノトキ電極をタングステンおよびモリブ
デンを材料として形成することにより、ドライエツチン
グ性を良好に確保した上で、耐熱性向上をも達成できる
ことにより、上記目的が達成される。

〔実施例１〕 第１図は、本発明による実施例１である半導体装置に搭
載されている半導体ベレットを示す概略部分断面図であ
り、第２図は、上記半導体装置を示す概略断面図である
。

本実施例１の半導体装置は、いわゆるチップキャリア型
パッケージを備えた°ものである。すなわち、アルミナ
からなるパッケージ基牟反ｌの底部に金−シリコン共晶
２を介して半導体ペレット３が接合されている。この半
導体ペレット３のポンディングパッド（図示せず）とパ
ッケージ基板１を貫通してその裏面に延在されているメ
タライズ層４の内端部とは、金等のワイヤ５を介して電
気的に接続されている。そして、上記半導体ペレット３
は、パフケージ基板ｌの枠部上面に低融点ガラス６を介
して接合されたアルミナからなるキャップ７により気密
封止されている。

第１図は、上記半導体ペレット３に形成されている、い
わゆるＭ　Ｅ　Ｓ　（Ｍｅｔａｌ　Ｓｅｍ１ｃｏｎｄｕ
ｃｔｏｒ）　ＦＥＴの一回路素子を拡大して示すもので
ある。本図において示される半導体ベレット３は、半導
体基板８がガリウム・ヒ素（Ｇａ−Ａｓ）単結晶からな
り、該基板７にはｎ型層のゲート９が形成され、さらに
該ゲート９の両側にはｎ″層のソース１０およびドレイ
ン１１が接触して形成されている。

上記ゲート９に形成されているゲート電極１２としては
ｎ型層上面に直に接触されたモリブデン（Ｍｏ）１２ａ
およびその上に被着されたタングステン（Ｗ）１２ｂの
二層構造のショットキ電極が形成されている。また、上
記ソース１０およびドレイン１１には、それぞれソース
電極１０ａおよびｌｌａが半導体基板８に被着されたシ
リコン酸化膜１３の所定穿孔部に形成されている。上記
両電極１０ａおよびｌｌａは、ｎ″″層上面に順次金−
ゲルマニウム（，６，ｕ−Ｇｅ）　、ニッケル（Ｎｉ）
および金（Ａｕ）を積層した三Ｊｉ（図示せず）で形成
されている。

前記のソース電極１０ａおよびドレイン電極１１ａは、
内部配線層１４を介して電気的に接続されており、該内
部配線層１４は半導体ペレット３の上面全体にわたって
形成されているシリコン酸化膜１５により保護されてい
る。上記内部配線層１４は、シリコン酸化膜１３および
１５との接着性が良いモリブデン（Ｍｏ）／金（Ａｕ）
／モリブデン（ＭＯ）の三層（図示せず）で形成されて
いる。

第３図は、本実施例１に示す半導体ペレットの製造工程
の概略をその部分断面図で示すものである。

第３図（ａ）は、ゲート電極１２をエツチング形成する
際のマスクであるレジストパターン１６を形成する工程
を示す部分断面図である。本図におけるレジストパター
ン１６のパターニングは、次のようにして行われる。す
なわち、予めＳｉ゛イオンを打ち込んでｎ型層１７が形
成されたガリウム・ヒ素（Ｑａ−Ａｓ）ｊｆｋ結晶から
なる半導体基板８の上面全体にスパッタ法等によりモリ
ブデン（Ｍｏ）層１８、その上面にスパッタ法等により
タングステン（Ｗ）層１９を形成し、さらに該タングス
テン層１９の上面にＣＶＤ法等によりシリコン酸化膜２
０を形成する。次いで、シリコン酸化膜２０の上面全体
にレジスト層（図示せず）を形成し、露光・現像を行っ
て、前記レジストパターン１６が形成される。

第３図（ｂｌは、イオン打込工程を示す部分断面図であ
る。すなわち、上記同図ｆａｔに示すレジストパターン
１６をマスクとしてドライエツチングを行った後、レジ
ストパターン１６を除去することにより、本図に示すよ
うなショットキ電極を構成するモリブデン（Ｍｏ）１２
ａ、タングステン（Ｗ）１２ｂの二層構造とその上のシ
リコン酸化膜２０ａとが同形状で形成される。その後、
図示するような形状の新たなレジスト層２１を形成し、
該レジストＦ１２１と上記シリコン酸化膜２０ａとをマ
スクとしてシリコンイオン（Ｓｉ’）を半導体基板８に
打ち込む。次いで、約８００℃に加熱してシリコンイオ
ンの拡散処理を行うことにより、ソース１０およびドレ
イン１１を構成する０４層が形成される。なお、上記ド
ライエツチングでは、シリコン酸化膜２０はトリフルオ
ロメタン（ＣＨＦ３）等が、またモリブデン７１１８お
よびタングステン層１９は三フッ化窒素等のフッ素系の
エツチングガスとして使用することができる。

第３図（Ｃ１は、シリコン酸化膜の形成工程を示す部分
断面図である。すなわち、同図（ｂｌに示すレジスト層
２１およびタングステン１２ｂの上のシリコン酸化膜２
０ａを除去した後、全面に絶縁膜であるシリコン酸化膜
１３をＣＶＤ法で形成したものである。

第３図Ｆｄｌは、ソース電極１０ａおよびドレイン電極
１１ａを形成する工程を示す部分断面図である。すなわ
ち、同図（Ｃ１に示すソース１０およびドレイン１１の
上部のシリコン酸化膜１３に穿孔部を形成し、該穿孔部
に露出されたｎ″層上面に、金−ゲルマニウム、ニッケ
ルおよび金を順次蒸着することにより上記電極１０ａお
よびｌｌａが形成される。

上記電１１０ａおよびｌｌａの形成が完了した後、内部
配線１４を蒸着法等で、さらにその上にシリコン酸化膜
１５をＣＶＤ法等で形成することにより、前記第１図に
示す本実施例における半導体ペレット３が完成されるも
のである。

本実施例においては、前記の如くゲート電極が第一層を
モリブデン１２ａ、第二層をタングステンとする二層構
造のショットキ電極として形成されたものである。この
ようなショットキ電極にすることにより、ガリウム・ヒ
素基板に対するドライエツチング選択性の高い（基板を
エツチングし難い）フッ素系のエツチングガスを使用す
ることができる。また、上記電極構造にすることにより
、前記シリコンイオンの拡散処理における８００℃前後
の高温に加熱しても、タングステン単独で形成する場合
のようにショットキダイオードが破壊されることを防止
できる。そして、高温処理に対して耐性を有しているた
め、ゲート電極の電気抵抗が増大することも防止できる
。

したがって、本実施例１の半導体装置には、加工精度が
高く、かつ電気特性の安定したショットキ電極を備えた
半導体ペレット３が搭載されているものであり、該半導
体装置はその信頬性向上が達成されているものである。

〔実施例２〕 第４図は、本発明による実施例２である半導体装置に搭
載されている半導体ペレットを示す部分断面図である。

本実施例２においては、半導体ペレツト３に形成されて
いるＭＥＳ　　ＦＥＴのゲート電極１２が、タングステ
ン−モリブデン（Ｗ−Ｍｏ）合金で形成されたショット
キ電極である点のみが、前記実施例１の場合と異なるも
のである。

本実施例におけるゲート電極１２は、前記実施例１にお
けるモリブデンＦ１１８およびタングステン層１９の形
成工程において、タングステンとモリブデンとをｃｏ−
ｓｐｕｔｔｅｒ法等により同時堆積することにより、他
は実施例１と同様に形成することができる。また、ゲー
ト電極１２をタングステン−モリブデンの合金で形成す
ることにより、実施例１と同様の効果が得られるもので
ある。

〔効果〕

（ｌ）、ショットキ電極をタングステンおよびモリブデ
ンを材料として形成することにより、フッ素系のエツチ
ングガスを用いて精度の高いドライエツチングを行うこ
とができる。

（２）、前記＋１１に示すショットキ電極とすることに
より、高温加熱処理を行ってもショットキダイオードの
破壊を防止できるので、安定した電気特性のショットキ
電極を形成することができる。

（３）、前記＋１１に示すショットキ電極とすることに
より、高温加熱処理を行ってもゲート電極の電気抵抗が
大きくなることを防止できる。

（４）、前記＋１１．　＋２１および（３）により、信
頼性の高いＭＥＳＦＥＴを備えた半導体ペレットを形成
することができる。

（５）、ショットキ電極を半導体基板の上面にモリブデ
ン、その上にタングステンを積層した二層構造にするこ
とにより、直接モリブデンの特性を活かすことができる
ので、該電極を備えた半導体ペレットの信頼性を向上さ
せることができる。

（６）、ショットキ電極をタングステン−モリブデン合
金で形成することにより、タングステンの高温耐性を向
上させることができるので、該電極を備えた半導体ペレ
ットの信頼性を向上させることができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、実施例ではショットキ電極をゲート電極とし
て利用したＭＥＳ　　ＦＥＴの例について説明したが、
これに限るものでなく、ショットキ電極で構成される回
路素子であれば如何なるものについても適用できるもの
である。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるチップキャリア半導
体装置に適用した場合について説明したが、それに限定
されるものではなく、たとえば、樹脂パッケージからな
るＤＩＰ型半導体装置等、その材質およびパッケージ型
式に関係なく全ての半導体装置に適用して有効な技術で
ある。

【図面の簡単な説明】

第１図は、本発明による実施例１である半導体装置に搭
載されている半導体ペレットの拡大部分断面図、 第２図は、上記半導体装置を示す概略断面図、第３図（
ａｌは、ゲート電極をエツチング形成する際のマスクで
あるレジストパターンを形成する部分断面図、 第３図中）は、イオン打込工程を示す部分断面図、第３
図ｔｅｌは、シリコン酸化膜の形成工程を示す部分断面
図、 第３図ｆｄ＋は、ソース電極およびドレイン電極を形成
する工程を示す部分断面図、 第４図は、本発明による実施例２である半導体装置に搭
載されている半導体ペレットを示す部分断面図である。 ｌ・・・パッケージ基板、２・・・金−シリコン共晶、
３・・・半導体ペレット、４・・・メタライズ層、５・
・・ワイヤ、６・・・低融点ガラス、７・・・キャンプ
、８・・・半導体基板、９・・・ゲート、１０・・・ソ
ース、１０ａ・・・ソース電極、１１・・・ドレイン、
ｌｌａ・・・ソース１を掻、１２・・・ゲート電極、１
２ａ・・・モリブデン（Ｍｏ）、１２ｂ・・・タングス
テン（Ｗ）　、１３・・・シリコン共晶化１Ｎ！、１４
・・・内部配線層、１５・・・シリコン酸化膜、１６・
・・レジストパターン、１７・・・ｎ型層、１８・・・
モリブデン層、１９・・・タングステン層、２０・・・
シリコン酸化膜、２１・・・レジスト層。 第　　１　　図 第　　２　　図 第　　４　　図

Claims (1)

1. 【特許請求の範囲】 １、タングステンおよびモリブデンからなるショットキ
   電極が形成された半導体ペレットを備えてなる半導体装
   置。 ２、半導体ペレットがガリウム・ヒ素単結晶からなる半
   導体基板で形成されていることを特徴とする特許請求の
   範囲第１項記載の半導体装置。 ３、ショットキ電極がタングステン−モリブデン合金か
   らなることを特徴とする特許請求の範囲第１項記載の半
   導体装置。 ４、ショットキ電極が半導体基板上にモリブデン層、そ
   の上にタングステン層が形成された二層構造であること
   を特徴とする特許請求の範囲第１項記載の半導体装置。