JP2003243323A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JP2003243323A JP2003243323A JP2002140864A JP2002140864A JP2003243323A JP 2003243323 A JP2003243323 A JP 2003243323A JP 2002140864 A JP2002140864 A JP 2002140864A JP 2002140864 A JP2002140864 A JP 2002140864A JP 2003243323 A JP2003243323 A JP 2003243323A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- sic
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 150000001247 metal acetylides Chemical class 0.000 claims abstract description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 35
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 239000002245 particle Substances 0.000 claims description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 238000000992 sputter etching Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000005245 sintering Methods 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 118
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 89
- 229910010271 silicon carbide Inorganic materials 0.000 description 89
- 239000010931 gold Substances 0.000 description 62
- 239000010936 titanium Substances 0.000 description 52
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 22
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 238000010894 electron beam technology Methods 0.000 description 11
- 238000007747 plating Methods 0.000 description 10
- 206010040844 Skin exfoliation Diseases 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 229910001151 AlNi Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910017750 AgSn Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910020658 PbSn Inorganic materials 0.000 description 1
- 101150071746 Pbsn gene Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 電極パッド及び配線と電極とを良好に接着さ
せ、高電圧下で大電流での駆動が可能なＳｉＣからなる
半導体素子及びその製造方法を提供する。 【解決手段】 半導体素子は、ＳｉＣ基板１と、ＳｉＣ
基板１の上に設けられたＳｉＣ層２と、ＳｉＣ層２の上
に順に設けられたショットキー電極７及び上面電極パッ
ド４と、ＳｉＣ基板１の裏面上に設けられたＮｉからな
るオーミック電極３と、オーミック電極３の上に設けら
れ、Ｔｉ層５とＡｕ層６とからなる裏面電極パッド１４
とを備えている。オーミック電極３の上面にはＮｉ炭化
物を除去する処理が施されているため、Ｔｉ層５との接
着が強固となっている。これにより、オーミック電極３
において接触不良による抵抗の増大を抑制することがで
きる。
せ、高電圧下で大電流での駆動が可能なＳｉＣからなる
半導体素子及びその製造方法を提供する。 【解決手段】 半導体素子は、ＳｉＣ基板１と、ＳｉＣ
基板１の上に設けられたＳｉＣ層２と、ＳｉＣ層２の上
に順に設けられたショットキー電極７及び上面電極パッ
ド４と、ＳｉＣ基板１の裏面上に設けられたＮｉからな
るオーミック電極３と、オーミック電極３の上に設けら
れ、Ｔｉ層５とＡｕ層６とからなる裏面電極パッド１４
とを備えている。オーミック電極３の上面にはＮｉ炭化
物を除去する処理が施されているため、Ｔｉ層５との接
着が強固となっている。これにより、オーミック電極３
において接触不良による抵抗の増大を抑制することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳｉＣを用いた半
導体素子及びその製造方法に関し、特に半導体素子の電
極構造及びその製造方法に関する。
導体素子及びその製造方法に関し、特に半導体素子の電
極構造及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子の高速動作化及び高機能化を
目指して、シリコン（珪素、Ｓｉ）以外の半導体材料の
研究、開発が世界的に進められている。
目指して、シリコン（珪素、Ｓｉ）以外の半導体材料の
研究、開発が世界的に進められている。
【０００３】炭化珪素（シリコンカーバイド、ＳｉＣ）
は、半導体素子の新材料の１つであり、Ｓｉに比べてバ
ンドギャップが大きいことから、次世代のパワーデバイ
スや高周波デバイス、高温動作デバイス等への応用が期
待されている材料である。この他にも、ＳｉＣを構成材
料として用いたショットキーダイオード，ＭＯＳＦＥ
Ｔ，バイポーラトランジスタなどの耐環境素子や、高速
に動作し、且つ高利得のヘテロジャンクションバイポー
ラトランジスタ（ＨＢＴ）などの研究がなされており、
これらの素子の動作が実際に確認されている。
は、半導体素子の新材料の１つであり、Ｓｉに比べてバ
ンドギャップが大きいことから、次世代のパワーデバイ
スや高周波デバイス、高温動作デバイス等への応用が期
待されている材料である。この他にも、ＳｉＣを構成材
料として用いたショットキーダイオード，ＭＯＳＦＥ
Ｔ，バイポーラトランジスタなどの耐環境素子や、高速
に動作し、且つ高利得のヘテロジャンクションバイポー
ラトランジスタ（ＨＢＴ）などの研究がなされており、
これらの素子の動作が実際に確認されている。
【０００４】これらのＳｉＣを用いた半導体素子（以
下、「ＳｉＣ半導体素子」と称する）の電極部は、Ｓｉ
Ｃ層の上にＮｉ等からなるコンタクト電極を設け、その
上にＡｌ（アルミニウム），Ｍｏ（モリブデン），Ｔｉ
（チタン）等からなる電極パッドを設けるか、電極に直
接配線を接続するかどちらかの構造をとることが多い。
下、「ＳｉＣ半導体素子」と称する）の電極部は、Ｓｉ
Ｃ層の上にＮｉ等からなるコンタクト電極を設け、その
上にＡｌ（アルミニウム），Ｍｏ（モリブデン），Ｔｉ
（チタン）等からなる電極パッドを設けるか、電極に直
接配線を接続するかどちらかの構造をとることが多い。
【０００５】例えば、ＳｉＣを用いたショットキーダイ
オードの場合は、基板の裏面上にＮｉからなるオーミッ
ク電極が、主面側にＮｉからなるショットキー電極が、
それぞれ設けられている。電極のうちオーミック電極
は、低抵抗であることが要求されるため、Ｎｉを基板に
蒸着させた後に、シンター（熱アニーリング）処理を施
すことにより形成される。このシンター処理により、基
板のＳｉＣと電極のＮｉが反応し、基板と電極との界面
付近にＮｉシリサイドが形成されるので、接触抵抗を小
さくすることができるのである。このとき、シンター処
理の時間を長くすると、電極全体がシリサイド化される
こともある。
オードの場合は、基板の裏面上にＮｉからなるオーミッ
ク電極が、主面側にＮｉからなるショットキー電極が、
それぞれ設けられている。電極のうちオーミック電極
は、低抵抗であることが要求されるため、Ｎｉを基板に
蒸着させた後に、シンター（熱アニーリング）処理を施
すことにより形成される。このシンター処理により、基
板のＳｉＣと電極のＮｉが反応し、基板と電極との界面
付近にＮｉシリサイドが形成されるので、接触抵抗を小
さくすることができるのである。このとき、シンター処
理の時間を長くすると、電極全体がシリサイド化される
こともある。
【０００６】なお、例えばＳｉＣ半導体素子がＭＯＳＦ
ＥＴであるときには、ソース及びドレイン電極としてオ
ーミック電極を設け、その上に直接配線を形成する。
ＥＴであるときには、ソース及びドレイン電極としてオ
ーミック電極を設け、その上に直接配線を形成する。
【０００７】また、ショットキーダイオードなどの素子
を集積したチップをパッケージに実装する際には、一般
的に電極パッドをオーミック電極の上に設けてからパッ
ケージにマウントする。これにより、電極パッドと半田
材等とが均一に密着されて接触面積が増えるので抵抗を
減らすことができる。また、電極パッドによりマウント
時のストレスが緩和される。
を集積したチップをパッケージに実装する際には、一般
的に電極パッドをオーミック電極の上に設けてからパッ
ケージにマウントする。これにより、電極パッドと半田
材等とが均一に密着されて接触面積が増えるので抵抗を
減らすことができる。また、電極パッドによりマウント
時のストレスが緩和される。
【０００８】なお、ＳｉＣ以外の従来の基板をマウント
するための一般的な方法として、銀（Ａｇ）ペーストを
パッケージ側に付け、その上にチップを載せた後に１５
０℃程度の低温ベークを行い硬化させる方法がある。ま
た、ＰｂＳｎ半田，ＡｇＳｎ半田，ＡｕＳｎ半田などを
用いて２００℃〜３００℃に温度を上げて半田を溶融さ
せ、チップとパッケージとを密着させる方法等もある。
例えば、基板の素材がＳｉである場合には、上述の方法
でパッケージとチップが良好に接着される。
するための一般的な方法として、銀（Ａｇ）ペーストを
パッケージ側に付け、その上にチップを載せた後に１５
０℃程度の低温ベークを行い硬化させる方法がある。ま
た、ＰｂＳｎ半田，ＡｇＳｎ半田，ＡｕＳｎ半田などを
用いて２００℃〜３００℃に温度を上げて半田を溶融さ
せ、チップとパッケージとを密着させる方法等もある。
例えば、基板の素材がＳｉである場合には、上述の方法
でパッケージとチップが良好に接着される。
【０００９】
【発明が解決しようとする課題】しかしながら、ＳｉＣ
半導体素子において、従来の電極部の構造では、電極と
配線、または電極と電極パッドとの間で良好な接触を得
ることが困難であった。その理由を以下に述べる。
半導体素子において、従来の電極部の構造では、電極と
配線、または電極と電極パッドとの間で良好な接触を得
ることが困難であった。その理由を以下に述べる。
【００１０】ＳｉＣは高耐圧性と大きい移動度とが特徴
であるために、ＳｉＣ半導体素子に高電圧下で大電流を
流す場合があり、その際にＳｉを用いたチップに比べチ
ップ温度が上昇する。上述のＡｇペーストを用いたマウ
ント方法では、チップ温度が高温になると劣化を生じる
ので、ＳｉＣ半導体素子を集積したチップでは、半田や
金属バンプと電極パッドとの金属間結合を用いたマウン
ト方法がとられる。
であるために、ＳｉＣ半導体素子に高電圧下で大電流を
流す場合があり、その際にＳｉを用いたチップに比べチ
ップ温度が上昇する。上述のＡｇペーストを用いたマウ
ント方法では、チップ温度が高温になると劣化を生じる
ので、ＳｉＣ半導体素子を集積したチップでは、半田や
金属バンプと電極パッドとの金属間結合を用いたマウン
ト方法がとられる。
【００１１】一方、ＳｉＣ半導体の、特にオーミック電
極においては、電極となる金属膜を蒸着させた後にシン
ター（アニーリング）を施すため、電極の上面にまで金
属炭化物，金属酸化物及び炭素などが生じてしまう。
極においては、電極となる金属膜を蒸着させた後にシン
ター（アニーリング）を施すため、電極の上面にまで金
属炭化物，金属酸化物及び炭素などが生じてしまう。
【００１２】これらの金属炭化物及び金属酸化物は半田
との密着性が非常に悪いので、上述の半田を用いたマウ
ント方法では、マウント後にパッケージとチップとが剥
離しやすくなる、という不具合が生じる。また、完全に
剥離せず、部分的に密着している場合でも、電流集中が
生じることなどにより素子実装後の放熱不良を起こしや
すくなり、素子特性の劣化を招く。
との密着性が非常に悪いので、上述の半田を用いたマウ
ント方法では、マウント後にパッケージとチップとが剥
離しやすくなる、という不具合が生じる。また、完全に
剥離せず、部分的に密着している場合でも、電流集中が
生じることなどにより素子実装後の放熱不良を起こしや
すくなり、素子特性の劣化を招く。
【００１３】なお、金属炭化物が電極の上面に生じるの
は、ＳｉＣ中の炭素が非常に拡散しやすいためであり、
ＳｉＣ半導体素子に固有の現象である。
は、ＳｉＣ中の炭素が非常に拡散しやすいためであり、
ＳｉＣ半導体素子に固有の現象である。
【００１４】このように、従来のＳｉＣ半導体素子にお
いては、Ｓｉを用いた半導体素子とは異なり、電極と配
線、または電極と電極パッドとの間の良好な接触を得る
のが困難であったために、上述の不具合を招いていた。
いては、Ｓｉを用いた半導体素子とは異なり、電極と配
線、または電極と電極パッドとの間の良好な接触を得る
のが困難であったために、上述の不具合を招いていた。
【００１５】本発明の目的は、電極パッド及び配線と電
極とを良好に接着させ、高電圧下で大電流での駆動が可
能なＳｉＣからなる半導体素子及びその製造方法を提供
することにある。
極とを良好に接着させ、高電圧下で大電流での駆動が可
能なＳｉＣからなる半導体素子及びその製造方法を提供
することにある。
【００１６】
【課題を解決するための手段】本発明の半導体素子は、
ＳｉＣ層と、上記ＳｉＣ層の上に設けられたオーミック
電極とを備えた半導体素子であって、上記オーミック電
極の上面上に生じた上記金属の炭化物または炭素粒子を
除去する処理が施されている。
ＳｉＣ層と、上記ＳｉＣ層の上に設けられたオーミック
電極とを備えた半導体素子であって、上記オーミック電
極の上面上に生じた上記金属の炭化物または炭素粒子を
除去する処理が施されている。
【００１７】これにより、オーミック電極の上面上の金
属炭化物及び炭素粒子が除去されているので、例えばオ
ーミック電極の上面上に配線または電極パッドを設ける
場合、オーミック電極と該配線または該電極パッドとを
良好に接着させることができる。そのため、接着部分の
剥離に伴って起こる電界集中による放熱不良や、接続不
良などの不具合を防ぐことができる。
属炭化物及び炭素粒子が除去されているので、例えばオ
ーミック電極の上面上に配線または電極パッドを設ける
場合、オーミック電極と該配線または該電極パッドとを
良好に接着させることができる。そのため、接着部分の
剥離に伴って起こる電界集中による放熱不良や、接続不
良などの不具合を防ぐことができる。
【００１８】上記オーミック電極は、その上面上に生じ
た金属酸化物を除去する処理をさらに施されていること
により、例えばオーミック電極の上面上に配線または電
極パッドを設ける場合、オーミック電極と該配線または
該電極パッドとをさらに良好に接着させることができ
る。
た金属酸化物を除去する処理をさらに施されていること
により、例えばオーミック電極の上面上に配線または電
極パッドを設ける場合、オーミック電極と該配線または
該電極パッドとをさらに良好に接着させることができ
る。
【００１９】上記オーミック電極は、主としてＮｉから
なっていることにより、ＳｉＣ層との接合部にＮｉシリ
サイドが形成されるので、接触抵抗が大きく低減され
る。
なっていることにより、ＳｉＣ層との接合部にＮｉシリ
サイドが形成されるので、接触抵抗が大きく低減され
る。
【００２０】上記オーミック電極の上に設けられたＴｉ
またはＴｉ化合物を含む第１の金属層を有する電極パッ
ドをさらに備えていることにより、例えば本発明の半導
体素子を集積したチップをパッケージに搭載する際に、
オーミック電極をパッケージ側の端子に接続することが
できる。ここで、オーミック電極の上面には、上記金属
の炭化物または炭素粒子を除去する処理が施されている
ので、オーミック電極と電極パッドとが良好に接着され
る。
またはＴｉ化合物を含む第１の金属層を有する電極パッ
ドをさらに備えていることにより、例えば本発明の半導
体素子を集積したチップをパッケージに搭載する際に、
オーミック電極をパッケージ側の端子に接続することが
できる。ここで、オーミック電極の上面には、上記金属
の炭化物または炭素粒子を除去する処理が施されている
ので、オーミック電極と電極パッドとが良好に接着され
る。
【００２１】上記電極パッドは、Ａｕからなり、上記第
１の金属層の上に設けられた第２の金属層をさらに有す
ることにより、例えば本発明の半導体素子を集積したチ
ップをパッケージに搭載する際に、電極とパッケージ側
の端子との間の抵抗を低減することができる。また、第
１の金属層はＴｉからなるので、第２の金属層のＡｕが
オーミック電極に拡散することを防ぎ、その結果として
電気的特性が変化することを防いでいる。
１の金属層の上に設けられた第２の金属層をさらに有す
ることにより、例えば本発明の半導体素子を集積したチ
ップをパッケージに搭載する際に、電極とパッケージ側
の端子との間の抵抗を低減することができる。また、第
１の金属層はＴｉからなるので、第２の金属層のＡｕが
オーミック電極に拡散することを防ぎ、その結果として
電気的特性が変化することを防いでいる。
【００２２】上記オーミック電極の上にＴｉ，Ａｌ，Ｃ
ｕ及びＷのうちの少なくとも１つからなる配線がさらに
設けられていることにより、オーミック電極と配線との
接触抵抗及び配線内部での抵抗が小さい半導体素子が実
現される。なお、オーミック電極の上面上から金属炭化
物や炭素粒子が除去されているので、オーミック電極と
配線とが良好に接着され、接着部分での断線や接続不良
による抵抗の増大を防ぐことができる。
ｕ及びＷのうちの少なくとも１つからなる配線がさらに
設けられていることにより、オーミック電極と配線との
接触抵抗及び配線内部での抵抗が小さい半導体素子が実
現される。なお、オーミック電極の上面上から金属炭化
物や炭素粒子が除去されているので、オーミック電極と
配線とが良好に接着され、接着部分での断線や接続不良
による抵抗の増大を防ぐことができる。
【００２３】また、上記ＳｉＣ層は、上記ＳｉＣ基板
と、上記ＳｉＣ基板上に設けられたＳｉＣからなるエピ
タキシャル成長層とから構成されており、上記エピタキ
シャル成長層の上に主として金属からなるショットキー
電極をさらに備えていることにより、例えば、本発明の
半導体素子を集積したチップを実装する際に、パッケー
ジの端子と各電極とが良好に接着される。
と、上記ＳｉＣ基板上に設けられたＳｉＣからなるエピ
タキシャル成長層とから構成されており、上記エピタキ
シャル成長層の上に主として金属からなるショットキー
電極をさらに備えていることにより、例えば、本発明の
半導体素子を集積したチップを実装する際に、パッケー
ジの端子と各電極とが良好に接着される。
【００２４】また、上記ショットキー電極がＮｉからな
り、上記ショットキー電極の上に、ＴｉまたはＴｉを含
む第３の金属層と、上記第３の金属層の上に設けられた
Ａｕからなる第４の金属層とをさらに備えることによ
り、例えばショットキー電極を外部の端子に接続する際
に、接触抵抗を低減することができる。また、ショット
キー電極と第４の金属層との間にＴｉからなる第３の金
属層が挟まれているため、第４の金属層に含まれるＡｕ
がショットキー電極に拡散し、電気的特性が変化するこ
とが防止されている。
り、上記ショットキー電極の上に、ＴｉまたはＴｉを含
む第３の金属層と、上記第３の金属層の上に設けられた
Ａｕからなる第４の金属層とをさらに備えることによ
り、例えばショットキー電極を外部の端子に接続する際
に、接触抵抗を低減することができる。また、ショット
キー電極と第４の金属層との間にＴｉからなる第３の金
属層が挟まれているため、第４の金属層に含まれるＡｕ
がショットキー電極に拡散し、電気的特性が変化するこ
とが防止されている。
【００２５】また、上記ショットキー電極がＴｉからな
り、上記ショットキー電極の上にＡｕからなる第５の金
属層をさらに備えていてもよく、この場合にも、外部端
子との接触抵抗を低減しつつ、Ａｕのショットキー電極
への拡散が抑制されている。
り、上記ショットキー電極の上にＡｕからなる第５の金
属層をさらに備えていてもよく、この場合にも、外部端
子との接触抵抗を低減しつつ、Ａｕのショットキー電極
への拡散が抑制されている。
【００２６】次に、本発明の半導体素子の製造方法は、
ＳｉＣ層と、上記ＳｉＣ層の上に設けられ、主として金
属からなる電極とを備えた半導体素子の製造方法であっ
て、上記ＳｉＣ層の上に上記電極を形成する工程（ａ）
と、上記電極の上面上に生じた上記金属の炭化物または
炭素粒子を除去する工程（ｂ）とを含んでいる。
ＳｉＣ層と、上記ＳｉＣ層の上に設けられ、主として金
属からなる電極とを備えた半導体素子の製造方法であっ
て、上記ＳｉＣ層の上に上記電極を形成する工程（ａ）
と、上記電極の上面上に生じた上記金属の炭化物または
炭素粒子を除去する工程（ｂ）とを含んでいる。
【００２７】この方法により、上記工程（ｂ）では、電
極の上面上から上記金属の炭化物または炭素粒子が除去
されているので、例えば電極上に配線や電極パッドを設
ける場合に、電極と該配線及び該電極パッドとが良好に
接着し、剥離が起こりにくくなる。この結果、動作時の
接続不良及び放熱不良などの発生が抑制された、信頼性
の高い半導体素子を製造することができる。
極の上面上から上記金属の炭化物または炭素粒子が除去
されているので、例えば電極上に配線や電極パッドを設
ける場合に、電極と該配線及び該電極パッドとが良好に
接着し、剥離が起こりにくくなる。この結果、動作時の
接続不良及び放熱不良などの発生が抑制された、信頼性
の高い半導体素子を製造することができる。
【００２８】また、上記電極はオーミック電極であり、
上記工程（ａ）の後、上記工程（ｂ）の前に、シンター
処理により上記ＳｉＣ層上面と上記電極の裏面をオーミ
ック接触させる工程をさらに含むことにより、例えば電
極上に配線や電極パッドを設ける場合に、電極と該配線
及び該電極パッドとが良好に接着し、剥離が起こりにく
くなる。特に、シンター処理によりＳｉＣ層中の炭素が
オーミック電極中に拡散し、オーミック電極の上面上で
金属炭化物や炭素粒子が析出するため、該金属炭化物及
び該炭素粒子を除去することで、接続不良及び放熱不良
などの発生が顕著に抑制される。
上記工程（ａ）の後、上記工程（ｂ）の前に、シンター
処理により上記ＳｉＣ層上面と上記電極の裏面をオーミ
ック接触させる工程をさらに含むことにより、例えば電
極上に配線や電極パッドを設ける場合に、電極と該配線
及び該電極パッドとが良好に接着し、剥離が起こりにく
くなる。特に、シンター処理によりＳｉＣ層中の炭素が
オーミック電極中に拡散し、オーミック電極の上面上で
金属炭化物や炭素粒子が析出するため、該金属炭化物及
び該炭素粒子を除去することで、接続不良及び放熱不良
などの発生が顕著に抑制される。
【００２９】上記工程（ｂ）では、プラズマエッチング
によって炭化物または炭素粒子を除去することにより、
効果的に電極の上面上の炭化物及び炭素粒子を除去する
ことができる。
によって炭化物または炭素粒子を除去することにより、
効果的に電極の上面上の炭化物及び炭素粒子を除去する
ことができる。
【００３０】上記プラズマエッチングは、酸素ガスまた
はアルゴンガスを含む雰囲気中で行なうことにより、よ
り効果的に電極の上面上の炭化物及び炭素粒子を除去す
ることができる。具体的には、酸素ガスを用いる場合
は、炭素分をＣＯあるいはＣＯ 2 に変化させることによ
り除去することができる。アルゴンガスを用いる場合
は、物理的に電極上面部をエッチングすることで炭素分
や炭素等により変質した層を除去することができる。
はアルゴンガスを含む雰囲気中で行なうことにより、よ
り効果的に電極の上面上の炭化物及び炭素粒子を除去す
ることができる。具体的には、酸素ガスを用いる場合
は、炭素分をＣＯあるいはＣＯ 2 に変化させることによ
り除去することができる。アルゴンガスを用いる場合
は、物理的に電極上面部をエッチングすることで炭素分
や炭素等により変質した層を除去することができる。
【００３１】また、上記工程（ｂ）では、アルゴンイオ
ンミリングによって炭化物及び炭素粒子を除去すること
もできる。この方法によっても、アルゴンガスを用いた
プラズマエッチングと同様、物理的に電極上面部をエッ
チングすることで炭素分を除去することができる。
ンミリングによって炭化物及び炭素粒子を除去すること
もできる。この方法によっても、アルゴンガスを用いた
プラズマエッチングと同様、物理的に電極上面部をエッ
チングすることで炭素分を除去することができる。
【００３２】上記工程（ｂ）は、酸素ガス雰囲気中でプ
ラズマエッチングを行なう工程（ｂ１）と、上記工程
（ｂ１）により上記電極の表面に生じた酸化物を除去す
る工程（ｂ２）とを含むことにより、工程（ｂ１）では
金属炭化物などが除去され、工程（ｂ２）では工程（ｂ
１）により生じた酸化物が除去されるので、電極パッド
や配線と良好に接着できる電極を製造することが可能と
なる。
ラズマエッチングを行なう工程（ｂ１）と、上記工程
（ｂ１）により上記電極の表面に生じた酸化物を除去す
る工程（ｂ２）とを含むことにより、工程（ｂ１）では
金属炭化物などが除去され、工程（ｂ２）では工程（ｂ
１）により生じた酸化物が除去されるので、電極パッド
や配線と良好に接着できる電極を製造することが可能と
なる。
【００３３】上記工程（ｂ２）は、不活性ガス雰囲気中
で行うプラズマエッチングであることにより、効果的に
電極表面の酸化物を除去することができる。
で行うプラズマエッチングであることにより、効果的に
電極表面の酸化物を除去することができる。
【００３４】また、上記工程（ｂ２）は、ウェットエッ
チングであってもよい。
チングであってもよい。
【００３５】あるいは、上記工程（ｂ２）は、不活性原
子のイオンビームによるイオンミリングであってもよ
い。
子のイオンビームによるイオンミリングであってもよ
い。
【００３６】
【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態として、電極部分の構造を改良したＳｉＣシ
ョットキーダイオードについて説明する。
の実施形態として、電極部分の構造を改良したＳｉＣシ
ョットキーダイオードについて説明する。
【００３７】図１は、本実施形態に係るＳｉＣショット
キーダイオードの構造を示す断面図である。なお、以下
の説明で、基板の主面とは、ショットキー電極側の面を
指し、裏面とは、主面と対向する面、つまりオーミック
電極側の面を指すものとする。
キーダイオードの構造を示す断面図である。なお、以下
の説明で、基板の主面とは、ショットキー電極側の面を
指し、裏面とは、主面と対向する面、つまりオーミック
電極側の面を指すものとする。
【００３８】図１に示すように、本実施形態のＳｉＣシ
ョットキーダイオードは、ｎ型のＳｉＣ基板１と、Ｓｉ
Ｃ基板１の主面上にエピタキシャル成長された厚さ１０
μｍのＳｉＣ層２と、ＳｉＣ層２の上に設けられ、Ｎｉ
からなる厚さ２００ｎｍのショットキー電極７と、ショ
ットキー電極７の上に設けられた上面電極パッド４と、
上面電極パッド４の上に設けられた厚さ０．５−３μｍ
のＡｕからなるＡｕメッキ層１１と、ＳｉＣ層２のうち
ショットキー電極７の両側方の領域に設けられ、例えば
ｐ型のＳｉＣからなるガードリング１３と、ガードリン
グ１３の上に設けられたＳｉＯ2 膜１２と、ＳｉＣ基板
１の裏面上に設けられたＮｉからなる厚さ２００ｎｍの
オーミック電極３と、オーミック電極３の上に設けられ
た裏面電極パッド１４とを備えている。
ョットキーダイオードは、ｎ型のＳｉＣ基板１と、Ｓｉ
Ｃ基板１の主面上にエピタキシャル成長された厚さ１０
μｍのＳｉＣ層２と、ＳｉＣ層２の上に設けられ、Ｎｉ
からなる厚さ２００ｎｍのショットキー電極７と、ショ
ットキー電極７の上に設けられた上面電極パッド４と、
上面電極パッド４の上に設けられた厚さ０．５−３μｍ
のＡｕからなるＡｕメッキ層１１と、ＳｉＣ層２のうち
ショットキー電極７の両側方の領域に設けられ、例えば
ｐ型のＳｉＣからなるガードリング１３と、ガードリン
グ１３の上に設けられたＳｉＯ2 膜１２と、ＳｉＣ基板
１の裏面上に設けられたＮｉからなる厚さ２００ｎｍの
オーミック電極３と、オーミック電極３の上に設けられ
た裏面電極パッド１４とを備えている。
【００３９】また、上面電極パッド４は、ショットキー
電極側から順に、厚さ５０ｎｍのＴｉ（チタン）からな
る第１のＴｉ層９と、厚さ１００ｎｍのＡｕ（金）から
なる第１のＡｕ層１０とから構成されている。そして、
裏面電極パッド１４は、オーミック電極３の上に設けら
れた厚さ１００ｎｍのＴｉからなる第２のＴｉ層５と、
厚さ４００ｎｍのＡｕからなる第２のＡｕ層６とから構
成されている。なお、ＳｉＣ層２には低濃度のｎ型不純
物が含まれている。
電極側から順に、厚さ５０ｎｍのＴｉ（チタン）からな
る第１のＴｉ層９と、厚さ１００ｎｍのＡｕ（金）から
なる第１のＡｕ層１０とから構成されている。そして、
裏面電極パッド１４は、オーミック電極３の上に設けら
れた厚さ１００ｎｍのＴｉからなる第２のＴｉ層５と、
厚さ４００ｎｍのＡｕからなる第２のＡｕ層６とから構
成されている。なお、ＳｉＣ層２には低濃度のｎ型不純
物が含まれている。
【００４０】本実施形態のショットキーダイオードの最
大の特徴は、オーミック電極３と裏面電極パッド１４と
の接触面からＮｉ炭化物やＮｉ酸化物が除かれているこ
とである。このため、オーミック電極３と裏面電極パッ
ド１４とが強固に接着しており、このショットキーダイ
オードを載せたチップ（またはウェハ）をパッケージに
マウントした後に、チップがパッケージから剥離するの
を防止することができる。この結果、実装後の本ショッ
トキーダイオードでは、動作時の電界集中が抑制され、
放熱不良などの不具合も抑制されている。
大の特徴は、オーミック電極３と裏面電極パッド１４と
の接触面からＮｉ炭化物やＮｉ酸化物が除かれているこ
とである。このため、オーミック電極３と裏面電極パッ
ド１４とが強固に接着しており、このショットキーダイ
オードを載せたチップ（またはウェハ）をパッケージに
マウントした後に、チップがパッケージから剥離するの
を防止することができる。この結果、実装後の本ショッ
トキーダイオードでは、動作時の電界集中が抑制され、
放熱不良などの不具合も抑制されている。
【００４１】また、本実施形態のショットキーダイオー
ドにおいて、オーミック電極３の上に設けられた裏面電
極パッド１４は、実装の際にパッケージとチップとを良
好に接着させるためのものである。具体的な構成として
は、ＮｉとＡｕとを直接接続すると剥離しやすくなるの
で、ショットキー電極７と第１のＡｕ層１０との間に第
１のＴｉ層９が設けられている。同様に、オーミック電
極３と第２のＡｕ層６との間に第２のＴｉ層５が設けら
れている。このような電極構造により、本実施形態のシ
ョットキーダイオードにおいては、チップのパッケージ
からの剥離がさらに起こりにくくなっている。
ドにおいて、オーミック電極３の上に設けられた裏面電
極パッド１４は、実装の際にパッケージとチップとを良
好に接着させるためのものである。具体的な構成として
は、ＮｉとＡｕとを直接接続すると剥離しやすくなるの
で、ショットキー電極７と第１のＡｕ層１０との間に第
１のＴｉ層９が設けられている。同様に、オーミック電
極３と第２のＡｕ層６との間に第２のＴｉ層５が設けら
れている。このような電極構造により、本実施形態のシ
ョットキーダイオードにおいては、チップのパッケージ
からの剥離がさらに起こりにくくなっている。
【００４２】このように、本実施形態のショットキーダ
イオードは、チップのパッケージからの剥離が抑制さ
れ、信頼性が高くなっているので、ＳｉＣ本来の特性を
生かした、高電圧下で大電流による駆動を行なうことが
できる。
イオードは、チップのパッケージからの剥離が抑制さ
れ、信頼性が高くなっているので、ＳｉＣ本来の特性を
生かした、高電圧下で大電流による駆動を行なうことが
できる。
【００４３】また、上面電極パッド４の上に設けられた
Ａｕメッキ層１１は、例えばチップの上部にワイヤを設
ける際に、強度を保つためのものであり、上面電極パッ
ド４はチップとＡｕメッキ層１１との間の接着を良好に
行なうためのものである。
Ａｕメッキ層１１は、例えばチップの上部にワイヤを設
ける際に、強度を保つためのものであり、上面電極パッ
ド４はチップとＡｕメッキ層１１との間の接着を良好に
行なうためのものである。
【００４４】次に、本実施形態のショットキーダイオー
ドの製造方法について説明する。
ドの製造方法について説明する。
【００４５】図２（ａ）〜（ｄ），図３（ａ）〜
（ｃ），図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）
は、本実施形態のショットキーダイオードの製造工程を
示す断面図である。
（ｃ），図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）
は、本実施形態のショットキーダイオードの製造工程を
示す断面図である。
【００４６】まず、図２（ａ）に示す工程で、ｎ型のＳ
ｉＣ基板１を準備し、ＳｉＣ基板１の上に気相成長法
（ＣＶＤ法）により厚さ１０μｍのＳｉＣ層２をエピタ
キシャル成長する。次に、電子ビーム（ＥＢ）蒸着によ
りＳｉＣ基板１の裏面にＮｉを蒸着した後、基板を１０
００℃で５分間熱処理する。この熱処理により、ＳｉＣ
基板１とＮｉとが反応し、オーミック特性を有するオー
ミック電極３がＳｉＣ基板１の上に形成される。また、
この熱処理により、オーミック電極３の表面部には、Ｎ
ｉ酸化物，炭素粒子及びＮｉ炭化物などが生じる。
ｉＣ基板１を準備し、ＳｉＣ基板１の上に気相成長法
（ＣＶＤ法）により厚さ１０μｍのＳｉＣ層２をエピタ
キシャル成長する。次に、電子ビーム（ＥＢ）蒸着によ
りＳｉＣ基板１の裏面にＮｉを蒸着した後、基板を１０
００℃で５分間熱処理する。この熱処理により、ＳｉＣ
基板１とＮｉとが反応し、オーミック特性を有するオー
ミック電極３がＳｉＣ基板１の上に形成される。また、
この熱処理により、オーミック電極３の表面部には、Ｎ
ｉ酸化物，炭素粒子及びＮｉ炭化物などが生じる。
【００４７】次に、図２（ｂ）に示す工程で、ＳｉＣ層
２の上にＳｉＯ2 を堆積した後、パターニングして第１
のＳｉＯ2 膜２１を形成する。
２の上にＳｉＯ2 を堆積した後、パターニングして第１
のＳｉＯ2 膜２１を形成する。
【００４８】続いて、図２（ｃ）に示す工程で、第１の
ＳｉＯ2 膜２１をマスクとしてＳｉＣ層２にホウ素
（Ｂ）イオンを注入し、ガードリング１３を形成する。
このガードリング１３は、ショットキーダイオードの電
流集中を防ぐために設けられる。
ＳｉＯ2 膜２１をマスクとしてＳｉＣ層２にホウ素
（Ｂ）イオンを注入し、ガードリング１３を形成する。
このガードリング１３は、ショットキーダイオードの電
流集中を防ぐために設けられる。
【００４９】次に、図２（ｄ）に示す工程で、第１のＳ
ｉＯ2 膜２１を除去した後、基板上にＳｉＣ層を保護す
るためのＳｉＯ2 保護膜２３を形成する。
ｉＯ2 膜２１を除去した後、基板上にＳｉＣ層を保護す
るためのＳｉＯ2 保護膜２３を形成する。
【００５０】次いで、図３（ａ）に示す工程で、フォト
リソグラフィー処理及びバッファードフッ酸を用いたＳ
ｉＯ2 保護膜２３のエッチング処理を行って、ＳｉＣ層
２を露出させ、第２のＳｉＯ2 膜１２を形成する。
リソグラフィー処理及びバッファードフッ酸を用いたＳ
ｉＯ2 保護膜２３のエッチング処理を行って、ＳｉＣ層
２を露出させ、第２のＳｉＯ2 膜１２を形成する。
【００５１】続いて、図３（ｂ）に示す工程で、基板の
主面側に厚さ約２００ｎｍのＮｉをＥＢ蒸着する。その
後、アセトン洗浄のリフトオフを行ない、ＳｉＣ層２の
露出面の上にショットキー電極７を形成する。次に、シ
ョットキー電極７と基板との密着性を高めるために、３
００℃程度の熱処理を５分間行なう。
主面側に厚さ約２００ｎｍのＮｉをＥＢ蒸着する。その
後、アセトン洗浄のリフトオフを行ない、ＳｉＣ層２の
露出面の上にショットキー電極７を形成する。次に、シ
ョットキー電極７と基板との密着性を高めるために、３
００℃程度の熱処理を５分間行なう。
【００５２】次に、図３（ｃ）に示す工程で、基板をバ
ッファードフッ酸で洗浄し、露出しているショットキー
電極７の下面に生じたＮｉ酸化物を除去する。その後、
ＥＢ蒸着により基板上に厚さ５０ｎｍのＴｉ膜２６を堆
積し、次いでＴｉ膜２６の上に厚さ１００ｎｍのＡｕ膜
２７を連続的に堆積する。
ッファードフッ酸で洗浄し、露出しているショットキー
電極７の下面に生じたＮｉ酸化物を除去する。その後、
ＥＢ蒸着により基板上に厚さ５０ｎｍのＴｉ膜２６を堆
積し、次いでＴｉ膜２６の上に厚さ１００ｎｍのＡｕ膜
２７を連続的に堆積する。
【００５３】次に、図４（ａ）に示す工程で、基板上に
レジスト（図示せず）を塗布してフォトリソグラフィ処
理を行い、ショットキー電極７に平面位置及びサイズを
合わせたレジスト２４を基板上に形成する。次いで、電
着法により基板の主面側にＡｕメッキを施す。
レジスト（図示せず）を塗布してフォトリソグラフィ処
理を行い、ショットキー電極７に平面位置及びサイズを
合わせたレジスト２４を基板上に形成する。次いで、電
着法により基板の主面側にＡｕメッキを施す。
【００５４】次に、図４（ｂ）に示す工程で、レジスト
２４を除去することにより、厚さ１μｍのＡｕメッキ層
１１を形成する。ここで、Ａｕメッキ層１１の厚さは
０．５μｍ以上３μｍ以下とする。ただし、Ａｕメッキ
層１１の厚さが３μｍを越えても特に問題はない。
２４を除去することにより、厚さ１μｍのＡｕメッキ層
１１を形成する。ここで、Ａｕメッキ層１１の厚さは
０．５μｍ以上３μｍ以下とする。ただし、Ａｕメッキ
層１１の厚さが３μｍを越えても特に問題はない。
【００５５】次に、図４（ｃ）に示す工程で、オーミッ
ク電極３上のＮｉ酸化物をバッファードフッ酸で除去し
た後、Ｏ2 プラズマ２５をＳｉＣ基板１の裏面側に照射
する。Ｏ2プラズマ照射は、Ｏ2 流量を２００ｍＬ／ｍ
ｉｎ、圧力を約１．３×１０2Ｐａ（１Ｔｏｒｒ）と
し、２００Ｗで約２０分間行なう。このとき、温度は特
に設定しなくともよい。これにより、オーミック電極３
形成時のシンター処理によりオーミック電極３の裏面上
に生じたＮｉ炭化物及び炭素を除去することができる。
ク電極３上のＮｉ酸化物をバッファードフッ酸で除去し
た後、Ｏ2 プラズマ２５をＳｉＣ基板１の裏面側に照射
する。Ｏ2プラズマ照射は、Ｏ2 流量を２００ｍＬ／ｍ
ｉｎ、圧力を約１．３×１０2Ｐａ（１Ｔｏｒｒ）と
し、２００Ｗで約２０分間行なう。このとき、温度は特
に設定しなくともよい。これにより、オーミック電極３
形成時のシンター処理によりオーミック電極３の裏面上
に生じたＮｉ炭化物及び炭素を除去することができる。
【００５６】続いて、図５（ａ）に示す工程で、ＥＢ蒸
着により、オーミック電極３の上に厚さ１００ｎｍの第
２のＴｉ層５と、厚さ４００ｎｍの第２のＡｕ層６とを
順次形成する。なお、第２のＴｉ層５と第２のＡｕ層６
とは、裏面電極パッド１４を構成している。
着により、オーミック電極３の上に厚さ１００ｎｍの第
２のＴｉ層５と、厚さ４００ｎｍの第２のＡｕ層６とを
順次形成する。なお、第２のＴｉ層５と第２のＡｕ層６
とは、裏面電極パッド１４を構成している。
【００５７】次に、図５（ｂ）に示す工程で、第２のＡ
ｕ層６の上に、基板の裏面を保護するためのレジスト２
８を塗布する。
ｕ層６の上に、基板の裏面を保護するためのレジスト２
８を塗布する。
【００５８】続いて、図５（ｃ）に示す工程で、王水を
用いて、Ａｕ膜２７をエッチングし、第１のＡｕ層１０
を形成する。この時、Ｔｉは王水によりエッチングされ
ないので、Ｔｉ膜２６はエッチストッパーとして機能す
るため、ショットキー電極７が腐食されることはない。
また、Ａｕメッキ層１１も王水によりエッチングされる
が、Ａｕ膜２７に比べて膜厚が十分厚いため、Ａｕメッ
キ層１１の表層がエッチングされても問題にはならな
い。
用いて、Ａｕ膜２７をエッチングし、第１のＡｕ層１０
を形成する。この時、Ｔｉは王水によりエッチングされ
ないので、Ｔｉ膜２６はエッチストッパーとして機能す
るため、ショットキー電極７が腐食されることはない。
また、Ａｕメッキ層１１も王水によりエッチングされる
が、Ａｕ膜２７に比べて膜厚が十分厚いため、Ａｕメッ
キ層１１の表層がエッチングされても問題にはならな
い。
【００５９】次に、基板を水洗後、バッファードフッ酸
を用いてＴｉ膜２６をエッチングし、第１のＴｉ層９を
形成する。この際に、Ｔｉのエッチングレートは速いた
め、バッファードフッ酸は、ＮＨ4Ｆ：ＨＦ：Ｈ2Ｏ＝１
０：１：２０の程度に薄めたものを用いるとよい。その
後、ＳｉＣ基板の裏面を保護していたレジスト２８を除
去する。なお、第１のＡｕ層１０と第１のＴｉ層９とは
上面電極パッド４を構成する。以上の方法により、本実
施形態のショットキーダイオードが作製される。
を用いてＴｉ膜２６をエッチングし、第１のＴｉ層９を
形成する。この際に、Ｔｉのエッチングレートは速いた
め、バッファードフッ酸は、ＮＨ4Ｆ：ＨＦ：Ｈ2Ｏ＝１
０：１：２０の程度に薄めたものを用いるとよい。その
後、ＳｉＣ基板の裏面を保護していたレジスト２８を除
去する。なお、第１のＡｕ層１０と第１のＴｉ層９とは
上面電極パッド４を構成する。以上の方法により、本実
施形態のショットキーダイオードが作製される。
【００６０】本実施形態のショットキーダイオードの製
造方法において、図２（ａ）に示す工程でシンター処理
をしているため、ＳｉＣ基板１とＮｉとが反応し、Ｎｉ
シリサイド等が生成することにより、低抵抗なオーミッ
ク電極が形成される。しかも、シンター処理によってオ
ーミック電極３の表面部に析出したＮｉ炭化物や炭素を
Ｏ2プラズマ処理により除去しているため、オーミック
電極３と裏面電極パッド１４との間の接着が良好となっ
ている。なお、オーミック電極３の裏面上に析出したＮ
ｉ炭化物や炭素は、Ｏ2プラズマ照射によりＣＯやＣＯ2
となって除去される。
造方法において、図２（ａ）に示す工程でシンター処理
をしているため、ＳｉＣ基板１とＮｉとが反応し、Ｎｉ
シリサイド等が生成することにより、低抵抗なオーミッ
ク電極が形成される。しかも、シンター処理によってオ
ーミック電極３の表面部に析出したＮｉ炭化物や炭素を
Ｏ2プラズマ処理により除去しているため、オーミック
電極３と裏面電極パッド１４との間の接着が良好となっ
ている。なお、オーミック電極３の裏面上に析出したＮ
ｉ炭化物や炭素は、Ｏ2プラズマ照射によりＣＯやＣＯ2
となって除去される。
【００６１】このように、本実施形態の製造方法によれ
ば、オーミック電極３と裏面電極パッド１４との間の接
着が良好となっているため、素子の載ったチップを実装
する際にも電極とパッドとの間に剥離が生じることがな
い。そのため、本実施形態の製造方法によれば、ＳｉＣ
ショットキーダイオードを製造する際の歩留まりを向上
させることができる。
ば、オーミック電極３と裏面電極パッド１４との間の接
着が良好となっているため、素子の載ったチップを実装
する際にも電極とパッドとの間に剥離が生じることがな
い。そのため、本実施形態の製造方法によれば、ＳｉＣ
ショットキーダイオードを製造する際の歩留まりを向上
させることができる。
【００６２】また、本実施形態の方法によれば、Ｏ2プ
ラズマ照射の前にバッファードフッ酸によってオーミッ
ク電極３上面に生じるＮｉ酸化物を除去しているので、
オーミック電極３と裏面電極パッド１４との間の接着が
さらに良好な素子を作製することが可能になっている。
ラズマ照射の前にバッファードフッ酸によってオーミッ
ク電極３上面に生じるＮｉ酸化物を除去しているので、
オーミック電極３と裏面電極パッド１４との間の接着が
さらに良好な素子を作製することが可能になっている。
【００６３】また、本実施形態のショットキーダイオー
ドの製造方法において、Ａｕ膜２７の下にエッチストッ
パーとして機能するＴｉ膜２６を設けているので、図５
（ｃ）に示す工程で、容易に上面電極パッド４を形成す
ることができる。
ドの製造方法において、Ａｕ膜２７の下にエッチストッ
パーとして機能するＴｉ膜２６を設けているので、図５
（ｃ）に示す工程で、容易に上面電極パッド４を形成す
ることができる。
【００６４】なお、本実施形態の製造方法においては、
オーミック電極３上に析出した炭素または炭化物を除去
するためにＯ2プラズマ照射を行ったが、これに代え
て、Ａｒプラズマ処理や、Ａｒイオンミリングによる物
理的なエッチングを用いてもよい。また、Ｏ2 プラズマ
照射とＡｒプラズマ処理，Ａｒイオンミリングを併用す
れば炭化物のみならず有機物や金属酸化物等も除去され
るので、オーミック電極と電極パッドとの接着性をさら
に向上させることができる。この場合には、析出した炭
素及び炭化物を多く含むオーミック電極３の一部が除去
されることになる。
オーミック電極３上に析出した炭素または炭化物を除去
するためにＯ2プラズマ照射を行ったが、これに代え
て、Ａｒプラズマ処理や、Ａｒイオンミリングによる物
理的なエッチングを用いてもよい。また、Ｏ2 プラズマ
照射とＡｒプラズマ処理，Ａｒイオンミリングを併用す
れば炭化物のみならず有機物や金属酸化物等も除去され
るので、オーミック電極と電極パッドとの接着性をさら
に向上させることができる。この場合には、析出した炭
素及び炭化物を多く含むオーミック電極３の一部が除去
されることになる。
【００６５】なお、Ｏ2 プラズマ照射によってオーミッ
ク電極３のごく表面には金属酸化物が形成される。この
金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積した
場合、金属酸化物は抵抗成分となるので該金属酸化物を
除去することが好ましい。除去する方法としては例えば
アルゴンやキセノンといった不活性ガスのプラズマ中に
短時間さらしたり、あるいは同様な不活性な原子のイオ
ンビームによってイオンミリングすればよい。あるいは
極めて低濃度に希釈したフッ酸などで極めて短時間ウェ
ットエッチングしてもよい。
ク電極３のごく表面には金属酸化物が形成される。この
金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積した
場合、金属酸化物は抵抗成分となるので該金属酸化物を
除去することが好ましい。除去する方法としては例えば
アルゴンやキセノンといった不活性ガスのプラズマ中に
短時間さらしたり、あるいは同様な不活性な原子のイオ
ンビームによってイオンミリングすればよい。あるいは
極めて低濃度に希釈したフッ酸などで極めて短時間ウェ
ットエッチングしてもよい。
【００６６】また、本実施形態の製造方法においては、
オーミック電極側にのみプラズマ照射を行ったが、ショ
ットキー電極側にもプラズマ照射してもよい。これによ
り、ショットキー電極と上面電極パッドとの接着をより
確実にすることができる。
オーミック電極側にのみプラズマ照射を行ったが、ショ
ットキー電極側にもプラズマ照射してもよい。これによ
り、ショットキー電極と上面電極パッドとの接着をより
確実にすることができる。
【００６７】なお、本実施形態においては、各金属層を
形成する際にＥＢ蒸着法を用いたが、スパッタ法により
これらの層を形成してもよい。
形成する際にＥＢ蒸着法を用いたが、スパッタ法により
これらの層を形成してもよい。
【００６８】また、本実施形態のショットキーダイオー
ドにおいて、ショットキー電極及びオーミック電極の材
料として共にＮｉを用いたが、導電性の良好なＡｌＮｉ
合金などを代わりに用いることができる。
ドにおいて、ショットキー電極及びオーミック電極の材
料として共にＮｉを用いたが、導電性の良好なＡｌＮｉ
合金などを代わりに用いることができる。
【００６９】また、本実施形態のショットキーダイオー
ドにおいて、ショットキー電極及びオーミック電極の上
にＴｉ層を設けたが、これに代えてＡｌ層，Ｍｏ層，Ｃ
ｒ（クロム）層あるいはＰｄ（パラジウム）層を設けて
もよい。特に、Ｃｒ，Ｐｄ及びＡｌなどはＴｉと同様Ａ
ｕとの密着が良いので好ましく用いられる。
ドにおいて、ショットキー電極及びオーミック電極の上
にＴｉ層を設けたが、これに代えてＡｌ層，Ｍｏ層，Ｃ
ｒ（クロム）層あるいはＰｄ（パラジウム）層を設けて
もよい。特に、Ｃｒ，Ｐｄ及びＡｌなどはＴｉと同様Ａ
ｕとの密着が良いので好ましく用いられる。
【００７０】なお、本実施形態のショットキーダイオー
ドのオーミック電極側の構造は、縦型及び横型のＭＩＳ
ＦＥＴのソース・ドレイン電極など、あらゆる素子のオ
ーミック電極に応用することができる。また、Ｏ2 プラ
ズマ照射によりオーミック電極裏面の炭化物を除去する
方法も、オーミック電極を有するあらゆるＳｉＣ素子に
適用することができる。
ドのオーミック電極側の構造は、縦型及び横型のＭＩＳ
ＦＥＴのソース・ドレイン電極など、あらゆる素子のオ
ーミック電極に応用することができる。また、Ｏ2 プラ
ズマ照射によりオーミック電極裏面の炭化物を除去する
方法も、オーミック電極を有するあらゆるＳｉＣ素子に
適用することができる。
【００７１】（第２の実施形態）本発明の第２の実施形
態として、第１の実施形態と比べてショットキー電極側
の構成のみが異なるショットキーダイオードについて説
明する。
態として、第１の実施形態と比べてショットキー電極側
の構成のみが異なるショットキーダイオードについて説
明する。
【００７２】図６は、本実施形態に係るＳｉＣショット
キーダイオードの構造を示す断面図である。同図に示す
ように、本実施形態のＳｉＣショットキーダイオード
は、ｎ型のＳｉＣ基板３１と、ＳｉＣ基板３１の主面上
にエピタキシャル成長された厚さ１０μｍのＳｉＣ層３
２と、ＳｉＣ層３２の上に設けられ、Ｔｉからなる厚さ
２００ｎｍのショットキー電極３７と、ショットキー電
極３７の上に設けられた上面電極パッド３８と、ＳｉＣ
層３２のうち、ショットキー電極３７の両側方の領域に
設けられ、例えばｐ型のＳｉＣからなるガードリング４
２と、ガードリング４２の上に設けられたＳｉＯ2 膜４
１と、ＳｉＣ基板３１の裏面上に設けられたＮｉからな
る厚さ２００ｎｍのオーミック電極３３と、オーミック
電極３３の上に設けられた裏面電極パッド３４とを備え
ている。
キーダイオードの構造を示す断面図である。同図に示す
ように、本実施形態のＳｉＣショットキーダイオード
は、ｎ型のＳｉＣ基板３１と、ＳｉＣ基板３１の主面上
にエピタキシャル成長された厚さ１０μｍのＳｉＣ層３
２と、ＳｉＣ層３２の上に設けられ、Ｔｉからなる厚さ
２００ｎｍのショットキー電極３７と、ショットキー電
極３７の上に設けられた上面電極パッド３８と、ＳｉＣ
層３２のうち、ショットキー電極３７の両側方の領域に
設けられ、例えばｐ型のＳｉＣからなるガードリング４
２と、ガードリング４２の上に設けられたＳｉＯ2 膜４
１と、ＳｉＣ基板３１の裏面上に設けられたＮｉからな
る厚さ２００ｎｍのオーミック電極３３と、オーミック
電極３３の上に設けられた裏面電極パッド３４とを備え
ている。
【００７３】また、上面電極パッド３８は、ショットキ
ー電極側から順に、厚さ１００ｎｍのＰｔ（白金）から
なるＰｔ層３９と、厚さ３００ｎｍのＡｕ（金）からな
る第１のＡｕ層４０とから構成されている。そして、裏
面電極パッド３４は、オーミック電極３３の上に設けら
れた厚さ１００ｎｍのＴｉからなるＴｉ層３５と、厚さ
４００ｎｍのＡｕからなる第２のＡｕ層３６とから構成
されている。なお、ＳｉＣ層３２には低濃度のｎ型不純
物が含まれている。
ー電極側から順に、厚さ１００ｎｍのＰｔ（白金）から
なるＰｔ層３９と、厚さ３００ｎｍのＡｕ（金）からな
る第１のＡｕ層４０とから構成されている。そして、裏
面電極パッド３４は、オーミック電極３３の上に設けら
れた厚さ１００ｎｍのＴｉからなるＴｉ層３５と、厚さ
４００ｎｍのＡｕからなる第２のＡｕ層３６とから構成
されている。なお、ＳｉＣ層３２には低濃度のｎ型不純
物が含まれている。
【００７４】以上のように、本実施形態のショットキー
ダイオードは、ショットキー電極の材料がＴｉである
点、ショットキー電極の上にＡｕ層の代わりＰｔ層が設
けられている点が、第１の実施形態のショットキーダイ
オードと異なっている。
ダイオードは、ショットキー電極の材料がＴｉである
点、ショットキー電極の上にＡｕ層の代わりＰｔ層が設
けられている点が、第１の実施形態のショットキーダイ
オードと異なっている。
【００７５】一般に、ＴｉとＡｕとが直接接触している
場合に高熱がかかると、ＡｕがＴｉ中に拡散する傾向が
ある。これに対し、ＡｕとＰｔとはそれぞれ互いに混合
しにくい。
場合に高熱がかかると、ＡｕがＴｉ中に拡散する傾向が
ある。これに対し、ＡｕとＰｔとはそれぞれ互いに混合
しにくい。
【００７６】本実施形態のショットキーダイオードにお
いては、Ｔｉからなるショットキー電極３７と第１のＡ
ｕ層４０との間にＰｔ層３９が挟まれているため、高電
圧下での駆動により素子が高温になっても、上面電極パ
ッド３８中のＡｕがショットキー電極３７やＳｉＣ層３
２に拡散することがない。そのため、本実施形態のショ
ットキーダイオードでは、Ａｕの拡散による特性の変化
が抑制されている。
いては、Ｔｉからなるショットキー電極３７と第１のＡ
ｕ層４０との間にＰｔ層３９が挟まれているため、高電
圧下での駆動により素子が高温になっても、上面電極パ
ッド３８中のＡｕがショットキー電極３７やＳｉＣ層３
２に拡散することがない。そのため、本実施形態のショ
ットキーダイオードでは、Ａｕの拡散による特性の変化
が抑制されている。
【００７７】また、本実施形態のショットキーダイオー
ドは、第１の実施形態と同様、オーミック電極３３と裏
面電極パッド３４との接触面からＮｉ炭化物やＮｉ酸化
物が除かれていることである。このため、オーミック電
極３３と裏面電極パッド３４とが強固に接着しており、
このショットキーダイオードを載せたチップ（またはウ
ェハ）をパッケージにマウントする際に、チップとパッ
ケージとを良好に接着させることができる。
ドは、第１の実施形態と同様、オーミック電極３３と裏
面電極パッド３４との接触面からＮｉ炭化物やＮｉ酸化
物が除かれていることである。このため、オーミック電
極３３と裏面電極パッド３４とが強固に接着しており、
このショットキーダイオードを載せたチップ（またはウ
ェハ）をパッケージにマウントする際に、チップとパッ
ケージとを良好に接着させることができる。
【００７８】次に、本実施形態のショットキーダイオー
ドの製造方法を説明する。
ドの製造方法を説明する。
【００７９】図７（ａ）〜（ｃ）は、本実施形態のショ
ットキーダイオードの製造工程を示す断面図である。
ットキーダイオードの製造工程を示す断面図である。
【００８０】まず、図７（ａ）に示す工程で、ＳｉＣ基
板３１の裏面上にＮｉからなるオーミック電極３３を形
成する。ここで、オーミック接触をとるために基板をシ
ンター処理するため、オーミック電極３３の表面部には
Ｎｉ炭化物や、Ｎｉ酸化物及び析出した炭素などが見ら
れる。
板３１の裏面上にＮｉからなるオーミック電極３３を形
成する。ここで、オーミック接触をとるために基板をシ
ンター処理するため、オーミック電極３３の表面部には
Ｎｉ炭化物や、Ｎｉ酸化物及び析出した炭素などが見ら
れる。
【００８１】次いで、ＳｉＣ基板３１上に厚さ１０μｍ
のＳｉＣ層３２をエピタキシャル成長により形成した
後、ホウ素イオンを注入してＳｉＣ層３２の一部にガー
ドリング４２を形成する。次いで、ガードリング４２の
上にＳｉＯ2 膜４１を形成する。
のＳｉＣ層３２をエピタキシャル成長により形成した
後、ホウ素イオンを注入してＳｉＣ層３２の一部にガー
ドリング４２を形成する。次いで、ガードリング４２の
上にＳｉＯ2 膜４１を形成する。
【００８２】なお、ここまでの工程は、第１の実施形態
と同様である。
と同様である。
【００８３】次に、図７（ｂ）に示す工程で、ＳｉＯ2
膜４１の上にレジスト（図示せず）を形成後、基板の主
面側に厚さ２００ｎｍのＴｉをＥＢ蒸着する。続いて、
基板の主面側に厚さ１００ｎｍのＰｔ膜と、厚さ３００
ｎｍのＡｕ膜をＥＢ蒸着する。その後、アセトン洗浄の
リフトオフを行って、Ｔｉからなるショットキー電極３
７と、Ｐｔ層３９と、第１のＡｕ層４０とを同時に形成
する。なお、Ｐｔ層３９と第１のＡｕ層４０とは上面電
極パッド３８を構成する。
膜４１の上にレジスト（図示せず）を形成後、基板の主
面側に厚さ２００ｎｍのＴｉをＥＢ蒸着する。続いて、
基板の主面側に厚さ１００ｎｍのＰｔ膜と、厚さ３００
ｎｍのＡｕ膜をＥＢ蒸着する。その後、アセトン洗浄の
リフトオフを行って、Ｔｉからなるショットキー電極３
７と、Ｐｔ層３９と、第１のＡｕ層４０とを同時に形成
する。なお、Ｐｔ層３９と第１のＡｕ層４０とは上面電
極パッド３８を構成する。
【００８４】次に、図７（ｃ）に示す工程で、基板の上
面上に設けたパッド形成用のレジストを除去した後、基
板の上面上にエッチングに対する保護膜を形成する。続
いて、バッファードフッ酸を用いてオーミック電極３３
の裏面上に生じたＮｉ酸化物を除去する。次に、Ｏ2プ
ラズマ照射を行ない、オーミック電極３３の裏面上のＮ
ｉ炭化物及び炭素を除去する。ここで、Ｏ2プラズマ照
射は、Ｏ2流量を２００ｍＬ／ｍｉｎ、圧力を約１．３
×１０2Ｐａ（１Ｔｏｒｒ）とし、２００Ｗで約２０分
間行なう。温度は特に調節しなくてもよい。
面上に設けたパッド形成用のレジストを除去した後、基
板の上面上にエッチングに対する保護膜を形成する。続
いて、バッファードフッ酸を用いてオーミック電極３３
の裏面上に生じたＮｉ酸化物を除去する。次に、Ｏ2プ
ラズマ照射を行ない、オーミック電極３３の裏面上のＮ
ｉ炭化物及び炭素を除去する。ここで、Ｏ2プラズマ照
射は、Ｏ2流量を２００ｍＬ／ｍｉｎ、圧力を約１．３
×１０2Ｐａ（１Ｔｏｒｒ）とし、２００Ｗで約２０分
間行なう。温度は特に調節しなくてもよい。
【００８５】なお、Ｏ2 プラズマ照射によってオーミッ
ク電極３３のごく表面には金属酸化物が形成される。こ
の金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積し
た場合、金属酸化物は抵抗成分となるので除去すること
が好ましい。除去する方法としては例えばアルゴンやキ
セノンといった不活性ガスのプラズマ中に短時間さらし
たり、あるいは同様な不活性な原子のイオンビームによ
ってイオンミリングすればよい。あるいは極めて低濃度
に希釈したフッ酸などで極めて短時間ウェットエッチン
グしてもよい。
ク電極３３のごく表面には金属酸化物が形成される。こ
の金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積し
た場合、金属酸化物は抵抗成分となるので除去すること
が好ましい。除去する方法としては例えばアルゴンやキ
セノンといった不活性ガスのプラズマ中に短時間さらし
たり、あるいは同様な不活性な原子のイオンビームによ
ってイオンミリングすればよい。あるいは極めて低濃度
に希釈したフッ酸などで極めて短時間ウェットエッチン
グしてもよい。
【００８６】続いて、オーミック電極３３にＴｉ及びＡ
ｕを順次ＥＢ蒸着し、厚さ１００ｎｍのＴｉ層３５と、
厚さ４００ｎｍの第２のＡｕ層３６とを形成する。その
後、基板の上面上の保護膜を除去する。なお、Ｔｉ層３
５と第２のＡｕ層３６とは裏面電極パッド３４を構成し
ている。
ｕを順次ＥＢ蒸着し、厚さ１００ｎｍのＴｉ層３５と、
厚さ４００ｎｍの第２のＡｕ層３６とを形成する。その
後、基板の上面上の保護膜を除去する。なお、Ｔｉ層３
５と第２のＡｕ層３６とは裏面電極パッド３４を構成し
ている。
【００８７】以上の方法により、本実施形態のショット
キーダイオードが作製される。
キーダイオードが作製される。
【００８８】なお、本実施形態のショットキーダイオー
ドにおいて、上面電極パッド３８の上にメッキ法などに
より設けられた、厚さ０．５−３μｍ程度のＡｕ層を設
けてもよい。
ドにおいて、上面電極パッド３８の上にメッキ法などに
より設けられた、厚さ０．５−３μｍ程度のＡｕ層を設
けてもよい。
【００８９】なお、本実施形態のショットキーダイオー
ドにおいても、Ｏ2 プラズマ照射に代えてＡｒプラズマ
処理やＡｒイオンミリングを行ってもよい。
ドにおいても、Ｏ2 プラズマ照射に代えてＡｒプラズマ
処理やＡｒイオンミリングを行ってもよい。
【００９０】なお、本実施形態のショットキーダイオー
ドにおいて、オーミック電極３３側のＴｉ層３５と第２
のＡｕ層３６との間にＰｔ層を挟んでもよい。
ドにおいて、オーミック電極３３側のＴｉ層３５と第２
のＡｕ層３６との間にＰｔ層を挟んでもよい。
【００９１】（第３の実施形態）本発明の第３の実施形
態として、ＳｉＣを用いたＭＯＳＦＥＴについて説明す
る。
態として、ＳｉＣを用いたＭＯＳＦＥＴについて説明す
る。
【００９２】図８は、本実施形態のＭＯＳＦＥＴの構成
を示す断面図である。同図に示すように、本実施形態の
ＭＯＳＦＥＴは、ｎ型不純物を含むＳｉＣ基板５１と、
ＳｉＣ基板５１にｐ型不純物イオンを注入して設けられ
たＰ型領域５２と、Ｐ型領域５２の上に設けられたＳｉ
Ｏ2 からなるゲート絶縁膜５６と、ゲート絶縁膜５６の
上に設けられたゲート電極５５と、Ｐ型領域５２のう
ち、ゲート電極５５の両側方に位置する領域に設けら
れ、高濃度のｎ型不純物を含むソース領域５３及びドレ
イン領域５９と、ソース領域５４及びドレイン領域５９
の上にそれぞれ設けられたソース電極５４及びドレイン
電極６０と、基板上に設けられた絶縁体からなる層間絶
縁膜５７と、層間絶縁膜５７上に設けられ、層間絶縁膜
５７を貫通してソース電極５４，ドレイン電極６０及び
ゲート電極５５に至る配線５８とを備えている。また、
ソース電極５４，ドレイン電極６０及びゲート電極５５
は共にＮｉからなっている。そして、ＳｉＣ基板５１と
ソース電極５４，ＳｉＣ基板５１とドレイン電極６０の
接触はいずれもオーミック接触となっている。
を示す断面図である。同図に示すように、本実施形態の
ＭＯＳＦＥＴは、ｎ型不純物を含むＳｉＣ基板５１と、
ＳｉＣ基板５１にｐ型不純物イオンを注入して設けられ
たＰ型領域５２と、Ｐ型領域５２の上に設けられたＳｉ
Ｏ2 からなるゲート絶縁膜５６と、ゲート絶縁膜５６の
上に設けられたゲート電極５５と、Ｐ型領域５２のう
ち、ゲート電極５５の両側方に位置する領域に設けら
れ、高濃度のｎ型不純物を含むソース領域５３及びドレ
イン領域５９と、ソース領域５４及びドレイン領域５９
の上にそれぞれ設けられたソース電極５４及びドレイン
電極６０と、基板上に設けられた絶縁体からなる層間絶
縁膜５７と、層間絶縁膜５７上に設けられ、層間絶縁膜
５７を貫通してソース電極５４，ドレイン電極６０及び
ゲート電極５５に至る配線５８とを備えている。また、
ソース電極５４，ドレイン電極６０及びゲート電極５５
は共にＮｉからなっている。そして、ＳｉＣ基板５１と
ソース電極５４，ＳｉＣ基板５１とドレイン電極６０の
接触はいずれもオーミック接触となっている。
【００９３】本実施形態のＭＯＳＦＥＴの特徴は、ソー
ス電極５４及びドレイン電極６０の上面上に生じるＮｉ
酸化物、Ｎｉ炭化物及び炭素粒子が除去されていること
にある。配線として一般に用いられるＴｉ，Ａｌ，Ｃ
ｕ，Ｗ（タングステン）などの金属は、Ｎｉ炭化物や炭
素が析出した表面とは接着しにくくなる。そのため、本
実施形態のＭＯＳＦＥＴにおいては、配線とソース電極
５４及びドレイン電極６０との間の接着が強固となり、
剥離を生じるおそれがない。従って、素子を実装する際
に、素子の上方にワイヤー等を設けても、断線や接続不
良及び抵抗の増大を起こすことがほとんどなくなる。
ス電極５４及びドレイン電極６０の上面上に生じるＮｉ
酸化物、Ｎｉ炭化物及び炭素粒子が除去されていること
にある。配線として一般に用いられるＴｉ，Ａｌ，Ｃ
ｕ，Ｗ（タングステン）などの金属は、Ｎｉ炭化物や炭
素が析出した表面とは接着しにくくなる。そのため、本
実施形態のＭＯＳＦＥＴにおいては、配線とソース電極
５４及びドレイン電極６０との間の接着が強固となり、
剥離を生じるおそれがない。従って、素子を実装する際
に、素子の上方にワイヤー等を設けても、断線や接続不
良及び抵抗の増大を起こすことがほとんどなくなる。
【００９４】また、素子を集積化する際に、オーミック
電極が多層化されることがある。そのような場合には、
本実施形態のように、電極パッドを設けずに電極の上に
直接配線を設ける構造が用いられる。本実施形態のＭＯ
ＳＦＥＴによれば、ソース電極５４及びドレイン電極６
０と配線とが強固に接着されているので、素子が積層さ
れた場合にも、種々の応力による断線及び接続不良のリ
スクが低減される。
電極が多層化されることがある。そのような場合には、
本実施形態のように、電極パッドを設けずに電極の上に
直接配線を設ける構造が用いられる。本実施形態のＭＯ
ＳＦＥＴによれば、ソース電極５４及びドレイン電極６
０と配線とが強固に接着されているので、素子が積層さ
れた場合にも、種々の応力による断線及び接続不良のリ
スクが低減される。
【００９５】次に、本実施形態のＭＯＳＦＥＴの製造方
法を簡単に説明する。
法を簡単に説明する。
【００９６】図９（ａ）〜（ｃ）は、本実施形態のＭＯ
ＳＦＥＴの製造工程を示す断面図である。
ＳＦＥＴの製造工程を示す断面図である。
【００９７】まず、図９（ａ）に示す工程で、ｎ型のＳ
ｉＣ基板５１にｐ型の不純物イオンを注入してＳｉＣ基
板５１内にＰ型領域５２を設ける。次いで、マスクを用
いたｎ型不純物のイオン注入により、Ｐ型領域５２内に
ｎ型不純物を高濃度で含むソース領域５３及びドレイン
領域５９を形成する。
ｉＣ基板５１にｐ型の不純物イオンを注入してＳｉＣ基
板５１内にＰ型領域５２を設ける。次いで、マスクを用
いたｎ型不純物のイオン注入により、Ｐ型領域５２内に
ｎ型不純物を高濃度で含むソース領域５３及びドレイン
領域５９を形成する。
【００９８】次に、図９（ｂ）に示す工程で、ＥＢ蒸着
などにより、ソース領域５３及びドレイン領域５９の上
にＮｉからなるソース電極５４及びドレイン電極６０を
それぞれ形成する。その後、基板を６００−１１００℃
でシンター処理し、ソース電極５４及びドレイン電極６
０をオーミック電極にする。シンター処理の際に、Ｓｉ
Ｃ基板５１中の炭素が拡散するため、ソース電極５４及
びドレイン電極６０の表面部には、炭素粒子やＮｉ炭化
物、Ｎｉ酸化物などが析出する。
などにより、ソース領域５３及びドレイン領域５９の上
にＮｉからなるソース電極５４及びドレイン電極６０を
それぞれ形成する。その後、基板を６００−１１００℃
でシンター処理し、ソース電極５４及びドレイン電極６
０をオーミック電極にする。シンター処理の際に、Ｓｉ
Ｃ基板５１中の炭素が拡散するため、ソース電極５４及
びドレイン電極６０の表面部には、炭素粒子やＮｉ炭化
物、Ｎｉ酸化物などが析出する。
【００９９】次に、ソース電極５４及びドレイン電極６
０を除く基板上に保護膜を形成した後、基板をバッファ
ードフッ酸によりエッチングしてソース電極５４及びド
レイン電極６０の上面上のＮｉ酸化物を除去する。続い
て、基板の上面側にＯ2 プラズマ照射を行ない、ソース
電極５４及びドレイン電極６０の上面上の炭素粒子やＮ
ｉ炭化物等を除去する。
０を除く基板上に保護膜を形成した後、基板をバッファ
ードフッ酸によりエッチングしてソース電極５４及びド
レイン電極６０の上面上のＮｉ酸化物を除去する。続い
て、基板の上面側にＯ2 プラズマ照射を行ない、ソース
電極５４及びドレイン電極６０の上面上の炭素粒子やＮ
ｉ炭化物等を除去する。
【０１００】なお、Ｏ2 プラズマ照射によってソース電
極５４およびドレイン電極６０のごく表面には金属酸化
物が形成される。この金属酸化物を残したままＴｉ層
５、Ａｕ層６を堆積した場合、金属酸化物は抵抗成分と
なるので除去することが好ましい。除去する方法として
は例えばアルゴンやキセノンといった不活性ガスのプラ
ズマ中に短時間さらしたり、あるいは同様な不活性な原
子のイオンビームによってイオンミリングすればよい。
あるいは極めて低濃度に希釈したフッ酸などで極めて短
時間ウェットエッチングしてもよい。
極５４およびドレイン電極６０のごく表面には金属酸化
物が形成される。この金属酸化物を残したままＴｉ層
５、Ａｕ層６を堆積した場合、金属酸化物は抵抗成分と
なるので除去することが好ましい。除去する方法として
は例えばアルゴンやキセノンといった不活性ガスのプラ
ズマ中に短時間さらしたり、あるいは同様な不活性な原
子のイオンビームによってイオンミリングすればよい。
あるいは極めて低濃度に希釈したフッ酸などで極めて短
時間ウェットエッチングしてもよい。
【０１０１】次いで、公知の方法により、ＳｉＣ基板５
１のうち、ソース領域５３とドレイン領域５９との間の
領域上に、ＳｉＯ2 からなるゲート絶縁膜５６及びゲー
ト電極５５を順次形成する。
１のうち、ソース領域５３とドレイン領域５９との間の
領域上に、ＳｉＯ2 からなるゲート絶縁膜５６及びゲー
ト電極５５を順次形成する。
【０１０２】次に、図９（ｃ）に示す工程で、基板上に
ＳｉＯ2を堆積して層間絶縁膜５７を形成した後、層間
絶縁膜５７をエッチングしてソース電極５４、ドレイン
電極６０及びゲート電極５５に至るコンタクトホールを
開口する。次に、該コンタクトホールをＴｉ，Ａｌ，Ｃ
ｕ，Ｗなどの金属で埋めて配線５８を形成する。以上の
方法により、本実施形態のＭＯＳＦＥＴが作製される。
ＳｉＯ2を堆積して層間絶縁膜５７を形成した後、層間
絶縁膜５７をエッチングしてソース電極５４、ドレイン
電極６０及びゲート電極５５に至るコンタクトホールを
開口する。次に、該コンタクトホールをＴｉ，Ａｌ，Ｃ
ｕ，Ｗなどの金属で埋めて配線５８を形成する。以上の
方法により、本実施形態のＭＯＳＦＥＴが作製される。
【０１０３】本実施形態の製造方法によれば、図９
（ｂ）に示す工程でＯ2 プラズマ照射を行っているた
め、ソース電極５４及びドレイン電極６０の上面上の炭
素粒子やＮｉ炭化物等が除去されており、ソース電極５
４及びドレイン電極６０と配線との間の接着が強固にな
っている。また、本実施形態においては、Ｏ2 プラズマ
照射の前あるいは後に不活性ガスのプラズマエッチン
グ、イオンミリングまたはウェットエッチングによりソ
ース電極５４及びドレイン電極６０上のＮｉ酸化物も除
去されており、上記電極と配線との接着がさらに強固に
なっている。
（ｂ）に示す工程でＯ2 プラズマ照射を行っているた
め、ソース電極５４及びドレイン電極６０の上面上の炭
素粒子やＮｉ炭化物等が除去されており、ソース電極５
４及びドレイン電極６０と配線との間の接着が強固にな
っている。また、本実施形態においては、Ｏ2 プラズマ
照射の前あるいは後に不活性ガスのプラズマエッチン
グ、イオンミリングまたはウェットエッチングによりソ
ース電極５４及びドレイン電極６０上のＮｉ酸化物も除
去されており、上記電極と配線との接着がさらに強固に
なっている。
【０１０４】そのため、本素子の上方にワイヤー等を設
けても、断線や接続不良及び抵抗の増大といった不具合
がほとんど発生しない。すなわち、本実施形態の方法に
よれば、動作信頼性が高いＭＯＳＦＥＴを製造すること
ができ、同時に歩留まりも向上させることができる。
けても、断線や接続不良及び抵抗の増大といった不具合
がほとんど発生しない。すなわち、本実施形態の方法に
よれば、動作信頼性が高いＭＯＳＦＥＴを製造すること
ができ、同時に歩留まりも向上させることができる。
【０１０５】なお、本実施形態ではＭＯＳＦＥＴの例に
ついて説明したが、バイポーラトランジスタやＭＥＳＦ
ＥＴなど、オーミック電極を備えたＳｉＣ素子であれ
ば、シンター処理の後にＯ2 プラズマ照射を行なうこと
により、素子の動作信頼性の向上、製造時の歩留まりの
向上などの効果が得られる。
ついて説明したが、バイポーラトランジスタやＭＥＳＦ
ＥＴなど、オーミック電極を備えたＳｉＣ素子であれ
ば、シンター処理の後にＯ2 プラズマ照射を行なうこと
により、素子の動作信頼性の向上、製造時の歩留まりの
向上などの効果が得られる。
【０１０６】なお、本実施形態のＭＯＳＦＥＴでは、各
電極の材料としてＮｉが用いられたが、これに限らず、
ＡｌＮｉ合金など、低抵抗の金属を電極の材料として用
いても同様の効果がある。
電極の材料としてＮｉが用いられたが、これに限らず、
ＡｌＮｉ合金など、低抵抗の金属を電極の材料として用
いても同様の効果がある。
【０１０７】
【発明の効果】本発明の半導体素子の方法によれば、オ
ーミック電極の形成後にＯ2 プラズマ照射を行なうの
で、オーミック電極と電極パッド、あるいはオーミック
電極と配線とが良好に接着された半導体素子を製造する
ことができる。そのため、本発明の半導体素子によれ
ば、オーミック電極部分での抵抗の増加や接続不良が抑
えられ、高電圧下で大電流による駆動が可能になる。
ーミック電極の形成後にＯ2 プラズマ照射を行なうの
で、オーミック電極と電極パッド、あるいはオーミック
電極と配線とが良好に接着された半導体素子を製造する
ことができる。そのため、本発明の半導体素子によれ
ば、オーミック電極部分での抵抗の増加や接続不良が抑
えられ、高電圧下で大電流による駆動が可能になる。
【図１】本発明の第１の実施形態に係るＳｉＣショット
キーダイオードの構造を示す断面図である。
キーダイオードの構造を示す断面図である。
【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態に
係るＳｉＣショットキーダイオードの製造工程のうち、
ＳｉＯ2 保護膜を形成するまでの工程を示す断面図であ
る。
係るＳｉＣショットキーダイオードの製造工程のうち、
ＳｉＯ2 保護膜を形成するまでの工程を示す断面図であ
る。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係るＳｉＣショットキーダイオードの製造工程のうち、
Ａｕ膜を形成するまでの工程を示す断面図である。
係るＳｉＣショットキーダイオードの製造工程のうち、
Ａｕ膜を形成するまでの工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係るＳｉＣショットキーダイオードの製造工程のうち、
Ｏ2 プラズマ照射を行なうまでの工程を示す断面図であ
る。
係るＳｉＣショットキーダイオードの製造工程のうち、
Ｏ2 プラズマ照射を行なうまでの工程を示す断面図であ
る。
【図５】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係るＳｉＣショットキーダイオードの製造工程のうち、
Ａｕメッキ層を形成するまでの工程を示す断面図であ
る。
係るＳｉＣショットキーダイオードの製造工程のうち、
Ａｕメッキ層を形成するまでの工程を示す断面図であ
る。
【図６】本発明の第２の実施形態に係るＳｉＣショット
キーダイオードの構造を示す断面図である。
キーダイオードの構造を示す断面図である。
【図７】（ａ）〜（ｃ）は、本発明の第２の実施形態に
係るショットキーダイオードの製造工程を示す断面図で
ある。
係るショットキーダイオードの製造工程を示す断面図で
ある。
【図８】本発明の第３の実施形態に係るＭＯＳＦＥＴの
構造を示す断面図である。
構造を示す断面図である。
【図９】（ａ）〜（ｃ）は、本発明の第３の実施形態に
係るＭＯＳＦＥＴの製造工程を示す断面図である。
係るＭＯＳＦＥＴの製造工程を示す断面図である。
１，３１，５１ ＳｉＣ基板
２，３２ ＳｉＣ層
３，３３ オーミック電極
４，３８ 上面電極パッド
５ 第２のＴｉ層
６ 第２のＡｕ層
７，３７ ショットキー電極
９ 第１のＴｉ層
１０ 第１のＡｕ層
１１ Ａｕメッキ層
１２ 第２のＳｉＯ2 膜
１４，３４ 裏面電極パッド
２１ 第１のＳｉＯ2 膜
２３ ＳｉＯ2 保護膜
２４ レジスト
２６ Ｔｉ膜
２７ Ａｕ膜
３５ Ｔｉ層
３６ 第２のＡｕ層
３９ Ｐｔ層
４０ Ａｕ層
４１ ＳｉＯ2 膜
４２ ガードリング
５２ ｐ型領域
５３ ソース領域
５４ ソース電極
５５ ゲート電極
５６ ゲート絶縁膜
５７ 層間絶縁膜
５８ 配線
５９ ドレイン領域
６０ ドレイン電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 高橋 邦方
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 北畠 真
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 楠本 修
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 山下 賢哉
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 4M104 AA03 BB05 BB21 CC01 CC03
DD22 DD23 DD52 DD68 DD78
FF02 FF13 FF34 GG03 GG09
HH08 HH15
5F140 AA00 AA10 AA29 BA02 BJ01
BJ05 BJ06 BK13 BK26 BK28
BK37 BK38 BK39 CA03 CA10
CB08 CC03
Claims (18)
- 【請求項１】 ＳｉＣ層と、 上記ＳｉＣ層の上に設けられたオーミック電極とを備え
た半導体素子であって、 上記オーミック電極の上面上に生じた金属の炭化物また
は炭素粒子を除去する処理が施されていることを特徴と
する半導体素子。 - 【請求項２】 請求項１に記載の半導体素子において、 上記オーミック電極は、その上面上に生じた金属酸化物
を除去する処理をさらに施されていることを特徴とする
半導体素子。 - 【請求項３】 請求項１または２に記載の半導体素子に
おいて、 上記オーミック電極は、主としてＮｉからなっているこ
とを特徴とする半導体素子。 - 【請求項４】 請求項１〜３のうちいずれか１つに記載
の半導体素子において、 上記オーミック電極の上に設けられたＴｉまたはＴｉ化
合物を含む第１の金属層を有する電極パッドをさらに備
えていることを特徴とする半導体素子。 - 【請求項５】 請求項４に記載の半導体素子において、 上記電極パッドは、Ａｕからなり、上記第１の金属層の
上に設けられた第２の金属層をさらに有することを特徴
とする半導体素子。 - 【請求項６】 請求項１〜３のうちいずれか１つに記載
の半導体素子において、 上記オーミック電極の上にＴｉ，Ａｌ，Ｃｕ及びＷのう
ちの少なくとも１つからなる配線がさらに設けられてい
ることを特徴とする半導体素子。 - 【請求項７】 請求項１〜６のうちいずれか１つに記載
の半導体素子において、 上記ＳｉＣ層は、上記ＳｉＣ基板と、上記ＳｉＣ基板上
に設けられたＳｉＣからなるエピタキシャル成長層とか
ら構成されており、 上記エピタキシャル成長層の上に金属からなるショット
キー電極をさらに備えていることを特徴とする半導体素
子。 - 【請求項８】 請求項７に記載の半導体素子において、 上記ショットキー電極がＮｉからなり、 上記ショットキー電極の上に、ＴｉまたはＴｉ化合物を
含む第３の金属層と、上記第３の金属層の上に設けられ
たＡｕからなる第４の金属層とをさらに備えることを特
徴とする半導体素子。 - 【請求項９】 請求項７に記載の半導体素子において、 上記ショットキー電極がＴｉからなり、 上記ショットキー電極の上にＡｕからなる第５の金属層
をさらに備えることを特徴とする半導体素子。 - 【請求項１０】 ＳｉＣ層と、上記ＳｉＣ層の上に設け
られ、主として金属からなる電極とを備えた半導体素子
の製造方法であって、 上記ＳｉＣ層の上に上記電極を形成する工程（ａ）と、 上記電極の上面上に生じた上記金属の炭化物または炭素
粒子を除去する工程（ｂ）とを含むことを特徴とする半
導体素子の製造方法。 - 【請求項１１】 請求項１０に記載の半導体素子の製造
方法において、 上記電極はオーミック電極であり、上記工程（ａ）の
後、上記工程（ｂ）の前に、シンター処理により上記Ｓ
ｉＣ層上面と上記電極の裏面をオーミック接触させる工
程をさらに含むことを特徴とする半導体素子の製造方
法。 - 【請求項１２】 請求項１０または１１に記載の半導体
素子の製造方法において、 上記工程（ｂ）では、プラズマエッチングによって炭化
物または炭素粒子を除去することを特徴とする半導体素
子の製造方法。 - 【請求項１３】 請求項１２に記載の半導体素子の製造
方法において、 上記プラズマエッチングは、酸素ガスまたはアルゴンガ
スを含む雰囲気中で行なうことを特徴とする半導体素子
の製造方法。 - 【請求項１４】 請求項１０または１１に記載の半導体
素子の製造方法において、 上記工程（ｂ）では、アルゴンイオンミリングによって
炭化物または炭素粒子を除去することを特徴とする半導
体素子の製造方法。 - 【請求項１５】 請求項１０〜１２のうちいずれか１つ
に記載の半導体素子の製造方法において、 上記工程（ｂ）は、 酸素ガス雰囲気中でプラズマエッチングを行なう工程
（ｂ１）と、 上記工程（ｂ１）により上記電極の表面に生じた酸化物
を除去する工程（ｂ２）とを含むことを特徴とする半導
体素子の製造方法。 - 【請求項１６】 請求項１５に記載の半導体素子の製造
方法において、 上記工程（ｂ２）は、不活性ガス雰囲気中で行うプラズ
マエッチングであることを特徴とする半導体素子の製造
方法。 - 【請求項１７】 請求項１５に記載の半導体素子の製造
方法において、 上記工程（ｂ２）は、ウェットエッチングであることを
特徴とする半導体素子の製造方法。 - 【請求項１８】 請求項１５に記載の半導体素子の製造
方法において、 上記工程（ｂ２）は、不活性原子のイオンビームによる
イオンミリングであることを特徴とする半導体素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002140864A JP3871607B2 (ja) | 2001-12-14 | 2002-05-16 | 半導体素子およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-381293 | 2001-12-14 | ||
| JP2001381293 | 2001-12-14 | ||
| JP2002140864A JP3871607B2 (ja) | 2001-12-14 | 2002-05-16 | 半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243323A true JP2003243323A (ja) | 2003-08-29 |
| JP3871607B2 JP3871607B2 (ja) | 2007-01-24 |
Family
ID=27790853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002140864A Expired - Lifetime JP3871607B2 (ja) | 2001-12-14 | 2002-05-16 | 半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3871607B2 (ja) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019768A (ja) * | 2003-06-27 | 2005-01-20 | New Japan Radio Co Ltd | シリコンカーバイド半導体装置の製造方法 |
| JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2006324585A (ja) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| WO2007060970A1 (ja) | 2005-11-25 | 2007-05-31 | Central Research Institute Of Electric Power Industry | ショットキーバリアダイオードおよびその使用方法 |
| EP1796148A2 (en) * | 2005-12-08 | 2007-06-13 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| JP2007184571A (ja) | 2005-12-08 | 2007-07-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 |
| WO2008053627A1 (en) * | 2006-11-02 | 2008-05-08 | Sumitomo Electric Industries, Ltd. | OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE |
| JP2008210938A (ja) * | 2007-02-26 | 2008-09-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009010098A (ja) * | 2007-06-27 | 2009-01-15 | Nissan Motor Co Ltd | 半導体装置およびその製造方法 |
| JP2009516391A (ja) * | 2005-11-15 | 2009-04-16 | ヴェロックス セミコンダクター コーポレーション | ショットキーダイオードの性能を向上させる第２のショットキー接触金属層 |
| JP2009182217A (ja) * | 2008-01-31 | 2009-08-13 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2009188100A (ja) * | 2008-02-05 | 2009-08-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| WO2010073455A1 (ja) | 2008-12-26 | 2010-07-01 | 昭和電工株式会社 | 炭化珪素半導体素子の製造方法 |
| US8076736B2 (en) | 2007-02-14 | 2011-12-13 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
| JP2012190829A (ja) * | 2011-03-08 | 2012-10-04 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| WO2012140794A1 (ja) * | 2011-04-11 | 2012-10-18 | 新電元工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2012222074A (ja) * | 2011-04-06 | 2012-11-12 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の電極形成方法 |
| WO2012165513A1 (ja) * | 2011-05-30 | 2012-12-06 | 独立行政法人産業技術総合研究所 | ＳｉＣ半導体デバイス及びその製造方法 |
| JP2013065871A (ja) * | 2012-11-12 | 2013-04-11 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2013222823A (ja) * | 2012-04-17 | 2013-10-28 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| US8652965B2 (en) | 2011-03-14 | 2014-02-18 | Showa Denko K.K. | Production method for thick film metal electrode and production method for thick film resist |
| US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| CN104272442A (zh) * | 2012-04-18 | 2015-01-07 | 富士电机株式会社 | 半导体器件的制造方法 |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| WO2015076128A1 (ja) | 2013-11-22 | 2015-05-28 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9343541B2 (en) | 2011-12-01 | 2016-05-17 | Power Integrations, Inc. | Method of fabricating GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US9685333B2 (en) | 2013-08-08 | 2017-06-20 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor device |
| US9768260B2 (en) | 2012-03-30 | 2017-09-19 | Fuji Electric Co., Ltd. | Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby |
| US9941362B2 (en) | 2014-11-17 | 2018-04-10 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| US20180174835A1 (en) * | 2015-08-12 | 2018-06-21 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
| CN112885717A (zh) * | 2021-01-15 | 2021-06-01 | 广州爱思威科技股份有限公司 | 半导体器件的金属电极及其制造方法、以及其应用 |
| US11114539B2 (en) | 2017-10-12 | 2021-09-07 | Power Integrations, Inc. | Gate stack for heterostructure device |
| US11355612B2 (en) | 2020-03-13 | 2022-06-07 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US11588023B2 (en) | 2020-03-13 | 2023-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US11798807B2 (en) | 2018-05-28 | 2023-10-24 | Infineon Technologies Ag | Process for producing an electrical contact on a silicon carbide substrate |
-
2002
- 2002-05-16 JP JP2002140864A patent/JP3871607B2/ja not_active Expired - Lifetime
Cited By (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019768A (ja) * | 2003-06-27 | 2005-01-20 | New Japan Radio Co Ltd | シリコンカーバイド半導体装置の製造方法 |
| JP4526243B2 (ja) * | 2003-06-27 | 2010-08-18 | 新日本無線株式会社 | シリコンカーバイド半導体装置の製造方法 |
| JP2006024880A (ja) * | 2004-06-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8916929B2 (en) | 2004-06-10 | 2014-12-23 | Power Integrations, Inc. | MOSFET having a JFET embedded as a body diode |
| JP2006324585A (ja) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| JP2013153185A (ja) * | 2005-11-15 | 2013-08-08 | Power Integrations Inc | ショットキーダイオードの性能を向上させる第２のショットキー接触金属層 |
| JP2009516391A (ja) * | 2005-11-15 | 2009-04-16 | ヴェロックス セミコンダクター コーポレーション | ショットキーダイオードの性能を向上させる第２のショットキー接触金属層 |
| WO2007060970A1 (ja) | 2005-11-25 | 2007-05-31 | Central Research Institute Of Electric Power Industry | ショットキーバリアダイオードおよびその使用方法 |
| US8178940B2 (en) | 2005-11-25 | 2012-05-15 | Central Research Institute Of Electric Power Industry | Schottky barrier diode and method for using the same |
| EP1796148A3 (en) * | 2005-12-08 | 2009-08-26 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| EP1796148A2 (en) * | 2005-12-08 | 2007-06-13 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| JP2007184571A (ja) | 2005-12-08 | 2007-07-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 |
| KR101283774B1 (ko) * | 2006-11-02 | 2013-07-08 | 스미토모덴키고교가부시키가이샤 | ＳｉＣ 반도체용 오믹 전극, ＳｉＣ 반도체용 오믹 전극의 제조 방법, 반도체 장치 및 반도체 장치의 제조 방법 |
| WO2008053627A1 (en) * | 2006-11-02 | 2008-05-08 | Sumitomo Electric Industries, Ltd. | OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, METHOD FOR MANUFACTURE OF OHMIC ELECTRODE FOR SiC SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURE OF SEMICONDUCTOR DEVICE |
| US8623752B2 (en) | 2006-11-02 | 2014-01-07 | Sumitomo Electric Industries, Ltd. | Ohmic electrode for SiC semiconductor, method of manufacturing ohmic electrode for SiC semiconductor, semiconductor device, and method of manufacturing semiconductor device |
| US8076736B2 (en) | 2007-02-14 | 2011-12-13 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
| JP2008210938A (ja) * | 2007-02-26 | 2008-09-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2009010098A (ja) * | 2007-06-27 | 2009-01-15 | Nissan Motor Co Ltd | 半導体装置およびその製造方法 |
| JP2009182217A (ja) * | 2008-01-31 | 2009-08-13 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2009188100A (ja) * | 2008-02-05 | 2009-08-20 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| US8404574B2 (en) | 2008-12-26 | 2013-03-26 | Showa Denko K.K. | Method for manufacturing silicon carbide semiconductor device |
| WO2010073455A1 (ja) | 2008-12-26 | 2010-07-01 | 昭和電工株式会社 | 炭化珪素半導体素子の製造方法 |
| JP2012190829A (ja) * | 2011-03-08 | 2012-10-04 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
| US8652965B2 (en) | 2011-03-14 | 2014-02-18 | Showa Denko K.K. | Production method for thick film metal electrode and production method for thick film resist |
| JP2012222074A (ja) * | 2011-04-06 | 2012-11-12 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置の電極形成方法 |
| JP5415650B2 (ja) * | 2011-04-11 | 2014-02-12 | 新電元工業株式会社 | 炭化珪素半導体装置及びその製造方法 |
| US9005462B2 (en) | 2011-04-11 | 2015-04-14 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing silicon carbide semiconductor device |
| US9224645B2 (en) | 2011-04-11 | 2015-12-29 | Shindengen Electric Manufacturing Co., Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
| WO2012140795A1 (ja) * | 2011-04-11 | 2012-10-18 | 新電元工業株式会社 | 炭化珪素半導体装置及びその製造方法 |
| WO2012140794A1 (ja) * | 2011-04-11 | 2012-10-18 | 新電元工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US9401411B2 (en) | 2011-05-30 | 2016-07-26 | Fuji Electric Co., Ltd. | SiC semiconductor device and method for manufacturing the same |
| US9129939B2 (en) | 2011-05-30 | 2015-09-08 | Fuji Electric Co., Ltd. | SiC semiconductor device and method for manufacturing the same |
| CN103548119A (zh) * | 2011-05-30 | 2014-01-29 | 富士电机株式会社 | SiC半导体器件及其制造方法 |
| JP2012248729A (ja) * | 2011-05-30 | 2012-12-13 | National Institute Of Advanced Industrial & Technology | ＳｉＣ半導体デバイス及びその製造方法 |
| WO2012165513A1 (ja) * | 2011-05-30 | 2012-12-06 | 独立行政法人産業技術総合研究所 | ＳｉＣ半導体デバイス及びその製造方法 |
| US9343541B2 (en) | 2011-12-01 | 2016-05-17 | Power Integrations, Inc. | Method of fabricating GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
| US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US9768260B2 (en) | 2012-03-30 | 2017-09-19 | Fuji Electric Co., Ltd. | Fabrication method of silicon carbide semiconductor apparatus and silicon carbide semiconductor apparatus fabricated thereby |
| JP2013222823A (ja) * | 2012-04-17 | 2013-10-28 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| CN104272442A (zh) * | 2012-04-18 | 2015-01-07 | 富士电机株式会社 | 半导体器件的制造方法 |
| JP2013065871A (ja) * | 2012-11-12 | 2013-04-11 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
| US9685333B2 (en) | 2013-08-08 | 2017-06-20 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor device |
| US10374050B2 (en) | 2013-11-22 | 2019-08-06 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device |
| WO2015076128A1 (ja) | 2013-11-22 | 2015-05-28 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US9941362B2 (en) | 2014-11-17 | 2018-04-10 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
| US20180174835A1 (en) * | 2015-08-12 | 2018-06-21 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
| US10403497B2 (en) * | 2015-08-12 | 2019-09-03 | Shindengen Electric Manufacturing Co., Ltd. | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
| US11114539B2 (en) | 2017-10-12 | 2021-09-07 | Power Integrations, Inc. | Gate stack for heterostructure device |
| US11798807B2 (en) | 2018-05-28 | 2023-10-24 | Infineon Technologies Ag | Process for producing an electrical contact on a silicon carbide substrate |
| US11355612B2 (en) | 2020-03-13 | 2022-06-07 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US11588023B2 (en) | 2020-03-13 | 2023-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US11677009B2 (en) | 2020-03-13 | 2023-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| US11923420B2 (en) | 2020-03-13 | 2024-03-05 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator |
| CN112885717A (zh) * | 2021-01-15 | 2021-06-01 | 广州爱思威科技股份有限公司 | 半导体器件的金属电极及其制造方法、以及其应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3871607B2 (ja) | 2007-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871607B2 (ja) | 半導体素子およびその製造方法 | |
| EP2428983B1 (en) | Semiconductor device and method of producing same | |
| US9059071B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI278090B (en) | Solderable top metal for SiC device | |
| WO2013146326A1 (ja) | 炭化珪素半導体デバイス | |
| TWI705570B (zh) | 半導體裝置及其製造方法 | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| JP2006024880A (ja) | 半導体装置及びその製造方法 | |
| US6852612B2 (en) | Semiconductor device and method for fabricating the same | |
| JP6110029B2 (ja) | 半導体装置及びその製造方法 | |
| JP2019040975A (ja) | 半導体装置およびその製造方法 | |
| JP3339552B2 (ja) | 半導体装置及びその製造方法 | |
| JP4822155B2 (ja) | サブマウント及びその製造方法 | |
| WO2008023687A1 (fr) | DISPOSITIF SEMI-CONDUCTEUR AU SiC ET SON PROCÉDÉ DE FABRICATION | |
| JP2008147294A (ja) | 電子デバイス | |
| JP4091931B2 (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP5593619B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
| CN111627825A (zh) | 用于制造半导体器件的方法和半导体器件 | |
| JP3858693B2 (ja) | 半導体素子の製造方法 | |
| JP3970142B2 (ja) | 炭化けい素のオーミック電極構造および半導体装置 | |
| JP3823826B2 (ja) | 半導体素子の製造方法 | |
| TW550715B (en) | Method for manufacturing a microelectronic device and device manufacturing in accordance with said method | |
| JP4270788B2 (ja) | 半導体装置およびその製造方法 | |
| JP3018677B2 (ja) | 半導体装置の製造方法 | |
| JPS6252962A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061017 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3871607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |