JP3858693B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP3858693B2
JP3858693B2 JP2001400012A JP2001400012A JP3858693B2 JP 3858693 B2 JP3858693 B2 JP 3858693B2 JP 2001400012 A JP2001400012 A JP 2001400012A JP 2001400012 A JP2001400012 A JP 2001400012A JP 3858693 B2 JP3858693 B2 JP 3858693B2
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor substrate
metal
layer
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001400012A
Other languages
English (en)
Other versions
JP2003197924A (ja
Inventor
久永 高野
信之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001400012A priority Critical patent/JP3858693B2/ja
Priority to TW91137668A priority patent/TW586226B/zh
Publication of JP2003197924A publication Critical patent/JP2003197924A/ja
Application granted granted Critical
Publication of JP3858693B2 publication Critical patent/JP3858693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ショットキバリア電極を備えた半導体素子の製造方法に関する。
【0002】
【従来の技術】
スイッチング素子等として、ショットキ接合を用いるショットキバリアダイオードが広く使用されている。ショットキバリアダイオードは、半導体基板と、半導体基板の一面上に開口を有して形成されたシリコン系絶縁膜と、開口を介して半導体基板の一面に電気的に接続されたアノード電極(ショットキバリア電極)と、半導体基板の他面上に設けられて半導体基板にオーミック接触するカソード電極と、を備える。
【0003】
ショットキバリア電極は、半導体基板の一面との界面に所定のバリアハイトを有するショットキ障壁を形成する。ショットキ障壁のバリアハイトは、ショットキバリア電極を構成する金属膜の材料によってその大きさが決定される。従って、ショットキバリア電極を構成する金属材料は、所望するバリアハイトの大きさに応じて適宜選択される。
【0004】
ここで、所望のバリアハイトを有するショットキ障壁を形成するため、例えば、パラジウム(Pd)等のシリコン系絶縁膜との密着性が低い材料を用いる場合がある。このような場合、図4に示すような、ショットキバリア電極を複数の金属膜から構成する構造が採用される。
【0005】
図4に示すショットキバリアダイオード100のショットキバリア電極101は、絶縁膜102のコンタクト開口103内で半導体基板104に接する薄膜の金属膜(バリア金属膜105)と、バリア金属膜105の表面を含む半導体基板104の一面上に形成された金属膜(オーバーオキサイド膜106)と、オーバーオキサイド膜106上に形成された金属膜(電極金属膜107)と、から構成される。
【0006】
図4に示す構成では、オーバーオキサイド膜106は、絶縁膜102(シリコン酸化膜)と密着性が高い金属、例えば、チタン(Ti)から構成される。また、電極金属膜107は、ワイヤボンディング等が良好に行える金属、例えば、アルミニウム(Al)から構成される。オーバーオキサイド膜106は、金属であるAlとの密着性も高く、これにより、ショットキバリア電極101全体として、絶縁膜に対する高い密着性が得られる。
【0007】
上述したようなショットキバリア電極を構成するバリア金属膜は、例えば、リフトオフ法あるいは超音波剥離法を用いて形成される。
リフトオフ法を用いる場合、まず、半導体基板を用意し、その一面上にコンタクト開口を備える絶縁膜を形成する。次いで、半導体基板の一面上にレジスト膜を形成し、コンタクト開口と通じる開口を形成する。さらに、半導体基板に一面上にバリア金属膜を構成するPd等の金属膜を形成する。最後に、レジスト膜上に形成された金属膜をレジスト膜とともに除去する。これにより、コンタクト開口内に選択的にバリア金属膜が形成される。
【0008】
また、超音波剥離法によれば、まず、半導体基板を用意し、その一面上にコンタクト開口を備える絶縁膜を形成する。次いで、半導体基板の一面上にバリア電極を構成する金属膜を形成する。続いて、半導体基板を水または有機溶媒中に浸積させ、超音波振動を印加する。超音波振動の印加により、絶縁膜と半導体基板とに対する密着性の違いから、絶縁膜との密着性が低い絶縁膜上の電極膜が剥離し、除去される。これにより、コンタクト開口内に選択的にバリア金属膜が形成される。
【0009】
【発明が解決しようとする課題】
上記したような複数の金属膜が積層されたショットキバリア電極を形成する方法には、以下のような問題がある。例えば、上記した方法は超音波装置を使用するなど、一般に工程が煩雑となる。また、リフトオフ法を用いる場合、レジスト膜上に金属膜の成膜を行うため、成膜装置の内部が汚染されやすく、処理の信頼性が低下するおそれがある。また、超音波剥離法を用いる場合、超音波処理によって絶縁膜から剥離した金属粒子が半導体基板や金属膜上に再付着等して、処理の信頼性が低下する場合がある。
【0010】
このように、従来、絶縁膜との密着性が低いバリア電極を備えたショットキバリア電極を有する半導体素子の製造方法は、工程が煩雑であり、また、信頼性の高い半導体素子が得られない場合があった。
【0011】
上記事情を鑑みて、本発明は、簡便かつ信頼性の高いショットキバリア電極を備えた半導体素子の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の第1の観点に係る半導体素子の製造方法は、
シリコンを含む半導体基板の一面と接触するように設けられ、前記半導体基板の一面との間にショットキ障壁を形成するショットキバリア電極を備えた半導体素子の製造方法であって、
前記半導体基板の一面上に、開口を有するシリコン系絶縁膜を形成する工程と、
前記絶縁膜上に、第1の金属を含む第1の金属層と、第2の金属を含む第2の金属層と、を順に形成する工程と、
前記第2の金属層に含まれる前記第2の金属を、前記第1の金属層を介して前記半導体基板の表面領域に熱拡散させ、前記開口を介して前記第1の金属層と接し、前記第2の金属のシリサイドを含む第3の金属層を形成する熱拡散工程と、
熱拡散後の前記半導体基板の一面上に、外部電極に接続される、第3の金属を含み、前記第1の金属層と、前記第3の金属層とともにショットキバリア電極を構成する第4の金属層を形成する工程と、
を備え
前記熱拡散工程では、前記第3の金属層を形成すると同時に、前記半導体基板に含まれるシリコンを前記第1の金属層へ拡散させる、ことを特徴とする。
【0013】
上記構成の方法によれば、ショットキバリア電極のバリア金属層(第3の金属層)を、第1の金属層を介した半導体基板の表面領域への熱拡散により形成している。このように第1の金属層を介して拡散させることにより、汚染等が防がれた、信頼性の高いバリア金属層が得られる。
【0014】
上記構成において、前記熱拡散工程では、前記第3の金属層を形成すると同時に、前記半導体基板に含まれるシリコンを前記第1の金属層へ拡散させてもよい。すなわち、第1の金属層をシリサイド化することにより、処理工程における第1の金属層、例えば、チタン層の酸化は防がれ、酸化による電気抵抗を増大を低減させることができる。さらに、シリサイド化により、第1の金属層と、絶縁膜との密着性が向上される。
【0019】
【発明の実施の形態】
本発明の実施の形態にかかる半導体素子について、以下図面を参照して説明する。本実施の形態では、本発明をショットキバリアダイオードに適用した例について説明する。
【0020】
図1は、本実施の形態にかかる半導体素子11の断面図を示す。図1に示すように、半導体素子11は、半導体基板12と、半導体基板12の一面に設けられ、アノード電極を構成するショットキバリア電極13と、半導体基板12の他面に設けられたカソード電極14と、を備える。
【0021】
半導体基板12は、例えば、略方形のシリコン単結晶基板から構成され、半導体基板12の一面を構成する相対的に不純物濃度の低いN型の第1半導体領域15と、半導体基板12の他面を構成する相対的に不純物濃度の高いN型の第2半導体領域16と、から構成されている。ここで、第2半導体領域16は、シリコン単結晶基板から構成される第1半導体領域15上に、エピタキシャル成長により形成しても良い。
【0022】
半導体基板12の一面上には絶縁膜17が形成されている。絶縁膜17はシリコン系膜から構成され、例えば、熱酸化等によって形成されたシリコン酸化膜から構成される。絶縁膜17は、半導体基板12の略中央に、その内側に第1半導体領域15が露出するように形成されたコンタクト開口18を有する。
【0023】
ショットキバリア電極13は、第1金属層19と、第2金属層20と、第3金属層21と、から構成される。
【0024】
第1金属層19は、パラジウム(Pd)シリサイドを主成分として構成されている。第1金属層19は、コンタクト開口18内に露出するように、第1半導体領域15の表面領域に形成されている。第1金属層19は、後述するように、シリコン半導体基板12(第1半導体領域15)の表面領域へのPdの熱拡散によって形成される。
【0025】
第1金属層19は、半導体基板12と電気的に接続され、半導体基板12表面との界面にショットキ障壁を形成するバリア金属層として機能する。ショットキ障壁のバリアハイトは、第1金属層19の厚さを調製することにより、所望の大きさとされる。第1金属層19は、例えば、20nm程度の厚さで設けられている。このように、第1金属層19は極薄の膜であり、パラジウムシリサイドを含む「拡散領域」とも呼べるものである。
【0026】
第2金属層20は、チタン(Ti)シリサイドを主成分として構成されている。第2金属層20は、絶縁膜17の表面およびコンタクト開口18内の第1金属層19の表面を含む、半導体基板12の一面上に設けられている。第2金属層20はコンタクト開口18を介して第1金属層19に接触し、電気的に接続されている。
【0027】
第2金属層20は、Pdを含んで構成される第1金属層19のシリコン系絶縁膜17との低い密着性を補完するために設けられている。Tiを含む第2金属層20は、金属膜およびシリコン系膜と密着性が高い。第2金属層20は、第1金属層19の表面と、少なくとも第1金属層19の周囲の絶縁膜の表面と、を被覆し、双方に高い密着性で密着する。
【0028】
第2金属層20は、後述するように、半導体基板12に含まれるシリコン(Si)のTi層への熱拡散によって形成される。ここで、熱拡散は、第2金属層20のシリサイド化が、絶縁膜17上のTi層においても可能な程度で行われる。
【0029】
第2金属層20の形成(Tiシリサイドの形成)は、上述した第1金属層19の形成(Pdシリサイドの形成)と同一の熱処理(熱拡散)工程で行われる。具体的には、熱処理は、半導体基板12の一面上に形成されたTi層上にPd層を積層した後に行われる。このとき、PdはTi層を通過して半導体基板12に向かい、一方、半導体基板12のSiがTi層へと向かう。このようにして、Ti層におけるシリサイドの形成(第2金属層20の形成)と、半導体基板12の表面領域におけるPdシリサイド領域の形成(第1金属層19の形成)と、が同時に進行する。ここで、熱処理後の第2金属層20はPdをほとんど含んでいない。
【0030】
第3金属層21はアルミニウムから構成されている。第3金属層21は、第2金属層20上に真空蒸着等により形成される。第3金属層21は、第1金属層19および第2金属層20を介して半導体基板12に電気的に接続される。第2金属層20を構成するTiは、シリコン系絶縁膜17との密着性は高いものの、ワイヤボンディングに適する材料ではない。第3金属層21は、これを補完するために設けられ、ワイヤボンディングに適した材料(アルミニウム)から形成されている。第3金属層21の表面には、ワイヤボンディング等により端子等が接続される。ここで、Tiシリサイドとして形成される第2金属層20は、通常のTi層よりも、シリコン系膜に対する高い密着性を有する。
【0031】
以上のように第1〜第3金属層19〜21を積層して構成することにより、所望のバリアハイトを有するとともに、絶縁膜17との高い密着性を有し、かつ、信頼性の高いボンディングの可能なショットキバリア電極13が得られる。すなわち、シリコン系膜との密着性が低いPdを用いた場合でも、ショットキバリア電極13全体の半導体基板12および絶縁膜17に対する高い密着性が得られ、ワイヤボンディング等に適した信頼性の高い半導体素子11が得られる。
【0032】
カソード電極14は、チタン、ニッケル、パラジウムおよび銀を順次積層して構成される。カソード電極14は、第2半導体領域16上に真空蒸着等により形成される。カソード電極14には、外部電極端子等がはんだ付けされる。
【0033】
以下、本実施の形態の半導体素子11の製造方法について、図2(a)〜(d)、図3(e)および(f)を参照して説明する。
【0034】
まず、一面に相対的に不純物濃度の低いN型半導体領域15と、他面に相対的に不純物濃度の高いN型半導体領域16と、を備えた半導体基板12を用意する。次いで、熱酸化等によって半導体基板12の他面にシリコン酸化膜からなる絶縁膜17を形成する。絶縁膜17は、例えば、1μm程度の厚さで形成される。さらに、絶縁膜17をパターニングして、図2(a)に示すように、コンタクト開口18を形成する。
【0035】
続いて、図2(b)に示すように、真空蒸着等により、絶縁膜17を含む半導体基板12の他面上にTi層22を形成する。Ti層22は、例えば、50nm〜150nmの厚さで形成する。次に、図2(c)に示すように、Ti層22上にPd層23を真空蒸着等により形成する。Pd層23は、例えば、500nm〜1000nm程度の厚さで設けられる。
【0036】
続いて、Ti層22と、Pd層23と、が積層された半導体基板12に、例えば、600℃程度の温度で、例えば、40分程度の時間、熱処理を施す。このとき、Ti層22上のPd層23から、PdがTi層22を通って半導体基板12の表面領域まで拡散する。Pdは、半導体基板12の表面領域のシリコン(Si)と反応し、これにより、コンタクト開口18内の、Ti層22と半導体基板12表面との間にPdシリサイド層(第1金属層19)が形成される。また、これと同時に、半導体基板12中のSiがTi層22中に拡散し、Ti層22はTiシリサイド層(第2金属層20)に変化する。なお、絶縁膜17の端部の幅は、Ti層22がその端部においてもシリサイド化されるように、十分に小さく設定されている。但し、絶縁膜17上のTi層20上では、Pdシリサイド層19上のTi層20に比べてシリサイド化の程度は低い。
【0037】
ここで、熱処理は、Pd層23のほぼ全体が半導体基板12側に拡散し、Ti層22上のPd層23が実質的に残存しないように行われる。熱処理の結果、図2(d)に示すように、Pd層23は実質的に消失し、半導体基板12の他面上に、Pdシリサイド層(第1金属層19)と、Tiシリサイド層(第2金属層20)と、が積層された状態が得られる。なお、熱処理後に、Ti層22上にPd層23が残存していてもよい。
【0038】
次いで、図3(e)に示すように、Tiシリサイド層の上にAl層を真空蒸着等により形成する。Al層(第3金属層21)は、例えば、1μm程度の厚さで設けられる。以上のようにして、Pdシリサイドを含む第1金属層19と、Tiシリサイドを含む第2金属層20と、Alを含む第3金属層21と、からなるショットキバリア電極13が形成される。
【0039】
次に、半導体基板12の他面上に、例えば、Ti、Ni、PdおよびAgを順次真空蒸着等により積層して形成する。これにより、カソード電極14が形成される。なお、カソード電極14の形成はショットキバリア電極13の形成の前に行っても良い。以上で、製造工程は終了し、図3(f)に示す半導体素子11が形成される。
【0040】
以上説明したように、本実施の形態では、Ti層22上に積層されたPd層23を、熱処理によりその実質的に全体を下方に拡散させ、Ti層22下の半導体基板12の表面領域にPdシリサイドからなるバリア金属層(第1金属層19)を形成している。
【0041】
第1金属層19の形成(Pdシリサイドの形成)は熱処理によるため、レジストを用いるリフトオフ法、あるいは、超音波を用いる超音波剥離法のように、煩雑かつ品質の低下を招きやすい工程は必要ではなく、バリア金属層の形成を、簡便に、かつ、信頼性高く行うことができる。
【0042】
また、この第1金属層19の形成は、Ti層22を介した半導体領域への熱拡散によって行われる。このため、第1金属層19の形成は、エッチング処理、平坦化処理等を必要とせず、短い工程で、エッチング残さ等による汚染が実質的に無い状態で行うことができる。従って、簡便に、かつ、高い信頼性でショットキバリア電極13を備えた半導体素子11を製造することができる。
【0043】
さらに、Ti層22のシリサイド化により形成される第2金属層20は、その後の第3金属層21等の成膜時において、通常のTiよりも酸化しづらい。このため、酸化膜の形成による抵抗の増大等は防がれる。
【0044】
本発明は、上記実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記実施の形態の変形態様について、説明する。
【0045】
N型の第2半導体領域16に、P型の半導体領域によって構成される、いわゆるガードリングを設けてもよい。これにより、逆方向電圧の印加時にPN接合から形成される空乏層により、高い逆方向耐圧が得られる。
【0046】
上記実施の形態では、ワイヤボンディング等が行われる第3金属層21は、アルミニウムから構成されるものとした。しかし、これに限らず、ワイヤボンディング等を良好に行うことのできる他の金属材料、例えば、AlCu等を用いることができる
【0047】
上記実施の形態では、バリア金属層(第1金属層19)は、Pdを含む、Pdシリサイドとして構成されるものとした。しかし、バリア金属層を構成する金属材料は、これに限らず、白金、ニッケル、コバルト等の他の金属材料であってもよい。
また、上記例では、第2金属層20として、Tiを用いたが、これに限らず、バナジウム、クロム、モリブデン、タンタル、タングステン等の、シリコン系膜との密着性の良好な他の金属材料であってもよい。
【0048】
上記実施の形態では、N型の半導体基板を用いる構成とした。しかし、これに限らず、P形の半導体基板を用いる構成であってもよい。さらに、炭素化シリコンや、シリコンを含有するゲルマニウム等の他の半導体基板を用いることができる。
【0049】
また、上記実施の形態では、本発明をショットキバリアダイオードに適用した例を示した。しかし、上記例に限らず、電界効果トランジスタ等の素子や、LSI(大規模集積回路)やイメージングセンサの構成素子等として基板上にショットキダイオードを形成する場合に本発明を適用できることはいうまでもない。
【0050】
【発明の効果】
以上説明したように、本発明によれば、簡便かつ信頼性の高い、ショットキーバリア電極を備えた半導体素子の製造方法が提供される。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる半導体素子の断面構成を示す図である。
【図2】図1に示す半導体素子の製造工程を示す図である。
【図3】図1に示す半導体素子の製造工程を示す図である。
【図4】従来のショットキバリア電極の構成を示す図である。
【符号の説明】
11 半導体素子
12 半導体基板
13 ショットキバリア電極
14 カソード電極
15 第1半導体領域
16 第2半導体領域
17 絶縁膜
18 コンタクト開口
19 第1金属層
20 第2金属層
21 第3金属層

Claims (1)

  1. シリコンを含む半導体基板の一面と接触するように設けられ、前記半導体基板の一面との間にショットキ障壁を形成するショットキバリア電極を備えた半導体素子の製造方法であって、
    前記半導体基板の一面上に、開口を有するシリコン系絶縁膜を形成する工程と、
    前記絶縁膜上に、第1の金属を含む第1の金属層と、第2の金属を含む第2の金属層と、を順に形成する工程と、
    前記第2の金属層に含まれる前記第2の金属を、前記第1の金属層を介して前記半導体基板の表面領域に熱拡散させ、前記開口を介して前記第1の金属層と接し、前記第2の金属のシリサイドを含む第3の金属層を形成する熱拡散工程と、
    熱拡散後の前記半導体基板の一面上に、外部電極に接続される、第3の金属を含み、前記第1の金属層と、前記第3の金属層とともにショットキバリア電極を構成する第4の金属層を形成する工程と、
    を備え
    前記熱拡散工程では、前記第3の金属層を形成すると同時に、前記半導体基板に含まれるシリコンを前記第1の金属層へ拡散させる、ことを特徴とする半導体素子の製造方法。
JP2001400012A 2001-12-28 2001-12-28 半導体素子の製造方法 Expired - Fee Related JP3858693B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001400012A JP3858693B2 (ja) 2001-12-28 2001-12-28 半導体素子の製造方法
TW91137668A TW586226B (en) 2001-12-28 2002-12-27 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400012A JP3858693B2 (ja) 2001-12-28 2001-12-28 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003197924A JP2003197924A (ja) 2003-07-11
JP3858693B2 true JP3858693B2 (ja) 2006-12-20

Family

ID=27604801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400012A Expired - Fee Related JP3858693B2 (ja) 2001-12-28 2001-12-28 半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JP3858693B2 (ja)
TW (1) TW586226B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972470B2 (en) * 2004-03-30 2005-12-06 Texas Instruments Incorporated Dual metal Schottky diode
JP5593619B2 (ja) * 2008-08-05 2014-09-24 富士電機株式会社 ショットキーバリアダイオードとその製造方法
US8816468B2 (en) * 2010-10-21 2014-08-26 Vishay General Semiconductor Llc Schottky rectifier
CN115799065B (zh) * 2022-11-17 2024-01-23 扬州国宇电子有限公司 一种TiSi势垒的制备方法

Also Published As

Publication number Publication date
TW586226B (en) 2004-05-01
TW200401447A (en) 2004-01-16
JP2003197924A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
JP3871607B2 (ja) 半導体素子およびその製造方法
US3617824A (en) Mos device with a metal-silicide gate
JP2967743B2 (ja) n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP5415650B2 (ja) 炭化珪素半導体装置及びその製造方法
US8916871B2 (en) Bondable top metal contacts for gallium nitride power devices
US8907407B2 (en) Semiconductor device covered by front electrode layer and back electrode layer
EP2793265B1 (en) Semiconductor device and manufacturing method
JPS6226593B2 (ja)
JP2013211503A (ja) SiC半導体デバイス
US20110053374A1 (en) Method for manufacturing semiconductor device
WO2008023687A1 (fr) DISPOSITIF SEMI-CONDUCTEUR AU SiC ET SON PROCÉDÉ DE FABRICATION
JP5593619B2 (ja) ショットキーバリアダイオードとその製造方法
JP2005286197A (ja) 半導体装置およびその製造方法
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP3858693B2 (ja) 半導体素子の製造方法
JP2687017B2 (ja) ショットキバリア半導体装置
JP3823826B2 (ja) 半導体素子の製造方法
JP4087368B2 (ja) SiC半導体装置の製造方法
JP2000340685A (ja) ガラスシール電子部品
JP2001015771A (ja) 半導体整流素子
JP2003197925A (ja) 半導体素子の製造方法
JP2004186438A (ja) 半導体素子およびその製造方法
JP2002261044A (ja) 半導体装置の製造方法および半導体装置
JP2005217012A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees