JP3871607B2 - 半導体素子およびその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳｉＣを用いた半導体素子及びその製造方法に関し、特に半導体素子の電極構造及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子の高速動作化及び高機能化を目指して、シリコン（珪素、Ｓｉ）以外の半導体材料の研究、開発が世界的に進められている。
【０００３】
炭化珪素（シリコンカーバイド、ＳｉＣ）は、半導体素子の新材料の１つであり、Ｓｉに比べてバンドギャップが大きいことから、次世代のパワーデバイスや高周波デバイス、高温動作デバイス等への応用が期待されている材料である。この他にも、ＳｉＣを構成材料として用いたショットキーダイオード，ＭＯＳＦＥＴ，バイポーラトランジスタなどの耐環境素子や、高速に動作し、且つ高利得のヘテロジャンクションバイポーラトランジスタ（ＨＢＴ）などの研究がなされており、これらの素子の動作が実際に確認されている。
【０００４】
これらのＳｉＣを用いた半導体素子（以下、「ＳｉＣ半導体素子」と称する）の電極部は、ＳｉＣ層の上にＮｉ等からなるコンタクト電極を設け、その上にＡｌ（アルミニウム），Ｍｏ（モリブデン），Ｔｉ（チタン）等からなる電極パッドを設けるか、電極に直接配線を接続するかどちらかの構造をとることが多い。
【０００５】
例えば、ＳｉＣを用いたショットキーダイオードの場合は、基板の裏面上にＮｉからなるオーミック電極が、主面側にＮｉからなるショットキー電極が、それぞれ設けられている。電極のうちオーミック電極は、低抵抗であることが要求されるため、Ｎｉを基板に蒸着させた後に、シンター（熱アニーリング）処理を施すことにより形成される。このシンター処理により、基板のＳｉＣと電極のＮｉが反応し、基板と電極との界面付近にＮｉシリサイドが形成されるので、接触抵抗を小さくすることができるのである。このとき、シンター処理の時間を長くすると、電極全体がシリサイド化されることもある。
【０００６】
なお、例えばＳｉＣ半導体素子がＭＯＳＦＥＴであるときには、ソース及びドレイン電極としてオーミック電極を設け、その上に直接配線を形成する。
【０００７】
また、ショットキーダイオードなどの素子を集積したチップをパッケージに実装する際には、一般的に電極パッドをオーミック電極の上に設けてからパッケージにマウントする。これにより、電極パッドと半田材等とが均一に密着されて接触面積が増えるので抵抗を減らすことができる。また、電極パッドによりマウント時のストレスが緩和される。
【０００８】
なお、ＳｉＣ以外の従来の基板をマウントするための一般的な方法として、銀（Ａｇ）ペーストをパッケージ側に付け、その上にチップを載せた後に１５０℃程度の低温ベークを行い硬化させる方法がある。また、ＰｂＳｎ半田，ＡｇＳｎ半田，ＡｕＳｎ半田などを用いて２００℃〜３００℃に温度を上げて半田を溶融させ、チップとパッケージとを密着させる方法等もある。例えば、基板の素材がＳｉである場合には、上述の方法でパッケージとチップが良好に接着される。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＳｉＣ半導体素子において、従来の電極部の構造では、電極と配線、または電極と電極パッドとの間で良好な接触を得ることが困難であった。その理由を以下に述べる。
【００１０】
ＳｉＣは高耐圧性と大きい移動度とが特徴であるために、ＳｉＣ半導体素子に高電圧下で大電流を流す場合があり、その際にＳｉを用いたチップに比べチップ温度が上昇する。上述のＡｇペーストを用いたマウント方法では、チップ温度が高温になると劣化を生じるので、ＳｉＣ半導体素子を集積したチップでは、半田や金属バンプと電極パッドとの金属間結合を用いたマウント方法がとられる。
【００１１】
一方、ＳｉＣ半導体の、特にオーミック電極においては、電極となる金属膜を蒸着させた後にシンター（アニーリング）を施すため、電極の上面にまで金属炭化物，金属酸化物及び炭素などが生じてしまう。
【００１２】
これらの金属炭化物及び金属酸化物は半田との密着性が非常に悪いので、上述の半田を用いたマウント方法では、マウント後にパッケージとチップとが剥離しやすくなる、という不具合が生じる。また、完全に剥離せず、部分的に密着している場合でも、電流集中が生じることなどにより素子実装後の放熱不良を起こしやすくなり、素子特性の劣化を招く。
【００１３】
なお、金属炭化物が電極の上面に生じるのは、ＳｉＣ中の炭素が非常に拡散しやすいためであり、ＳｉＣ半導体素子に固有の現象である。
【００１４】
このように、従来のＳｉＣ半導体素子においては、Ｓｉを用いた半導体素子とは異なり、電極と配線、または電極と電極パッドとの間の良好な接触を得るのが困難であったために、上述の不具合を招いていた。
【００１５】
本発明の目的は、電極パッド及び配線と電極とを良好に接着させ、高電圧下で大電流での駆動が可能なＳｉＣからなる半導体素子及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体素子は、ＳｉＣ層と、上記ＳｉＣ層の上に設けられたオーミック電極とを備えた半導体素子であって、上記オーミック電極の上面上に生じた、上記オーミック電極を構成する金属の炭化物または炭素粒子を除去する処理が施されてなる。
【００１７】
これにより、オーミック電極の上面上の金属炭化物及び炭素粒子が除去されているので、例えばオーミック電極の上面上に配線または電極パッドを設ける場合、オーミック電極と該配線または該電極パッドとを良好に接着させることができる。そのため、接着部分の剥離に伴って起こる電界集中による放熱不良や、接続不良などの不具合を防ぐことができる。
【００１８】
本発明の第２の半導体素子は、ＳｉＣ層と、上記ＳｉＣ層の上に設けられたオーミック電極と、上記オーミック電極の上に設けられ、第１の金属層を有する第１の電極パッドと、を備え、上記オーミック電極と上記第１の電極パッドとは、間に、上記オーミック電極を構成する金属の炭化物または炭素粒子が存在することなく接合されている。
【００１９】
上記オーミック電極は、その上面上に生じた上記金属の酸化物を除去する処理をさらに施されていてもよい。
【００２０】
上記オーミック電極と第１の電極パッドとは、間に上記金属の酸化物が存在することなく接合されていてもよい。
【００２１】
上記オーミック電極は、主としてＮｉからなっていることにより、ＳｉＣ層との接合部にＮｉシリサイドが形成されるので、接触抵抗が大きく低減される。
【００２２】
上記オーミック電極の上に、第１の金属層を有する第１の電極パッドをさらに備えていてもよい。
【００２３】
上記第１の金属層は、Ｔｉを含んでいてもよい。
【００２４】
上記第１の電極パッドは、上記第１の金属層の上に設けられ、かつ、Ａｕを含む第２の金属層をさらに有していてもよい。
【００２５】
上記オーミック電極の上にＴｉ，Ａｌ，Ｃｕ及びＷのうちの少なくとも１つからなる配線がさらに設けられていることにより、オーミック電極と配線との接触抵抗及び配線内部での抵抗が小さい半導体素子が実現される。なお、オーミック電極の上面上から金属炭化物や炭素粒子が除去されているので、オーミック電極と配線とが良好に接着され、接着部分での断線や接続不良による抵抗の増大を防ぐことができる。
【００２６】
また、上記ＳｉＣ層は、上記ＳｉＣ基板と、上記ＳｉＣ基板上に設けられたＳｉＣからなるエピタキシャル成長層とから構成されており、上記エピタキシャル成長層の上に主として金属からなるショットキー電極をさらに備えていることにより、例えば、本発明の半導体素子を集積したチップを実装する際に、パッケージの端子と各電極とが良好に接着される。
【００２７】
また、上記ショットキー電極がＮｉからなり、上記ショットキー電極の上に配置された第２の電極パッドを有し、上記第２の電極パッドは、Ｔｉを含む第３の金属層と、上記第３の金属層の上に設けられたＡｕからなる第４の金属層とをさらに備えることにより、例えばショットキー電極を外部の端子に接続する際に、接触抵抗を低減することができる。また、ショットキー電極と第４の金属層との間にＴｉからなる第３の金属層が挟まれているため、第４の金属層に含まれるＡｕがショットキー電極に拡散し、電気的特性が変化することが防止されている。
【００２８】
上記ショットキー電極がＴｉからなり、上記ショットキー電極の上に配置された第２の電極パッドを有し、上記第２の電極パッドは、Ｐｔを含む第３の金属層と、上記第３の金属層の上に設けられたＡｕからなる第４の金属層とをさらに備えていてもよい。
【００２９】
次に、本発明の半導体素子の製造方法は、ＳｉＣ層と、上記ＳｉＣ層の上に設けられ、主として金属からなるオーミック電極とを備えた半導体素子の製造方法であって、上記ＳｉＣ層の上に上記電極を形成する工程（a）と、上記オーミック電極の上面上に生じた上記金属の炭化物または炭素粒子を除去する工程（ｂ）とを含む。
【００３０】
この方法により、上記工程（ｂ）では、電極の上面上から上記金属の炭化物または炭素粒子が除去されているので、例えば電極上に配線や電極パッドを設ける場合に、電極と該配線及び該電極パッドとが良好に接着し、剥離が起こりにくくなる。この結果、動作時の接続不良及び放熱不良などの発生が抑制された、信頼性の高い半導体素子を製造することができる。
【００３１】
また、上記工程（ａ）の後、上記工程（ｂ）の前に、上記ＳｉＣ層と上記電極とにシンター処理を行なうシンター処理工程をさらに含むことにより、例えば電極上に配線や電極パッドを設ける場合に、電極と該配線及び該電極パッドとが良好に接着し、剥離が起こりにくくなる。特に、シンター処理によりＳｉＣ層中の炭素がオーミック電極中に拡散し、オーミック電極の上面上で金属炭化物や炭素粒子が析出するため、該金属炭化物及び該炭素粒子を除去することで、接続不良及び放熱不良などの発生が顕著に抑制される。
【００３２】
上記シンター処理工程によって上記電極の上面上に生じた上記金属の酸化物を除去する工程を有していてもよい。
【００３３】
上記工程（ｂ）では、プラズマエッチングによって上記金属の炭化物または炭素粒子を除去することにより、効果的に電極の上面上の炭化物及び炭素粒子を除去することができる。
【００３４】
上記プラズマエッチングは、酸素ガスまたはアルゴンガスを含む雰囲気中で行なうことにより、より効果的に電極の上面上の炭化物及び炭素粒子を除去することができる。具体的には、酸素ガスを用いる場合は、炭素分をＣＯあるいはＣＯ_２ に変化させることにより除去することができる。アルゴンガスを用いる場合は、物理的に電極上面部をエッチングすることで炭素分や炭素等により変質した層を除去することができる。
【００３５】
また、上記工程（ｂ）では、アルゴンイオンミリングによって上記金属の炭化物及び炭素粒子を除去することもできる。この方法によっても、アルゴンガスを用いたプラズマエッチングと同様、物理的に電極上面部をエッチングすることで炭素分を除去することができる。
【００３６】
上記工程（ｂ）は、酸素ガス雰囲気中でプラズマエッチングを行なう工程（ｂ１）と、上記工程（ｂ１）により上記電極の表面に生じた上記金属の酸化物を除去する工程（ｂ２）とを含むことにより、工程（ｂ１）では金属炭化物などが除去され、工程（ｂ２）では工程（ｂ１）により生じた酸化物が除去されるので、電極パッドや配線と良好に接着できる電極を製造することが可能となる。
【００３７】
上記工程（ｂ２）は、不活性ガス雰囲気中で行うプラズマエッチングであることにより、効果的に電極表面の酸化物を除去することができる。
【００３８】
また、上記工程（ｂ２）は、ウェットエッチングであってもよい。
【００３９】
あるいは、上記工程（ｂ２）は、不活性原子のイオンビームによるイオンミリングであってもよい。
【００４０】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態として、電極部分の構造を改良したＳｉＣショットキーダイオードについて説明する。
【００４１】
図１は、本実施形態に係るＳｉＣショットキーダイオードの構造を示す断面図である。なお、以下の説明で、基板の主面とは、ショットキー電極側の面を指し、裏面とは、主面と対向する面、つまりオーミック電極側の面を指すものとする。
【００４２】
図１に示すように、本実施形態のＳｉＣショットキーダイオードは、ｎ型のＳｉＣ基板１と、ＳｉＣ基板１の主面上にエピタキシャル成長された厚さ１０μｍのＳｉＣ層２と、ＳｉＣ層２の上に設けられ、Ｎｉからなる厚さ２００ｎｍのショットキー電極７と、ショットキー電極７の上に設けられた上面電極パッド４と、上面電極パッド４の上に設けられた厚さ０．５−３μｍのＡｕからなるＡｕメッキ層１１と、ＳｉＣ層２のうちショットキー電極７の両側方の領域に設けられ、例えばｐ型のＳｉＣからなるガードリング１３と、ガードリング１３の上に設けられたＳｉＯ_２ 膜１２と、ＳｉＣ基板１の裏面上に設けられたＮｉからなる厚さ２００ｎｍのオーミック電極３と、オーミック電極３の上に設けられた裏面電極パッド１４とを備えている。
【００４３】
また、上面電極パッド４は、ショットキー電極側から順に、厚さ５０ｎｍのＴｉ（チタン）からなる第１のＴｉ層９と、厚さ１００ｎｍのＡｕ（金）からなる第１のＡｕ層１０とから構成されている。そして、裏面電極パッド１４は、オーミック電極３の上に設けられた厚さ１００ｎｍのＴｉからなる第２のＴｉ層５と、厚さ４００ｎｍのＡｕからなる第２のＡｕ層６とから構成されている。なお、ＳｉＣ層２には低濃度のｎ型不純物が含まれている。
【００４４】
本実施形態のショットキーダイオードの最大の特徴は、オーミック電極３と裏面電極パッド１４との接触面からＮｉ炭化物やＮｉ酸化物が除かれていることである。このため、オーミック電極３と裏面電極パッド１４とが強固に接着しており、このショットキーダイオードを載せたチップ（またはウェハ）をパッケージにマウントした後に、チップがパッケージから剥離するのを防止することができる。この結果、実装後の本ショットキーダイオードでは、動作時の電界集中が抑制され、放熱不良などの不具合も抑制されている。
【００４５】
また、本実施形態のショットキーダイオードにおいて、オーミック電極３の上に設けられた裏面電極パッド１４は、実装の際にパッケージとチップとを良好に接着させるためのものである。具体的な構成としては、ＮｉとＡｕとを直接接続すると剥離しやすくなるので、ショットキー電極７と第１のＡｕ層１０との間に第１のＴｉ層９が設けられている。同様に、オーミック電極３と第２のＡｕ層６との間に第２のＴｉ層５が設けられている。このような電極構造により、本実施形態のショットキーダイオードにおいては、チップのパッケージからの剥離がさらに起こりにくくなっている。
【００４６】
このように、本実施形態のショットキーダイオードは、チップのパッケージからの剥離が抑制され、信頼性が高くなっているので、ＳｉＣ本来の特性を生かした、高電圧下で大電流による駆動を行なうことができる。
【００４７】
また、上面電極パッド４の上に設けられたＡｕメッキ層１１は、例えばチップの上部にワイヤを設ける際に、強度を保つためのものであり、上面電極パッド４はチップとＡｕメッキ層１１との間の接着を良好に行なうためのものである。
【００４８】
次に、本実施形態のショットキーダイオードの製造方法について説明する。
【００４９】
図２（ａ）〜（ｄ），図３（ａ）〜（ｃ），図４（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）は、本実施形態のショットキーダイオードの製造工程を示す断面図である。
【００５０】
まず、図２（ａ）に示す工程で、ｎ型のＳｉＣ基板１を準備し、ＳｉＣ基板１の上に気相成長法（ＣＶＤ法）により厚さ１０μｍのＳｉＣ層２をエピタキシャル成長する。次に、電子ビーム（ＥＢ）蒸着によりＳｉＣ基板１の裏面にＮｉを蒸着した後、基板を１０００℃で５分間熱処理する。この熱処理により、ＳｉＣ基板１とＮｉとが反応し、オーミック特性を有するオーミック電極３がＳｉＣ基板１の上に形成される。また、この熱処理により、オーミック電極３の表面部には、Ｎｉ酸化物，炭素粒子及びＮｉ炭化物などが生じる。
【００５１】
次に、図２（ｂ）に示す工程で、ＳｉＣ層２の上にＳｉＯ_２ を堆積した後、パターニングして第１のＳｉＯ_２ 膜２１を形成する。
【００５２】
続いて、図２（ｃ）に示す工程で、第１のＳｉＯ_２ 膜２１をマスクとしてＳｉＣ層２にホウ素（Ｂ）イオンを注入し、ガードリング１３を形成する。このガードリング１３は、ショットキーダイオードの電流集中を防ぐために設けられる。
【００５３】
次に、図２（ｄ）に示す工程で、第１のＳｉＯ_２ 膜２１を除去した後、基板上にＳｉＣ層を保護するためのＳｉＯ_２ 保護膜２３を形成する。
【００５４】
次いで、図３（ａ）に示す工程で、フォトリソグラフィー処理及びバッファードフッ酸を用いたＳｉＯ_２ 保護膜２３のエッチング処理を行って、ＳｉＣ層２を露出させ、第２のＳｉＯ_２ 膜１２を形成する。
【００５５】
続いて、図３（ｂ）に示す工程で、基板の主面側に厚さ約２００ｎｍのＮｉをＥＢ蒸着する。その後、アセトン洗浄のリフトオフを行ない、ＳｉＣ層２の露出面の上にショットキー電極７を形成する。次に、ショットキー電極７と基板との密着性を高めるために、３００℃程度の熱処理を５分間行なう。
【００５６】
次に、図３（ｃ）に示す工程で、基板をバッファードフッ酸で洗浄し、露出しているショットキー電極７の下面に生じたＮｉ酸化物を除去する。その後、ＥＢ蒸着により基板上に厚さ５０ｎｍのＴｉ膜２６を堆積し、次いでＴｉ膜２６の上に厚さ１００ｎｍのＡｕ膜２７を連続的に堆積する。
【００５７】
次に、図４（ａ）に示す工程で、基板上にレジスト（図示せず）を塗布してフォトリソグラフィ処理を行い、ショットキー電極７に平面位置及びサイズを合わせたレジスト２４を基板上に形成する。次いで、電着法により基板の主面側にＡｕメッキを施す。
【００５８】
次に、図４（ｂ）に示す工程で、レジスト２４を除去することにより、厚さ１μｍのＡｕメッキ層１１を形成する。ここで、Ａｕメッキ層１１の厚さは０．５μｍ以上３μｍ以下とする。ただし、Ａｕメッキ層１１の厚さが３μｍを越えても特に問題はない。
【００５９】
次に、図４（ｃ）に示す工程で、オーミック電極３上のＮｉ酸化物をバッファードフッ酸で除去した後、Ｏ_２ プラズマ２５をＳｉＣ基板１の裏面側に照射する。Ｏ_２プラズマ照射は、Ｏ_２ 流量を２００ｍＬ／ｍｉｎ、圧力を約１．３×１０^２Ｐａ（１Ｔｏｒｒ）とし、２００Ｗで約２０分間行なう。このとき、温度は特に設定しなくともよい。これにより、オーミック電極３形成時のシンター処理によりオーミック電極３の裏面上に生じたＮｉ炭化物及び炭素を除去することができる。
【００６０】
続いて、図５（ａ）に示す工程で、ＥＢ蒸着により、オーミック電極３の上に
厚さ１００ｎｍの第２のＴｉ層５と、厚さ４００ｎｍの第２のＡｕ層６とを順次形成する。なお、第２のＴｉ層５と第２のＡｕ層６とは、裏面電極パッド１４を構成している。
【００６１】
次に、図５（ｂ）に示す工程で、第２のＡｕ層６の上に、基板の裏面を保護するためのレジスト２８を塗布する。
【００６２】
続いて、図５（ｃ）に示す工程で、王水を用いて、Ａｕ膜２７をエッチングし、第１のＡｕ層１０を形成する。この時、Ｔｉは王水によりエッチングされないので、Ｔｉ膜２６はエッチストッパーとして機能するため、ショットキー電極７が腐食されることはない。また、Ａｕメッキ層１１も王水によりエッチングされるが、Ａｕ膜２７に比べて膜厚が十分厚いため、Ａｕメッキ層１１の表層がエッチングされても問題にはならない。
【００６３】
次に、基板を水洗後、バッファードフッ酸を用いてＴｉ膜２６をエッチングし、第１のＴｉ層９を形成する。この際に、Ｔｉのエッチングレートは速いため、バッファードフッ酸は、ＮＨ_４Ｆ：ＨＦ：Ｈ_２Ｏ＝１０：１：２０の程度に薄めたものを用いるとよい。その後、ＳｉＣ基板の裏面を保護していたレジスト２８を除去する。なお、第１のＡｕ層１０と第１のＴｉ層９とは上面電極パッド４を構成する。以上の方法により、本実施形態のショットキーダイオードが作製される。
【００６４】
本実施形態のショットキーダイオードの製造方法において、図２（ａ）に示す工程でシンター処理をしているため、ＳｉＣ基板１とＮｉとが反応し、Ｎｉシリサイド等が生成することにより、低抵抗なオーミック電極が形成される。しかも、シンター処理によってオーミック電極３の表面部に析出したＮｉ炭化物や炭素をＯ_２プラズマ処理により除去しているため、オーミック電極３と裏面電極パッド１４との間の接着が良好となっている。なお、オーミック電極３の裏面上に析出したＮｉ炭化物や炭素は、Ｏ_２プラズマ照射によりＣＯやＣＯ_２となって除去される。
【００６５】
このように、本実施形態の製造方法によれば、オーミック電極３と裏面電極パッド１４との間の接着が良好となっているため、素子の載ったチップを実装する際にも電極とパッドとの間に剥離が生じることがない。そのため、本実施形態の製造方法によれば、ＳｉＣショットキーダイオードを製造する際の歩留まりを向上させることができる。
【００６６】
また、本実施形態の方法によれば、Ｏ_２プラズマ照射の前にバッファードフッ酸によってオーミック電極３上面に生じるＮｉ酸化物を除去しているので、オーミック電極３と裏面電極パッド１４との間の接着がさらに良好な素子を作製することが可能になっている。
【００６７】
また、本実施形態のショットキーダイオードの製造方法において、Ａｕ膜２７の下にエッチストッパーとして機能するＴｉ膜２６を設けているので、図５（ｃ）に示す工程で、容易に上面電極パッド４を形成することができる。
【００６８】
なお、本実施形態の製造方法においては、オーミック電極３上に析出した炭素または炭化物を除去するためにＯ_２プラズマ照射を行ったが、これに代えて、Ａｒプラズマ処理や、Ａｒイオンミリングによる物理的なエッチングを用いてもよい。また、Ｏ_２ プラズマ照射とＡｒプラズマ処理，Ａｒイオンミリングを併用すれば炭化物のみならず有機物や金属酸化物等も除去されるので、オーミック電極と電極パッドとの接着性をさらに向上させることができる。この場合には、析出した炭素及び炭化物を多く含むオーミック電極３の一部が除去されることになる。
【００６９】
なお、Ｏ_２ プラズマ照射によってオーミック電極３のごく表面には金属酸化物が形成される。この金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積した場合、金属酸化物は抵抗成分となるので該金属酸化物を除去することが好ましい。除去する方法としては例えばアルゴンやキセノンといった不活性ガスのプラズマ中に短時間さらしたり、あるいは同様な不活性な原子のイオンビームによってイオンミリングすればよい。あるいは極めて低濃度に希釈したフッ酸などで極めて短時間ウェットエッチングしてもよい。
【００７０】
また、本実施形態の製造方法においては、オーミック電極側にのみプラズマ照射を行ったが、ショットキー電極側にもプラズマ照射してもよい。これにより、ショットキー電極と上面電極パッドとの接着をより確実にすることができる。
【００７１】
なお、本実施形態においては、各金属層を形成する際にＥＢ蒸着法を用いたが、スパッタ法によりこれらの層を形成してもよい。
【００７２】
また、本実施形態のショットキーダイオードにおいて、ショットキー電極及びオーミック電極の材料として共にＮｉを用いたが、導電性の良好なＡｌＮｉ合金などを代わりに用いることができる。
【００７３】
また、本実施形態のショットキーダイオードにおいて、ショットキー電極及びオーミック電極の上にＴｉ層を設けたが、これに代えてＡｌ層，Ｍｏ層，Ｃｒ（クロム）層あるいはＰｄ（パラジウム）層を設けてもよい。特に、Ｃｒ，Ｐｄ及びＡｌなどはＴｉと同様Ａｕとの密着が良いので好ましく用いられる。
【００７４】
なお、本実施形態のショットキーダイオードのオーミック電極側の構造は、縦型及び横型のＭＩＳＦＥＴのソース・ドレイン電極など、あらゆる素子のオーミック電極に応用することができる。また、Ｏ_２ プラズマ照射によりオーミック電極裏面の炭化物を除去する方法も、オーミック電極を有するあらゆるＳｉＣ素子に適用することができる。
【００７５】
（第２の実施形態）
本発明の第２の実施形態として、第１の実施形態と比べてショットキー電極側の構成のみが異なるショットキーダイオードについて説明する。
【００７６】
図６は、本実施形態に係るＳｉＣショットキーダイオードの構造を示す断面図である。同図に示すように、本実施形態のＳｉＣショットキーダイオードは、ｎ型のＳｉＣ基板３１と、ＳｉＣ基板３１の主面上にエピタキシャル成長された厚さ１０μｍのＳｉＣ層３２と、ＳｉＣ層３２の上に設けられ、Ｔｉからなる厚さ２００ｎｍのショットキー電極３７と、ショットキー電極３７の上に設けられた上面電極パッド３８と、ＳｉＣ層３２のうち、ショットキー電極３７の両側方の領域に設けられ、例えばｐ型のＳｉＣからなるガードリング４２と、ガードリング４２の上に設けられたＳｉＯ_２ 膜４１と、ＳｉＣ基板３１の裏面上に設けられたＮｉからなる厚さ２００ｎｍのオーミック電極３３と、オーミック電極３３の上に設けられた裏面電極パッド３４とを備えている。
【００７７】
また、上面電極パッド３８は、ショットキー電極側から順に、厚さ１００ｎｍのＰｔ（白金）からなるＰｔ層３９と、厚さ３００ｎｍのＡｕ（金）からなる第１のＡｕ層４０とから構成されている。そして、裏面電極パッド３４は、オーミック電極３３の上に設けられた厚さ１００ｎｍのＴｉからなるＴｉ層３５と、厚さ４００ｎｍのＡｕからなる第２のＡｕ層３６とから構成されている。なお、ＳｉＣ層３２には低濃度のｎ型不純物が含まれている。
【００７８】
以上のように、本実施形態のショットキーダイオードは、ショットキー電極の材料がＴｉである点、ショットキー電極の上にＡｕ層の代わりＰｔ層が設けられている点が、第１の実施形態のショットキーダイオードと異なっている。
【００７９】
一般に、ＴｉとＡｕとが直接接触している場合に高熱がかかると、ＡｕがＴｉ中に拡散する傾向がある。これに対し、ＡｕとＰｔとはそれぞれ互いに混合しにくい。
【００８０】
本実施形態のショットキーダイオードにおいては、Ｔｉからなるショットキー電極３７と第１のＡｕ層４０との間にＰｔ層３９が挟まれているため、高電圧下での駆動により素子が高温になっても、上面電極パッド３８中のＡｕがショットキー電極３７やＳｉＣ層３２に拡散することがない。そのため、本実施形態のショットキーダイオードでは、Ａｕの拡散による特性の変化が抑制されている。
【００８１】
また、本実施形態のショットキーダイオードは、第１の実施形態と同様、オーミック電極３３と裏面電極パッド３４との接触面からＮｉ炭化物やＮｉ酸化物が除かれていることである。このため、オーミック電極３３と裏面電極パッド３４とが強固に接着しており、このショットキーダイオードを載せたチップ（またはウェハ）をパッケージにマウントする際に、チップとパッケージとを良好に接着させることができる。
【００８２】
次に、本実施形態のショットキーダイオードの製造方法を説明する。
【００８３】
図７（ａ）〜（ｃ）は、本実施形態のショットキーダイオードの製造工程を示す断面図である。
【００８４】
まず、図７（ａ）に示す工程で、ＳｉＣ基板３１の裏面上にＮｉからなるオーミック電極３３を形成する。ここで、オーミック接触をとるために基板をシンター処理するため、オーミック電極３３の表面部にはＮｉ炭化物や、Ｎｉ酸化物及び析出した炭素などが見られる。
【００８５】
次いで、ＳｉＣ基板３１上に厚さ１０μｍのＳｉＣ層３２をエピタキシャル成長により形成した後、ホウ素イオンを注入してＳｉＣ層３２の一部にガードリング４２を形成する。次いで、ガードリング４２の上にＳｉＯ_２ 膜４１を形成する。
【００８６】
なお、ここまでの工程は、第１の実施形態と同様である。
【００８７】
次に、図７（ｂ）に示す工程で、ＳｉＯ_２ 膜４１の上にレジスト（図示せず）を形成後、基板の主面側に厚さ２００ｎｍのＴｉをＥＢ蒸着する。続いて、基板の主面側に厚さ１００ｎｍのＰｔ膜と、厚さ３００ｎｍのＡｕ膜をＥＢ蒸着する。その後、アセトン洗浄のリフトオフを行って、Ｔｉからなるショットキー電極３７と、Ｐｔ層３９と、第１のＡｕ層４０とを同時に形成する。なお、Ｐｔ層３９と第１のＡｕ層４０とは上面電極パッド３８を構成する。
【００８８】
次に、図７（ｃ）に示す工程で、基板の上面上に設けたパッド形成用のレジストを除去した後、基板の上面上にエッチングに対する保護膜を形成する。続いて、バッファードフッ酸を用いてオーミック電極３３の裏面上に生じたＮｉ酸化物を除去する。次に、Ｏ_２プラズマ照射を行ない、オーミック電極３３の裏面上のＮｉ炭化物及び炭素を除去する。ここで、Ｏ_２プラズマ照射は、Ｏ_２流量を２００ｍＬ／ｍｉｎ、圧力を約１．３×１０^２Ｐａ（１Ｔｏｒｒ）とし、２００Ｗで約２０分間行なう。温度は特に調節しなくてもよい。
【００８９】
なお、Ｏ_２ プラズマ照射によってオーミック電極３３のごく表面には金属酸化物が形成される。この金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積した場合、金属酸化物は抵抗成分となるので除去することが好ましい。除去する方法としては例えばアルゴンやキセノンといった不活性ガスのプラズマ中に短時間さらしたり、あるいは同様な不活性な原子のイオンビームによってイオンミリングすればよい。あるいは極めて低濃度に希釈したフッ酸などで極めて短時間ウェットエッチングしてもよい。
【００９０】
続いて、オーミック電極３３にＴｉ及びＡｕを順次ＥＢ蒸着し、厚さ１００ｎｍのＴｉ層３５と、厚さ４００ｎｍの第２のＡｕ層３６とを形成する。その後、基板の上面上の保護膜を除去する。なお、Ｔｉ層３５と第２のＡｕ層３６とは裏面電極パッド３４を構成している。
【００９１】
以上の方法により、本実施形態のショットキーダイオードが作製される。
【００９２】
なお、本実施形態のショットキーダイオードにおいて、上面電極パッド３８の上にメッキ法などにより設けられた、厚さ０．５−３μｍ程度のＡｕ層を設けてもよい。
【００９３】
なお、本実施形態のショットキーダイオードにおいても、Ｏ_２ プラズマ照射に代えてＡｒプラズマ処理やＡｒイオンミリングを行ってもよい。
【００９４】
なお、本実施形態のショットキーダイオードにおいて、オーミック電極３３側
のＴｉ層３５と第２のＡｕ層３６との間にＰｔ層を挟んでもよい。
【００９５】
（第３の実施形態）
本発明の第３の実施形態として、ＳｉＣを用いたＭＯＳＦＥＴについて説明する。
【００９６】
図８は、本実施形態のＭＯＳＦＥＴの構成を示す断面図である。同図に示すように、本実施形態のＭＯＳＦＥＴは、ｎ型不純物を含むＳｉＣ基板５１と、ＳｉＣ基板５１にｐ型不純物イオンを注入して設けられたＰ型領域５２と、Ｐ型領域５２の上に設けられたＳｉＯ_２ からなるゲート絶縁膜５６と、ゲート絶縁膜５６の上に設けられたゲート電極５５と、Ｐ型領域５２のうち、ゲート電極５５の両側方に位置する領域に設けられ、高濃度のｎ型不純物を含むソース領域５３及びドレイン領域５９と、ソース領域５４及びドレイン領域５９の上にそれぞれ設けられたソース電極５４及びドレイン電極６０と、基板上に設けられた絶縁体からなる層間絶縁膜５７と、層間絶縁膜５７上に設けられ、層間絶縁膜５７を貫通してソース電極５４，ドレイン電極６０及びゲート電極５５に至る配線５８とを備えている。また、ソース電極５４，ドレイン電極６０及びゲート電極５５は共にＮｉからなっている。そして、ＳｉＣ基板５１とソース電極５４，ＳｉＣ基板５１とドレイン電極６０の接触はいずれもオーミック接触となっている。
【００９７】
本実施形態のＭＯＳＦＥＴの特徴は、ソース電極５４及びドレイン電極６０の上面上に生じるＮｉ酸化物、Ｎｉ炭化物及び炭素粒子が除去されていることにある。配線として一般に用いられるＴｉ，Ａｌ，Ｃｕ，Ｗ（タングステン）などの金属は、Ｎｉ炭化物や炭素が析出した表面とは接着しにくくなる。そのため、本実施形態のＭＯＳＦＥＴにおいては、配線とソース電極５４及びドレイン電極６０との間の接着が強固となり、剥離を生じるおそれがない。従って、素子を実装する際に、素子の上方にワイヤー等を設けても、断線や接続不良及び抵抗の増大を起こすことがほとんどなくなる。
【００９８】
また、素子を集積化する際に、オーミック電極が多層化されることがある。そのような場合には、本実施形態のように、電極パッドを設けずに電極の上に直接配線を設ける構造が用いられる。本実施形態のＭＯＳＦＥＴによれば、ソース電極５４及びドレイン電極６０と配線とが強固に接着されているので、素子が積層された場合にも、種々の応力による断線及び接続不良のリスクが低減される。
【００９９】
次に、本実施形態のＭＯＳＦＥＴの製造方法を簡単に説明する。
【０１００】
図９（ａ）〜（ｃ）は、本実施形態のＭＯＳＦＥＴの製造工程を示す断面図である。
【０１０１】
まず、図９（ａ）に示す工程で、ｎ型のＳｉＣ基板５１にｐ型の不純物イオンを注入してＳｉＣ基板５１内にＰ型領域５２を設ける。次いで、マスクを用いたｎ型不純物のイオン注入により、Ｐ型領域５２内にｎ型不純物を高濃度で含むソース領域５３及びドレイン領域５９を形成する。
【０１０２】
次に、図９（ｂ）に示す工程で、ＥＢ蒸着などにより、ソース領域５３及びドレイン領域５９の上にＮｉからなるソース電極５４及びドレイン電極６０をそれぞれ形成する。その後、基板を６００−１１００℃でシンター処理し、ソース電極５４及びドレイン電極６０をオーミック電極にする。シンター処理の際に、ＳｉＣ基板５１中の炭素が拡散するため、ソース電極５４及びドレイン電極６０の表面部には、炭素粒子やＮｉ炭化物、Ｎｉ酸化物などが析出する。
【０１０３】
次に、ソース電極５４及びドレイン電極６０を除く基板上に保護膜を形成した後、基板をバッファードフッ酸によりエッチングしてソース電極５４及びドレイン電極６０の上面上のＮｉ酸化物を除去する。続いて、基板の上面側にＯ_２ プラズマ照射を行ない、ソース電極５４及びドレイン電極６０の上面上の炭素粒子やＮｉ炭化物等を除去する。
【０１０４】
なお、Ｏ_２ プラズマ照射によってソース電極５４およびドレイン電極６０のごく表面には金属酸化物が形成される。この金属酸化物を残したままＴｉ層５、Ａｕ層６を堆積した場合、金属酸化物は抵抗成分となるので除去することが好ましい。除去する方法としては例えばアルゴンやキセノンといった不活性ガスのプラズマ中に短時間さらしたり、あるいは同様な不活性な原子のイオンビームによってイオンミリングすればよい。あるいは極めて低濃度に希釈したフッ酸などで極めて短時間ウェットエッチングしてもよい。
【０１０５】
次いで、公知の方法により、ＳｉＣ基板５１のうち、ソース領域５３とドレイン領域５９との間の領域上に、ＳｉＯ_２ からなるゲート絶縁膜５６及びゲート電極５５を順次形成する。
【０１０６】
次に、図９（ｃ）に示す工程で、基板上にＳｉＯ_２を堆積して層間絶縁膜５７を形成した後、層間絶縁膜５７をエッチングしてソース電極５４、ドレイン電極６０及びゲート電極５５に至るコンタクトホールを開口する。次に、該コンタクトホールをＴｉ，Ａｌ，Ｃｕ，Ｗなどの金属で埋めて配線５８を形成する。以上の方法により、本実施形態のＭＯＳＦＥＴが作製される。
【０１０７】
本実施形態の製造方法によれば、図９（ｂ）に示す工程でＯ_２ プラズマ照射を行っているため、ソース電極５４及びドレイン電極６０の上面上の炭素粒子やＮｉ炭化物等が除去されており、ソース電極５４及びドレイン電極６０と配線との間の接着が強固になっている。また、本実施形態においては、Ｏ_２ プラズマ照射の前あるいは後に不活性ガスのプラズマエッチング、イオンミリングまたはウェットエッチングによりソース電極５４及びドレイン電極６０上のＮｉ酸化物も除去されており、上記電極と配線との接着がさらに強固になっている。
【０１０８】
そのため、本素子の上方にワイヤー等を設けても、断線や接続不良及び抵抗の増大といった不具合がほとんど発生しない。すなわち、本実施形態の方法によれば、動作信頼性が高いＭＯＳＦＥＴを製造することができ、同時に歩留まりも向上させることができる。
【０１０９】
なお、本実施形態ではＭＯＳＦＥＴの例について説明したが、バイポーラトランジスタやＭＥＳＦＥＴなど、オーミック電極を備えたＳｉＣ素子であれば、シンター処理の後にＯ_２ プラズマ照射を行なうことにより、素子の動作信頼性の向上、製造時の歩留まりの向上などの効果が得られる。
【０１１０】
なお、本実施形態のＭＯＳＦＥＴでは、各電極の材料としてＮｉが用いられたが、これに限らず、ＡｌＮｉ合金など、低抵抗の金属を電極の材料として用いても同様の効果がある。
【０１１１】
【発明の効果】
本発明の半導体素子の方法によれば、オーミック電極の形成後にＯ_２ プラズマ照射を行なうので、オーミック電極と電極パッド、あるいはオーミック電極と配線とが良好に接着された半導体素子を製造することができる。そのため、本発明の半導体素子によれば、オーミック電極部分での抵抗の増加や接続不良が抑えられ、高電圧下で大電流による駆動が可能になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係るＳｉＣショットキーダイオードの構造を示す断面図である。
【図２】 （ａ）〜（ｄ）は、本発明の第１の実施形態に係るＳｉＣショットキーダイオードの製造工程のうち、ＳｉＯ_２ 保護膜を形成するまでの工程を示す断面図である。
【図３】 （ａ）〜（ｃ）は、本発明の第１の実施形態に係るＳｉＣショットキーダイオードの製造工程のうち、Ａｕ膜を形成するまでの工程を示す断面図である。
【図４】 （ａ）〜（ｃ）は、本発明の第１の実施形態に係るＳｉＣショットキーダイオードの製造工程のうち、Ｏ_２ プラズマ照射を行なうまでの工程を示す断面図である。
【図５】 （ａ）〜（ｃ）は、本発明の第１の実施形態に係るＳｉＣショットキーダイオードの製造工程のうち、Ａｕメッキ層を形成するまでの工程を示す断面図である。
【図６】 本発明の第２の実施形態に係るＳｉＣショットキーダイオードの構造を示す断面図である。
【図７】 （ａ）〜（ｃ）は、本発明の第２の実施形態に係るショットキーダイオードの製造工程を示す断面図である。
【図８】 本発明の第３の実施形態に係るＭＯＳＦＥＴの構造を示す断面図である。
【図９】 （ａ）〜（ｃ）は、本発明の第３の実施形態に係るＭＯＳＦＥＴの製造工程を示す断面図である。
【符号の説明】
１，３１，５１ ＳｉＣ基板
２，３２ ＳｉＣ層
３，３３ オーミック電極
４，３８ 上面電極パッド
５ 第２のＴｉ層
６ 第２のＡｕ層
７，３７ ショットキー電極
９ 第１のＴｉ層
１０ 第１のＡｕ層
１１ Ａｕメッキ層
１２ 第２のＳｉＯ_２ 膜
１４，３４ 裏面電極パッド
２１ 第１のＳｉＯ_２ 膜
２３ ＳｉＯ_２ 保護膜
２４ レジスト
２６ Ｔｉ膜
２７ Ａｕ膜
３５ Ｔｉ層
３６ 第２のＡｕ層
３９ Ｐｔ層
４０ Ａｕ層
４１ ＳｉＯ_２ 膜
４２ ガードリング
５２ ｐ型領域
５３ ソース領域
５４ ソース電極
５５ ゲート電極
５６ ゲート絶縁膜
５７ 層間絶縁膜
５８ 配線
５９ ドレイン領域
６０ ドレイン電極

Claims (22)

1. ＳｉＣ層と、
   上記ＳｉＣ層の上に設けられたオーミック電極と
   を備えた半導体素子であって、
   上記オーミック電極の上面上に生じた、上記オーミック電極を構成する金属の炭化物または炭素粒子を除去する処理が施されてなる半導体素子。
2. ＳｉＣ層と、
   上記ＳｉＣ層の上に設けられたオーミック電極と、
   上記オーミック電極の上に設けられ、第１の金属層を有する第１の電極パッドと、
   を備え、
   上記オーミック電極と上記第１の電極パッドとは、間に、上記オーミック電極を構成する金属の炭化物または炭素粒子が存在することなく接合されている半導体素子。
3. 上記オーミック電極は、その上面上に生じた上記金属の酸化物を除去する処理をさらに施されている請求項１に記載の半導体素子。
4. 上記オーミック電極と第１の電極パッドとは、間に上記金属の酸化物が存在することなく接合されている請求項２に記載の半導体素子。
5. 上記オーミック電極は、主としてＮｉからなる請求項１〜４のいずれか１項に記載の半導体素子。
6. 上記オーミック電極の上に、第１の金属層を有する第１の電極パッドをさらに備えている請求項１に記載の半導体素子。
7. 上記第１の金属層は、Ｔｉを含む請求項２または６に記載の半導体素子。
8. 上記第１の電極パッドは、
   上記第１の金属層の上に設けられ、かつ、Ａｕを含む第２の金属層をさらに有する請求項７に記載の半導体素子。
9. 上記オーミック電極の上にＴｉ、Ａｌ、Ｃｕ及びＷのうちの少なくとも１つからなる配線がさらに設けられている請求項８に記載の半導体素子。
10. 上記ＳｉＣ層は、上記ＳｉＣ基板と、上記ＳｉＣ基板上に設けられたＳｉＣからなるエピタキシャル成長層とから構成されており、
    上記エピタキシャル成長層の上に金属からなるショットキー電極をさらに備えている請求項１〜９のいずれか１項に記載の半導体素子。
11. 上記ショットキー電極がＮｉからなり、
    上記ショットキー電極の上に配置された第２の電極パッドを有し、
    上記第２の電極パッドは、
    Ｔｉを含む第３の金属層と、
    上記第３の金属層の上に設けられたＡｕからなる第４の金属層とをさらに備える請求項１０に記載の半導体素子。
12. 上記ショットキー電極がＴｉからなり、
    上記ショットキー電極の上に配置された第２の電極パッドを有し、
    上記第２の電極パッドは、
    Ｐｔを含む第３の金属層と、
    上記第３の金属層の上に設けられたＡｕからなる第４の金属層とをさらに備える請求項１０に記載の半導体素子。
13. ＳｉＣ層と、上記ＳｉＣ層の上に設けられ、主として金属からなるオーミック電極とを備えた半導体素子の製造方法であって、
    上記ＳｉＣ層の上に上記電極を形成する工程（a）と、
    上記オーミック電極の上面上に生じた上記金属の炭化物または炭素粒子を除去する工程（ｂ）とを含むことを特徴とする半導体素子の製造方法。
14. 上記工程（ａ）の後、上記工程（ｂ）の前に、上記ＳｉＣ層と上記電極とにシンター処理を行なうシンター処理工程をさらに含むことを特徴とする請求項１３に記載の半導体素子の製造方法。
15. 上記シンター処理工程によって上記電極の上面上に生じた上記金属の酸化物を除去する工程を有する請求項１４に記載の半導体素子の製造方法。
16. 上記工程（ｂ）では、プラズマエッチングによって上記金属の炭化物または炭素粒子を除去することを特徴とする請求項１３〜１５のいずれか１項に記載の半導体素子の製造方法。
17. 上記プラズマエッチングは、酸素ガスまたはアルゴンガスを含む雰囲気中で行なうことを特徴とする請求項１６に記載の半導体素子の製造方法。
18. 上記工程（ｂ）では、アルゴンイオンミリングによって上記金属の炭化物または炭素粒子を除去することを特徴とする請求項１３〜１５のいずれか１項に記載の半導体素子の製造方法。
19. 上記工程（ｂ）は、
    酸素ガス雰囲気中でプラズマエッチングを行なう工程（ｂ１）と、
    上記工程（ｂ１）により上記電極の表面に生じた上記金属の酸化物を除去する工程（ｂ２）と
    を含むことを特徴とする請求項１３〜１８に記載の半導体素子の製造方法。
20. 上記工程（ｂ２）は、不活性ガス雰囲気中で行うプラズマエッチングであることを特徴とする請求項１９に記載の半導体素子の製造方法。
21. 上記工程（ｂ２）は、ウェットエッチングであることを特徴とする請求項１９に記載の半導体素子の製造方法。
22. 上記工程（ｂ２）は、不活性原子のイオンビームによるイオンミリングであることを特徴とする請求項１９に記載の半導体素子の製造方法。

Images