JP2010157547A - 炭化珪素半導体素子の製造方法 - Google Patents

炭化珪素半導体素子の製造方法 Download PDF

Info

Publication number
JP2010157547A
JP2010157547A JP2008333659A JP2008333659A JP2010157547A JP 2010157547 A JP2010157547 A JP 2010157547A JP 2008333659 A JP2008333659 A JP 2008333659A JP 2008333659 A JP2008333659 A JP 2008333659A JP 2010157547 A JP2010157547 A JP 2010157547A
Authority
JP
Japan
Prior art keywords
electrode
type
silicon carbide
schottky
sic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008333659A
Other languages
English (en)
Inventor
Takashi Masuda
隆 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2008333659A priority Critical patent/JP2010157547A/ja
Priority to US13/142,147 priority patent/US8404574B2/en
Priority to EP09834272A priority patent/EP2383784A1/en
Priority to PCT/JP2009/005645 priority patent/WO2010073455A1/ja
Publication of JP2010157547A publication Critical patent/JP2010157547A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】順方向電流が高く、逆方向リーク電流が低い炭化珪素半導体素子を簡便な方法で得られる炭化珪素半導体素子の製造方法を提供する。
【解決手段】炭化珪素基板１の一方の面にニッケルからなる第１の電極材料膜を成膜し、９３０〜９５０℃の温度範囲で熱処理してオーミック性の電極２を形成する。炭化珪素基板の他方の面にモリブデンからなる第２の電極材料膜を成膜し、６００〜７００℃の温度範囲で熱処理してショットキー性の電極３を形成する。この後電極パッド６、電極パッド４を形成する。
【選択図】図１

Description

本発明は、炭化珪素半導体素子の製造方法に関するものである。
炭化珪素半導体は、シリコン半導体よりも絶縁破壊電圧が大きく、エネルギーバンドギャップが広く、また、熱伝導度が高いなど優れた特徴を有するので、発光素子、大電力パワーデバイス、耐高温素子、耐放射線素子、高周波素子等への応用が期待されている。
ところで、上記炭化珪素半導体を用いた素子（ＳｉＣ半導体素子）として、ショットキーバリアダイオードが知られている。このショットキーバリアダイオードは、金属と半導体との接合面で生じる整流作用(ショットキー効果)を利用したダイオードであり、ＰＮダイオードに比べると順方向の電圧降下が低く、逆回復時間が短いという特性を有していることから、高周波スイッチングを行うスイッチング・レギュレータ等の電源回路に多用されている。
しかしながら、ＰＮダイオードに比べると逆方向漏れ電流が大きく、逆耐圧は低いという欠点を有する。したがって、ＳｉＣ半導体素子を用いたショットキーバリアダイオードでは、順方向電流を増加するために低コンタクト抵抗であるオーミック電極を形成すると共に、逆方向のリーク電流を低減させることが課題であった。
一般的に、低コンタクト抵抗であるオーミック電極を得るためには、ニッケル（Ｎｉ）を電極として用いることが知られている（例えば、特許文献１又は２を参照）。また、ＳｉＣ基板の表面にＮｉを成膜した後、高い温度で熱処理することが低コンタクト抵抗のオーミック電極を得るのに有効であることが知られている。
一方、逆方向のリーク電流を低減させるために、様々な検討がなされている。例えば、基板やエピ層に存在するマイクロパイプなどの結晶欠陥の低減、ショットキー電極端部の電界集中を防ぐ為のガードリング構造等が提案されている。さらに、ショットキー電極側のＳｉＣ層の不純物濃度やショットキー電極の高さなどが検討されている（特許文献３〜５参照）。
特開２００３−２４３３２３号公報 特開２００７−１８４５７１号公報 特開２０００−１３３８１９号公報 特開２００４−２６６１１５号公報 特開２００７−１４９８３９号公報
しかしながら、特許文献３〜５に記載されている従来のリーク電流を低減するための検討は、リーク電流の原因を基板、エピタキシャル層の結晶性、ショットキー電極が存在する表面側の構造及び作製条件等に解決策を求めるものであった。そして、いずれの方法も工程が複雑になることから、リーク電流が低減されたショットキーバリアダイオードを安定的に生産することが困難であるという問題があった。
本発明は、上記事情を鑑みてなされたものであり、順方向電圧が低く、逆方向リーク電流が低い炭化珪素半導体素子を簡便な方法で得られる炭化珪素半導体素子の製造方法を提供することを目的とする。
本願発明者は、ＳｉＣ半導体素子（ショットキーバリアダイオード）のリーク電流を抑制する方法について検討し、低コンタクト抵抗のオーミック電極を得るためにオーミック電極（Ｎｉ）の熱処理温度を高くすると、逆方向リーク電流が増加することを解明した。そして、本願発明者は、オーミック電極形成時の熱処理温度の最適な範囲とすることで、順方向電流通流時の抵抗値が小さく、逆方向電圧印加時のリーク電流が低いという特性を両立させるＳｉＣ半導体素素子が得られることを見出して本願発明を完成させた。
すなわち、本発明は以下に関する。
（１） 炭化珪素基板の一方の面に第１の電極材料からなる膜を成膜し、９３０〜９５０℃の温度範囲で熱処理してオーミック性の電極を形成する工程と、前記炭化珪素基板の他方の面に第２の電極材料からなる膜を成膜し、熱処理してショットキー性の電極を形成する工程と、を備えることを特徴とする炭化珪素半導体素子の製造方法。
（２） 前記第１の電極材料が、少なくともニッケルを含むことを特徴とする前項（１）に記載の炭化珪素半導体素子の製造方法。
（３） 前記第２の電極材料が、モリブデンであることを特徴とする、前項（１）又は（２）に記載の炭化珪素半導体素子の製造方法。
（４） 前記ショットキー性の電極を形成する工程の熱処理が、６００〜７００℃の温度範囲であることを特徴とする前項（１）乃至（３）のいずれか一項に記載の炭化珪素半導体素子の製造方法。
（５） 前記炭化珪素半導体素子がショットキーバリアダイオードであることを特徴とする前項（１）乃至（４）のいずれか一項に記載の炭化珪素半導体素子の製造方法。
本発明の炭化珪素半導体素子の製造方法によれば、炭化珪素基板の一方の面にオーミック性の電極を形成する際の熱処理の温度範囲を９３０〜９５０℃に限定した構成を有している。そして、上記炭化珪素基板の他方の面にショットキー性の電極を形成することにより、順方向電流が高く、逆方向リーク電流が低い炭化珪素半導体素子が得られる。すなわち、ショットキー性の電極が形成される反対側の炭化珪素基板の面にオーミック性の電極の形成する際に、熱処理温度を最適な温度範囲とするという簡便な方法により、順方向電流が高く、逆方向リーク電流が低い炭化珪素半導体素子を製造することができる。
以下、本発明を適用した一実施形態である炭化珪素半導体素子の製造方法について、図面を用いて詳細に説明する。ここでは、炭化珪素半導体素子の一つとして、ショットキーバリアダイオードを用いて説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
図１は、本発明を適用した一実施形態であるショットキーバリアダイオードの断面模式図である。図１に示すように、ショットキーバリアダイオード３０は、炭化珪素（ＳｉＣ）基板１と、このＳｉＣ基板１の一方の面に設けられたオーミック電極（オーミック性の電極）２と、ＳｉＣ基板１の他方の面に設けたれたショットキー電極（ショットキー性の電極）３とから概略構成されている。ＳｉＣ基板１は、具体的には、ｎ＋型ＳｉＣ半導体基板１ａと、このｎ＋型ＳｉＣ半導体基板１ａ上にエピタキシャル成長されたｎ−型ＳｉＣ半導体層１ｂとから構成されている。
ｎ＋型ＳｉＣ半導体基板１ａは、ｎ型の４Ｈ−ＳｉＣ基板であり、例えば１．０×１０１８〜１．０×１０１９ｃｍ−３の窒素がドーピングされた厚さ２００〜４００μｍの基板である。また、ｎ−型ＳｉＣ半導体層１ｂは、例えば厚さ４〜１０μｍのエピタキシャル成長層であり、０．５〜２．０×１０１６ｃｍ−３の窒素がドーピングされている。
ＳｉＣ基板１の底面、すなわち、ｎ＋型ＳｉＣ半導体基板１ａのｎ−型ＳｉＣ半導体層１ｂと反対側の面には、オーミック電極２が設けられている。そして、オーミック電極２の底面（すなわち、ｎ＋型ＳｉＣ半導体基板１ａと反対側の面）には、カソード電極となる電極パッド４が設けられている。
オーミック電極２の材質（第１の電極材料）は、ｎ＋型ＳｉＣ半導体基板１ａとオーミック接合を形成するものであれば特に限定されるものではないが、例えばニッケル（Ｎｉ）やニッケル／チタン（Ｎｉ／Ｔｉ）等のニッケルを含有するものが好ましい。また、オーミック電極２の厚さは２０〜１０００ｎｍの範囲が好ましく、５０〜２００ｎｍの範囲がより好ましく、９０〜１１０ｎｍの範囲が特に好ましい。厚さが２０ｎｍ未満であると、非オーミック性となるため好ましくない。また、厚さが１０００ｎｍを超えると、カーボン析出増大による特性劣化があるため好ましくない。
電極パッド４の材質は、特に限定されるものではないが、例えば、チタン／ニッケル／銀（Ｔｉ／Ｎｉ／Ａｇ）等を用いることができる。また、電極パッド４の厚さは、２００〜７００ｎｍの範囲が好ましい。
ＳｉＣ基板１の上面、すなわち、ｎ−型ＳｉＣ半導体層１ｂのｎ＋型ＳｉＣ半導体基板１ａと反対側の面は、数μｍ程度の厚さのシリコン酸化膜５で被覆されている。このシリコン酸化膜５の一部に開口部が設けられており、この開口部から露出するｎ−型ＳｉＣ半導体層１ｂの表面にショットキー電極３が設けられている。そして、ショットー電極３の上面には、アノード電極となる電極パッド６が設けられている。
ショットー電極３の材質（第２の電極材料）は、ｎ−型ＳｉＣ半導体層１ｂに対する障壁が大きな金属であれば特に限定されるものではないが、例えばモリブデン（Ｍｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）等を用いることができる。本実施形態では、特にモリブデン（Ｍｏ）を用いることが高温でも安定であるために好ましい。また、ショットー電極３の厚さは、１０〜１０００ｎｍの範囲が好ましく、５０〜５００ｎｍの範囲がより好ましく、９０〜１１０ｎｍの範囲が特に好ましい。厚さが１０ｎｍ未満であると、特性不安定であるため好ましくない。また、厚さが１０００ｎｍを超えると、応力による剥離があるため好ましくない。
電極パッド６の材質は、特に限定されるものではないが、例えば、ニッケル／チタン／アルミニウム（Ｎｉ／Ｔｉ／Ａｌ）等を用いることができる。また、電極パッド６の厚さは、２０００〜７０００ｎｍの範囲が好ましい。
また、ｎ−型半導体層１ｂのｎ＋型ＳｉＣ半導体基板１ａと反対側の表面には、ＪＴＥ（Junction Termination Extension）構造としての低不純物濃度のｐ型領域７が設けられている。このｐ型領域７は、ショットキー電極３の周囲に、上記ショットキー電極３と一部重なるように接続されて設けられている。
ｐ型領域７は、たとえば、アルミニウム（Ａｌ）を注入する。Ａｌ濃度は、例えば、１．０×１０１７〜１．０×１０１９ｃｍ−３が好ましい。また、ｐ型領域７の厚さは、０．１〜１．０μｍが好ましい。
シリコン酸化膜５の上面は、ポリイミド等の保護層８で被覆されている。この保護層８の一部に開口部が設けられており、この開口部から電極パッド６の上面が露出している。そして、ｐ型領域７に囲まれた中心領域がショットキーダイオードとしての活性領域である。
次に、本実施形態のショットキーバリアダイオード３０の製造方法について説明する。
本実施形態のショットキーバリアダイオード３０は、例えば次のような方法で製造できる。図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）及び図４（ａ）〜（ｄ）は、本実施形態のショットキーバリアダイオード３０の製造方法を例示する工程断面図である。
まず、図２（ａ）に示すように、ｎ＋型ＳｉＣ半導体基板１ａの表面（ここではＳｉ面）にｎ−型半導体層１ｂをエピタキシャル成長させることにより、ＳｉＣ基板１を得る。ｎ−型半導体層１ｂの形成には、ＣＶＤ法を用いることができる。プロセス条件としては、例えば、１０−６Ｐａ以下の減圧雰囲気下、成長温度１６００℃で原料ガスであるシランおよびプロパンと、ドーパントガスである窒素をチャンバーに供給する。このようにして、厚さが８μｍ、不純物濃度が１×１０１６ｃｍ−３のｎ−型半導体層１ｂを形成する。
ｎ−型半導体層１ｂは、ショットキーダイオード３０の活性領域を構成する活性層となり、ショットキーダイオード３０のオフ耐圧を確保する機能を有する。例えば、１．６５Ｖの耐圧を有するショットキーダイオードを作製する場合、ｎ−型半導体層１ｂの厚さは４〜１０μｍ、不純物濃度は０．５×１０１６〜２．０×１０１６ｃｍ−３に設定される。
次に、図２（ａ）に示すように、ｎ−型半導体層１ｂの表面に酸化膜からなるマスク層１１を形成する。具体的には、ｎ−型半導体層１ｂの表面に、ＣＶＤ法等により酸化膜を形成する。本実施形態では、ｎ−型半導体層１ｂの表面に厚さが２．０μｍの酸化膜からなるマスク層１１を形成する。
次に、図２（ｂ）に示すように、マスク層１１をパターニングして開口部１１ａを形成する。開口部１１ａは、ｐ型領域７を形成するｎ−型半導体層１ｂの表面が露出するように形成する。
次に、図２（ｃ）に示すように、マスク層１１の開口部１１ａから露出するｎ−型半導体層１ｂの表面にｐ型領域７を形成するための不純物、例えばアルミニウム（Ａｌ）を加速電圧１０〜３００ｋＶで注入する。また、注入されたＡｌ濃度は、例えば、２．０×１０１８ｃｍ−３とする。このようにして、不純物注入層１２を形成する。
次に、図２（ｄ）に示すように、不純物注入に用いたマスク１１を除去する。続いて、ｎ−型半導体層１ｂ及び不純物注入層１２の上に、活性化熱処理の保護膜となるカーボン膜１３を形成する。
カーボン膜１３の形成方法は、活性加熱処理の保護膜として用いることができるカーボン膜を形成可能であれば、特に限定されるものではない。具体的には、例えば、ｎ−型半導体層１ｂ上にレジストを塗布した後、加熱して炭化膜としても良い。また、カーボン膜１３は、スパッタやＣＶＤによって成膜しても良い。
次に、カーボン膜１３を保護膜として活性加熱処理を行う。活性化熱処理は、例えばアルゴン（Ａｒ）雰囲気あるいは１×１０−２Ｐａ以下に減圧した雰囲気で、加熱温度が１６００〜２０００℃、加熱時間が１〜５分で行う。これにより、ｐ型領域７が形成される。
次に、図３（ａ）に示すように、保護膜として用いたカーボン膜１３を除去する。カーボン膜１３の除去は、酸素雰囲気の熱酸化によりカーボン膜を灰化して除去する。
次に、図３（ｂ）に示すように、ＳｉＣ基板１の表面及び裏面に対して熱酸化処理を行い、ｎ＋型ＳｉＣ半導体基板１ａおよびｎ−型半導体層１ｂの表面に、表面保護膜として、それぞれ酸化膜１４、１５を形成する。この熱酸化処理は、熱酸化炉を用いて、乾燥酸素雰囲気中、１２００℃の温度で０．５時間行う。これにより、ｎ＋型ＳｉＣ半導体基板１ａの表面に厚さが９０ｎｍ程度の酸化膜１４が形成されるとともに、ｎ−型半導体層１ｂの表面に厚さが２０ｎｍ程度の酸化膜１５が形成される。
次に、図３（ｃ）に示すように、ＳｉＣ基板１の一方の面、すなわち、ｎ＋型ＳｉＣ半導体基板１ａの表面に、オーミック電極２を形成する。
オーミック電極２は、例えば次のような方法で形成できる。まず、ｎ＋型ＳｉＣ半導体基板１ａの表面に形成された酸化膜１４を除去して、ｎ＋型ＳｉＣ半導体基板１ａを露出する。酸化膜１４は、フッ酸を用いてエッチングを行うことによって除去できる。次に、露出したｎ＋型ＳｉＣ半導体基板１ａの上に、電極材料（第１の電極材料）として例えばニッケルからなる膜（厚さ：２００ｎｍ程度）を真空蒸着法あるいはスパッタで成膜する。
続いて、アルゴンなどの不活性雰囲気中、９３０〜９５０℃の温度範囲で１〜１０分のアニールを行う。これにより、ニッケルとｎ＋型ＳｉＣ半導体基板１ａにおけるＳｉとが反応してニッケルシリサイドとなる。このようにして、オーミック電極２を形成する。オーミック電極２とｎ＋型ＳｉＣ半導体基板１ａとの界面には、ニッケルシリサイドが形成されているため、良好なオーミック特性を実現できる。
この後、図３（ｄ）に示すように、ｎ−型半導体層１ｂの表面に形成した酸化膜１５の表面に、ＣＶＤ法等を用いてさらに酸化膜を堆積させることで、シリコン酸化膜５を形成する。
次に、図４（ａ）に示すように、シリコン酸化膜５の一部を除去して、ＳｉＣ基板１の他方の面、すなわち、ｎ−型半導体層１ｂの表面に接するショットキー電極３を形成する。なお、ショットキー電極３は、ｎ−型半導体層１ｂの表面のうちｐ型領域７に包囲された領域に、このｐ型領域７の表面における内縁部に接するように設けられる。
ショットキー電極３は、例えば次のような方法で形成できる。まず、シリコン酸化膜５における所定の領域上に、公知のフォトリソグラフィーにより図示略のレジスト層を形成する。この後、フッ酸をエッチング液として用いてウェットエッチングを行い、シリコン酸化膜５のうちレジスト層によって覆われていない部分を除去する。これによって、ｎ−型半導体層１ｂの表面が露出する。
続いて、露出したｎ−型半導体層１ｂの表面およびレジスト層の上に、電極材料（第２の電極材料として例えばモリブデン（Ｍｏ）からなる膜（厚さ：１００ｎｍ程度）を真空蒸着法あるいはスパッタにより成膜する。その後、レジスト層を除去することにより、モリブデン膜がパターニングされ（リフトオフ法）、ショットキー電極３が形成される。
本実施形態では、ショットキー電極３とｎ−型半導体層１ｂとの密着性を強化するために、レジスト層を除去した後に、アルゴンなどの不活性雰囲気中、６００〜７００℃の温度で約３０分間のアニールを行う。なお、ショットキー接合安定化のための上記熱処理は、オーミック電極２のアニール温度より低い温度で行う。また、ショットキー接合安定化のための熱処理は、オーミック電極２のアニール温度より低いので、この工程はオーミック電極２のアニール温度より後に行う。
次に、図４（ｂ）に示すように、ショットキー電極３の表面に電極パッド６を形成する。先ず、ショットキー電極３を覆うように、ＣＶＤ法を用いて酸化シリコンなどの絶縁材料（図示せず）を堆積させる。次に、公知のドライエッチング技術を用いて、絶縁材料にショットキー電極３に達するコンタクトホールを形成した後、コンタクトホール内部に電極パッド６を設ける。電極パッド６は、例えば、ニッケル／チタン／アルミニウム（Ｎｉ／Ｔｉ／Ａｌ）等の導電材料をコンタクトホール内部に堆積させて導電膜（厚さ：例えば３μｍ）を形成し、この導電膜に対して、公知のフォトリソグラフィー技術およびエッチング技術を用いてパターニングすることによって形成できる。
次に、図４（ｃ）に示すように、シリコン酸化膜５及び電極パッド６の表面に保護層８を形成する。保護層８は、先ず、シリコン酸化膜５及び電極パッド６の表面を覆うように、ポリイミド等の絶縁材料からなる層を形成する。次に、公知のフォトリソグラフィー技術およびエッチング技術を用いてパターニングすることによって、保護層８の一部に開口部を形成し、この開口部から電極パッド６の上面を露出させる。
次に、図４（ｄ）に示すように、オーミック電極２の表面に電極パッド４を形成する。電極パッド４は、チタン／ニッケル／銀（Ｔｉ／Ｎｉ／Ａｇ）等の導電材料をオーミック電極２の表面に堆積させて形成する。このようにして、ショットキーバリアダイオード３０が得られる。
以上説明したように、本実施形態のショットキーバリアダイオード３０の製造方法によれば、ＳｉＣ基板１の一方の面、すなわちｎ＋型ＳｉＣ半導体基板１ａの表面にオーミック電極２を形成する際の熱処理の温度範囲を９３０〜９５０℃に限定した構成を有している。そして、ＳｉＣ基板１の他方の面、すなわちｎ−型半導体層１ｂの表面にショットキー電極３を形成することにより、順方向電流が高く、逆方向リーク電流が低いショットキーバリアダイオード３０が得られる。このように、オーミック電極２の形成する際に、熱処理温度を最適な温度範囲とするという簡便な方法により、順方向電流が高く、逆方向リーク電流が低いショットキーバリアダイオード３０を製造することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本実施形態においては、ｎ＋型ＳｉＣ半導体基板１ａにおけるＳｉ面にｎ−型半導体層１ｂをエピタキシャル成長させたが、Ｃ面にｎ−型半導体層１ｂをエピタキシャル成長させて、ショットキーダイオードを構成してもよい。また、本実施形態では保護膜としてシリコン酸化膜５（熱酸化膜、ＣＶＤ酸化膜）を用いているが、これを用いずにポリイミドを直接半導体表面に形成しても良い。また、この方法は、ショットキーバリアダイオード単体に限らず、構成要素にショットキーバリアを含むＦＥＴや集積素子なども同様に適用できる。
以下、本発明の効果を、実施例を用いて具体的に説明する。なお、本発明はこれらの実施例に限定されるものではない。
＜実施例１＞
（試料作製）
実施例のショットキーバリアダイオードを以下の手順で製造した。
先ず、ＳｉＣ半導体として、口径３インチのｎ型４Ｈ−ＳｉＣ半導体基板（厚さ３５０μｍ・抵抗率０．０２Ωｃｍ）上に、ｎ型４Ｈ−ＳｉＣ半導体層を厚さ８μｍ、キャリア濃度１×１０１６ｃｍ−３でエピタキシャル成長させたものを用意した。
次に、上記ＳｉＣ半導体の表面を洗浄後、酸素雰囲気中、１２００℃で２時間加熱して、熱酸化膜を形成させた。その後、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にレジスト膜を塗布し、ＨＦ中に１０分間浸すことにより、４Ｈ−ＳｉＣ半導体基板側の熱酸化膜を除去した。そして、有機溶剤に浸すことにより、レジスト膜を除去した。このようにして、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にのみ熱酸化膜が形成されている状態とした。
次に、蒸着装置に上記ＳｉＣ半導体を入れて、４Ｈ−ＳｉＣ半導体基板側にニッケル（Ｎｉ）を１００ｎｍの厚さとなるように蒸着した。そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、９５０℃で３分間加熱して熱処理を行った。このように、ニッケルをシリサイド化させて、良好なコンタクト抵抗を有するオーミック電極を形成した。
次に、ＳｉＣ半導体をＨＦ中に浸漬してｎ型４Ｈ−ＳｉＣ半導体エピ層側の熱酸化膜を除去し、フォトリソグラフィー技術を用いてショットキー電極が２ｍｍ□に成るようにｎ型４Ｈ−ＳｉＣ半導体エピ層側の表面にレジストパターンを形成した。そして、蒸着装置にＳｉＣ半導体を入れて、ｎ型４Ｈ−ＳｉＣ半導体層エピ層側の表面にモリブデン（Ｍｏ）を形成し、有機溶剤中でリフトオフを実施してショットキー電極のパターンを作製した。
そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、６５０℃で１０分間熱処理を行った。このようにして、ショットキー特性を有するモリブデン（Ｍｏ）電極を形成した。
（特性評価）
このようにして製造した実施例のショットキーバリアダイオードは、逆方向電圧３００Ｖを印加した際のリーク電流が１×１０−６Ａ以下であった。また、順方向電圧１．６５Ｖを印加した際の順方向電流が５００Ａ／ｃｍ２であった。以上より、本発明の炭化珪素半導体素子は、低リーク電流と高順方向電流（低順方向電圧）とを高次元で両立することが確認された。
＜実施例２＞
（試料作製）
実施例のショットキーバリアダイオードを以下の手順で製造した。
先ず、ＳｉＣ半導体として、口径３インチのｎ型４Ｈ−ＳｉＣ半導体基板（厚さ３５０μｍ・抵抗率０．０２Ωｃｍ）上に、ｎ型４Ｈ−ＳｉＣ半導体層を厚さ８μｍ、キャリア濃度１×１０１６ｃｍ−３でエピタキシャル成長させたものを用意した。
次に、上記ＳｉＣ半導体の表面を洗浄後、酸素雰囲気中、１２００℃で２時間加熱して、熱酸化膜を形成させた。その後、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にレジスト膜を塗布し、ＨＦ中に１０分間浸すことにより、４Ｈ−ＳｉＣ半導体基板側の熱酸化膜を除去した。そして、有機溶剤に浸すことにより、レジスト膜を除去した。このようにして、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にのみ熱酸化膜が形成されている状態とした。
次に、蒸着装置に上記ＳｉＣ半導体を入れて、４Ｈ−ＳｉＣ半導体基板側にニッケル（Ｎｉ）を１００ｎｍの厚さとなるように蒸着した。そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、９３０℃で３分間加熱して熱処理を行った。このように、ニッケルをシリサイド化させて、良好なコンタクト抵抗を有するオーミック電極を形成した。
次に、ＳｉＣ半導体をＨＦ中に浸漬してｎ型４Ｈ−ＳｉＣ半導体エピ層側の熱酸化膜を除去し、フォトリソグラフィー技術を用いてショットキー電極が２ｍｍ□に成るようにｎ型４Ｈ−ＳｉＣ半導体エピ層側の表面にレジストパターンを形成した。そして、蒸着装置にＳｉＣ半導体を入れて、ｎ型４Ｈ−ＳｉＣ半導体層エピ層側の表面にモリブデン（Ｍｏ）を形成し、有機溶剤中でリフトオフを実施してショットキー電極のパターンを作製した。
そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、６５０℃で１０分間熱処理を行った。このようにして、ショットキー特性を有するモリブデン（Ｍｏ）電極を形成した。
（特性評価）
このようにして製造した実施例のショットキーバリアダイオードは、逆方向電圧３００Ｖを印加した際のリーク電流が１×１０−６Ａ以下であった。また、順方向電圧１．６５Ｖを印加した際の順方向電流が５００Ａ／ｃｍ２であった。以上より、本発明の炭化珪素半導体素子は、低リーク電流と高順方向電流とを高次元で両立することが確認された。
＜比較例１＞
（試料作製）
実施例のショットキーバリアダイオードを以下の手順で製造した。
先ず、ＳｉＣ半導体として、口径３インチのｎ型４Ｈ−ＳｉＣ半導体基板（厚さ３５０μｍ・抵抗率０．０２Ωｃｍ）上に、ｎ型４Ｈ−ＳｉＣ半導体層を厚さ８μｍ、キャリア濃度１×１０１６ｃｍ−３でエピタキシャル成長させたものを用意した。
次に、上記ＳｉＣ半導体の表面を洗浄後、酸素雰囲気中、１２００℃で２時間加熱して、熱酸化膜を形成させた。その後、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にレジスト膜を塗布し、ＨＦ中に１０分間浸すことにより、４Ｈ−ＳｉＣ半導体基板側の熱酸化膜を除去した。そして、有機溶剤に浸すことにより、レジスト膜を除去した。このようにして、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にのみ熱酸化膜が形成されている状態とした。
次に、蒸着装置に上記ＳｉＣ半導体を入れて、４Ｈ−ＳｉＣ半導体基板側にニッケル（Ｎｉ）を１００ｎｍの厚さとなるように蒸着した。そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、９７０℃で３分間加熱して熱処理を行った。このように、ニッケルをシリサイド化させて、良好なコンタクト抵抗を有するオーミック電極を形成した。
次に、ＳｉＣ半導体をＨＦ中に浸漬してｎ型４Ｈ−ＳｉＣ半導体エピ層側の熱酸化膜を除去し、フォトリソグラフィー技術を用いてショットキー電極が２ｍｍ□に成るようにｎ型４Ｈ−ＳｉＣ半導体エピ層側の表面にレジストパターンを形成した。そして、蒸着装置にＳｉＣ半導体を入れて、ｎ型４Ｈ−ＳｉＣ半導体層エピ層側の表面にモリブデン（Ｍｏ）を形成し、有機溶剤中でリフトオフを実施してショットキー電極のパターンを作製した。
そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、６５０℃で１０分間熱処理を行った。このようにして、ショットキー特性を有するモリブデン（Ｍｏ）電極を形成した。
（特性評価）
このようにして製造した実施例のショットキーバリアダイオードは、逆方向電圧３００Ｖを印加した際のリーク電流が１×１０−７Ａ以上であり、オーミック電極の熱処理温度が９５０℃以下に対してリーク電流が高くなることが確認された。
＜比較例２＞
（試料作製）
実施例のショットキーバリアダイオードを以下の手順で製造した。
先ず、ＳｉＣ半導体として、口径３インチのｎ型４Ｈ−ＳｉＣ半導体基板（厚さ３５０μｍ・抵抗率０．０２Ωｃｍ）上に、ｎ型４Ｈ−ＳｉＣ半導体層を厚さ８μｍ、キャリア濃度１×１０１６ｃｍ−３でエピタキシャル成長させたものを用意した。
次に、上記ＳｉＣ半導体の表面を洗浄後、酸素雰囲気中、１２００℃で２時間加熱して、熱酸化膜を形成させた。その後、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にレジスト膜を塗布し、ＨＦ中に１０分間浸すことにより、４Ｈ−ＳｉＣ半導体基板側の熱酸化膜を除去した。そして、有機溶剤に浸すことにより、レジスト膜を除去した。このようにして、ｎ型４Ｈ−ＳｉＣ半導体エピ層側にのみ熱酸化膜が形成されている状態とした。
次に、蒸着装置に上記ＳｉＣ半導体を入れて、４Ｈ−ＳｉＣ半導体基板側にニッケル（Ｎｉ）を１００ｎｍの厚さとなるように蒸着した。そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、９００℃で３分間加熱して熱処理を行った。このように、ニッケルをシリサイド化させて、良好なコンタクト抵抗を有するオーミック電極を形成した。
次に、ＳｉＣ半導体をＨＦ中に浸漬してｎ型４Ｈ−ＳｉＣ半導体エピ層側の熱酸化膜を除去し、フォトリソグラフィー技術を用いてショットキー電極が２ｍｍ□に成るようにｎ型４Ｈ−ＳｉＣ半導体エピ層側の表面にレジストパターンを形成した。そして、蒸着装置にＳｉＣ半導体を入れて、ｎ型４Ｈ−ＳｉＣ半導体層エピ層側の表面にモリブデン（Ｍｏ）を形成し、有機溶剤中でリフトオフを実施してショットキー電極のパターンを作製した。
そして、チャンバー内に入れて、アルゴン（Ａｒ）雰囲気中で、６５０℃で１０分間熱処理を行った。このようにして、ショットキー特性を有するモリブデン（Ｍｏ）電極を形成した。
（特性評価）
このようにして製造した実施例のショットキーバリアダイオードは、順方向電流が５００Ａ／ｃｍ２における順方向電圧は１．７５Ｖ以上であり、オーミック電極の熱処理温度が９３０℃以上に対して順方向電圧が高くなることが確認された。
＜特性評価＞
上記実施例及び比較例で得られたショットキーバリアダイオードを用いて、オーミック電極の形成時のアニール温度の影響を確認した。なお、ショットキー電極の大きさは、２ｍｍ□であった。
（逆方向リーク電流の温度依存性）
図５は、オーミック電極を形成する際の熱処理温度と逆方向リーク電流との関係を示す図である。図５に示すように、逆方向印加電圧３００Ｖにおける逆方向リーク電流は、オーミック電極を形成する際のアニール温度が、特定温度より高い場合に増加することがわかった。すなわち、一般的に要求される逆方向印加電圧３００Ｖにおける逆方向リーク電流値１×１０６Ａを基準にすると、オーミック電極２を形成する際のアニール温度が９５０℃以下で達成されることがわかった。
（順方向電圧の温度依存性）
図６は、オーミック電極を形成する際の熱処理温度と順方向電圧との関係を示す図である。図６に示すように、５００Ａ／ｃｍ２を流す際の順方向電圧は、オーミック電極を形成する際のアニール温度が、特定温度より高い場合に、オーミック電極の接触抵抗が低下することにより、順方向電圧が低下する。したがって、順方向電圧が安定化して目標値である１．６５Ｖとなるのは、アニール温度９３０℃以上で達成されることがわかった。
逆方向リーク電流及び順方向電圧の温度依存性の調査した結果から、オーミック電極を形成する際の熱処理温度は、９３０℃〜９５０℃が最適な範囲であった。この最適な範囲とすることで、順方向電流通流時の抵抗値が小さく、逆方向電圧印加時のリーク電流が低いという特性を両立させるショットキーバリアダイオードが得られることを確認した。
ここで、オーミック電極を形成する際のアニール温度が、逆方向リーク電流に影響を与えているということは、オーミック電極の形成をショットキー電極の形成の後に行い、かつアニールを行わない比較実験により確認できる。この場合、逆方向リーク電流は、低いレベルで安定している。ただし、このような条件では、オーミック電極の接触抵抗が大きく、実用的なショットキーバリアダイオードの作製条件としては採用できないことがわかった。
また、同様の実験を、ショットキー電極を付ける前に、オーミック電極を付着させず、熱履歴だけを加えた後に行った場合でも、逆方向リーク電流が低いレベルで安定であることも、確認した。
このように、ＳｉＣ基板の一方の面に形成されたオーミック電極のアニール温度が、他方の面に形成されたショットキー電極のリーク電流に影響を与える理由は、現時点では明らかではないが、ＳｉＣ基板の一方の面から空孔或いはそれを伴う欠陥等の結晶中を移動しやすい欠陥が原因していることが考えられる。
なお、オーミック電極の電極材料（ＮｉやＮｉ−Ｔｉ）を付けた状態で、一定温度以上でアニールした場合、ショットキー電極側の表面の状態が変化した。すなわち、走査キャパシタンス測定による電子濃度から、電気的状態だけが変わっていると推定される。但し、この際、ＫＯＨエッチングによるＥＰＤなどの欠陥、ＡＦＭで測定するレベルの表面モフォロジー、ＳＩＭＳで測定した不純物などは全く変化が無く、電気的状態だけが変わっていると推定される。
図１は、本発明を適用した一本実施形態であるショットキーバリアダイオードを示す断面模式図である。 図２（ａ）〜図２（ｄ）は、本実施形態のショットキーバリアダイオードの製造方法を示す工程断面図である。 図３（ａ）〜図３（ｄ）は、本実施形態のショットキーバリアダイオードの製造方法を示す工程断面図である。 図４（ａ）〜図４（ｄ）は、本実施形態のショットキーバリアダイオードの製造方法を示す工程断面図である。 図５は、実施例を説明するための図であって、オーミック電極を形成する際の熱処理温度と逆方向リーク電流との関係を示す図である。 図６は、実施例を説明するための図であって、オーミック電極を形成する際の熱処理温度と順方向電圧との関係を示す図である。
符号の説明
１・・・炭化珪素（ＳｉＣ）基板
１ａ・・・ｎ＋型ＳｉＣ半導体基板１ａ
１ｂ・・・ｎ−型ＳｉＣ半導体層
２・・・オーミック電極（オーミック性の電極）
３・・・ショットキー電極（ショットキー性の電極）
４，６・・・電極パッド
５・・・シリコン酸化膜
７ ・・・ｐ型領域
８・・・保護層
３０・・・ショットキーバリアダイオード（炭化珪素半導体素子）

Claims (5)

  1. 炭化珪素基板の一方の面に第１の電極材料からなる膜を成膜し、９３０〜９５０℃の温度範囲で熱処理してオーミック性の電極を形成する工程と、
    前記炭化珪素基板の他方の面に第２の電極材料からなる膜を成膜し、熱処理してショットキー性の電極を形成する工程と、を備えることを特徴とする炭化珪素半導体素子の製造方法。
  2. 前記第１の電極材料が、少なくともニッケルを含むことを特徴とする請求項１に記載の炭化珪素半導体素子の製造方法。
  3. 前記第２の電極材料が、モリブデンであることを特徴とする、請求項１又は２に記載の炭化珪素半導体素子の製造方法。
  4. 前記ショットキー性の電極を形成する工程の熱処理が、６００〜７００℃の温度範囲であることを特徴とする請求項１乃至３のいずれか一項に記載の炭化珪素半導体素子の製造方法。
  5. 前記炭化珪素半導体素子がショットキーバリアダイオードであることを特徴とする請求項１乃至４のいずれか一項に記載の炭化珪素半導体素子の製造方法。
JP2008333659A 2008-12-26 2008-12-26 炭化珪素半導体素子の製造方法 Pending JP2010157547A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008333659A JP2010157547A (ja) 2008-12-26 2008-12-26 炭化珪素半導体素子の製造方法
US13/142,147 US8404574B2 (en) 2008-12-26 2009-10-26 Method for manufacturing silicon carbide semiconductor device
EP09834272A EP2383784A1 (en) 2008-12-26 2009-10-26 Method for manufacturing silicon carbide semiconductor element
PCT/JP2009/005645 WO2010073455A1 (ja) 2008-12-26 2009-10-26 炭化珪素半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008333659A JP2010157547A (ja) 2008-12-26 2008-12-26 炭化珪素半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2010157547A true JP2010157547A (ja) 2010-07-15

Family

ID=42287118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008333659A Pending JP2010157547A (ja) 2008-12-26 2008-12-26 炭化珪素半導体素子の製造方法

Country Status (4)

Country Link
US (1) US8404574B2 (ja)
EP (1) EP2383784A1 (ja)
JP (1) JP2010157547A (ja)
WO (1) WO2010073455A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2020127014A (ja) * 2012-06-06 2020-08-20 ローム株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP2016219475A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 炭化珪素半導体装置の製造方法
TWI778010B (zh) 2017-01-26 2022-09-21 晶元光電股份有限公司 發光元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP2005311347A (ja) * 2004-03-26 2005-11-04 Central Res Inst Of Electric Power Ind ショットキー接合型半導体装置の製造方法
JP2008210938A (ja) * 2007-02-26 2008-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728024B2 (ja) 1986-03-10 1995-03-29 工業技術院長 炭化けい素を用いた半導体素子
CN1131548C (zh) * 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
JP2000133819A (ja) 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
WO2004049449A1 (ja) * 2002-11-25 2004-06-10 National Institute Of Advanced Industrial Science And Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP4281378B2 (ja) 2003-03-03 2009-06-17 三菱電機株式会社 炭化珪素ショットキー障壁ダイオード
US7507650B2 (en) * 2004-03-26 2009-03-24 Central Research Institute Of Electric Power Industry Process for producing Schottky junction type semiconductor device
JP5037003B2 (ja) 2005-11-25 2012-09-26 一般財団法人電力中央研究所 ショットキーバリアダイオードおよびその使用方法
JP2007184571A (ja) 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
JP2005311347A (ja) * 2004-03-26 2005-11-04 Central Res Inst Of Electric Power Ind ショットキー接合型半導体装置の製造方法
JP2008210938A (ja) * 2007-02-26 2008-09-11 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020127014A (ja) * 2012-06-06 2020-08-20 ローム株式会社 半導体装置
US11004939B2 (en) 2012-06-06 2021-05-11 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
JP2022028867A (ja) * 2012-06-06 2022-02-16 ローム株式会社 半導体装置
US11610970B2 (en) 2012-06-06 2023-03-21 Rohm Co., Ltd. Semiconductor device having a junction portion contacting a Schottky metal
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
EP2383784A1 (en) 2011-11-02
WO2010073455A1 (ja) 2010-07-01
US8404574B2 (en) 2013-03-26
US20110256699A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
JP2022065153A (ja) ショットキーバリアダイオード及びｐｎ接合部
JP5504597B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US8466474B2 (en) Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device
JP4935741B2 (ja) 炭化珪素半導体装置の製造方法
JP4100652B2 (ja) ＳｉＣショットキーダイオード
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
JP2009146997A (ja) 半導体装置の製造方法および半導体装置
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2010029776A1 (ja) 炭化ケイ素半導体装置およびその製造方法
JP2007220889A (ja) ショットキー接合型半導体素子およびその製造方法
WO2010073455A1 (ja) 炭化珪素半導体素子の製造方法
US20110250736A1 (en) Schottky barrier diode and method for making the same
JPWO2010024243A1 (ja) バイポーラ型半導体装置およびその製造方法
US6900483B2 (en) Semiconductor device and method for manufacturing the same
EP3516682A1 (en) Method of manufacturing an insulation layer on silicon carbide and semiconductor device
JP4613682B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2008004726A (ja) 半導体素子およびその製造方法
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
JP3856729B2 (ja) 半導体装置およびその製造方法
JP2017168672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN114497186A (zh) 金刚石/氧化镓异质pn结二极管的制备方法
JP2008072146A (ja) ＳｉＣショットキーダイオードの製造方法
KR101615304B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204