JP2016219475A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016219475A JP2016219475A JP2015099610A JP2015099610A JP2016219475A JP 2016219475 A JP2016219475 A JP 2016219475A JP 2015099610 A JP2015099610 A JP 2015099610A JP 2015099610 A JP2015099610 A JP 2015099610A JP 2016219475 A JP2016219475 A JP 2016219475A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thermal oxide
- sic substrate
- manufacturing
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 67
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 23
- 239000013078 crystal Substances 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007363 ring formation reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0495—Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
Abstract
【課題】ＳｉＣ基板の表面が熱酸化膜で覆われており、その熱酸化膜に開口が形成されており、その開口において露出するＳｉＣ基板の表面にショットキー電極が形成されている半導体装置では、リーク電流が大きい。
【解決手段】ＳｉＣ基板内に半導体構造を形成し、そのＳｉＣ基板の表面に熱酸化膜を形成し、その熱酸化膜の一部をエッチングしてＳｉＣ基板の表面に達する開口を形成し、その開口にショットキー電極となる材料を充填する。半導体構造の完成から熱酸化膜の形成までの間にＳｉＣ基板の表面に犠牲熱酸化膜を形成する過程を経ない。するとナノビットの生成が抑制され、リーク電流が抑えられる。
【選択図】図１
【解決手段】ＳｉＣ基板内に半導体構造を形成し、そのＳｉＣ基板の表面に熱酸化膜を形成し、その熱酸化膜の一部をエッチングしてＳｉＣ基板の表面に達する開口を形成し、その開口にショットキー電極となる材料を充填する。半導体構造の完成から熱酸化膜の形成までの間にＳｉＣ基板の表面に犠牲熱酸化膜を形成する過程を経ない。するとナノビットの生成が抑制され、リーク電流が抑えられる。
【選択図】図１
Description
炭化珪素基板（ＳｉＣ基板という）の表面が熱酸化膜で覆われており、その熱酸化膜に開口が形成されており、その開口において露出するＳｉＣ基板の表面にショットキー電極が形成されている半導体装置が知られている。本明細書では、その半導体装置を製造する方法を開示する。
上記構成を備えた半導体装置の製造方法が特許文献１と特許文献２に開示されている。その製造方法は下記の工程を備えている。
（ａ）ＳｉＣ基板を酸素雰囲気で熱処理し、表面に犠牲熱酸化膜を形成する。
（ｂ）エッチャントを用いて熱酸化膜を除去する。
上記の２工程によって、ＳｉＣ基板の表層に存在する低品質の結晶層を除去する。
（ｃ）再びＳｉＣ基板を酸素雰囲気で熱処理し、表面に熱酸化膜を形成する。
上記の熱酸化膜によってフィールド絶縁膜を形成する。
（ｄ）エッチャントを用いてフィールド絶縁膜の一部を除去して開口を形成する。その開口ではＳｉＣ基板が露出する。
（ｅ）開口において露出したＳｉＣ基板の表面にショットキー電極をとなる材料を製膜する。
（ａ）ＳｉＣ基板を酸素雰囲気で熱処理し、表面に犠牲熱酸化膜を形成する。
（ｂ）エッチャントを用いて熱酸化膜を除去する。
上記の２工程によって、ＳｉＣ基板の表層に存在する低品質の結晶層を除去する。
（ｃ）再びＳｉＣ基板を酸素雰囲気で熱処理し、表面に熱酸化膜を形成する。
上記の熱酸化膜によってフィールド絶縁膜を形成する。
（ｄ）エッチャントを用いてフィールド絶縁膜の一部を除去して開口を形成する。その開口ではＳｉＣ基板が露出する。
（ｅ）開口において露出したＳｉＣ基板の表面にショットキー電極をとなる材料を製膜する。
図３は、特許文献１に開示されている製造方法を図示しており、下記を実施する。
（１）ｎ型のＳｉＣ元基板３０の上にｎ型のＳｉＣ結晶層３１を結晶成長する。以下ではＳｉＣ元基板３０とＳｉＣ結晶層３１を総称してＳｉＣ基板という。
（２）ＳｉＣ基板の表面からガードリング形成領域にｐ型イオンを注入する。
（３）熱処理時にＳｉＣ基板からＣが析出するのを防止するキャップ層３４を形成する。
（４）熱処理してｐ型イオンを活性化し、ｐ型のガードリング３３を形成する。その後にキャップ層３４を除去する。
（Ａ）ＳｉＣ基板の表面に犠牲熱酸化膜３５を形成する。
（Ｂ）犠牲熱酸化膜３５を除去する。
キャップ層３４の除去に伴ってＳｉＣ基板の表面が損傷している。特許文献１の技術ではキャップ層３４の除去後にＳｉＣ基板の表面を研磨する。その研磨によっても、ＳｉＣ基板の表面は損傷している。前記（Ａ）（Ｂ）を実施することで、ＳｉＣ基板の表面に存在する低品質の結晶層が除去される。
（５）ＳｉＣ基板の表面に熱酸化膜３７を形成する。
（６）ＳｉＣ基板の裏面に裏面電極４０を形成する。その後に熱処理することで、ＳｉＣ基板と裏面電極４０をオーミック接触させる。
（７）熱酸化膜３７の一部を除去して開口３７ａを形成する。開口３７ａにはＳｉＣ基板の表面が露出する。
（８）開孔３７ａにショットキー電極となる材料を充填し、ＳｉＣ基板にショットキー接触する電極３８を形成する。
以上によってショットキーダイオ-ドを製造する。
（１）ｎ型のＳｉＣ元基板３０の上にｎ型のＳｉＣ結晶層３１を結晶成長する。以下ではＳｉＣ元基板３０とＳｉＣ結晶層３１を総称してＳｉＣ基板という。
（２）ＳｉＣ基板の表面からガードリング形成領域にｐ型イオンを注入する。
（３）熱処理時にＳｉＣ基板からＣが析出するのを防止するキャップ層３４を形成する。
（４）熱処理してｐ型イオンを活性化し、ｐ型のガードリング３３を形成する。その後にキャップ層３４を除去する。
（Ａ）ＳｉＣ基板の表面に犠牲熱酸化膜３５を形成する。
（Ｂ）犠牲熱酸化膜３５を除去する。
キャップ層３４の除去に伴ってＳｉＣ基板の表面が損傷している。特許文献１の技術ではキャップ層３４の除去後にＳｉＣ基板の表面を研磨する。その研磨によっても、ＳｉＣ基板の表面は損傷している。前記（Ａ）（Ｂ）を実施することで、ＳｉＣ基板の表面に存在する低品質の結晶層が除去される。
（５）ＳｉＣ基板の表面に熱酸化膜３７を形成する。
（６）ＳｉＣ基板の裏面に裏面電極４０を形成する。その後に熱処理することで、ＳｉＣ基板と裏面電極４０をオーミック接触させる。
（７）熱酸化膜３７の一部を除去して開口３７ａを形成する。開口３７ａにはＳｉＣ基板の表面が露出する。
（８）開孔３７ａにショットキー電極となる材料を充填し、ＳｉＣ基板にショットキー接触する電極３８を形成する。
以上によってショットキーダイオ-ドを製造する。
上記した従来方法でＳｉＣ基板の表面にショットキー電極を形成した場合、想定以上に大きなリーク電流が流れてしまう。その理由を検討した結果、下記の理由が推定され、それに対策する技術を採用することによってリーク電流が低減できた。
（ｉ）Ｓｉ基板とは異なり、ＳｉＣ基板には多くの貫通転位が存在する。
（ii）ＳｉＣ基板を酸素雰囲気で熱処理すると貫通転位に沿って酸化が進行する。
（iii）熱酸化膜を除去すると、貫通転位に沿って深く酸化が進行した位置では、基板表面にピット（ナノレベルの微細なナノピット）が形成されてしまう。
（iV）上記ナノピットによってリーク電流が想定以上に大きくなる。
基板表面に存在するナノピットがリーク源となることが、Appl. Phys. Lett. 100, 242102 (2012)に報告されている。
従来の製造方法では、段落０００２に記載した（ａ）と（ｃ）ないし段落０００３に記載した（Ａ）と（５）に示したように、ＳｉＣ基板の表面に２回にわたって熱酸化膜を形成する。その結果、ＳｉＣ基板の表面にナノピットが形成される現象が進行し、リーク電流を増大させる。
本明細書では、上記に対処する製造方法であって、リーク電流が小さな炭化珪素半導体装置の製造を可能とする製造方法を開示する。
（ｉ）Ｓｉ基板とは異なり、ＳｉＣ基板には多くの貫通転位が存在する。
（ii）ＳｉＣ基板を酸素雰囲気で熱処理すると貫通転位に沿って酸化が進行する。
（iii）熱酸化膜を除去すると、貫通転位に沿って深く酸化が進行した位置では、基板表面にピット（ナノレベルの微細なナノピット）が形成されてしまう。
（iV）上記ナノピットによってリーク電流が想定以上に大きくなる。
基板表面に存在するナノピットがリーク源となることが、Appl. Phys. Lett. 100, 242102 (2012)に報告されている。
従来の製造方法では、段落０００２に記載した（ａ）と（ｃ）ないし段落０００３に記載した（Ａ）と（５）に示したように、ＳｉＣ基板の表面に２回にわたって熱酸化膜を形成する。その結果、ＳｉＣ基板の表面にナノピットが形成される現象が進行し、リーク電流を増大させる。
本明細書では、上記に対処する製造方法であって、リーク電流が小さな炭化珪素半導体装置の製造を可能とする製造方法を開示する。
本明細書に開示する製造方法では、ＳｉＣ基板内に領域の組み合わせで形成される半導体構造を形成し、そのＳｉＣ基板の表面に熱酸化膜を形成し、その熱酸化膜の一部をエッチングしてＳｉＣ基板の表面に達する開口を形成し、その開口にショットキー電極となる材料を充填する工程を備えている。そして、半導体構造の完成から熱酸化膜の形成までの間にＳｉＣ基板の表面に犠牲熱酸化膜を形成する過程を経ないことを特徴とする。
上記の製造方法によると、犠牲酸化膜を形成しないことから、ナノピットの生成が抑制され、リーク源の発生が抑制される。また、開口では熱酸化膜を除去する。この際にＳｉＣ基板の表面に存在する低品質の結晶層が除去される。犠牲酸化膜を製膜して除去する工程を省くことによって半導体装置の特性が低下することもない。
熱酸化膜の形成時に、１１００℃以上のドライ酸素雰囲気または９００℃以上のウエット酸素雰囲気にＳｉＣ基板を晒すことが好ましい。上記条件で酸化すると、酸化現象が等方的に進行しやすく、貫通転位に沿って酸化が顕著に進行する現象を抑制することができる。ナノピットの生成が抑制される。
また５ｎｍ以上で２０ｎｍ以下の膜厚の熱酸化膜を形成することが好ましい。５ｎｍ以上の厚みがあれば、フィールド絶縁膜に利用することができ、また開口部で露出するＳｉＣ基板の表面に存在する低品質の結晶層を除去できる。２０ｎｍ以下の膜厚であれば、熱酸化に伴って貫通転位に沿って酸化が顕著に進行する現象を抑制することができる。
本製造方法によると、犠牲熱酸化膜の製膜工程と除去工程を除外することができ、製造プロセスが簡単化される。さらに、ナノピットの生成が抑制され、リーク電流が小さな炭化珪素半導体装置を実現することができる。
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）本製造方法は、ショットキーダイオード、ショットキーバリアダイオード (SBD: Schottky Barrier Diode)、またはマージドピンショットキーダイオードに適用することができる。
（特徴１）本製造方法は、ショットキーダイオード、ショットキーバリアダイオード (SBD: Schottky Barrier Diode)、またはマージドピンショットキーダイオードに適用することができる。
図１は、本製造方法をショットキーダイオードの製造に適用した実施例を図示している。図３と対比すると明らかに、図３（Ａ）（Ｂ）の工程が省略されている。これによってショットキーダイオードのリーク電流が低減する。
（１）ｎ型のＳｉＣ元基板３０の上にｎ型のＳｉＣ結晶層３１を結晶成長する。以下ではＳｉＣ元基板３０とＳｉＣ結晶層３１を総称してＳｉＣ基板という。
（２）ＳｉＣ基板の表面からガードリング形成領域にｐ型イオンを注入する。
（３）熱処理時にＳｉＣ基板からＣが析出するのを防止するキャップ層３４を形成する。
（４）熱処理してｐ型イオンを活性化し、ｐ型のガードリング３３を形成する。その後にキャップ層３４を除去する。上記によってＳｉＣ基板内にショットキーダイオードとして動作する半導体構造と、その耐圧を確保する半導体構造が形成される。ｎ型の領域３０，３１とｐ型の領域３３の組み合わせによって、後記する電極３８と４０が形成されると、ショットキーダイオードとなる半導体構造が完成する。
キャップ層３４の除去に伴ってＳｉＣ基板の表面が損傷している。しかしながら、この方法では、この段階で低品質の結晶層を除去する工程を実施しない。
（５）ＳｉＣ基板の表面に熱酸化膜３７を形成する。
（６）ＳｉＣ基板の裏面に裏面電極４０を形成する。その後に熱処理することで、ＳｉＣ基板と裏面電極４０をオーミック接触させる。この熱処理の段階では、ＳｉＣ基板の表面に熱酸化膜３７が形成されているために、新たな熱酸化膜が形成されることがない。この熱処理によって熱酸化膜３７が厚くなる。熱酸化膜が薄い段階では貫通転位に沿って酸化が進行する現象が顕著であるのに対し、熱酸化膜が厚くなると貫通転位に沿って酸化が進行する現象が抑制される。裏面電極４０をオーミック接触させる熱処理で、貫通転位に沿って酸化が進行する現象が促進することはない。
（７）熱酸化膜３７の一部を除去して開口３７ａを形成する。開口３７ａにＳｉＣ基板の表面が露出する。この際に、ＳｉＣ基板の表面に存在する低品質の結晶層を除去される。
（８）開孔３７ａにショットキー電極となる材料を充填し、ＳｉＣ基板にショットキー接触する電極３８を形成する。残存した熱酸化膜３７は、フィールド絶縁膜となる。
以上によってショットキーダイオ-ドが製造される。上記方法では、ＳｉＣ基板内に半導体構造が形成されてからフィールド絶縁膜とする熱酸化膜３７を形成するまでの間に、ＳｉＣ基板の表面に犠牲熱酸化膜を形成する過程を経ない。
（１）ｎ型のＳｉＣ元基板３０の上にｎ型のＳｉＣ結晶層３１を結晶成長する。以下ではＳｉＣ元基板３０とＳｉＣ結晶層３１を総称してＳｉＣ基板という。
（２）ＳｉＣ基板の表面からガードリング形成領域にｐ型イオンを注入する。
（３）熱処理時にＳｉＣ基板からＣが析出するのを防止するキャップ層３４を形成する。
（４）熱処理してｐ型イオンを活性化し、ｐ型のガードリング３３を形成する。その後にキャップ層３４を除去する。上記によってＳｉＣ基板内にショットキーダイオードとして動作する半導体構造と、その耐圧を確保する半導体構造が形成される。ｎ型の領域３０，３１とｐ型の領域３３の組み合わせによって、後記する電極３８と４０が形成されると、ショットキーダイオードとなる半導体構造が完成する。
キャップ層３４の除去に伴ってＳｉＣ基板の表面が損傷している。しかしながら、この方法では、この段階で低品質の結晶層を除去する工程を実施しない。
（５）ＳｉＣ基板の表面に熱酸化膜３７を形成する。
（６）ＳｉＣ基板の裏面に裏面電極４０を形成する。その後に熱処理することで、ＳｉＣ基板と裏面電極４０をオーミック接触させる。この熱処理の段階では、ＳｉＣ基板の表面に熱酸化膜３７が形成されているために、新たな熱酸化膜が形成されることがない。この熱処理によって熱酸化膜３７が厚くなる。熱酸化膜が薄い段階では貫通転位に沿って酸化が進行する現象が顕著であるのに対し、熱酸化膜が厚くなると貫通転位に沿って酸化が進行する現象が抑制される。裏面電極４０をオーミック接触させる熱処理で、貫通転位に沿って酸化が進行する現象が促進することはない。
（７）熱酸化膜３７の一部を除去して開口３７ａを形成する。開口３７ａにＳｉＣ基板の表面が露出する。この際に、ＳｉＣ基板の表面に存在する低品質の結晶層を除去される。
（８）開孔３７ａにショットキー電極となる材料を充填し、ＳｉＣ基板にショットキー接触する電極３８を形成する。残存した熱酸化膜３７は、フィールド絶縁膜となる。
以上によってショットキーダイオ-ドが製造される。上記方法では、ＳｉＣ基板内に半導体構造が形成されてからフィールド絶縁膜とする熱酸化膜３７を形成するまでの間に、ＳｉＣ基板の表面に犠牲熱酸化膜を形成する過程を経ない。
図２は、ショットキーダイオードに印加した逆方向電圧とリーク電流の測定結果を図示したものである。各カーブは、各ダイオードの測定結果を示している。（１）は、図１の（５）の工程で、熱酸化膜３７の膜厚を３０ｎｍとした場合を示している。（２）は、図１の（５）の工程で、熱酸化膜３７の膜厚を１０ｎｍとした場合を示している。いずれも合計１５０個のダイオードの測定結果を重ね表示している。レベルＣは、リーク電流の許容値を示している。
図２（１）に示すように、熱酸化膜３７の膜厚を３０ｎｍとすると、相当数のダイオードで、リーク電流が許容値を超えてしまう。それに対して、図２（２）に示すように、熱酸化膜３７の膜厚を１０ｎｍとすると、リーク電流が許容値を超えてしまうことがない。実験によって、熱酸化膜３７の膜厚を２０ｎｍ以下とすると、リーク電流が許容値を超えないことが判明した。犠牲熱酸化膜の形成工程と除去工程を省略することによってリーク電流が抑制されるが、さらに、フィールド絶縁膜とする熱酸化膜３７の厚みを２０ｎｍ以下とすることが好ましいことが判明した。
本実施例では、熱酸化膜３７のみでフィールド絶縁膜とする。熱酸化膜３７の厚みが２０ｎｍ以下ではフィールド絶縁膜に不足する場合には、熱酸化膜３７の表面に酸化膜を堆積させることができる。熱酸化膜と堆積酸化膜でフィールド絶縁膜とできる。
熱酸化膜３７は５ｎｍ以上であることが好ましい。５ｎｍ以上あれば、開口３７ａの形成時に、ＳＩＣ基板表面の低品質層を除去し、電極３８とＳｉＣ基板がショットキー接触する関係を得ることができる。
熱酸化膜３７は５ｎｍ以上であることが好ましい。５ｎｍ以上あれば、開口３７ａの形成時に、ＳＩＣ基板表面の低品質層を除去し、電極３８とＳｉＣ基板がショットキー接触する関係を得ることができる。
本実施例では、ショットキーダイオードを製造したが、ｎ型の結晶層３１にｐ型領域を分散して配置し、逆方向電圧の印加時にｐ型領域からｎ型の結晶層３１に伸びる空乏層を利用してリーク電流を抑制し、耐圧を高めたショットキーバリアダイオードの製造に適用することができる。また、マージドピンショットキーダイオードの製造に適用することもできる。適用可能なショットキーダイオードの種類は特に制約されない。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
３０：ＳｉＣ元基板
３１：ＳｉＣ結晶層
３０，３１：ＳｉＣ基板
３３：ｐ型ガードリング
３０，３１，３３：半導体構造
３４：キャップ層
３５：犠牲熱酸化膜
３７：熱酸化膜
３７ａ：開口
３８：表面電極：ショットキー電極
４０：裏面電極：オーミック電極
３１：ＳｉＣ結晶層
３０，３１：ＳｉＣ基板
３３：ｐ型ガードリング
３０，３１，３３：半導体構造
３４：キャップ層
３５：犠牲熱酸化膜
３７：熱酸化膜
３７ａ：開口
３８：表面電極：ショットキー電極
４０：裏面電極：オーミック電極
Claims (3)
- ＳｉＣ基板内に領域の組み合わせで形成される半導体構造を形成し、
前記ＳｉＣ基板の表面に熱酸化膜を形成し、
前記熱酸化膜の一部をエッチングして前記ＳｉＣ基板の表面に達する開口を形成し、
前記開口にショットキー電極となる材料を充填する工程を備えており、
前記半導体構造の完成から前記熱酸化膜の形成までの間に前記ＳｉＣ基板の表面に犠牲熱酸化膜を形成する過程を経ないことを特徴とする炭化珪素半導体装置の製造方法。 - 前記熱酸化膜を、１１００℃以上のドライ酸素雰囲気または９００℃以上のウエット酸素雰囲気で実施する請求項１の製造方法。
- 前記熱酸化膜形成工程で、５ｎｍ以上で２０ｎｍ以下の膜厚の熱酸化膜を形成する請求項１または２の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015099610A JP2016219475A (ja) | 2015-05-15 | 2015-05-15 | 炭化珪素半導体装置の製造方法 |
| US15/152,673 US20160336423A1 (en) | 2015-05-15 | 2016-05-12 | Method of manufacturing silicon carbide semiconductor device |
| DE102016108910.9A DE102016108910A1 (de) | 2015-05-15 | 2016-05-13 | Verfahren zum Herstellen einer Siliziumkarbidhalbleitereinrichtung |
| CN201610322028.6A CN106158602A (zh) | 2015-05-15 | 2016-05-16 | 碳化硅半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015099610A JP2016219475A (ja) | 2015-05-15 | 2015-05-15 | 炭化珪素半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016219475A true JP2016219475A (ja) | 2016-12-22 |
Family
ID=57208607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015099610A Pending JP2016219475A (ja) | 2015-05-15 | 2015-05-15 | 炭化珪素半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20160336423A1 (ja) |
| JP (1) | JP2016219475A (ja) |
| CN (1) | CN106158602A (ja) |
| DE (1) | DE102016108910A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10658581B2 (en) * | 2017-11-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with multiple resistance variable layers |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| JP2007141950A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2008016461A (ja) * | 2006-06-30 | 2008-01-24 | Toshiba Corp | 半導体装置 |
| WO2010073455A1 (ja) * | 2008-12-26 | 2010-07-01 | 昭和電工株式会社 | 炭化珪素半導体素子の製造方法 |
| WO2012157679A1 (ja) * | 2011-05-18 | 2012-11-22 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2013254826A (ja) * | 2012-06-06 | 2013-12-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115875A (ja) | 2005-10-20 | 2007-05-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| JP2007184571A (ja) | 2005-12-08 | 2007-07-19 | Nissan Motor Co Ltd | 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法 |
| US20070138482A1 (en) * | 2005-12-08 | 2007-06-21 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device and method for producing the same |
| JP2009130266A (ja) * | 2007-11-27 | 2009-06-11 | Toshiba Corp | 半導体基板および半導体装置、半導体装置の製造方法 |
| CN103229275B (zh) * | 2011-04-11 | 2015-10-07 | 新电元工业株式会社 | 碳化硅半导体装置及其制造方法 |
| CN103606551B (zh) * | 2013-10-18 | 2016-08-17 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
| JP2015142034A (ja) * | 2014-01-29 | 2015-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9461108B2 (en) * | 2014-08-13 | 2016-10-04 | Fairchild Semiconductor Corporation | SiC power device having a high voltage termination |
| JP5979264B2 (ja) | 2015-02-20 | 2016-08-24 | カシオ計算機株式会社 | オーダエントリシステム、オーダ入力端末及びプログラム |
-
2015
- 2015-05-15 JP JP2015099610A patent/JP2016219475A/ja active Pending
-
2016
- 2016-05-12 US US15/152,673 patent/US20160336423A1/en not_active Abandoned
- 2016-05-13 DE DE102016108910.9A patent/DE102016108910A1/de not_active Withdrawn
- 2016-05-16 CN CN201610322028.6A patent/CN106158602A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| JP2007141950A (ja) * | 2005-11-15 | 2007-06-07 | Nissan Motor Co Ltd | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
| JP2008016461A (ja) * | 2006-06-30 | 2008-01-24 | Toshiba Corp | 半導体装置 |
| WO2010073455A1 (ja) * | 2008-12-26 | 2010-07-01 | 昭和電工株式会社 | 炭化珪素半導体素子の製造方法 |
| WO2012157679A1 (ja) * | 2011-05-18 | 2012-11-22 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2013254826A (ja) * | 2012-06-06 | 2013-12-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102016108910A1 (de) | 2016-11-17 |
| CN106158602A (zh) | 2016-11-23 |
| US20160336423A1 (en) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9608056B2 (en) | Schottky-barrier device and related semiconductor product | |
| JP5914060B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN102396069B (zh) | 碳化硅肖特基二极管的制造方法 | |
| JP6415946B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8981465B2 (en) | Trench schottky diode and manufacturing method thereof | |
| WO2013084620A1 (ja) | 半導体装置の製造方法 | |
| US9728606B2 (en) | Silicon carbide semiconductor element and fabrication method thereof | |
| JP6441190B2 (ja) | 半導体装置の製造方法 | |
| JP2010147399A (ja) | トレンチショットキバリアダイオード | |
| JP6152701B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP2008130699A (ja) | ワイドバンドギャップ半導体装置およびその製造方法 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2016178336A (ja) | 半導体装置の製造方法 | |
| JP2016219475A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5643140B2 (ja) | ダイオードの製造方法 | |
| JP5687078B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5775711B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5436046B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6623772B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2015076506A (ja) | 半導体装置及びその製造方法 | |
| JP6558367B2 (ja) | 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法 | |
| JP2012222060A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2019036606A (ja) | 窒化物半導体装置の製造方法 | |
| JP2018107271A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171226 |