JP2007141950A - 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】裏面に極めて低抵抗なオーミック・コンタクトを有する炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】第１の主表面（表面）と表面に対向する第２の主表面（裏面）とを備える炭化珪素基板１と、表面側に配置された主要電極要素群と、裏面に接する非熱処理型オーミック電極９とを有し、非熱処理型オーミック電極９は、炭化珪素半導体装置が完成するまでに４５０℃を超える熱処理を被ることなく形成され、裏面の表層は、炭化珪素半導体装置の製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まない。
【選択図】図１

Description

本発明は、炭化珪素半導体装置及びその製造方法に関し、特に、炭化珪素半導体基板の表裏面に配置された電極の間に流れる電流を制御する縦型半導体装置及びその製造方法に関する。

炭化珪素半導体（以下ＳｉＣと略記）は、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体に比べて禁制帯幅が広い。例えば、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶである。

パワーデバイスのオン抵抗と逆方向耐電圧との間には原理的に禁制帯幅で規定されるトレードオフ関係がある。よって、現行のＳｉパワーデバイスでは、その禁制帯幅で決まる物性限界を超えて高性能を得ることは困難である。しかし、禁制帯幅の広いＳｉＣでパワーデバイスを構成すれば、従来のトレードオフ関係が緩和され、オン抵抗か逆方向耐電圧を著しく向上させたデバイス、または、両方をかなり程度向上させたデバイスが達成できる。オン抵抗と逆方向耐圧を保ったまま、チップサイズを極端に小さくできると言い換えることもできる。

デバイス設計の観点から、ＳｉＣパワーデバイスのオン抵抗を下げると同時にチップサイズを小さくするのに最も容易でかつ有効な方法は以下のとおりである。その方法は、Ｓｉパワーデバイスの場合と同様に、駆動されるべき大電流の流路を基板に垂直にして流路の占める面積を最小化するとともに、大電流の入口（電極）と出口（電極）を基板の表裏に分配するデバイス構造、すなわち、縦型デバイス構造にすることである。今日、高性能であって低オン抵抗なＳｉＣパワーデバイスを実現するために、この縦型デバイス構造を形成するための実用的な製造プロセスの開発が急務の課題になっている。

周知のように、ＳｉＣ縦型パワーデバイスの低オン抵抗化には、大電流の流路に直列に存在するすべての抵抗成分を最小化する必要がある。本発明で着目するＳｉＣ基板裏面のオーミック・コンタクトのコンタクト抵抗ρ_ＢＣもそのような抵抗成分のひとつである。ここで「裏面」とは、縦型パワーデバイスの主要部分が形成されているＳｉＣ基板の第１の主表面（以下、「表面」という）と反対側にあるもう一つの主面（第２の主表面＝「裏面」）を指している。

低抵抗のオーミック・コンタクトを形成するために広く用いられている方法は、ＳｉＣ基板の表面部分に高濃度の伝導不純物領域（ドナー領域またはアクセプタ領域）を形成し、その後、この領域の上に所定のコンタクト金属を被着させ、不活性ガス雰囲気で９００℃〜１０００℃くらいの温度で熱処理（コンタクトアニール）する方法である。

メタライゼーションの一種であるコンタクト形成工程は、半導体デバイスの製造工程において、極力の最終段階に組み込まれなければならない。ところが、製造工程の最終段階で上述のごとき高温かつ急速なコンタクトアニールを加えると、その熱衝撃によって、半導体デバイスの電気特性を著しく劣化させたり、不安定にさせたりことがある。このため、高温のコンタクトアニールを必要としない、オーミック・コンタクト形成技術が待ち望まれ、各方面で開発が進められていた。以下、そのようなオーミック・コンタクト（電極）を単に「低温コンタクト（電極）」と呼び、本発明の説明では４５０℃以上の熱処理を必要としないでオーム性を発現できるコンタクトと定義する。

低温コンタクト形成技術の進展により、今日、ＳｉＣデバイス基板の「表面」に低抵抗の低温コンタクトを形成する技術はほぼ確立されたと言ってもよい段階に来ている。表面低温コンタクト開発の一例として、たとえば、ＳｉＣ基板表面に形成した高濃度Ｐイオン注入不純物層にＴｉを接触させた低抵抗低温コンタクトが非特許文献１に開示されている。

ところが、縦型ＳｉＣデバイスの「裏面」に低抵抗の低温コンタクトを製作する技術は、開発がまだ手付かずといってもいい状態であり、「表面」に比べて、開発が大きくたち遅れていた。

そんな中で、特許文献１では、縦型ＳｉＣデバイスの第２の主表面（裏面）についての低温コンタクト形成技術が開示されている。簡単に説明すると、ｎ型ＳｉＣ基板の裏面にＰ（リン）をイオン注入して活性化させて、裏面に高濃度不純物層を形成した後、反対側の表面にデバイス要素となるエピ層を少なくとも１層成長させ、そして、裏面の高濃度不純物層に金属膜を蒸着して、裏面低温コンタクトを完成させるものである。
谷本智、先崎純寿、早見泰明、大串秀世：「４Ｈ−ＳｉＣ ｎ＋イオン注入層へ室温形成した低抵抗コンタクト」第47回応用物理学関係連合講演会（青学院大）講演番号３０ｐ−ＹＦ−１１，講演予稿集，４１８ページ 米国特許第６，８０３，２４３ Ｂ２号

しかしながら、特許文献１の技術は、非特許文献１等の先行技術、すなわち、表面低温コンタクト技術を特段の変更をすることなく、単純に裏面に適用した構成をしている。このため、オーミック・コンタクトにはなるかもしれないが、十分な低抵抗が得られない、という問題があった。

たとえば、本願発明者が４Ｈ−ＳｉＣ基板の裏面を用いて行った検証実験によれば、特許文献１の技術によって形成した裏面低温コンタクトは、製造毎のコンタクト抵抗ρ_ＢＣのバラツキが大きく、電流−電圧特性が直線を示さないケースが度々あった。オーミック性を呈した場合でも、そのコンタクト抵抗は小さくてもρ_ＢＣ＝１０^−４Ωｃｍ^２台であり、この値はパワーデバイスで必要な値より１〜２桁も高い値である。

もう一つの問題点は、付加された裏面コンタクト関連の工程が、表面側のデバイス要素やこれを形成するための表面側工程に悪影響を与え、デバイス不良率が増大する、という問題である。一例を挙げると、裏面にＰをイオン注入する際、イオン注入装置のプラテンに置かれた基板表面は深刻な重金属汚染や接触損傷を受ける。これらはデバイス不良の原因となるものである。このように、特許文献１の技術は、裏面コンタクト工程が表面側デバイス要素や表面側工程に与えるリスクについて殆ど無配慮であり、実際の縦型パワーデバイスの製造で利用できる技術とは言い難かった。

なお、特許文献１の技術では、裏面不純物層の活性化が表面エピ層に与える熱的な影響を回避するために、表面エピ層を形成する時期を、活性化工程の後に置くというひとつの“配慮”をしている。しかし、これ以外には、配慮と呼べるものは見当たらない。また、表面エピ層がホモエピ層（＝ＳｉＣ）であるとき、裏面不純物を活性化する工程の後に表面エピ層を形成する工程を実施することは、非現実的な製造方法と言わざるを得ない。なぜなら、ホモエピ層の形成工程で、裏面がエッチングされたり、裏面にエピ膜が寄生付着することが広く知られていて、裏面不純物層が消失したり、逆に寄生エピ膜で被われたりするからである。

本発明は、裏面に極めて低抵抗のオーミック・コンタクトを有する縦型ＳｉＣ半導体装置及びその製造方法を提供することを目的とする。

本発明の第１の特徴は、第１の主表面とこの第１の主表面に対向する第２の主表面とを備える炭化珪素基板と、第１の主表面側に配置された主要電極要素群と、第２の主表面に接する非熱処理型オーミック電極とを有する炭化珪素半導体装置であって、非熱処理型オーミック電極は、炭化珪素半導体装置が完成するまでに４５０℃を超える熱処理を被ることなく形成され、第２の主表面の表層は、炭化珪素半導体装置の製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まないことである。

本発明の第２の特徴は、炭化珪素基板の第２の主表面を第１の保護膜で覆った状態において、第１の主表面に炭化珪素半導体装置を構成する主要電極要素群を形成する工程と、第１の主表面を第２の保護膜で覆った状態において、第２の主表面に非熱処理型オーミック電極を形成する工程とを備える炭化珪素半導体装置の製造方法であって、非熱処理型オーミック電極は、炭化珪素半導体装置が完成するまでに４５０℃を超える熱処理を被ることなく形成され、第２の主表面の表層には、製造工程において形成される、接触抵抗を増大させる抵抗増大層が含まれないことである。

本発明によれば、裏面に極めて低抵抗なオーミック・コンタクトを有する炭化珪素半導体装置及びその製造方法を提供することができる。

以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一あるいは類似の部分には同一あるいは類似な符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

なお、本発明の実施の形態では、表面側にイオン注入で形成した高耐圧化構造を有する大電力縦型ショットキーダイオードに適用した例を挙げて説明することにするが、本発明はこの種のダイオードに限定されることはなく、裏面に低抵抗の低温コンタクトを必要とするすべての縦型ＳｉＣ半導体装置に適用可能である。

また、本発明は、４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）の基板、各晶系基板のすべての結晶面に適用できるが、実施の形態では、その一例として、基板を４Ｈ−ＳｉＣ基板とし、表面（第１の主表面）を（０００１）_Ｓｉ面、裏面（第２の主表面）を（０００−１）_Ｃ面として説明することにする。なぜならば、（０００１）_Ｓｉ面を表面とするこの基板は、各種ＳｉＣ基板の中でも優れた素子特性を与える基板として、今日、最も有望視され使用されている基板だからである。

また、以下の説明において、特に断らない場合は、ＳｉＣ基板にエピタキシャル層やその他の膜や電極が形成されたものを「基板」と呼んでいる。

＜第１の実施の形態＞
第１の実施の形態では、２端子縦型デバイスのひとつ、ショットキーダイオードに本発明を適用した例について説明する。

図１は本発明の第１の実施の形態に係るショットキーダイオードを示す要部断面図である。第１の実施の形態に係るショットキーダイオードは、第１の主表面（表面）と第１の主表面に対向する第２の主表面（裏面）とを備えるｎ^＋型低抵抗単結晶４Ｈ−ＳｉＣ基板（ｎ^＋型単結晶ＳｉＣ基板）１と、ｎ^＋型単結晶ＳｉＣ基板１の表面側に配置された主要電極要素群（２、３_a1〜３_an、５、７、８）と、ｎ^＋型単結晶ＳｉＣ基板１の裏面に接する非熱処理型オーミック電極（オーミック電極）９と、オーミック電極９に接する裏面配線１０とを有する。

ｎ^＋型単結晶ＳｉＣ基板１は、１×１０^１９／ｃｍ^３以上の高いｎ型不純物濃度を有する炭化珪素基板である。ｎ^＋型単結晶ＳｉＣ基板１の表面には（０００１）_Ｓｉ面が露出し、裏面には（０００１）_Ｓｉ面よりも物性的に一桁高い酸化速度を有する（０００１）_Ｃ面が露出している。

オーミック電極９は、高品位で高ｎ型不純物濃度かつ高清浄度な属性を有するｎ^＋型単結晶ＳｉＣ基板１の裏面に接して設けられている。換言すれば、オーミック電極９が接触している裏面は、ショットキーダイオードの製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まない。

また、オーミック電極９は、ショットキーダイオードが完成するまでに４５０℃を超える熱処理を被ることなく形成されているヘテロエピ性のオーミック電極（金属）である。電極材料としては、極めて低抵抗コンタクト（ρ_ＢＣ＝１０^−６Ωｃｍ^２台）が得られるという意味で、アルミニウム（Ａｌ）またはチタニウム（Ｔｉ）が最も適しているが、これに限定されるものではない。４．５ｅＶ以下の仕事関数を有する導電材料であればよい。更に、室温形成可能な導電材料ならば従来技術に比べて１桁以上低いρ_ＢＣが得られる。単元素材料としては、例えば、ジルコニウム（Ｚｒ）、ニオビウム（Ｎｂ）、亜鉛（Ｚｎ）、タンタル（Ｔａ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）などがこれに該当する。これらの元素のうちいずれか一つからなる単層膜、あるいは２以上の元素からなる合金膜又は複合膜とすることができる。

「ヘテロエピ性」とは、電極膜がｎ^＋型単結晶ＳｉＣ基板１上にＳｉＣの結晶周期性を引き継ぐように完全単結晶状態で、或いは、ほぼ単結晶状態で成長されていることを意味している。ｎ^＋型単結晶ＳｉＣ基板１の裏面とオーミック電極９との界面は極めて急峻であり、ｎ^＋型単結晶ＳｉＣ基板１とオーミック電極９との反応によって生成される遷移層或いは反応層は存在しないか、あったとしても、その厚さは５０Å未満である。

ｎ^＋型単結晶ＳｉＣ基板１の裏面、つまりオーミック電極９との接触面におけるｎ型不純物濃度は１×１０^１９／ｃｍ^３以上１×１０^２１／ｃｍ^３未満であることが好ましく、更に好ましくは２×１０^１９／ｃｍ^３以上５×１０^２０／ｃｍ^３以下である。

主要電極要素群には、ｎ^＋型単結晶ＳｉＣ基板１に接続されたショットキー電極もしくはオーミックコ電極が少なくとも一つ含まれることが望ましい。そして、ショットキー電極もしくはオーミック電極はショットキーダイオードの完成までに４５０℃を超える熱処理を被ることなく形成された非熱処理電極であることが望ましい。

第１の実施の形態においてはその一例として、主要電極要素群（２、３_a1〜３_an、５、７、８）には、ｎ^＋型単結晶ＳｉＣ基板１の表面に接する厚み１０μｍ、窒素を５×１０^１５／ｃｍ^３添加した高品質のｎ⁻型エピ層２と、ｎ⁻型エピ層２の表層部所定領域に２μｍ間隔で形成されている幅２μｍの環状のｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anと、ｎ⁻型エピ層２の上に形成された開口部６を有するフィールド絶縁膜５と、開口部６の底面においてｎ⁻型エピ層２と接するショットキー電極７と、ショットキー電極７に機械的電気的に接し、フィールド開口部６を塞ぐように配置されている表面配線８とが含まれる。

ｎ⁻型エピ層２は、ｎ^＋型単結晶ＳｉＣ基板１の表面に露出する（０００１）_Ｓｉ面からホモエピタキシャル成長させている。なお、ｎ^＋型単結晶ＳｉＣ基板１の裏面は、表面側のホモテピ成長で付着した寄生エピ膜や、結晶歪や格子損傷などの不整層が完全に除かれ、基板内部と同等の結晶性と高不純物濃度を備えた結晶面が露出し、この結晶面にオーミック電極９が接している。

ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anは、イオン注入と活性化アニールとによって形成される。ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anの数（ｎ）はダイオードの耐圧によって異なる。たとえば、１０００Ｖ耐圧の場合では５本くらいあればよい。

フィールド絶縁膜５は、炭化珪素の熱酸化膜と、その上部に熱酸化以外の手段で形成した絶縁膜を積層してなる。また、フィールド絶縁膜５は、ｎ⁻型エピ層２を含むＳｉＣ基板の表面全体を覆っているが、表面側の電極との接触を取るために開口部６を備える。

ショットキー電極７は、開口部６の底面においてｎ⁻型エピ層２とショットキー接続を形成している。ショットキー電極７の材料はオン電圧や阻止電圧などを考慮して、様々な導電性材料から選ぶことができる。ショットキー電極７の外縁端はｐ型電界緩和領域３_a1（＝もっとも内側にあるｐ型環状領域）の上部に置かれている。

表面配線８の外縁端は、平面図で眺めたとき、ショットキー電極７の外縁端より外側であり、かつ、ｐ型電界緩和領域３_a1の外縁端より内側にあるように設計されている。

裏面配線１０は、ダイボンディングを使途とした配線である。

次に、図２及び図３の断面工程図を用いて、図１に示した縦型ショットキーダイオードの製造方法を説明する。

（イ）はじめに、用意（購入）したｎ^＋型４Ｈ−ＳｉＣ基板１を十分洗浄し、図２（ａ）に示すように、表面側に所望の厚み、例えば約１０μｍのｎ⁻型エピ層２をホモエピ成長させる。エピ層成長法としては、商業的に広く用いられている化学的気相成長法（ＣＶＤ）のほか、開発段階にある近接昇華法や液相成長法などを用いていもよい。

この基板表面へのホモエピ成長では、寄生的に基板裏面にもＳｉＣ膜が付着する。このＳｉＣ膜は低品質でしかも不純物濃度が基板に比べて非常に低いので、一見付着していないように見えても、僅か（たとえ厚み０．１μｍ未満）でも残っていると、低温コンタクトのρ_ＢＣを劇的に増大させたり、ばらつかせたりする。そこで、本発明の第１の実施の形態では、ホモエピ成長の後、後述のフィールド絶縁膜形成工程までの間に、これを完全に除去する工程を設け、従来技術に比べてρ_ＢＣの低減を図っている。ここでは、ホモエピ成長工程の直後に実施する例を挙げて説明するが、もう少し後の工程で実施しても、方法と得られる結果はほぼ同じである。

具体的にその方法を説明すると、ホモエピ成長した基板の表面に約２μｍのＳｉＯ_２膜あるいはＰＳＧ膜（リンドープシリケートガラス）などを成膜して、デバイスの主要部分が製作される基板表面を保護した後、基板裏面を周知の切削手段で研削あるいは研磨する。この時、基板の表面と裏面とで高い平行度が得られるように注意する。表面に形成する保護膜は、切削の際、表面に切削痕が入ったり、金属汚染物が侵入するのを防止するために必要である。切削痕も侵入金属汚染物もデバイス不良の原因のひとつである。

次に、周知のフォトリソグラフィー（＝フォトレジスト・パターニング）とドライ及びウエットエッチング法を用いて、前記した保護膜をパターニングし、露光用アライメントマーク形成用ＳｉＣエッチングのためのハード・イオン注入マスクを形成する。ドライ及びウエットエッチング技術とは、反応性イオンエッチング（ＲＩＥ）や誘導結合プラズマエッチング（ＩＣＰ）などの異方性ドライエッチングでＳｉＯ_２膜を除去する際、基板表面がプラズマダメージを受けるのを防止するため、ＳｉＯ_２膜が完全に除去される直前にドライエッチングを停止し、残りの部分を緩衝フッ酸溶液（ＢＨＦ）などを用いたウエットエッチングで除去するようにした複合エッチング技術である。

エッチング用ハードマスクができたところで、ＲＩＥやＩＣＰなどの手段を用いてＳｉＣエッチングを実行し、終了したら、希釈フッ酸溶液（ＤＨＦ）を用いて、ハードマスクを完全に除去すると、基板上にアライメントマーク（非表示）が形成される。

（ロ）続けて、図２（ｂ）に示すように、ｎ⁻型エピ層２表面にｐ型電界緩和領域３_a1，３_a2、３_a3‥‥を選択形成するためのイオン注入マスク１１を次のようにして形成する。

まず、厚さ約１．５μｍのＳｉＯ_２膜をＣＶＤ法などで基板表面全面に堆積し、ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anの形成予定領域の上にあるＳｉＯ_２膜をフォトリソグラフィとドライ及びウエットエッチング技術とで選択的に除去する。

ｎ^＋型単結晶ＳｉＣ基板１からフォトレジストを除去し、十分洗浄したあと、ｎ⁻型エピ層２表面に厚さ１０〜３０ｎｍの薄いＳｉＯ_２膜を減圧化学的気相成長法（ＬＰＣＶＤ）で堆積し、これをイオン注入飛程を抑制するためのスルーＳｉＯ_２膜（非表示）とする。このときｎ^＋型単結晶ＳｉＣ基板１の裏面にも同様に薄いスルーＳｉＯ_２膜がつくことになる。

イオン注入マスク１１ができあがったところで、図２（ｂ）のように、ｎ⁻型エピ層２表面にＡｌ^＋イオンを多段イオン注入して、ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anの前駆体領域１１_a1，１１_a2、１１_a3‥‥、１１_anを形成する。ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anのイオン注入条件の一例を示すと以下のとおりである。

基板温度 ７００℃
加速エネルギー／ドーズ
第１段 ３００ｋｅＶ／８．３×１０^１５／ｃｍ^２
第２段 １９０ｋｅＶ／３．２×１０^１５／ｃｍ^２
第３段 １５０ｋｅＶ／２．１×１０^１5／ｃｍ^２
第４段 １００ｋｅＶ／１．９×１０^１５／ｃｍ^２
第５段 ６０ｋｅＶ／１．７×１０^１5／ｃｍ^２
第６段 ３０ｋｅＶ／９．４×１０^１４／ｃｍ^２
７００℃で上記のイオン注入するとき、ｎ^＋型単結晶ＳｉＣ基板１の裏面にもスルーＳｉＯ_２膜が形成されている。この膜が保護膜となって、加熱されたプラテン（あるいはサセプタ）面に存在する金属がｎ^＋型単結晶ＳｉＣ基板１裏面に直接接触して汚染したり、固相反応するのを防止することができる。プラテン自体が金属でない場合でも、汚染物としてプラテンに付着している金属が汚染や固相反応を起こす。従来技術においては、これら汚染や固相反応が要因となって、後に形成される裏面低温コンタクトのコンタクト抵抗を増大させていた。しかし、第１の実施の形態では、保護膜としてのスルーＳｉＯ_２膜を裏面に形成してからｎ⁻型エピ層２表面に高温イオン注入することで、この要因を取り除き、これから誘発されるコンタクト抵抗高くなるという問題を解決している。

本実施例では固相反応を抑止する保護膜として、基板裏面に自動的に形成されたスルーＳｉＯ_２膜を用いているが、別工程で専用の保護膜を裏面に形成した後、裏面に高温イオン注入するようにしてもよい。この場合、ＳｉＯ_２膜である必要はなく、Ｓｉ_３Ｎ_４や多結晶シリコンなど、他の材質からなる膜でもよい。

（ハ）ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anのイオン注入が終了したところで、基板をＢＨＦ溶液（緩衝フッ酸溶液）に浸漬して、表裏にあるすべてのＳｉＯ_２膜、つまりマスク膜とスルーＳｉＯ_２膜を除去する。続けて、基板を十分洗浄し、乾燥した後、活性化アニールを行い、図２（ｃ）のように、前駆体領域１１_a1，１１_a2、１１_a3‥‥、１１_anを活性化させて、ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anを形成する。

この活性化アニールは高純度のカーボンサセプタの上に、基板表面が上を向く、つまり、ｎ^＋型単結晶ＳｉＣ基板１の裏面がサセプタを接するように置き、例えばアルゴン（Ａｒ）等の高純度不活性ガス雰囲気あるいは僅かにシランを含有する高純度不活性ガス雰囲気のなかで、１６００℃以上の温度で急速加熱処理を行うことで実施する。

（ニ）ｐ型電界緩和領域３_a1，３_a2、３_a3‥‥、３_anの活性化が済んだところで、基板を十分洗浄・乾燥してから、基板の表裏両面に１１６０℃、酸素雰囲気中で熱酸化（第１熱酸化）し、酸化後、直ちに熱酸化膜（ＳｉＯ_２）をＢＨＦ溶液で除去する。この熱酸化は、基板表面に１０〜２０ｎｍのＳｉＯ_２膜が成長するよう行うのが好ましい。この熱酸化で、裏面には表面よりもおよそ一桁厚いＳｉＯ_２膜が成長する。前述したように、（０００１）_Ｃ面である裏面は、表面の（０００１）_Ｓｉ面より物性的に一桁高い酸化速度を有するからである。

上記熱酸化膜成長／除去の目的は、基板の表面と裏面の表層に存在する結晶不整層、汚染層を熱酸化することで除去することである。特に、ｎ^＋型単結晶ＳｉＣ基板１裏面には前記工程（イ）の切削加工で結晶不整層が形成され、その一部は結晶構造が壊れ無定形となっていることさえある。第１熱酸化は、これらの結晶構造が失われた部分を根元から取り除き、高伝導度高品位の結晶面を露出させ、これによって低温コンタクトの低抵抗化を促進する作用がある。

続けて、再び基板を十分洗浄してから、１１６０℃、ドライ酸素雰囲気で熱酸化（第２熱酸化）して、図３（ａ）に示すように、基板表面に凡そ５〜２０ｎｍ厚の熱酸化膜１２を成長し、さらにこの上に、ＣＶＤなどの手段を用いて厚い、たとえば６００ｎｍ厚のＣＶＤ酸化膜１３を堆積することにより、熱酸化膜１２とＣＶＤ酸化膜１３からなる２層構造のフィールド絶縁膜５を形成する。

この第２熱酸化は、第１熱酸化と同様に基板裏面の不整層を除去する効果を有するとともに、第１熱酸化で露出した高伝導度高品位の基板裏面を、後述の裏面オーミック電極形成までの間、熱酸化膜１４で覆うことによって、劣化させることなく保存する役割を果している。これによって、本発明は、従来技術に比べて、裏面低温コンタクトのρ_ＢＣ低減を一層図ることが可能になる。

（ホ）次に、前述のイオン注入マスク１１の作製工程で用いたフォトリソグラフィー及びドライ及びウェットエッチング法を使って、フィールド絶縁膜５に開口部６を開口する。このとき、基板裏面の熱酸化膜１４が消失しないようにする。

その手順を説明すると、フォトリソグラフィーで開口パターンを有するフォトレジストマスクを基板表面に形成し、これを用いてＲＩＥ等でドライエッチングを行う。フィールド絶縁膜５が貫通する少し前にフィールド絶縁膜５にドライエッチングを終了し、基板裏面にレジスト材を塗布して、裏面の熱酸化膜１４を保護する。裏面をレジスト材で保護した基板をＢＨＦ溶液に浸漬し、ウエットエッチングで開口部６を貫通させる。

ウエットエッチングで開口部６が貫通したところで、基板を十分に濯ぎ乾燥させた後、基板を真空蒸着装置あるいはスパッタリング装置に装着し、基板表面全面に所望のショットキー電極材料を成膜する。もしショトッキー電極材料が、ＴｉやＡｌのように、純水やフォトレジスト剥離液で酸化したり溶解したりしやすい材料の場合には、さらにこの膜の上に、反応防止用の導電膜、たとえば、Ｐｔを厚み５０ｎｍ〜１５０ｎｍの範囲で連続成膜するとよい。成膜のすんだ基板を成膜装置から取り出したところで、基板を、超音波振動を加えながらフォトレジスト剥離液に浸漬し、表裏のフォトレジストをきれいに取り除き、超純水で十分濯ぎ、乾燥させる。これにより、図３（ｂ）に示すような開口部６の底にショットキー電極７を自己整合的に配設することができる。

（ヘ）続けて、ＤＣマグネトロンスパッタリングなどの手段を用いて、基板表面全面に厚い表面配線材料を蒸着して、その後、同配線材料を周知のフォトリソグラフィーとＲＩＥなどのドライエッチング法を用いてパターニングして図３（ｃ）に示すような表面配線８を形成する。表面配線材料としては、たとえば、５０ｎｍ厚のＴｉと２μｍ厚のＡｌを連続蒸着した積層膜を用いることができる。

（ト）次に、基板表面に保護用のフォトレジストを塗布してから、基板裏面を被覆していた熱酸化膜１４をＢＨＦ溶液で除去する。ここで、露出した基板裏面は、前述の工程（ニ）で形成した高品質、高不純物濃度、高清浄度の結晶面であることを強調しておきたい。

そして、高品質、高不純物濃度、高清浄度の裏面が露出した基板を超純水で十分すすぎ、乾燥させた後、直ちに、基板裏面全面に電子ビーム蒸着やＤＣスパッタリングなどの成膜手段を用いて前述した所定のオーミック電極９と裏面配線１０の材料を所望の厚みだけ蒸着する。このようにして、高品位なＳｉＣ裏面に間髪置かず成膜されたオーミック電極９は基板からＳｉＣの結晶周期性を引き継いだ単結晶性の電極膜になる。ｎ⁺型単結晶ＳｉＣ基板１裏面とオーミック電極９との界面は極めて急峻である。

蒸着が終了したら、基板を専用のフォトレジスト・ストリッパ溶液に浸漬させ、基板表面に塗布した保護用フォトレジストを完全に剥離する。そして、基板を十分洗浄し、超純水で十分濯いでから乾燥させると図１に示した大電力ショットキーダイオードの最終構造になる。

上記本発明の第１実施の形態と従来技術に基づいて、ショットキー電極面積が約１×１ｍｍ^２の縦型ショットキーダイオードを多数製作し、裏面のコンタクト抵抗値ρ_ＢＣ及び半導体装置の不良率を測定した。その結果、従来技術のコンタクト抵抗値ρ_ＢＣは平均値で５．４×１０^−４Ωｃｍ^２であった。これに対して、第１実施の形態のコンタクト抵抗値ρ_ＢＣは全て１０^−６Ωｃｍ^２台であり、平均値で４．３×１０^−６Ωｃｍ^２であった。第１実施の形態は従来技術の約１／１００のコンタクト抵抗値ρ_ＢＣを得ることに成功している。この結果から明白なとおり、第１の実施の形態に係わる縦型半導体装置によれば、従来技術が有した十分低抵抗低温コンタクトが得られない、という問題を解決することができる。

一方、不良率は、第１の実施の形態では３０％以下であり、従来技術では６０％以上であった。この結果から、第１の実施の形態の不良率が従来技術に比べて大きく改善していることがわかる。すなわち、第１の実施の形態は、従来技術の裏面低温コンタクト関連工程が表面側デバイス要素にデバイス不良率を増大させる、という問題点を解決していると言うことができる。不良品の故障解析を実施したところ、不良の多くはマイクロパイプなど、使用した結晶基板固有の不完全性に起因するものであった。これを除外すると、第１の実施の形態に基づいて作製した縦型ショットキーダイオードの実質の不良率は１０％以下と著しく低いことが明らかになった。

以上説明したように、第１の実施の形態によれば、以下に示す効果が得られる。

ショットキーダイオードは、ショットキーダイオードが完成するまでに４５０℃を超える熱処理を被ることなく形成された、基板裏面に接する非熱処理型オーミック電極９を有し、非熱処理型オーミック電極９は、ショットキーダイオードの製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まない基板裏面に接触している。これにより、基板裏面におけるコンタクト抵抗を低減することができる。

基板裏面におけるｎ型の不純物濃度は１×１０^１９／ｃｍ^３以上１×１０^２１／ｃｍ^３未満であることにより、コンタクト抵抗を更に低減することができる。

非熱処理型オーミック電極９は、裏面におけるＳｉＣ基板の結晶周期性を引き継いだ、ヘテロエピ性の電極膜であることにより、オーミック電極９とＳｉＣ基板との間のコンタクト抵抗を低減することができる。

非熱処理型オーミック電極９と炭化珪素基板１との界面には、非熱処理型オーミック電極と炭化珪素基板とが反応して生成される反応層が実質的に存在しないか、又は厚さが５ｎｍ未満でのみ存在する。これにより、抵抗増大の原因となる反応層を排除して、コンタクト抵抗を低減することができる。

非熱処理型オーミック電極９は４．５ｅＶ以下の仕事関数を有する導電材料からなることにより、更に裏面コンタクト抵抗を低減することができる。

前記非熱処理型オーミック電極はＡｌ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｍｇ、Ｖのいずれか一つの単層膜、あるいは２以上の合金膜又は複合膜からなることにより、室温形成可能な導電材料を提供することが出来る。

主要電極要素群には、炭化珪素基板１を介して非熱処理型オーミック電極９との間で電流が流れるショットキー電極及びオーミック電極のうち少なくとも一つが含まれる。これにより、ショットキー電極及びオーミック電極と非熱処理型オーミック電極９の間に流れる電流を低抵抗にて制御することができる。

ショットキー電極及びオーミック電極は、ショットキーダイオードが完成するまでに４５０℃を超える熱処理を被ることなく形成された非熱処理電極であることにより、熱処理に伴う電極の金属汚染を回避できる。

炭化珪素基板の裏面を第１の保護膜で覆い、この状態において、表面に炭化珪素半導体装置を構成する主要電極要素群を形成する。表面を第２の保護膜で覆い、この状態において、裏面に非熱処理型オーミック電極９を形成する。非熱処理型オーミック電極９は、ショットキーダイオードが完成するまでに４５０℃を超える熱処理を被ることなく形成され、非熱処理型オーミック電極９は、製造工程において形成される、接触抵抗を増大させる抵抗増大層を含まない裏面に形成される。これにより、低抵抗なオーミック・コンタクトを低温で製造することができる。

主要電極要素群を形成する工程には、表面に第１導電型の不純物が添加されたエピ層２をエピタキシャル成長させる行為が含まれる。表面を第２の保護膜で覆う工程は、エピ層２を研削保護膜で保護する工程であり、研削保護膜を形成した後であって、裏面に非熱処理型オーミック電極９を形成する前に、エピ層２をエピタキシャル成長させる際に裏面に付着した寄生エピ膜を除去する。これにより、抵抗増大の原因となる裏面の寄生エピ層を除去した状態で、非熱処理型オーミック電極９を形成できる。

基板裏面を第１の保護膜で覆う工程及び基板表面を第２の保護膜で覆う工程は、それぞれ、清浄化かつ高品位化された基板表面及び裏面を熱酸化膜で被覆する工程であって、主要電極要素群を形成する工程及び非熱処理型オーミック電極９を形成する工程には、それぞれ、被覆した熱酸化膜を除去して、清浄化かつ高品位化された基板の表裏面を露出させる行為と、露出した表裏面に、直ちに、オーミック電極またはショットキー電極を成膜する行為とが含まれる。これにより、抵抗増大の原因となる結晶不整層や汚染層、固相反応層が存在しない状態の基板表裏面に電極を形成することができる。

＜第２の実施の形態＞
デバイスによっては、第１の実施の形態のような不純物濃度が１０^１９／cm^３以上である極低抵抗ＳｉＣ基板を用いることが困難な場合ある。また、今日の極低抵抗ＳｉＣ基板は、マイクロパイプなどの結晶欠陥が多く、これが原因でデバイスの不良率が高い。このため、結晶欠陥の低減に成功している不純物濃度〜１０^１８／cm^３台の低抵抗基板を用いたい場合もある。第２の実施形態は、このような場合に適した縦型デバイスの裏面低温コンタクト形成技術について説明する。ここでも典型的な縦型デバイスの一例としてショットキーダイオードを用いて説明するが、本形態はこれに限らず、全ての裏面低温コンタクトを必要とする縦型デバイスに適用可能である。

図４は本発明の第２の実施の形態に係るショットキーダイオードを示す要部断面図である。第２の実施の形態に係るショットキーダイオードは、第１の主表面（表面）と第２の主表面（裏面）とを備えるｎ^＋型低抵抗単結晶４Ｈ−ＳｉＣ基板（ｎ^＋型単結晶ＳｉＣ基板）１’と、ｎ^＋型単結晶ＳｉＣ基板１の表面側に配置された主要電極要素群（２、３_a1〜３_an、５、７、８）と、ｎ^＋型単結晶ＳｉＣ基板１の裏面に接する非熱処理型オーミック電極（オーミック電極）９と、オーミック電極９に接する裏面配線１０とを有する。

ｎ^＋型単結晶ＳｉＣ基板１’は１×１０^１９／ｃｍ^３未満の不純物濃度を有する単結晶ＳｉＣ基板である。この不純物濃度を有するｎ型単結晶４Ｈ−ＳｉＣ基板は、すでに、結晶欠陥の少ない高品位のものとして商業的に入手可能である。ｎ^＋型単結晶ＳｉＣ基板１’の表面＝（０００１）_Ｓｉ面に厚み１０μｍ、窒素を５×１０^１５／ｃｍ^３添加したｎ⁻型エピ層２をホモエピタキシャル成長させている。

図１のショットキーダイオードとの差異は、ｎ^＋型単結晶ＳｉＣ基板１’の裏面を含む下部に、ｎ^＋型単結晶ＳｉＣ基板１’よりも高濃度のｎ型不純物が添加されたｎ^＋型高濃度不純物層４が形成されている点である。ｎ^＋型高濃度不純物層４の不純物濃度は最表面において、２×１０^１９／ｃｍ^３以上、１×１０^２１／ｃｍ^３未満であることが望ましく、より好ましくは１×１０^２０／ｃｍ^３以上、５×１０^２０／ｃｍ^３以下である。

ｎ^＋型高濃度不純物層４の裏面には、前述した表面側のホモエピ成長で付着した寄生エピ膜や、結晶歪や格子損傷などの不整層等を含む抵抗増大層が完全に除かれていて、基板内部と同等の結晶性を備えた結晶面が露出している。

ｎ^＋型単結晶ＳｉＣ基板１’の表面側の主要電極要素群（２、３_a1〜３_an、５、７、８）及び裏面側のオーミック電極９及び裏面配線１０は、第１の実施の形態と全く同じなので、説明を省略する。

次に、図５〜図７の断面工程図を用いて、図４に示した縦型ショットキーダイオードの製造方法を説明する。

（Ａ）はじめに、前記の（イ）工程と全く同様にして、基板１’表面側に所望の厚み（ここでは約１０μｍとする）のｎ⁻型エピ層２を成長し、裏面の寄生エピ膜を除去した後、アライメントマーク（非表示）を形成する。もちろん、本工程でも前記の（イ）工程記載の効果と同じ効果が得られる。

次に、基板を十分洗浄・乾燥してから、基板の表裏両面に１１６０℃、酸素雰囲気中で熱酸化（第１熱酸化）し、酸化後、直ちに熱酸化膜（ＳｉＯ_２）をＢＨＦ溶液で除去する。この第１熱酸化は、基板表面に１０〜２０ｎｍのＳｉＯ_２膜が成長するよう行うのが好ましい。この第１熱酸化で、裏面にはおよそ一桁厚いＳｉＯ_２膜が成長し、裏面寄生エピ膜の除去（研削）で裏面表層に発生した結晶不整層、汚染層が熱酸化とともに除去される。これによって裏面低温コンタクトの低抵抗化が一層促進される。

（Ｂ）続けて、前記の（ロ）工程と全く同様にして、図５（ａ）に示すように、ｎ⁻型エピ層２表面にｐ型電界緩和領域３_a1〜３_anを選択形成するためのイオン注入マスク１１を形成する。そして、ｐ型電界緩和領域３_a1〜３_anの前駆体領域１１_a1〜１１_anをイオン注入で形成する。本工程でも、前記の（ロ）工程記載の効果と同じ効果が得られる。

（Ｃ）つぎに、基板の表面並びに裏面を十分洗浄した後、基板裏面のスルーＳｉＯ_２膜（図示せず）越しにＰ^＋（リン）イオンの多段高温イオン注入を行い、図５（ｂ）のように、基板裏面全面にｎ^＋型高濃度不純物層４の前駆体領域１２を形成する。このイオン注入条件の一例を示すとつぎのとおりである。

基板温度 ５００℃
加速エネルギー／ドーズ
第１段 ２５０ｋｅＶ／３．６×１０^１５／ｃｍ^２
第２段 ２００ｋｅＶ／８．０×１０^１４／ｃｍ^２
第３段 １５０ｋｅＶ／１．５×１０^１5／ｃｍ^２
第４段 １００ｋｅＶ／８．０×１０^１４／ｃｍ^２
第５段 ７０ｋｅＶ／８．０×１０^１４／ｃｍ^２
第６段 ４０ｋｅＶ／５．３×１０^１４／ｃｍ^２
上記高温イオン注入は基板の“表面”を加熱プラテン（あるいはサセプタ）面に接触させて実行する。この時、基板表面には上記（ロ）工程で説明したスルーＳｉＯ_２膜付きイオン注入マスク１１が残存しているので、これが保護膜として作用し、基板１表面に加熱されたプラテン（あるいはサセプタ）面に存在する金属が基板表面と接触して汚染したり、固相反応で金属珪化物や金属炭化物が生成するのを防止する。従来技術においてはこの汚染物や反応物が表面側のデバイス要素に悪影響を与え、デバイスの特性不良を引き起こす原因の一つであった。しかし、第２の実施の形態では、保護膜としての酸化膜を基板表面に形成してから基板裏面にイオン注入することで、その原因を取り除いている。

第２の実施の形態では固相反応を抑止する保護膜として、表面側に形成したイオン注入マスク１１を再利用しているが、別の専用の保護膜を表面に形成した後、裏面にイオン注入するようにしてもよい。また、この場合には、裏面のｎ^＋型高濃度不純物層４の前駆体領域１２を先にイオン注入して、その後に、ｐ型電界緩和領域の前駆体領域１１_a1〜１１_anを形成するように工程を変えてもよい。

もちろん、上記の説明のように、イオン注入マスク１１を再利用する方が、製造工程の増加が起こらないので、生産技術的に望ましいことは言うまでもない。

（Ｄ）表面及び裏面の全てのイオン注入が終了したところで、基板をＢＨＦ溶液に浸漬して、表裏にあるすべてのＳｉＯ_２膜（マスク膜とスルー膜）を除去する。つづいて基板を十分洗浄し、乾燥した後、活性化アニールを行い、図５（ｃ）のように、前駆体領域１１_a1〜１１_anと１２を同時に活性化させて、ｐ型電界緩和領域３_a1〜３_anとｎ^＋型高濃度不純物層４を形成する。

この活性化は高純度のカーボンサセプタの上に、基板の表面が上を向くように、つまり基板の裏面がサセプタを接するように置き、例えばＡｒなどの高純度不活性ガス雰囲気あるいは僅かにシランを含有する高純度不活性ガス雰囲気のなかで、１６００℃以上の温度で急速加熱処理を行うことで実施する。ただし、到達温度は高くて１７５０℃、望ましくは１７００℃を超えないようにする。また、１６００℃以上の経過時間は最大３分、好ましくは２分を過ぎてはならないようにする。これら条件を超える温度や経過時間を取った場合は、はじめに基板裏面からＳｉＣの昇華が起こり、ｎ^＋型高濃度不純物層４の薄層化や粗面化（変質）が起きて、低抵抗の裏面低温コンタクトを得ることが困難になる。第２の実施の形態では、上記、適正な温度及び時間範囲において活性化を実施することにより、低抵抗な低温コンタクトを実現している。

（Ｅ）ｐ型電界緩和領域３_a1〜３_anやｎ^＋型高濃度不純物層４の活性化が済んだところで、基板を十分洗浄・乾燥してから、基板を拡散炉に垂直に起き、９５０℃でパイロ酸化させ、図６（ａ）に示すように基板（ｎ^＋型高濃度不純物層４）の裏面に２０〜１００ｎｍの熱酸化膜２３を成長させる。このとき、基板表面＝（０００１）_Ｓｉ面にもわずかに酸化膜が成長する（図示なし）が、その厚みは裏面＝（０００１）_Ｃ面の１／１０程度と極めて薄い。

続けて、基板の両面にそれぞれＬＰＣＶＤで２０〜５０ｎｍ厚のＳｉＯ_２膜２４及び所定の厚みの熱酸化防止膜２５を順次堆積した後、直ちに、基板の表面側にある熱酸化防止膜２５とＳｉＯ_２膜２４をそれぞれドライエッチング（ＲＩＥなど）とウエットエッチング（ＢＨＦ溶液エッチングなど）で除去し、基板１の表面側にｎ⁻エピ層２を露出させると、図６（ａ）のような構造になる。裏面の熱酸化防止膜２５は、この時点でも、保存されている点に注目を要する。

熱酸化防止膜２５は、その下にあるＳｉＣ基板が熱酸化で酸化するのを防止し、ＢＨＦなどのＳｉＯ_２のエッチング液に耐える役割を担っており、この目的にかなう物として、たとえば１５０〜４００ｎｍ厚のＳｉ_３Ｎ_４膜を挙げることができるが、本発明はこれに限定されるものではない。便宜上、以下の説明において、熱酸化防止膜２５はＳｉ_３Ｎ_４膜であるものとして説明する。

Ｓｉ_３Ｎ_４膜２５はきわめて強い引っ張り応力を発生するが、ＳｉＯ_２膜２４は、このＳｉ_３Ｎ_４膜２５が基板の表面と裏面にダメージを与えるのを抑止する役割と、Ｓｉ_３Ｎ_４膜２５をドライエッチング（ＲＩＥなど）で除去する際、ＳｉＣ表面をプラズマ損傷から保護する２重の役割を有している。

一方、裏面の熱酸化膜２３は、Ｓｉ_３Ｎ_４膜２５の応力緩和効果とともに、活性化工程で生じた、基板裏面の極表面にある低不純物濃度層や不整層を犠牲酸化することによって除去する機能を果たしている。不整層や不純物低濃度層は裏面のオーミックコンタクト抵抗を増大させる要因になる。かくして、熱酸化膜２３は裏面のコンタクト抵抗が十分下がらないという従来技術の問題点を解決するのに大きな貢献をしている、と言うことができる。

（Ｆ）基板の表面側にｎ⁻型エピ層２を露出させたところで、基板を十分洗浄し、乾燥させた後、１１６０℃、ドライ酸素雰囲気で熱酸化して基板表面に熱酸化膜を成長させる。その後、ＢＨＦ溶液に浸漬して基板表面の熱酸化膜を取り除く。この熱酸化膜の厚みは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。

この犠牲酸化で基板裏面の熱酸化防止膜(Ｓｉ_３Ｎ_４膜)２５の表面も僅かに酸化され、除去されるが、殆どは残ったままである。このことは、耐酸化性Ｓｉ_３Ｎ_４膜２５の下部にある基板裏面表層にあるｎ^＋型高濃度不純物層４がこの犠牲酸化によって、薄層化したり消失したりすることなく、酸化する前と変わりなく残存していることを意味している。すなわち、熱酸化防止膜(Ｓｉ_３Ｎ_４膜)２５は、基板裏面にｎ^＋型高濃度不純物層４を形成した後、ｎ^＋型高濃度不純物層４の消失を招くことなく、基板表面を犠牲酸化することを可能にしている。これによって、裏面のコンタクト抵抗を増大させることなく、活性化及びその後の工程で発生する、基板表面からデバイスの不良の要因となる汚染層や不整層が適切に除去され、縦型デバイスの不良率を低減することができる。この効果は従来技術にない本発明の実施の形態による効果である。

基板表面の犠牲酸化が終了した後に、基板を十分洗浄する。そして、１１６０℃、ドライ酸素雰囲気で熱酸化して基板１の表面全面に凡そ５〜２０ｎｍ厚の熱酸化膜を成長させ、さらにこの上に、常圧化学的気相成長法（ＡＰＣＶＤ）などの手段を用いて熱酸化膜よりも厚い（６００ｎｍ厚）のＳｉＯ_２膜を堆積する。これにより、図６（ｂ）のような、熱酸化膜とＡＰＣＶＤ−ＳｉＯ_２膜からなる２層構造のフィールド絶縁膜５を形成する。この熱酸化で裏面の熱酸化防止膜（Ｓｉ_３Ｎ_４膜）２５の表面もわずかに酸化される（非表示）がその厚みは微々たるものである。

フィールド絶縁膜５の下部の熱酸化膜はフィールド絶縁膜とＳｉＣ表面との界面を安定化させ、ｐ型電界緩和領域３_a1〜３_anの耐電圧性を高め、そのばらつきを抑制する効果がある。耐電圧不足やその過大なばらつきはデバイスの不良の一つであるから、本発明の第２の実施の形態では、この.点においても、従来技術の縦型デバイスの不良率が高いという問題点を解決することができる。

（Ｇ）次に、フィールド絶縁膜５の上に保護用のフォトレジスト２８を塗布する。裏面の熱酸化防止膜（Ｓｉ_３Ｎ_４膜）２５の上部にある薄い熱酸化膜（非表示）をＢＨＦ溶液で除去し、つぎに、裏面Ｓｉ_３Ｎ_４膜２５をドライエッチングで除去し、最後にＳｉＯ_２膜２４と熱酸化膜２３をＢＨＦ溶液で除去する。これにより、裏面にｎ^＋型高濃度不純物層４が露出する。ここで、露出したｎ^＋型高濃度不純物層４の露出面は、熱酸化膜２３の除去による前記犠牲酸化効果によって、高品質、高不純物濃度、高清浄度が達成されている。

次に、ｎ^＋型高濃度不純物層４の裏面が露出した基板を超純水で十分すすぎ、乾燥させた後、図６（ｃ）のように、基板裏面全面に電子ビーム蒸着やＤＣスパッタリングなどの成膜手段を用いて前述した所定のオーミック電極９と裏面配線１０を所望の厚みだけ蒸着する。このようにして、高品位なＳｉＣ裏面に間髪置かずにオーミック電極９が成膜される。オーミック電極９は、裏面にお知恵ＳｉＣの結晶周期性を引き継いだ単結晶性の電極膜になる。基板裏面とオーミック電極９の界面は極めて急峻である。

（Ｈ）オーミック電極９と裏面配線１０の蒸着が終了したら、基板を専用のフォトレジスト・ストリッパ溶液に浸漬させ、基板表面の保護用フォトレジスト２８を完全に剥離する。そして、基板１’を十分洗浄し、超純水で十分濯いでから乾燥させる。

続けて、フォトリソグラフィーを実施し、フィールド絶縁膜５表面に開口部６をくり抜くためのフォトレジストパターン２９を所定の位置に形成する。次に、基板裏面にフォトレジスト３０を塗布して、裏面配線１０を完全に覆って保護する。表裏面のフォトレジストのポストベークを行ってから、ＢＨＦ溶液を用いたウエットエッチングあるいは前述のドライエッチング及びウェットエッチングを実施して、フィールド絶縁膜５に開口部６を形成し、開口部６底部にｎ⁻型エピ層２を露出させる。これを「開口エッチング」と言う。

開口エッチングで開口部６が露出したところで、基板を十分に濯ぎ乾燥させた後、基板を真空蒸着装置あるいはスパッタリング装置に装着し、基板表面全面に所望のショットキー電極材料を成膜すると、図７（ａ）の構造が得られる。もし、ショトッキー電極材料２１が、ＴｉやＡｌのように、純水やフォトレジスト剥離液で酸化したり溶解したりしやすい材料の場合には、さらにこの膜の上に、反応防止用の導電膜、たとえば、Ｐｔを厚み５０ｎｍ〜１５０ｎｍの範囲で連続成膜するとよい。

（Ｉ）次に、基板を成膜装置から取り出したところで、基板を超音波振動を加えながらフォトレジスト剥離液に浸漬し、表裏面のフォトレジストをきれいに取り除き、超純水で十分濯ぎ、乾燥させる。これにより、開口部６の底にショットキー電極７を自己整合的に配設した図７（ｂ）の構造が得られる。

従来技術においては、基板裏面にオーミック電極９や裏面配線１０を一たび形成してしまうと、その後の工程において、基板表面を十分洗浄することが事実上困難であった。なぜなら、不用意に洗浄すると、電極材料が洗浄液に溶出して、かえって基板表面を汚染する結果になるからである。したがって、従来技術では、オーミック電極９を裏面に成膜した後は十分な基板洗浄ができないまま、表面側に電極（ショットキー電極など）などの部材を形成せざるを得なかった。これが、従来技術の不良率が高い大きな原因になっていた。

しかしながら、本発明の第２の実施の形態においては、上記開口エッチングで露出したｎ⁻型エピ層２表面は前述のフィールド絶縁膜５の熱酸化過程で、実質、犠牲酸化に等しい処理がなされている。このため、この時点ですでに不整層や汚染物が完璧に除かれた、極めて均質かつ清浄な表面が実現されている。しかも、開口エッチングに際しては、保護用レジストで裏面が覆われているためオーミック電極９が開口エッチング溶液に解け出る恐れもない。開口部６に露出したＳｉＣ表面は金属汚染を被らない。故に、第２の実施の形態では、極めて清浄、高品位なＳｉＣ面ショットキー電極等を形成することが可能である。こうして第２の実施の形態は、従来技術が持っていたデバイス不良を引き起こす１つの要因を取り除き、不良率を低減している。

（Ｊ）続いて、ＤＣマグネトロンスパッタリングなどの手段を用いて、基板表面全面に厚い表面配線材料を蒸着して、その後、同配線材料を周知のフォトリソグラフィーとＲＩＥなどのドライエッチング法を用いてパターニングして表面配線８とし、フォトレジストを剥離すると、図４に示した最終構造になる。表面配線材料としては、たとえば、５０ｎｍ厚のＴｉと２μｍ厚のＡｌを連続蒸着した積層膜を用いることができる。

第２の実施の形態に基づいてショットキー電極面積が約１×１ｍｍ^２の縦型ショットキーダイオードを多数製作し、裏面のコンタクト抵抗値ρ_ＢＣ及び半導体装置の不良率を測定したところ、コンタクト抵抗値ρ_ＢＣは全て１０^−６Ωｃｍ^２台前半以下であり、平均値で１．８×１０^−６Ωｃｍ^２であった。第１の実施の形態の説明の中で比較として紹介した従来技術のρ_ＢＣ値に比べ、第２の実施の形態は、約１／４００のρ_ＢＣを得ることに成功している。この結果から明白なとおり、第２の実施の形態は、十分低抵抗な裏面低温コンタクトが得られないという従来技術の問題を解決している。

また、上記１×１ｍｍ^２縦型ショットキーダイオードの不良率は１０％以下であり、従来技術の不良率６０％に比べて、不良率は飛躍的に改善していることがわかる。すなわち、第２の実施の形態は、従来技術の裏面低温コンタクト関連工程が表面側デバイス要素にデバイス不良率を増大させる、という問題点を解決していると言うことができる。

第２の実施の形態における不良率は、第１の実施の形態における３０％に比べて、２０ポイント以上改善されている。これは結晶欠陥の少ない１×１０^１９／ｃｍ^３未満の不純物濃度のｎ型単結晶４Ｈ−ＳｉＣ基板を使用できるようにした効果によるものである。

以上説明したように、本発明の第２の実施の形態によれば、以下の効果が得られる。

基板表面を非金属材料からなる耐熱性保護膜で被覆し、基板裏面に炭化珪素基板と同じ導電型の伝導不純物をイオン注入して、伝導不純物を活性化することにより、比較的抵抗が高い基板を用いてもその裏面に低抵抗層を形成することができ、コンタクト抵抗を低減することができる。

エピ層２の表面に形成したイオン注入マスクを耐熱性保護膜として用いて、裏面に炭化珪素基板と同じ導電型の伝導不純物をイオン注入する。これにより、イオン注入マスクを有効利用して工程を削減することができる。

＜第３の実施の形態＞
第１及び第２の実施の形態では、図１及び図４に示す縦型半導体装置を作製するのに、いずれも、始めに裏面の低温オーミック電極（低温コンタクト）を形成し、その後に表面のショットキー電極を形成する構成になっていたが、本発明作製方法はこのような順に限定されるものではない。表面側のショットキー電極を先に形成し、裏面側の低温オーミック電極を後に形成して、まったく同じ構成の縦型半導体装置を作製することができる。第３の実施の形態では、これを証明する例として、図４の構成を備える縦型ショットキーダイオードを第２の実施の形態とは異なる順番で形成する方法を、図８〜図９の工程図を用いて説明する。

（１）工程（Ａ）〜（Ｆ）までを実施して、図６（ｂ）の構造を得た後、フォトリソグラフィーを実施し、図８（ａ）に示すように、基板のフィールド絶縁膜５表面に開口部６をくり抜くためのフォトレジストパターン２９を所定の位置に形成する。ＢＨＦ溶液を用いたウエットエッチングあるいは前述のドライエッチング及びウェットエッチングを実施し、フィールド絶縁膜５に開口部６を形成して、開口部６底部にｎ⁻型エピ層２を露出させる（開口エッチング）。この時点で、裏面のＳｉ_３Ｎ_４膜２５はＢＨＦ溶液に対して耐性のあるので、依然として保存されている。

ｎ⁻型エピ層２が露出したところで、基板を十分に濯ぎ乾燥させ、その後、基板を真空蒸着装置あるいはスパッタリング装置に装着し、基板表面全面に所望のショットキー電極材料を成膜する。これにより、図８（ａ）の構造が得られる。もしショトッキー電極材料２１が、ＴｉやＡｌのように、純水やフォトレジスト剥離液で酸化したり溶解したりしやすい材料の場合には、さらにこの膜の上に、反応防止用の導電膜、たとえば、Ｐｔを厚み５０ｎｍ〜１５０ｎｍの範囲で連続成膜するとよい。

次に、基板を成膜装置から取り出し、基板を超音波振動を加えながらフォトレジスト剥離液に浸漬し、表裏のフォトレジストをきれいに取り除き、超純水で十分濯ぎ、乾燥させると、開口部６の底にショットキー電極７を自己整合的に配設した構造が得られる。

（２）続けて、ＤＣマグネトロンスパッタリングなどの手段を用いて、基板表面全面に厚い表面配線材料を蒸着する。その後、同配線材料を周知のフォトリソグラフィーとＲＩＥなどのドライエッチング法を用いてパターニングして表面配線８する。フォトレジストを剥離すると、図８（ｂ）に示した構造になる。表面配線材料としては、たとえば、５０ｎｍ厚のＴｉと２μｍ厚のＡｌを連続蒸着した積層膜を用いることができる。

（３）表面配線８を形成したところで、基板表面にフォトレジスト２８を塗布して、表面配線８とフィールド絶縁膜５を保護する。その後、裏面側のＳｉ_３Ｎ_４膜２５をドライエッチングで除去し、最後にＳｉ_３Ｎ_４膜２５の下のＳｉＯ_２膜２４と熱酸化膜２３をＢＨＦ溶液で除去する。これにより、裏面側にｎ^＋型高濃度不純物層４が露出する。ここで、ｎ^＋型高濃度不純物層４の露出面は、熱酸化膜２３の除去による犠牲酸化効果によって、高品質、高不純物濃度、高清浄度が達成された表面である。

次に、ｎ^＋型高濃度不純物層４が露出した基板を超純水で十分すすぎ、乾燥させた後、図９のように、基板裏面全面に電子ビーム蒸着やＤＣスパッタリングなどの成膜手段を用いて前述した所定のオーミック電極９と裏面配線１０を所望の厚みだけ蒸着する。オーミック電極９はＳｉＣの結晶周期性を引き継いだ単結晶性の電極膜になる。Ｓ基板裏面とオーミック電極の界面は極めて急峻である。

従来技術においては、基板裏面にショットキー電極７や表面配線８を一たび形成してしまうと、その後の工程において、基板裏面を十分洗浄することが事実上困難であった。なぜなら、不用意に洗浄すると、電極材料が洗浄液に溶出して、かえって基板裏面を汚染する結果になるからである。したがって、従来技術では、ショットキー電極を表面に成膜した後は十分な基板洗浄ができないまま、裏面側にオーミック電極を形成せざるを得なかった。これが、従来技術の裏面低温オーミック電極のコンタクト抵抗が高い原因になっていた。

しかしながら、第３の実施の形態においては、上記熱酸化膜２３のエッチングで露出させた基板の裏面は、（Ａ）工程及び（Ｅ）工程で説明したように、２度の犠牲酸化によって、高品質、高不純物濃度（最表面）、高清浄度が達成された面であり、このような理想的な面に低温オーミック電極９を形成させている。しかも、裏面を露出させる熱酸化膜２３のエッチングでは、保護用レジスト２８で表面側が覆われているため基板裏面が表面側の電極金属イオンに汚染される恐れもない。こうして第３の実施の形態では、裏面コンタクト抵抗の低減を図り、裏面低温コンタクトの抵抗が高いという従来技術の問題を解決している。

（４）最後に、保護用のフォトレジスト２８を専用の剥離液で除去し、基板を十分洗浄し、乾燥させると、図４の最終構造が出来上がる。

第３の実施の形態で作製した縦型半導体装置は第２実施形態と変らぬ性能と不良率を示し、裏面の低温オーミック電極９のコンタクト抵抗も第２の実施の形態と同様に１０^−６Ωｃｍ^２台前半以下であった。

上記のように、本発明は、第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

第１〜第３の実施の形態では、縦型ショットキーダイオードを用いて本発明の適用事例を詳しく説明したが、本発明は縦型ショットキーダイオードに限定されるものでない。本発明は裏面側に低温コンタクトを有し、表面側にイオン注入不純物領域、シュットキー電極、オーミック電極、フィールド絶縁膜、その他を持つ全ての縦型半導体装置に遍く適用可能である。

このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

本発明の第１の実施の形態に係るショットキーダイオードを示す要部断面図である。 図２（ａ）〜（ｃ）は図１のショットキーダイオードの主要な製造工程を示す工程断面図である。 図３（ａ）〜（ｃ）は図２（ａ）〜（ｃ）に続く主要な製造工程を示す工程断面図である。 本発明の第２の実施の形態に係るショットキーダイオードを示す要部断面図である。 図５（ａ）〜（ｃ）は図４のショットキーダイオードの主要な製造工程を示す工程断面図である。 図６（ａ）〜（ｃ）は図５（ａ）〜（ｃ）に続く主要な製造工程を示す工程断面図である。 図７（ａ）及び（ｂ）は第３の実施の形態に係わるショットキーダイオードの主要な製造工程を示す工程断面図である。 図８（ａ）及び（ｂ）は図７（ａ）及び（ｂ）に続く主要な製造工程を示す工程断面図である。 図８（ａ）及び（ｂ）に続く主要な製造工程を示す工程断面図である。

符号の説明

１…炭化珪素基板
２…ｎ型エピ層
３a1〜３an…ｐ型電界緩和領域
５…フィールド絶縁膜
６…開口部
７…ショットキー電極
８…表面配線
９…非熱処理型オーミック電極
１０…裏面配線
１１a1〜１１an…前駆体領域
１１…イオン注入マスク
１２…熱酸化膜
１３…ＣＶＤ酸化膜
１４…熱酸化膜
２１…ショトッキー電極材料
２３…熱酸化膜
２５…熱酸化防止膜
２８〜３０…フォトレジスト

Claims (19)

1. 第１の主表面と当該第１の主表面に対向する第２の主表面とを備える炭化珪素基板と、
   前記第１の主表面側に配置された主要電極要素群と、
   炭化珪素半導体装置が完成するまでに４５０℃を超える熱処理を被ることなく形成された、前記第２の主表面に接する非熱処理型オーミック電極とを有し、
   前記非熱処理型オーミック電極は、前記炭化珪素半導体装置の製造工程において形成される、接触抵抗を増大させる原因となる抵抗増大層を含まない前記第２の主表面に接触していることを特徴とする炭化珪素半導体装置。
2. 前記第２の主表面における前記炭化珪素基板の第１導電型の不純物濃度は１×１０^１９／ｃｍ^３以上１×１０^２１／ｃｍ^３未満であることを特徴とする請求項１記載の炭化珪素半導体装置。
3. 前記非熱処理型オーミック電極は、前記前記第２の主表面における前記炭化珪素基板の結晶周期性を引き継いだ、ヘテロエピ性の電極膜であることを特徴とする請求項１記載の炭化珪素半導体装置。
4. 前記非熱処理型オーミック電極と前記炭化珪素基板との界面には、前記非熱処理型オーミック電極と前記炭化珪素基板とが反応して生成される反応層が実質的に存在しないか、又は厚さが５ｎｍ未満でのみ存在することを特徴とする請求項１記載の炭化珪素半導体装置。
5. 前記非熱処理型オーミック電極は４．５ｅＶ以下の仕事関数を有する導電材料からなることを特徴とする請求項１記載の炭化珪素半導体装置。
6. 前記非熱処理型オーミック電極はＡｌ、Ｔｉ、Ｚｒ、Ｎｂ、Ｔａ、Ｍｇ、Ｖのいずれか一つの単層膜、あるいは２以上の合金膜又は複合膜からなることを特徴とする請求項１記載の炭化珪素半導体装置。
7. 前記主要電極要素群には、前記炭化珪素基板を介して前記非熱処理型オーミック電極との間で電流が流れるショットキー電極及びオーミック電極のうち少なくとも一つが含まれることを特徴とする請求項１記載の炭化珪素半導体装置。
8. 前記ショットキー電極及びオーミック電極は、炭化珪素半導体装置が完成するまでに４５０℃を超える熱処理を被ることなく形成された非熱処理電極であることを特徴とする請求項７記載の炭化珪素半導体装置。
9. 前記主要電極要素群には、炭化珪素の熱酸化膜と、当該熱酸化膜の上部に熱酸化以外の手段で形成した絶縁膜とを積層したフィールド絶縁膜が含まれることを特徴とする請求項１記載の炭化珪素半導体装置。
10. 前記主要電極要素群は、
    前記第１の主表面上に成長させたエピ層と、
    前記エピ層に接するフィールド絶縁膜と、
    前記フィールド絶縁膜を貫通して前記エピ層にショットキー接続されたショットキー電極と、
    前記ショットキー電極に接触する表面配線と、
    前記エピ層の表層に前記ショットキー電極の内縁部を包含するように配置された、前記エピ層とは異なる導電型の環状不純物領域とが含まれ、
    前記非熱処理型オーミック電極はヘテロエピ性を有し、
    前記非熱処理型オーミック電極に接触する裏面配線を更に備える
    ことを特徴とする請求項１記載の炭化珪素半導体装置。
11. 第１の主表面と当該第１の主表面に対向する第２の主表面とを備える炭化珪素基板の前記第２の主表面を第１の保護膜で覆う工程と、
    前記第１の保護膜で覆った状態において、前記第１の主表面に炭化珪素半導体装置を構成する主要電極要素群を形成する工程と、
    前記第１の主表面を第２の保護膜で覆う工程と、
    前記第２の保護膜で覆った状態において、前記第２の主表面に非熱処理型オーミック電極を形成する工程とを備える炭化珪素半導体装置の製造方法であって、
    前記非熱処理型オーミック電極は、前記炭化珪素半導体装置が完成するまでに４５０℃を超える熱処理を被ることなく形成され、
    前記非熱処理型オーミック電極は、製造工程において形成される、接触抵抗を増大させる抵抗増大層を含まない前記第２の主表面に形成されることを特徴とする炭化珪素半導体装置の製造方法。
12. 前記主要電極要素群を形成する工程には、前記第１の主表面に第１導電型の不純物が添加されたエピ層をエピタキシャル成長させる行為が含まれ、
    前記第１の主表面を第２の保護膜で覆う工程は、前記エピ層を研削保護膜で保護する工程であり、
    前記研削保護膜を形成した後であって、前記第２の主表面に前記非熱処理型オーミック電極を形成する前に、前記エピ層をエピタキシャル成長させる際に前記第２の主表面に付着した寄生エピ膜を除去する工程と、
    前記寄生エピ膜を除去した後に前記研削保護膜を除去する工程と
    を更に備えることを特徴とする請求項１１記載の炭化珪素半導体装置の製造方法。
13. 前記寄生エピ膜を除去する工程と前記研削保護膜を除去する工程との間に、
    前記研削保護膜をパターニングしてエッチングマスクとする工程と、
    前記エッチングマスクを用いて前記炭化珪素基板をドライエッチングして、フォトリソグラフィー用途のアライメントマークを形成する工程
    とを更に備えることを特徴とする請求項１２記載の炭化珪素半導体装置の製造方法。
14. 前記第２の主表面を第１の保護膜で覆う工程は、前記第２の主表面を非金属材料からなる耐熱性保護膜で覆う工程でであり、
    前記主要電極要素群を形成する工程には、
    前記エピ層の表面に耐熱性のイオン注入マスクを形成する行為と、
    前記イオン注入マスクを介して前記エピ層とは異なる導電型の伝導不純物をイオン注入する行為と、
    その後、前記耐熱イオン注入マスク及び耐熱性保護膜を除去する行為と、
    その後、イオン注入された前記伝導不純物を活性化する行為
    とが更に含まれることを特徴とする請求項１２記載の炭化珪素半導体装置の製造方法。
15. 前記第１の主表面を第２の保護膜で覆う工程は、前記第１の主表面を非金属材料からなる耐熱性保護膜で被覆する工程であり、
    前記耐熱性保護膜で被覆する工程と前記第２の主表面に非熱処理型オーミック電極を形成する工程との間に、
    前記第２の主表面に前記炭化珪素基板と同じ導電型の伝導不純物をイオン注入する工程と、
    その後、前記耐熱性保護膜を除去する工程と、
    その後、イオン注入された前記伝導不純物を活性化する工程
    とを更に備えることを特徴とする請求項１１記載の炭化珪素半導体装置の製造方法。
16. 前記エピ層の表面に形成した前記イオン注入マスクを前記耐熱性保護膜として用いて、前記第２の主表面に前記炭化珪素基板と同じ導電型の伝導不純物をイオン注入することを特徴とする請求項１５記載の炭化珪素半導体装置の製造方法。
17. 前記第２の主表面を第１の保護膜で覆う工程及び前記第１の主表面を第２の保護膜で覆う工程は、それぞれ、清浄化かつ高品位化された前記第１又は第２の主表面を熱酸化膜で被覆する工程であり、
    前記主要電極要素群を形成する工程及び前記非熱処理型オーミック電極を形成する工程には、それぞれ、
    被覆した前記熱酸化膜を除去して、清浄化かつ高品位化された前記第１又は第２の主表面を露出させる行為と、
    露出した前記第１又は第２の主表面に、直ちに、オーミック電極またはショットキー電極を成膜する行為
    とを含まれることを特徴とする請求項１１記載の炭化珪素半導体装置の製造方法。
18. 前記伝導不純物を活性化する工程の後に前記第２の主表面を熱酸化防止膜で被覆する工程と、
    その後、前記エピ層を熱酸化して熱酸化膜を形成する工程と、
    前記熱酸化膜を保護用レジスト膜で覆う工程と、
    前記保護用レジスト膜で覆った状態で前記熱酸化防止膜を除去する工程と、
    その後、前記保護用レジスト膜を除去する工程
    とを備える請求項１５記載の炭化珪素半導体装置の製造方法。
19. 前記第２の主表面を被覆する前記熱酸化防止膜は、
    熱酸化法または化学的気相成長法で形成した酸化シリコン膜と、
    前記酸化シリコン膜の上に減圧化学的気相成長法で形成した窒化シリコン膜
    とを備えることを特徴とする請求項１８記載の炭化珪素半導体装置の製造方法。

Images