DE102012207309A1 - Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102012207309A1
DE102012207309A1 DE102012207309A DE102012207309A DE102012207309A1 DE 102012207309 A1 DE102012207309 A1 DE 102012207309A1 DE 102012207309 A DE102012207309 A DE 102012207309A DE 102012207309 A DE102012207309 A DE 102012207309A DE 102012207309 A1 DE102012207309 A1 DE 102012207309A1
Authority
DE
Germany
Prior art keywords
silicon carbide
layer
forming
semiconductor device
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102012207309A
Other languages
English (en)
Inventor
Yoshinori Matsuno
Yoichiro Tarui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012207309A1 publication Critical patent/DE102012207309A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Siliziumoxidschicht wird auf einer Epitaxialschicht (2) durch trockene thermische Oxidation ausgebildet, eine ohmsche Elektrode wird auf einer rückwärtigen Oberfläche eines SiC-Substrats (1) ausgebildet, eine ohmsche Verbindung wird zwischen der ohmschen Elektrode und der rückwärtigen Oberfläche des SiC-Substrats (1) durch Glühen des SiC-Substrats ausgebildet, die Siliziumoxidschicht wird entfernt und eine Schottky-Elektrode wird auf der Epitaxialschicht (2) ausgebildet. Dann wird eine Sinterbehandlung ausgeführt, um eine Schottky-Verbindung zwischen der Schottky-Elektrode und der Epitaxialschicht (2) auszubilden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung und insbesondere ein Verfahren zum Herstellen einer Schottky-Diode aus Siliziumcarbid.
  • Es ist wichtig, ein Schottky-Metall auszuwählen und die Durchlasskennlinie zu stabilisieren, wenn eine Schottky-Diode aus Siliziumcarbid (nachstehend als ”SiC-SBD” bezeichnet) hergestellt wird. Allgemein umfasst das Schottky-Metall Ti (Titan), Ni (Nickel), Mo (Molybdän) und W (Wolfram), aber wenn eine Schottky-Diode aus Ti hergestellt wird, gibt es, wenn Ni als Elektrode auf einer rückwärtigen Oberfläche eingesetzt wird, um eine ohmsche Verbindung aus Ni zu bilden, die folgenden Prozesseigenschaften und Probleme.
  • Mit anderen Worten weist eine SiC-SBD mit einer hohen Durchbruchsspannung im Bereich von kV eine Konfiguration auf, gemäß der eine Schottky-Elektrode auf einer n-Epitaxialschicht ausgebildet ist, die auf einem Siliziumcarbidsubstrat ausgebildet ist. In dieser Struktur ist es jedoch wahrscheinlich, dass sich ein elektrisches Feld an einem Kantenbereich einer Verbindungsoberfläche zwischen der Epitaxialschicht und der Schottky-Elektrode konzentriert, so dass eine p-Abschlussstruktur im Allgemeinen in einem oberen Schichtteil der Epitaxialschicht ausgebildet wird, welches dem Kantenteil der Verbindungsoberfläche (Schottky-Verbindungsoberfläche) entspricht, um die Konzentration des elektrischen Feldes zu vermeiden.
  • Die p-Abschlussstruktur ist ein p-Dotierungsbereich, der um einen Elektrodenbereich der SBD herum ausgebildet ist, und sie ist so ausgebildet, dass Ionen einer p-Dotierung, wie beispielsweise Al (Aluminium) oder B (Bor) in eine n-Epitaxialschicht implantiert werden und einem Aktivierungsglühen durch eine Hochtemperatur-Wärmebehandlung bei 1.500°C oder mehr unterzogen werden.
  • Um die Schottky-Verbindung mit vorteilhaften Eigenschaften zu erhalten, ist es notwendig, eine veränderte Schicht auf einer SiC-Oberfläche zu entfernen, welche während der Hochtemperatur-Wärmebehandlung erzeugt wird, und als eine Technik zum Entfernen dieser veränderten Schicht sind wohlbekannte Techniken in den offengelegten japanischen Patentanmeldungen 2008-53418 , 2001-35838 , 2004-363326 und 2007-141950 offenbart.
  • Als ein Verfahren zum Entfernen der veränderten Schicht offenbart die offengelegte japanische Patentanmeldung 2008-53418 ein Verfahren, gemäß dem eine SiC-Oberflächenschicht nach einer Aktivierungsglühbehandlung als Opferschicht oxidiert wird, ein Opferoxidfilm mit einer Dicke von 40 nm bis unter 140 nm in einer Oberflächenschicht ausgebildet wird und die veränderte Schicht zusammen mit dem Opferoxidfilm entfernt wird.
  • Die offengelegte japanische Patentanmeldung 2001-35838 offenbart ein Verfahren, gemäß dem ein natürlicher Oxidfilm durch eine Fluorwasserstoffsäurebehandlung entfernt wird und eine SiC-Oberfläche durch Plasmaätzen mit einem Plasma aus einer Gasmischung von Wasserstoff und Sauerstoff oder einem Plasma aus Fluoratome enthaltendem Gas geätzt wird.
  • Die offengelegte japanische Patentanmeldung 2004-363326 offenbart, dass eine veränderte Schicht mit einer Dicke von etwa 100 nm erzeugt wird und offenbart ein Verfahren, um die veränderte Schicht mit der Dicke von etwa 100 nm durch Ätzen in einer Atmosphäre, welche Wasserstoff enthält, oder durch ein mechanisches Polieren zu entfernen.
  • Die offengelegte japanische Patentanmeldung 2007-141950 offenbart ein Verfahren bei dem ein thermischer Oxidfilm sowohl an einer vorderen als auch auf einer rückwärtigen Oberfläche eines Substrates in einer Sauerstoffatmosphäre bei 1.160°C nach einem Aktivierungsglühen ausgebildet wird, und unmittelbar danach wird der thermische Oxidfilm mit einer BHF-Lösung entfernt.
  • Zusätzlich umfassen hinsichtlich der Produktion der SiC-SBD zum Stabilisieren der Durchlasskennlinie der Diode, insbesondere der Barrierehöhe ϕB oder des n-Werts (idealer Koeffizient), wohlbekannte effektive Verfahren ein Verfahren, bei dem ein Substrat aus Siliziumcarbid mit einem Prozessschutzfilm bedeckt wird, bis unmittelbar vor der Ausbildung eines Schottky-Metalls, der Prozessschutzfilm entfernt wird und ein Schottky-Metall (in diesem Fall Ti) ausgebildet wird, und ein Verfahren, gemäß dem das Schottky-Metall nach seiner Ausbildung einer Ti-Sinterbehandlung bei 400–600°C unterzogen wird.
  • Wenn die Sinterbehandlung bei der Ti-Schottky-Diode nicht ausgeführt wird, variiert die Barrierehöhe ϕB in breitem Umfang in einem Bereich von 1,05–1,25 eV. In diesem Fall variieren die Eigenschaften der individuellen SiC-SBD in breitem Umfang, was zu dem Problem führen kann, dass die Eigenschaften nicht abgestimmt werden können, wenn ein Schaltelement oder ein Leistungsmodul oder dergleichen zusammen mit einem Silizium-IGBT oder einem SiC-MOSFET gebildet wird, und auch zu dem Problem, dass die Rate an nicht-fehlerhaften Produkten gesenkt wird, wenn ein Auswahlstandard für nicht-fehlerhafte Produkte erhöht wird. Deshalb ist es wichtig, eine Halbleitervorrichtung herzustellen, welche abgestimmte Eigenschaften hat, wenn ein Massenproduktionsprozess und eine Kommerzialisierung erfolgen sollen.
  • Jedoch kann selbst dann, wenn der Opferoxidfilm im vorhergehenden Schritt als der Prozessschutzfilm gebildet wird oder wenn die Sinterbehandlung bei 400–600°C durchgeführt wird, nachdem Ti als das Schottky-Metall ausgebildet wurde, der Fall auftreten, dass die Stabilität der Durchlasseigenschaften, insbesondere die Barrierehöhe ϕB der Diode kein zufriedenstellendes Ergebnis für eine Spezifikation liefern, die für den praktischen Einsatz erforderlich ist, und die Variation im Umkehr-Leckstrom problematisch hoch ist.
  • Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung anzugeben, welche die Durchlasskennlinie, insbesondere eine Barrierehöhe B einer Diode, stabilisieren kann, und eine Variation im Leckstrom reduzieren kann, wenn eine Siliziumcarbid-Schottky-Diode erzeugt wird.
  • Diese Aufgabe wird durch ein Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1 gelöst. Weiterentwicklungen sind in den Unteransprüchen angegeben.
  • Eine Ausführungsform eines Verfahrens zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung umfasst Folgendes:
    (a) einen Schritt des Vorbereitens eines Siliziumcarbidsubstrats eines ersten Leitfähigkeitstyps, (b) einen Schritt des Ausbildens einer Epitaxialschicht des ersten Leitfähigkeitstyps auf einer Hauptoberfläche des Siliziumcarbidsubstrats, (c) einen Schritt des Ausbildens einer Abschlussstruktur durch Implantieren von Ionen einer Dotierung eines zweiten Leitfähigkeitstyps in einem oberen Schichtteil der Epitaxialschicht um einen Teil für einen Elektrodenbereich herum, (d) einen Schritt des Ausbildens einer Siliziumoxidschicht auf der Epitaxialschicht durch trockene thermische Oxidation, (e) einen Schritt des Ausbildens einer ersten Metallschicht auf einer anderen Hauptoberfläche des Siliziumcarbidsubstrats, (f) einen Schritt des Ausbildens einer ohmschen Verbindung zwischen der ersten Metallschicht und der anderen Hauptoberfläche des Siliziumcarbidsubstrats durch Durchführen einer Wärmebehandlung an dem Siliziumcarbidsubstrat bei einer ersten Temperatur nach Schritt (e), (g) einen Schritt des Entfernens der Siliziumoxidschicht nach Schritt (f), (h) einen Schritt des Ausbildens einer zweiten Metallschicht auf der Epitaxialschicht nach Schritt (g), und (i) einen Schritt des Ausbildens einer Schottky-Verbindung zwischen der zweiten Metallschicht und der Epitaxialschicht durch Durchführen einer Wärmebehandlung an dem Siliziumcarbidsubstrat bei einer zweiten Temperatur nach Schritt (h).
  • Gemäß der Ausführungsform des Verfahrens zum Herstellen der Siliziumcarbid-Halbleitervorrichtung kann die Siliziumcarbid-Halbleitervorrichtung die Durchlasskennlinie, insbesondere die Barrierehöhe ϕB der Diode, stabilisieren und die Variation des Umkehr-Leckstroms verringern.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung der Erfindung zusammen mit den beigefügten Zeichnungen hervor.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Draufsicht, welche ein Beispiel eines Layouts von Halbleiterchips in einem SiC-Wafer zeigt;
  • 2 ist eine Teildraufsicht auf das Layout der Halbleiterchips;
  • 3 ist eine Querschnittsansicht, welche eine Querschnittskonfiguration eines Chipbereichs zeigt;
  • 4 bis 12 sind Querschnittsansichten, welche Schritte des Erzeugens einer SiC-SBD einer ersten Ausführungsform gemäß der Erfindung zeigen;
  • 13 ist eine Ansicht, welche eine optimale Temperatur der Ti-Sinterung zeigt;
  • 14 bis 16 sind Querschnittsansichten, welche Schritte des Erzeugens einer SiC-SBD einer zweiten Ausführungsform gemäß der Erfindung zeigen;
  • 17 ist eine Ansicht, welche schematisch ein Konzentrationsprofil einer implantierten Dotierung zeigt, wenn ein GR-Bereich ohne das Vorsehen einer Implantationsdurchgangsschicht gebildet wird;
  • 18 ist eine Ansicht, welche schematisch ein Konzentrationsprofil einer implantierten Dotierung zeigt, wenn der GR-Bereich durch die Implantationsdurchgangsschicht gebildet wird;
  • 19 ist eine Querschnittsansicht einer SiC-SBD, welche einen FLR-Bereich aufweist;
  • 20 ist eine Querschnittsansicht, welche einen Schritt des Erzeugens des FLR-Bereichs zeigt; und
  • 21 bis 24 sind Querschnittsansichten, welche Schritte des Erzeugens einer SiC-SBD einer dritten Ausführungsform gemäß der Erfindung zeigen.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Beim epitaxialen Wachstum von SiC wird ein Epitaxialverfahren mit Verfahrensschrittsteuerung dazu verwendet, einen Polytyp eines Substratkristalls korrekt zu übernehmen. Das Epitaxialverfahren mit Schrittsteuerung verwendet ein versetztes Substrat mit einer stufenförmigen Oberflächenstruktur, welche durch Kippen einer Substratoberflächenausrichtung um mehrere Grad ausgehend von einer (0001)-Oberfläche, die als eine Basis-Kristalloberfläche (Basalebene) dient, verwirklicht wird.
  • Im Fall eines SiC-Substrats mit einem Polytyp aus 4H wird im Allgemeinen ein Substrat verwendet, das um 8° oder 4° in einer <112_0>-Richtung (”_” eine Strich, welcher oberhalb von 2 markiert ist) gekippt ist.
  • Gemäß einer SiC-SBD, die durch ein Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung gemäß der Erfindung in der folgenden Beschreibung erzeugt wird, beträgt, wenn das Substrat mit einem Versetzungswinkel von 8° verwendet wird, eine Barrierehöhe nach dem Abschließen eines Waferverfahrens 1,25 ≤ ϕB ≤ 1,29, und bei Verwendung eines Substrats mit einem Versetzungswinkel von 4° beträgt die Barrierehöhe 1,21 ≤ ϕB ≤ 1,25, so dass in jedem Fall ein stabiles Ergebnis erhalten wird.
  • Nachstehend werden Ausführungsformen des Verfahrens zum Herstellen der Siliziumcarbid-Halbleitervorrichtung gemäß der Erfindung beschrieben, wobei das Substrat mit dem Versetzungswinkel von 8° als Beispiel genommen wird.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, welche ein Beispiel eines Layouts von Halbleiterchips in einem SiC-Wafer WF zeigt, bei dem eine Mehrzahl an Schnittlinien DL vertikal und horizontal im SiC-Wafer WF gesetzt sind. Ein rechteckiger Bereich, welcher durch die Schnittlinien DL umgeben ist, ist ein Chipbereich CH, und wenn die Chipbereiche CH geschnitten werden, werden die SiC-SBD-Chips individuell isoliert.
  • 2 ist eine Draufsicht, welche einen Teil zeigt, der durch einen Bereich X umgeben ist, welcher in 1 gezeigt ist, und zeigt eine obere Oberflächenstruktur der SiC-SBD. Zusätzlich zeigt 2 einen Elektrodenbereich 17, auf dem eine Schottky-Elektrode später ausgebildet werden wird, und einen GR-Bereich 10 (Schutzringbereich) und einen JTE-Bereich 11 (Verbindungsabschlussfortsatz-Bereich), welche den Elektrodenbereich 17 umgeben, und zeigt einen Zustand, bevor die Schottky-Elektrode auf dem Elektrodenbereich 17 ausgebildet wird.
  • Zusätzlich sind die vier Chipbereiche CH in zwei Reihen und zwei Spalten in 2 gezeigt, welche den Fall veranschaulicht, gemäß dem die vier Chipbereiche bei der Fotolithographie in einem Schuss belichtet werden. Somit ist eine Mehrzahl an Ausrichtungsmarkierungen 9 für die Ausrichtung einer Belichtungsmaske, die bei der Fotolithographie erforderlich ist, auf den Schnittlinien DL vorhanden, um die vier Chipbereiche zu begrenzen.
  • Die Ausrichtungsmarkierungen 9 weisen jeweils eine Rechteckform in Planarsicht auf und sind auf der Schnittlinie DL auf einer oberen Seite des Chipbereichs CH auf der obersten linken Seite vor der Zeichnung sowie auf der Schnittlinie DL auf einer unteren Seite des Chipbereichs CH auf der untersten rechten Seite vor der Zeichnung vorhanden, aber die planare Form und die Anordnung der Ausrichtungsmarkierungen 9 sind nur ein Beispiel.
  • 3 ist eine Querschnittsansicht, welche eine Querschnittskonfiguration des Chipbereichs CH entlang einer Linie A-A von 2 zeigt. Wie in 3 gezeigt ist, wird eine n-Epitaxialschicht 2 auf einem n-SiC-Substrat 1 ausgebildet, wobei der GR-Bereich 10 mit einer Tiefe von etwa 0,6 μm und einer Breite von etwa 20 μm und der JTE-Bereich 11 mit einer Tiefe von etwa 0,8 μm und einer Breite von etwa 20 μm in einem oberen Schichtteil der Epitaxialschicht 2 auf der Außenseite des Elektrodenbereichs 17 ausgebildet werden, und die Ausrichtungsmarkierung 9 wird in Bezug auf den JTE-Bereich 11 weiter außen ausgebildet.
  • Der GR-Bereich 10 und der JTE-Bereich 11 sind vorhanden, um eine Konzentration eines elektrischen Feldes an einem Ende der Schottky-Elektrode zu vermeiden, um eine Spannungsfestigkeit über kV in der SiC-SBD stabil zu gewährleisten. Obwohl die Konzentration des elektrischen Feldes nur durch den GR-Bereich 10 vermieden werden kann, ist der JTE-Bereich 11 mit einer Dotierungskonzentration, die ein wenig niedriger ist als diejenige des GR-Bereichs 10, kontinuierlich weiter außen vorhanden, um das elektrische Oberflächenfeld zu vermeiden.
  • Als nächstes wird ein Verfahren zum Herstellen einer SiC-SBD gemäß einer ersten Ausführungsform mit Bezug auf die 4 bis 12 beschrieben, welche Querschnittsansichten sind, die sequentiell Produktionsschritte zeigen.
  • Zunächst wird in einem Schritt, der in 4 gezeigt ist, das n-SIC-Substrat 1, das eine (0001)-Siliziumoberfläche mit einem Polytyp von 4H aufweist und einen Versatzwinkel von 8° hat, vorbereitet. Eine n-Dotierungskonzentration des SiC-Substrats 1 ist relativ hoch (n+) und sein spezifischer elektrischer Widerstand beträgt etwa 0,02 Ω·cm.
  • Dann wird die Epitaxialschicht 2, die eine n-Dotierung in einer Konzentration (5 × 1015/cm3) enthält, welche relativ niedrig im Vergleich zu derjenigen des SiC-Substrats 1 ist, epitaxial auf der (0001)-Siliziumoberfläche (als eine Hauptoberfläche bezeichnet) des SiC-Substrats 1 gezüchtet. Eine Dicke der Epitaxialschicht 2 wird basierend auf der Spannungsfestigkeit bestimmt, und wenn die Spannungsfestigkeit innerhalb eines Bereichs von 600 V bis 1.700 V liegt, beträgt die Dicke etwa 5 bis 15 μm.
  • Dann wird eine Stoppmaske RM1 auf der Epitaxialschicht 2 ausgebildet und eine Öffnung OP1, welche die Ausrichtungsmarkierung 9 bilden soll, wird durch Fotolithographie ausgebildet. Dann wird die Oberfläche der Epitaxialschicht 2 um etwa 0,3 μm durch die Öffnung OP1 geätzt, wodurch die Ausrichtungsmarkierung 9 ausgebildet wird. Somit werden bei der folgenden Fotolithographie die Belichtungsmasken basierend auf der Ausrichtungsmarkierung 9 laminiert.
  • Dann wird, nachdem die Stoppmaske RM1 entfernt worden ist, in einem Schritt, der in 5 gezeigt ist, eine Stoppmaske RM2 auf der Epitaxialschicht 2 ausgebildet und eine Öffnung OP2, welche den GR-Bereich 10 ausbilden soll, wird durch Fotolithographie strukturiert. Somit werden beispielsweise Al-Ionen als p-Dotierung von einem oberen Teil der Stoppmaske RM2 implantiert und der GR-Bereich 10 wird auf dem oberen Schichtteil der Epitaxialschicht 2 durch die Öffnung OP2 ausgebildet. Eine Implantationsbedingung zu dieser Zeit legt fest, dass eine Spitzenkonzentration bei einer Energie von 350 keV gleich 5 × 1017/cm3 wird.
  • Dann wird, nachdem die Stoppmaske RM2 entfernt worden ist, in einem Schritt, welcher in 6 gezeigt ist, eine Stoppmaske RM3 auf der Epitaxialschicht 2 ausgebildet und eine Öffnung OP3, welche den JTE-Bereich 11 bilden soll, wird durch Fotolithographie strukturiert. Somit werden Ionen aus Al als p-Dotierung von einem oberen Teil der Stoppmaske RM3 implantiert und der JTE-Bereich 11 wird im oberen Schichtteil der Epitaxialschicht 2 durch die Öffnung OP3 ausgebildet. Eine Dotierungsbedingung zu diesem Zeitpunkt legt fest, dass eine Spitzenkonzentration bei einer Energie von 500 keV gleich 2 × 1017/cm3 ist.
  • Um den GR-Bereich 10 und den JTE-Bereich 11 als eine Abschlussstruktur zu vervollständigen, ist es notwendig, die implantierte Dotierung durch Glühen zu aktivieren. Somit wird nach Entfernung der Stoppmaske RM3 ein Glühen in einem RTA-Ofen (RTA = Rapid Thermal Annealing: schnelles thermisches Glühen) in einer Ar-Atmosphäre unter herkömmlichem Druck ausgeführt. In diesem Fall wird vor der Glühbehandlung ein Kohlenstoffschutzfilm, welcher eine Graphitkappe (”G-cap”) genannt wird, allgemein auf der gesamten Oberfläche des SiC-Wafers ausgebildet, um die Erzeugung einer konkav-konvexen Oberfläche, ”step bunching” genannt, zu verhindern. Durch Glühen des SiC-Wafers mit der ausgebildeten Graphitkappe in einem RTA-Ofen zur Einzelwaferbearbeitung über 10 Minuten bei einer Temperatur im Bereich von 1.500°C bis 1.700°C wird die p-Dotierung bei einer Rate von 50–90% aktiviert und kann ausreichend als Abschlussstruktur wirken.
  • Wenn die Abschlussstruktur vervollständigt ist, kann verhindert werden, dass sich das elektrische Feld an einem Kantenteil einer Verbindungsoberfläche zwischen der Epitaxialschicht und der Schottky-Elektrode konzentriert.
  • Zusätzlich wird durch Ausbilden der Graphitkappe das ”step bunching” von 1 nm oder mehr nicht erzeugt. Die Tatsache, dass eine Aktivierungsrate hoch ist, zeigt an, dass ein Stadium der Rekristallisierung eines Kristalls, der im Dotierungsschritt zusammengefallen ist, sich nahezu in einem perfekten Zustand befindet und zur Verwirklichung einer hohen Zuverlässigkeit der Halbleitervorrichtung beiträgt.
  • Zusätzlich wird in dem Fall, dass das Glühen ohne Bereitstellung der Graphitkappe ausgeführt wird, ein ”step bunching” von 1 nm oder mehr erzeugt, die Dicke einer thermischen Oxidschicht, die später auszubilden ist, variiert in breitem Umfang und die Oxidschicht wird selbst nach der Entfernung der thermischen Oxidschicht teilweise belassen, was den Leckstrom vergrößern kann.
  • Die Graphitkappe darf nur eine Filmdicke von 20 nm oder mehr aufweisen und wird durch CVD (chemische Dampfabscheidung) ausgebildet, und zwar mit einem flüssigen Material wie beispielsweise C2HSOH. Beispielsweise kann eine Schichtdicke von 40 bis 50 nm bei 900°C über 60 Min. ausgebildet werden. Sie kann nach dem Aktivierungsglühen durch Trockenaschen entfernt werden.
  • Zusätzlich umfasst ein Verfahren zum Verhindern des ”step bunching” ohne Ausbilden der Graphitkappe ein Verfahren, gemäß dem mit einer SiC-CVD-Vorrichtung des Ofentyps ein Glühen bei 1.350°C über 15 Minuten in einer Atmosphäre von dekomprimiertem H2 und C3H8 ausgeführt wird. Diese Glühbedingung wurde erhalten, um das ”step bunching” unterhalb von 1 nm zu halten, indem der Druck in der Atmosphäre, die Temperatur und die Zeit im Vergleich zur Glühbehandlung in der Ar-Atmosphäre eingestellt werden, und somit kann durch Einsatz der obigen Glühbedingung die konkav-konvexe Oberfläche, welche durch das ”step bunching” repräsentiert wird, nach der Glühbehandlung unter 1 nm sein.
  • Nach dem Aktivierungsglühen wird eine veränderte Schicht (beschädigte Schicht), welche von einer obersten Oberfläche der Epitaxialschicht 2 bis zu einer Tiefe von 100–150 nm reicht, durch Trockenätzen entfernt.
  • Da die veränderte Schicht der Oberfläche der Epitaxialschicht 2 nicht durch die thermischen Oxidschicht, die im nächsten Schritt auszubilden ist, entfernt werden kann, wird sie zuvor durch Trockenätzen entfernt, so dass die Schottky-Elektrode auf der bevorzugten Oberfläche der Epitaxialschicht 2 nach dem Entfernen der thermischen Oxidschicht ausgebildet werden kann.
  • Nachdem die veränderte Schicht entfernt worden ist, wird eine ohmsche Elektrode auf einer (0001)-Kohlenstoffoberfläche (”_” ist ein Strich, der oberhalb von 1 markiert ist) des SiC-Wafers, d. h. einer anderen Hauptoberfläche (rückwärtige Oberfläche) des SiC-Substrats 1 gegenüber der einen Hauptoberfläche, auf welcher die Epitaxialschicht 2 ausgebildet wurde, ausgebildet, wobei jedoch davor in einem Schritt, der in 7 gezeigt ist, eine Siliziumoxidschicht OX1 auf der Epitaxialschicht 2 so ausgebildet wird, dass sie 15 bis 40 nm dick ist.
  • Nachdem die ohmsche Elektrode auf der rückwärtigen Oberfläche des SiC-Wafers ausgebildet worden ist, wird bei etwa 1.000°C eine Glühbehandlung durchgeführt. Zu diesem Zeitpunkt dient die Siliziumoxidschicht OX1 als ein Prozessschutzfilm, um die Oberfläche der Epitaxialschicht 2 davor zu bewahren, durch Ni als Material der ohmschen Elektrode und als Metalldotierung, die in der Glühvorrichtung verbleibt, verschmutzt zu werden, und sie wird durch trockene thermische Oxidation, die in einer getrockneten Sauerstoffatmosphäre stattfindet, ausgebildet.
  • Nachstehend wird eine Beschreibung in Bezug auf den Grund gegeben, weshalb die Siliziumoxidschicht OX1 durch die trockene thermische Oxidation ausgebildet wird. Beispielsweise haben in dem Fall, dass eine SiC-SBD mit einer Spannungsfestigkeit von 1.200 V erzeugt wird, wenn die thermischen Oxidschichten durch trockene Oxidation und nasse Oxidation gebildet werden, nachdem die implantierte Dotierung dem Aktivierungsglühen unterzogen wurde, die fertiggestellten SBDs signifikante Unterschiede in Bezug auf die Stromkennlinien des Umkehrleckstroms.
  • Genauer ausgedrückt sind für die SBD, die so hergestellt ist, dass die Siliziumoxidschicht durch Trockenoxidation ausgebildet wird und durch Nassätzen mit einer Fluorwasserstoffsäure entfernt wird und die Schottky-Elektrode (Ti) ausgebildet wird, und für die SBD, die so hergestellt wird, dass die Siliziumoxidschicht durch Nassoxidation ausgebildet wird und durch Nassätzen mit einer Fluorwasserstoffsäure entfernt wird und die Schottky-Elektrode (Ti) ausgebildet wird, die typischen Werte ihres Umkehrleckstroms bei einer angelegten Spannung von 1.200 V 10 bis 100 μA/cm2 bzw. 1 bis 10 mA/cm2 und sie unterscheiden sich um 1 bis 3 Größenordnungen.
  • Der Grund, weshalb die beträchtlich signifikante Differenz erzeugt wird, wird unter Verwendung des folgenden Modells beschrieben. Das heißt, dass für die Trockenoxidation angenommen wird, dass isotrope Oxidation langsam fortschreitet und überflüssiger Kohlenstoff dazu tendiert, im thermischen Gleichgewicht zu diffundieren.
  • Was hingegen die Nassoxidation betrifft, so hängt, da die chemische Reaktion stark ist, die Oxidationsgeschwindigkeit von der Ausrichtung ab und Vorzugsoxidierung und Proliferationsoxidierung schreiten in einem Kristalldefekt fort, so dass überflüssiger Kohlenstoff lokal abgesetzt werden könnte. Aufgrund dieses Unterschieds ist es wahrscheinlich, dass sich bezüglich der Oberflächenebenheit nach der Entfernung der Oxidschicht lokal Konkavitäten und Konvexitäten ausbilden, die in dem Fall erzeugt werden, dass die durch die Nassoxidation gebildete Oxidschicht entfernt wird, und es wird angenommen, dass dies die Zunahme des Umkehrleckstroms hervorruft. Zusätzlich ist eine allgemeine Modellerläuterung bezüglich der thermischen Oxidation von SiC auf den Seiten 82 und 83 in "Base and Application of SiC element" (von Kazuo Arai und Sadashi Yoshida, Ohmsha, Ltd.) beschrieben.
  • Darüber hinaus wird nachstehend der Grund beschrieben, weshalb die Dicke der Siliziumoxidschicht OX1 auf 15 bis 40 nm festgesetzt wird. Um nämlich einen Effekt als Prozessschutzfilm zu erhalten, wird mindestens eine Dicke von 15 nm oder mehr benötigt, was einigen Atomschichten entspricht, da die Schicht andernfalls physikalisch (mechanisch) und chemisch nicht als Schutzfilm funktioniert. Darüber hinaus ist, was die oberste Grenze betrifft, die Dicke von bis zu etwa 40 nm eine realistische Dicke im Hinblick auf die Filmausbildungszeit, da es im Vergleich zur thermischen Nassätzung eine lange Zeit benötigt, um den Film (die Schicht) in thermischer Trockenätzung auszubilden.
  • Darüber hinaus könnte, basierend auf den Modellen, die der Nassoxidation und der Trockenoxidation, wie vorstehend beschrieben, zugrunde gelegt wurden, selbst im Fall der Trockenoxidation, wenn die Siliziumoxidschicht OX1 dick ausgebildet wird, der überflüssige Kohlenstoff lokal abgelagert werden, so dass die Dicke weniger als 40 nm sein sollte, stärker bevorzugt etwa 20 nm.
  • Hierbei ist ein Verbindungsteil, das den größten Effekt auf die Vorrichtungseigenschaften in der SiC-SBD aufweist, die Verbindungsschnittstelle, welche als die Schottky-Verbindung zwischen der Schottky-Elektrode (wie beispielsweise Ti) und dem SiC dient, so dass es vorzuziehen ist, zunächst die Schottky-Elektrode auszubilden und dann die ohmsche Elektrode auszubilden, wobei jedoch, da die Glühbehandlung (ohmsche Glühbehandlung) bei etwa 1.000°C ausgeführt werden muss, um die vorteilhafte ohmsche Verbindung zwischen Ni und SiC zu erhalten, die ohmsche Elektrode in diesem Fall zunächst ausgebildet wird, da die Schottky-Verbindung zwischen Ti und SiC bei dieser Hochtemperaturbehandlung beschädigt wird.
  • Wie oben beschrieben wurde, kann durch Schützen des Elektrodenbereichs mit der Siliziumoxidschicht OX1, welche durch die thermische Trockenoxidation vor Ausbildung der ohmschen Elektrode aus Ni gebildet wird, eine Variation der Eigenschaften, die durch eine Ti-Sinterbehandlung hervorgerufen wird, welche später beschrieben wird, verringert werden.
  • Zusätzlich wird die Siliziumoxidschicht OX1 auch auf der rückwärtigen Oberfläche des SiC-Wafers ausgebildet und die auf der rückwärtigen Oberfläche ausgebildete Siliziumoxidschicht OX1 wird durch Polieren der rückwärtigen Oberfläche vor Ausbildung der ohmschen Elektrode entfernt. 7 zeigt einen Zustand, in dem die Siliziumoxidschicht OX1 von der rückwärtigen Oberfläche entfernt worden ist.
  • Dann wird in einem Schritt, der in 8 gezeigt ist, eine Ni-Schicht mit einer Dicke von etwa 100 nm der rückwärtigen Oberfläche des SiC-Wafers ausgebildet, d. h. auf der rückwärtigen Oberfläche des SiC-Substrats 1, und zwar durch Sputtern, und eine ohmsche Elektrode 3 wird mit der ohmschen Verbindung versehen, die mit dem SiC-Substrat ausgebildet ist.
  • Dann wird bei etwa 1.000°C die Glühbehandlung durchgeführt, wie vorstehend beschrieben, und die Glühbedingung wird so eingestellt, dass der überflüssige Kohlenstoff nicht auf der Schnittstelle zwischen SiC und Ni abgeschieden wird, und es wird ein Ni-Silicid guter Qualität ausgebildet.
  • Dann wird in einem Schritt, der in 9 gezeigt ist, die Siliziumoxidschicht OX1 auf der Epitaxialschicht 2 durch Nassätzen unter Einsatz von Fluorwasserstoffsäure entfernt und dann wird eine Ti-Schicht mit einer Dicke von etwa 200 nm durch Sputtern ausgebildet. Dann wird eine Stoppmaske durch Fotolithographie auf einem Teil ausgebildet, um eine Schottky-Elektrode 4 zu bilden, und die Ti-Schicht wird durch Nassätzen mit der Stoppmaske strukturiert, wodurch die Schottky-Elektrode 4 bereitgestellt wird. Diese Strukturierung wird ausgeführt, um die Schottky-Elektrode 4 auf der Epitaxialschicht 2 auszubilden, die durch den GR-Bereich 10 umgeben ist, und auf einem Teil des GR-Bereichs 10.
  • Dann wird bei 450 ± 50°C, stärker bevorzugt bei 450 ± 20°C, über 15 Minuten eine Sinterbehandlung ausgeführt. Wenn die Schottky-Verbindung zwischen Ti und n-SiC gesintert wird, wird die Barrierehöhe ϕB auf etwa 1,25 eV angehoben und eine Variation der Barrierehöhe ϕB kann verringert werden. Wenn beispielsweise Ti bei 450°C gesintert wird, wird die Barrierehöhe ϕb bei 1.250 bis 1.290 eV stabilisiert. Als Ergebnis davon wird die Durchlasskennlinie der Diode stabil und eine Variation des Umkehrleckstroms kann verringert werden.
  • Zusätzlich wird in einem aktuellen Prozess ein Polyimidharz ausgebildet, um die Oberfläche der Epitaxialschicht 2, gegen welche der GR-Bereich 10 und der JTE-Bereich 11 frei liegen, zu schützen, und es wird eine thermische Behandlung bei 350°C ausgeführt, um es zu härten, so dass eine thermische Entwicklung sogar in dem Fall erzeugt wird, in dem kein Ti-Sintern ausgeführt wird.
  • In einem Experiment wurde bestätigt, dass eine Barrierehöhe ϕB etwa 1,05 eV beträgt, wenn die thermische Entwicklung bei 350°C aufgrund des Härtens nicht einmal an der Ti-Schicht vollzogen wird.
  • Darüber hinaus wurde durch ein Experiment bestätigt, dass zum ausreichenden Stabilisieren der Barrierehöhe ϕB es vorzuziehen ist, das Ti bei 400°C oder mehr zu sintern, stärker bevorzugt bei 450°C. 13 zeigt ein Ergebnis des Experiments. In 13 zeigt die horizontale Achse eine Temperatur des Ti-Sinterns und die vertikale Achse zeigt einen Wert der Barrierehöhe ϕB, wobei das Ti-Sintern bei 400°C, 450°C, 500°C und 550°C ausgeführt wird, sowie einen minimalen Wert, einen maximalen Wert und einen Durchschnittswert der Barrierehöhe ϕB bei jeder Temperatur.
  • Wie in 13 gezeigt ist, ist die Barrierehöhe ϕB maximal, wenn die Temperatur des Ti-Sinterns 450°C beträgt, und eine Fluktuationsbreite (die Differenz zwischen dem Maximalwert und dem Minimalwert) ist am kleinsten. Wenn jedoch die Sintertemperatur 450°C übersteigt, wird angenommen, dass die Schottky-Verbindung partial zusammenbricht und zur ohmschen Verbindung umgewandelt wird, so dass die Barrierehöhe ϕB abgesenkt wird, und die Variation der Barrierehöhe ϕB wird groß.
  • Darüber hinaus ist es, was die zeitliche Dimensionierung des Ti-Sinterns betrifft, vorzuziehen, dieses direkt nach der Strukturierung der Schottky-Elektrode 4 auszuführen, bevor ein Oberflächenelektrodenanschluss (welcher nachstehend beschrieben wird) auf der Schottky-Elektrode 4 ausgebildet wird. Der Grund hierfür ist, dass ein Metall, das von einem Schottky-Metall verschieden ist, wie beispielsweise Al, welches den Oberflächenelektrodenanschluss darstellen soll, nicht nahe an die Schnittstelle zwischen dem Schottky-Metall und SiC gelangt, sich nicht damit vermischt und nicht in Kontakt mit der Nähe derselben kommt, und vorzugsweise kann eine Verbindung nach Design ausgebildet werden.
  • Darüber hinaus wird, wenn das Ti-Sintern vor der Strukturierung der Schottky-Elektrode 4 ausgeführt wird, eine Übergangsschicht wie beispielsweise eine Ti-Silicidschicht, an der Schnittstelle zwischen Ti und SiC aufgrund des Ti-Sinterns ausgebildet und es könnte problematisch werden, wenn die Ti-Schicht durch Nassätzen strukturiert wird.
  • Nachdem das Sintern der Schottky-Elektrode 4 abgeschlossen ist, und zwar in einem Schritt, der in 10 gezeigt ist, wird eine Al-Schicht mit einer Dicke von etwa 3 bis 5 μm auf der Schottky-Elektrode 4, dem GR-Bereich 10, dem JTE-Bereich 11 und der Epitaxialschicht 2 durch Dampfabscheidung oder Sputtern ausgebildet. Dann wird eine Stoppmaske RM4 auf einem oberen Teil der Al-Schicht entsprechend dem oberen Teil der Schottky-Elektrode 4 durch Fotolithographie ausgebildet, und ein Nassätzen wird durch die Stoppmaskenöffnung mit einer thermischen Phosphorsäure ausgeführt, um die Al-Schicht zu strukturieren, wodurch ein Oberflächenelektrodenanschluss 5 bereitgestellt wird.
  • Darüber hinaus wird als ein anderes Beispiel eine Ti-Schicht, welche als die Schottky-Elektrode 4 dient, ausgebildet, eine Pufferschicht aus Pt (Platin) wird darauf ausgebildet, eine Al-Schicht mit einer Dicke von 3 bis 5 μm wird ausgebildet, der Oberflächenelektrodenanschluss 5 und die Schottky-Elektrode 4 werden durch Strukturieren der Al-Schicht und der Ti-Schicht ausgebildet und dann wird Ti-Sintern durchgeführt. Zusätzlich kann in Bezug auf ein Metall, bei dem Nassätzen mit Pt nicht leicht ausführbar ist, dafür Trockenätzen eingesetzt werden.
  • Durch Ausbilden der Pt-Pufferschicht wird verhindert, dass Al nahe an die Schnittstelle zwischen dem Schottky-Metall und SiC gelangt, sich damit vermischt oder in Kontakt mit dem Nahbereich derselben kommt, und zwar aufgrund des Sinterns, so dass die vorteilhafte Schottky-Verbindung gemäß Design ausgebildet werden kann, und die Haftung der Schnittstelle zwischen Al und Ti kann verbessert werden.
  • Dann wird in einem Schritt, der in 11 gezeigt ist, eine Stoppmaske RM5 auf dem Oberflächenelektrodenanschluss 5 durch Fotolithographie ausgebildet, ein Polyimidharz wird auf eine Stoppmaskenöffnung aufgebracht und eine Aushärtbehandlung wird über 60 Minuten in einer Stickstoffatmosphäre ausgeführt. Hierbei kann durch Einstellen der Aushärttemperatur auf eine solche Temperatur wie 350°C, welche um 50°C oder mehr niedriger liegt als die Sintertemperatur, nach Ausbildung der Schottky-Verbindung der Zustand der Schottky-Verbindungsschnittstelle aufgrund der Ti-Sinterung stabil gehalten werden.
  • Nach dem Aushärten des Polyimidharzes, wie in 12 gezeigt, werden eine Ni-Schicht und eine Au-Schicht nacheinander in dieser Reihenfolge auf der ohmschen Elektrode 3 durch Gleichspannungssputtern ausgebildet, wodurch ein rückwärtiger Oberflächenelektrodenanschluss 8 bereitgestellt wird. Sowohl die Dicke der Ni-Schicht als auch diejenige der Au-Schicht betragen beispielsweise einige hundert Nanometer.
  • Darüber hinaus ist es, da die ohmsche Elektrode 3 als eine Basis ein Nickelsilizid ist, vorzuziehen, das eine filmbildende Vorrichtung Gleichspannungssputtern und Hochfrequenzsputtern (RF-Sputtern) ausführen kann, da die Oberfläche des Nickelsilizids durch das RF-Sputtern unmittelbar vor der Ausbildung der Ni-Schicht zum Verbessern der Haftung an dem Nickelsilizid beschädigt werden kann.
  • Durch Ausbilden des rückwärtigen Oberflächenelektrodenanschlusses 8 auf der ohmschen Elektrode 3 kann vorzugsweise eine Benetzbarkeit mit Lot verwirklicht werden, wenn die rückwärtige Oberfläche des Halbleiterchips einem Die-Bonden unterzogen wird.
  • Zusätzlich wird, da der rückwärtige Oberflächenelektrodenanschluss 8 ausgebildet wird, nachdem das Polyimidharz ausgehärtet ist, verhindert, dass beim Aushärtungsschritt die Ni-Schicht auf die Oberfläche der Au-Schicht diffundiert, und es wird verhindert, dass ein Nickeloxid auf der Oberfläche des rückwärtigen Oberflächenelektrodenanschlusses 8 ausgebildet wird, so dass sich die Benetzbarkeit mit Lot nicht verschlechtert.
  • Zweite Ausführungsform
  • Gemäß dem Verfahren zur Herstellung der SiC-SBD in der ersten Ausführungsform der Erfindung wird eine Siliziumoxidschicht nicht auf der Oberfläche der Epitaxialschicht 2 beim Ausbilden des GR-Bereichs 10 und des JTE-Bereichs 11 durch die Ionenimplantation ausgebildet, wie dies vorstehend in Bezug auf die 5 und 6 beschrieben wurde.
  • Um jedoch das Dotierungskonzentrationsprofil eines Ionenimplantationsbereichs gemäß einer Vorrichtungsspezifikation zu optimieren, kann eine Siliziumoxidschicht vor der Ionenimplantation ausgebildet werden und die Siliziumoxidschicht kann als Implantationsdurchgangsfilm verwendet werden.
  • Nachstehend wird eine Beschreibung eines Verfahrens zum Ausbilden des GR-Bereichs 10 und des JTE-Bereichs 11 durch eine Implantationsdurchgangsschicht als Herstellungsverfahren einer SiC-SBD gemäß einer zweiten Ausführungsform mit Bezug auf die 14 bis 16 angegeben. Darüber hinaus werden für die gleiche Konfiguration wie bei der ersten Ausführungsform, die mit Bezug auf die 4 bis 12 beschrieben ist, die gleichen Bezugszeichen vergeben und es wird keine doppelte Beschreibung ausgegeben.
  • Zunächst wird in einem Schritt, der in 14 gezeigt ist, eine Siliziumoxidschicht OX11 mit einer Dicke von etwa 100 nm auf der Epitaxialschicht 2 durch trockene thermische Oxidation ausgebildet. Zusätzlich wird die Siliziumoxidschicht OX11 auch auf der rückwärtigen Oberfläche des SiC-Substrats 1 ausgebildet.
  • Dann wird durch den Schritt, der mit Bezug auf 4 beschrieben ist, die Oberfläche der Epitaxialschicht 2 um etwa 0,3 μm geätzt, wodurch die Ausrichtungsmarkierung 9 ausgebildet wird. In diesem Fall wird die Siliziumoxidschicht OX11 durch die Öffnung der Stoppmaske geätzt, und dann wird die Oberfläche der Epitaxialschicht 2 durch die Öffnung der Siliziumoxidschicht OX11 geätzt.
  • Dann wird in einem Schritt, der in 15 gezeigt ist, eine Stoppmaske RM11 auf der Siliziumoxidschicht OX11 ausgebildet und eine Öffnung OP11 zum Ausbilden des GR-Bereichs 10 wird durch Fotolithographie strukturiert. Dann werden Al-Ionen als Dotierung des p-Typs von einem oberen Teil der Stoppmaske RM11 aus implantiert, wodurch der RG-Bereich 10 in einem oberen Schichtteil der Epitaxialschicht 2 durch die Öffnung OP11 ausgebildet wird. Eine Implantationsbedingung zu diesem Zeitpunkt ist so festgesetzt, dass eine Spitzenkonzentration etwa 5 × 1017/cm3 bei einer Energie von 350 keV ist.
  • Dann wird nach Entfernen der Stoppmaske RM11 in einem Schritt, der in 16 gezeigt ist, eine Stoppmaske RM12 auf der Siliziumoxidschicht OX11 ausgebildet und eine Öffnung OP12 wird durch Fotolithographie strukturiert, um den JTE-Bereich 11 auszubilden. Dann werden beispielsweise Al-Ionen als eine Dotierung des p-Typs von einem oberen Teil der Stoppmaske RM12 aus implantiert und der JTE-Bereich 11 wird auf einem oberen Schichtteil der Epitaxialschicht 2 durch die Öffnung OP12 ausgebildet. Eine Implantationsbedingung zu diesem Zeitpunkt wird so gesetzt, dass eine Spitzenkonzentration etwa 2 × 1017/cm3 bei einer Energie von 500 keV ist.
  • Dann wird nach Entfernung der Stoppmaske RM12 und auch der Siliziumoxidschicht OX11 die Dotierung einer Aktivierungsglühbehandlung unterzogen, um den GR-Bereich 10 und den JTE-Bereich 11 als Abschlussstruktur zu vervollständigen, und die Schritte nach dem Aktivierungsglühen sind gleich denjenigen der ersten Ausführungsform.
  • So werden der GR-Bereich 10 und der JTE-Bereich 11 durch die Implantationsdurchgangsschicht ausgebildet, und eine Dotierungskonzentration kann in der Nähe jeder Oberfläche des GR-Bereichs 10 und des JTE-Bereichs 11 erhöht werden.
  • Dieser Effekt wird mit Bezug auf die 17 und 18 beschrieben. 17 ist eine Ansicht, welche schematisch ein Konzentrationsprofil der implantierten Dotierung zeigt, wenn der GR-Bereich 10 ohne Vorsehen der Implantationsdurchgangsschicht ausgebildet wird, und zeigt einen Teil, welcher einem Bereich Y im GR-Bereich 10 von 5 entspricht. Darüber hinaus ist 18 eine Ansicht, welche schematisch ein Konzentrationsprofil einer implantierten Dotierung zeigt, wenn der GR-Bereich 10 durch die Implantationsdurchgangsschicht ausgebildet wird, wie gemäß der zweiten Ausführungsform beschrieben, und zeigt einen Teil, welcher einem Bereich Z im GR-Bereich 10 in 15 entspricht.
  • Wie in 17 gezeigt ist, wird, wenn der Dotierungsbereich ausgebildet wird, die Implantationsbedingung so eingestellt, dass die Konzentrationsspitze in einem Zentrum des Bereichs in einer Tiefenrichtung vorgesehen werden kann, so dass die Dotierungskonzentration in einem flachen Teil des GR-Bereichs 10 relativ niedrig ist, d. h. in der Nähe der Oberfläche.
  • Dabei wird, wie in 18 gezeigt ist, in dem Fall, dass der GR-Bereich 10 durch die Implantationsdurchgangsschicht (Siliziumoxidschicht OX11) ausgebildet wird, wenn die Implantierung bei derselben Implantationsenergie wie bei 17 durchgeführt wird, das Konzentrationsprofil der Dotierung durch die Dicke der Siliziumoxidschicht OX11 zum flachen Bereich hin verschoben. Deshalb ist die Dotierungskonzentration im flachen Teil des GR-Bereichs 10 relativ hoch, d. h. in der Nähe der Oberfläche, nachdem die Siliziumoxidschicht OX11 entfernt worden ist, wobei die Dotierungskonzentration in der Nähe der Oberfläche des GR-Bereichs 10 hoch sein kann.
  • Durch dieses Verfahren kann durch Verändern der Dicke der Implantationsdurchgangsschicht die Dotierungskonzentration in der Nähe der Oberfläche des GR-Bereichs 10 eingestellt werden.
  • Dritte Ausführungsform
  • Die Beschreibung wurde für einen Fall gegeben, gemäß dem der GR-Bereich 10 und der JTE-Bereich 11 als Abschlussstruktur beim Herstellungsverfahren für die SiC-SBD der ersten Ausführungsform ausgebildet werden, wobei die Abschlussstruktur nicht auf den vorstehenden Fall beschränkt ist, und die Abschlussstruktur kann durch einen in 19 gezeigten FLR-Bereich 13 (FLR = Field Limiting Ring = Feld begrenzender Ring) ausgebildet werden.
  • Der FLR-Bereich 13, der in 19 gezeigt ist, ist so ausgebildet, dass eine Mehrzahl an ringförmigen p-Dotierungsbereichen 131 um den Elektrodenbereich 17 herum vorhanden ist.
  • 20 ist eine Querschnittsansicht, welche einen Herstellungsschritt des FLR-Bereichs 13 zeigt, und der Schritt entspricht den Schritten des Ausbildens des GR-Bereichs 10 und des JTE-Bereichs 11, die mit Bezug auf die 5 und 6 in der ersten Ausführungsform beschrieben wurden.
  • Durch den mit Bezug auf 4 beschriebenen Schritt wird eine Stoppmaske RM10 auf der Epitaxialschicht 2 ausgebildet, in welcher die Ausrichtungsmarkierung 9 ausgebildet worden ist, und Öffnungen OP101, OP102, OP103 und OP104 zum Ausbilden des FLR-Bereiches 13 werden durch Fotolithographie ausgebildet. Dann werden Al-Ionen als p-Dotierung von einem oberen Teil der Stoppmaske RM10 aus implantiert, und die Mehrzahl an p-Dotierungsbereichen 131 wird in einem oberen Schichtteil der Epitaxialschicht 2 durch die Öffnung OP2 ausgebildet. Eine Implantierungsbedingung zu diesem Zeitpunkt ist so, dass die Spitzenkonzentration 3 × 1017/cm3 bei einer Energie von 350 keV wird.
  • Hierbei wird, wenn angenommen wird, dass ein Abstand zwischen den Öffnungen OP101 und OP102 gleich ”a” ist, ein Abstand zwischen den Öffnungen OP102 und 103 gleich ”b” ist und ein Abstand zwischen den Öffnungen OP103 und OP104 gleich ”c” ist, die Strukturierung so ausgeführt, dass sie der Bedingung c > b > a genügt.
  • Somit nehmen die Anordnungsabstände der ringförmigen p-Dotierungsbereiche 131 nach außen hin zu und dies bedeutet, dass eine Dotierungskonzentration des FLR-Bereichs 13 nach außen hin niedrig wird.
  • Als Ergebnis davon weist der FLR-Bereich 13 dieselbe Funktion auf wie der GR-Bereich 10 und der JTE-Bereich 11, hat jedoch den Vorteil, dass die Fotolithographie nur einmal benötigt wird, um den FLR-Bereich 13 auszubilden, wohingegen die Fotolithographie zweimal eingesetzt werden muss, um den GR-Bereich 10 und den JTE-Bereich 11 auszubilden.
  • Darüber hinaus ist, wenn der Abstand ”a” 4 μm beträgt, der Abstand ”b” 6 μm beträgt und der Abstand ”c” 8 μm beträgt und eine Breite des p-Dotierungsbereichs 131 3 μm beträgt, eine Gesamtbreite des FLR-Bereichs 13 gleich 30 μm, was den Vorteil hat, dass die Länge kürzer ist als diejenige des GR-Bereichs 10 und des JTE-Bereichs 11.
  • Vierte Ausführungsform
  • Das Reduzieren der Anzahl an Fotolithographieprozessen hat den Vorteil, dass die Produktionskosten einer Halbleitervorrichtung verringert werden können, und zu diesem Zweck kann die Anzahl an Fotolithographieprozessen bei einem Herstellungsverfahren für eine SiC-SBD gemäß einer dritten Ausführungsform, die mit Bezug auf die 21 bis 24 beschrieben wird, verringert werden.
  • Das heißt, gemäß der ersten Ausführungsform, die mit Bezug auf die 4 und 5 beschrieben ist, wird die Fotolithographie dreimal eingesetzt, um die Ausrichtungsmarkierung 9 und den GR-Bereich 10 und den JTE-Bereich 11 auszubilden.
  • Jedoch wird gemäß dem Herstellungsverfahren der dritten Ausführungsform, das mit Bezug auf die 21 bis 24 erläutert werden wird, die Fotolithographie nur zweimal benötigt.
  • Das heißt, dass eine Stoppmaske RM21 auf der Epitaxialschicht 2 ausgebildet wird, bevor die Ausrichtungsmarkierung 9 ausgebildet wird, und eine Öffnung OP212 zum Ausbilden der Ausrichtungsmarkierung 9 und eine Öffnung OP211 zum Ausbilden eines GR-Bereichs 10 werden durch Fotolithographie strukturiert. Dann wird die Oberfläche der Epitaxialschicht 2 um 0,3 μm durch jede der Öffnungen OP212 und OP211 geätzt, wodurch die Ausrichtungsmarkierung 9 und ein ausgesparter GR-Teil 91 ausgebildet werden.
  • Dann werden in einem Schritt, der in 22 gezeigt ist, Al-Ionen als p-Dotierung von einem oberen Teil der Stoppmaske RM21 aus implantiert und ein p-Dotierungsbereich 15 und der GR-Bereich 10 werden unter Bodenoberflächen der Ausrichtungsmarkierung 9 bzw. des ausgesparten GR-Teils 91 durch die Öffnung OP212 bzw. die Öffnung OP211 ausgebildet. Eine Implantierungsbedingung zu diesem Zeitpunkt ist so festgesetzt, dass die Spitzenkonzentration etwa 5 × 1017/cm3 bei einer Energie von 350 keV wird.
  • Dann wird nach dem Entfernen der Stoppmaske RM21 in einem Schritt, der in 23 gezeigt ist, die Stoppmaske RM22 auf der Epitaxialschicht 2 ausgebildet und eine Öffnung OP22 zum Ausbilden des JTE-Bereichs 11 wird durch Fotolithographie strukturiert. Somit wird die Oberfläche der Epitaxialschicht 2 durch die Öffnung OP22 um 0,3 μm geätzt, wodurch ein ausgesparter JTE-Teil 92 ausgebildet wird.
  • Dann werden in einem Schritt, der in 24 gezeigt ist, beispielsweise Al-Ionen als p-Dotierung von einem oberen Teil der Stoppmaske RM22 aus implantiert, wodurch der JTE-Bereich 11 unter einer Bodenoberfläche des ausgesparten JTE-Teils 92 durch die Öffnung OP22 ausgebildet wird. Eine Implantierungsbedingung zu diesem Zeitpunkt ist so gesetzt, dass eine Spitzenkonzentration etwa 2 × 1017/cm3 bei einer Energie von 500 keV ist. So wird eine Konfiguration, gemäß der der Dotierungsbereich unter der Bodenoberfläche des ausgesparten Teils bereitgestellt wird, eine ”ausgesparte Struktur” genannt.
  • Die ausgesparte Struktur kann im FLR-Bereich 13, der in der dritten Ausführungsform beschrieben ist, eingesetzt werden. In diesem Fall kann die Stoppmaske, die beim Ätzen der Ausrichtungsmarkierung 9 verwendet wird, auch als die Stoppmaske verwendet werden, die beim Ausbilden des FLR-Bereichs 13 eingesetzt wird, so dass die Fotolithographie nur einmal eingesetzt werden muss, um die Ausrichtungsmarkierung 9 und den FLR-Bereich 13 auszubilden, was die Produktionskosten weiter verringert.
  • Des Weiteren kann die ausgesparte Struktur in dem Fall verwendet werden, gemäß dem nur der GR-Bereich 10 vorhanden ist, ohne dass der JTE-Bereich 11 bereitgestellt wird. In diesem Fall wird die Fotolithographie nur einmal benötigt, um die Ausrichtungsmarkierung 9 und den GR-Bereich 10 auszubilden, was die Produktionskosten weiter reduziert.
  • Anderes Beispiel eines Schottky-Metalls
  • Die Beschreibung wurde für den Fall gegeben, gemäß dem Ti als das Schottky-Metall in den obigen ersten bis dritten Ausführungsformen verwendet wird, wobei jedoch ein anderes Schottky-Metall, wie z. B. Ni, W, Mo verwendet werden kann. Da die Arbeitsfunktion und ein Pinning-Effekt bei SiC in Abhängigkeit vom Metallmaterial unterschiedlich sind, wird die Barrierehöhe ϕB in Vorwärtsrichtung, die als die Diodencharakteristik erhalten wird, verändert werden, so dass die gewünschte Barrierehöhe ϕB durch geeignete Materialauswahl erhalten werden kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008-53418 [0005, 0006]
    • JP 2001-35838 [0005, 0007]
    • JP 2004-363326 [0005, 0008]
    • JP 2007-141950 [0005, 0009]
  • Zitierte Nicht-Patentliteratur
    • ”Base and Application of SiC element” (von Kazuo Arai und Sadashi Yoshida, Ohmsha, Ltd.) [0058]

Claims (9)

  1. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung, welches die folgenden Schritte aufweist: (a) Bereitstellen eines Siliziumcarbidsubstrats (1) eines ersten Leitfähigkeitstyps; (b) Ausbilden einer Epitaxialschicht (2) des ersten Leitfähigkeitstyps auf einer Hauptoberfläche des Siliziumcarbidsubstrats; (c) Ausbilden einer Abschlussstruktur (GR, JTE oder FLR) durch Implantieren von Ionen einer Dotierung eines zweiten Leitfähigkeitstyps in einem oberen Schichtteil der Epitaxialschicht um einen Teil für einen Elektrodenbereich (17) herum; (d) Ausbilden einer Siliziumoxidschicht (OX1) auf der Epitaxialschicht durch trockene thermische Oxidation; (e) Ausbilden einer ersten Metallschicht (3) auf einer anderen Hauptoberfläche des Siliziumcarbidsubstrats; (f) Ausbilden einer ohmschen Verbindung zwischen der ersten Metallschicht und der anderen Hauptoberfläche des Siliziumcarbidsubstrats durch Ausführen einer Wärmebehandlung an dem Siliziumcarbidsubstrat bei einer ersten Temperatur nach Schritt (e); (g) Entfernen der Siliziumoxidschicht nach Schritt (f); (h) Ausbilden einer zweiten Metallschicht (4) auf der Epitaxialschicht nach Schritt (g); und (i) Ausbilden einer Schottky-Verbindung zwischen der zweiten Metallschicht und der Epitaxialschicht durch Ausführen einer Wärmebehandlung an dem Siliziumcarbidsubstrat bei einer zweiten Temperatur nach Schritt (h).
  2. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, weiter aufweisend, zwischen Schritt (c) und Schritt (d), die folgenden Schritte: (d1) Ausführen einer Glühbehandlung zum Aktivieren der implantierten Dotierung des zweiten Leitfähigkeitstyps; und (d2) Entfernen der Epitaxialschicht von einer obersten Oberfläche bis zu einer Tiefe von 100 bis 150 nm nach der Glühbehandlung.
  3. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei Schritt (c) den Schritt des Ausbildens der Abschlussstruktur durch Implantieren der Ionen der Dotierung des zweiten Leitfähigkeitstyps um den Teil für den Elektrodenbereich herum umfasst.
  4. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 3, wobei Schritt (c) die folgenden Schritte umfasst: (c1) Ausbilden eines Schutzringbereichs (10) durch Implantieren der Ionen der Dotierung des zweiten Leitfähigkeitstyps in einer ersten Konzentration; und (c2) Ausbilden eines JTE-Bereichs (11) (Verbindungsabschlussfortsatz-Bereich) durch Implantieren der Ionen der Dotierung des zweiten Leitfähigkeitstyps auf eine solche Weise, dass der Bereich kontinuierlich auf der Außenseite der Schutzringschicht bei einer zweiten Konzentration, die niedriger ist als die erste Konzentration, ausgebildet wird.
  5. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 3, wobei Schritt (c) die folgenden Schritte umfasst: (c1) Implantieren der Ionen der Dotierung des zweiten Leitfähigkeitstyps mehrfach auf eine solche Weise, dass eine Mehrzahl an Dotierungsbereichen (131) des zweiten Leitfähigkeitstyps in Intervallen in einer Ebene der Epitaxialschicht ausgebildet wird.
  6. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei Schritt (h) den Schritt des Ausbildens der zweiten Metallschicht mit Ti umfasst, und Schritt (i) den Schritt des Ausführens einer Wärmebehandlung in einem Temperaturbereich von 450 ± 50°C als der zweiten Temperatur umfasst.
  7. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei Schritt (i) den Schritt des Ausführens der Wärmebehandlung innerhalb eines Temperaturbereichs von 450 ± 20°C als der zweiten Temperatur umfasst.
  8. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei Schritt (d) den Schritt des Ausbildens der Siliziumoxidschicht in einer Dicke von 15 bis 40 nm umfasst.
  9. Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, weiter aufweisend den folgenden Schritt: Ausbilden einer dritten Metallschicht (5) auf der zweiten Metallschicht nach Schritt (i).
DE102012207309A 2011-05-27 2012-05-02 Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung Pending DE102012207309A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-118661 2011-05-27
JP2011118661A JP5455973B2 (ja) 2011-05-27 2011-05-27 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102012207309A1 true DE102012207309A1 (de) 2012-11-29

Family

ID=47140578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012207309A Pending DE102012207309A1 (de) 2011-05-27 2012-05-02 Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (2) US8685848B2 (de)
JP (1) JP5455973B2 (de)
KR (1) KR101339815B1 (de)
CN (1) CN102800570B (de)
DE (1) DE102012207309A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN104221151B (zh) * 2012-03-16 2017-02-22 三菱电机株式会社 半导体装置及其制造方法
JP6041292B2 (ja) * 2012-04-27 2016-12-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR101438620B1 (ko) * 2012-12-27 2014-09-05 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP6453780B2 (ja) 2013-03-12 2019-01-16 マイクロニック アーベーＭｙｃｒｏｎｉｃ Ａｂ 機械的に形成されるアライメント基準体の方法及び装置
WO2014140047A2 (en) 2013-03-12 2014-09-18 Micronic Mydata AB Method and device for writing photomasks with reduced mura errors
JP5692947B1 (ja) * 2013-03-25 2015-04-01 新電元工業株式会社 半導体素子
JP6178106B2 (ja) * 2013-04-25 2017-08-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6053645B2 (ja) * 2013-09-10 2016-12-27 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
CN104037075B (zh) * 2014-06-12 2017-01-04 中国电子科技集团公司第五十五研究所 耐高温处理的碳化硅背面金属加厚方法
KR101595082B1 (ko) * 2014-08-27 2016-02-18 메이플세미컨덕터(주) 쇼트키 접합 타입 전력 반도체 제조방법
US9947806B2 (en) * 2014-11-05 2018-04-17 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN104392918A (zh) * 2014-12-10 2015-03-04 中国电子科技集团公司第四十七研究所 肖特基势垒制作方法及肖特基势垒
CN105047547A (zh) * 2015-07-08 2015-11-11 泰科天润半导体科技（北京）有限公司 一种用于碳化硅器件的对准标记及其制备方法
JP6640131B2 (ja) * 2017-01-31 2020-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN113517355B (zh) * 2021-05-21 2023-07-21 浙江芯科半导体有限公司 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法
CN113410138B (zh) * 2021-06-15 2023-06-30 西安微电子技术研究所 一种低漏电SiC肖特基二极管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035838A (ja) 1999-07-22 2001-02-09 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JP2004363326A (ja) 2003-06-04 2004-12-24 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2007141950A (ja) 2005-11-15 2007-06-07 Nissan Motor Co Ltd 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2008053418A (ja) 2006-08-24 2008-03-06 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255156B1 (en) * 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
JP3856729B2 (ja) * 2001-06-04 2006-12-13 松下電器産業株式会社 半導体装置およびその製造方法
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2006120761A (ja) * 2004-10-20 2006-05-11 Kansai Tlo Kk 半導体装置製造方法
JP4594113B2 (ja) * 2005-01-19 2010-12-08 新電元工業株式会社 半導体装置の製造方法
JP4921880B2 (ja) 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
ATE531076T1 (de) 2006-09-01 2011-11-15 Nxp Bv Verfahren zur verbesserung der mobilität einer inversionsschicht in einem siliciumcarbid-mosfet
JP2008251772A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 半導体装置
JP2009094392A (ja) 2007-10-11 2009-04-30 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP5541842B2 (ja) 2008-03-18 2014-07-09 新電元工業株式会社 炭化珪素ショットキダイオード
WO2010119491A1 (ja) * 2009-04-16 2010-10-21 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2010262952A (ja) * 2009-04-29 2010-11-18 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2010068008A (ja) * 2009-12-24 2010-03-25 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5455973B2 (ja) * 2011-05-27 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035838A (ja) 1999-07-22 2001-02-09 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
JP2004363326A (ja) 2003-06-04 2004-12-24 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子の製造方法
JP2007141950A (ja) 2005-11-15 2007-06-07 Nissan Motor Co Ltd 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2008053418A (ja) 2006-08-24 2008-03-06 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Base and Application of SiC element" (von Kazuo Arai und Sadashi Yoshida, Ohmsha, Ltd.)

Also Published As

Publication number Publication date
US20120302051A1 (en) 2012-11-29
JP2012248648A (ja) 2012-12-13
KR101339815B1 (ko) 2013-12-11
KR20120132340A (ko) 2012-12-05
CN102800570A (zh) 2012-11-28
US8685848B2 (en) 2014-04-01
US20140038397A1 (en) 2014-02-06
CN102800570B (zh) 2015-11-18
US9276068B2 (en) 2016-03-01
JP5455973B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112010005626B4 (de) Halbleitervorrichtung
DE69631664T2 (de) SiC-HALBLEITERANORDNUNG MIT EINEM PN-ÜBERGANG, DER EINEN RAND ZUR ABSORPTION DER SPANNUNG ENTHÄLT
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE102017210665A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zur herstellung des siliziumkarbid-halbleiterbauelements
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008037357A1 (de) Halbleitersubstrat aus Siliziumkarbid und Halbleiterelement mit einem solchen Substrat
DE102008055153A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102011003843A1 (de) SiC-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013010245A1 (de) Halbleitervorrichtung
EP1946377A2 (de) Sic-pn-leistungsdiode
DE112017007040T5 (de) Halbleitereinheit
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102009033302A1 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE102019005867A1 (de) Siliciumcarbid-Gleichrichter mit niedriger Einschaltspannung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication